TWI717713B - 寬頻隙半導體裝置 - Google Patents

寬頻隙半導體裝置 Download PDF

Info

Publication number
TWI717713B
TWI717713B TW108110739A TW108110739A TWI717713B TW I717713 B TWI717713 B TW I717713B TW 108110739 A TW108110739 A TW 108110739A TW 108110739 A TW108110739 A TW 108110739A TW I717713 B TWI717713 B TW I717713B
Authority
TW
Taiwan
Prior art keywords
region
pad
diode
concentration
area
Prior art date
Application number
TW108110739A
Other languages
English (en)
Other versions
TW201943077A (zh
Inventor
中村俊一
Original Assignee
日商新電元工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新電元工業股份有限公司 filed Critical 日商新電元工業股份有限公司
Publication of TW201943077A publication Critical patent/TW201943077A/zh
Application granted granted Critical
Publication of TWI717713B publication Critical patent/TWI717713B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7819—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/782—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7821—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7826—Lateral DMOS transistors, i.e. LDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

本發明涉及的寬頻隙半導體裝置，包括：第一MOSFET區域(M0)，具有第一閘電極10、以及設置在由第二導電型構成的第一井區20的第一源極區域30；第二MOSFET區域(M1)，設置在閘極焊盤100的下方，具有第二閘電極110、以及設置在由第二導電型構成的第二井區120的第二源極區域130；以及內置二極體區域，與第二閘電極110電性連接，其中，第二MOSFET區域(M1)的第二源極區域120與閘極焊盤100電性連接。

Description

寬頻隙半導體裝置
本發明是關於一種寬頻隙半導體裝置，其具有：第一導電型的漂移層；由設置在漂移層上的第二導電型構成的井區；以及設置在井區的源極區域。
以往，在SiC等寬頻隙半導體中，MOSFET(金屬-氧化物半導體場效應電晶體)已被普遍認知(PCT專利公開公報2012/001837)。在這種SiC等寬頻隙半導體中的MOSFET中，對其單元(Cell)部施加了保護，從而避免從汲極一側向閘極絕緣膜施加的過剩電場。然而，這樣的保護通常會導致降低Crss。雖然在矽元件中有時希望降低Crss，但在SiC等寬頻隙半導體裝置的情況下，即便是高耐壓，其RonA(導通電阻)也很小。因此，一旦降低Crss就會出現高耐壓低Crss的情況，從而導致在開關(Switching)時產生非常高的dV/dt。雖然高dV/dt有利於減少開關損耗，但一旦dV/dt過高的話，則會有浪湧和雜訊的產生，所以就有必要根據電路條件將其控制在合適的值。
基於上述情況，可以考慮為調整dV/dt而使用主動式鏡像電路(Active mirror circuit)或主動式箝位元電路(Active clamp circuit)，而這樣就需要外置的MOSFET和二極體。在SiC等寬頻隙半導體的情況下，雖然具有能夠在高溫中使用的有利之處，但當這樣的外置MOSFET是由矽材料構成時，就無法在高溫中使用了。
另外，由於SiC等寬頻隙半導體的價格很高，因此一旦需要額外設置由SiC等寬頻隙半導體構成的MOSFET，必然會導致製造成本的增加。
鑒於上述這些情況，本發明的目的是提供一種寬頻隙半導體裝置，其不但能夠抑制製造成本上升，還能夠對dV/dt進行調整。
概念1：
本發明涉及的寬頻隙半導體裝置，包括：漂移層，採用第一導電型的寬頻隙半導體材料；源極焊盤；第一MOSFET區域(M0)，設置在源極焊盤的下方，具有第一閘電極、以及設置在由第二導電型構成的第一井區的第一源極區域；閘極焊盤；第二MOSFET區域(M1)，設置在閘極焊盤的下方，具有第二閘電極、以及設置在由第二導電型構成的第二井區的第二源極區域；以及內置二極體區域，與第二閘電極電性連接，其中，第二MOSFET區域(M1)的第二源極區域與閘極焊盤電性連接。
概念2：
在根據上述概念1所述的寬頻隙半導體裝置中，進一步包括：第三MOSFET區域(M5)，具有與閘極焊盤電性連接的第三閘電極、以及設置在第二井區的第三源極區域。
概念3：
在根據上述概念1所述的寬頻隙半導體裝置中，第三MOSFET區域(M5)為平面MOSFET，在第二井區內設置有第三源極區域以及第三汲極區域。
概念4：
在根據上述概念1至概念3中任意一項所述的寬頻隙半導體裝置中，進一步包括與第二閘電極相連接的二極體用焊盤，內置二極體區域通過二極體用焊盤與第二閘電極電性連接。
概念5：
在根據上述概念4所述的寬頻隙半導體裝置中，二極體用焊盤與閘極焊盤之間通過電阻部電性連接。
概念6：
在根據上述概念4至概念5中任意一項所述的寬頻隙半導體裝置中，內置二極體區域具有：設置在二極體用焊盤的下方並且由第二導電型構成的第三上方井區、以及設置在第三上方井區的下方並且由摻雜物濃度比第三上方井區更高的第三下方井區。
概念7：
在根據上述概念6所述的寬頻隙半導體裝置中，二極體用焊盤與第三上方井區肖特基接觸。
概念8：
在根據上述概念1至概念7中任意一項所述的寬頻隙半導體裝置中，在至少有一部分設置在閘極焊盤的下方的第一井區內，設置有與源極焊盤以及閘極焊盤電性連接的第一保護二極體區域(D6)。
概念9：
在根據上述概念1至概念8中任意一項所述的寬頻隙半導體裝置中，進一步包括與第二閘電極相連接的二極體用焊盤，在至少有一部分設置在二極體用焊盤的下方的第二井區內，設置有與二極體用焊盤以及閘極焊盤電性連接的第二保護二極體區域(D7)。
概念10：
在根據上述概念1至概念9中任意一項所述的寬頻隙半導體裝置中，進一步包括與第二閘電極相連接的二極體用焊盤，在至少有一部分設置在二極體用焊盤的下方的第一井區內，設置有與二極體用焊盤以及源極焊盤電性連接的第二保護二極體區域(D7)。
概念11：
在根據上述概念1至概念10中任意一項所述的寬頻隙半導體裝置中，進一步包括與第二閘電極相連接的二極體用焊盤，在至少有一部分設置在二極體用焊盤的下方的第二井區內，設置有電阻區域，電阻區域具有與二極體用焊盤以及閘極焊盤電性連接的低濃度第一導電型區域。
概念12：
在根據上述概念1至概念11中任意一項所述的寬頻隙半導體裝置中，在閘極焊盤的下方設置有與第二閘電極電性連接的第一連接區域。
概念13：
在根據上述概念12所述的寬頻隙半導體裝置中，在第一連接區域的下方設置有與第一連接區域電性連接的內置二極體區域。
概念14：
在根據上述概念12或概念13所述的寬頻隙半導體裝置中，在位於閘極焊盤的下方的第二井區內，設置有電阻區域，電阻區域具有與第一連接區域以及閘極焊盤電性連接的低濃度第一導電型區域。
概念15：
在根據上述概念12至概念14中任意一項所述的寬頻隙半導體裝置中，在面內方向上源極焊盤與閘極焊盤之間，設置有與第一連接區域以及第二閘電極電性連接的第二佈線層，內置二極體區域通過第二佈線層以及第一連接區域與第二閘電極電性連接，在至少有一部分設置在第二佈線層的下方的第一井區內，設置有與第二佈線層以及源極焊盤電性連接的第二保護二極體區域(D7)。
發明效果：
在本發明中，當採用在閘極焊盤的下方設置第二MOSFET區域(M1)，並且設置與該第二MOSFET區域(M1)的第二閘電極電性連接的二極體區域(D2b+D4)的形態的情況下，就能夠提供不但能夠抑制製造成本上升，而且還能夠對dV/dt進行調整的寬頻隙半導體裝置。
第一實施方式：
在本實施方式中，使用縱型MOSFET來作為一例進行說明。在本實施方式中，雖然是將第一導電型作為n型、將第二導電型作為p型來進行說明的，但是不限於這種形態，也可以將第一導電型作為p型、將第二導電型作為n型。此外，在本實施方式中，雖然是使用碳化矽作為寬頻隙半導體來進行說明的，但是也不限於這種形態，也可以使用氮化鎵等來作為寬頻隙半導體。在本實施方式中，將在第1圖中作為厚度方向的上下方向顯示為第一方向。將與圖1的厚度方向(第一方向)正交的方向稱為｢面內方向｣。即，包含有第1圖的左右方向(第二方向)以及紙面的法線方向的面是｢面內方向｣。
如第1圖所示，本實施方式的碳化矽半導體裝置，具有：n型碳化矽半導體基板11、設置在碳化矽半導體基板11的第一主面(上端面)上的，並且是使用了n型碳化矽材料的漂移層12、由設置在漂移層12上的p型構成的多個井區20、以及設置在井區20的n型源極區域30。井區20例如可以通過對漂移層12注入p型摻雜物來形成，源極區域30例如可以通過對井區20注入n型摻雜物來形成。在碳化矽半導體基板11的第二主面(下端面)上設置有汲極19。被作為單元來使用的區域的周緣外方設置有耐壓構造部。例如，可以使用鈦、鋁、鎳等來作為汲極19。本實施方式的漂移層12中的摻雜物濃度是例如1×1014 ～4×1016 cm-3 ，碳化矽半導體基板11中的摻雜物濃度是例如1×1018 ～3×1019 cm-3 。
如第1圖以及第2圖所示，碳化矽半導體裝置，具有：源極焊盤1、以及第一MOSFET區域(M0)，設置在源極焊盤1的下方，具有由多晶矽等構成的第一閘電極10、以及設置在由第二導電型構成的第一井區20的第一源極區域30。第一閘電極10的上端面以及側面被層間絕緣膜65環繞，並且第一閘電極10的下端面設置有由閘極氧化膜等構成的第一絕緣膜60(參照第11圖以及第12圖的假想線a1)。
在第一源極區域30中，與源極焊盤1相連接的部位是超高濃度n型區域(n++ )32，並且高濃度n型區域(n+ )31與超高濃度n型區域32相鄰設置。超高濃度p型半導體區域(p++ )21與超高濃度n型區域32相鄰設置。超高濃度n型區域32以及超高濃度p型半導體區域21通過金屬層40，與源極焊盤1相連接。第一井區20與層間絕緣膜65之間設置有第一絕緣膜60。
碳化矽半導體裝置，具有：閘極焊盤100、以及第二MOSFET區域(M1)，設置在閘極焊盤100的下方，具有由多晶矽等構成的第二閘電極110、以及設置在由第二導電型構成的第二井區120的第二源極區域130。第二閘電極110的上端面以及側面被層間絕緣膜65環繞，並且第二閘電極110的下端面設置有由閘極氧化膜等構成的第一絕緣膜60。
第二源極區域130，具有：其一部分是位於第二閘電極110的下方的高濃度n型區域(n+ )131、以及與高濃度n型區域131相鄰的超高濃度n型區域(n++ )132。在第二井區120中，與超高濃度n型區域132相鄰的區域是低濃度p型區域(p- )122,並且高濃度n型區域131與漂移層12之間的區域是高濃度p型區域(p+ )121。超高濃度n型區域(n++ )以及低濃度p型區域(p- )通過金屬層40，與閘極焊盤100相連接。閘極焊盤100下方的金屬層40與第二井區120的低濃度p型區域(p- )肖特基接觸。
通過在面內方向的第一源極區域30與第二源極區域130之間設置由n型區域(n)構成的第一分離區域80，從而來分割井區，進而形成所述的第一井區20與第二井區120。
如第3圖以及第4圖所示，在不同於第一MOSFET區域(M0)所存在的部位中(參照第11圖以及第12圖的假想線b1)，閘極焊盤100與第一閘電極10相連接，從而形成閘極連接區域。通過使第一閘電極10與閘極焊盤100經由設置在層間絕緣膜65上的閘極接觸孔來接觸，從而形成閘極連接區域。
如第5圖以及第6圖所示，面內方向的閘極焊盤100與源極焊盤1之間，設置有第一內置二極體區域(D2b+D4)(參照第11圖以及第14圖的假想線c1)。該第一內置二極體區域(D2b+D4)通過由鋁等構成的二極體用焊盤200以及外置的電阻部400(參照第11圖)，與閘極焊盤100相連接。
如第5圖以及第6圖所示，面內方向的閘極焊盤100與源極焊盤1之間，設置有第一內置二極體區域(D2b+D4)(參照第11圖以及第14圖的假想線c1)。該第一內置二極體區域(D2b+D4)通過由鋁等構成的二極體用焊盤200以及外置的電阻部400(參照第11圖)，與閘極焊盤100相連接。
如第5圖以及第6圖所示，第三下方井區215構成為使其環繞第三上方井區211的周緣。通過在面內方向的第三下方井區215與第二井區120之間設置由n型區域(n)構成的第二分離區域85，從而來將這些分割。如第7圖以及第8圖所示，第二閘電極110與二極體用焊盤200相連接。
第三上方井區211由低濃度p型區域(p- )構成，並且連接於二極體用焊盤200的金屬層40與第三上方井區211肖特基接觸。第三下方井區215由p型區域(p)構成。
如第9圖以及第10圖所示，在面內方向的閘極焊盤100的周緣部中設置有第三MOSFET區域(M5)(參照第11圖、第12圖以及第14圖的假想線e1)。第三MOSFET區域(M5)，具有：與閘極焊盤100電性連接的第三閘電極510、以及設置在第二井區120的第三源極區域。第三MOSFET區域(M5)是平面MOSFET，並且在第二井區120內設置有第三源極區域以及第三汲極區域。
具體為設置有：其一部分是位於第三閘電極510的下方的一對高濃度n型區域(n+ )531、以及與高濃度n型區域531相鄰的一對超高濃度n型區域(n++ )532。第二井區120中的一對高濃度n型區域531之間設置有高濃度p型區域(p+ )521。並且，通過一側(第9圖以及第10圖中的右側)的高濃度n型區域531以及超高濃度n型區域532來構成第三源極區域，通過另一側(第9圖以及第10圖中的左側)的高濃度n型區域531以及超高濃度n型區域532來構成第三汲極區域。在第9圖以及第10圖所示的方式中，第三閘電極510與第三源極區域通過閘極焊盤100相連接。
在第二井區120中，超高濃度p型區域(p++ )522與第二MOSFET區域(M1)側的超高濃度n型區域532相鄰設置。超高濃度n型區域(n++ )以及超高濃度p型區域(p++ )通過金屬層40，連接於由鋁等構成的第一佈線層580。該第一佈線層580不與超高濃度n型區域(n++ )以及超高濃度p型區域(p++ )以外的任何區域相連接。通過設置該第一佈線層580，就能夠使超高濃度n型區域(n++ )與超高濃度p型區域(p++ )短路。
第一閘電極10、第二閘電極110、第三閘電極510等閘電極例如可以通過多晶矽等來形成，也可以使用CVD法、光刻技術等來形成。層間絕緣膜65例如可以通過二氧化矽來形成，也可以通過CVD法等來形成。
設置的金屬層40由鎳、鈦或者由含有鎳或鈦的合金構成。
如第11圖所示，源極焊盤1的周緣外方設置有保護環等耐壓構造90，從而使其環繞源極焊盤1的整體。
第一MOSFET區域(M0)的單元可以如第12圖所示般在面內方向大致呈矩形(square cell),也可以如第13圖所示般呈條紋形(stripe cell)。第二MOSFET區域(M1)可以如第12圖以及第13圖所示般在面內方向大致呈矩形,也可以不限於此，呈條紋形。當第二MOSFET區域(M1)在面內方向是大致呈矩形時，為了防止第二井區120的電位浮動，第二井區120如第3圖以及第4圖所示般連接在第二MOSFET區域(M1)的下方。
在本實施方式中，超高濃度n型區域(n++ )的摻雜物濃度是例如2×1019 ～1×1021 cm-3 ，高濃度n型區域(n+ )的摻雜物濃度是例如1×1018 ～2×1019 cm-3 ，n型區域(n)的摻雜物濃度是例如4×1016 ～1×1018 cm-3 ，後述的低濃度n型區域(n- )的摻雜物濃度是例如1×1014 ～4×1016 cm-3 。超高濃度p型半導體區域(p++ )的摻雜物濃度是例如2×1019 ～1×1021 cm-3 , 高濃度p型區域(p+ )的摻雜物濃度是例如3×1017 ～1×1019 cm-3 ，p型區域(p)的摻雜物濃度是例如1×1017 ～5×1018 cm-3 ，是比高濃度p型區域(p+ )的摻雜物濃度更低的值，低濃度p型區域(p- )的摻雜物濃度是例如1×1016 ～1×1017 cm-3 。
在本實施方式中，當採用在閘極焊盤100的下方設置第二MOSFET區域(M1)，並且設置與第二MOSFET區域(M1)的第二閘電極110電性連接的第一內置二極體區域(D2b+D4)的形態時，由於無需額外設置由SiC等寬頻隙半導體構成的MOSFET，因此不但能夠抑制製造成本上升，還能夠對dV/dt進行調整。
根據本實施方式，就能夠成為第15圖所示的電路結構，並且還能夠設為是使用第一MOSFET區域(M0)與第二MOSFET區域(M1)的鏡像電路。
其中，在第15圖中用虛線包圍的部分成為各個井區。一旦第二MOSFET區域(M1)的第二井區120成為負偏置(bias)，第二MOSFET區域雖然會有成為常導通狀態(Normal on)的可能性，但是通過設置第15圖所示的具有第二井區120的第三MOSFET區域(M5)，就能夠在第二MOSFET區域因基板偏置效果而成為常導通狀態之前，使第三MOSFET區域(M5)成為導通狀態，從而返回零偏置。
第二實施方式：
下面，對本發明的第二實施方式進行說明。
在本實施方式中，在面內方向的源極焊盤1的下方的第一MOSFET區域(M0)與閘極焊盤100的下方的第二MOSFET區域(M1)之間，如第16圖以及第17圖所示，設置有設置在第一井區20的第一保護二極體區域(D6)(參照第20圖的假想線a2)。此外，在面內方向的二極體用焊盤200的下方的第一內置二極體區域(D2b+D4)與閘極焊盤100的下方的第二MOSFET區域(M1)之間，設置有設置在第二井區120的第二保護二極體區域(D7)(參照第21圖的假想線C2)。其他方面則與第一實施方式相同，在第一實施方式中採用過的所有構成都能夠採用在第二實施方式中。對於在第一實施方式中說明過的構件則添加相同符號來進行說明。其中，第20圖的假想線b2、第21圖的假想線d2以及假想線e2的截面，能夠各自採用與第一實施方式中的假想線b1、假想線d1以及假想線e1的截面相同的形態。
如第16圖以及第17圖所示，第一保護二極體區域(D6)在面內方向與第一源極區域30的超高濃度n型半導體區域(n++ )32相鄰設置。第一保護二極體區域(D6)，具有：超高濃度p型半導體區域(p++ )613、以及在面內方向與超高濃度p型半導體區域(p++ )相鄰設置的高濃度n型半導體區域(n+ )611。超高濃度n型半導體區域(n++ )612在面內方向與高濃度n型半導體區域611相鄰設置。超高濃度n型半導體區域(n++ )通過金屬層40，與第一閘極焊盤100相連接。
在第一保護二極體區域(D6)的超高濃度p型半導體區域613與高濃度n型半導體區域611的接合面的上方，也可以不設置焊盤等金屬構件。通過採用這種方式，就能夠期待提高耐熱性。
如第18圖以及第19圖所示，第二保護二極體區域(D7)在面內方向通過低濃度p型半導體區域(p- )122，與第二源極區域130的超高濃度n型半導體區域(n++ )132相鄰設置。第二保護二極體區域(D7)，具有：超高濃度p型半導體區域(p++ )621、以及與超高濃度p型半導體區域621相鄰設置的高濃度n型半導體區域(n+ )623。超高濃度n型半導體區域(n++ )624與高濃度n型半導體區域623相鄰設置。超高濃度n型半導體區域624通過金屬層40，與二極體用焊盤200相連接。
第二保護二極體區域(D7)的超高濃度p型半導體區域621與高濃度n型半導體區域623的接合面的上方，也可以不設置焊盤等金屬構件。通過採用這種方式，就能夠期待提高耐熱性。
此外， 第18圖所示的第二保護二極體區域(D7)的超高濃度p型半導體區域621構成為不與閘極焊盤100相接觸。
在第二保護二極體區域(D7)中，通過與第二保護二極體區域(D7)的超高濃度p型半導體區域621相鄰的低濃度p型半導體區域122，從而流通雪崩電流。
雖然是通過加寬如第18圖以及第19圖所示的第一內置二極體區域(D2b+D4)的第三下方井區215的間隔來降低耐壓，但是由於較大的雪崩能量流通於第一內置二極體區域(D2b+D4)以及電阻部400(R3)中，從而對於該半導體裝置的閘極驅動電路來說會有過電流或過電壓的可能性，因此就有益於防止出現這些問題。此外，由於同樣的理由，雖然對於第一MOSFET區域(M0)的閘極也會有過電壓的可能性，但是也有益於防止該過電壓。關於這一點，在本實施方式中，由於設置有第一保護二極體區域(D6)，從而就能夠防止第一MOSFET區域(M0)的閘電極中的過電壓等。
此外，根據在第22圖作為R3來顯示的電阻部400的值、以及第二MOSFET區域(M1)的閘極輸入容量Ciss與第一內置二極體區域(D2b+D4)的第三下方井區215的接合容量Cj的比例，最好對第二MOSFET區域(M1)的閘極也施加保護。對於這一點，通過設置本實施方式的第二保護二極體區域(D7)，就能夠保護第二MOSFET區域(M1)的閘極。其中，在第22圖中雖然展示了第二保護二極體區域(D7)是設置在第二井區120的方式，但是第二保護二極體區域(D7)也可以設置在第一井區20，並將陽極作為源極電位。
第三實施方式：
下面，對本發明的第三實施方式進行說明。
在上述各實施方式中設置了電阻部400。在本實施方式中，代替電阻部400或在電阻部400之外，在面內方向，在第一內置二極體區域(D2b+D4)與第一MOSFET區域(M0)之間設置有第一內部電阻區域(R3a)(參照第25圖以及第26圖的假想線f3)。在本實施方式中，能夠採用上述各實施方式中採用過的所有結構。對於在上述各實施方式中說明過的構件將添加相同符號來進行說明。其中，第25圖的假想線a3、假想線b3、假想線c3、假想線d3以及假想線e3的截面，能夠各自採用與第一實施方式中的假想線a1、假想線b1、假想線c1、假想線d1以及假想線e1的截面，或者第二實施方式中的假想線a2、假想線b2、假想線c2、假想線d2以及假想線e2的截面相同的形態。
如第23圖所示，第一內部電阻區域(R3a)具有設置在第二井區120內的低濃度n型區域(n- )655。超高濃度n型區域(n++ )656在面內方向與低濃度n型區域655相鄰設置，並且通過金屬層40，與二極體用焊盤200相連接。此外，在相對於低濃度n型區域655與超高濃度n型區域656的面內方向是相反的方向上設置有n型區域(n)653。高濃度n型區域(n+ )652在面內方向與n型區域653相鄰設置，超高濃度n型區域(n++ )651在面內方向與高濃度n型區域652相鄰設置，並且通過金屬層40，與閘極焊盤100相連接。
在n型區域653的上方通過第一絕緣膜60設置有第四閘電極660。第四閘電極660的上方設置有閘極焊盤100，並且第四閘電極660與閘極焊盤100相連接。n型區域653的厚度比超高濃度n型區域656、低濃度n型區域655、高濃度n型區域652以及超高濃度n型區域651的厚度更薄。
第一內部電阻區域(R3a)的電阻事實上是通過作為平面MOSFET(M3)的LDD(Lightly Doped Drain)的低濃度n型區域655來實現的。也就是，將電阻的大小通過低濃度n型區域655的長度來進行調整，並且低濃度n型區域655在第23圖中的長度比超高濃度n型區域656、低濃度n型區域655、高濃度n型區域652以及超高濃度n型區域651的長度更長。
在第23圖以及第24圖所示的方式中，形成有常導通狀態的平面MOSFET(M3)，並且第四閘電極660與作為源極區域的超高濃度n型區域651被閘極焊盤100短路。
當如第11圖所示方式般外置電阻部400時，就能起到在溫度上升的同時電阻也會隨之升高，並且降低dV/dt的作用。這時，開關損耗會進一步增加從而進一步導致溫度上升。此外，通過如本實施方式般設置第一內部電阻區域(R3a)與平面MOSFET(M3)，就能夠提高溫度特性。特別是在使用碳化矽來作為材料時由於其介面特性不好，因其影響，MOS溝道的電阻值具有較強的負溫度特性，因此相比外置電阻部400時對於溫度特性的改善是有益的。其中，雖然第27圖是本實施方式中的電路圖，但是也展示了第一內部電阻區域(R3a)中的寄生容量C3。
如第28圖以及第29圖所示，也可以設置低濃度n型區域657來代替超高濃度n型區域656。該低濃度n型區域657和低濃度n型區域655可以是具有相同濃度的相同區域，也可以是具有不同濃度的區域。在設置有低濃度n型區域657時，低濃度n型區域657與二極體用焊盤200通過金屬層40來肖特基接觸，在這時無需將第一內置二極體區域(D2b+D4)的D2b設置在D4上。因此，如第28圖以及第29圖所示，第三上方井區211是由與第三下方井區215相同的平面形狀構成，並且二極體用焊盤200與漂移層12肖特基接觸。在這時，第三上方井區211的濃度可以與第三下方井區215相同，或者也可以是更高的高濃度。其中，在第28圖以及第29圖所示的方式中，第一內置二極體區域(D2b+D4)的D2b形成在二極體用焊盤200與低濃度n型區域657之間。
第四實施方式：
下面，對本發明的第四實施方式進行說明。
在本實施方式中，代替電阻部400或在電阻部400之外、或者代替第一內部電阻區域(R3a)或在第一內部電阻區域(R3a)之外，在面內方向，在二極體用焊盤200的下方的第一內置二極體區域(D4)與閘極焊盤100的下方的第二MOSFET區域(M1)之間設置有第二內部電阻區域(R3b)(參照第38圖以及第39圖的假想線c4以及假想線d4)。在本實施方式中也能夠採用在上述各實施方式中採用過的所有結構。對於在上述各實施方式中說明過的構件將添加相同符號來進行說明。其中，第38圖的假想線a4以及假想線b4的截面，能夠採用與第一實施方式或者第二實施方式相同的形態。
如第30圖以及第31圖所示，第二內部電阻區域(R3b)具有設置在第二井區120內的低濃度n型區域(n- )705。超高濃度n型區域(n++ )706在面內方向與低濃度n型區域705相鄰設置，並且通過金屬層40，與二極體用焊盤200相連接。此外，在相對於低濃度n型區域705與超高濃度n型區域706的面內方向是相反的方向上設置有低濃度p型區域(p- )710。而且，高濃度n型區域(n+ )702在面內方向與低濃度p型區域710相鄰設置，超高濃度n型區域(n++ )701在面內方向與高濃度n型區域702相鄰設置，並且通過金屬層40，與閘極焊盤100相連接。
低濃度n型區域705沿面內方向的規定方向連續設置。作為一例，如第39圖所示，低濃度n型區域705在第39圖紙面的上下方向延伸。這時，在面內方向與第二內部電阻區域(R3b)相鄰的超高濃度n型區域706以及低濃度p型區域710也沿該規定方向連續設置。
如第30圖至第33圖所示，第二閘電極110通過第一絕緣膜60設置在低濃度p型區域710的上方。第二閘電極110的上方設置有二極體用焊盤200，並且第二閘電極110與二極體用焊盤200相連接。低濃度p型區域710的厚度比超高濃度n型區域706、低濃度n型區域705、高濃度n型區域702以及超高濃度n型區域701的厚度更薄。
本實施方式的平面MOSFET(M3a)並非是第三實施方式的常導通狀態，而是常關閉狀態。本實施方式的平面MOSFET(M3a)的Vth能夠是比第二MOSFET區域(M1)的Vth更低的值。根據這種方式，可以不設置第一內置二極體區域的D2b。這時，如第30圖至第33圖所示，第三上方井區211是由與第三下方井區215相同的平面形狀構成，例如是在面內方向延伸的條紋形。此外，第三上方井區211的濃度可以與第三下方井區215相同，或者是更高的高濃度。通過設為這種不設置第一內置二極體區域的D2b的形態，就能夠將D4設為高耐壓SBD(JBS)。並且通過設為這種形態，就能夠在進入雪崩之前成為軟(soft)波形。在使整體成為導通時，由於平面MOSFET(M3a)是關閉的，因此第二MOSFET區域(M1)的Vth可以變低。
如第34圖以及第35圖所示，在二極體用焊盤200的下方的第一內置二極體區域(D4)與源極焊盤1的下方的第一MOSFET區域(M0)之間，設置有通過金屬層40與二極體用焊盤200相連接的超高濃度n型區域(n++ )724、以及在面內方向與超高濃度n型區域724相鄰的高濃度n型區域(n+ )723，在高濃度n型區域723與第一MOSFET區域(M0)的超高濃度n型區域(n++ )32之間，設置有超高濃度p型區域(p++ )721(參照第38圖以及第39圖的假想線g4)。通過高濃度n型區域723與超高濃度p型區域721來形成第二保護二極體區域(D7)。超高濃度p型區域721與第一MOSFET區域(M0)的超高濃度n型區域32通過金屬層40連接於源極焊盤1。
根據所述結構，第二保護二極體區域(D7)的陽極如第40圖所示，與第一MOSFET區域(M0)的源極相連接。根據這種方式，就能夠按照第一保護二極體區域(D6)的Cj(以及/或者第二MOSFET區域(M1)與MOSFET(M3a)的Ciss)與第二保護二極體區域(D7)的Cj比例來分配關閉時的dV/dt，從而僅使第一保護二極體區域(D6)流通於第二內部電阻區域(R3b)與平面MOSFET(M3a)。因此，即使第一內置二極體區域(D4)的面積變得較大，也能夠成為所需的實效Crss。此外，還能夠使在第一內置二極體區域(D4)發生過度雪崩時的能量被第一內置二極體區域(D4)與第二保護二極體區域(D7)所吸收，進而就能夠防止閘極驅動電路側的過電流與過電壓。
第38圖的假想線e4中的截面可以與第一實施方式相同，也可以是如第36圖以及第37圖所示的方式。在第36圖以及第37圖中，沒有使用第一實施方式中的高濃度p型區域(p+ )121以及高濃度p型區域(p+ )521(參照第9圖以及第10圖)。這是上述的第二MOSFET區域(M1)的低Vth，因此，第三MOSFET區域(M5)的Vth也較低。
第五實施方式：
下面，對本發明的第五實施方式進行說明。
在本實施方式中，如第41圖至第44圖所示，在閘極焊盤100的下方設置有第三內部電阻區域(R3c)、以及第二內置二極體區域(D4a)(參照第51圖以及第52圖的假想線c5以及假想線d5)。作為一例，如第51圖所示，在閘極焊盤100的下方設置有第二內置二極體區域(D4a)，在第二內置二極體區域(D4a)的面內方向的兩側(第51圖的左右)設置有一對第二MOSFET區域(M1)，第二內置二極體區域(D4a)與第二MOSFET區域(M1)的面內方向之間設置有一對第三內部電阻區域(R3c)。第二內置二極體區域(D4a)與第三內部電阻區域(R3c)的面內方向之間設置有用於分離第二井區120的n型區域(n)85a。本實施方式也能夠採用上述各實施方式中採用過的所有結構。對於在上述各實施方式中說明過的構件將添加相同符號來進行說明。
如第41圖以及第42圖所示，本實施方式的第二內置二極體區域(D4a)具有第三井區830。第三井區830具有第三下方井區825、以及設置在第三下方井區825的第三上方井區821。第三上方井區821與第四實施方式相同，為條紋形。此外，第三上方井區821的上方設置有由多晶矽等構成的第一連接區域831。這時，第三上方井區821以及漂移層12與第一連接區域的第一部分831肖特基接觸。
如所述般，在第二內置二極體區域(D4a)與第二MOSFET區域(M1)的面內方向之間設置有第三內部電阻區域(R3c)。第三內部電阻區域(R3c)如第41圖以及第42圖所示，具有設置在第二井區120內的低濃度n型區域(n- )805。n型區域(n)806在面內方向上在第二內置二極體區域(D4a)側與低濃度n型區域805相鄰設置。此外，在相對於低濃度n型區域805與該n型區域806的面內方向是相反的方向上，設置有低濃度p型區域(p- )810。高濃度n型區域(n+ )802在面內方向與低濃度p型區域810相鄰設置，超高濃度n型區域(n++ )801在面內方向與高濃度n型區域802相鄰設置。n型區域806的上端面設置有由多晶矽等構成的第一連接區域的第二部分832。
如第45圖以及第46圖所示，在第二內置二極體區域(D4a)與第一MOSFET區域(M0)之間，設置有超高濃度n型區域(n++ )844、在面內方向與超高濃度n型區域844相鄰的高濃度n型區域(n+ )843、以及與高濃度n型區域(n+ )843相鄰的超高濃度p型區域(p++ )841(參照第51圖以及第52圖的假想線g5)。並且，通過高濃度n型區域843與超高濃度p型區域841來形成第二保護二極體區域(D7)。超高濃度p型區域(p++ )841與第一MOSFET區域(M0)的超高濃度n型區域(n++ )32相鄰，並且超高濃度p型區域841與第一MOSFET區域(M0)的超高濃度n型區域32通過金屬層40，與源極焊盤1相連接。
第二保護二極體區域(D7)的超高濃度n型區域844通過金屬層40，與第二佈線層850相連接。設置在第三上方井區821上方的第一連接區域的第一部分831以及第二部分832的上方，設置有第二佈線層850，並且第二佈線層850與第一連接區域的第一部分831以及第二部分832相連接。其中，第一連接區域的第一部分831以及第二部分832的周緣部被設置為搭設在由閘極氧化膜等構成的第一絕緣膜60上並形成段差。在第二佈線層850的下方，設置有用於將設置了第二內置二極體區域(D4a)的第三井區830與第一井區20相分離的n型區域(n)85a。
其中，在第41圖的假想線h5a中的截面如第47圖以及第48圖所示，在第41圖的假想線h5b中的截面如第49圖以及第50圖所示，第一連接區域的第一部分831和第二部分832以及第二閘電極110通過第二佈線層850來電性連接，這樣一來，二極體區域D4a通過第二佈線層850以及第一連接區域831，與第二閘電極110電性連接。
上述各實施方式的記載以及圖式的描述，只是用於說明申請範圍中記載發明的一例，申請範圍中記載的發明不受上述實施方式的記載或者所附圖式所限定。此外，申請最初的申請專利範圍的記載只是一例，基於說明書、所附圖式等記載，能夠將申請專利範圍的記載進行適當變更。
1‧‧‧源極焊盤10‧‧‧第一閘電極11‧‧‧碳化矽半導體基板(寬頻隙半導體基板)12‧‧‧漂移層19‧‧‧汲極20‧‧‧第一井區21‧‧‧超高濃度p型半導體區域30‧‧‧第一源極區域31‧‧‧高濃度n型區域32‧‧‧超高濃度n型區域40‧‧‧金屬層60‧‧‧第一絕緣膜65‧‧‧層間絕緣膜80‧‧‧第一分離區域85‧‧‧第二分離區域85a‧‧‧n型區域90‧‧‧耐壓構造100‧‧‧閘極焊盤110‧‧‧第二閘電極120‧‧‧第二井區121‧‧‧高濃度p型區域122‧‧‧低濃度p型區域130‧‧‧第二源極區域131‧‧‧高濃度n型區域132‧‧‧超高濃度n型區域200‧‧‧二極體用焊盤211‧‧‧第三上方井區215‧‧‧第三下方井區400‧‧‧電阻部510‧‧‧第三閘電極521‧‧‧高濃度p型區域522‧‧‧超高濃度p型區域531‧‧‧高濃度n型區域532‧‧‧超高濃度n型區域580‧‧‧第一佈線層611‧‧‧高濃度n型半導體區域612‧‧‧超高濃度n型半導體區域613‧‧‧超高濃度p型半導體區域621‧‧‧超高濃度p型半導體區域623‧‧‧高濃度n型半導體區域624‧‧‧超高濃度n型半導體區域651‧‧‧超高濃度n型區域652‧‧‧高濃度n型區域653‧‧‧n型區域655‧‧‧低濃度n型區域656‧‧‧超高濃度n型區域657‧‧‧低濃度n型區域660‧‧‧第四閘電極701‧‧‧超高濃度n型區域702‧‧‧高濃度n型區域705‧‧‧低濃度n型區域706‧‧‧超高濃度n型區域710‧‧‧低濃度p型區域721‧‧‧超高濃度p型區域723‧‧‧高濃度n型區域724‧‧‧超高濃度n型區域801‧‧‧超高濃度n型區域802‧‧‧高濃度n型區域805‧‧‧低濃度n型區域806‧‧‧n型區域810‧‧‧低濃度p型區域821‧‧‧第三上方井區825‧‧‧第三下方井區830‧‧‧第三井區831‧‧‧第一連接區域的第一部分832‧‧‧第一連接區域的第二部分841‧‧‧超高濃度p型區域843‧‧‧高濃度n型區域844‧‧‧超高濃度n型區域850‧‧‧第二佈線層D2‧‧‧二極體區域D4‧‧‧二極體區域D6‧‧‧第一保護二極體區域D7‧‧‧第二保護二極體區域D2b+D4‧‧‧第一內置二極體區域D4a‧‧‧第二內置二極體區域M0‧‧‧第一MOSFET區域M1‧‧‧第二MOSFET區域M5‧‧‧第三MOSFET區域M3a‧‧‧平面MOSFETR3a‧‧‧第一內部電阻區域R3b‧‧‧第二內部電阻區域R3c‧‧‧第三內部電阻區域
第1圖是可在本發明第一實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第11圖以及第12圖中假想線a1處的截面。
第2圖是用於說明第1圖所示的截面處的層功能的圖。
第3圖是可在本發明第一實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第11圖以及第12圖中假想線b1處的截面。
第4圖是用於說明第3圖所示的截面處的層功能的圖。
第5圖是可在本發明第一實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第11圖以及第14圖中假想線c1處的截面。
第6圖是用於說明第5圖所示的截面處的層功能的圖。
第7圖是可在本發明第一實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第11圖以及第14圖中假想線d1處的截面。
第8圖是用於說明第7圖所示的截面處的層功能的圖。
第9圖是可在本發明第一實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第11圖、第12圖以及第14圖中假想線e1處的截面。
第10圖是用於說明第9圖所示的截面處的層功能的圖。
第11圖是可在本發明第一實施方式中使用的碳化矽半導體裝置的概略平面圖。
第12圖是可在本發明第一實施方式中使用的碳化矽半導體裝置的另一個形態的概略平面圖。
第13圖是可在本發明第一實施方式中使用的碳化矽半導體裝置的另一個形態的概略平面圖。
第14圖是可在本發明第一實施方式中使用的碳化矽半導體裝置的另一個形態的概略平面圖，圖中展示的是與第12圖以及第13圖不同的部位。
第15圖是可在本發明第一實施方式中使用的碳化矽半導體裝置的電路圖。
第16圖是可在本發明第二實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第20圖中假想線a2處的截面。
第17圖是用於說明第16圖所示的截面處的層功能的圖。
第18圖是可在本發明第二實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第21圖中假想線c2處的截面。
第19圖是用於說明第18圖所示的截面處的層功能的圖。
第20圖是可在本發明第二實施方式中使用的碳化矽半導體裝置的另一個形態的平面圖。
第21圖是可在本發明第二實施方式中使用的碳化矽半導體裝置的另一個形態的平面圖，圖中展示的是與第20圖不同的部位。
第22圖是可在本發明第二實施方式中使用的碳化矽半導體裝置的電路圖。
第23圖是可在本發明第三實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第26圖中假想線f3處的截面。
第24圖是用於說明第23圖所示的截面處的層功能的圖。
第25圖是可在本發明第三實施方式中使用的碳化矽半導體裝置的概略平面圖。
第26圖是可在本發明第三實施方式中使用的碳化矽半導體裝置的另一個形態的概略平面圖。
第27圖是可在本發明第三實施方式中使用的碳化矽半導體裝置的電路圖。
第28圖是可在本發明第三實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是不同於第25圖中所示的形態下的第26圖中假想線f3處的截面，
第29圖是用於說明第28圖所示的截面處的層功能的圖。
第30圖是可在本發明第四實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第39圖中假想線c4處的截面。
第31圖是用於說明第30圖所示的截面處的層功能的圖。
第32圖是可在本發明第四實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第39圖中假想線d4處的截面。
第33圖是用於說明第32圖所示的截面處的層功能的圖。
第34圖是可在本發明第四實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第39圖中假想線g4處的截面。
第35圖是用於說明第34圖所示的截面處的層功能的圖。
第36圖是可在本發明第四實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第39圖中假想線e4處的截面。
第37圖是用於說明第36圖所示的截面處的層功能的圖。
第38圖是可在本發明第四實施方式中使用的碳化矽半導體裝置的概略平面圖。
第39圖是可在本發明第四實施方式中使用的碳化矽半導體裝置的另一個形態的概略平面圖。
第40圖是可在本發明第四實施方式中使用的碳化矽半導體裝置的電路圖。
第41圖是可在本發明第五實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第52圖中假想線c5處的截面。
第42圖是用於說明第41圖所示的截面處的層功能的圖。
第43圖是可在本發明第五實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第52圖中假想線d5處的截面。
第44圖是用於說明第43圖所示的截面處的層功能的圖。
第45圖是可在本發明第五實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第52圖中假想線g5處的截面。
第46圖是用於說明第45圖所示的截面處的層功能的圖。
第47圖是可在本發明第五實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第41圖以及第52圖中假想線h5a處的截面。
第48圖是用於說明第47圖所示的截面處的層功能的圖。
第49圖是可在本發明第五實施方式中使用的碳化矽半導體裝置的截面圖，圖中展示的是第41圖以及第52圖中假想線h5b處的截面。
第50圖是用於說明第49圖所示的截面處的層功能的圖。
第51圖是可在本發明第五實施方式中使用的碳化矽半導體裝置的概略平面圖。
第52圖是可在本發明第五實施方式中使用的碳化矽半導體裝置的另一個形態的平面圖。
1‧‧‧源極焊盤
10‧‧‧第一閘電極
11‧‧‧碳化矽半導體基板(寬頻隙半導體基板)
12‧‧‧漂移層
19‧‧‧汲極
20‧‧‧第一井區
21‧‧‧超高濃度p型半導體區域
30‧‧‧第一源極區域
31‧‧‧高濃度n型區域
32‧‧‧超高濃度n型區域
40‧‧‧金屬層
60‧‧‧第一絕緣膜
65‧‧‧層間絕緣膜
80‧‧‧第一分離區域
100‧‧‧閘極焊盤
110‧‧‧第二閘電極
120‧‧‧第二井區
121‧‧‧高濃度p型區域
122‧‧‧低濃度p型區域
130‧‧‧第二源極區域
131‧‧‧高濃度n型區域
132‧‧‧超高濃度n型區域

Claims (15)

  1. 一種寬頻隙半導體裝置，其包括： 漂移層，採用第一導電型的寬頻隙半導體材料； 源極焊盤； 第一MOSFET區域，設置在該源極焊盤的下方，具有第一閘電極、以及設置在由第二導電型構成的第一井區的第一源極區域； 閘極焊盤； 第二MOSFET區域，設置在該閘極焊盤的下方，具有第二閘電極、以及設置在由第二導電型構成的第二井區的第二源極區域；以及 內置二極體區域，與該第二閘電極電性連接， 其中該第二MOSFET區域的該第二源極區域與該閘極焊盤電性連接。
  2. 如申請專利範圍第1項所述的寬頻隙半導體裝置，其進一步包括： 第三MOSFET區域，具有與該閘極焊盤電性連接的第三閘電極、以及設置在該第二井區的第三源極區域。
  3. 如申請專利範圍第2項所述的寬頻隙半導體裝置，其中，該第三MOSFET區域為平面MOSFET，並且在該第二井區內設置有該第三源極區域以及一第三汲極區域。
  4. 如申請專利範圍第1項所述的寬頻隙半導體裝置，其進一步包括與該第二閘電極相連接的二極體用焊盤，且該內置二極體區域通過該二極體用焊盤與該第二閘電極電性連接。
  5. 如申請專利範圍第4項所述的寬頻隙半導體裝置，其中該二極體用焊盤與該閘極焊盤之間通過電阻部電性連接。
  6. 如申請專利範圍第4項所述的寬頻隙半導體裝置，其中，該內置二極體區域具有設置在該二極體用焊盤的下方並且由第二導電型構成的一第三上方井區、以及設置在該第三上方井區的下方並且由摻雜物濃度比該第三上方井區更高的第三下方井區。
  7. 如申請專利範圍第6項所述的寬頻隙半導體裝置，其中該二極體用焊盤與該第三上方井區肖特基接觸。
  8. 如申請專利範圍第1項所述的寬頻隙半導體裝置，其中，在至少有一部分設置在該閘極焊盤的下方的該第一井區內，設置有與該源極焊盤以及該閘極焊盤電性連接的第一保護二極體區域。
  9. 如申請專利範圍第1項所述的寬頻隙半導體裝置，其進一步包括： 與該第二閘電極相連接的二極體用焊盤，以及 在至少有一部分設置在該二極體用焊盤的下方的該第二井區內，設置有與該二極體用焊盤以及該閘極焊盤電性連接的第二保護二極體區域。
  10. 如申請專利範圍第1項所述的寬頻隙半導體裝置，其進一步包括： 與該第二閘電極相連接的二極體用焊盤，以及 在至少有一部分設置在該二極體用焊盤的下方的該第一井區內，設置有與該二極體用焊盤以及該源極焊盤電性連接的第二保護二極體區域。
  11. 如申請專利範圍第1項所述的寬頻隙半導體裝置，其進一步包括： 與該第二閘電極相連接的二極體用焊盤，以及 在至少有一部分設置在該二極體用焊盤的下方的該第二井區內，設置有電阻區域，並且該電阻區域具有與該二極體用焊盤以及該閘極焊盤電性連接的低濃度第一導電型區域。
  12. 如申請專利範圍第1項所述的寬頻隙半導體裝置，其中，在該閘極焊盤的下方，設置有與該第二閘電極電性連接的第一連接區域。
  13. 如申請專利範圍第12項所述的寬頻隙半導體裝置，其中，在該第一連接區域的下方，設置有與該第一連接區域電性連接的內置二極體區域。
  14. 如申請專利範圍第12項所述的寬頻隙半導體裝置，其中，在位於該閘極焊盤的下方的該第二井區內，設置有電阻區域，該電阻區域具有與該第一連接區域以及該閘極焊盤電性連接的低濃度第一導電型區域。
  15. 如申請專利範圍第12項所述的寬頻隙半導體裝置，其中： 在面內方向上該源極焊盤與該閘極焊盤之間，設置有與該第一連接區域以及該第二閘電極電性連接的第二佈線層， 該內置二極體區域通過該第二佈線層以及該第一連接區域與該第二閘電極電性連接， 在至少有一部分設置在該第二佈線層的下方的該第一井區內，設置有與該第二佈線層以及該源極焊盤電性連接的第二保護二極體區域。
TW108110739A 2018-03-29 2019-03-27 寬頻隙半導體裝置 TWI717713B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2018/013081 WO2019186853A1 (ja) 2018-03-29 2018-03-29 ワイドギャップ半導体装置
WOPCT/JP2018/013081 2018-03-29

Publications (2)

Publication Number Publication Date
TW201943077A TW201943077A (zh) 2019-11-01
TWI717713B true TWI717713B (zh) 2021-02-01

Family

ID=68058645

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108110739A TWI717713B (zh) 2018-03-29 2019-03-27 寬頻隙半導體裝置

Country Status (6)

Country Link
US (1) US11309415B2 (zh)
EP (1) EP3780116A4 (zh)
JP (1) JP6619522B1 (zh)
CN (1) CN111742412B (zh)
TW (1) TWI717713B (zh)
WO (1) WO2019186853A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7257912B2 (ja) * 2019-08-01 2023-04-14 三菱電機株式会社 半導体装置
US11410990B1 (en) * 2020-08-25 2022-08-09 Semiq Incorporated Silicon carbide MOSFET with optional asymmetric gate clamp
CN114284345B (zh) * 2021-12-23 2023-09-15 电子科技大学 一种优化导通电阻的集成肖特基vdmos器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
JP2000223705A (ja) * 1999-01-29 2000-08-11 Nissan Motor Co Ltd 半導体装置
US6476442B1 (en) * 1996-05-15 2002-11-05 Siliconix Incorporated Pseudo-Schottky diode
TWI313060B (en) * 2003-07-28 2009-08-01 Japan Science & Tech Agency Feild effect transisitor and fabricating method thereof
WO2016174758A1 (ja) * 2015-04-30 2016-11-03 オリンパス株式会社 固体撮像装置および撮像システム
TW201709522A (zh) * 2015-04-22 2017-03-01 瑞薩電子股份有限公司 半導體裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793433B2 (ja) * 1988-11-08 1995-10-09 日本電気株式会社 電界効果トランジスタ
JPH0465878A (ja) 1990-07-06 1992-03-02 Fuji Electric Co Ltd 半導体装置
US6268242B1 (en) * 1997-12-31 2001-07-31 Richard K. Williams Method of forming vertical mosfet device having voltage clamped gate and self-aligned contact
JP3911566B2 (ja) * 1998-01-27 2007-05-09 富士電機デバイステクノロジー株式会社 Ｍｏｓ型半導体装置
US6906386B2 (en) * 2002-12-20 2005-06-14 Advanced Analogic Technologies, Inc. Testable electrostatic discharge protection circuits
US7825431B2 (en) * 2007-12-31 2010-11-02 Alpha & Omega Semicondictor, Ltd. Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection
JP2010177454A (ja) * 2009-01-29 2010-08-12 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
CN102473723B (zh) * 2009-07-15 2014-12-03 三菱电机株式会社 功率用半导体装置及其制造方法
JP5692227B2 (ja) 2010-06-30 2015-04-01 三菱電機株式会社 電力用半導体装置
CN105122457B (zh) * 2013-03-31 2017-11-17 新电元工业株式会社 半导体装置
WO2014192198A1 (ja) * 2013-05-29 2014-12-04 パナソニックＩｐマネジメント株式会社 半導体装置
TWI542006B (zh) * 2013-06-21 2016-07-11 竹懋科技股份有限公司 溝渠式ｍｏｓ整流元件及其製造方法
CN115274855A (zh) * 2017-02-24 2022-11-01 三菱电机株式会社 碳化硅半导体装置以及电力变换装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US6476442B1 (en) * 1996-05-15 2002-11-05 Siliconix Incorporated Pseudo-Schottky diode
JP2000223705A (ja) * 1999-01-29 2000-08-11 Nissan Motor Co Ltd 半導体装置
TWI313060B (en) * 2003-07-28 2009-08-01 Japan Science & Tech Agency Feild effect transisitor and fabricating method thereof
TW201709522A (zh) * 2015-04-22 2017-03-01 瑞薩電子股份有限公司 半導體裝置
WO2016174758A1 (ja) * 2015-04-30 2016-11-03 オリンパス株式会社 固体撮像装置および撮像システム

Also Published As

Publication number Publication date
US11309415B2 (en) 2022-04-19
TW201943077A (zh) 2019-11-01
CN111742412A (zh) 2020-10-02
JPWO2019186853A1 (ja) 2020-04-30
EP3780116A4 (en) 2021-11-03
JP6619522B1 (ja) 2019-12-11
EP3780116A1 (en) 2021-02-17
US20200411680A1 (en) 2020-12-31
CN111742412B (zh) 2023-09-15
WO2019186853A1 (ja) 2019-10-03

Similar Documents

Publication Publication Date Title
JP6621749B2 (ja) 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法
WO2020031971A1 (ja) ＳｉＣ半導体装置
JP6415749B2 (ja) 炭化珪素半導体装置
TWI717713B (zh) 寬頻隙半導體裝置
JP6218462B2 (ja) ワイドギャップ半導体装置
JP5646044B2 (ja) 炭化珪素半導体装置およびその製造方法
JPWO2017138215A1 (ja) 半導体装置
JP5324157B2 (ja) 半導体装置およびその製造方法
KR20160044008A (ko) 반도체 장치
JP7353925B2 (ja) 半導体装置
JP2015159235A (ja) 半導体装置
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
JP7051890B2 (ja) ワイドギャップ半導体装置
JP7147510B2 (ja) スイッチング素子
US20230307507A1 (en) Silicon carbide semiconductor device
TWI653760B (zh) 半導體裝置
JP2024010716A (ja) 半導体装置
JP2015153760A (ja) 半導体装置
JP2022139077A (ja) 電界効果トランジスタ
JP2021129020A (ja) 半導体装置