JP5692227B2 - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP5692227B2 JP5692227B2 JP2012522420A JP2012522420A JP5692227B2 JP 5692227 B2 JP5692227 B2 JP 5692227B2 JP 2012522420 A JP2012522420 A JP 2012522420A JP 2012522420 A JP2012522420 A JP 2012522420A JP 5692227 B2 JP5692227 B2 JP 5692227B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- well
- well region
- region
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 206
- 239000010410 layer Substances 0.000 claims description 83
- 239000000758 substrate Substances 0.000 claims description 57
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 52
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 52
- 239000012535 impurity Substances 0.000 claims description 27
- 239000002344 surface layer Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 230000005684 electric field Effects 0.000 description 28
- 238000006073 displacement reaction Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000009413 insulation Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- SLXKOJJOQWFEFD-UHFFFAOYSA-N 6-aminohexanoic acid Chemical compound NCCCCCC(O)=O SLXKOJJOQWFEFD-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明の実施の形態1においては、電力用半導体装置の一例として縦型のn型チャネル炭化珪素MOSFETを主としたものを用いて説明する。また、下記各実施の形態では、第1導電型をn型、第2導電型をp型として説明するが、半導体の導電型については、その逆であっても構わない。
まず、n型で低抵抗の炭化珪素の半導体基板20上の表面(第1の主面)上に化学気相堆積(Chemical Vapor Deposition:CVD)法により1×1013cm-3〜1×1018cm-3のn型の不純物濃度、4〜200μmの厚さの炭化珪素で構成されるドリフト層21をエピタキシャル成長する。炭化珪素の半導体基板20は、第1の主面の面方位が(0001)面で4Hのポリタイプを有しc軸方向に対して8°以下に傾斜されているものを用いたが、他の面方位、ポリタイプ、傾斜角度であってもよく、また、傾斜していなくてもよい。
まず、本実施の形態の電力用半導体装置を電気回路的に見た構成を説明しておく。本実施の形態の電力用半導体装置において、ウェルコンタクトホール62によってソースパッド10に接続された第2導電型(本実施の形態ではp型)の第2ウェル領域42と、半導体基板20と裏面オーミック電極72とを介してドレイン電極13に接続された第1導電型(本実施の形態ではn型)のドリフト層21との間に、ダイオードが形成されている。また、第1導電型のソース領域80と第1導電型のドリフト層21との間にある第2導電型の第1ウェル領域41でゲート絶縁膜30に接した領域(チャネル領域)の導通をゲート絶縁膜30上のゲート電極50の電圧により制御でき、これらが縦型のMOSFETを構成する。本実施の形態の電力用半導体装置においては、MOSFET(本実施の形態ではn型MOSFET)のソースとゲートとがpnダイオードの第2導電型の電極と、また、MOSFETのドレインがpnダイオードの第1導電型の電極と、それぞれ一体になっており、MOSFETのソースとドレインとの間にダイオードが並列に接続されている構成となっている。
従って、座標x=x2における電位VH(x2)は、以下の式で表すことができる。
このように、第2ウェル領域42の内、オーミック電極71(ウェルコンタクトホール62)までの距離が最も大きい点のウェハ平面内での位置(位置P)と位置Pまでの距離が最も近いオーミック電極71(ウェルコンタクトホール62)の位置(位置Q)を結ぶ直線PQ上で、位置Qからゲート絶縁膜フィールド絶縁膜境界33の距離xRが数9を満たすように設定することにより、ゲート絶縁膜30に印加される電界を所定の値以下にできる。例えば、Emaxを10MV/cmとするとゲート絶縁膜30に印加される電界を10MV/cm以下にでき、信頼性の高い電力用半導体装置を得ることができる。また、Emaxを3MV/cmとするとより信頼性の高い電力用半導体装置を得ることができる。
このように、第2ウェル領域42の内、オーミック電極71(ウェルコンタクトホール62)までの距離が最も大きい点のウェハ平面内での位置(位置P)と位置Pまでの距離が最も近いオーミック電極71(ウェルコンタクトホール62)の位置(位置Q)を結ぶ直線PQ上で、位置Qから位置Pまでの距離xpと位置Qから位置Sまでの距離xSとが数12の関係を満たすように設定することにより、フィールド絶縁膜31に印加される電界を所定の値以下にできる。例えば、Emaxを3MV/cmとするとフィールド絶縁膜31に印加される電界を3MV/cm以下にでき、信頼性の高い電力用半導体装置を得ることができる。
CVD法で形成される層間絶縁膜32は、フィールド絶縁膜31の上部に堆積される膜厚におおよそ等しい膜厚分だけ、フィールド絶縁膜31の側面にも堆積される。そのため、ゲート絶縁膜フィールド絶縁膜境界33から、ゲート絶縁膜30側に、層間絶縁膜32の膜厚に等しい距離の範囲においては、層間絶縁膜32のウェハ垂直方向の膜厚が厚くなる。
図10は、本発明の実施の形態2の電力用半導体装置である炭化珪素MOSFETを主とした電力用半導体装置を上面から模式的に見た平面図である。図10において、電力用半導体装置の上面の中央部には、ソースパッド10が設けられている。ソースパッド10を上面から見た内側にゲートパッド11が形成されており、ゲートパッド11よりも線幅の細い1本以上のゲート配線12がゲートパッド11から延伸して形成されている。
Claims (6)
- 第1導電型の半導体基板と、
前記半導体基板の第1の主面に形成された第1導電型のドリフト層と、
前記ドリフト層の表層の一部に複数形成された第2導電型の第1ウェル領域と、
複数の前記第1ウェル領域の各々の表層の一部に形成された第1導電型のソース領域と、複数の前記第1ウェル領域を取り囲むように前記第1ウェル領域と離間して形成された前記第1ウェル領域より面積の大きな第2導電型の第2ウェル領域と、
複数の前記第1ウェル領域と前記ソース領域の上および前記第2ウェル領域上の前記第1ウェル領域側に形成されたゲート絶縁膜と、
前記第2ウェル領域の上の前記第1ウェル領域側とは反対側に形成され前記ゲート絶縁膜より膜厚の大きなフィールド絶縁膜と、
前記フィールド絶縁膜上および前記ゲート絶縁膜上に形成されたゲート電極と、
前記第1ウェル領域上に前記ゲート絶縁膜を貫通して形成されたソースコンタクトホール、および、前記第2ウェル領域上に前記ゲート絶縁膜を貫通して形成されたウェルコンタクトホールを介して前記第1ウェル領域と前記第2ウェル領域とを電気的に接続するソースパッドと、
前記ゲート電極と電気的に接続されたゲートパッドと、
前記半導体基板の第2の主面に設けられたドレイン電極と
を備えたオン状態とオフ状態が切り替わる電力用半導体装置であって、
前記第2ウェル領域の内前記ウェルコンタクトホールまでの距離が最も大きい位置(P)から最近接の前記ウェルコンタクトホールの位置(Q)までの距離をxPとし、直線PQ上で前記ウェルコンタクトホールから前記ゲート絶縁膜と前記フィールド絶縁膜との境界(R)までの距離をxRとして、doxを前記ゲート絶縁膜の厚さ、tを前記電力用半導体装置が前記オン状態から前記オフ状態に切り替わる時間、RSHを前記第2ウェル領域のシート抵抗、ε0を真空の誘電率、εSを前記ドリフト層の比誘電率、qを素電荷、NDを前記ドリフト層の実効第1導電型不純物濃度、VOFFを前記電力用半導体装置のオフ状態の前記ドレイン電極の電圧とするとき、
- 第1導電型の半導体基板と、
前記半導体基板の第1の主面に形成された第1導電型のドリフト層と、
前記ドリフト層の表層の一部に複数形成された第2導電型の第1ウェル領域と、
複数の前記第1ウェル領域の各々の表層の一部に形成された第1導電型のソース領域と、複数の前記第1ウェル領域を取り囲むように前記第1ウェル領域と離間して形成された前記第1ウェル領域より面積の大きな第2導電型の第2ウェル領域と、
複数の前記第1ウェル領域と前記ソース領域の上および前記第2ウェル領域上の前記第1ウェル領域側に形成されたゲート絶縁膜と、
前記第2ウェル領域の上の前記第1ウェル領域側とは反対側に形成され前記ゲート絶縁膜より膜厚の大きなフィールド絶縁膜と、
前記フィールド絶縁膜上および前記ゲート絶縁膜上に形成されたゲート電極と、
前記第1ウェル領域上に前記ゲート絶縁膜を貫通して形成されたソースコンタクトホール、および、前記第2ウェル領域上に前記ゲート絶縁膜を貫通して形成されたウェルコンタクトホールを介して前記第1ウェル領域と前記第2ウェル領域とを電気的に接続するソースパッドと、
前記ゲート電極と電気的に接続されたゲートパッドと、
前記半導体基板の第2の主面に設けられたドレイン電極と
を備えたオン状態とオフ状態が切り替わる電力用半導体装置であって、
前記フィールド絶縁膜の下部の前記第2ウェル領域のうち最も前記第1ウェル領域から遠い側の前記第2ウェル領域の外周の各位置(P’)から最近接の前記ウェルコンタクトホールの位置(Q’)を結ぶ直線上で、P’Q’間の距離をxP’とし、前記ウェルコンタクトホールの位置(Q’)から前記ゲート絶縁膜と前記フィールド絶縁膜との境界(R’)までの距離をxR’として、doxを前記ゲート絶縁膜の厚さ、tを前記電力用半導体装置が前記オン状態から前記オフ状態に切り替わる時間、RSHを前記第2ウェル領域のシート抵抗、ε0を真空の誘電率、εSを前記ドリフト層の比誘電率、qを素電荷、NDを前記ドリフト層の実効第1導電型不純物濃度、VOFFを前記電力用半導体装置のオフ状態の前記ドレイン電極の電圧とするとき、
- 第1導電型の半導体基板と、
前記半導体基板の第1の主面に形成された第1導電型のドリフト層と、
前記ドリフト層の表層の一部に複数形成された第2導電型の第1ウェル領域と、
複数の前記第1ウェル領域の各々の表層の一部に形成された第1導電型のソース領域と、複数の前記第1ウェル領域を取り囲むように前記第1ウェル領域と離間して形成された前記第1ウェル領域より面積の大きな第2導電型の第2ウェル領域と、
複数の前記第1ウェル領域と前記ソース領域の上および前記第2ウェル領域上の前記第1ウェル領域側に形成されたゲート絶縁膜と、
前記第2ウェル領域の上の前記第1ウェル領域側とは反対側に形成され前記ゲート絶縁膜より膜厚の大きなフィールド絶縁膜と、
前記フィールド絶縁膜上および前記ゲート絶縁膜上に形成されたゲート電極と、
前記第1ウェル領域上に前記ゲート絶縁膜を貫通して形成されたソースコンタクトホール、および、前記第2ウェル領域上に前記ゲート絶縁膜を貫通して形成されたウェルコンタクトホールを介して前記第1ウェル領域と前記第2ウェル領域とを電気的に接続するソースパッドと、
前記ゲート電極と電気的に接続されたゲートパッドと、
前記半導体基板の第2の主面に設けられたドレイン電極と
を備えたオン状態とオフ状態が切り替わる電力用半導体装置であって、
前記第2ウェル領域の内前記ウェルコンタクトホールまでの距離が最も大きい位置(P)から最近接の前記ウェルコンタクトホールの位置(Q)までの距離をxPとし、直線PQ上で前記フィールド絶縁膜上で前記ウェルコンタクトホールから最も離れた位置に前記ゲート電極がある位置(S)と前記ウェルコンタクトホールとの距離をxSとして、dFLを前記フィールド絶縁膜の厚さ、tを前記電力用半導体装置が前記オン状態から前記オフ状態に切り替わる時間、RSHを前記前記第2ウェル領域のシート抵抗、ε0を真空の誘電率、εSを前記ドリフト層の比誘電率、qを素電荷、NDを前記ドリフト層の実効第1導電型不純物濃度、VOFFを前記電力用半導体装置のオフ状態のドレイン電圧とするとき、
- 第1導電型の半導体基板と、
前記半導体基板の第1の主面に形成された第1導電型のドリフト層と、
前記ドリフト層の表層の一部に複数形成された第2導電型の第1ウェル領域と、
複数の前記第1ウェル領域の各々の表層の一部に形成された第1導電型のソース領域と、複数の前記第1ウェル領域を取り囲むように前記第1ウェル領域と離間して形成された前記第1ウェル領域より面積の大きな第2導電型の第2ウェル領域と、
複数の前記第1ウェル領域と前記ソース領域の上および前記第2ウェル領域上の前記第1ウェル領域側に形成されたゲート絶縁膜と、
前記第2ウェル領域の上の前記第1ウェル領域側とは反対側に形成され前記ゲート絶縁膜より膜厚の大きなフィールド絶縁膜と、
前記フィールド絶縁膜上および前記ゲート絶縁膜上に形成されたゲート電極と、
前記第1ウェル領域上に前記ゲート絶縁膜を貫通して形成されたソースコンタクトホール、および、前記第2ウェル領域上に前記ゲート絶縁膜を貫通して形成されたウェルコンタクトホールを介して前記第1ウェル領域と前記第2ウェル領域とを電気的に接続するソースパッドと、
前記ゲート電極と電気的に接続されたゲートパッドと、
前記半導体基板の第2の主面に設けられたドレイン電極と
を備えたオン状態とオフ状態が切り替わる電力用半導体装置であって、
前記フィールド絶縁膜の下部の前記第2ウェル領域のうち最も前記第1ウェル領域から遠い側の前記第2ウェル領域の外周の各位置(P’)から最近接の前記ウェルコンタクトホールの位置(Q’)を結ぶ直線上で、P’Q’間の距離をxP’とし、前記フィールド絶縁膜上で前記ウェルコンタクトホールの位置(Q’)から最も離れた位置に前記ゲート電極がある位置(S’)までの距離をxS’とし、dFLを前記フィールド絶縁膜の厚さ、tを前記電力用半導体装置が前記オン状態から前記オフ状態に切り替わる時間、RSHを前記前記第2ウェル領域のシート抵抗、ε0を真空の誘電率、εSを前記ドリフト層の比誘電率、qを素電荷、NDを前記ドリフト層の実効第1導電型不純物濃度、VOFFを前記電力用半導体装置のオフ状態のドレイン電圧とするとき、
- Emaxが3MV/cmであることを特徴とする請求項1乃至請求項4のいずれか1項に記載の電力用半導体装置。
- 二酸化珪素膜で構成されるゲート絶縁膜およびフィールド絶縁膜の上部に層間絶縁膜を備え、xP、xP’、xR、xR’、xSまたはxS’が前記層間絶縁膜の膜厚より大きいことを特徴とする請求項1乃至請求項4のいずれか1項に記載の電力用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012522420A JP5692227B2 (ja) | 2010-06-30 | 2011-02-08 | 電力用半導体装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010149090 | 2010-06-30 | ||
JP2010149090 | 2010-06-30 | ||
JP2012522420A JP5692227B2 (ja) | 2010-06-30 | 2011-02-08 | 電力用半導体装置 |
PCT/JP2011/000684 WO2012001837A1 (ja) | 2010-06-30 | 2011-02-08 | 電力用半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014233404A Division JP6008145B2 (ja) | 2010-06-30 | 2014-11-18 | 電力用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012001837A1 JPWO2012001837A1 (ja) | 2013-08-22 |
JP5692227B2 true JP5692227B2 (ja) | 2015-04-01 |
Family
ID=45401589
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012522420A Active JP5692227B2 (ja) | 2010-06-30 | 2011-02-08 | 電力用半導体装置 |
JP2014233404A Active JP6008145B2 (ja) | 2010-06-30 | 2014-11-18 | 電力用半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014233404A Active JP6008145B2 (ja) | 2010-06-30 | 2014-11-18 | 電力用半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP5692227B2 (ja) |
WO (1) | WO2012001837A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3540781A1 (en) | 2018-03-16 | 2019-09-18 | Hitachi Power Semiconductor Device, Ltd. | Semiconductor device, power module, and power conversion device |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5994604B2 (ja) * | 2012-11-28 | 2016-09-21 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
CN105074921B (zh) * | 2013-04-03 | 2017-11-21 | 三菱电机株式会社 | 半导体装置 |
US9231091B2 (en) * | 2014-05-12 | 2016-01-05 | Infineon Technologies Ag | Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones |
DE112015004515B4 (de) | 2014-10-01 | 2021-11-18 | Mitsubishi Electric Corporation | Halbleitervorrichtungen |
DE112016006723T5 (de) * | 2016-04-11 | 2018-12-20 | Mitsubishi Electric Corporation | Halbleitereinrichtung |
CN109564942B (zh) * | 2016-08-25 | 2022-02-11 | 三菱电机株式会社 | 半导体装置 |
EP3712952A4 (en) | 2017-11-13 | 2021-06-23 | Shindengen Electric Manufacturing Co., Ltd. | SEMICONDUCTOR COMPONENT WITH WIDE GAP |
JP6529681B1 (ja) * | 2017-11-13 | 2019-06-12 | 新電元工業株式会社 | ワイドギャップ半導体装置 |
WO2019116481A1 (ja) | 2017-12-14 | 2019-06-20 | 新電元工業株式会社 | ワイドギャップ半導体装置 |
JP7113221B2 (ja) * | 2018-02-08 | 2022-08-05 | パナソニックIpマネジメント株式会社 | 炭化珪素半導体装置 |
CN111742412B (zh) | 2018-03-29 | 2023-09-15 | 新电元工业株式会社 | 宽带隙半导体装置 |
JP7310144B2 (ja) * | 2019-01-10 | 2023-07-19 | 富士電機株式会社 | 炭化珪素半導体装置 |
JP2020036045A (ja) * | 2019-11-29 | 2020-03-05 | ローム株式会社 | 半導体装置 |
CN111564497B (zh) * | 2020-04-30 | 2023-04-18 | 西安理工大学 | 一种具有非均匀体二极管的SiC MOSFET器件 |
CN112768447A (zh) * | 2021-01-11 | 2021-05-07 | 杭州士兰集昕微电子有限公司 | 逆导型绝缘栅双极型晶体管及其制造方法 |
IT202100003653A1 (it) * | 2021-02-17 | 2022-08-17 | St Microelectronics Srl | Dispositivo mosfet di carburo di silicio, a conduzione verticale, avente struttura di polarizzazione di porta perfezionata e relativo procedimento di fabbricazione |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01276770A (ja) * | 1988-04-28 | 1989-11-07 | Fuji Electric Co Ltd | 半導体装置 |
JPH03252166A (ja) * | 1990-03-01 | 1991-11-11 | Toshiba Corp | Mos型電界効果トランジスタ |
JPH04229661A (ja) * | 1990-06-08 | 1992-08-19 | Nippondenso Co Ltd | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
JPH07249765A (ja) * | 1994-03-10 | 1995-09-26 | Nippondenso Co Ltd | 絶縁ゲート型電界効果トランジスタ |
JPH08102495A (ja) * | 1994-09-30 | 1996-04-16 | Toshiba Corp | 半導体装置 |
JP2000294770A (ja) * | 1999-04-09 | 2000-10-20 | Rohm Co Ltd | 半導体装置 |
JP2004363477A (ja) * | 2003-06-06 | 2004-12-24 | Sanken Electric Co Ltd | 絶縁ゲート型半導体装置 |
JP2005243674A (ja) * | 2004-02-24 | 2005-09-08 | Renesas Technology Corp | 半導体装置 |
JP2009302091A (ja) * | 2008-06-10 | 2009-12-24 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05343692A (ja) * | 1992-06-09 | 1993-12-24 | Nec Corp | 縦型電界効果トランジスタ |
JP4696356B2 (ja) * | 2000-12-14 | 2011-06-08 | 株式会社デンソー | 半導体装置 |
JP4286877B2 (ja) * | 2007-03-13 | 2009-07-01 | Okiセミコンダクタ株式会社 | 炭化珪素半導体装置およびその製造方法 |
-
2011
- 2011-02-08 JP JP2012522420A patent/JP5692227B2/ja active Active
- 2011-02-08 WO PCT/JP2011/000684 patent/WO2012001837A1/ja active Application Filing
-
2014
- 2014-11-18 JP JP2014233404A patent/JP6008145B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01276770A (ja) * | 1988-04-28 | 1989-11-07 | Fuji Electric Co Ltd | 半導体装置 |
JPH03252166A (ja) * | 1990-03-01 | 1991-11-11 | Toshiba Corp | Mos型電界効果トランジスタ |
JPH04229661A (ja) * | 1990-06-08 | 1992-08-19 | Nippondenso Co Ltd | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
JPH07249765A (ja) * | 1994-03-10 | 1995-09-26 | Nippondenso Co Ltd | 絶縁ゲート型電界効果トランジスタ |
JPH08102495A (ja) * | 1994-09-30 | 1996-04-16 | Toshiba Corp | 半導体装置 |
JP2000294770A (ja) * | 1999-04-09 | 2000-10-20 | Rohm Co Ltd | 半導体装置 |
JP2004363477A (ja) * | 2003-06-06 | 2004-12-24 | Sanken Electric Co Ltd | 絶縁ゲート型半導体装置 |
JP2005243674A (ja) * | 2004-02-24 | 2005-09-08 | Renesas Technology Corp | 半導体装置 |
JP2009302091A (ja) * | 2008-06-10 | 2009-12-24 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3540781A1 (en) | 2018-03-16 | 2019-09-18 | Hitachi Power Semiconductor Device, Ltd. | Semiconductor device, power module, and power conversion device |
US10529813B2 (en) | 2018-03-16 | 2020-01-07 | Hitachi Power Semiconductor Device, Ltd. | Semiconductor device, power module, and power conversion device |
Also Published As
Publication number | Publication date |
---|---|
JPWO2012001837A1 (ja) | 2013-08-22 |
WO2012001837A1 (ja) | 2012-01-05 |
JP6008145B2 (ja) | 2016-10-19 |
JP2015057850A (ja) | 2015-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6008145B2 (ja) | 電力用半導体装置 | |
JP6233484B2 (ja) | 電力用半導体装置 | |
JP4962664B2 (ja) | 電力用半導体装置とその製造方法、ならびにパワーモジュール | |
JP5606529B2 (ja) | 電力用半導体装置 | |
KR101230680B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5321377B2 (ja) | 電力用半導体装置 | |
JP6282088B2 (ja) | 半導体装置及びその製造方法 | |
WO2013001677A1 (ja) | 半導体装置とその製造方法 | |
WO2013042406A1 (ja) | 電力用半導体装置 | |
WO2011007387A1 (ja) | 電力用半導体装置およびその製造方法 | |
JP5533104B2 (ja) | 半導体装置 | |
JP2018182032A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP5233158B2 (ja) | 炭化珪素半導体装置 | |
WO2012105170A1 (ja) | 半導体装置およびその製造方法 | |
JP5059989B1 (ja) | 半導体装置とその製造方法 | |
JP7074173B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3931805B2 (ja) | 炭化珪素半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140509 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141118 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150119 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5692227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |