DE112015004515B4 - Halbleitervorrichtungen - Google Patents

Halbleitervorrichtungen Download PDF

Info

Publication number
DE112015004515B4
DE112015004515B4 DE112015004515.5T DE112015004515T DE112015004515B4 DE 112015004515 B4 DE112015004515 B4 DE 112015004515B4 DE 112015004515 T DE112015004515 T DE 112015004515T DE 112015004515 B4 DE112015004515 B4 DE 112015004515B4
Authority
DE
Germany
Prior art keywords
area
region
well
electrode
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112015004515.5T
Other languages
English (en)
Other versions
DE112015004515T5 (de
Inventor
Kohei Ebihara
Shiro Hino
Koji Sadamatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112015004515T5 publication Critical patent/DE112015004515T5/de
Application granted granted Critical
Publication of DE112015004515B4 publication Critical patent/DE112015004515B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

Halbleitervorrichtung, die Folgendes aufweist:eine Driftschicht (20) von einem ersten Leitfähigkeitstyp, die auf einem Halbleitersubstrat (10) vom ersten Leitfähigkeitstyp ausgebildet ist;eine Mehrzahl von ersten Wannenbereichen (30) von einem zweiten Leitfähigkeitstyp, die sich in einem Abstand in einer Flächenschicht der Driftschicht (20) befinden;einen zweiten Wannenbereich (31, 31b, 31 f) vom zweiten Leitfähigkeitstyp, der in der Draufsicht auf beiden Seiten der Gesamtheit der Mehrzahl von ersten Wannenbereichen (30) in der Flächenschicht der Driftschicht (20) ausgebildet ist,wobei der zweite Wannenbereich (31, 31b, 31f) einen Formationsbereich hat, der größer ist als derjenige der ersten Wannenbereiche (30);einen ersten Trennungsbereich (22) vom ersten Leitfähigkeitstyp, der so ausgebildet ist, dass er jeden der ersten Wannenbereiche (30) ausgehend von einer Flächenschicht von jedem der ersten Wannenbereiche (30) in einer Tiefenrichtung durchdringt;einen Source-Bereich (40) vom ersten Leitfähigkeitstyp, der in der Draufsicht auf beiden Seiten des ersten Trennungsbereichs (22) in der Flächenschicht eines jeden der ersten Wannenbereiche (30) ausgebildet ist;eine erste Schottky-Elektrode (75), die sich auf dem ersten Trennungsbereich (22) befindet;eine erste ohmsche Elektrode (70), die sich über jedem der ersten Wannenbereiche (30) befindet und sich auf dem Source-Bereich (40) befindet, während sie mit jedem der ersten Wannenbereiche (30) und den Source-Bereich (40) in Kontakt steht;einen zweiten Trennungsbereich (21) vom ersten Leitfähigkeitstyp, der ein Bereich zum Trennen der ersten Wannenbereiche (30) voneinander ist;eine zweite ohmsche Elektrode (70), die sich über dem zweiten Wannenbereich (31, 31b, 31 f) befindet;einen dritten Trennungsbereich (23, 23b, 23c) vom ersten Leitfähigkeitstyp, der näher an den ersten Wannenbereichen (30) als die zweite ohmsche Elektrode (70) in dem zweiten Wannenbereich (31, 31b, 31f) angeordnet ist und der so ausgebildet ist, dass er den zweiten Wannenbereich (31, 31b, 31f) ausgehend von einer Flächenschicht des zweiten Wannenbereichs (31, 31b, 31f) in der Tiefenrichtung durchdringt;eine zweite Schottky-Elektrode (75), die sich auf dem dritten Trennungsbereich (23, 23b, 23c) befindet;eine Gate-Elektrode (60), die sich durch eine erste Isolierschicht (50) hindurch über einem Teil der ersten und zweiten Wannenbereiche (30, 31, 31b, 31 f) befindet, mit Ausnahme von Positionen, an welchen sich die erste und die zweite Schottky-Elektrode (75) und die erste und die zweite ohmsche Elektrode (70) befinden;eine zweite Isolierschicht (55), die so ausgebildet ist, dass sie die Gate-Elektrode (60) bedeckt; undeine Source-Elektrode (80), die so angeordnet ist, dass sie die erste und zweite Schottky-Elektrode (75), die erste und zweite ohmsche Elektrode (70) und die zweite Isolierschicht (55) überdeckt.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft Halbleitervorrichtungen.
  • Stand der Technik
  • In Halbleitervorrichtungen, wie z. B. Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs), können eingebaute Dioden als Rückflussdioden verwendet werden. Beispielsweise schlägt das Patentdokument 1 ein Verfahren zum Verwenden von Schottky-Sperrschichtdioden (SBDs) als Rückflussdioden vor, die in Einheitszellen von MOSFETs eingebaut sind.
  • Eine weitere herkömmliche Halbleitervorrichtung mit einer Schottky-Diode oder einer p-n-Diode ist beispielsweise aus der DE 103 93 777 T5 bekannt.
  • Die US 2011/024802 A1 betrifft eine weitere herkömmliche Halbleitervorrichtung mit einem Leistungstransistor und einer Schottky-Sperrschichtdiode (SBD).
  • Stand der Technik
  • Patentdokument
  • Patentdokument 1: Japanische Patenanmeldungs-Offenlegungsschrift JP 2003 017 701 A
  • Zusammenfassung der Erfindung
  • Mit der Erfindung zu lösende Probleme
  • Eine p-n-Diode ist in eine Halbleitervorrichtung, wie z. B. einen MOSFET eingebaut. Wenn die p-n-Diode arbeitet, während eine Spannung in Vorwärtsrichtung an die p-n-Diode angelegt ist, werden folglich Minoritäts-Ladungsträger in eine Driftschicht implantiert bzw. eingeführt.
  • Dann rekombinieren die Minoritäts-Ladungsträger, die implantiert worden sind, mit Majoritäts-Ladungsträgern in der Driftschicht, so dass Energie (Rekombinationsenergie) erzeugt wird. Es ist bekannt, dass die Energie eine periodische Struktur stört, die von einem Halbleiter abhängt, was Kristalldefekte verursacht. Insbesondere Siliciumcarbid hat eine große Rekombinationsenergie infolge seines großen Bandabstandes, und es hat verschiedenartige stabile Kristallstrukturen, so dass die Kristallstrukturen leicht verändert werden. Daher verursacht der Betrieb der p-n-Diode das Auftreten von Kristalldefekten.
  • Die gestörte Kristallstruktur hat elektrisch gesehen einen hohen Widerstand, so dass dieses Phänomen, das insbesondere in einem aktiven Bereich (nämlich in einem Bereich, der Einheitszellen inklusive einem Kanal hat) des MOSFETs auftritt, den Einschaltzustands-Widerstand erhöht, nämlich einen Elementwiderstand gegen einen Vorwärtsstrom zwischen Source und Drain, und die Leitungsverluste erhöht, wenn Strom mit der gleichen Dichte hindurchgeleitet wird.
  • Die Leitungsverluste sind eine Art der vorherrschenden Verluste in dem MOSFET, so dass das Auftreten der Kristalldefekte in dem MOSFET, die von dem Betrieb der p-n-Diode in dem aktiven Bereich verursacht werden, die Wärmeerzeugung des MOSFETs erhöht und einen langfristig stabilen Betrieb erschwert.
  • Für den MOSFET mit der eingebauten Schottky-Sperrschichtdiode ist das Diffusionspotential der Schottky-Sperrschichtdiode niedriger konzipiert als das Diffusionspotential eines p-n-Übergangs. Folglich fließt ein unipolarer Strom durch die eingebaute Schottky-Sperrschichtdiode während eines Rückflussbetriebs, bis die p-n-Diode im aktiven Bereich arbeitet. Folglich wird das Durchleiten eines festen Werts des Rückflussstroms gestattet, während die p-n-Diode nicht arbeitet, und der Anstieg des Einschaltzustands-Widerstands kann vermieden werden.
  • In einem Anschluss-Layout, das in Patentdokument 1 beschrieben ist, verursacht jedoch der zunehmende Rückflussstrom, der durch den MOSFET fließt, bei einer niedrigen Spannung zwischen Source und Drain einen Betrieb der p-n-Diode in einer Einheitszelle, die in einem Bereich nahe dem Abschluss angeordnet ist, und zwar vor einem Betrieb der p-n-Diode in einer Einheitszelle, die in der Mitte des aktiven Bereichs unter einer Einheitszellengruppe in dem MOSFET angeordnet ist.
  • Wenn eine Halbleitervorrichtung über eine lange Zeit unter Betriebsbedingungen verwendet wird, in welchen eine solche Spannung überschritten wird, dann nimmt der Einschaltzustands-Widerstand in den Einheitszellen im peripheren Bereich und in den Einheitszellen im zentralen Bereich in der angegebenen Reihenfolge zu, so dass der Einschaltzustands-Widerstand in dem gesamten Chip ebenfalls zunimmt.
  • Um den Anstieg des Einschaltzustands-Widerstands in dem gesamten Chip auf einen zulässigen Wert oder niedriger zu beschränken, muss der Rückflussstrom, der durch das gesamte Element fließt, so begrenzt werden, um den Strom zu begrenzen, der durch die p-n-Diode in der Einheitszelle fließt, die in dem Bereich nahe dem Abschluss angeordnet ist. Dies zeigt, dass der Chip, der benötigt wird, um einen gewünschten Strom durchzuleiten, in der Größe vergrößert werden muss, und dass die Kosten des Chips folglich zunehmen.
  • Die vorliegende Erfindung wurde in Anbetracht der oben erwähnten Probleme konzipiert. Es ist daher Aufgabe der Erfindung, den Wert des Stroms zu erhöhen, der durch den gesamten Chip fließt, bis eine p-n-Diode in einer Einheitszelle nahe einem Abschluss arbeitet, und um die Größe des Chips und die Kosten des Chips zu verringern, die mit der verringerten Größe zusammenhängen.
  • Wege zum Lösen des Problems
  • Die der vorliegenden Erfindung zugrundeliegende Aufgabe wird durch Halbleitervorrichtungen gemäß den Patentansprüchen 1 und 7 gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen Halbleitervorrichtungen sind in den abhängigen Ansprüchen 2 bis 6 und 8 bis 12 angegeben.
  • Insbesondere weist eine Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung Folgendes auf: eine Driftschicht von einem ersten Leitfähigkeitstyp, die auf einem Halbleitersubstrat vom ersten Leitfähigkeitstyp ausgebildet ist; eine Mehrzahl von ersten Wannenbereichen von einem zweiten Leitfähigkeitstyp, die sich in einem Abstand in einer Flächenschicht der Driftschicht befinden; einen zweiten Wannenbereich vom zweiten Leitfähigkeitstyp, der in der Draufsicht auf beiden Seiten der Gesamtheit der Mehrzahl von ersten Wannenbereichen in der Flächenschicht der Driftschicht ausgebildet ist, wobei der zweite Wannenbereich einen Formationsbereich hat, der größer ist als derjenige der ersten Wannenbereiche; einen ersten Trennungsbereich vom ersten Leitfähigkeitstyp, der so ausgebildet ist, dass er jeden der ersten Wannenbereiche ausgehend von einer Flächen-schicht von jedem der ersten Wannenbereiche in einer Tiefenrichtung durchdringt; einen Source-Bereich vom ersten Leitfähigkeitstyp, der in der Draufsicht auf beiden Seiten des ersten Trennungsbereichs in der Flächenschicht eines jeden der ersten Wannenbereiche ausgebildet ist; eine erste Schottky-Elektrode, die sich auf dem ersten Trennungsbereich befindet; eine erste ohmsche Elektrode, die sich über jedem der ersten Wannenbereiche befindet und sich auf dem Source-Bereich befindet, während sie mit jedem der ersten Wannenbereiche und des Source-Bereichs in Kontakt steht; einen zweiten Trennungsbereich vom ersten Leitfähigkeitstyp, der ein Bereich zum Trennen der ersten Wannenbereiche voneinander ist, eine zweite ohmsche Elektrode, die sich über dem zweiten Wannenbereich befindet; einen dritten Trennungsbereich vom ersten Leitfähigkeitstyp, der näher an den ersten Wannenbereichen als die zweite ohmsche Elektrode in dem zweiten Wannenbereich angeordnet ist und der so ausgebildet ist, dass er den zweiten Wannenbereich, ausgehend von einer Flächenschicht des zweiten Wannenbereichs in der Tiefenrichtung durchdringt; eine zweite Schottky-Elektrode, die sich auf dem dritten Trennungsbereich befindet; eine Gate-Elektrode, die sich durch eine erste Isolierschicht über einem Teil der ersten und zweiten Wannenbereiche befindet, mit Ausnahme von Positionen, an welchen sich die erste und zweite Schottky-Elektrode und die erste und zweite ohmsche Elektrode befinden; eine zweite Isolierschicht, die so ausgebildet ist, dass sie die Gate-Elektrode bedeckt; und eine Source-Elektrode, die so angeordnet ist, dass sie die erste und zweite Schottky-Elektrode, die erste und zweite ohmsche Elektrode und die zweite Isolierschicht überdeckt.
  • Ferner weist eine Halbleitervorrichtung gemäß einem weiteren Aspekt der vorliegenden Erfindung Folgendes auf: eine Driftschicht von einem ersten Leitfähigkeitstyp, die auf einem Halbleitersubstrat vom ersten Leitfähigkeitstyp ausgebildet ist; eine Mehrzahl von ersten Wannenbereichen von einem zweiten Leitfähigkeitstyp, die sich in einem Abstand in einer Flächenschicht der Driftschicht befinden; einen zweiten Wannenbereich vom zweiten Leitfähigkeitstyp, der in der Draufsicht auf beiden Seiten der Gesamtheit der Mehrzahl von ersten Wannenbereichen in der Flächenschicht der Driftschicht ausgebildet ist, wobei der zweite Wannenbereich einen Formationsbereich hat, der größer ist als derjenige der ersten Wannenbereiche; einen Sensorbereich, der mindestens einen ersten Wannenbereich der Mehrzahl von ersten Wannenbereichen besitzt und von einem weiteren ersten Wannenbereich der ersten Wannenbereiche mittels des zweiten Wannenbereichs getrennt ist, der in der Draufsicht auf beiden Seiten des Sensorbereichs ausgebildet ist; einen ersten Trennungsbereich vom ersten Leitfähigkeitstyp, der so ausgebildet ist, dass er jeden der ersten Wannenbereiche zumindest in dem Sensorbereich, ausgehend von einer Flächenschicht von jedem der ersten Wannenbereiche in einer Tiefenrichtung durchdringt; einen Source-Bereich vom ersten Leitfähigkeitstyp, der in der Draufsicht auf beiden Seiten des ersten Trennungsbereichs in der Flächenschicht eines jeden der ersten Wannenbereiche zumindest in dem Sensorbereich ausgebildet ist; eine erste Schottky-Elektrode, die sich auf dem ersten Trennungsbereich befindet; eine erste ohmsche Elektrode, die sich über jedem der ersten Wannenbereiche befindet und sich auf dem Source-Bereich zumindest in dem Sensorbereich befindet; einen zweiten Trennungsbereich vom ersten Leitfähigkeitstyp, der ein Bereich zum Trennen der ersten Wannenbereiche voneinander ist, eine zweite ohmsche Elektrode, die sich über dem zweiten Wannenbereich befindet; einen dritten Trennungsbereich vom ersten Leitfähigkeitstyp, der näher an dem Sensorbereich als die zweite ohmsche Elektrode in dem zweiten Wannenbereich angeordnet ist und der so ausgebildet ist, dass er den zweiten Wannenbereich ausgehend von einer Flächenschicht des zweiten Wannenbereichs in der Tiefenrichtung durchdringt; eine zweite Schottky-Elektrode, die sich auf dem dritten Trennungsbereich befindet; eine Gate-Elektrode, die sich durch eine erste Isolierschicht über einem Teil der ersten und zweiten Wannenbereiche befindet, mit Ausnahme von Positionen, an welchen sich die erste und zweite Schottky-Elektrode und die erste und zweite ohmsche Elektrode befinden; eine zweite Isolierschicht, die so ausgebildet ist, dass sie die Gate-Elektrode bedeckt; und eine Sensorelektrode, die so angeordnet ist, dass sie die erste Schottky-Elektrode und die erste ohmsche Elektrode überdeckt.
  • Wirkungen der Erfindung
  • Gemäß den Aspekten der vorliegenden Erfindung, sind der dritte Trennungsbereich vom ersten Leitfähigkeitstyp, der so ausgebildet ist, dass er den zweiten Wannenbereich, ausgehend von der Flächenschicht des zweiten Wannenbereichs in der Tiefenrichtung durchdringt, und die zweite Schottky-Elektrode vorgesehen, die sich auf dem dritten Trennungsbereich befindet, um dadurch einen Spannungsabfall in der Driftschicht um die zweite Schottky-Elektrode herum in einem Rückflusszustand zu bewirken.
  • Dies baut die Spannung ab, die an der p-n-Diode in den ersten Wannenbereichen anliegt, die sich in dem aktiven Bereich befinden. Folglich kann ein Betrieb der p-n-Diode unterbunden werden, und man kann einen größeren Stromwert in der Schottky-Sperrschichtdiode zurückfließen lassen. Im Ergebnis fließt ein größerer Wert des Rückflussstroms als der unipolare Strom durch den gesamten Chip, was eine verringerte Größe des Chips ermöglicht.
  • Diese Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Technologie werden noch besser ersichtlich aus der nachfolgenden ausführlichen Beschreibung der vorliegenden Technologie, wenn sie zusammen mit den beigefügten Zeichnungen betrachtet wird.
  • Figurenliste
    • 1 ist eine schematische Querschnittsansicht einer Einheitszelle eines MOSFETs mit einer eingebauten Schottky-Sperrschichtdiode gemäß einer Ausführungsform.
    • 2 ist eine schematische Draufsicht der Einheitszelle des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode gemäß der Ausführungsform.
    • 3 ist eine schematische Draufsicht der Einheitszelle des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode gemäß der Ausführungsform.
    • 4 ist eine schematische Draufsicht, die die gesamte Halbleitervorrichtung gemäß der Ausführungsform zeigt.
    • 5 zeigt eine schematische Querschnittsansicht und eine schematische Draufsicht der Halbleitervorrichtung gemäß der Ausführungsform, sowie eine schematische Querschnittsansicht ohne die Verwendung der vorliegenden Erfindung.
    • 6 zeigt eine schematische Querschnittsansicht und eine schematische Draufsicht der Halbleitervorrichtung gemäß der Ausführungsform, sowie eine schematische Querschnittsansicht ohne die Verwendung der vorliegenden Erfindung.
    • 7 ist ein Diagramm, das mittels einer Vorrichtungssimulation berechnete Ergebnisse von Stromkennlinien und Spannungskennlinien in einem Rückflusszustand in der Einheitszelle des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode zeigt.
    • 8 ist eine schematische Querschnittsansicht einer Einheitszelle eines MOSFETs ohne eine eingebaute Schottky-Sperrschichtdiode.
    • 9 ist ein Diagramm, das Ergebnisse einer Simulation zeigt, die die Wirkungen der Ausführungsform überprüft.
    • 10 ist ein Diagramm, das Ergebnisse einer Simulation zeigt, die die Wirkungen der Ausführungsform überprüft.
    • 11 zeigt ein Diagramm, das Äquipotentiallinien angibt, wenn eine Spannung zwischen der Source und dem Drain in dem MOSFET anliegt.
    • 12 zeigt ein Diagramm, das mittels einer Vorrichtungssimulation berechnete Ergebnisse von Stromkennlinien und Spannungskennlinien in einem Rückflusszustand in der Einheitszelle des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode darstellt.
    • 13 ist eine schematische Draufsicht einer Halbleitervorrichtung gemäß der Ausführungsform.
    • 14 ist eine schematische Draufsicht der Halbleitervorrichtung gemäß der Ausführungsform.
    • 15 ist eine schematische Draufsicht der Halbleitervorrichtung gemäß der Ausführungsform.
    • 16 ist eine schematische Draufsicht der Halbleitervorrichtung gemäß der Ausführungsform.
    • 17 ist eine schematische Draufsicht der Halbleitervorrichtung gemäß der Ausführungsform.
    • 18 zeigt eine schematische Querschnittsansicht sowie eine Draufsicht der Halbleitervorrichtung gemäß der Ausführungsform.
    • 19 zeigt eine schematische Querschnittsansicht sowie eine Draufsicht der Halbleitervorrichtung gemäß der Ausführungsform.
    • 20 ist eine schematische Draufsicht, die die gesamte Halbleitervorrichtung mit einem eingebauten Stromsensor gemäß der Ausführungsform zeigt.
    • 21 ist eine schematische Querschnittsansicht der Halbleitervorrichtung gemäß der Ausführungsform.
    • 22 ist eine schematische Querschnittsansicht der Halbleitervorrichtung ohne Verwendung der vorliegenden Erfindung.
    • 23 ist eine schematische Querschnittsansicht der Halbleitervorrichtung gemäß der Ausführungsform.
    • 24 ist eine schematische Querschnittsansicht der Einheitszelle des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode gemäß der Ausführungsform.
  • Beschreibung der Ausführungsformen
  • Nachfolgend werden Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Außerdem sind die Diagramme schematisch gezeigt, und eine Relation zwischen der Größe und der Position eines Bildes, die in jedem der verschiedenen Diagramme gezeigt ist, ist nicht notwendigerweise genau und kann angemessen modifiziert werden. In der folgenden Beschreibung haben die gleichen Komponenten die gleichen Bezugszeichen. Deren Bezeichnungen und Funktionen sind ebenfalls die gleichen. Demzufolge wird deren erneute detaillierte Beschreibung in einigen Fällen weggelassen.
  • Falls Begriffe, die sich auf spezifische Positionen und Richtungen beziehen, wie z. B. „aufwärts“, „abwärts“, „Seite“, „Unterseite“, „Vorderseite“ und „Rückseite“ in der nachfolgenden Beschreibung verwendet werden, werden die Begriffe aus Gründen der Einfachheit verwendet, um das Verständnis der Ausführungsform zu vereinfachen, und sie stehen nicht mit den tatsächlichen Richtungen in der Ausführungsform in Relation.
  • In den nachstehenden Ausführungsformen wird eine Siliciumcarbid-Halbleitervorrichtung (SiC) als ein Beispiel für Halbleitervorrichtungen verwendet, und insbesondere wird ein n-Kanal-Siliciumcarbid-MOSFET, bei welchem der erste Leitfähigkeitstyp ein n-Typ ist und der zweite Leitfähigkeitstyp ein p-Typ ist, als ein Beispiel beschrieben.
  • Erste Ausführungsform
  • Konfiguration
  • Zunächst wird die Konfiguration einer Halbleitervorrichtung gemäß einer ersten Ausführungsform beschrieben. 1 ist eine schematische Querschnittsansicht einer Einheitszelle eines MOSFETs mit einer eingebauten Schottky-Sperrschichtdiode, die in einem aktiven Bereich angeordnet ist. 2 ist ein Diagramm der Einheitszelle des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode bei Betrachtung von oben. 2 zeigt nur einen Bereich (einen Halbleiterbereich), in welchem eine Halbleiterschicht ausgebildet ist, ohne eine Elektrode, eine Isolierschicht und dergleichen, wie in 1, zu zeigen.
  • Wie in 1 gezeigt, besitzt die Halbleitervorrichtung eine Driftschicht 20 von Siliciumcarbid vom n-Typ (vom ersten Leitfähigkeitstyp), die auf einer ersten Hauptfläche eines Substrats 10 ausgebildet ist, welches einen Polytyp von 4H aufweist und aus Siliciumcarbid vom n-Typ (vom ersten Leitfähigkeitstyp) mit niedrigem Widerstand gebildet ist.
  • In den 1 und 2 hat das Substrat 10 aus Siliciumcarbid die erste Hauptfläche in der Ebenenrichtung einer (0001)-Ebene, und die erste Hauptfläche ist um 4° in Richtung der c-Achse geneigt.
  • Die Driftschicht 20 ist eine Halbleiterschicht vom n-Typ (vom ersten Leitfähigkeitstyp) mit einer ersten Störstellenkonzentration. Eine Mehrzahl von Wannenbereichen 30 vom p-Typ (vom zweiten Leitfähigkeitstyp), die Aluminium (Al) enthalten, das eine Störstelle vom p-Typ (vom zweiten Leitfähigkeitstyp) ist, sind in einem Abstand in einer Flächenschicht der Driftschicht 20 ausgebildet. Die Störstellenkonzentration vom p-Typ (vom zweiten Leitfähigkeitstyp) in den Wannenbereichen 30 ist eine zweite Störstellenkonzentration.
  • Die Wannenbereiche 30, die in 1 gezeigt sind, sind an zwei Orten in einem Abstand in der Querschnittsansicht des Inneren der Einheitszelle ausgebildet. Der Bereich zum Trennen der Wannenbereiche 30 voneinander ist ein Bereich vom n-Typ (vom ersten Leitfähigkeitstyp), der als ein zweiter Trennungsbereich 21 bezeichnet wird. Der zweite Trennungsbereich 21 ist ein Bereich, der in dem Flächenschicht-Teil der Driftschicht 20 ausgebildet ist, und ein Bereich, der die gleiche Tiefe hat wie die Tiefe der Wannenbereiche 30, und zwar von der Fläche der Driftschicht 20 aus in der Tiefenrichtung.
  • Ein erster Trennungsbereich 22 vom ersten Leitfähigkeitstyp ist so ausgebildet, dass er jeden der Wannenbereiche 30 von einer Flächenschicht eines jeden der Wannenbereiche 30 aus in der Tiefenrichtung durchdringt. Der erste Trennungsbereich 22 ist ein Bereich, der sich direkt unterhalb einer Schottky-Elektrode 75 befindet, die unten beschrieben wird.
  • Ein Source-Bereich 40 vom n-Typ (vom ersten Leitfähigkeitstyp), der Stickstoff (N) enthält, das eine Störstelle vom n-Typ (vom ersten Leitfähigkeitstyp) ist, ist teilweise auf Seiten der Flächenschicht der Wannenbereiche 30 ausgebildet. Der Source-Bereich 40 ist schmaler als die Tiefe der Wannenbereiche 30 ausgebildet. Der Source-Bereich 40 ist bei Betrachtung in der Draufsicht auf beiden Seiten des ersten Trennungsbereichs 22 ausgebildet.
  • Ein erster Wannen-Kontaktbereich 35 vom p-Typ (vom zweiten Leitfähigkeitstyp), der Aluminium (Al) enthält, das die Störstelle vom p-Typ (vom zweiten Leitfähigkeitstyp) ist, ist vorzugsweise auf dem Wannenbereich 30 ausgebildet, und zwar sandwichartig zwischen den Source-Bereich 40 und den ersten Trennungsbereich 22 auf Seiten der Flächenschicht der Driftschicht 20 gefügt.
  • Eine Gate-Isolierschicht 50 aus Siliciumoxid ist über die Fläche des zweiten Trennungsbereichs 21, die Fläche des Wannenbereichs 30 und einen Teil der Fläche des Source-Bereichs 40 hinweg ausgebildet.
  • Ferner ist eine Gate-Elektrode 60 auf einer Fläche der Gate-Isolierschicht 50 so ausgebildet, dass sie mit dem zweiten Trennungsbereich 21, den Wannenbereichen 30 und einem Endbereich des Source-Bereichs 40 korrespondiert. Ein Bereich des Wannenbereichs 30, der sandwichartig zwischen den zweiten Trennungsbereich 21 und den Source-Bereich 40 gefügt ist, der mit der Gate-Elektrode 60 durch die Gate-Isolierschicht 50 hindurch korrespondiert, und der eine Inversionsschicht aufweist, die während der Einschalt-Betriebszustände ausgebildet ist, wird als Kanalbereich bezeichnet.
  • Eine Zwischenschicht-Isolierschicht 55 aus Siliciumoxid ist auf der Gate-Isolierschicht 50 so ausgebildet, dass sie die Gate-Elektrode 60 bedeckt. Eine ohmsche Elektrode 70 auf der Source-Seite zum Verringern des Kontaktwiderstands zu dem Siliciumcarbid ist auf einer Fläche des Source-Bereichs 40 ausgebildet, die nicht mit der Gate-Isolierschicht 50 bedeckt ist, und auf einem Teil einer Fläche des ersten Wannen-Kontaktbereichs 35 auf einer Seite ausgebildet, die in Kontakt mit dem Source-Bereich 40 ist. Die Wannenbereiche 30 können auf einfache Weise Elektronen an die ohmsche Elektrode 70 auf der Source-Seite abgeben und von dieser aufnehmen, und zwar durch den ersten Wannen-Kontaktbereich 35 mit einem niedrigen Widerstand.
  • Die Schottky-Elektrode 75 ist auf der Fläche des ersten Trennungsbereichs 22 ausgebildet und mit dem Siliciumcarbid des ersten Trennungsbereichs 22 schottkyverbunden. Die Schottky-Elektrode 75 weist vorzugsweise zumindest die Fläche des ersten Trennungsbereichs 22 auf, aber sie kann sie auch nicht beinhalten. Die Schottky-Elektrode 75 kann so angeordnet sein, dass die ohmsche Elektrode 70 bei Betrachtung in der Draufsicht auf beiden Seiten der Schottky-Elektrode 75 über die Wannenbereiche 30 hinweg ausgebildet ist. Die Schottky-Elektrode 75 kann weiter zu der Fläche der Zwischenschicht-Isolierschicht 55 verlaufen, wie in 24 dargestellt.
  • Eine Source-Elektrode 80 ist auf der ohmschen Elektrode 70 auf der Source-Seite, der Schottky-Elektrode 75 und der Zwischenschicht-Isolierschicht 55 ausgebildet. Die Source-Elektrode 80 schließt elektrisch die ohmsche Elektrode 70 auf der Source-Seite und die Schottky-Elektrode 75 kurz. Mit anderen Worten: Die ohmsche Elektrode 70 auf der Source-Seite ist elektrisch mit der Schottky-Elektrode 75 verbunden.
  • Eine Drain-Elektrode 85 ist auf einer zweiten Hauptfläche des Substrats 10 gegenüber von dessen erster Hauptfläche ausgebildet, nämlich auf der Rückflächenseite des Substrats 10 durch eine ohmsche Elektrode 71 auf der Rückseite. Obwohl nicht eigens dargestellt, ist die Gate-Elektrode 60 elektrisch mit einem Gate-Anschluss und einer Gate-Verdrahtung durch ein Gate-Kontaktloch hindurch kurzgeschlossen, das die Zwischenschicht-Isolierschicht 55 in einem Teil eines Bereichs ohne die Einheitszelle in der Halbleitervorrichtung durchdringt.
  • Der zweite Trennungsbereich 21 ist ein Pfad, durch welchen ein Einschaltzustands-Strom fließt, wenn der MOSFET eingeschaltet ist, und der erste Trennungsbereich 22 ist ein Bereich, durch welchen ein unipolarer Strom als ein Rückflussstrom der Schottky-Sperrschichtdiode fließt, was nachstehend detailliert beschrieben wird.
  • Die Einheitszelle kann ein Muster, wie z. B. ein in 3 gezeigtes Streifenmuster haben, das anders ist als das in 2 gezeigte Muster. 3 ist ein Diagramm der Einheitszelle des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode bei Betrachtung von oben.
  • 4 ist ein Diagramm der Halbleitervorrichtung bei Betrachtung von oben oder von Seiten der ersten Hauptfläche. In 4 ist die Draufsicht-Position des aktiven Bereichs mit unterbrochenen Linien angezeigt. Die Source-Elektrode 80 ist so ausgebildet, dass sie die Draufsicht-Position des aktiven Bereichs besitzt. Die Gate-Elektrode 82, die elektrisch von der Source-Elektrode 80 isoliert ist, ist auf der ersten Hauptfläche ausgebildet. Ein Bereich der gesamten Halbleitervorrichtung mit Ausnahme des aktiven Bereichs, in welchem die Einheitszellen periodisch angeordnet sind, wird in dieser Beschreibung als ein unwirksamer Bereich bezeichnet.
  • Die 5A ist ein Diagramm zum Beschreiben einer Struktur eines Teils, welcher an die Gate-Elektrode 82 angrenzt, und zwar eines Abschlusses des aktiven Bereichs, und ist eine schematische Querschnittsansicht, die der Position a-a' in 3 entspricht. Die 5B ist eine schematische Draufsicht des Bereichs gemäß 5A, und sie zeigt nur den Halbleiterbereich, ohne die Elektrode, die Isolierschicht und dergleichen zu zeigen.
  • Die 5C ist eine schematische Querschnittsansicht des gleichen Bereichs ohne die Verwendung der vorliegenden Erfindung.
  • Die 6A ist ein Diagramm zur Erläuterung der Struktur eines Bereichs, welcher an den Abschluss des Chips angrenzt, und zwar des Abschlusses des aktiven Bereichs, und ist eine schematische Querschnittsansicht, die der Position b-b' in 4 entspricht. Die 6B ist eine schematische Draufsicht des Bereichs gemäß 6A, und sie zeigt nur den Halbleiterbereich, ohne die Elektrode, die Isolierschicht und dergleichen zu zeigen. Die 6C ist eine schematische Querschnittsansicht des gleichen Bereichs ohne die Verwendung der vorliegenden Erfindung.
  • In 5 ist die Gate-Elektrode 82 auf der Zwischenschicht-Isolierschicht 55 ausgebildet und elektrisch mit der Gate-Elektrode 60 durch ein Gate-Kontaktloch 95 hindurch verbunden, das einen Teil der Zwischenschicht-Isolierschicht 55 durchdringt. Ein breiter Wannenbereich 31 ist um den aktiven Bereich herum ausgebildet, und der breite Wannenbereich 31 und der Wannenbereich 30 in der äußersten peripheren Einheitszelle nehmen den Bereich vom n-Typ, der die gleiche Breite wie derjenige des zweiten Trennungsbereichs 21 hat, sandwichartig auf, wobei der breite Wannenbereich 31 einen Formationsbereich hat, der größer ist als derjenige des Wannenbereichs 30.
  • Die Draufsicht-Position des breiten Wannenbereichs 31 besitzt die Draufsicht-Position der Gate-Elektrode 82. Der breite Wannenbereich 31 ist an einer Position nahe dem aktiven Bereich mit der Source-Elektrode 80 durch ein Wannen-Kontaktloch 91 hindurch verbunden, das einen Teil der Zwischenschicht-Isolierschicht 55 durchdringt, die sich auf einer Seite benachbart zu den Wannenbereichen 30 befindet. Der erste Wannen-Kontaktbereich 35 und die ohmsche Elektrode 70 (die zweite ohmsche Elektrode) sind in einem Flächenschicht-Bereich des breiten Wannenbereichs 31 ausgebildet, der das Wannen-Kontaktloch 91 kontaktiert.
  • Eine Feld-Isolierschicht 52 mit einer Dicke, die größer ist als diejenige der Gate-Isolierschicht 50, ist teilweise in einer Schicht oberhalb der Driftschicht 20 und unterhalb der Gate-Elektrode 60 ausgebildet und weiter entfernt von dem aktiven Bereich als die Draufsicht-Positionen des Wannen-Kontaktlochs 91 und eines Schottky-Sperrschichtdioden-Kontaktlochs 92 angeordnet.
  • In 6 ist der breite Wannenbereich 31 um den aktiven Bereich herum ausgebildet, und der breite Wannenbereich 31 und der Wannenbereich 30 in der äußersten peripheren Einheitszelle nehmen den Bereich vom n-Typ, der die gleiche Breite wie derjenige des zweiten Trennungsbereichs 21 hat, sandwichartig auf, wobei der breite Wannenbereich 31 einen Bereich hat, der größer ist als derjenige des Wannenbereichs 30. Ein Übergangs-Abschluss-Ausdehnungsbereich (JTE-Bereich) 37 vom p-Typ mit einer Störstellenkonzentration, die niedriger ist als diejenige des breiten Wannenbereichs 31, ist näher auf der peripheren Seite des Elements ausgebildet als der breite Wannenbereich 31. Der JTE-Bereich 37 ist mit dem breiten Wannenbereich 31 verbunden.
  • Der breite Wannenbereich 31 ist mit der Source-Elektrode 80 durch das Wannen-Kontaktloch 91 hindurch verbunden, das einen Teil der Zwischenschicht-Isolierschicht 55 durchdringt, die sich auf der Seite angrenzend an die Wannenbereiche 30 befindet. Der erste Wannen-Kontaktbereich 35 und die ohmsche Elektrode 70 sind in dem Flächenschicht-Bereich des breiten Wannenbereichs 31 ausgebildet, der das Wannen-Kontaktloch 91 kontaktiert.
  • In den beiden Positionen gemäß a-a' (siehe 4) und b-b' (siehe 4) sind nur unter Verwendung der vorliegenden Erfindung (5A, 5B, 6A und 6B) ein Teil der Zwischenschicht-Isolierschicht 55 und ein Teil der Gate-Isolierschicht 50 entfernt, um das Schottky-Sperrschichtdioden-Kontaktloch 92 zwischen dem Wannenbereich 30 in der äußersten peripheren Einheitszelle und das Wannen-Kontaktloch 91 zu bilden, und die Source-Elektrode 80 steht mit der Schottky-Elektrode 75 in Kontakt, die auf dem Siliciumcarbid abgeschieden ist, durch das Schottky-Sperrschichtdioden-Kontaktloch 92 hindurch.
  • Ein dritter Trennungsbereich 23, in welchem der breite Wannenbereich 31 nicht ausgebildet ist, befindet sich unterhalb der Schottky-Elektrode 75. Mit anderen Worten: Der dritte Trennungsbereich 23 ist von dem breiten Wannenbereich 31 umgeben, und er ist der Bereich vom n-Typ, dadurch, dass eine Implantation vom p-Typ zum Ausbilden des breiten Wannenbereichs 31 fehlt. Mit anderen Worten: Der dritte Trennungsbereich 23 ist so ausgebildet, dass er den breiten Wannenbereich 31 von der Flächenschicht des breiten Wannenbereichs 31 aus in der Tiefenrichtung durchdringt. Folglich ist die Schottky-Sperrschichtdiode, die von dem breiten Wannenbereich 31 umgeben ist, in dem unwirksamen Bereich ausgebildet.
  • Beide Schottky-Sperrschichtdioden, die in dem aktiven Bereich und dem unwirksamen Bereich ausgebildet sind, haben ein Diffusionspotential, das niedriger ist als das Diffusionspotential des p-n-Übergangs, der in Siliciumcarbid ausgebildet ist.
  • Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zum Herstellen des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode, welche die Halbleitervorrichtung ist, in dieser Ausführungsform beschrieben.
  • Zunächst wird die Driftschicht 20 aus Siliciumcarbid mit einer Dicke von 5 µm bis 200 µm epitaxial mit einer Störstellenkonzentration vom n-Typ von 1 × 1014 cm-3 bis 1 × 1017 cm-3 durch chemische Abscheidung aus der Gasphase (CVD) auf der Fläche des Substrats 10 aufgewachsen, das eine erste Hauptfläche in der Ebenenrichtung der (0001)-Ebene besitzt, den Polytyp von 4H hat und aus Silicium vom n-Typ gebildet ist, das einen niedrigen Widerstand hat.
  • Danach wird eine Implantationsmaske auf der Fläche der Driftschicht 20 mit einem Photoresist oder dergleichen ausgebildet, und Al, das eine Störstelle vom p-Typ ist, wird ionenimplantiert. Zu diesem Zeitpunkt ist die Tiefe der Ionenimplantation von Al ungefähr 0,5 µm bis 3 µm, was die Dicke der Driftschicht 20 nicht übersteigt. Die Störstellenkonzentration des ionenimplantierten Al ist in einem Bereich von 1 × 1017 cm-3 bis 1 × 1019 cm-3, und sie ist höher als die erste Störstellenkonzentration in der Driftschicht 20. Anschließend wird die Implantationsmaske entfernt. Die in diesem Schritt mit Al ionenimplantierte Bereiche sind die Wannenbereiche 30 und der breite Wannenbereich 31.
  • Danach wird eine Implantationsmaske auf der Fläche der Driftschicht 20 mit einem Photoresist oder dergleichen ausgebildet, und Al, das eine Störstelle vom p-Typ ist, wird ionenimplantiert. Zu diesem Zeitpunkt ist die Tiefe der Ionenimplantation von Al ungefähr 0,5 µm bis 3 µm, was die Dicke der Driftschicht 20 nicht übersteigt. Die Störstellenkonzentration des ionenimplantierten Al ist in einem Bereich von 1 × 1016 cm-3 bis 1 × 1018 cm-3, sie ist höher als die erste Störstellenkonzentration in der Driftschicht 20, und sie ist niedriger als die Konzentration von Al in den Wannenbereichen 30. Anschließend wird die Implantationsmaske entfernt. Der in diesem Schritt mit Al ionenimplantierte Bereich ist der JTE-Bereich 37.
  • Danach wird eine Implantationsmaske auf der Fläche der Driftschicht 20 mit dem Photoresist oder dergleichen ausgebildet, und N, das eine Störstelle vom n-Typ ist, wird ionenimplantiert. Die Tiefe der Ionenimplantation von N ist flacher als die Dicke der Wannenbereiche 30. Die Störstellenkonzentration des ionenimplantierten N ist in einem Bereich von 1 × 1018 cm-3 bis 1 × 1021 cm-3, und sie übersteigt die zweite Störstellenkonzentration vom p-Typ in den Wannenbereichen 30. Der Bereich vom n-Typ unter den in diesem Schritt mit N implantierten Bereichen ist der Source-Bereich 40.
  • Danach wird eine Implantationsmaske auf der Fläche der Driftschicht 20 mit dem Photoresist oder dergleichen ausgebildet, und Al, das eine Störstelle vom p-Typ ist, wird ionenimplantiert, und die Implantationsmaske wird entfernt. Der in diesem Schritt mit Al ionenimplantierte Bereich ist der erste Wannen-Kontaktbereich 35. Der erste Wannen-Kontaktbereich 35 wird dazu vorgesehen, einen ausreichenden elektrischen Kontakt zwischen den Wannenbereichen 30 und der ohmschen Elektrode 70 auf der Source-Seite zu erhalten, und die Störstellenkonzentration vom p-Typ in dem ersten Wannen-Kontaktbereich 35 wird vorzugsweise auf eine Konzentration eingestellt, die höher ist als die zweite Störstellenkonzentration vom p-Typ in den Wannenbereichen 30. Für die Ionenimplan-tation der Störstellen vom p-Typ in diesem Schritt wird das Substrat 10 oder die Driftschicht 20 vorzugsweise auf 150 °C oder höher für die Ionenimplantation erwärmt, um den Widerstand in dem ersten Wannen-Kontaktbereich 35 zu verringern.
  • Danach führt eine Wärme-Behandlungseinrichtung ein Tempern für 30 Sekunden bis zu einer Stunde in einer Atmosphäre mit einem Inertgas, wie z. B. Argongas (Ar) durch (bei 1300 °C bis 1900 °C). Das Tempern aktiviert N und Al elektrisch, die ionenimplantiert worden sind.
  • Dann wird die Feld-Isolierschicht 52, die eine Dicke von ungefähr 0,5 µm bis 2 µm hat und aus einer Siliciumdioxidschicht gebildet ist, mittels des CVD-Verfahrens, der Photolitographie-Technik oder dergleichen ausgebildet, und zwar in einem Bereich mit Ausnahme der Position, die nahezu dem oben erwähnten aktiven Bereich entspricht. Zu dieser Zeit kann die Feld-Isolierschicht 52 an der Position, die nahezu dem Zellenbereich entspricht, mittels der Photolitographie-Technik oder mittels Ätzens entfernt werden, nachdem sie beispielsweise auf der gesamten Fläche ausgebildet worden ist.
  • Dann wird eine Fläche von Siliciumcarbid, die nicht mit der Feld-Isolierschicht 52 bedeckt ist, thermisch oxidiert, um Siliciumoxid zu bilden, das die Gate-Isolierschicht 50 ist, die eine gewünschte Dicke hat. Danach wird eine polykristalline Siliciumschicht mit Leitfähigkeit auf der Gate-Isolierschicht 50 mittels eines Niederdruck-CVD-Verfahrens ausgebildet und mit einem Muster versehen, so dass sie die Gate-Elektrode 60 bildet. Dann wird die Zwischenschicht-Isolierschicht 55 mit dem Niederdruck-CVD-Verfahren gebildet. Anschließend wird ein Kontaktloch, das die Zwischenschicht-Isolierschicht 55 und die Gate-Isolierschicht 50 durchdringt und den ersten Wannen-Kontaktbereich 35 und den Source-Bereich 40 in der Einheitszelle erreicht, gleichzeitig mit dem Wannen-Kontaktloch 91 ausgebildet.
  • Nachdem eine Metallschicht, die Ni als Hauptkomponente enthält, mittels Sputtern oder dergleichen ausgebildet worden ist, wird anschließend eine Wärmebehandlung bei Temperaturen von 600 °C bis 1100 °C durchgeführt, um zu veranlassen, dass eine Reaktion zwischen der Ni als Hauptkomponente enthaltenden Metallschicht und der Siliciumcarbid-Schicht in dem Kontaktloch auftritt, um dadurch ein Silicid zwischen der Siliciumcarbid-Schicht und der Metallschicht zu bilden.
  • Dann wird die Metallschicht, die auf der Zwischenschicht-Isolierschicht 55 mit Ausnahme des mittels der Reaktion gebildeten Silicids durch Nassätzen mit irgendeiner von Schwefelsäure, Salpetersäure, Salzsäure oder einer gemischten Lösung von allen von Schwefelsäure, Salpetersäure und Salzsäure und wässrigem Wasserstoffperoxid entfernt. Dies bildet die ohmsche Elektrode 70 auf der Source-Seite.
  • Danach wird Metall, das Ni als Hauptkomponente enthält, auf der Rückfläche (der zweiten Hauptfläche) des Substrats 10 ausgebildet und wärmebehandelt, um dadurch die ohmsche Elektrode 71 auf der Rückseite auf der Rückseite des Substrats 10 zu bilden.
  • Anschließend werden die Zwischenschicht-Isolierschicht 55 auf dem ersten Trennungsbereich 22 und die Zwischenschicht-Isolierschicht 55 und die Gate-Isolierschicht 50 an den Positionen des Schottky-Sperrschichtdioden-Kontaktlochs 92 und des Gate-Kontaktlochs 95 entfernt, indem sie mit einem Photoresist mit einem Muster versehen werden oder dergleichen. Das Nassätzen, das die Fläche des Siliciumcarbids nicht beschädigt, das als eine Grenzfläche der Schottky-Sperrschichtdiode fungiert, ist eine bevorzugte Art des Entfernens.
  • Dann wird die Schottky-Elektrode 75 mittels Sputtern oder dergleichen abgeschieden. Ti, Mo, Ni oder dergleichen werden bevorzugt als Schottky-Elektrode 75 abgeschieden.
  • Danach wird ein Verdrahtungsmetall von Al oder dergleichen durch Sputtern oder Abscheidung aus der Gasphase ausgebildet, und zwar auf der Fläche des Substrats 10, die bisher bearbeitet worden ist, und es wird mittels der Photolitographie-Technik in eine vorbestimmte Form gebracht, um die Source-Elektrode 80 zu bilden, die die ohmsche Elektrode 70 auf der Source-Source-Seite und die Schottky-Elektrode 75 zu bilden, und um die Gate-Elektrode 82 zu bilden, die mit der Gate-Elektrode 60 in Kontakt steht.
  • Ferner wird die Drain-Elektrode 85, die die Metallschicht darstellt, auf der Fläche der ohmschen Elektrode 71 auf der Rückseite ausgebildet, die auf der Rückseite des Substrats 10 ausgebildet ist, und die Halbleitervorrichtung, die in 1 bis 6 gezeigt ist, ist vollständig.
  • Betrieb
  • Nachfolgend wird der Betrieb des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode, die die Halbleitervorrichtung ist, in dieser Ausführungsform auf einfache Weise in drei Zuständen beschrieben.
  • Der erste Zustand wird nachfolgend als ein „Einschaltzustand“ bezeichnet, wobei eine Hochspannung an die Drain-Elektrode 85 in Bezug auf die Source-Elektrode 80 angelegt wird, und wobei eine positive Spannung größer als oder gleich groß wie ein Schwellenwert an die Gate-Elektrode 82 angelegt wird.
  • Im Einschaltzustand wird ein Inversionskanal in dem Kanalbereich ausgebildet, und ein Pfad, durch welchen Elektronen fließen, die als Ladungsträger dienen, wird zwischen dem Source-Bereich 40 vom n-Typ und dem zweiten Trennungsbereich 21 vom n-Typ ausgebildet. Andererseits wird ein elektrisches Feld (eine Rückwärts-Vorspannung) in einer Richtung, in welcher der Strom kaum durch den Schottky-Übergang fließt, nämlich in einer Rückwärtsrichtung, an die eingebaute Schottky-Sperrschichtdiode angelegt, so dass kein Strom fließt.
  • Die Elektronen, die von der Source-Elektrode 80 zu der Drain-Elektrode 85 fließen, erreichen die Drain-Elektrode 85 von der Source-Elektrode 80 aus durch die ohmsche Elektrode 70, die Source-Elektrode 40, den Kanalbereich, den zweiten Trennungsbereich 21, die Driftschicht 20 und dann das Substrat 10, und zwar gemäß dem elektrischen Feld, das von der positiven Spannung gebildet wird, die an der Drain-Elektrode 85 anliegt.
  • Daher wird die positive Spannung an die Gate-Elektrode 60 angelegt, was einen Einschaltzustands-Strom dazu veranlasst, von der Drain-Elektrode 85 zur Source-Elektrode 80 zu fließen. Zu diesem Zeitpunkt wird die Spannung, die zwischen der Source-Elektrode 80 und der Drain-Elektrode 85 anliegt, als eine Einschaltzustands-Spannung bezeichnet, und ein Wert, bei welchem die Einschaltzustands-Spannung durch die Dichte des Einschaltzustands-Stroms geteilt wird, wird als ein Einschaltzustands-Widerstand bezeichnet.
  • Der Einschaltzustands-Widerstand ist gleich der Gesamtheit eines Widerstands in dem Pfad, durch welchen die Elektronen fließen. Das Produkt aus Einschaltzustands-Widerstand und dem Quadrat des Einschaltzustands-Stroms ist gleich groß wie die Leitungsverluste, die verbraucht werden, wenn der MOSFET mit Energie beaufschlagt wird, so dass der Einschaltzustands-Widerstand vorzugsweise niedrig ist. Der Einschaltzustands-Strom fließt nur durch den aktiven Bereich inklusive dem Kanal, und er fließt nicht durch den unwirksamen Bereich.
  • Der zweite Zustand wird nachfolgend als ein „Ausschaltzustand“ bezeichnet, wobei eine Hochspannung an die Drain-Elektrode 85 in Bezug auf die Source-Elektrode 80 angelegt wird, und wobei eine Spannung kleiner als oder gleich groß wie der Schwellenwert an die Gate-Elektrode 60 angelegt wird.
  • Im Ausschaltzustand wird der Inversionskanal nicht in dem Kanalbereich ausgebildet, so dass der Einschaltzustands-Strom nicht fließt, und die Hochspannung im Einschaltzustand liegt zwischen der Source-Elektrode 80 und der Drain-Elektrode 85 des MOSFETs an. Zu diesem Zeitpunkt ist die Spannung der Gate-Elektroden 82 nahezu gleich der Spannung der Source-Elektrode 80, so dass die Hochspannung auch zwischen der Gate-Elektrode 82 und der Drain-Elektrode 85 anliegt.
  • Im aktiven Bereich liegt die Rückwärts-Vorspannung an einem p-n-Übergang an, der zwischen dem Wannenbereich 30 und der Driftschicht 20 ausgebildet ist, und eine dicke Verarmungsschicht breitet sich zu der Driftschicht 20 aus, deren Konzentration relativ niedrig ist, so dass das Anlegen der Spannung an die Gate-Isolierschicht 50 verhindert werden kann.
  • Die Gate-Isolierschicht 50 auf dem zweiten Trennungsbereich 21 besitzt keinen Bereich vom p-Typ direkt darunter, und sie unterliegt daher dem Anlegen einer elektrischen Feldstärke, die relativ höher ist als diejenige, die an die Gate-Isolierschicht 50 an den Wannenbereichen 30 angelegt wird, aber wenn in geeigneter Weise die Breite des zweiten Trennungsbereichs 21 begrenzt wird, kann eine Verarmungsschicht, die sich ausgehend von den Wannenbereichen 30 zu dem zweiten Trennungsbereich 21 ausbreitet, das an die Gate-Isolierschicht 50 angelegte elektrische Feld auf einen gewünschten Wert oder niedriger begrenzen.
  • Eine dünne Verarmungsschicht breitet sich nicht bloß in der Driftschicht 20 und dem zweiten Trennungsbereich 21 aus, sondern auch zu den Wannenbereichen 30 vom p-Typ, deren Konzentration relativ hoch ist, sodass Löcher, die durch die Verarmungsschicht erzeugt werden, die in den Wannenbereichen 30 ausgebildet wird, in die Source-Elektrode 80 entladen werden, und zwar durch den ersten Wannen-Kontaktbereich 35 hindurch in einem Prozess, in welchem in den Ausschaltzustand gewechselt wird. Mit anderen Worten: Der elektrische Kontakt zwischen den Wannenbereichen 30 und der Source-Elektrode 80 kann das Anlegen der hohen elektrischen Feldstärke an die Gate-Isolierschicht 50 an den Wannenbereichen 30 im Ausschaltzustand verhindern.
  • Der Bereich des unwirksamen Bereichs, in welchem die Gate-Elektrode 82 angeordnet ist, die in 5 gezeigt ist, weist Folgendes auf: Den breiten Wannenbereich 31, der in dem Bereich ausgebildet ist, der die meisten der Draufsicht-Positionen der Gate-Isolierschicht 50 und der Feld-Isolierschicht 52 besitzt, die sich im unwirksamen Bereich befinden; und das Wannen-Kontaktloch 91 zum Ermöglichen eines elektrischen Kontakts zwischen dem breiten Wannenbereich 31 und der Source-Elektrode 80 in einem Teil des Wannen-Kontaktlochs 91. Auf ähnliche Weise kann dies das Anlegen der hohen elektrischen Feldstärke an die Gate-Isolierschicht 50 und die Feld-Isolierschicht 52 verhindern, die sich im unwirksamen Bereich befindet.
  • In dem Abschlussbereich des Chips, der in 6 gezeigt ist, ist im unwirksamen Bereich ein Teil des breiten Wannenbereichs 31 und des JTE-Bereichs 37 zusätzlich zu der Driftschicht 20 verarmt, um dadurch die Konzentration von elektrischen Feldern abzubauen, die an dem Abschluss des Elements erzeugt werden, und um eine Abnahme der Stehspannung zu unterbinden. Zu diesem Zeitpunkt werden Löcher, die in der Verarmungsschicht des breiten Wannenbereichs 31 und des JTE-Bereichs 37 erzeugt werden, in die Source-Elektrode 80 durch das nächstliegende Wannen-Kontaktloch 91 hindurch entladen.
  • Andererseits wird ein elektrisches Feld in der gleichen Richtung wie das elektrische Feld im „Einschaltzustand“ an die eingebaute Schottky-Sperrschichtdiode angelegt, so dass idealerweise kein Strom fließt. Das angelegte elektrische Feld ist jedoch sehr viel höher als im „Einschaltzustand“, und folglich kann ein Leckstrom auftreten.
  • Der große Leckstrom vergrößert die Wärmeerzeugung des MOSFETs, und der MOSFET und ein Modul, das den MOSFET enthält, können thermisch zerstört werden. Folglich wird das elektrische Feld, das an den Schottky-Übergang angelegt wird, vorzugsweise unterbunden, um den Leckstrom zu verringern.
    Der dritte Zustand ist ein Zustand, in welchem ein Rückflussstrom von der Source-Elektrode 80 in Richtung der Drain-Elektrode 85 fließt, während eine niedrige Spannung an die Drain-Elektrode 85 in Bezug auf die Source-Elektrode 80 angelegt wird, d. h. während eine elektromotorische Gegenspannung an den MOSFET angelegt wird. Dieser Zustand wird nachfolgend als ein „Rückflusszustand“ bezeichnet.
  • Im Rückflusszustand wird ein elektrisches Feld (Vorwärts-Vorspannung) in der Vorwärtsrichtung an die eingebaute Schottky-Sperrschichtdiode angelegt, und ein unipolarer Strom, der aus einem Elektronenstrom gebildet ist, fließt von der Schottky-Elektrode 75 in Richtung der Siliciumcarbid-Schicht. Wenn die Spannung der Source-Elektrode 80 in Bezug auf die Drain-Elektrode 85 (die Spannung zwischen Source und Drain) niedrig ist, fließt der gesamte Rückflussstrom durch die eingebaute Schottky-Sperrschichtdiode, was keine Implantation von Minoritäts-Ladungsträgern in die Driftschicht 20 bewirkt. Folglich treten keine Kristalldefekte auf, was auch keinen Anstieg des Einschaltzustands-Widerstands verursacht.
  • Die Spannung zwischen Source und Drain nimmt jedoch weiter zu, und die p-n-Diode, die zwischen dem Wannenbereich 30 und der Driftschicht 20 in dem aktiven Bereich ausgebildet ist, arbeitet unter besonderen Bedingungen, was die Implantation der Minoritäts-Ladungsträger in die Driftschicht 20 im aktiven Bereich bewirkt. Im Ergebnis können die Kristalldefekte auftreten.
  • Die Erfinder haben herausgefunden, dass die Bedingungen, die bewirken, dass die p-n-Diode im aktiven Bereich arbeitet, von der Umgebung der Einheitszellen beeinflusst werden. Die Erfinder haben dies berücksichtigt und haben eine Technik konzipiert, um es zu erschweren, dass die p-n-Diode im aktiven Bereich arbeitet.
  • Vor weiteren näheren Erläuterungen wird aus Gründen der Einfachheit eine periodische Anordnung der Einheitszellen angenommen, die sich endlos fortsetzt. In diesem Fall kann eine Vorrichtungssimulation unter der Annahme durchgeführt werden, dass nur die Einheitszellen aus der Periodizität abgeschnitten sind und eine Einheitszelle das Spiegelbild einer anderen Einheitszelle ist, falls die Reflexion an einer Grenze zwischen einander benachbarten Einheitszellen erfolgt. Nachfolgend wird der MOSFET mit der eingebauten Schottky-Sperrschichtdiode, der die Einheitszellen nur in der periodischen Anordnung aufweist, als ein idealer MOSFET mit einer eingebauten Schottky-Sperrschichtdiode bezeichnet.
  • 7 ist ein Diagramm, das die mittels der Vorrichtungssimulation berechneten Ergebnisse von Stromkennlinien und Spannungskennlinien im Rückflusszustand in der Einheitszelle des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode und der Einheitszelle des MOSFETs ohne die eingebaute Schottky-Sperrschichtdiode zeigt.
  • Die vertikale Achse gibt einen Strom [A/cm2] an, der durch die Drain-Elektrode fließt, und die horizontale Achse gibt eine Spannung zwischen Source und Drain [V] an. 7 gibt die Kennlinien des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode mit dreieckigen Markierungen und die Kennlinien des MOSFETs ohne die eingebaute Schottky-Sperrschichtdiode mit runden Markierungen an. 8 zeigt eine Querschnittsansicht des MOSFETs ohne die eingebaute Schottky-Sperrschichtdiode, dessen Kennlinien zu Vergleichszwecken gezeigt sind.
  • Es ist aus 7 klar ersichtlich, dass der Strom abrupt zunimmt, wenn die Spannung zwischen Source und Drain ungefähr 7 V in dem MOSFET mit der eingebauten Schottky-Sperrschichtdiode überschreitet (dreieckige Markierungen). Es ist denkbar, dass die oben beschriebene p-n-Diode arbeitet und der unipolare Betrieb in den bipolaren Betrieb überführt wird, was eine Leitfähigkeits-Modulation in der Driftschicht verursacht.
  • Es verdient besonderer Erwähnung, dass die Spannung zwischen Source und Drain, die die p-n-Diode betreibt, in dem MOSFET mit der eingebauten Schottky-Sperrschichtdiode höher ist als in dem MOSFET ohne die eingebaute Schottky-Sperrschichtdiode. Dies kann wie folgt beschrieben werden. Bevor die nähere Beschreibung erfolgt, muss erwähnt werden, dass die Spannung, die an den p-n-Übergang angelegt wird, eine Potentialdifferenz zwischen dem Wannenbereich 30 und einer Kontaktfläche der Driftschicht 20 mit dem Wannenbereich 30 ist.
  • Zunächst gilt in dem MOSFET ohne die eingebaute Schottky-Sperrschichtdiode Folgendes: Wenn die Spannung zwischen Source und Drain kleiner als oder gleich groß ist wie das Diffusionspotential der p-n-Diode oder kleiner als oder gleich groß ist wie die Spannung, die die p-n-Diode betreibt, dann fließt kein Strom zwischen Source und Drain, so dass das Potential der Drain-Elektrode 85 gleich groß ist wie das Potential der Kontaktfläche der Driftschicht 20 mit dem Wannenbereich 30.
  • Mit anderen Worten: Die gesamte Spannung zwischen Source und Drain liegt an der p-n-Diode an. Wenn die Spannung zwischen Source und Drain, die allmählich erhöht worden ist, die Betriebsspannung der p-n-Diode überschreitet, dann beginnt daher die p-n-Diode zu arbeiten, d. h. die Minoritäts-Ladungsträger beginnen, in die Driftschicht 20 implantiert zu werden.
  • Bei dem MOSFET mit der eingebauten Schottky-Sperrschichtdiode gilt wiederum Folgendes: Wenn die Spannung zwischen Source und Drain höher ist als die Betriebsspannung der Schottky-Sperrschichtdiode und kleiner als oder gleich groß ist wie die Betriebsspannung der p-n-Diode, dann fließt der unipolare Strom zwischen Source und Drain durch die Schottky-Sperrschichtdiode, was einen Spannungsabfall in dem Leitungspfad gemäß dem Produkt aus dem spezifischen Widerstand und der Stromdichte zur Folge hat.
  • Mit anderen Worten: Der Spannungsabfall tritt auch in der Driftschicht 20 und im Substrat 10 auf. Um den Wert der Spannung, der gleich groß ist wie der Spannungsabfall, ist das Potential der Kontaktfläche der Driftschicht 20 mit dem Wannenbereich 30 kleiner als die Spannung zwischen Source und Drain. Als Ergebnis aus diesem Effekt hat der MOSFET mit der eingebauten Schottky-Sperrschichtdiode die Hochspannung zwischen Source und Drain, die die Schottky-Sperrschichtdiode betreibt, und ermöglicht das Durchleiten von einem größeren unipolaren Strom als dem Rückflussstrom, bis die p-n-Diode arbeitet.
  • Außerdem wird die Nähe des Abschlusses des aktiven Bereichs im MOSFET mit der eingebauten Schottky-Sperrschichtdiode berücksichtigt. Die Einheitszellen am Abschluss des aktiven Bereichs sind benachbart zu dem breiten Wannenbereich 31, wie oben beschrieben.
  • In den Strukturen ohne die Verwendung der vorliegenden Erfindung, wie in 5C und 6C gezeigt, kann kein unipolarer Strom durch den breiten Wannenbereich 31 fließen, so dass der Großteil der Spannung zwischen Source und Drain an der p-n-Diode anliegt, welche der Übergang zwischen dem breiten Wannenbereich 31 und der Driftschicht 20 ist.
  • Daher überschreitet die Spannung zwischen Source und Drain die Betriebsspannung der p-n-Diode, was zu der Implantation der Minoritäts-Ladungsträger aus dem breiten Wannenbereich 31 in die Driftschicht 20 hinein führt. Zu diesem Zeitpunkt rekombinieren die in die Driftschicht 20 diffundierten Löcher mit Elektronen an diesem Ort, was dazu führt, dass die Kristalldefekte in der Driftschicht im aktiven Bereich den Widerstand der Driftschicht 20 erhöhen.
  • Da jedoch der Pfad des Einschaltzustands-Stroms hauptsächlich im aktiven Bereich liegt, erhöhen die erweiterten Defekte, die in der Driftschicht 20 auftreten, die sich unmittelbar unterhalb des breiten Wannenbereichs 31 befindet, selten den Widerstand, wenn der Einschaltzustands-Strom durch den aktiven Bereich fließt, also den Einschaltzustands-Widerstand.
  • Das Problem hierbei ist der Fall, in welchem die Spannung zwischen Source und Drain, die an der p-n-Diode in den Einheitszellen nahe dem Abschluss des aktiven Bereichs anliegt und die kleiner ist als die Spannung, die an der p-n-Diode in den Einheitszellen des idealen MOSFETs mit der eingebauten Schottky-Sperrschichtdiode anliegt, die Betriebsspannung der p-n-Diode überschreitet, was eine Implantation von Minoritäts-Ladungsträgern aus den Wannenbereichen 30 in die Driftschicht 20 hinein verursacht. Zu diesem Zeitpunkt rekombinieren die in die Driftschicht 20 diffundierten Löcher mit Elektronen an diesem Ort, was dazu führt, dass die Kristalldefekte in der Driftschicht im aktiven Bereich den Einschaltzustands-Widerstand erhöhen.
  • Die Betriebsspannung der p-n-Diode in den Einheitszellen nahe dem Abschluss wird durch den nachstehenden Mechanismus verringert.
  • Der unipolare Strom von der Schottky-Sperrschichtdiode wird in der Driftschicht 20 diffundiert, die sich unmittelbar unterhalb des breiten Wannenbereichs 31 in den äußersten peripheren Einheitszellen befindet, und der Spannungsabfall in der Driftschicht 20, die sich unmittelbar unterhalb der Wannenbereiche 30 in den äußersten peripheren Einheitszellen befindet, ist kleiner als der Spannungsabfall in der Driftschicht 20 des idealen MOSFETs mit der eingebauten Schottky-Sperrschichtdiode. Im Ergebnis nimmt in den äußersten peripheren Einheitszellen die an die p-n-Diode angelegte Spannung zu, und der bipolare Betrieb beginnt bei der Spannung zwischen Source und Drain, die niedriger ist als diejenige in dem idealen MOSFET mit der eingebauten Schottky-Sperrschichtdiode.
  • Der unipolare Strom von der Schottky-Sperrschichtdiode kann in die Driftschicht 20 diffundieren, die sich unmittelbar unterhalb des breiten Wannenbereichs 31 befindet, und zwar nicht nur in den äußersten peripheren Zellen im aktiven Bereich, sondern auch in den Zellen nahe den äußersten peripheren Zellen insbesondere dann, wenn die Driftschicht 20 eine hohe Dicke hat. Im Ergebnis haben die äußersten peripheren Zellen die niedrigste Spannung zwischen Source und Drain, was dazu führt, dass jede der Einheitszellen mit dem bipolaren Betrieb beginnt, und die Zellen, die näher an der Innenseite sind, haben ähnlichere Eigenschaften mit den Eigenschaften des idealen MOSFETs mit der eingebauten Schottky-Sperrschichtdiode.
  • In einem Fall, in welchem die Ladungsträger in der Driftschicht 20 lange verbleiben, können auch die Minoritäts-Ladungsträger, wenn sie von dem breiten Wannenbereich 31 aus implantiert werden, in die Driftschicht 20 diffundieren, die sich unmittelbar unterhalb der Wannenbereiche 30 im angrenzenden aktiven Bereich befindet. Um die Ladungs-Neutralitätsbedingungen zu erfüllen, werden in diesem Fall die Elektronen als die Majoritäts-Ladungsträger, ausgehend von dem Substrat 10 implantiert, um die Elektronendichte zu erhöhen, was zu einer Abnahme des spezifischen Widerstands der Driftschicht 20 führt. Der verringerte spezifische Widerstand der Driftschicht 20 verringert den Spannungsabfall, der in der Driftschicht 20 auftritt, um die an den p-n-Übergang angelegte Spannung zu erhöhen.
  • Daher nimmt in den äußersten peripheren Einheitszellen die an die p-n-Diode angelegte Spannung zu, und der bipolare Betrieb beginnt bei einer noch niedrigeren Spannung zwischen Source und Drain. Ferner beginnt der bipolare Betrieb in den äußersten peripheren Einheitszellen, die Diffusion der Minoritäts-Ladungsträger auch in den Einheitszellen zu veranlassen, die sich näher an der Innenseite befinden. Auf diese Weise bewirkt der bipolare Betrieb der p-n-Diode in dem breiten Wannenbereich 31 den bipolaren Betrieb in jeder der Einheitszellen, ausgehend von der Einheitszelle bis zu dem breiten Wannenbereich 31 der Einheitszelle, die sich näher an der Innenseite des aktiven Bereichs befindet.
  • Die Wirkung geht bei Ausbreitung zu den Einheitszellen, die sich näher an der Innenseite befinden, allmählich zurück. Folglich haben die äußersten peripheren Zellen die niedrigste Spannung zwischen Source und Drain, um jede Zelle zu veranlassen, den bipolaren Betrieb zu beginnen, und die Zellen, die näher an der Innenseite sind, haben ähnlichere Eigenschaften mit den oben beschriebenen Eigenschaften in dem Fall, in welchem sich die periodische Anordnung der Einheitszellen unendlich fortsetzt.
  • Wie oben beschrieben, gilt Folgendes: Zum Anlegen der Spannung zwischen Source und Drain, die die Betriebsspannung der p-n-Diode im Wannenbereich 30 in den äußersten peripheren Zellen im aktiven Bereich überschreitet, kann der bipolare Betrieb bewirken, dass die Kristalldefekte in einigen der Einheitszellen nahe den äußersten peripheren Zellen im aktiven Bereich den Einschaltzustands-Widerstand im gesamten Chip erhöhen.
  • Der größere Wert des Rückflussstroms, der durch den gesamten Chip bei der hohen Treiberspannung zwischen Source und Drain fließt, erweitert den Bereich, in welchem der bipolare Betrieb auftritt. Die Dichte des Rückflussstroms muss daher auf einen festen Wert oder weniger eingestellt werden, um den Bereich, wo die Kristalldefekte auftreten können, auf einen festen Wert oder kleiner einzustellen. Auf diese Weise nimmt jedoch die Fläche des Chips zu, was zu einem Anstieg der Kosten des Chips führt.
  • Mit anderen Worten: Die Abnahme der Betriebsspannung der p-n-Diode in den Einheitszellen im aktiven Bereich kann unterbunden werden, indem der Betrieb der p-n-Diode in den Wannenbereichen 30 in den äußersten peripheren Zellen unterbunden wird. Um dies zu erreichen, ist es denkbar wirksam, die Potentialdifferenz zwischen dem Wannenbereich 30 und der Kontaktfläche der Driftschicht 20 mit dem Wannenbereich 30 zu verringern, indem auf ausreichende Weise der unipolare Strom von der Schottky-Sperrschichtdiode unmittelbar unterhalb der Wannenbereiche 30 in den äußersten peripheren Zellen sichergestellt wird, um den Spannungsabfall in der Driftschicht 20 zu erhöhen.
  • Die Halbleitervorrichtung in dieser Ausführungsform, die in der 5A, der 5B, der 6A und der 6B gezeigt ist, besitzt die Schottky-Sperrschichtdiode in dem teilweise fehlenden Teil des breiten Wannenbereichs 31 nahe dem Wannen-Kontaktloch 91. Wenn die Spannung zwischen Source und Drain größer ist als das Diffusionspotential der Schottky-Sperrschichtdiode, dann fließt der Strom von der Schottky-Sperrschichtdiode nahe dem Schottky-Sperrschichtdioden-Kontaktloch 92 in Richtung der Siliciumcarbid-Schicht.
  • Der Strom wird horizontal in die Driftschicht 20 diffundiert, was den Spannungsabfall nicht nur in dem Bereich unmittelbar unterhalb des Schottky-Sperrschichtdioden-Kontaktlochs 92 verursacht, sondern auch in der Driftschicht 20, die sich unmittelbar unterhalb der Wannenbereiche 30 in dem aktiven Bereich befindet, dem Substrat 10, sowie der Driftschicht 20 und dem Substrat 10 nahe dem Wannen-Kontaktloch 91, das dem Schottky-Sperrschichtdioden-Kontaktloch 92 benachbart ist.
    Im Ergebnis wird die Spannung, die an den p-n-Übergang nahe dem Bereich mit dem Schottky-Sperrschichtdioden-Kontaktloch 92 angelegt wird, um den Wert des Spannungsabfalls verringert. Folglich kann der bipolare Betrieb in den peripheren Einheitszellen bis auf die höhere Spannung zwischen Source und Drain unterbunden werden.
  • 9 zeigt Ergebnisse, die durch eine Vorrichtungssimulation berechnet worden sind, von Stromkennlinien und Spannungskennlinien im Rückflusszustand in dem MOSFET mit der eingebauten Schottky-Sperrschichtdiode inklusive zehn Einheitszellen des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode, dem breiten Wannenbereich 31 und der Schottky-Sperrschichtdiode, die sich näher an dem Einheitszellbereich befindet als der erste Wannen-Kontaktbereich 35 in dem breiten Wannenbereich 31 und die in dem teilweise fehlenden Teil des breiten Wannenbereichs 31 ausgebildet ist.
  • Die vertikale Achse gibt den Strom (A) an, der durch die Drain-Elektrode fließt, und die horizontale Achse gibt die Spannung zwischen Source und Drain (V) an. Hierbei beträgt der Abstand zwischen dem Endbereich der äußersten peripheren Einheitszelle und der Schottky-Sperrschichtdiode, die in dem teilweise fehlenden Teil des breiten Wannenbereichs 31 ausgebildet ist, 5 µm, und der Abstand zwischen dem Endbereich der äußersten peripheren Einheitszelle und dem ersten Wannen-Kontaktbereich 35 in dem breiten Wannenbereich 31 beträgt 20 µm.
  • In 9 geben dicke unterbrochene Linien im Graphen die mittels der Vorrichtungssimulation berechneten Ergebnisse der Stromkennlinien und der Spannungskennlinien im Rückflusszustand nur in den Einheitszellen des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode an, wobei eine unterbrochene Linie die Schottky-Sperrschichtdiode in dem Zellenbereich angibt, wo der Strom mit der Spannung zwischen Source und Drain von ungefähr 1 V zu fließen beginnt, und wobei eine weitere unterbrochene Linie die p-n-Diode in dem Zellenbereich angibt, wo der Strom mit der Spannung zwischen Source und Drain von ungefähr 8 V zu fließen beginnt.
  • Die Ströme, die durch die Schottky-Sperrschichtdioden in den zehn Zellen fließen, die sich an den unterschiedlichen Positionen befinden, sind gemeinsam um den Strom herum angegeben, der durch die Schottky-Sperrschichtdioden nur in den Einheitszellen fließt. Die Ströme, die durch die p-n-Dioden in den zehn Zellen fließen, die sich an den unterschiedlichen Positionen befinden, sind gemeinsam um den Strom herum angegeben, der durch die p-n-Dioden nur in den Einheitszellen fließt.
  • 10 zeigt die mittels der gleichen Berechnung erhaltenen Ergebnisse des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode, die nicht die Schottky-Sperrschichtdiode aufweist, die in dem teilweise fehlenden Teil des breiten Wannenbereichs 31 ausgebildet ist. In 10 geben dicke unterbrochene Linien im Graphen die mittels der Vorrichtungssimulation berechneten Ergebnisse der Stromkennlinien und der Spannungskennlinien im Rückflusszustand nur in den Einheitszellen des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode an, wobei eine unterbrochene Linie die Schottky-Sperrschichtdiode in dem Zellenbereich angibt, wo der Strom mit der Spannung zwischen Source und Drain von ungefähr 1V zu fließen beginnt, und wobei eine weitere unterbrochene Linie die p-n-Diode in dem Zellenbereich angibt, wo der Strom mit der Spannung zwischen Source und Drain von ungefähr 8V zu fließen beginnt.
  • Die Ströme, die durch die Schottky-Sperrschichtdioden in den zehn Zellen fließen, die sich an den unterschiedlichen Positionen befinden, sind gemeinsam um den Strom herum angegeben, der durch die Schottky-Sperrschichtdioden nur in den Einheitszellen fließt. Die Ströme, die durch die p-n-Dioden in den zehn Zellen fließen, die sich an den unterschiedlichen Positionen befinden, sind gemeinsam um den Strom herum angegeben, der durch die p-n-Dioden nur in den Einheitszellen fließt.
  • Der Strom, der durch die Schottky-Sperrschichtdiode in dem Zellenbereich fließt, diffundiert in der Simulation in Richtung der Driftschicht 20, die sich unmittelbar unterhalb des breiten Wannenbereichs 31 befindet. Folglich ist der Spannungsabfall in der Driftschicht 20 geringer als in dem Fall, in welchem nur die Einheitszellen des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode simuliert werden, so dass die an die Schottky-Sperrschichtdiode und die p-n-Diode angelegte Spannung erhöht wird.
  • Dieser Effekt ist in den Zellen ausgeprägter, die sich näher an der äußeren Peripherie befinden. In den 9 und 10 nehmen die Ströme, die jeweils durch die Schottky-Sperrschichtdioden in den zehn Zellen fließen, die sich an verschiedenen Positionen befinden, in der Zelle zu, die sich näher an der äußeren Peripherie befindet, während eine Anstiegsspannung der p-n-Dioden in den zehn Zellen, die sich an den verschiedenen Positionen befinden, in der Zelle abnimmt, die sich näher an der äußeren Peripherie befindet.
  • Die Anstiegsspannung der p-n-Diode in den äußersten peripheren Zellen nimmt auf ungefähr 6 V im Vergleich zu dem Fall ab, wo nur eine der Einheitszellen in 10 berechnet wird (mit der dicken unterbrochenen Linie angezeigt, dass der Strom bei ungefähr 8 V zu fließen beginnt), während die Anstiegsspannung der p-n-Diode in den äußersten peripheren Zellen in 9 hoch auf ungefähr 8 V gehalten wird.
  • Die 11A zeigt Äquipotentiallinien, wenn eine Spannung von 6 V zwischen Source und Drain in dem MOSFET mit der eingebauten Schottky-Sperrschichtdiode angelegt wird, und zwar inklusive der zehn Einheitszellen des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode, dem breiten Wannenbereich 31, der Schottky-Sperrschichtdiode, die näher an dem Einheitszellen-Bereich angeordnet ist als der erste Wannen-Kontaktbereich 35 in dem breiten Wannenbereich 31 und die in dem teilweise fehlenden Teil des breiten Wannenbereichs 31 ausgebildet ist.
  • Die 11B zeigt Äquipotentiallinien, wenn eine Spannung von 6 V zwischen Source und Drain in dem MOSFET mit der eingebauten Schottky-Sperrschichtdiode angelegt wird, der keine Schottky-Sperrschichtdiode aufweist, die in dem teilweise fehlenden Teil des breiten Wannenbereichs 31 ausgebildet ist.
  • Gemäß 11A breitet sich ein Strom von der Schottky-Sperrschichtdiode aus, die in dem teilweise fehlenden Teil des breiten Wannenbereichs 31 ausgebildet ist, und zwar zu der Driftschicht 20, die die unteren Teile der Wannenbereiche 30 in den äußersten peripheren Einheitszellen aufweist, was den Spannungsabfall in den unteren Bereichen der Wannenbereiche 30 in den äußersten peripheren Einheitszellen verursacht. Folglich ist die Spannung, die an den p-n-Übergang in den Wannenbereichen 30 in den Einheitszellen angelegt wird, kleiner als diejenige in dem Fall gemäß 11B.
  • Dies ermöglicht einen kleineren Grad des Abfalls der Anstiegsspannung der p-n-Diode in den Wannenbereichen 30 in den Einheitszellen. Genauer gesagt: Der MOSFET mit der eingebauten Schottky-Sperrschichtdiode weist den breiten Wannenbereich 31 und die Schottky-Sperrschichtdiode auf, die näher an dem Einheitszellen-Bereich angeordnet ist als der erste Wannen-Kontaktbereich 35 in dem breiten Wannenbereich 31 und die in dem teilweise fehlenden Teil des breiten Wannenbereichs 31 ausgebildet ist, und folglich kann der bipolare Betrieb in den Wannenbereichen 30 in den Einheitszellen unterbunden werden.
  • 12 zeigt mit der Vorrichtungssimulation berechnete Ergebnisse von Stromkennlinien und Spannungskennlinien im Rückflusszustand in der p-n-Diode in den Wannenbereichen 30 in den äußersten peripheren Einheitszellen des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode, und zwar inklusive den zehn Einheitszellen des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode, dem breiten Wannenbereich 31 und der Schottky-Sperrschichtdiode, die sich näher an dem Einheitszellen-Bereich befindet als der erste Wannen-Kontaktbereich 35 in dem breiten Wannenbereich 31 und die in dem teilweise fehlenden Teil des breiten Wannenbereichs 31 ausgebildet ist. 12 zeigt die Ergebnisse für die Fälle, in denen der Abstand zwischen dem Endbereich der äußersten peripheren Einheitszelle und der Schottky-Sperrschichtdiode, die in dem teilweise fehlenden Teil des breiten Wannenbereichs 31 ausgebildet ist, in einem Bereich von 1,5 µm bis 5 µm eingestellt ist.
  • In 12 geben rhombusförmige Markierungen den Fall an, in welchem der Abstand zwischen dem Endbereich der äußersten peripheren Einheitszelle und der Schottky-Sperrschichtdiode, die in dem teilweise fehlenden Teil des breiten Wannenbereichs 31 ausgebildet ist, 1,5 µm beträgt, quadratische Markierungen geben den Fall an, in welchem der Abstand 2 µm beträgt, dreieckige Markierungen geben den Fall an, in welchem der Abstand 3 µm beträgt, kreisförmige Markierungen geben den Fall an, in welchem der Abstand 4 µm beträgt, und Kreuze geben den Fall an, in welchem der Abstand 5 µm beträgt. Die unterbrochenen Linien in dem Graphen geben die Ergebnisse der Stromkennlinien und der Spannungskennlinien in dem Rückflusszustand nur in den Einheitszellen des MOSFETs ohne die eingebaute Schottky-Sperrschichtdiode an.
  • Wie in 12 gezeigt, ist in dem Fall, in welchem der Abstand zwischen dem Endbereich der äußersten peripheren Einheitszelle und der Schottky-Sperrschichtdiode, die in dem teilweise fehlenden Teil des breiten Wannenbereichs 31 ausgebildet ist, oder der Abstand zwischen jedem der Wannenbereiche 30 und der Schottky-Elektrode 75, die in dem breiten Wannenbereich 31 ausgebildet ist, kleiner als oder gleich groß wie 3 µm ist, die Anstiegsspannung der p-n-Diode in den Wannenbereichen 30 in den äußersten peripheren Einheitszellen größer als die Anstiegsspannung der p-n-Diode in den Wannenbereichen 30, wenn nur die Einheitszellen berechnet werden. Mit anderen Worten: Der Abfall in der Anstiegsspannung der p-n-Diode in den Wannenbereichen 30 kann in allen Einheitszellen im aktiven Bereich unterbunden werden.
  • Auf diese Weise ist es besser, wenn der Abstand zwischen dem Endbereich der äußersten peripheren Einheitszelle und der Schottky-Sperrschichtdiode, die in dem teilweise fehlenden Teil des breiten Wannenbereichs 31 ausgebildet ist, so kurz wie möglich ist, und vorzugsweise ist er kleiner als oder gleich groß wie 3 µm, was den Abfall in der Anstiegsspannung der p-n-Diode in den Wannenbereichen 30 in den äußersten peripheren Einheitszellen unterbinden kann. Wie schon beschrieben, kann die Abnahme der Betriebsspannung der p-n-Diode in den Wannenbereichen 30 in allen Einheitszellen im aktiven Bereich unterbunden werden, indem der Betrieb der p-n-Diode in den Wannenbereichen 30 in den äußersten peripheren Zellen unterbunden wird.
  • Wirkungen
  • Die Wirkungen dieser Ausführungsform werden wie folgt dargestellt.
  • Gemäß dieser Ausführungsform weist die Halbleitervorrichtung Folgendes auf: die Driftschicht 20 vom ersten Leitfähigkeitstyp; die Wannenbereiche 30, die als erste Wannenbereiche vom zweiten Leitfähigkeitstyp dienen; den breiten Wannenbereich 31, der als ein zweiter Wannenbereich vom zweiten Leitfähigkeitstyp dient; den ersten Trennungsbereich 22 vom ersten Leitfähigkeitstyp; den Source-Bereich 40 vom ersten Leitfähigkeitstyp; die Schottky-Elektrode 75, die als eine erste Schottky-Elektrode dient, die sich auf dem ersten Trennungsbereich 22 befindet; die ohmsche Elektrode 70, die als eine erste ohmsche Elektrode dient, die sich über jedem der Wannenbereiche 30 befindet und sich auf dem Source-Bereich 40 befindet, während sie jeden der Wannenbereiche 30 und den Source-Bereich 40 kontaktiert; den zweiten Trennungsbereich 21 vom ersten Leitfähigkeitstyp; die ohmsche Elektrode 70, die als eine zweite ohmsche Elektrode dient, die sich über dem breiten Wannenbereich 31 befindet; den dritten Trennungsbereich 23 vom ersten Leitfähigkeitstyp; die Schottky-Elektrode 75, die als eine zweite Schottky-Elektrode dient, die sich auf dem dritten Trennungsbereich 23 befindet; die Gate-Elektrode 60; die Zwischenschicht-Isolierschicht 55, die als eine zweite Isolierschicht dient, und die Source-Elektrode 80.
  • Die Driftschicht 20 ist auf dem Substrat 10 ausgebildet, das als Halbleitersubstrat vom ersten Leitfähigkeitstyp dient. Die Mehrzahl von Wannenbereichen 30 befindet sich in einem Abstand in der Flächenschicht der Driftschicht 20.
  • Der breite Wannenbereich 31 ist bei Betrachtung in der Draufsicht auf beiden Seiten der Gesamtheit der Mehrzahl von Wannenbereichen 30 in der Flächenschicht der Driftschicht 20 ausgebildet. Der breite Wannenbereich 31 hat einen Formationsbereich, der größer ist als derjenige von jedem der Wannenbereiche 30.
  • Der erste Trennungsbereich 22 ist so ausgebildet, dass er jeden der Wannenbereiche 30 von der Flächenschicht von jedem der Wannenbereiche 30 aus in der Tiefenrichtung durchdringt. Der Source-Bereich 40 ist bei Betrachtung in der Draufsicht auf beiden Seiten des ersten Trennungsbereichs 22 in der Flächenschicht von jedem der Wannenbereiche 30 ausgebildet.
  • Der zweite Trennungsbereich 21 ist ein Bereich zum Trennen der Wannenbereiche 30 voneinander. Der dritte Trennungsbereich 23 ist näher an den Wannenbereichen 30 angeordnet als die ohmsche Elektrode 70, die als die zweite ohmsche Elektrode in dem breiten Wannenbereich 31 dient, und er ist so ausgebildet, dass er den breiten Wannenbereich 31 von der Flächenschicht des breiten Wannenbereichs 31 aus in der Tiefenrichtung durchdringt.
  • Die Gate-Elektrode 60 befindet sich, durch die Gate-Isolierschicht 50 hindurch, die als die erste Isolierschicht dient, über einem Teil der Wannenbereiche 30 und dem breiten Wannenbereich 31 mit Ausnahme von Positionen, an welchen sich die Schottky-Elektrode 75 und die ohmsche Elektrode 70 befinden.
  • Die Zwischenschicht-Isolierschicht 55 ist so ausgebildet, dass sie die Gate-Elektrode 60 bedeckt. Die Source-Elektrode 80 ist so angeordnet, dass sie die Schottky-Elektrode 75, die ohmsche Elektrode 70 und die Zwischenschicht-Isolierschicht 55 bedeckt.
  • Eine solche Konfiguration ermöglicht es, dass der MOSFET mit der eingebauten Schottky-Sperrschichtdiode den breiten Wannenbereich 31 und die Schottky-Sperrschichtdiode aufweist, die näher an dem Einheitszellen-Bereich angeordnet ist als der erste Wannen-Kontaktbereich 35 in dem breiten Wannenbereich 31 und die in dem teilweise fehlenden Teil des breiten Wannenbereichs 31 ausgebildet ist. Dies kann die Abnahme der Betriebsspannung der p-n-Diode in den Wannenbereichen 30 in den Einheitszellen im aktiven Bereich unterbinden (insbesondere die p-n-Diode in den äußersten peripheren Einheitszellen im aktiven Bereich).
  • Aus diesem Grund kann ein größerer Stromwert in der Schottky-Sperrschichtdiode zum Rückfließen gebracht werden, um den Rückflussstrom zu vergrößern, der als unipolarer Strom durch den gesamten Chip fließt, was eine verringerte Größe des Chips ermöglicht, sowie verringerte Kosten des Chips, was aus der verringerten Größe resultiert.
  • Konfigurationen mit Ausnahme der obigen Konfigurationen können in geeigneter Weise weggelassen werden, und die gleichen Wirkungen können erhalten werden, selbst wenn irgendeine Konfiguration in dieser Beschreibung in geeigneter Weise hinzugefügt wird.
  • Bei dieser Ausführungsform ist der Abstand zwischen der Schottky-Elektrode 75, die als die zweite Schottky-Elektrode dient, und jedem der Wannenbereiche 30 kleiner als oder gleich groß wie 3 µm.
  • Eine solche Konfiguration kann den Strom erhöhen, der von der Schottky-Sperrschichtdiode aus, die sich im breiten Wannenbereich 31 befindet, zu der Driftschicht 20 unmittelbar unterhalb der äußeren peripheren Zellen im Rückflusszustand fließt, und folglich kann der Spannungsabfall weiter erhöht werden. Dies kann den Betrieb der p-n-Diode in den äußeren peripheren Zelle unterbinden.
  • Zweite Ausführungsform
  • Konfiguration
  • 13 ist eine schematische Draufsicht zum Beschreiben einer Struktur eines Teils, der an die Gate-Elektrode 82 angrenzt, des Abschlusses des aktiven Bereichs, und 13 korrespondiert mit der Position a-a' in 4. 13 zeigt nur den Halbleiterbereich, ohne die Elektrode, die Isolierschicht oder dergleichen zu zeigen. 14 ist eine schematische Draufsicht zum Beschreiben einer Struktur eines Teils, der die Gate-Elektrode 82 nicht enthält und dem Abschluss des Chips benachbart ist, des Abschlusses des aktiven Bereichs, und 14 korrespondiert mit der Position b-b' in 4. 14 zeigt nur den Halbleiterbereich, ohne die Elektrode, die Isolierschicht oder dergleichen zu zeigen.
  • In 13 und 14 ist ein dritter Trennungsbereich 23b ein teilweise fehlender Bereich des breiten Wannenbereichs 31b zwischen jedem der Wannenbereiche 30 in den äußersten peripheren Einheitszellen und dem ersten Wannen-Kontaktbereich 35 in dem breiten Wannenbereich 31b, und er ist so ausgebildet, dass er den aktiven Bereich umgibt. Obwohl nicht eigens dargestellt, ist die Schottky-Elektrode 75 auf der Fläche des dritten Trennungsbereichs 23b ausgebildet, um ein Durchleiten des unipolaren Stroms während des Rückflussbetriebs zu ermöglichen.
  • Auf diese Weise ist der Schottky-Sperrschichtdioden-Bereich in dem breiten Wannenbereich 31b durchgehend ausgebildet, so dass er den aktiven Bereich umgibt, oder er ist in einer Richtung ausgebildet, die die Richtung ausgehend von dem breiten Wannenbereich 31b in Richtung der Wannenbereiche 30 in der Draufsicht kreuzt, um es dadurch zu ermöglichen, dass der unipolare Strom gleichförmig von der Schottky-Sperrschichtdiode in dem breiten Wannenbereich 31b zu der Driftschicht 20 unterhalb der Wannenbereiche 30 in den Einheitszellen fließt. Folglich variiert der unipolare Strom nicht gemäß den Draufsicht-Positionen, und die Abnahme der Betriebsspannung der p-n-Diode in den äußeren peripheren Einheitszellen kann unterbunden werden.
  • Ein übermäßiger Anstieg der Fläche des Schottky-Sperrschichtdioden-Bereichs in dem MOSFET mit der eingebauten Schottky-Sperrschichtdiode erhöht den Leckstrom im Ausschaltzustand. Um den Schottky-Sperrschichtdioden-Bereich in dem MOSFET mit der eingebauten Schottky-Sperrschichtdiode zu verringern, kann aus diesem Grund eine Mehrzahl von dritten Trennungsbereichen 23c, die teilweise fehlende Bereiche eines breiten Wannenbereichs 31c sind, der so ausgebildet ist, dass er den aktiven Bereich umgibt, diskret ausgebildet sein, wie in 15 und 16 gezeigt (die ausführlich bei einer dritten Ausführungsform beschrieben werden).
  • Wirkungen
  • Die Wirkungen dieser Ausführungsform werden wie folgt dargestellt.
  • Gemäß dieser Ausführungsform ist der dritte Trennungsbereich 23b durchgehend in der Richtung ausgebildet, die die Richtung in Richtung der Wannenbereiche 30 kreuzt, die als die ersten Wannenbereiche in der Draufsicht dienen.
  • Eine solche Konfiguration ermöglicht es, dass der unipolare Strom gleichförmig von der Schottky-Sperrschichtdiode in dem breiten Wannenbereich 31b zu der Driftschicht 20 unterhalb der Wannenbereiche 30 in den Einheitszellen fließt. Folglich variiert der unipolare Strom nicht gemäß den Draufsicht-Positionen, und die Abnahme der Betriebsspannung der p-n-Diode in den Wannenbereichen 30 in den Einheitszellen in dem aktiven Bereich (insbesondere die p-n-Diode in den äußersten peripheren Einheitszellen im aktiven Bereich) kann unterbunden werden.
  • Aus diesem Grund kann ein größerer Stromwert in der Schottky-Sperrschichtdiode zum Rückfließen gebracht werden, um den Rückflussstrom zu vergrößern, der als unipolarer Strom durch den gesamten Chip fließt, was eine verringerte Größe des Chips ermöglicht, sowie verringerte Kosten des Chips, was aus der verringerten Größe resultiert.
  • Bei dieser Ausführungsform sind die Unterschiede zwischen der ersten Ausführungsform und dieser Ausführungsform beschrieben, während die Beschreibung der gleichen oder korrespondierender Komponenten weggelassen ist.
  • Dritte Ausführungsform
  • Konfiguration
  • 15 ist eine schematische Draufsicht zum Beschreiben einer Struktur eines Teils, der an die Gate-Elektrode 82 angrenzt, des Abschlusses des aktiven Bereichs, und 15 korrespondiert mit der Position a-a' in 4. 15 zeigt nur den Halbleiterbereich, ohne die Elektrode, die Isolierschicht oder dergleichen zu zeigen. 16 ist eine schematische Draufsicht zum Beschreiben einer Struktur eines Teils, der die Gate-Elektrode 82 nicht enthält und dem Abschluss des Chips benachbart ist, des Abschlusses des aktiven Bereichs, und 16 korrespondiert mit der Position b-b' in 4. 16 zeigt nur den Halbleiterbereich, ohne die Elektrode, die Isolierschicht oder dergleichen zu zeigen.
  • In 15 und 16 ist der dritte Trennungsbereich 23c der teilweise fehlende Teil des breiten Wannenbereichs 31c, der sich in einem Bereich um den ersten Wannen-Kontaktbereich 35 herum in dem breiten Wannenbereich 31c befindet, wobei der Bereich einen Bereich zwischen jedem der Wannenbereiche 30 in den äußersten peripheren Einheitszellen und dem ersten Wannen-Kontaktbereich 35 in dem breiten Wannenbereich 31c aufweist. Der dritte Trennungsbereich 23c umgibt den ersten Wannen-Kontaktbereich 35 nicht vollständig. Obwohl nicht eigens dargestellt, ist die Schottky-Elektrode 75 auf der Fläche des dritten Trennungsbereichs 23c ausgebildet, um ein Durchleiten des unipolaren Stroms während des Rückflussbetriebs zu ermöglichen.
  • Folglich fließt der unipolare Strom durch die Driftschicht 20 um den ersten Wannen-Kontaktbereich 35 in dem breiten Wannenbereich 31c während des Rückflussbetriebs, was den Spannungsabfall verursacht. Dies führt zu der verringerten Spannung, die an den p-n-Übergang um den ersten Wannen-Kontaktbereich 35 in dem breiten Wannenbereich 31c angelegt wird, und folglich kann die Abnahme der Betriebsspannung der p-n-Diode unterbunden werden.
  • Der dritte Trennungsbereich 23c umgibt den ersten Wannen-Kontaktbereich 35 in dem breiten Wannenbereich 31c nicht vollständig, so dass ein Pfad beibehalten werden kann, durch welchen ein Verschiebungsstrom selbst in dem Fall fließt, in welchem ein hohes dV/dt beispielsweise während eines Schaltvorganges angelegt wird.
  • Solange der dritte Trennungsbereich 23c den ersten Wannen-Kontaktbereich 35 in dem breiten Wannenbereich 31c nicht vollständig umgibt, kann eine Mehrzahl von dritten Trennungsbereichen 23d diskret ausgebildet sein, oder die dritten Trennungsbereiche 23d, die zueinander benachbart sind, können miteinander verbunden sein, wie in 17 gezeigt.
  • Wirkungen
  • Die Wirkungen dieser Ausführungsform werden wie folgt dargestellt.
  • Gemäß dieser Ausführungsform umgibt der dritte Trennungsbereich 23c die ohmsche Elektrode 70, die als die zweite ohmsche Elektrode in der Draufsicht dient, und zumindest einen Teil des Bereichs, der die ohmsche Elektrode 70 umgibt, fehlt.
  • Eine solche Konfiguration ermöglicht es, dass der unipolare Strom durch die Driftschicht 20 um den ersten Wannen-Kontaktbereich 35 in dem breiten Wannenbereich 31c (der sich unterhalb der ohmschen Elektrode 70 befindet) während des Rückflussbetriebs fließt, was den Spannungsabfall verursacht. Dies führt zu der verringerten Spannung, die an den p-n-Übergang um den ersten Wannen-Kontaktbereich 35 in dem breiten Wannenbereich 31c angelegt wird, und folglich kann die Abnahme der Betriebsspannung der p-n-Diode unterbunden werden.
  • Im Ergebnis wird eine Leitfähigkeits-Modulation infolge des bipolaren Stroms unterbunden, der ausgehend von der p-n-Diode in dem breiten Wannenbereich 31c zu der Driftschicht 20 unmittelbar unterhalb der Wannenbereiche 30 in den Einheitszellen fließt, und der Spannungsabfall, der in der Driftschicht 20 unmittelbar unterhalb der Wannenbereiche 30 in den Einheitszellen auftritt, kann in ausreichender Weise beibehalten werden, um die Abnahme der Betriebsspannung der p-n-Diode in den Wannenbereichen 30 in den Einheitszellen zu unterbinden.
  • Aus diesem Grund kann ein größerer Stromwert in der Schottky-Sperrschichtdiode zum Rückfließen gebracht werden, um den Rückflussstrom zu vergrößern, der als unipolarer Strom durch den gesamten Chip fließt, was eine verringerte Größe des Chips ermöglicht.
  • Der dritte Trennungsbereich 23c umgibt den ersten Wannen-Kontaktbereich 35 in dem breiten Wannenbereich 31c nicht vollständig, so dass ein Pfad beibehalten werden kann, durch welchen ein Verschiebungsstrom selbst in dem Fall fließt, in welchem ein hohes dV/dt beispielsweise während des Schaltvorganges angelegt wird.
  • Bei dieser Ausführungsform sind die Unterschiede zwischen der ersten Ausführungsform und dieser Ausführungsform beschrieben, während die Beschreibung der gleichen oder korrespondierender Komponenten weggelassen ist.
  • Vierte Ausführungsform
  • Konfiguration
  • Die 18A ist eine schematische Querschnittsansicht zum Beschreiben einer Struktur eines Teils, welcher an die Gate-Elektrode 82 angrenzt, und zwar des Abschlusses des aktiven Bereichs, und die 18A entspricht der Position a-a' in 4.Die 18B ist eine schematische Draufsicht des Bereichs gemäß 18A, und sie zeigt nur den Halbleiterbereich, ohne die Elektrode, die Isolierschicht und dergleichen zu zeigen.
  • Die 19Aist eine schematische Querschnittsansicht zum Beschreiben der Struktur eines Bereichs, der die Gate-Elektrode 82 nicht enthält und dem Abschluss des Chips benachbart ist, und zwar des Abschlusses des aktiven Bereichs, und 19A entspricht der Position b-b' in 4. Die 19B ist eine schematische Draufsicht auf den Bereich gemäß 19A, und sie zeigt nur den Halbleiterbereich, ohne die Elektrode, die Isolierschicht und dergleichen zu zeigen.
  • In 18 und 19 ist der dritte Trennungsbereich 23 ein teilweise fehlender Teil eines breiten Wannenbereichs 31f, der zwischen jedem der Wannenbereiche 30 in den äußersten peripheren Einheitszellen und einem ersten Kontakt-Wannenbereich 35f in dem breiten Wannenbereich 31f ausgebildet ist. Die Schottky-Elektrode 75 ist auf der Fläche des dritten Trennungsbereichs 23 ausgebildet, um das Durchleiten des unipolaren Stroms während des Rückflussbetriebs zu ermöglichen.
  • Ein vierter Trennungsbereich 24 ist in dem ersten Wannen-Kontaktbereich 35f im breiten Wannenbereich 31f ausgebildet. Ferner sind die Schottky-Elektrode 75, die zumindest einen Teil der Fläche des vierten Trennungsbereichs 24 kontaktiert, und die ohmsche Elektrode 70, die zumindest mit einem Teil der Fläche des ersten Wannen-Kontaktbereichs 35f in Kontakt steht, ausgebildet. Die Schottky-Elektrode 75 und die ohmsche Elektrode 70 kontaktieren die Source-Elektrode 80 durch das Wannen-Kontaktloch 91 hindurch.
  • Im Herstellungsverfahren, das nahezu das gleiche ist wie das bei der ersten Ausführungsform, brauchen bloß die Implantationspositionen des breiten Wannenbereichs 31f und des ersten Wannen-Kontaktbereichs 35f modifiziert werden, und es muss das Masken-Layout zum Anordnen der ohmschen Elektrode 70 und der Schottky-Elektrode 75 an den gewünschten Positionen modifiziert werden.
  • Wirkungen
  • Die Wirkungen dieser Ausführungsform werden wie folgt dargestellt.
  • Gemäß dieser Ausführungsform weist die Halbleitervorrichtung den vierten Trennungsbereich 24 und die Schottky-Elektrode 75 auf, die als eine dritte Schottky-Elektrode dient.
  • Der vierte Trennungsbereich 24 ist ein Bereich vom ersten Leitfähigkeitstyp, der so ausgebildet ist, dass er den breiten Wannenbereich 31f, der als ein zweiter Wannenbereich dient, von der Flächenschicht des breiten Wannenbereichs 31f aus in der Tiefenrichtung durchdringt. Die Schottky-Elektrode 75 ist eine Elektrode, die sich auf dem vierten Trennungsbereich 24 befindet.
  • Die ohmsche Elektrode 70, die als eine zweite ohmsche Elektrode dient, befindet sich über dem breiten Wannenbereich 31f.
  • Solch eine Konfiguration ermöglicht es, dass der MOSFET mit der eingebauten Schottky-Sperrschichtdiode den breiten Wannenbereich 31f und die Schottky-Sperrschichtdiode enthält, die sich näher an dem Einheitszellen-Bereich befindet als der erste Wannen-Kontaktbereich 35f in dem breiten Wannenbereich 31f, und die in dem teilweise fehlenden Teil des breiten Wannenbereichs 31f so angeordnet ist, dass sie den aktiven Bereich umgibt.
  • Solch eine Konfiguration ermöglicht es, dass der MOSFET mit der eingebauten Schottky-Sperrschichtdiode ferner die Schottky-Sperrschichtdiode in dem ersten Wannen-Kontaktbereich 35f im breiten Wannenbereich 31f aufweist. Der unipolare Strom fließt folglich durch die Schottky-Sperrschichtdiode, die in dem ersten Wannen-Kontaktbereich 35f in dem breiten Wannenbereich 31f eingebaut ist, bis die p-n-Diode im breiten Wannenbereich 31f arbeitet.
  • Daher fließt der unipolare Strom durch die Driftschicht 20 unmittelbar unterhalb des ersten Wannen-Kontaktbereichs 35f in dem breiten Wannenbereich 31f während des Rückflussbetriebs, was den Spannungsabfall verursacht. Dies führt zu der verringerten Spannung, die an den p-n-Übergang um den ersten Wannen-Kontaktbereich 35f in dem breiten Wannenbereich 31f angelegt wird, und folglich kann die Abnahme der Betriebsspannung der p-n-Diode im breiten Wannenbereich 31f unterbunden werden.
  • Im Ergebnis wird eine Leitfähigkeits-Modulation infolge des bipolaren Stroms unterbunden, der ausgehend von der p-n-Diode in dem breiten Wannenbereich 31f zu der Driftschicht 20 unmittelbar unterhalb der Wannenbereiche 30 in den Einheitszellen fließt, und der Spannungsabfall, der in der Driftschicht 20 unmittelbar unterhalb der Wannenbereiche 30 in den Einheitszellen auftritt, kann ausreichend beibehalten werden, um die Abnahme der Betriebsspannung der p-n-Diode in den Wannenbereichen 30 in den Einheitszellen zu unterbinden.
  • Aus diesem Grund kann ein größerer Stromwert in der Schottky-Sperrschichtdiode zum Rückfließen gebracht werden, um den Rückflussstrom zu vergrößern, der als unipolarer Strom durch den gesamten Chip fließt, was eine verringerte Größe des Chips ermöglicht.
  • Bei dieser Ausführungsform sind die Unterschiede zwischen der ersten Ausführungsform und dieser Ausführungsform beschrieben, während die Beschreibung der gleichen oder korrespondierender Komponenten weggelassen ist.
  • Fünfte Ausführungsform
  • Konfiguration
  • Bei dieser Ausführungsform wird ein MOSFET mit einer eingebauten Schottky-Sperrschichtdiode, der einen eingebauten Stromsensor aufweist, als ein Beispiel beschrieben.
  • Zunächst werden die Struktur und die Funktionen des Stromsensors beschrieben. 20 ist ein Diagramm bei Betrachtung von oberhalb des MOSFETs mit der eingebauten Schottky-Sperrschichtdiode, auf welcher der eingebaute Stromsensor installiert ist, oder bei Betrachtung von der Seite der ersten Hauptfläche aus. In 20 ist die Draufsicht-Position des aktiven Bereichs mit unterbrochenen Linien angezeigt.
  • In dem MOSFET mit der eingebauten Schottky-Sperrschichtdiode, der den Stromsensor aufweist, ist eine Sensorelektrode 81, die von einer Source-Elektrode 80a in der Draufsicht getrennt ist, auf der ersten Hauptfläche ausgebildet. Der aktive Bereich, der die Einheitszellen aufweist, die in dem gleichen Layout angeordnet sind wie dasjenige in dem Teil der Source-Elektrode 80a, ist in dem Teil der Sensorelektrode 81 ausgebildet.
  • Es wird angenommen, dass die Source-Elektrode 80 durch die Sensorelektrode 81 in der Querschnittsansicht der Einheitszelle ersetzt ist, die die gleiche ist wie die Einheitszelle, die sich unterhalb der Source-Elektrode 80 befindet, die in 2 gezeigt ist. Die Sensorelektrode 81 bedeckt die Schottky-Elektrode 75, die auf dem ersten Trennungsbereich 22 ausgebildet ist, und die ohmsche Elektrode 70, die in dem breiten Wannenbereich und dem Source-Bereich ausgebildet ist.
  • Nachfolgend werden die Einheitszellen, die im aktiven Bereich unterhalb der Source-Elektrode 80a enthalten sind, als Hauptzellen bezeichnet, während die Einheitszellen, die in dem aktiven Bereich unterhalb der Sensorelektrode 81 enthalten sind, als Sensorzellen bezeichnet werden. Die Gate-Elektrode 60 und die Drain-Elektrode 85 in der Hauptzelle sind elektrisch mit einer korrespondierenden Elektrode in der Sensorzelle kurzgeschlossen und befinden sich auf dem gleichen Potential. Die Sensorelektrode 81 arbeitet auch bei im Wesentlichen 0 Volt, was nahezu die gleiche Spannung ist, die die Source-Elektrode 80a betreibt.
  • Es ist folglich denkbar, dass der gleiche Strom stets durch die eine Hauptzelle und die eine Sensorzelle fließt. Die Anzahl von Sensorzellen ist signifikant niedriger als die Anzahl von Hauptzellen, beispielsweise ein Zehntausendstel. Der Strom, der durch die kleine Anzahl vom Einheitszellen fließt, wird durch einen Shunt-Widerstand oder dergleichen gemessen, und der Stromwert wird mit dem Verhältnis der Anzahl von Zellen multipliziert, so dass der Strom, der durch die Source-Elektrode fließt, geschätzt werden kann.
  • Insbesondere in dem Fall, in welchem ein übermäßiger Strom durch das Element im Einschaltzustand fließt, wird ein Ausschaltsignal für die Gate-Elektrode 82 zur Verfügung gestellt, und zwar auf die Detektion des Überstroms hin, um zu verhindern, dass das Element thermisch zerstört wird. Dies ist der Vorteil beim Einbauen von dem Stromsensor.
  • 21 ist eine schematische Querschnittsansicht eines Bereichs von einem Endbereich der Anordnung der Hauptzellen aus zu einem Endbereich der Anordnung der Sensorzellen. 22 ist eine schematische Querschnittsansicht des Bereichs ohne die Verwendung der vorliegenden Erfindung. Beide sind schematische Querschnittsansichten, die dem Bereich c-c' in 20 entsprechen.
  • Ein Bereich, der sandwichartig zwischen den zwei aktiven Bereichen aufgenommen ist, besitzt eine Gate-Elektrode, die die zwei aktiven Bereiche mit der Gate-Isolierschicht 50 oder der Feld-Isolierschicht 52 unterhalb der Gate-Elektrode verbindet. Wie oben beschrieben, kann mit der Struktur gemäß dieser Ausführungsform das Anlegen eines hohen elektrischen Feldes an die Gate-Isolierschicht 50 und die Feld-Isolierschicht 52 im Ausschaltzustand verhindert werden.
  • Bei der Struktur dieser Ausführungsform sind die Hauptzellen und die Sensorzellen durch den breiten Wannenbereich 31 getrennt, und der dritte Trennungsbereich 23 ist als der teilweise fehlende Teil des breiten Wannenbereichs 31 nahe den Sensorzellen ausgebildet. Der breite Wannenbereich 31 ist bei Betrachtung in der Draufsicht auf beiden Seiten der Gesamtheit der Sensorzellen ausgebildet, die zu einigen der Mehrzahl von Wannenbereichen 30 korrespondieren, in der Flächenschicht der Driftschicht 20.
  • Der breite Wannenbereich 31 ist bei Betrachtung in der Draufsicht auf beiden Seiten der Gesamtheit der Sensorzellen ausgebildet, um die Sensorzellen von den anderen Wannenbereichen 30 zu trennen. Der dritte Trennungsbereich 23 ist näher an den Sensorzellen ausgebildet als die ohmsche Elektrode 70 in dem breiten Wannenbereich 31.
  • Die Schottky-Elektrode 75 ist so ausgebildet, dass zumindest ein Teil der Schottky-Elektrode 75 den dritten Trennungsbereich 23 kontaktiert.
  • Die Schottky-Elektrode 75 ist mit der Sensorelektrode 81 durch das Schottky-Sperrschichtdioden-Kontaktloch 92 hindurch verbunden, das die Zwischenschicht-Isolierschicht 55 und die Gate-Isolierschicht 50 durchdringt. In der in 22 gezeigten Struktur hat der breite Wannenbereich 31a keinen fehlenden Teil und kein Schottky-Sperrschichtdioden-Kontaktloch 92, so dass eine Zwischenschicht-Isolierschicht 55a und eine Gate-Elektrode 60a in den oben beschriebenen Bereichen ausgebildet sind.
  • Bei dem Herstellungsverfahren, das nahezu das gleiche ist wie das bei der ersten Ausführungsform, braucht bloß jedes Masken-Layout modifiziert zu werden. Die Sensorelektrode 81 kann gleichzeitig mit der Source-Elektrode 80a und der Gate-Elektrode 82 ausgebildet werden, d. h. die Sensorelektrode 81 kann ausgebildet werden, indem einmal ein Metallmaterial abgeschieden wird, mittels eines Photoresists mit einem Muster versehen wird und dann geätzt wird.
  • In dem Fall, in welchem der Abstand zwischen dem Wannenbereich 30 und der Schottky-Elektrode 75, die in dem breiten Wannenbereich 31 ausgebildet ist, kleiner als oder gleich groß wie 3 µm ist, kann ähnlich wie in dem in 12 gezeigten Fall der Abfall der Anstiegsspannung der p-n-Diode in dem Wannenbereich 30 unterbunden werden.
  • Ähnlich wie bei dem in 13 und 14 gezeigten Fall kann der dritte Trennungsbereich durchgehend in der Richtung ausgebildet sein, die die Richtung von dem breiten Wannenbereich in Richtung des Sensorbereichs in der Draufsicht kreuzt.
  • Wirkungen
  • Die Wirkungen dieser Ausführungsform werden wie folgt dargestellt.
  • Gemäß dieser Ausführungsform weist die Halbleitervorrichtung den Sensorbereich (die Sensorzelle) und die Sensorelektrode 81 auf.
  • Die Sensorzelle ist ein Bereich, der zumindest einen Wannenbereich 30 von der Mehrzahl von Wannenbereichen 30 aufweist und der von einem weiteren Wannenbereich 30 der Wannenbereiche 30 mittels des breiten Wannenbereichs getrennt ist, der bei Betrachtung in der Draufsicht auf beiden Seiten der Sensorzelle ausgebildet ist.
  • Die Sensorelektrode 81 ist so angeordnet, dass sie die Schottky-Elektrode 75 bedeckt, die als eine erste Schottky-Elektrode dient, die auf dem ersten Trennungsbereich 22 in der Sensorzelle ausgebildet ist, und dass sie die ohmsche Elektrode 70 bedeckt, die als eine erste ohmsche Elektrode dient, die auf der Sensorzelle und dem Source-Bereich 40 ausgebildet ist. Die Sensorelektrode 81 ist eine von der Source-Elektrode 80 verschiedene Elektrode.
  • Eine solche Konfiguration ermöglicht es, dass die Schottky-Sperrschichtdiode, die sich zwischen der Sensorzelle und der ohmschen Elektrode im breiten Wannenbereich befindet, den Spannungsabfall sogar in der Driftschicht unmittelbar unterhalb der Sensorzelle verursacht, und folglich kann der Betrieb der p-n-Diode in der Sensorzelle unterbunden werden.
  • Diese Wirkung wird dadurch erzielt, dass die Schottky-Sperrschichtdiode in dem teilweise fehlenden Teil des breiten Wannenbereichs 31 nahe der Sensorzelle ausgebildet wird und indem die Schottky-Elektrode 75 mit der Sensorelektrode 81 anstatt der Source-Elektrode 80 verbunden wird, um die Schottky-Sperrschichtdiode näher an der Sensorzelle anzuordnen.
  • Es kann angegeben werden, dass es wirksam ist, die Schottky-Sperrschichtdiode an der Position anzuordnen, die näher an der Sensorzelle liegt, was aus dem Mechanismus folgt, bei welchem die an die p-n-Diode nahe der Schottky-Sperrschichtdiode angelegte Vorwärtsspannung durch den unipolaren Strom verringert wird, der von der Schottky-Sperrschichtdiode verursacht wird, die in einem Teil des breiten Wannenbereichs 31 angeordnet ist, und der den Spannungsabfall unmittelbar unterhalb der Schottky-Sperrschichtdiode in der Driftschicht 20 und dem Substrat 10 nahe dem Teil unmittelbar unterhalb der Schottky-Sperrschichtdiode verursacht, wie oben beschrieben.
  • Das Auftreten von Kristalldefekten in der Sensorzelle ist besonders schädlich im Vergleich mit dem Auftreten von Kristalldefekten in der Hauptzelle. Der Grund dafür ist, dass die Anzahl von Zellen für den Stromsensor signifikant niedriger ist als die Anzahl von Hauptzellen, und dass sich der Widerstand in dem gesamten aktiven Bereich stärker in dem Stromsensor verändert, selbst wenn die Kristalldefekte auftreten, die den gleichen Bereich haben. Der Strom, der durch die Source-Elektrode 80 fließt, kann nicht korrekt geschätzt werden, infolge der Veränderung des Widerstandes im Stromsensor, und auf das Fließen eines übermäßigen Stroms hin kann ein Ausschaltsignal nicht korrekt zu der Gate-Elektrode 60 übertragen werden. Dadurch steigt das Risiko, dass das Element zerstört wird.
  • Diese Ausführungsform kann die Halbleitervorrichtung mit höherer Zuverlässigkeit angeben, welche eine Veränderung des Einschaltzustands-Widerstands in der Sensorzelle unterbindet.
  • Die obigen Erläuterungen beschreiben das verringerte Auftreten der Kristalldefekte in der Sensorzelle. Ferner ist auch das verringerte Auftreten der Kristalldefekte wichtig für die Hauptzelle.
  • 23 ist eine schematische Querschnittsansicht, die dem Bereich von c-c' in der 20 entspricht. Wie in 23 gezeigt, ist es auch wirkungsvoll, dass die Schottky-Sperrschichtdioden, die in dem breiten Wannenbereich 31 nahe der Hauptzelle und der Sensorzelle ausgebildet sind, jeweils mit der Source-Elektrode 80 bzw. der Sensorelektrode 81 verbunden sind.
  • Der Strom, der durch die Sensorzellen fließt, ist für gewöhnlich klein und hat eine kleine Kapazität, so dass es wahrscheinlicher ist, dass die Sensorzellen zerstört werden, als dass die Hauptzellen zerstört werden, und zwar infolge von Elektrostatik-Effekten oder dergleichen. Aus diesem Grund kann die Struktur die größere Anzahl von Einheitszellen für eine höhere Kapazität aufweisen, und sie kann den Wannenbereich 30 anstelle des zweiten Trennungsbereichs 21 zumindest in einer der Sensorzellen beinhalten, um den Stromwert auf einen gewünschten Wert zu senken, oder sie kann auch den Source-Bereich 40 zumindest in einer der Sensorzellen nicht enthalten. Auch in diesen Fällen kann die Einheitszelle die Schottky-Sperrschichtdiode in dem dritten Trennungsbereich 23 aufweisen.
  • Bei dieser Ausführungsform sind die Unterschiede zwischen der ersten Ausführungsform und dieser Ausführungsform erläutert, während die erneute Beschreibung der gleichen oder korrespondierender Komponenten weggelassen ist.
  • Modifikationen
  • Die oben beschriebenen Ausführungsformen verwenden Stickstoff als Störstelle vom n-Typ (vom ersten Leitfähigkeitstyp), was eine Phosphorverbindung oder eine Arsenverbindung sein kann.
  • Die oben beschriebenen Ausführungsformen verwenden Aluminium als Störstelle vom p-Typ (vom zweiten Leitfähigkeitstyp), was eine Borverbindung oder Gallium sein kann.
  • In den oben beschriebenen Ausführungsformen erfolgt die Beschreibung mit den speziellen Beispielen von beispielweise der Kristallstruktur, der Ebenenrichtung der Hauptfläche, dem Abweichungswinkel und der jeweiligen Implantationsbedingung, aber die Anwendbarkeit ist nicht auf einen Bereich dieser numerischen Werte beschränkt.
  • Die oben beschriebenen Ausführungsformen erläutern, dass das Halbleiterelement aus Siliciumcarbid besonders wirksam ist, aber die anderen Halbleiterelemente mit großem Bandabstand sind ebenfalls wirksam, und auch Halbleiterelemente aus Silicium haben einen gewissen Wirksamkeitsgrad.
  • Bei den oben beschriebenen Ausführungsformen ist der ersten Wannen-Kontaktbereich 35 in dem Bereich ausgebildet, der mit der ohmschen Elektrode 70 in dem breiten Wannenbereich 31 in Kontakt steht, aber der erste Wannen-Kontaktbereich 35 kann auch nicht in dem Bereich ausgebildet sein.
  • Die oben beschriebenen Ausführungsformen beschreiben den Fall, in welchem der n-Kanal-MOSFET verwendet wird, aber es kann auch ein p-Kanal-MOSFET verwendet werden, bei welchem der erste Leitfähigkeitstyp der p-Typ ist und der zweite Leitfähigkeitstyp der n-Typ ist.
  • Die vorliegende Erfindung ist auch auf MOSFETs mit einer Super-Junction-Struktur anwendbar.
  • Die oben beschriebenen Ausführungsformen verwenden Siliciumcarbid für die Gate-Isolierschicht, was eine Abscheidungsschicht mittels eines CVD-Verfahrens sein kann.
  • Die oben beschriebenen Ausführungsformen erläutern einen sogenannten vertikalen MOSFET, der die Drain-Elektrode 85 enthält, die auf der Rückfläche des Substrats 10 ausgebildet ist, aber die Ausführungsformen sind auch bei einem sogenannten lateralen MOSFET, wie etwa einem RESURF-MOSFET anwendbar, der eine Drain-Elektrode 85 aufweist, die an der Vorderfläche der Driftschicht 20 ausgebildet ist.
  • Die oben beschriebenen Ausführungsformen erläutern einen MOSFET, der eine Gate-Isolierschicht 50 aufweist, aber die vorliegende Erfindung ist auch anwendbar auf eine unipolare Einrichtung, wie z. B. einen Sperrschicht-Feldeffekttransistor (JFET) und einen Metall-Halbleiter-Feldeffekttransistor (MESFET), die eine solche Gate-Isolierschicht 50 nicht enthalten.
  • In den oben beschriebenen Ausführungsformen sind die ohmsche Elektrode 70 auf der Source-Seite und die Schottky-Elektrode 75 separat hergestellt, aber sie können auch durchgehend aus dem gleichen Material oder aus verschiedenen Materialien gebildet sein.
  • Die oben beschriebenen Ausführungsformen beziehen sich auf das Beispiel einer Einheitsstruktur, die die Form der quadratischen Zelle hat, wie z. B. in 2 beschrieben, aber die Einheitsstruktur kann auch eine hexagonale Form haben, und sie kann auch eine Streifenform haben, so dass die sektionale Struktur gemäß 1 sich beispielweise in der Tiefenrichtung fortsetzt.
  • Die bei den obigen Ausführungsformen beschriebene Halbleitervorrichtung kann beispielsweise für elektrische Energie, elektrische Eisenbahnen, Automobile, elektrische Anwendungen im Haushalt, Solarzellen und Kommunikation verwendet werden.
  • Bezugszeichenliste
    • 10
    Substrat
    20
    Driftschicht
    21
    zweiter Trennungsbereich
    22
    erster Trennungsbereich
    23, 23b
    dritter Trennungsbereich
    23c, 23d
    dritter Trennungsbereich
    24
    vierter Trennungsbereich
    30
    Wannenbereich
    31, 31a, 31b
    dritter Trennungsbereich
    31c, 31f
    breiter Wannenbereich
    35, 35f
    erster Wannen-Kontaktbereich
    37
    JTE-Bereich
    40
    Source-Bereich
    50
    Gate-Isolierschicht
    52
    Feld-Isolierschicht
    55, 55a
    Zwischenschicht-Isolierschicht
    60, 60a, 82
    Gate-Elektrode
    70
    ohmsche Elektrode
    71
    ohmsche Elektrode auf der Rückseite
    75
    Schottky-Elektrode
    80, 80a
    Source-Elektrode
    81
    Sensorelektrode
    85
    Drain-Elektrode
    91
    Wannen-Kontaktloch
    92
    Schottky-Sperrschichtdioden-Kontaktloch
    95
    Gate-Kontaktloch

Claims (12)

  1. Halbleitervorrichtung, die Folgendes aufweist: eine Driftschicht (20) von einem ersten Leitfähigkeitstyp, die auf einem Halbleitersubstrat (10) vom ersten Leitfähigkeitstyp ausgebildet ist; eine Mehrzahl von ersten Wannenbereichen (30) von einem zweiten Leitfähigkeitstyp, die sich in einem Abstand in einer Flächenschicht der Driftschicht (20) befinden; einen zweiten Wannenbereich (31, 31b, 31 f) vom zweiten Leitfähigkeitstyp, der in der Draufsicht auf beiden Seiten der Gesamtheit der Mehrzahl von ersten Wannenbereichen (30) in der Flächenschicht der Driftschicht (20) ausgebildet ist, wobei der zweite Wannenbereich (31, 31b, 31f) einen Formationsbereich hat, der größer ist als derjenige der ersten Wannenbereiche (30); einen ersten Trennungsbereich (22) vom ersten Leitfähigkeitstyp, der so ausgebildet ist, dass er jeden der ersten Wannenbereiche (30) ausgehend von einer Flächenschicht von jedem der ersten Wannenbereiche (30) in einer Tiefenrichtung durchdringt; einen Source-Bereich (40) vom ersten Leitfähigkeitstyp, der in der Draufsicht auf beiden Seiten des ersten Trennungsbereichs (22) in der Flächenschicht eines jeden der ersten Wannenbereiche (30) ausgebildet ist; eine erste Schottky-Elektrode (75), die sich auf dem ersten Trennungsbereich (22) befindet; eine erste ohmsche Elektrode (70), die sich über jedem der ersten Wannenbereiche (30) befindet und sich auf dem Source-Bereich (40) befindet, während sie mit jedem der ersten Wannenbereiche (30) und den Source-Bereich (40) in Kontakt steht; einen zweiten Trennungsbereich (21) vom ersten Leitfähigkeitstyp, der ein Bereich zum Trennen der ersten Wannenbereiche (30) voneinander ist; eine zweite ohmsche Elektrode (70), die sich über dem zweiten Wannenbereich (31, 31b, 31 f) befindet; einen dritten Trennungsbereich (23, 23b, 23c) vom ersten Leitfähigkeitstyp, der näher an den ersten Wannenbereichen (30) als die zweite ohmsche Elektrode (70) in dem zweiten Wannenbereich (31, 31b, 31f) angeordnet ist und der so ausgebildet ist, dass er den zweiten Wannenbereich (31, 31b, 31f) ausgehend von einer Flächenschicht des zweiten Wannenbereichs (31, 31b, 31f) in der Tiefenrichtung durchdringt; eine zweite Schottky-Elektrode (75), die sich auf dem dritten Trennungsbereich (23, 23b, 23c) befindet; eine Gate-Elektrode (60), die sich durch eine erste Isolierschicht (50) hindurch über einem Teil der ersten und zweiten Wannenbereiche (30, 31, 31b, 31 f) befindet, mit Ausnahme von Positionen, an welchen sich die erste und die zweite Schottky-Elektrode (75) und die erste und die zweite ohmsche Elektrode (70) befinden; eine zweite Isolierschicht (55), die so ausgebildet ist, dass sie die Gate-Elektrode (60) bedeckt; und eine Source-Elektrode (80), die so angeordnet ist, dass sie die erste und zweite Schottky-Elektrode (75), die erste und zweite ohmsche Elektrode (70) und die zweite Isolierschicht (55) überdeckt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Abstand zwischen der zweiten Schottky-Elektrode (75) und jeder der ersten Wannenbereiche (30) kleiner als oder gleich groß wie 3 µm ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der dritte Trennungsbereich (23b) durchgehend in einer Richtung ausgebildet ist, die die Richtung ausgehend von dem zweiten Wannenbereich (31b) in Richtung der ersten Wannenbereiche (30) in der Draufsicht kreuzt.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der dritte Trennungsbereich (23c) die zweite ohmsche Elektrode (70) in der Draufsicht umgibt, und wobei zumindest ein Teil des Bereichs fehlt, der die ohmsche Elektrode (70) umgibt.
  5. Halbleitervorrichtung nach Anspruch 1 oder 2, die ferner Folgendes aufweist: einen vierten Trennungsbereich (24) vom ersten Leitfähigkeitstyp, der so ausgebildet ist, dass er den zweiten Wannenbereich (31f) ausgehend von einer Flächenschicht des zweiten Wannenbereichs (31f) in der Tiefenrichtung durchdringt; und eine dritte Schottky-Elektrode (75), die sich auf dem vierten Trennungsbereich (24) befindet, wobei sich die zweite ohmsche Elektrode (70) über dem zweiten Wannenbereich (31f) befindet.
  6. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Driftschicht (20) Siliciumcarbid aufweist.
  7. Halbleitervorrichtung, die Folgendes aufweist: eine Driftschicht (20) von einem ersten Leitfähigkeitstyp, die auf einem Halbleitersubstrat (10) vom ersten Leitfähigkeitstyp ausgebildet ist; eine Mehrzahl von ersten Wannenbereichen (30) von einem zweiten Leitfähigkeitstyp, die sich in einem Abstand in einer Flächenschicht der Driftschicht (20) befinden; einen zweiten Wannenbereich (31, 31b) vom zweiten Leitfähigkeitstyp, der in der Draufsicht auf beiden Seiten von manchen der Mehrzahl von ersten Wannenbereichen (30) in der Flächenschicht der Driftschicht (20) ausgebildet sind, wobei der zweite Wannenbereich (31, 31b) einen Formationsbereich hat, der größer ist als derjenige der ersten Wannenbereiche (30); einen Sensorbereich, der mindestens einen ersten Wannenbereich (30) der Mehrzahl von ersten Wannenbereichen (30) aufweist und von einem weiteren ersten Wannenbereich (30) der ersten Wannenbereiche (30) mittels des zweiten Wannenbereichs (31, 31b) getrennt ist, der in der Draufsicht auf beiden Seiten des Sensorbereichs ausgebildet ist; einen ersten Trennungsbereich (22) vom ersten Leitfähigkeitstyp, der so ausgebildet ist, dass er jeden der ersten Wannenbereiche (30) zumindest in dem Sensorbereich ausgehend von einer Flächenschicht von jedem der ersten Wannenbereiche (30) in einer Tiefenrichtung durchdringt; einen Source-Bereich (40) vom ersten Leitfähigkeitstyp, der in der Draufsicht auf beiden Seiten des ersten Trennungsbereichs (22) in der Flächenschicht eines jeden der ersten Wannenbereiche (30) zumindest in dem Sensorbereich ausgebildet ist; eine erste Schottky-Elektrode (75), die sich auf dem ersten Trennungsbereich (22) befindet; eine erste ohmsche Elektrode (70), die sich über jedem der ersten Wannenbereiche (30) befindet und sich auf dem Source-Bereich (40) zumindest in dem Sensorbereich befindet; einen zweiten Trennungsbereich (21) vom ersten Leitfähigkeitstyp, der ein Bereich zum Trennen der ersten Wannenbereiche (30) voneinander ist; eine zweite ohmsche Elektrode (70), die sich über dem zweiten Wannenbereich (31, 31b) befindet; einen dritten Trennungsbereich (23, 23b) vom ersten Leitfähigkeitstyp, der näher an dem Sensorbereich als die zweite ohmsche Elektrode (70) in dem zweiten Wannenbereich (31, 31b) angeordnet ist und der so ausgebildet ist, dass er den zweiten Wannenbereich (31, 31b) ausgehend von einer Flächenschicht des zweiten Wannenbereichs (31, 31b) in der Tiefenrichtung durchdringt; eine zweite Schottky-Elektrode (75), die sich auf dem dritten Trennungsbereich (23, 23b) befindet; eine Gate-Elektrode (60), die sich durch eine erste Isolierschicht (50) hindurch über einem Teil der ersten und zweiten Wannenbereiche (30, 31, 31b) befindet, mit Ausnahme von Positionen, an welchen sich die erste und zweite Schottky-Elektrode (75) und die erste und zweite ohmsche Elektrode (70) befinden; eine zweite Isolierschicht (55), die so ausgebildet ist, dass sie die Gate-Elektrode (60) bedeckt; und eine Sensorelektrode (81), die so angeordnet ist, dass sie die erste Schottky-Elektrode (75) und die erste ohmsche Elektrode (70) überdeckt.
  8. Halbleitervorrichtung nach Anspruch 7, wobei der Abstand zwischen der zweiten Schottky-Elektrode (75) und jedem der ersten Wannenbereiche (30) kleiner als oder gleich groß wie 3 µm ist.
  9. Halbleitervorrichtung nach Anspruch 7 oder 8, wobei der dritte Trennungsbereich (23b) durchgehend in der Richtung ausgebildet ist, die eine Richtung ausgehend von dem zweiten Wannenbereich (31b) in Richtung des Sensorbereichs in der Draufsicht kreuzt.
  10. Halbleitervorrichtung nach Anspruch 7 oder 8, wobei der Sensorbereich die Mehrzahl von ersten Wannenbereichen (30) aufweist, und wobei der Source-Bereich (40) in mindestens einem ersten Wannenbereich (30) der ersten Wannenbereiche (30) im Sensorbereich nicht ausgebildet ist.
  11. Halbleitervorrichtung nach Anspruch 7 oder 8, wobei der Sensorbereich die Mehrzahl von ersten Wannenbereichen (30) aufweist, und der zweite Trennungsbereich (21) nicht zwischen einem Teil des Sensorbereichs und einem anderen ersten Wannenbereich (30) der ersten Wannenbereiche (30) ausgebildet ist.
  12. Halbleitervorrichtung nach Anspruch 7 oder 8, wobei die Driftschicht (20) Siliciumcarbid aufweist.
DE112015004515.5T 2014-10-01 2015-09-18 Halbleitervorrichtungen Active DE112015004515B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-203275 2014-10-01
JP2014203275 2014-10-01
PCT/JP2015/076698 WO2016052261A1 (ja) 2014-10-01 2015-09-18 半導体装置

Publications (2)

Publication Number Publication Date
DE112015004515T5 DE112015004515T5 (de) 2017-08-10
DE112015004515B4 true DE112015004515B4 (de) 2021-11-18

Family

ID=55630301

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015004515.5T Active DE112015004515B4 (de) 2014-10-01 2015-09-18 Halbleitervorrichtungen

Country Status (5)

Country Link
US (1) US10128370B2 (de)
JP (1) JP5940235B1 (de)
CN (1) CN106688103B (de)
DE (1) DE112015004515B4 (de)
WO (1) WO2016052261A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017005529B4 (de) 2016-11-01 2024-03-14 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und leistungswandlereinheit

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180019309A1 (en) * 2016-07-15 2018-01-18 Global Power Technologies Group, Inc. Semiconductor device based on wideband gap semiconductor materials
JP6844163B2 (ja) * 2016-09-14 2021-03-17 富士電機株式会社 炭化珪素半導体装置
JP6666224B2 (ja) 2016-09-21 2020-03-13 株式会社東芝 半導体装置
JP6723384B2 (ja) * 2017-01-26 2020-07-15 三菱電機株式会社 半導体装置の製造方法
JP6799515B2 (ja) * 2017-09-20 2020-12-16 株式会社東芝 半導体装置
JP7052295B2 (ja) * 2017-11-01 2022-04-12 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6873273B2 (ja) * 2017-12-19 2021-05-19 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
US11049963B2 (en) 2017-12-19 2021-06-29 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter
US20190206748A1 (en) * 2017-12-28 2019-07-04 Sanken Electric Co., Ltd. Semiconductor Device and Method for Detecting a Crack of the Semiconductor Device
JP7146572B2 (ja) * 2018-02-23 2022-10-04 キヤノン株式会社 基板の成膜方法、及び液体吐出ヘッドの製造方法
JP7061953B2 (ja) * 2018-11-07 2022-05-02 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
CN111354794B (zh) * 2018-12-24 2021-11-05 东南大学 功率半导体器件及其制造方法
JP7036001B2 (ja) * 2018-12-28 2022-03-15 三菱電機株式会社 半導体装置の製造方法
JP7258668B2 (ja) 2019-06-13 2023-04-17 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法
JP7294156B2 (ja) 2020-01-16 2023-06-20 三菱電機株式会社 半導体装置の製造方法
US20230036221A1 (en) * 2020-02-13 2023-02-02 Mitsubishi Electric Corporation Method for fabricating silicon carbide semiconductor device and power conversion device using the silicon carbide semiconductor device
JP7292233B2 (ja) 2020-03-11 2023-06-16 株式会社東芝 半導体装置
JP6962511B1 (ja) * 2020-05-29 2021-11-05 三菱電機株式会社 半導体装置、及び電力変換装置
JP7472059B2 (ja) * 2021-02-25 2024-04-22 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017701A (ja) 2001-07-04 2003-01-17 Denso Corp 半導体装置
DE10393777T5 (de) 2002-11-25 2005-10-20 National Institute Of Advanced Industrial Science And Technology Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
US20110024802A1 (en) 2001-10-26 2011-02-03 Renesas Electronics Corporation Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3272242B2 (ja) * 1995-06-09 2002-04-08 三洋電機株式会社 半導体装置
WO2008153142A1 (ja) 2007-06-15 2008-12-18 Rohm Co., Ltd. 半導体装置
JP5428144B2 (ja) * 2007-10-01 2014-02-26 富士電機株式会社 半導体装置
WO2010001469A1 (ja) * 2008-07-02 2010-01-07 三菱電機株式会社 無線通信装置
WO2011125274A1 (ja) * 2010-04-06 2011-10-13 三菱電機株式会社 電力用半導体装置およびその製造方法
JP5619152B2 (ja) * 2010-04-26 2014-11-05 三菱電機株式会社 半導体装置
WO2012001837A1 (ja) * 2010-06-30 2012-01-05 三菱電機株式会社 電力用半導体装置
KR101638754B1 (ko) 2012-09-06 2016-07-11 미쓰비시덴키 가부시키가이샤 반도체 장치
CN105074921B (zh) 2013-04-03 2017-11-21 三菱电机株式会社 半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017701A (ja) 2001-07-04 2003-01-17 Denso Corp 半導体装置
US20110024802A1 (en) 2001-10-26 2011-02-03 Renesas Electronics Corporation Semiconductor device
DE10393777T5 (de) 2002-11-25 2005-10-20 National Institute Of Advanced Industrial Science And Technology Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017005529B4 (de) 2016-11-01 2024-03-14 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und leistungswandlereinheit

Also Published As

Publication number Publication date
CN106688103B (zh) 2019-09-20
DE112015004515T5 (de) 2017-08-10
CN106688103A (zh) 2017-05-17
WO2016052261A1 (ja) 2016-04-07
JP5940235B1 (ja) 2016-06-29
JPWO2016052261A1 (ja) 2017-04-27
US20170236935A1 (en) 2017-08-17
US10128370B2 (en) 2018-11-13

Similar Documents

Publication Publication Date Title
DE112015004515B4 (de) Halbleitervorrichtungen
DE112015004766B4 (de) Halbleitervorrichtungen
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE112009005069B4 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
EP0833386B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE112013004362B4 (de) Halbleitervorrichtung
DE112014001838T5 (de) Halbleitervorrichtung
DE112009004744B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112011101442B4 (de) Halbleitervorrichtung
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE102017110969A1 (de) Halbleitervorrichtung mit grosser bandlücke mit graben-gatestrukturen
DE112016006380B4 (de) Halbleiterbauelement
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE112017004237B4 (de) Halbleitereinheit
DE112009005320T5 (de) Leistungshalbleiterbauteil
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE112011100533T5 (de) Halbleitervorrichtung
DE102016101647A1 (de) Halbleitervorrichtung mit superjunction-struktur und transistorzellen in einem übergangsbereich entlang einem transistorzellenbereich
DE112018006450T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
EP0992069B1 (de) Halbleiter-strombegrenzer
DE112018008178T5 (de) Halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 112015007288

Country of ref document: DE

R020 Patent grant now final