DE112017004237B4 - Halbleitereinheit - Google Patents

Halbleitereinheit Download PDF

Info

Publication number
DE112017004237B4
DE112017004237B4 DE112017004237.2T DE112017004237T DE112017004237B4 DE 112017004237 B4 DE112017004237 B4 DE 112017004237B4 DE 112017004237 T DE112017004237 T DE 112017004237T DE 112017004237 B4 DE112017004237 B4 DE 112017004237B4
Authority
DE
Germany
Prior art keywords
region
electrode
well
area
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112017004237.2T
Other languages
English (en)
Other versions
DE112017004237T5 (de
Inventor
Yukiyasu Nakao
Kohei Ebihara
Shiro Hino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017004237T5 publication Critical patent/DE112017004237T5/de
Application granted granted Critical
Publication of DE112017004237B4 publication Critical patent/DE112017004237B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitereinheit, die Folgendes aufweist:- eine Halbleiterschicht (20) eines ersten Leitfähigkeitstyps;- eine Mehrzahl von Halbleiter-Schaltelementen, die in einem vorgegebenen Bereich (20a) in der Halbleiterschicht (20) angeordnet sind, wobei die Mehrzahl von Halbleiter-Schaltelementen eine Mehrzahl von Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) ist, die eine Source-Elektrode (80) und eine Gate-Elektrode (60) aufweisen, die oberhalb des vorgegebenen Bereichs (20a) angeordnet sind, wobei die Mehrzahl von Halbleiter-Schaltelementen jeweils eine Schottky-Barrieren-Diode aufweist;- einen Muldenbereich (31) eines zweiten Leitfähigkeitstyps, der in einer Draufsicht getrennt von dem vorgegebenen Bereich (20a) angeordnet ist, wobei der Muldenbereich (31) in einer Oberflächenschicht der Halbleiterschicht (20) enthalten ist;- eine Gate-Leitung (82), die oberhalb des Muldenbereichs (31) angeordnet ist und mit der Gate-Elektrode (60) elektrisch verbunden ist;- eine erste ohmsche Elektrode (71), die oberhalb eines ersten Bereichs des Muldenbereichs (31) angeordnet ist und mit dem ersten Bereich elektrisch verbunden ist, wobei sich der erste Bereich auf der dem vorgegebenen Bereich (20a) gegenüberliegenden Seite befindet;- eine erste Schottky-Elektrode (76), die auf einem Teil (23) der Halbleiterschicht (20) angeordnet ist, der in dem ersten Bereich des Muldenbereichs (31) freiliegt; und- eine Leitung (81), die mit der ersten ohmschen Elektrode (71), der ersten Schottky-Elektrode (76) und der Source-Elektrode (80) elektrisch verbunden ist, wobei die erste ohmsche Elektrode (71) und die erste Schottky-Elektrode (76) in einer Draufsicht abwechselnd entlang der Gate-Leitung (82) angeordnet sind.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinheit.
  • STAND DER TECHNIK
  • Einige Halbleitereinheiten, wie beispielsweise ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), weisen Freilaufdioden auf. Die Patentdokumente 1 bis 3 schlagen zum Beispiel jeweils eine Struktur vor, die eine Schottky-Barrieren-Diode (SBD) in einer MOSFET-Einheit aufweist, die als Freilaufdiode verwendet werden soll. Darüber hinaus wird eine Struktur, bei der eine Schicht mit einem geringen Widerstand in einer Mulde mit einer großen Fläche angeordnet ist, als eine Struktur für die Erhöhung der Zuverlässigkeit bei einem Umschalten mit hoher Geschwindigkeit in einer SiC-MOS-Struktur vorgeschlagen, wie in dem Patentdokument 4 beschrieben.
  • Das Dokument US 2015 / 0 349 051 A1 (Patentdokument 5) beschreibt ein Halbleiterbauelement, das einen Metall-Isolator-Halbleiter-Feldeffekttransistor und eine Schottky-Barrierediode (SBD) in demselben Bauelement enthält und die Realisierung einer Toleranz gegenüber hoher Spannung und großem Strom ermöglicht.
  • Das Dokument US 2016 / 0 079 411 A1 (Patentdokument 6) offenbart eine Halbleitervorrichtung, mit einem zweiten Wannenbereich, der so angeordnet ist, dass er die Gesamtheit einer Vielzahl von ersten Wannenbereichen in Draufsicht sandwichartig einschließt, einem Trennungsbereich, der so angeordnet ist, dass er den zweiten Wannenbereich von einer Oberflächenschicht des zweiten Wannenbereichs in einer Tiefenrichtung durchdringt, und einer zweite Schottky-Elektrode, die auf dem Trennungsbereich vorgesehen ist.
  • DOKUMENTE ZUM STAND DER TECHNIK
  • Patentdokumente
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Im Allgemeinen weisen Halbleitereinheiten, wie beispielsweise MOSFETs, pn-Dioden auf. Bei einem Betrieb einer pn-Diode werden Minoritätsladungsträger in eine Drift-Schicht injiziert.
  • Bei den Halbleitereinheiten rekombinieren die injizierten Minoritätsladungsträger mit Majoritätsladungsträgern in der Drift-Schicht. Es ist bekannt, dass die erzeugte Rekombinationsenergie dann in Abhängigkeit vom Typ des Halbleiters die periodische Struktur von Kristallen stört, das heißt, es entstehen Kristalldefekte. Insbesondere wird leicht die Kristallstruktur von Siliciumcarbid verändert. Dies liegt daran, dass die bei einer Rekombination freigesetzte Energie hoch ist, da Siliciumcarbid eine große Bandlücke aufweist, und Siliciumcarbid verschiedene stabile kristalline Phasen aufweist. So entstehen bei einem Betrieb einer in einer Siliciumcarbid-Halbleitereinheit enthaltenen pn-Diode leicht Kristalldefekte.
  • Wenn die Kristalldefekte entstehen, nimmt der elektrische Widerstand zu. Wenn die Rekombination die Kristalldefekte in einem Bereich verursacht, der Einheitszellen aufweist, in denen beim Anlegen einer Spannung ein Kanal gebildet wird, insbesondere in einem aktiven Bereich der MOSFETs, nimmt der EIN-Widerstand, das heißt der Element-Widerstand gegenüber einem Durchlassstrom zwischen der Source und dem Drain zu. Im Ergebnis nehmen Leitungsverluste bei einer Energieversorgung mit der gleichen Stromdichte zu.
  • Wenn der Leitungsverlust, bei dem es sich um einen der vorherrschenden Verluste handelt, in dem MOSFET zunimmt, nimmt auch die in dem MOSFET erzeugte Wärme zu, so dass ein Problem dahingehend verursacht wird, dass ein stabiler Langzeitbetrieb schwierig wird.
  • Wird dagegen eine SBD in einem MOSFET, der die SBD aufweist, mit einem geringeren Diffusionspotential als jenem eines pn-Übergangs konzipiert, ermöglicht dies das Fließen eines unipolaren Stroms durch die enthaltene SBD bis zu einem Betrieb der pn-Diode in dem aktiven Bereich in einem Freilauf-Betrieb. So kann im Hinblick auf einen festen Stromwert ohne Betrieb der pn-Diode ein Freilaufstrom hindurchfließen, so dass eine Zunahme des EIN-Widerstands vermieden werden kann.
  • Das in dem Patentdokument 1 beschriebene Anschluss-Layout ruft jedoch ein Problem dahingehend hervor, dass verursacht wird, dass von einer Gruppe von Einheitszellen der MOSFETs eine Einheitszelle, die in einem Bereich nahe bei einem Anschlussbereich angeordnet ist, früher als die anderen Einheitszellen in Betrieb ist, das heißt, dass verursacht wird, dass eine pn-Diode beim Anlegen einer niedrigen Source-Drain-Spannung in Betrieb ist, wenn der durch die MOSFETs hindurchfließende Freilaufstrom zunimmt.
  • Hierbei wird eine Halbleitereinheit weiterhin über eine lange Zeitspanne hinweg unter Nutzungsbedingungen außerhalb einer konzipierten Spannung verwendet. Dies führt mit der Zunahme des EIN-Widerstands in Einheitszellen nahe bei einer äußeren Peripherie und außerdem mit der Zunahme des EIN-Widerstands in dem gesamten Chip zu Problemen.
  • Das Unterbinden einer Zunahme des EIN-Widerstands in dem gesamten Chip, damit er innerhalb der Toleranz liegt, erfordert ein Begrenzen des Freilaufstroms, der durch sämtliche Elemente hindurchfließt, und ein Begrenzen des Stroms, der durch die pn-Diode in der Einheitszelle hindurchfließt, die in dem Bereich nahe bei dem Anschlussbereich angeordnet ist. Dies bedeutet, dass eine Vergrößerung der Chip-Abmessung notwendig ist, um es zu ermöglichen, dass ein gewünschter Strom fließt, und dies bedeutet eine Erhöhung der Kosten für die Chips.
  • Im Gegensatz dazu ist bei einer Technologie gemäß Patentdokument 2 eine SBD in einem Muldenbereich nahe bei einer Einheitszelle in einem Anschlussbereich angeordnet. Eine derartige Technologie ermöglicht eine Reduktion des Betriebs der Einheitszelle, die in dem Bereich nahe bei dem Anschlussbereich angeordnet ist, und von pn-Dioden, die in dem Muldenbereich in dem Anschlussbereich angeordnet sind.
  • Wenn der Muldenbereich in einem Anschlussbereich jedoch zum Beispiel durch Anordnen einer Gate-Leitung in dem Muldenbereich in dem Anschlussbereich vergrößert wird, ist eine pn-Diode in einem Bereich entfernt von dem Bereich, der die SBD enthält, früher in Betrieb. Dadurch resultiert bisweilen eine Rekombination aufgrund einer Diffusion der injizierten Minoritätsladungsträger in einen Einheitszellenbereich sowie eine Verschlechterung des EIN-Widerstands.
  • Bei einer Technologie gemäß Patentdokument 3 sind SBDs in einem Bereich außerhalb einer Gate-Leitung angeordnet. Die SBDs sind jedoch einfach nur über dem Bereich ohne irgendeinen Zwischenraum dazwischen angeordnet. Ein ohmscher Widerstand in einem Muldenbereich, der unter der Gate-Leitung angeordnet wird, ist nicht in dem Bereich außerhalb der Gate-Leitung angeordnet. So schwankt das Potential mit einem bei Schaltvorgängen erzeugten Verschiebungsstrom beträchtlich. Diese Fluktuation erhöht das Potential einer Mulde unter einem Gate-Leitungsbereich, so dass bisweilen ein Durchschlag in einer Gate-Oxidschicht verursacht wird.
  • Dieses Phänomen wird im Folgenden im Detail beschrieben. Wenn eine MOSFET-Zelle, bei der es sich um ein Schaltelement handelt, von einem EIN-Zustand in einen AUS-Zustand geschaltet wird, steigt die Drain-Spannung der MOSFET-Zelle, das heißt, eine Spannung an einer Drain-Elektrode, schlagartig von ungefähr 0 V auf mehrere hundert Volt an. Dann fließt der Verschiebungsstrom von einer Drain-Schicht durch einen parasitären Kondensator zwischen einer Mulde und der Drain-Schicht hindurch zu der Mulde. Dieser Verschiebungsstrom fließt in der gleichen Weise durch eine Source-Elektrode hindurch auch in einer Mulde einer MOSFET-Zelle, in einer Mulde einer Dioden-Zelle und in einer Mulde unter einer Gate-Kontaktstelle.
  • Es ist anzumerken, dass die Mulde unter der Gate-Kontaktstelle eine viel größere Fläche aufweist als die Mulde der MOSFET-Zelle und die Mulde der Dioden-Zelle. Da ein Kontaktloch einen Widerstand ebenso wie die Mulde selbst aufweist, verursacht das Fließen des Verschiebungsstroms durch die Mulde unter der Gate-Kontaktstelle hindurch, die eine viel größere Fläche aufweist, einen Potentialabfall über die Mulde hinweg, dessen Wert nicht vernachlässigbar ist.
  • Im Ergebnis weist ein Bereich in einem großen horizontalen Abstand von einem Bereich (einem Kontaktloch), der durch eine Feldplatte in einer Mulde mit einer Source-Elektrode elektrisch verbunden ist, ein relativ hohes Potential auf. Dieses Potential nimmt zu, wenn Fluktuationen dV/dt der Drain-Spannung V mit der Zeit t größer werden.
  • Bei einer Struktur, bei der eine Gate-Elektrode durch eine Gate-Isolierschicht hindurch in einem Bereich der Mulde unter der Gate-Kontaktstelle angeordnet ist, die sich entfernt von dem Kontaktloch befindet, verursacht das Anliegen eines erhöhten elektrischen Felds an der Gate-Isolierschicht zwischen der Gate-Elektrode, die eine Spannung nahe bei 0 V aufweist, und der Mulde unter der Gate-Kontaktstelle, die sich entfernt von dem Kontaktloch befindet, unmittelbar nach einem Umschalten der MOSFET-Zelle von dem EIN-Zustand in den AUS-Zustand bisweilen einen Durchschlag in der Gate-Isolierschicht.
  • Die Technologie gemäß dem Patentdokuments 4 führt eine Struktur zur Bildung einer p++-Schicht nahe bei einer Muldenoberfläche zur Verringerung des Widerstands in einer Muldenschicht als ein Mittel zur Vermeidung eines Durchschlags ein. Die Struktur, bei welcher der Widerstand in der Muldenschicht verringert ist, ruft jedoch ein Problem dahingehend hervor, dass das Fließen einer hohen Stromstärke verursacht wird, wenn die in dem Muldenbereich des Anschlussbereichs angeordnete pn-Diode in Betrieb ist.
  • So wurde die vorliegende Erfindung im Hinblick auf diese Probleme konzipiert, und ihre Aufgabe besteht darin, eine Technologie anzugeben, die in der Lage ist, die Chip-Abmessung und dementsprechend die Kosten für die Chips zu reduzieren, indem der Wert eines durch den gesamten Chip hindurchfließenden Stroms erhöht wird, bis die in dem Muldenbereich des Anschlussbereichs ausgebildete pn-Diode in Betrieb ist, ohne dass die Gate-Isolierschicht einen Durchschlag erfährt.
  • Mittel zum Lösen des Problems
  • Die der vorliegenden Erfindung zugrundeliegende Aufgabe wird durch eine Halbleitereinheit gemäß Patentanspruch 1 sowie durch eine Halbleitereinheit gemäß Patentanspruch 2 gelöst. Vorteilhafte Weiterbildungen einer erfindungsgemäßen Halbleitereinheit sind in den abhängigen Ansprüchen 3 bis 9 angegeben.
  • Effekte der Erfindung
  • Die vorliegende Erfindung weist Folgendes auf: eine erste ohmsche Elektrode, die über einem ersten Bereich des Muldenbereichs angeordnet ist und mit dem ersten Bereich elektrisch verbunden ist, wobei sich der erste Bereich auf der dem vorgegebenen Bereich gegenüberliegenden Seite befindet; eine erste Schottky-Elektrode, die auf der Halbleiterschicht angeordnet ist, die in dem ersten Bereich des Muldenbereichs freiliegt; sowie eine Leitung, die mit der ersten ohmschen Elektrode, der ersten Schottky-Elektrode und der Source-Elektrode elektrisch verbunden ist.
  • Bei dieser Struktur ist die erste Schottky-Elektrode auf dem ersten Bereich angeordnet, so dass in einem Freilaufzustand ein Spannungsabfall in der ersten Schottky-Elektrode erzeugt wird. Ferner werden Spannungen relaxiert, die an dem Muldenbereich in dem vorgegebenen Bereich und an den Schottky-Barrieren-Dioden anliegen, die darin enthalten sind. Da der Betrieb einer pn-Diode reduziert werden kann, kann in den Schottky-Barrieren-Dioden eine größere Stromstärke im Freilauf fließen.
  • Die Ausbildung der ersten ohmschen Elektrode kann einen Potentialanstieg in einem Gate-Leitungsbereich unterbinden, ohne den Widerstand einer Mulde zu reduzieren, und kann einen Durchschlag in einer Gate-Isolierschicht auf dem Gate-Leitungsbereich reduzieren. Da der Widerstand des Muldenbereichs nicht reduziert wird, kann der Stromwert auch bei dem Betrieb der pn-Diode reduziert werden. Da der Feilaufstrom, der durch den gesamten Chip fließen kann, mit dem unipolaren Strom zunimmt, können die Chip-Abmessungen reduziert werden.
  • Die Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung und den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • In den Figuren zeigen:
    • 1 eine schematische Querschnittsansicht, die die Struktur einer Einheitszelle darstellt, die in einer Halbleitereinheit gemäß Ausführungsform 1 enthalten ist;
    • 2 eine schematische Draufsicht, welche die Struktur der Einheitszelle darstellt, die in der Halbleitereinheit gemäß Ausführungsform 1 enthalten ist;
    • 3 eine schematische Draufsicht, die die Gesamtstruktur der Halbleitereinheit gemäß Ausführungsform 1 darstellt;
    • 4 eine schematische Querschnittsansicht, welche die Struktur der Halbleitereinheit gemäß Ausführungsform 1 darstellt;
    • 5 eine schematische Draufsicht, welche die Struktur der Halbleitereinheit gemäß Ausführungsform 1 darstellt;
    • 6 eine schematische Querschnittsansicht, welche die Struktur der Halbleitereinheit gemäß Ausführungsform 1 darstellt;
    • 7 eine schematische Draufsicht, welche die Struktur der Halbleitereinheit gemäß Ausführungsform 1 darstellt;
    • 8 eine schematische Querschnittsansicht, welche die Struktur der Halbleitereinheit gemäß Ausführungsform 1 darstellt;
    • 9 eine schematische Draufsicht, die eine Struktur einer Halbleitereinheit gemäß Ausführungsform 2 darstellt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Bei den folgenden Ausführungsformen wird eine Siliciumcarbid(SiC)-Halbleitereinheit als eine beispielhafte Halbleitereinheit beschrieben, insbesondere wird als ein Beispiel ein Siliciumcarbid-MOSFET mit n-Kanal beschrieben, dessen erster Leitfähigkeitstyp der n-Typ ist und dessen zweiter Leitfähigkeitstyp der p-Typ ist.
  • Ausführungsform 1
  • Struktur
  • Zunächst wird eine Struktur einer Halbleitereinheit gemäß Ausführungsform 1 beschrieben. 1 ist eine schematische Querschnittsansicht, die eine Struktur einer in der Halbleitereinheit enthaltenen Einheitszelle darstellt. 2 ist eine schematische Draufsicht, bei der es sich um eine Draufsicht von oben auf die in 1 dargestellte Einheitszelle handelt. In 2 ist die Darstellung zum Beispiel von Elektroden und isolierenden Schichten aus 1 weggelassen, und es ist nur jeder in einer Halbleiterschicht ausgebildete Bereich dargestellt.
  • Wie in 1 dargestellt, weist die Einheitszelle ein Substrat 10 vom n-Typ auf, das einen 4H-Polytyp aufweist und aus Siliciumcarbid mit einem geringen Widerstand hergestellt ist. Bei der Ausführungsform 1 handelt es sich bei der ersten Hauptoberfläche des Substrats 10 in einer Ebenen-Richtung um eine (0001)-Ebene, und diese ist um 4° in Bezug auf die Richtung einer c-Achse geneigt, die nicht dargestellt ist.
  • Eine Drift-Schicht 20, die eine Halbleiterschicht vom n-Typ ist und eine Siliciumcarbid-Schicht ist, ist auf der ersten Hauptoberfläche des Substrats 10 angeordnet. Die in den 1 und 2 dargestellte Einheitszelle ist in einer Mehrzahl von Bereichen in einem aktiven Bereich, bei dem es sich um einen vorgegebenen Bereich handelt, in dieser Drift-Schicht 20 angeordnet.
  • Ein Muldenbereich 30 vom p-Typ auf der Zellenseite, der Störstellen vom p-Typ enthält, zum Beispiel Aluminium (Al), ist partiell in einer Oberflächenschicht der Drift-Schicht 20 angeordnet. Wie in 2 dargestellt, weist der Muldenbereich 30 auf der Zellenseite in einer Draufsicht gemäß Ausführungsform 1 die Form eines Rings auf. Da die Mehrzahl von Einheitszellen in dem aktiven Bereich der Drift-Schicht 20 angeordnet ist, wie vorstehend beschrieben, ist eine Mehrzahl der Muldenbereiche 30 auf der Zellenseite in der Drift-Schicht 20 angeordnet. Bei einem Oberflächenschichtbereich, der die benachbarten Muldenbereiche 30 auf der Zellenseite trennt, in der Drift-Schicht 20 handelt es sich um einen Bereich vom n-Typ, auf den als ein zweiter Trennbereich 22 Bezug genommen wird.
  • Einer der Muldenbereiche 30 auf der Zellenseite, der in einer Draufsicht in 2 die Form eines Rings aufweist, ist in einer Querschnittsansicht in 1 durch den Oberflächenschichtbereich der Drift-Schicht 20 in zwei Bereiche geteilt. Der Oberflächenschichtbereich in der Drift-Schicht 20, der einen der Muldenbereiche 30 auf der Zellenseite in einer Querschnittsansicht in zwei Bereiche teilt, das heißt, der Oberflächenschichtbereich, der von der Oberflächenschicht des Muldenbereichs 30 auf der Zellenseite aus in der Tiefenrichtung eindringt, ist ein Bereich vom n-Typ, auf den als ein erster Trennbereich 21 Bezug genommen wird.
  • Bei diesem ersten Trennbereich 21 handelt es sich um einen Bereich, der sich direkt unterhalb einer Schottky-Elektrode 75 befindet, die später zu beschreiben ist. Der erste Trennbereich 21 und der zweite Trennbereich 22 sind zum Beispiel Bereiche, die in Bezug auf die Oberfläche der Drift-Schicht 20 so tief wie die Muldenbereiche 30 auf der Zellenseite sind.
  • Ein Source-Bereich 40 vom n-Typ, der Störstellen vom n-Typ enthält, zum Beispiel Stickstoff (N), ist partiell in der Oberflächenschicht des Muldenbereichs 30 auf der Zellenseite angeordnet. Wie in 1 dargestellt, ist der Source-bereich 40 flacher als der Muldenbereich 30 auf der Zellenseite. Der Source-Bereich 40 ist sandwichartig zwischen dem äußeren Rand und dem inneren Rand von einem der Muldenbereiche 30 auf der Zellenseite angeordnet.
  • Ein Muldenkontaktbereich 35 vom p-Typ, der Störstellen vom p-Typ enthält, zum Beispiel Al, ist in der Oberflächenschicht der Drift-Schicht 20 angeordnet, wünschenswerterweise in der Oberflächenschicht des Muldenbereichs 30 auf der Zellenseite, der sandwichartig zwischen dem Source-Bereich 40 und dem ersten Trennbereich 21 angeordnet ist.
  • Wenngleich die Form des Umrisses der Muldenbereiche 30 auf der Zellenseite etc. in der Draufsicht von 2 ein Quadrat ist, so ist die Form des Umrisses nicht auf ein solches beschränkt, sondern kann auch ein anderes Viereck, wie beispielsweise ein Rechteck, oder ein anderes Polygon sein, wie beispielsweise ein Dreieck.
  • Wie in 1 dargestellt, ist eine Gate-Isolierschicht 50, die zum Beispiel aus Siliciumoxid besteht, auf der Oberfläche des zweiten Trennbereichs 22, des Muldenbereichs 30 auf der Zellenseite und eines Teils des Source-Bereichs 40 und über diese hinweg angeordnet.
  • Eine Gate-Elektrode 60 ist auf der Oberfläche der Gate-Isolierschicht 50 und über dem zweiten Trennbereich 22, dem Muldenbereich 30 auf der Zellenseite und den Enden des Source-Bereichs 40 auf der Seite des zweiten Trennbereichs 22 angeordnet. Auf einen Bereich des Muldenbereichs 30 auf der Zellenseite, der sandwichartig zwischen dem zweiten Trennbereich 22 und dem Source-Bereich 30 angeordnet ist, der sich unterhalb der Gate-Isolierschicht 50 befindet und in dem eine Inversionsschicht gebildet wird, wenn auf EIN geschaltet wird, wird als einen Kanalbereich Bezug genommen.
  • Eine Zwischenisolierschicht 55, die zum Beispiel aus Siliciumoxid besteht, ist so angeordnet, dass sie die Gate-Elektrode 60 auf der Gate-Isolierschicht 50 bedeckt. Eine ohmsche Elektrode 70 für die Source ist auf der Oberfläche eines Bereichs des Source-Bereichs 40, die nicht mit der Gate-Isolierschicht 50 bedeckt ist, und auf der Oberfläche eines Teils des Muldenkontaktbereichs 35 auf der Seite in Kontakt mit dem Source-Bereich 40 angeordnet, um den Kontaktwiderstand zum Siliciumcarbid zu reduzieren. Der Muldenbereich 30 auf der Zellenseite kann durch den Muldenkontaktbereich 35 mit einem geringen Widerstand hindurch leicht Elektronen mit der ohmschen Elektrode 70 für die Source austauschen.
  • Die Schottky-Elektrode 75 ist auf der Oberfläche des ersten Trennbereichs 21 angeordnet und weist eine Schottky-Verbindung mit dem Siliciumcarbid des ersten Trennbereichs 21 auf. Wenngleich es bevorzugt ist, dass die Schottky-Elektrode 75 zumindest die Oberfläche des ersten Trennbereichs 21 bedeckt, ist dies möglicherweise nicht der Fall. Die Schottky-Elektrode 75 ist an einer Position derart angeordnet, dass sie sich sandwichartig zwischen zwei Bereichen der ohmschen Elektrode 70 befindet, die sich in einer Querschnittsansicht getrennt voneinander befinden.
  • Eine Source-Elektrode 80 ist auf der ohmschen Elektrode 70 für die Source, der Schottky-Elektrode 75 und der Zwischenisolierschicht 55 angeordnet. Diese Source-Elektrode 80 stellt einen elektrischen Kurzschluss der ohmschen Elektrode 70 für die Source mit der Schottky-Elektrode 75 her. Mit anderen Worten, die ohmsche Elektrode 70 für die Source ist durch die Source-Elektrode 80 mit der ohmschen Elektrode 75 elektrisch verbunden.
  • Eine Drain-Elektrode 85 ist durch eine rückseitige ohmsche Elektrode 73 hindurch auf einer zweiten Hauptoberfläche, die der ersten Hauptoberfläche des Substrats 10 gegenüberliegt, das heißt, auf der Rückseite des Substrats 10 ausgebildet.
  • Bei der Einheitszelle, die wie vorstehend aufgebaut ist, handelt es sich um einen MOSFET, und es handelt sich um ein Halbleiter-Schaltelement, das eine SBD enthält. Der zweite Trennbereich 22 ist ein Teil eines Pfads, durch den hindurch der EIN-Strom fließt, wenn der MOSFET auf EIN geschaltet wird, während der erste Trennbereich 21 ein Teil eines Pfads ist, durch den hindurch der unipolare Strom fließt, bei dem es sich um einen Freilaufstrom der SBD handelt, die später im Detail beschrieben wird.
  • 3 ist eine schematische Draufsicht, bei der es sich um eine Draufsicht von der oberen Seite aus, das heißt, von der ersten Hauptoberfläche des Substrats 10 aus, auf die Gesamtstruktur der Halbleitereinheit gemäß Ausführungsform 1 handelt. Die gestrichelte Linie in 3 zeigt die Umrisslinie eines aktiven Bereichs 20a an, in dem die vorstehend beschriebene Einheitszelle in einer Mehrzahl von Bereichen angeordnet ist. Die Source-Elektrode 80 und die Gate-Elektrode 60, die in 3 nicht dargestellt ist, sind so angeordnet, dass sie in einer Draufsicht den aktiven Bereich 20a bedecken.
  • Mit anderen Worten, die Source-Elektrode 80 und die Gate-Elektrode 60, die in der Mehrzahl von Einheitszellen enthalten sind, werden über dem aktiven Bereich 20a angeordnet. Bei der vorliegenden Anmeldung wird auf einen Bereich der gesamten Halbleitereinheit, mit Ausnahme des aktiven Bereichs 20a, in dem die Mehrzahl von Einheitszellen periodisch angeordnet ist, als einen unzulässigen Bereich Bezug genommen, der nachstehend noch zu beschreiben ist.
  • Wie in 3 dargestellt, ist eine Gate-Leitung 82, die von der Source-Elektrode 80 elektrisch isoliert ist, oberhalb der ersten Hauptoberfläche des Substrats 10 angeordnet. Die Gate-Leitung 82 umgibt den aktiven Bereich 20a mit Ausnahme eines Öffnungsbereichs 82a, bei dem es sich in einer Draufsicht um einen Teil der Ränder des aktiven Bereichs 20a handelt. Eine Leitung 81 ist entlang der Gate-Leitung 82 so angeordnet, dass sie dem aktiven Bereich 20a in einer Draufsicht in Bezug auf die Gate-Leitung 82 gegenüberliegt, und ist durch den Öffnungsbereich 82a mit der Source-Elektrode 80 elektrisch verbunden. Diese Leitung 81 ist mit ersten ohmschen Elektroden 71 und ersten Schottky-Elektroden 76 und außerdem mit der Source-Elektrode 80 elektrisch verbunden, die später beschrieben werden.
  • Bei der folgenden Beschreibung bezeichnet ein Verbindungsbereich 81a einen Bereich der Leitung 81, wobei der Bereich die ersten ohmschen Elektroden 71 und die ersten Schottky-Elektroden 76 mit der Source-Elektrode 80 verbindet. Dieser Verbindungsbereich 81a ist durch den Öffnungsbereich 82a gemäß der Ausführungsform 1 gebildet. Der Verbindungsbereich 81a und der Öffnungsbereich 82a sind auf der einer mit der Gate-Leitung 82 verbundenen Gate-Kontaktstelle 83 gegenüberliegenden Seite in Bezug auf den aktiven Bereich 20a angeordnet.
  • Der Verbindungsbereich 81a und der Öffnungsbereich 82a können in den anderen Bereichen angeordnet sein oder können in einer Mehrzahl von Bereichen angeordnet sein. Die Source-Elektrode 80 und die Leitung 81 können aus einer Metallleitung gebildet sein, oder es kann eine weitere Metallleitung zwischen die Source-Elektrode 80 und die Leitung 81 geschaltet sein. Es ist möglich, dass die Gate-Leitung 82 nicht um den aktiven Bereich 20a herum angeordnet ist. Die Länge der Gate-Leitung 82 kann zum Beispiel geringer als jene sein, die in 3 dargestellt ist, wobei die Gate-Leitung 82 entlang eines Teils des äußeren Rands des aktiven Bereichs 20a angeordnet ist.
  • 4 ist eine schematische Querschnittsansicht entsprechend einer Linie a-a' gemäß 3. 4 stellt eine Struktur eines Anschlussbereichs des aktiven Bereichs 20a dar, das heißt, eine Struktur der Gate-Leitung 82 und von Bereichen benachbart zu der Gate-Leitung 82 in dem Anschlussbereich eines Chips. 5 ist eine schematische Draufsicht auf den in 4 dargestellten Bereich und stellt hauptsächlich jeden der Bereiche dar, die in der Drift-Schicht 20 angeordnet sind, bei der es sich um eine Halbleiterschicht handelt.
  • 6 ist eine schematische Querschnittsansicht entsprechend einer Linie b-b' gemäß 3. 6 stellt eine Struktur des Anschlussbereichs des aktiven Bereichs 20a dar, das heißt, eine Struktur des Öffnungsbereichs 82a und von Bereichen benachbart zu dem Öffnungsbereich 82a in dem Anschlussbereich des Chips. 7 ist eine schematische Draufsicht auf den in 6 dargestellten Bereich und stellt hauptsächlich jeden der Bereiche dar, die in der Drift-Schicht 20 angeordnet sind, bei der es sich um eine Halbleiterschicht handelt. 8 ist eine schematische Querschnittsansicht, die eine Struktur entsprechend der Linie c-c' gemäß 5 darstellt.
  • Wie in den 4 bis 7 dargestellt, ist ein großflächiger Muldenbereich 31 vom p-Typ, dessen Fläche größer als jene der Muldenbereiche 30 auf der Zellenseite ist, um den aktiven Bereich 20a herum so angeordnet, dass ein dritter Trennbereich 25 mit den Muldenbereichen 30 auf der Zellenseite in den Einheitszellen am äußersten Umfang sandwichartig angeordnet ist. Der dritte Trennbereich 25 ist ein Bereich der Drift-Schicht 20 und ist so breit wie der zweite Trennbereich 22.
  • Ein JTE-Bereich (Junction Termination Extension Bereich) 32 vom p-Typ, dessen Störstellenkonzentration gering als jene des großflächigen Muldenbereichs 31 ist, ist am äußeren Rand des großflächigen Muldenbereichs 31 in der Halbleitereinheit als ein Anschlussbereich angeordnet und ist mit dem großflächigen Muldenbereich 31 verbunden.
  • Ein Muldenbereich vom p-Typ, der sowohl den großflächigen Muldenbereich 31 als auch den JTE-Bereich 32 aufweist, ist in einer Draufsicht von dem aktiven Bereich 20a in der Oberflächenschicht der Drift-Schicht 20 getrennt und ist in einem Bereich angeordnet, der die Ränder des aktiven Bereichs 20a umgibt. Der Muldenbereich vom p-Typ, der sowohl den großflächigen Muldenbereich 31 als auch den JTE-Bereich 32 aufweist, kann in dem Bereich angeordnet sein, der die Ränder des aktiven Bereichs 20a umgibt, kann jedoch zum Beispiel in der Nähe eines Teils der Ränder des aktiven Bereichs 20a angeordnet sein.
  • Wie in den 4 bis 7 dargestellt, ist die Gate-Leitung 82 oberhalb des gesamten Bereichs des großflächigen Muldenbereichs 31 und des JTE-Bereichs 32 angeordnet. Gemäß Ausführungsform 1 ist die Gate-Leitung 82 zum Beispiel durch die Gate-Elektrode 60 und die Zwischenisolierschicht 55 hindurch oberhalb des großflächigen Muldenbereichs 31 angeordnet und ist durch ein Gate-Kontaktloch 95, das in einem Teil der Zwischenisolierschicht 55 geöffnet ist, mit der Gate-Elektrode 60 verbunden.
  • Bei einem zweiten Bereich des Muldenbereichs, der sich auf der Seite des aktiven Bereichs 20a befindet, handelt es sich gemäß Ausführungsform 1 um einen Bereich des großflächigen Muldenbereichs 31 nahe bei dem aktiven Bereich 20a in Bezug auf die Gate-Leitung 82 (auf diesen Bereich wird im Folgenden als ein „innerer Bereich des großflächigen Muldenbereichs 31“ Bezug genommen). Bei einem ersten Bereich des Muldenbereichs, der sich auf der dem aktiven Bereich 20a gemäß Ausführungsform 1 gegenüberliegenden Seite befindet, handelt es sich um eine Kombination des JTE-Bereichs 32 und eines Bereichs des großflächigen Muldenbereichs 31 nahe bei dem JTE-Bereich 32 in Bezug auf die Gate-Leitung 82 (auf diesen Bereich wird im Folgenden als ein „äußerer Bereich des großflächigen Muldenbereichs 31“ Bezug genommen).
  • Die vorliegende Erfindung ist nicht auf die vorstehende Beschreibung beschränkt. Die Gate-Leitung 82 kann zum Beispiel oberhalb sowohl des großflächigen Muldenbereichs 31 als auch des JTE-Bereichs 32 oder oberhalb des JTE-Bereichs 32 angeordnet sein. Dementsprechend können der erste und der zweite Bereich des Muldenbereichs gemäß der vorliegenden Erfindung gegenüber den vorstehenden Strukturen bei Bedarf verändert werden. Es ist auch möglich, dass der Muldenbereich in Bezug auf die Gate-Leitung 82 nicht aufgeteilt ist.
  • Wie in den 4 und 6 dargestellt, ist der innere Bereich des großflächigen Muldenbereichs 31 durch zweite Muldenkontaktlöcher 91, die zum Beispiel in der Zwischenisolierschicht 55 auf dem inneren Bereich angeordnet sind, auf ohmsche Weise mit der Source-Elektrode 80 verbunden. Hierbei sind ein zweiter Muldenkontaktbereich 37 und eine zweite ohmsche Elektrode 72 zwischen jedem von den zweiten Muldenkontaktlöchern 91 und dem inneren Bereich des großflächigen Muldenbereichs 31 angeordnet. Mit anderen Worten, die zweiten ohmschen Elektroden sind oberhalb des inneren Bereichs des großflächigen Muldenbereichs 31 angeordnet und sind mit dem inneren Bereich und außerdem mit der Source-Elektrode 80 elektrisch verbunden.
  • Wie in den 5 und 7 dargestellt, ist eine Mehrzahl der zweiten Muldenkontaktbereiche 37 gemäß Ausführungsform 1 in einer Draufsicht entlang der Gate-Leitung 82 angeordnet. Die Fläche des zweiten Muldenkontaktbereichs 37, die Fläche der zweiten ohmschen Elektrode 72 und die Fläche des zweiten Muldenkontaktlochs 91 stimmen in einer Draufsicht nahezu miteinander überein. So sind eine Mehrzahl der zweiten ohmschen Elektroden 72 und eine Mehrzahl der zweiten Muldenkontaktlöcher 91 in einer Draufsicht in einer ähnlichen Weise entlang der Gate-Leitung 82 angeordnet.
  • In der Zwischenisolierschicht 55 etc. oberhalb des inneren Bereichs des großflächigen Muldenbereichs 31 sind zweite SBD-Kontaktlöcher 93 an Positionen angeordnet, die von den Muldenbereichen 30 auf der Zellenseite weiter entfernt sind als die zweiten Muldenkontaktlöcher 91, zum Beispiel 20 µm entfernt. Des Weiteren liegen zweite freiliegende Bereiche 24, bei denen es sich um einen Bereich der Drift-Schicht 20 handelt, in Bereichen des großflächigen Muldenbereichs 31 frei, die den zweiten SBD-Kontaktlöchern 93 entsprechen.
  • Diese zweiten freiliegenden Bereiche 24 sind von dem großflächigen Muldenbereich 31 eingeschlossen und sind Bereiche vom n-Typ, die aus dem Fehlen einer Injektion vom p-Typ zur Bildung des großflächigen Muldenbereichs 31 resultieren. Demzufolge sind die zweiten freiliegenden Bereiche 24 in dem großflächigen Muldenbereich 31 so angeordnet, dass sie in der Tiefenrichtung von der Oberflächenschicht des großflächigen Muldenbereichs 31 aus eindringen.
  • Wie in den 4 und 6 dargestellt, ist eine zweite Schottky-Elektrode 77 auf jedem von den zweiten freiliegenden Bereichen 24 angeordnet, die in dem inneren Bereich des großflächigen Muldenbereichs 31 freiliegen. Diese zweiten Schottky-Elektroden 77 sind durch die zweiten SBD-Kontaktlöcher 93 mit der Source-Elektrode 80 elektrisch verbunden. So ist eine SBD-Diode, die von dem großflächigen Muldenbereich 31 in dem unzulässigen Bereich eingeschlossen ist, mit der Source-Elektrode 80 elektrisch verbunden. Das Diffusionspotential dieser SBD-Diode ist geringer als jenes eines in Siliciumcarbid ausgebildeten pn-Übergangs.
  • Wie in den 5 und 7 dargestellt, ist eine Mehrzahl der zweiten freiliegenden Bereiche 24 gemäß Ausführungsform 1 in einer Draufsicht entlang der Gate-Leitung 82 angeordnet. Die Fläche des zweiten freiliegenden Bereichs 24, die Fläche der zweiten Schottky-Elektrode 77 und die Fläche des zweiten SBD-Kontaktlochs 93 stimmen in einer Draufsicht nahezu miteinander überein. So sind eine Mehrzahl der zweiten Schottky-Elektroden 77 und eine Mehrzahl der zweiten SBD-Kontaktlöcher 93 in einer Draufsicht in einer ähnlichen Weise entlang der Gate-Leitung 82 angeordnet.
  • Die zweiten freiliegenden Bereiche 24, die zweiten Schottky-Elektroden 77 und die zweiten SBD-Kontaktlöcher 93 sind näher bei der Gate-Leitung 82 angeordnet als die zweiten Muldenkontaktbereiche 37, die zweiten ohmschen Elektroden 72 und die zweiten Muldenkontaktlöcher 91.
  • Wie in den 4 und 6 dargestellt, ist eine Feldisolierschicht 52, die dicker als die Gate-Isolierschicht 50 ist, an einer Position, die in einer Draufsicht entfernter von dem aktiven Bereich 20a als von den zweiten Muldenkontaktlöchern 91 und den zweiten SBD-Kontaktlöchern 93 ist, als eine Schicht angeordnet, die sich höher als die Drift-Schicht 20 und der großflächige Muldenbereich 31 und tiefer als die Gate-Elektrode 60 befindet.
  • Erste SBD-Kontaktlöcher 92 sind in der Feldisolierschicht 52 und der Zwischenisolierschicht 55 an einem äußeren Bereich des großflächigen Muldenbereichs 31 angeordnet. Erste freiliegende Bereiche 23, bei denen es sich um einen Teil der Drift-Schicht 20 handelt, liegen in Bereichen des großflächigen Muldenbereichs 31 frei, die den ersten SBD-Kontaktlöchern 92 entsprechen.
  • Diese ersten freiliegenden Bereiche 23 sind von dem großflächigen Muldenbereich 31 eingeschlossen und sind Bereiche vom n-Typ, die aus dem Fehlen einer Injektion vom p-Typ zur Bildung des großflächigen Muldenbereichs 31 resultieren. Demzufolge sind die ersten freiliegenden Bereiche 23 in dem großflächigen Muldenbereich 31 so angeordnet, dass sie in der Tiefenrichtung von der Oberflächenschicht des großflächigen Muldenbereichs 31 aus eindringen.
  • Wie in den 4 und 6 dargestellt, ist die erste Schottky-Elektrode 76 auf jedem der ersten freiliegenden Bereiche 23 angeordnet, die in dem äußeren Bereich des großflächigen Muldenbereichs 31 freiliegen. Diese ersten Schottky-Elektroden 76 sind durch die ersten SBD-Kontaktlöcher 92 mit der Leitung 81 elektrisch verbunden. Da die Leitung 81 mit der Source-Elektrode 80 verbunden ist, wie vorstehend beschrieben, sind die ersten Schottky-Elektroden 76 ebenfalls mit der Source-Elektrode 80 elektrisch verbunden. So ist die SBD-Diode, die von dem großflächigen Muldenbereich 31 in dem unzulässigen Bereich eingeschlossen ist, mit der Source-Elektrode 80 elektrisch verbunden. Das Diffusionspotential dieser SBD-Diode ist geringer als jenes des in Siliciumcarbid ausgebildeten pn-Übergangs.
  • Wie in 8 dargestellt, ist der äußere Bereich des großflächigen Muldenbereichs 31 durch erste Muldenkontaktlöcher 90, die in der Feldisolierschicht 52 und der Zwischenisolierschicht 55 im äußeren Bereich angeordnet sind, auf ohmsche Weise mit der Leitung 81 verbunden. Hierbei sind ein erster Muldenkontaktbereich 36 und die erste ohmsche Elektrode 71 zwischen jedem von den ersten Muldenkontaktlöchern 90 und dem äußeren Bereich des großflächigen Muldenbereichs 31 angeordnet.
  • Mit anderen Worten, die ersten ohmschen Elektroden 71 sind oberhalb des äußeren Bereichs des großflächigen Muldenbereichs 31 angeordnet und sind mit dem äußeren Bereich und außerdem mit der Leitung 81 und der Source-Elektrode 80 elektrisch verbunden.
  • Wie in den 5 und 7 dargestellt, sind eine Mehrzahl der ersten Muldenkontaktbereiche 36 und eine Mehrzahl der ersten freiliegenden Bereiche 23 gemäß Ausführungsform 1 in einer Draufsicht abwechselnd entlang der Gate-Leitung 82 angeordnet. Die Fläche des ersten Muldenkontaktbereichs 36, die Fläche der ersten ohmschen Elektrode 71 und die Fläche des ersten Muldenkontaktlochs 90 stimmen in einer Draufsicht nahezu miteinander überein.
  • Die Fläche des ersten freiliegenden Bereichs 23, die Fläche der ersten Schottky-Elektrode 76 und die Fläche des ersten SBD-Kontaktlochs 92 stimmen in einer Draufsicht nahezu miteinander überein. So ist eine Mehrzahl der ersten ohmschen Elektroden 71 und eine Mehrzahl der ersten Schottky-Elektroden 76 in einer Draufsicht ebenfalls abwechselnd entlang der Gate-Leitung angeordnet.
  • Die ersten ohmschen Elektroden 71 und die ersten Schottky-Elektroden 76 sind bei der vorstehenden Beschreibung auf dem großflächigen Muldenbereich 31 angeordnet. Die ersten ohmschen Elektroden 71 und die ersten Schottky-Elektroden 76 sind jedoch nicht darauf beschränkt, sondern sie können auch auf dem JTE-Bereich angeordnet sein.
  • Bei der vorstehenden Beschreibung wird Siliciumcarbid als ein Material für eine Halbleitereinheit verwendet. Das Material ist jedoch nicht auf dieses beschränkt, sondern es kann auch ein anderes Material mit einer breiten Bandlücke sein, wie beispielsweise Silicium (Si), Galliumnitrid (GaN) oder Diamant.
  • Herstellungsverfahren
  • Als Nächstes wird ein Verfahren zur Herstellung eines MOSFET beschrieben, der eine SBD enthält, bei der es sich um eine Halbleitereinheit gemäß Ausführungsform 1 handelt. Die folgenden numerischen Werte sind Beispiele, und die vorliegende Erfindung ist nicht auf diese beschränkt.
  • Zunächst wird das Substrat 10 hergestellt, dessen erste Hauptoberfläche in einer Ebenen-Richtung eine (0001)-Ebene ist. Das Substrat 10 weist einen 4H-Polytyp auf, ist vom n-Typ und ist aus Siliciumcarbid mit einem geringen Widerstand hergestellt. Die Drift-Schicht 20, die aus Siliciumcarbid mit einer Dicke von 5 µm bis 50 µm besteht, wird auf der ersten Hauptoberfläche dieses Substrats 10 mit einer Konzentration von Störstellen vom n-Typ in einem Bereich von 1 × 1015 cm-3 bis 1 × 1017 cm-3mittels chemischer Gasphasenabscheidung (CVD) epitaxial aufgewachsen.
  • Als Nächstes wird auf der Oberfläche der Drift-Schicht 20 unter Verwendung zum Beispiel eines Photoresists eine Implantationsmaske gebildet. Danach werden Störstellen vom p-Typ, zum Beispiel Al, durch Ionenimplantation eingebracht, um die Muldenbereiche 30 auf der Zellenseite und den großflächigen Muldenbereich 31 zu bilden. Hierbei liegt die Tiefe des durch Ionenimplantation eingebrachten Al ungefähr in einem Bereich von 0,5 µm bis 3 µm, wobei diese Tiefe nicht über die Dicke der Drift-Schicht 20 hinausgeht. Die Störstellenkonzentration des durch Ionenimplantation eingebrachten Al liegt in einem Bereich von 1 × 1017 cm-3 bis 1 × 1019 cm-3, wobei diese Störstellenkonzentration höher als die Störstellenkonzentration der Drift-Schicht 20 ist. Danach wird die Implantationsmaske entfernt.
  • Als Nächstes wird auf der Oberfläche der Drift-Schicht 20 unter Verwendung zum Beispiel eines Photoresists eine Implantationsmaske gebildet. Danach werden Störstellen vom p-Typ, zum Beispiel Al, durch Ionenimplantation eingebracht, um den JTE-Bereich 32 zu bilden. Hierbei liegt die Tiefe des durch Ionenimplantation eingebrachten Al ungefähr in einem Bereich von 0,5 µm bis 3 µm, wobei diese Tiefe nicht über die Dicke der Drift-Schicht 20 hinausgeht. Die Störstellenkonzentration des durch Ionenimplantation eingebrachten Al liegt in einem Bereich von 1 × 1016 cm-3 bis 1 × 1018 cm-3, wobei diese Störstellenkonzentration höher als die Störstellenkonzentration der Drift-Schicht 20 und geringer als die Al-Konzentration der Muldenbereiche 30 auf der Zellenseite ist. Danach wird die Implantationsmaske entfernt.
  • Als Nächstes wird auf der Oberfläche der Drift-Schicht 20 unter Verwendung zum Beispiel eines Photoresists eine Implantationsmaske gebildet. Danach werden Störstellen vom n-Typ, zum Beispiel N, durch Ionenimplantation eingebracht, um die Source-Bereiche 40 zu bilden. Die Tiefe des durch Ionenimplantation eingebrachten N ist geringer als die Dicke der Muldenbereiche 30 auf der Zellenseite.
  • Die Störstellenkonzentration des durch Ionenimplantation eingebrachten N liegt in einem Bereich von 1 × 1018 cm-3 bis 1 × 1021 cm-3, wobei diese Störstellenkonzentration über die Störstellenkonzentration der Muldenbereiche 30 auf der Zellenseite hinausgeht. Danach wird die Implantationsmaske entfernt.
  • Als Nächstes wird auf der Oberfläche der Drift-Schicht 20 unter Verwendung zum Beispiel eines Photoresists eine Implantationsmaske gebildet. Danach werden Störstellen vom p-Typ, zum Beispiel Al, durch Ionenimplantation eingebracht, um die Muldenkontaktbereiche 35, die ersten Muldenkontaktbereiche 36 und die zweiten Muldenkontaktbereiche 37 zu bilden. Danach wird die Implantationsmaske entfernt.
  • Die Muldenkontaktbereiche 35 sind so angeordnet, dass ein guter elektrischer Kontakt mit den Muldenbereichen 30 auf der Zellenseite und den ohmschen Elektroden 70 für die Source erhalten wird. So ist es bevorzugt, die Konzentration von Störstellen vom p-Typ für die Muldenkontaktbereiche 35 höher als für die Muldenbereiche 30 auf der Zellenseite vorzugeben. In einer ähnlichen Weise ist es bevorzugt, die Konzentration von Störstellen vom p-Typ für die ersten Muldenkontaktbereiche 36 und die zweiten Muldenkontaktbereiche 37 höher vorzugeben als für den großflächigen Muldenbereich 31.
  • Wenn die Störstellen vom p-Typ bei den Prozessen durch Ionenimplantation eingebracht werden, wird das Substrat 10 oder die Drift-Schicht 20 bevorzugt auf 150 °C oder eine höhere Temperatur erwärmt, und dann wird die Ionenimplantation durchgeführt, um den Widerstand zum Beispiel der Muldenkontaktbereiche 35 zu reduzieren.
  • Als Nächstes wird mittels einer Wärmebehandlungsvorrichtung ein Tempervorgang (1300 °C bis 1900 °C) in einer inerten Gasatmosphäre, wie beispielsweise Argon (Ar), über einen Zeitraum von 30 Sekunden bis 1 Stunde hinweg durchgeführt. Dieser Tempervorgang aktiviert die durch Ionenimplantation eingebrachten ersten und zweiten Störstellen elektrisch.
  • Danach wird die Feldisolierschicht 52, die aus Siliciumdioxid hergestellt ist und eine Dicke in einem Bereich von ungefähr 0,5 µm bis 2 µm aufweist, in einem Bereich, der dem unzulässigen Bereich entspricht, zum Beispiel mittels CVD oder photolithographischer Techniken gebildet. Nach der Bildung der Feldisolierschicht 52 auf der gesamten Oberfläche kann ein Bereich der Feldisolierschicht 52, der dem Zellenbereich, das heißt, dem aktiven Bereich 20a entspricht, zum Beispiel mittels photolithographischer Techniken oder mittels eines Ätzvorgangs entfernt werden.
  • Als Nächstes wird die Oberfläche des Siliciumcarbids, das nicht mit der Feldisolierschicht 52 bedeckt ist, thermisch oxidiert, um ein Siliciumoxid, das zu der Gate-Isolierschicht 50 werden soll, mit einer gewünschten Dicke zu bilden. Danach wird mittels CVD bei geringem Druck eine polykristalline Siliciumschicht, die eine Leitfähigkeit aufweist, auf der Gate-Isolierschicht 50 gebildet und wird strukturiert, um die Gate-Elektrode 60 zu bilden. Dann wird die Zwischenisolierschicht 55 mittels CVD bei geringem Druck gebildet.
  • Als Nächstes werden Kontaktlöcher so gebildet, dass sie die Zwischenisolierschicht 55 und die Gate-Isolierschicht 50 durchdringen und bis zu den Muldenkontaktbereichen 35 und den Source-Bereichen 40 reichen. Gleichzeitig werden die ersten Muldenkontaktlöcher 90 und die zweiten Muldenkontaktlöcher 91 gebildet.
  • Nach der Bildung einer Metallschicht, die hauptsächlich Ni enthält, zum Beispiel durch Sputtern wird diese Schicht bei einer Temperatur in einem Bereich von 600 °C bis 1100 °C thermisch behandelt. Danach wird die Metallschicht, die hauptsächlich Ni enthält, mit der Siliciumcarbid-Schicht in den Kontaktlöchern reagiert, um ein Silicid zwischen der Siliciumcarbid-Schicht und der Metallschicht zu bilden. Dann wird die verbliebene Metallschicht auf der Zwischenisolierschicht 55 mit Ausnahme des gebildeten Silicids mittels eines Nassätzvorgangs entfernt. Demzufolge werden die ohmschen Elektroden 70, die ersten ohmschen Elektroden 71 und die zweiten ohmschen Elektroden 72 gebildet. Nachfolgend wird auf der rückwärtigen Oberfläche, bei der es sich um die zweite Hauptoberfläche des Substrats 10 handelt, ein Metall gebildet, das hauptsächlich Ni enthält, und wird thermisch behandelt, um die rückseitige ohmsche Oberflächenelektrode 73 auf der rückwärtigen Oberfläche des Substrats 10 zu bilden.
  • Als Nächstes werden Bereiche, die zu den ersten Trennbereichen 21 und ihren umgebenden oberen Bereichen, den ersten SBD-Kontaktlöchern 92 und den zweiten SBD-Kontaktlöchern 93 werden sollen, mittels einer Strukturierung unter Verwendung zum Beispiel eines Photoresists von der Zwischenisolierschicht 55 und der Gate-Isolierschicht 50 entfernt.
  • Gleichzeitig wird ein Bereich, der zu dem Gate-Kontaktloch 95 werden soll, mittels einer Strukturierung unter Verwendung zum Beispiel eines Photoresists von der Zwischenisolierschicht 55 entfernt. Bei dem Entfernungsverfahren handelt es sich bevorzugt um einen Nassätzvorgang, der die Oberfläche des Siliciumcarbids, die zu der Grenzfläche einer SBD werden soll, nicht schädigt.
  • Als Nächstes werden die Schottky-Elektroden 75, die ersten Schottky-Elektroden 76 und die zweiten Schottky-Elektroden 77 durch eine Abscheidung zum Beispiel durch Sputtern gebildet. Zum Beispiel werden bevorzugt Titan (Ti), Molybdän (Mo) und Nickel (Ni) als Materialien für die Schottky-Elektroden 75 verwendet.
  • Danach wird durch Sputtern oder durch eine Gasphasenabscheidung ein Verdrahtungsmetall, das zum Beispiel aus Al besteht, auf der Oberfläche des Substrats 10 gebildet, die bisher bearbeitet worden ist, und wird mittels photolithographischer Techniken strukturiert, um die Source-Elektrode 80, die Leitung 81 und die Gate-Leitung 82 zu bilden, die miteinander verbunden werden.
  • Hierbei befindet sich die Source-Elektrode 80 in Kontakt mit den ohmschen Elektroden 70, den zweiten ohmschen Elektroden 72, den Schottky-Elektroden 75 und den zweiten Schottky-Elektroden 77. Die Leitung 81 befindet sich in Kontakt mit den ersten ohmschen Elektroden 71 und den ersten Schottky-Elektroden 76. Die Gate-Leitung 82 befindet sich in Kontakt mit der Gate-Elektrode 60.
  • Ferner wird die Drain-Elektrode 85, bei der es sich um eine Metallschicht handelt, auf einer Oberfläche der rückseitigen ohmschen Elektrode 73 gebildet, die auf der rückwärtigen Oberfläche des Substrats 10 ausgebildet ist, so dass die in den 1 bis 8 dargestellten Halbleitereinheiten fertiggestellt werden.
  • Funktionsweisen
  • Als Nächstes werden Funktionsweisen des MOSFET, der die SBD enthält, bei der es sich um eine Halbleitereinheit gemäß Ausführungsform 1 handelt, in drei Zustände unterteilt und einfach beschrieben.
  • Bei dem ersten Zustand handelt es sich um einen Zustand, in dem an der Drain-Elektrode 85 eine höhere Spannung anliegt als an der Source-Elektrode 80 und an der Gate-Elektrode 60 eine positive Spannung anliegt, die höher als ein Schwellenwert oder gleich diesem ist. Auf diesen Zustand wird im Folgenden als einen „EIN-Zustand“ Bezug genommen.
  • In diesem EIN-Zustand ist in dem Muldenbereich 30 auf der Zellenseite in der Nähe der Gate-Elektrode 60 ein Kanalbereich ausgebildet, und zwischen dem Source-Bereich 40 vom n-Typ und dem zweiten Trennbereich 22 vom n-Typ ist ein Pfad ausgebildet, durch den Elektronen fließen, die Ladungsträger sind. Da ein elektrisches Feld, das in einer Richtung orientiert ist, in der an einem Schottky-Übergang ein Strom kaum fließt, an der enthaltenen SBD anliegt, das heißt, da ein elektrisches Feld, das in einer entgegengesetzten Richtung orientiert ist (eine Sperrvorspannung), an der SBD anliegt, fließt der Strom nicht durch die SBD.
  • Die Elektronen, die von der Source-Elektrode 80 zu der Drain-Elektrode 85 fließen, starten von der Source-Elektrode 80 aus und erreichen die Drain-Elektrode 85 durch die ohmschen Elektroden 70, die Source-Bereiche 40, die Kanalbereiche, die zweiten Trennbereiche 22, die Drift-Schicht 20 und das Substrat 10 hindurch gemäß dem elektrischen Feld, das durch die an der Drain-Elektrode 85 anliegende positive Spannung erzeugt wird.
  • So ermöglicht das Anlegen der positiven Spannung an der Gate-Elektrode 60, dass der EIN-Strom von der Drain-Elektrode 85 zu der Source-Elektrode 80 fließt. Hierbei wird auf die Spannung, die zwischen der Source-Elektrode 80 und der Drain-Elektrode 85 anzulegen ist, als eine EIN-Spannung Bezug genommen, und auf einen Wert, der durch Dividieren der EIN-Spannung durch eine Dichte des EIN-Stroms erhalten wird, wird als einen EIN-Widerstand Bezug genommen.
  • Der EIN-Widerstand ist gleich einer Summe von Widerständen auf einem Pfad, auf dem die Elektronen fließen. Da ein Produkt des EIN-Widerstands und des Quadrats des EIN-Stroms gleich dem Leitungsverlust ist, der verbraucht wird, wenn der MOSFET mit Energie versorgt wird, ist der EIN-Widerstand bevorzugt gering. Der EIN-Strom fließt nur durch den aktiven Bereich 20a mit dem Kanal und fließt nicht durch den unzulässigen Bereich.
  • Bei dem zweiten Zustand handelt es sich um einen Zustand, in dem eine Spannung, die höher als die Spannung der Source-Elektrode 80 ist, an der Drain-Elektrode 85 anliegt und eine Spannung, die niedriger als der Schwellenwert oder gleich diesem ist, an der Gate-Elektrode 60 anliegt. Auf diesen Zustand wird im Folgenden als einen „AUS-Zustand“ Bezug genommen.
  • Wenngleich der EIN-Strom aufgrund dessen, dass der Kanalbereich in dem Muldenbereich 30 auf der Zellenseite in diesem AUS-Zustand nicht ausgebildet ist, nicht fließt, liegt in einer ähnlichen Weise wie bei dem EIN-Zustand eine hohe Spannung zwischen der Source-Elektrode 80 und der Drain-Elektrode 85 des MOSFET an. Da die Spannung der Gate-Elektrode 60 nahezu gleich der Spannung der Source-Elektrode 80 ist, liegt hierbei eine hohe Spannung auch zwischen der Gate-Elektrode 60 und der Drain-Elektrode 85 an.
  • In dem aktiven Bereich 20a liegt eine Sperrvorspannung an dem zwischen den Muldenbereichen 30 auf der Zellenseite und der Drift-Schicht 20 gebildeten pn-Übergang an, und eine dicke Verarmungsschicht breitet sich mit einer vergleichsweise geringen Konzentration in Richtung zu der Drift-Schicht 20 hin aus. Die Ausbreitung der Verarmungsschicht kann verhindern, dass die hohe Spannung an der Gate-Isolierschicht 50 anliegt.
  • Da die zweiten Trennbereiche 22, die sich direkt unterhalb der Gate-Isolierschicht 50 befinden, nicht vom p-Typ sind, liegt ein elektrisches Feld an der Gate-Isolierschicht 50 auf den zweiten Trennbereichen 22 an, das vergleichsweise höher als jenes an der Gate-Isolierschicht 50 auf den Muldenbereichen 30 auf der Zellenseite ist. Eine geeignete Konzipierung der Breite der zweiten Trennbereiche 22 kann jedoch das an der Gate-Isolierschicht 50 auf den zweiten Trennbereichen 22 anliegende elektrische Feld unter Verwendung der Verarmungsschicht, die sich von den Muldenbereichen 30 auf der Zellenseite in der lateralen Richtung zu den zweiten Trennbereichen 22 hin erstreckt, so reduzieren, dass es kleiner als ein gewünschter Wert oder gleich diesem ist.
  • Da sich die dünne Verarmungsschicht außerdem nicht nur über die Drift-Schicht 20 und die zweiten Trennschichten 22, sondern auch die Muldenbereiche 30 vom p-Typ auf der Zellenseite ausbreitet, die eine vergleichsweise hohe Konzentration aufweisen, entstehen in einem Prozess eines Wechsels in den AUS-Zustand positive Löcher aus der in den Muldenbereichen 30 auf der Zellenseite ausgebildeten Verarmungsschicht. Die Halbleitereinheit, die wie vorstehend aufgebaut ist, ermöglicht jedoch, dass diese positiven Löcher durch die Muldenkontaktbereiche 35 zu der Source-Elektrode 80 hin ausgestoßen werden.
  • Mit anderen Worten, die Bildung des elektrischen Kontakts zwischen den Muldenbereichen 30 auf der Zellenseite und der Source-Elektrode 80 durch die Muldenkontaktbereiche 35 hindurch kann die an der Gate-Isolierschicht 50 auf den Muldenbereichen 30 auf der Zellenseite in dem AUS-Zustand anliegende Spannung reduzieren.
  • Ferner relaxiert eine Verarmung des großflächigen Muldenbereichs 31 und eines Teils des JTE-Bereichs 32 ebenso wie der Drift-Schicht 20 in dem unzulässigen Bereich eines Anschlussbereichs eines Chips, die in den 4 bis 8 dargestellt sind, die Konzentration eines elektrischen Felds in einem Elementanschlussbereich und unterbindet eine Verringerung der Durchschlagspannung.
  • Hierbei werden die positiven Löcher, die in der Verarmungsschicht des großflächigen Muldenbereichs 31 und des JTE-Bereichs 32 entstehen, durch die ersten ohmschen Elektroden 71 und die ersten Muldenkontaktlöcher 90, die sich am nächsten bei der Verarmungsschicht befinden, oder durch die zweiten ohmschen Elektroden 72 und die zweiten Muldenkontaktlöcher 91, die sich am nächsten bei der Verarmungsschicht befinden, zu der Source-Elektrode 80 hin ausgestoßen.
  • Da das elektrische Feld in der gleichen Richtung wie jener bei dem „EIN-Zustand“ an der enthaltenen SBD anliegt, fließt idealerweise kein Strom. Da das im „AUS-Zustand“ an der SBD anliegende elektrische Feld jedoch höher als jenes im „EIN-Zustand“ ist, ist es möglich, dass ein Leckstrom erzeugt wird.
  • Wenn der Leckstrom höher wird, kann die in dem MOSFET erzeugte Wärme zunehmen, und der MOSFET und ein den MOSFET enthaltendes Modul können thermisch einen Durchschlag erfahren. So wird das an einen Schottky-Übergang anzulegende elektrische Feld bevorzugt reduziert, um den Leckstrom zu reduzieren.
  • Bei dem dritten Zustand handelt es sich um einen Zustand, in dem eine Spannung, die geringer als jene der Source-Elektrode 80 ist, an der Drain-Elektrode 85 anliegt, das heißt, einen Zustand, in dem eine gegenelektromotori sche Spannung an dem MOSFET anliegt, und es handelt sich um einen Zustand, in dem ein Freilaufstrom von der Source-Elektrode 80 zu der Drain-Elektrode 85 fließt. Auf diesen Zustand wird im Folgenden als ein „Freilauf-Zustand“ Bezug genommen.
  • Da in diesem Freilauf-Zustand ein elektrisches Feld in Durchlassrichtung (eine Durchlassspannung) an den enthaltenen SBDs anliegt, fließt ein unipolarer Strom, bei dem es sich um einen Elektronenstrom handelt, von den Schottky-Elektroden 75 zu der Siliciumcarbid-Schicht.
  • Wenn die Spannung der Source-Elektrode 80 etwas höher als jene der Drain-Elektrode 85 ist, das heißt, wenn die Source-Drain-Spannung gering ist, fließt der Freilaufstrom durch sämtliche enthaltenen SBDs. Somit werden Minoritätsladungsträger nicht in die Drift-Schicht 20 injiziert. So entstehen die Kristalldefekte nicht, und der EIN-Widerstand nimmt nicht zu.
  • Wenn die Source-Drain-Spannung höher als die Betriebsspannung der SBDs ist und geringer als die Betriebsspannung der pn-Diode oder gleich dieser ist, tritt während des Fließens des unipolaren Stroms durch die SBDs zwischen der Source und dem Drain ein Spannungsabfall, der dem Produkt aus dem spezifischen elektrischen Widerstand und der Stromdichte entspricht, über die Drift-Schicht 20 hinweg auf, die ein Teil des Energieversorgungspfads ist.
  • Da das Potential der Kontaktoberfläche der Drift-Schicht 20 in Bezug auf die Muldenbereiche 30 auf der Zellenseite niedriger als die Source-Drain-Spannung wird, kann infolgedessen die Source-Drain-Spannung zunehmen, mit der die pn-Diode betrieben wird. Im Ergebnis kann eine größere Menge des unipolaren Stroms als der Freilaufstrom bis zum Betrieb der pn-Diode hindurchfließen.
  • Bei den in den 4 bis 8 dargestellten Halbleitereinheiten gemäß Ausführungsform 1 sind SBDs (auf die als „SBDs des unzulässigen Bereichs“ Bezug genommen werden kann) in den ersten freiliegenden Bereichen 23 und den zweiten freiliegenden Bereichen 24 in der Nähe der ersten Muldenkontaktlöcher 90 beziehungsweise der zweiten Muldenkontaktlöcher 91 ausgebildet. Wenn die Source-Drain-Spannung höher als das Diffusionspotential der SBDs ist, fließt ein Strom von den SBDs des unzulässigen Bereichs in Richtung zu der Siliciumcarbid-Schicht.
  • Da dieser Strom in der lateralen Richtung in der Drift-Schicht 20 diffundiert, tritt ein Spannungsabfall nicht nur direkt unterhalb der ersten SBD-Kontaktlöcher 92 und der zweiten SBD-Kontaktlöcher 93 auf, sondern auch in den ersten Muldenkontaktlöchern 90 und den zweiten Muldenkontaktlöchern 91 in der Nähe der SBDs des unzulässigen Bereichs und in der Drift-Schicht 20 und dem Substrat 10 in der Nähe des Bereichs unter der Gate-Leitung 82.
  • Im Ergebnis nimmt eine an dem pn-Übergang anliegende Spannung durch den Spannungsabfall in der Nähe des Bereichs mit den ersten SBD-Kontaktlöchern 92 und den zweiten SBD-Kontaktlöchern 93 ab. So kann die Source-Drain-Spannung, mit der ein bipolarer Betrieb in den Einheitszellen um den unzulässigen Bereich herum durchgeführt wird, stärker erhöht werden.
  • Im Gegensatz dazu besteht eine geringe Erwartung in Bezug auf die Erzeugung eines Vorteils einer Reduzierung des bipolaren Betriebs einer einen pn-Übergangsbereich enthaltenden pn-Diode mit dem SBD-Strom an dem pn-Übergangsbereich zwischen dem großflächigen Muldenbereich 31 und der Drift-Schicht 20, an dem der diffundierte SBD-Strom nicht ausreichend ankommt. Da der Flächenwiderstand des großflächigen Muldenbereichs 31 zwischen der Planposition des pn-Übergangs und der Planposition der SBD des unzulässigen Bereichs jedoch als ein parasitärer Widerstand fungiert, wird der durch die pn-Diode fließende Strom auf einen kleinen Wert beschränkt.
  • Bei der Halbleitereinheit gemäß Ausführungsform 1 sind die SBDs des unzulässigen Bereichs direkt unterhalb der ersten SBD-Kontaktlöcher 92 und der zweiten SBD-Kontaktlöcher 93 in dem unzulässigen Bereich angeordnet, was anzeigt, dass die Anzahl der SBDs des unzulässigen Bereichs vergleichsweise groß ist. Da die Fläche, an welcher der diffundierte SBD-Strom nicht ausreichend ankommt, reduziert werden kann, kann der durch die pn-Diode fließende Strom weiter reduziert werden.
  • Darüber hinaus ist die Energiedifferenz in dem Siliciumcarbid zwischen der oberen Kante des Valenzbands und dem Störstellenniveau von Akzeptoren groß, und der Flächenwiderstand eines Muldenbereichs vom p-Typ ist aufgrund von Einflüssen, wie beispielsweise einer geringen Ionisationsrate, im Allgemeinen um ungefähr drei Größenordnungen höher als der Flächenwiderstand von Silicium. So kann die aus Siliciumcarbid hergestellte Halbleitereinheit gemäß Ausführungsform 1 den Vorteil einer Reduzierung des durch die pn-Diode fließenden Stroms weiter vergrößern.
  • Im Ergebnis kann die Anzahl der Löcher, welche die Drift-Schicht 20 in dem aktiven Bereich 20a von dem pn-Übergangsbereich zwischen dem großflächigen Muldenbereich 31 und der Drift-Schicht 20 aus erreichen, signifikant reduziert werden. Somit kann eine größere Freilaufstromstärke über den gesamten Chip hinweg fließen, bis der aktive Bereich 20a in der Nähe des Anschlussbereichs den bipolaren Betrieb startet.
  • Vorteile
  • Die Halbleitereinheit gemäß Ausführungsform 1 weist Folgendes auf: die Drift-Schicht 20, bei der es sich um eine Halbleiterschicht eines ersten Leitfähigkeitstyps handelt; eine Mehrzahl von Einheitszellen, bei denen es sich um eine Mehrzahl von Halbleiter-Schaltelementen handelt; den großflächigen Muldenbereich 31 und den JTE-Bereich 32, die einen Muldenbereich eines zweiten Leitfähigkeitstyps bilden; die Gate-Leitung 82; die erste ohmsche Elektrode 71; die erste Schottky-Elektrode 76; sowie die Leitung 81.
  • Die Mehrzahl von Einheitszellen ist in dem aktiven Bereich 20a, bei dem es sich um einen vorgegebenen Bereich handelt, in der Drift-Schicht 20 angeordnet und weist die Source-Elektrode 80 und die Gate-Elektrode 60 auf, die oberhalb des aktiven Bereichs 20a angeordnet sind. Bei der Mehrzahl von Einheitszellen handelt es sich um eine Mehrzahl von MOSFETs, und jeder weist eine Schottky-Barrieren-Diode auf.
  • Der großflächige Muldenbereich 31 und der JTE-Bereich 32 sind in einer Draufsicht getrennt von dem aktiven Bereich 20a angeordnet und sind in der Oberflächenschicht der Drift-Schicht 20 enthalten.
  • Die Gate-Leitung 82 ist mit der Gate-Elektrode 60 elektrisch verbunden. Die Gate-Leitung 82 ist oberhalb des großflächigen Muldenbereichs 31 angeordnet.
  • Die erste ohmsche Elektrode 71 ist oberhalb des äußeren Bereichs des großflächigen Muldenbereichs 31 angeordnet und ist mit dem äußeren Bereich elektrisch verbunden, wobei sich der erste Bereich auf der dem aktiven Bereich 20a gegenüberliegenden Seite befindet.
  • Die erste Schottky-Elektrode 76 ist auf der Drift-Schicht 20 angeordnet, die in dem äußeren Bereich des großflächigen Muldenbereichs 31 freiliegt.
  • Die Leitung 81 ist mit der ersten ohmschen Elektrode 71 und der ersten Schottky-Elektrode 76 und außerdem mit der Source-Elektrode 80 elektrisch verbunden.
  • Da die erste ohmsche Elektrode 71, die in dem äußeren Bereich des großflächigen Muldenbereichs 31 angeordnet ist, durch die Leitung 81 in der Halbleitereinheit gemäß Ausführungsform 1 mit der Source-Elektrode 80 elektrisch verbunden ist, kann ein Anstieg des Potentials der Mulde unter der Gate-Leitung 82 reduziert werden, auch wenn bei dem Schaltbetrieb der Verschiebungsstrom fließt. Infolgedessen kann ein Durchschlag in einer Gate-Isolierschicht, wie z.B. einer Gate-Oxid-Schicht, reduziert werden.
  • Die erste Schottky-Elektrode 76 und die zweite Schottky-Elektrode 77 sind gemäß Ausführungsform 1 auf dem großflächigen Muldenbereich 31 angeordnet. Da die erste Schottky-Elektrode 76 und die zweite Schottky-Elektrode 77 in einem Freilauf-Zustand einen Spannungsabfall verursachen können, kann eine Spannung relaxiert werden, die an einer in dem Muldenbereich 30 auf der Zellenseite in der Nähe des großflächigen Muldenbereichs 31 enthaltenen SBD anliegt. Da eine größere Stromstärke in der SBD im Freilauf fließen kann, kann der Betrieb der pn-Diode reduziert werden. Da der Freilaufstrom, der durch den gesamten Chip fließen kann, mit dem unipolaren Strom zunimmt, kann außerdem die Chip-Abmessung reduziert werden.
  • So sind die ersten ohmschen Elektroden 71 und die ersten Schottky-Elektroden 76 in einer Draufsicht gemäß Ausführungsform 1 abwechselnd entlang der Gate-Leitung 82 angeordnet. Eine derartige Struktur kann eine Vergrößerung der Chip-Abmessung aufgrund einer Anordnung der ersten ohmschen Elektrode 71 unterbinden.
  • Ausführungsform 2
  • 9 ist eine schematische Draufsicht, die die Struktur einer Halbleitereinheit gemäß Ausführungsform 2 darstellt, spezifisch eine schematische Draufsicht, die die Struktur der großflächigen Muldenbereiche 31 und des JTE-Bereichs 32 in einer ähnlichen Weise wie die 5 und 7 darstellt. Von Komponenten, die bei Ausführungsform 2 zu beschreiben sind, sind die Komponenten, die identisch mit jenen in Ausführungsform 1 oder gleichartig wie diese sind, mit den gleichen Bezugszeichen bezeichnet, und im Folgenden werden hauptsächlich die unterschiedlichen Komponenten beschrieben.
  • Bei der Ausführungsform 2 sind die ersten Muldenkontaktbereiche 36 in einer Draufsicht um die ersten freiliegenden Bereiche 23 herum angeordnet, und beide Endbereiche des ersten Muldenkontaktbereichs 36 ordnen den ersten freiliegenden Bereich 23 durch einen Teil des großflächigen Muldenbereichs 31 sandwichartig an. So sind die ersten ohmschen Elektroden 71 in einer Draufsicht um die ersten Schottky-Elektroden 76 herum angeordnet. Da eine derartige Struktur eine Integration der ersten Muldenkontaktlöcher 90 und der ersten SBD-Kontaktlöcher 92 ermöglicht, können die Chip-Abmessungen reduziert werden.
  • In einer ähnlichen Weise sind die zweiten Muldenkontaktbereiche 37 bei der Ausführungsform 2 in einer Draufsicht um die zweiten freiliegenden Bereiche 24 herum angeordnet, und beide Endbereiche des zweiten Muldenkontaktbereichs 37 ordnen den zweiten freiliegenden Bereich 24 durch einen Teil des großflächigen Muldenbereichs 31 sandwichartig an. So sind die zweiten ohmschen Elektroden 72 in einer Draufsicht um die zweiten Schottky-Elektroden 77 herum angeordnet. Da eine derartige Struktur eine Integration der zweiten Muldenkontaktlöcher 91 und der zweiten SBD-Kontaktlöcher 93 ermöglicht, kann die Chip-Abmessung reduziert werden.
  • Hier sind beide Strukturen angeordnet, bei denen die ersten ohmschen Elektroden 71 in einer Draufsicht um die ersten Schottky-Elektroden 76 herum angeordnet sind und die zweiten ohmschen Elektroden 72 in einer Draufsicht um die zweiten Schottky-Elektroden 77 herum angeordnet sind. Die Strukturen sind jedoch nicht darauf beschränkt, sondern es ist auch möglich, dass nur eine dieser zwei Strukturen angeordnet ist.
  • ERLÄUTERUNG VON BEZUGSZEICHEN
    • 20
    Drift-Schicht
    20a
    aktiver Bereich
    21
    erster Trennbereich
    22
    zweiter Tennbereich
    23
    erster freiliegender Bereich
    24
    zweiter freiliegender Bereich
    31
    großflächiger Muldenbereich
    32
    JTE-Bereich
    60
    Gate-Elektrode
    71
    erste ohmsche Elektrode
    72
    zweite ohmsche Elektrode
    75
    Schottky-Elektrode
    76
    erste Schottky-Elektrode
    77
    zweite Schottky-Elektrode
    80
    Source-Elektrode
    81
    Leitung
    81a
    Verbindungsbereich
    82
    Gate-Leitung
    83
    Gate-Kontaktstelle

Claims (9)

  1. Halbleitereinheit, die Folgendes aufweist: - eine Halbleiterschicht (20) eines ersten Leitfähigkeitstyps; - eine Mehrzahl von Halbleiter-Schaltelementen, die in einem vorgegebenen Bereich (20a) in der Halbleiterschicht (20) angeordnet sind, wobei die Mehrzahl von Halbleiter-Schaltelementen eine Mehrzahl von Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) ist, die eine Source-Elektrode (80) und eine Gate-Elektrode (60) aufweisen, die oberhalb des vorgegebenen Bereichs (20a) angeordnet sind, wobei die Mehrzahl von Halbleiter-Schaltelementen jeweils eine Schottky-Barrieren-Diode aufweist; - einen Muldenbereich (31) eines zweiten Leitfähigkeitstyps, der in einer Draufsicht getrennt von dem vorgegebenen Bereich (20a) angeordnet ist, wobei der Muldenbereich (31) in einer Oberflächenschicht der Halbleiterschicht (20) enthalten ist; - eine Gate-Leitung (82), die oberhalb des Muldenbereichs (31) angeordnet ist und mit der Gate-Elektrode (60) elektrisch verbunden ist; - eine erste ohmsche Elektrode (71), die oberhalb eines ersten Bereichs des Muldenbereichs (31) angeordnet ist und mit dem ersten Bereich elektrisch verbunden ist, wobei sich der erste Bereich auf der dem vorgegebenen Bereich (20a) gegenüberliegenden Seite befindet; - eine erste Schottky-Elektrode (76), die auf einem Teil (23) der Halbleiterschicht (20) angeordnet ist, der in dem ersten Bereich des Muldenbereichs (31) freiliegt; und - eine Leitung (81), die mit der ersten ohmschen Elektrode (71), der ersten Schottky-Elektrode (76) und der Source-Elektrode (80) elektrisch verbunden ist, wobei die erste ohmsche Elektrode (71) und die erste Schottky-Elektrode (76) in einer Draufsicht abwechselnd entlang der Gate-Leitung (82) angeordnet sind.
  2. Halbleitereinheit, die Folgendes aufweist: - eine Halbleiterschicht (20) eines ersten Leitfähigkeitstyps; - eine Mehrzahl von Halbleiter-Schaltelementen, die in einem vorgegebenen Bereich (20a) in der Halbleiterschicht (20) angeordnet sind, wobei die Mehrzahl von Halbleiter-Schaltelementen eine Mehrzahl von Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) ist, die eine Source-Elektrode (80) und eine Gate-Elektrode (60) aufweisen, die oberhalb des vorgegebenen Bereichs (20a) angeordnet sind, wobei die Mehrzahl von Halbleiter-Schaltelementen jeweils eine Schottky-Barrieren-Diode aufweist; - einen Muldenbereich (31) eines zweiten Leitfähigkeitstyps, der in einer Draufsicht getrennt von dem vorgegebenen Bereich (20a) angeordnet ist, wobei der Muldenbereich (31) in einer Oberflächenschicht der Halbleiterschicht (20) enthalten ist; - eine Gate-Leitung (82), die oberhalb des Muldenbereichs (31) angeordnet ist und mit der Gate-Elektrode (60) elektrisch verbunden ist; - eine erste ohmsche Elektrode (71), die oberhalb eines ersten Bereichs des Muldenbereichs (31) angeordnet ist und mit dem ersten Bereich elektrisch verbunden ist, wobei sich der erste Bereich auf der dem vorgegebenen Bereich (20a) gegenüberliegenden Seite befindet; - eine erste Schottky-Elektrode (76), die auf einem Teil (23) der Halbleiterschicht (23) angeordnet ist, der in dem ersten Bereich des Muldenbereichs (31) freiliegt; und - eine Leitung (81), die mit der ersten ohmschen Elektrode (71), der ersten Schottky-Elektrode (76) und der Source-Elektrode (80) elektrisch verbunden ist, wobei ein Verbindungsbereich (81a) für ein Verbinden der ersten ohmschen Elektrode (71) und der ersten Schottky-Elektrode (76) mit der Source-Elektrode (80) auf der einer mit der Gate-Leitung (82) verbundenen Gate-Kontaktstelle (83) in Bezug auf den vorgegebenen Bereich (20a) gegenüberliegenden Seite angeordnet ist, wobei der Verbindungsbereich (81a) ein Bereich der Leitung ist.
  3. Halbleitereinheit nach Anspruch 1 oder 2, wobei die erste ohmsche Elektrode (71) in einer Draufsicht um die erste Schottky-Elektrode (76) herum angeordnet ist.
  4. Halbleitereinheit nach Anspruche 1 oder 3, wobei ein Verbindungsbereich (81a) für ein Verbinden der ersten ohmschen Elektrode (71) und der ersten Schottky-Elektrode (76) mit der Source-Elektrode (80) auf der einer mit der Gate-Leitung (82) verbundenen Gate-Kontaktstelle (83) in Bezug auf den vorgegebenen Bereich (20a) gegenüberliegenden Seite angeordnet ist, wobei der Verbindungsbereich ein Bereich der Leitung (81) ist.
  5. Halbleitereinheit nach einem der Ansprüche 1 bis 4, die des Weiteren Folgendes aufweist: - eine zweite Schottky-Elektrode (77), die auf der Halbleiterschicht (24) angeordnet ist, die in einem zweiten Bereich des Muldenbereichs (31) freiliegt, und die mit der Source-Elektrode (80) elektrisch verbunden ist, wobei sich der zweite Bereich auf der Seite des vorgegebenen Bereichs (20a) befindet.
  6. Halbleitereinheit nach Anspruch 5, die des Weiteren Folgendes aufweist: - eine zweite ohmsche Elektrode (72), die oberhalb des zweiten Bereichs des Muldenbereichs (31) angeordnet ist und mit dem zweiten Bereich und der Source-Elektrode (80) elektrisch verbunden ist.
  7. Halbleitereinheit nach Anspruch 6, wobei die zweite Schottky-Elektrode (77) näher bei der Gate-Leitung (82) als die zweite ohmsche Elektrode (72) angeordnet ist.
  8. Halbleitereinheit nach Anspruch 6, wobei die zweite ohmsche Elektrode (72) in einer Draufsicht um die zweite Schottky-Elektrode (77) herum angeordnet ist.
  9. Halbleitereinheit nach einem der Ansprüche 1 bis 8, wobei die Halbleiterschicht (20) eine Siliciumcarbid-Schicht ist.
DE112017004237.2T 2016-08-25 2017-06-26 Halbleitereinheit Active DE112017004237B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-164480 2016-08-25
JP2016164480 2016-08-25
PCT/JP2017/023349 WO2018037701A1 (ja) 2016-08-25 2017-06-26 半導体装置

Publications (2)

Publication Number Publication Date
DE112017004237T5 DE112017004237T5 (de) 2019-05-09
DE112017004237B4 true DE112017004237B4 (de) 2023-12-14

Family

ID=61246576

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017004237.2T Active DE112017004237B4 (de) 2016-08-25 2017-06-26 Halbleitereinheit

Country Status (5)

Country Link
US (1) US10707341B2 (de)
JP (1) JP6641488B2 (de)
CN (1) CN109564942B (de)
DE (1) DE112017004237B4 (de)
WO (1) WO2018037701A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047679A (ja) 2018-09-14 2020-03-26 株式会社東芝 半導体装置
CN111354794B (zh) * 2018-12-24 2021-11-05 东南大学 功率半导体器件及其制造方法
CN111435683B (zh) * 2019-01-11 2023-06-27 立锜科技股份有限公司 高压元件及其制造方法
JP7379882B2 (ja) * 2019-06-26 2023-11-15 富士電機株式会社 窒化物半導体装置
CN112786587B (zh) * 2019-11-08 2022-09-09 株洲中车时代电气股份有限公司 一种碳化硅mosfet器件及其元胞结构
EP3971987A1 (de) * 2020-09-21 2022-03-23 Infineon Technologies AG Siliciumcarbidvorrichtung mit streifenförmiger gate-elektrode und quellmaterialmetallisierung
DE112020007652T5 (de) * 2020-09-30 2023-07-13 Mitsubishi Electric Corporation Verfahren zur herstellung einer siliciumcarbid-halbleitereinheit, siliciumcarbidhalbleitereinheit und leistungswandlervorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133557A (ja) 2001-10-26 2003-05-09 Hitachi Ltd 半導体装置
WO2010098294A1 (ja) 2009-02-24 2010-09-02 三菱電機株式会社 炭化珪素半導体装置
WO2014162969A1 (ja) 2013-04-03 2014-10-09 三菱電機株式会社 半導体装置
US20150349051A1 (en) 2014-05-28 2015-12-03 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150259A (ja) * 1984-12-24 1986-07-08 Toshiba Corp ＧａＡｓ集積回路
JP2003017701A (ja) 2001-07-04 2003-01-17 Denso Corp 半導体装置
JP2006140372A (ja) * 2004-11-15 2006-06-01 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US8110869B2 (en) * 2005-02-11 2012-02-07 Alpha & Omega Semiconductor, Ltd Planar SRFET using no additional masks and layout method
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
US20100264488A1 (en) * 2009-04-15 2010-10-21 Force Mos Technology Co. Ltd. Low Qgd trench MOSFET integrated with schottky rectifier
WO2011125274A1 (ja) * 2010-04-06 2011-10-13 三菱電機株式会社 電力用半導体装置およびその製造方法
CN102859696B (zh) * 2010-04-26 2015-07-22 三菱电机株式会社 半导体装置
WO2012001837A1 (ja) * 2010-06-30 2012-01-05 三菱電機株式会社 電力用半導体装置
JP5655705B2 (ja) * 2011-05-24 2015-01-21 住友電気工業株式会社 半導体装置
JP2014038963A (ja) 2012-08-17 2014-02-27 Rohm Co Ltd 半導体装置
CN104620366B (zh) * 2012-09-12 2017-09-26 松下知识产权经营株式会社 半导体装置
CN106463541B (zh) * 2014-05-23 2019-05-21 松下知识产权经营株式会社 碳化硅半导体装置
WO2016170706A1 (ja) * 2015-04-22 2016-10-27 三菱電機株式会社 半導体装置および半導体装置の製造方法
DE112016006723T5 (de) * 2016-04-11 2018-12-20 Mitsubishi Electric Corporation Halbleitereinrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133557A (ja) 2001-10-26 2003-05-09 Hitachi Ltd 半導体装置
WO2010098294A1 (ja) 2009-02-24 2010-09-02 三菱電機株式会社 炭化珪素半導体装置
WO2014162969A1 (ja) 2013-04-03 2014-10-09 三菱電機株式会社 半導体装置
US20160079411A1 (en) 2013-04-03 2016-03-17 Mitsubishi Electric Corporation Semiconductor device
US20150349051A1 (en) 2014-05-28 2015-12-03 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPWO2018037701A1 (ja) 2019-02-14
CN109564942A (zh) 2019-04-02
US20200185517A1 (en) 2020-06-11
WO2018037701A1 (ja) 2018-03-01
US10707341B2 (en) 2020-07-07
DE112017004237T5 (de) 2019-05-09
JP6641488B2 (ja) 2020-02-05
CN109564942B (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
DE112017004237B4 (de) Halbleitereinheit
DE112015004515B4 (de) Halbleitervorrichtungen
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
EP1303883B1 (de) Halbleiteraufbau mit vergrabenem inselgebiet und kontaktgebiet
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102015101762B4 (de) Halbleitervorrichtung, verfahren zum herstellen derselben und igbt mit einer mit einer fremdstoffzone verbundenen emitterelektrode
DE112009005069B4 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE112014001838T5 (de) Halbleitervorrichtung
DE102014118766B4 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
EP2740155B1 (de) Super-junction-schottky-pin-diode
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE112018003362T5 (de) Oxid-halbleitereinheit und verfahren zur herstellung einer oxid-halbleitereinheit
DE112018000992T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE112016004718B4 (de) Halbleitereinheit
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112011101254T5 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE112015006474T5 (de) Halbleitereinheit und Verfahren zum Herstellen einer Halbleitereinheit
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE112018008178T5 (de) Halbleitereinheit
DE112016006723T5 (de) Halbleitereinrichtung
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102014101130A1 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE112017003653T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division