DE112018008178T5

DE112018008178T5 - Halbleitereinheit

Info

Publication number: DE112018008178T5
Application number: DE112018008178.8T
Authority: DE
Inventors: Kotaro Kawahara; Shiro Hino
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2018-11-30
Filing date: 2018-11-30
Publication date: 2021-09-02
Also published as: WO2020110285A1; US20220013663A1; US11888057B2; JPWO2020110285A1; CN113039650A; JP6972382B2

Abstract

Es wird gemäß der Erfindung eine Struktur angegeben, um eine maximale unipolare Stromdichte aufrechtzuerhalten, während zugleich die I2t-Toleranz verbessert wird. In einer Halbleitereinheit sind eine erste Störstellenschicht (107) und eine Schottky-Grenzschicht (115) so ausgebildet, dass eine Muldenschicht (103) sandwichartig zwischen diesen angeordnet ist. Eine erste Störstellenschicht ist von einer äußersten Schicht der Muldenschicht (103), die sich näher bei der Schottky-Grenzschicht (115) befindet als eine Source-Schicht (105), bis unter die Source-Schicht (105) ausgebildet. Die untere Oberfläche der ersten Störstellenschicht (107) befindet sich unter der Schottky-Grenzschicht (115).

Description

Technisches Gebiet
Eine in der Beschreibung der vorliegenden Anmeldung offenbarte Erfindung bezieht sich zum Beispiel auf eine Halbleitereinheit, bei der Siliciumcarbid (SiC) verwendet wird.
Stand der Technik
Herkömmlicherweise gibt es ein Verfahren, bei dem eine Siliciumcarbid-Halbleitereinheit, wie beispielsweise ein Metall-Oxid-Halbleiter-Feldeffekttransistor (d.h. ein MOSFET), bei dem Siliciumcarbid (SiC) verwendet wird, eine Schottky-Barrieren-Diode (d.h. eine SBD) aufweist, um eine bipolare Verschlechterung zu vermeiden, die durch das Fließen eines Rückstroms durch eine Body-Diode verursacht wird (siehe zum Beispiel Patentdokument 1).
Ferner hat man bereits eine Technologie vorgeschlagen, bei der zur Reduzierung der Chip-Fläche ein Graben gebildet wird und eine SBD auf dem Boden des Grabens gebildet wird (siehe zum Beispiel Patentdokument 2).
Dokumente des Stands der Technik
Patentdokumente

Patentdokument 1: Japanische Patentveröffentlichung JP 5 815 882 B2
Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2015-185 700 A

Kurzbeschreibung
Mit der Erfindung zu lösende Probleme
Es ist erforderlich, dass Halbleitereinheiten über eine feste Zeitspanne hinweg nicht ausfallen, auch wenn ein hoher Rückstrom in die Halbleitereinheiten hineinfließt. Eine derartige Toleranz, über eine feste Zeitspanne hinweg nicht auszufallen, wird als I2t-Toleranz bezeichnet.
Es ist indessen erforderlich, dass MOSFETs, die SBDs aufweisen, eine hohe Stromführungs-Fähigkeit für unipolare Ströme aufweisen, um die zuvor erwähnte bipolare Verschlechterung zu vermeiden.
Die in den Patentdokumenten 1 oder 2 offenbarten Halbleitereinheiten bringen ein Problem dahingehend mit sich, einen Kompromiss zwischen der I2t-Toleranz und der Stromführungs-Fähigkeit für unipolare Ströme für einen Rückstrom zu finden.
Im Allgemeinen verbessert sich die Stromführungs-Fähigkeit für unipolare Ströme, wenn der Durchgang eines Stroms durch Body-Dioden in MOSFETs, die SBDs aufweisen, schwierig wird. Die I2t-Toleranz wird jedoch reduziert.
Die I2t-Toleranz verbessert sich dagegen, wenn der Durchgang eines Stroms durch Body-Dioden in MOSFETs, die SBDs aufweisen, einfach wird. Die Stromführungs-Fähigkeit für unipolare Ströme wird jedoch reduziert.
Die in der Beschreibung der vorliegenden Anmeldung offenbarte Erfindung wurde im Hinblick auf das vorstehend beschriebene Problem konzipiert, und die Aufgabe der vorliegenden Anmeldung besteht darin, eine Technologie für eine Aufrechterhaltung einer maximalen unipolaren Stromdichte anzugeben, während zugleich eine Verbesserung der I2t-Toleranz erreicht wird.
Mittel zum Lösen der Probleme
Gemäß einem ersten Aspekt der in der Beschreibung der vorliegenden Anmeldung offenbarten Erfindung weist eine Halbleitereinheit Folgendes auf: ein Halbleitersubstrat mit einem ersten Leitfähigkeitstyp, eine Drain-Elektrode, die einen ohmschen Kontakt zu einer unteren Oberfläche des Halbleitersubstrats aufweist, eine Drift-Schicht mit dem ersten Leitfähigkeitstyp, die auf einer oberen Oberfläche des Halbleitersubstrats ausgebildet ist, eine Muldenschicht mit einem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Drift-Schicht ausgebildet ist, eine Source-Schicht mit dem ersten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Muldenschicht ausgebildet ist und eine höhere Störstellenkonzentration als jene der Drift-Schicht aufweist, eine erste Störstellenschicht mit dem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Muldenschicht ausgebildet ist und eine höhere Störstellenkonzentration als jene der Muldenschicht aufweist, sowie eine Source-Elektrode, die in Kontakt mit der äußersten Schicht der Drift-Schicht, in der die Muldenschicht nicht ausgebildet ist, der Muldenschicht, der Source-Schicht und der ersten Störstellenschicht ausgebildet ist.
Eine Grenzschicht, an der die Source-Elektrode einen Schottky-Kontakt zu der Drift-Schicht aufweist, wird als eine Schottky-Grenzschicht betrachtet. Die Muldenschicht ist sandwichartig zwischen der ersten Störstellenschicht und der Schottky-Grenzschicht angeordnet. Die erste Störstellenschicht ist von der äußersten Schicht der Muldenschicht, die sich näher bei der Schottky-Grenzschicht befindet als die Source-Schicht, bis unter die Source-Schicht ausgebildet. Eine untere Oberfläche der ersten Störstellenschicht befindet sich unter der Schottky-Grenzschicht.
Gemäß einem zweiten Aspekt der in der Beschreibung der vorliegenden Anmeldung offenbarten Erfindung weist eine Halbleitereinheit Folgendes auf: eine Drift-Schicht mit einem ersten Leitfähigkeitstyp, eine Muldenschicht mit einem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Drift-Schicht ausgebildet ist, eine Source-Schicht mit dem ersten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Muldenschicht ausgebildet ist und eine höhere Störstellenkonzentration als jene der Drift-Schicht aufweist, eine erste Störstellenschicht mit dem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Muldenschicht ausgebildet ist und eine höhere Störstellenkonzentration als jene der Muldenschicht aufweist, sowie eine Source-Elektrode, die in Kontakt mit der äußersten Schicht der Drift-Schicht, in der die Muldenschicht nicht ausgebildet ist, der Muldenschicht, der Source-Schicht und der ersten Störstellenschicht ausgebildet ist.
Eine Grenzschicht, an der die Source-Elektrode einen Schottky-Kontakt zu der Drift-Schicht aufweist, wird als eine Schottky-Grenzschicht betrachtet. Die Muldenschicht ist sandwichartig zwischen der ersten Störstellenschicht und der Schottky-Grenzschicht angeordnet. Die erste Störstellenschicht ist in einem Bereich ausgebildet, der eine Innenseite der Muldenschicht aufweist, die sich weiter entfernt von der Schottky-Grenzschicht befindet als die Source-Schicht.
Eine untere Oberfläche der ersten Störstellenschicht befindet sich unter der Schottky-Grenzschicht.
Gemäß einem dritten Aspekt der in der Beschreibung der vorliegenden Anmeldung offenbarten Erfindung weist eine Halbleitereinheit Folgendes auf: eine Drift-Schicht mit einem ersten Leitfähigkeitstyp, eine erste Muldenschicht mit einem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Drift-Schicht ausgebildet ist, eine zweite Muldenschicht mit dem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Drift-Schicht ausgebildet ist, eine Source-Schicht mit dem ersten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der zweiten Muldenschicht ausgebildet ist und eine höhere Störstellenkonzentration als jene der Drift-Schicht aufweist, eine erste Störstellenschicht mit dem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der ersten Muldenschicht ausgebildet ist und eine höhere Störstellenkonzentration als jene der ersten Muldenschicht aufweist, eine zweite Störstellenschicht mit dem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der zweiten Muldenschicht ausgebildet ist und eine höhere Störstellenkonzentration als jene der zweiten Muldenschicht aufweist, sowie eine Source-Elektrode, die in Kontakt mit der äußersten Schicht der Drift-Schicht, in der die erste Muldenschicht und die zweite Muldenschicht nicht ausgebildet sind, der ersten Muldenschicht, der zweiten Muldenschicht, der Source-Schicht, der ersten Störstellenschicht und der zweiten Störstellenschicht ausgebildet ist.
Eine Grenzschicht, an der die Source-Elektrode einen Schottky-Kontakt zu der Drift-Schicht aufweist, wird als eine Schottky-Grenzschicht betrachtet. Die erste Muldenschicht ist sandwichartig zwischen der ersten Störstellenschicht und der Schottky-Grenzschicht angeordnet. Die zweite Muldenschicht ist sandwichartig zwischen der zweiten Störstellenschicht und der Schottky-Grenzschicht angeordnet. Die zweite Störstellenschicht ist in der äußersten Schicht der Muldenschicht ausgebildet, die sich näher bei der Schottky-Grenzschicht befindet als die Source-Schicht.
Ein lateraler Randbereich der ersten Störstellenschicht auf einer Seite, weiter entfernt von der Schottky-Grenzschicht, befindet sich an einer Position weiter entfernt von der Schottky-Grenzschicht als ein lateraler Randbereich der zweiten Störstellenschicht auf einer Seite weiter entfernt von der Schottky-Grenzschicht, und eine untere Oberfläche der ersten Störstellenschicht und eine untere Oberfläche der zweiten Störstellenschicht befinden sich unter der Schottky-Grenzschicht.
Effekte der Erfindung
Gemäß dem ersten Aspekt der in der Beschreibung der vorliegenden Anmeldung offenbarten Erfindung weist die Halbleitereinheit Folgendes auf: ein Halbleitersubstrat mit einem ersten Leitfähigkeitstyp, eine Drain-Elektrode, die einen ohmschen Kontakt zu einer unteren Oberfläche des Halbleitersubstrats aufweist, eine Drift-Schicht mit dem ersten Leitfähigkeitstyp, die auf einer oberen Oberfläche des Halbleitersubstrats ausgebildet ist, eine Muldenschicht mit einem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Drift-Schicht ausgebildet ist, eine Source-Schicht mit dem ersten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Muldenschicht ausgebildet ist und eine höhere Störstellenkonzentration als jene der Drift-Schicht aufweist, eine erste Störstellenschicht mit dem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Muldenschicht ausgebildet ist und eine höhere Störstellenkonzentration als jene der Muldenschicht aufweist, sowie eine Source-Elektrode, die in Kontakt mit der äußersten Schicht der Drift-Schicht, in der die Muldenschicht nicht ausgebildet ist, der Muldenschicht, der Source-Schicht und der ersten Störstellenschicht ausgebildet ist.
Eine Grenzschicht, an der die Source-Elektrode einen Schottky-Kontakt zu der Drift-Schicht aufweist, wird als eine Schottky-Grenzschicht betrachtet. Die Muldenschicht ist sandwichartig zwischen der ersten Störstellenschicht und der Schottky-Grenzschicht angeordnet. Die erste Störstellenschicht ist von der äußersten Schicht der Muldenschicht, die sich näher bei der Schottky-Grenzschicht befindet als die Source-Schicht, bis unter die Source-Schicht ausgebildet. Eine untere Oberfläche der ersten Störstellenschicht befindet sich unter der Schottky -Grenzschicht.
Gemäß einer derartigen Konfiguration kann sich eine Body-Dioden-Grenzschicht, die mit der Source-Elektrode durch einen geringen Widerstand verbunden ist, entfernt von der Schottky-Grenzschicht befinden. Somit ist es möglich, eine maximale unipolare Stromdichte aufrechtzuerhalten, während zugleich die I2t-Toleranz verbessert wird.
Gemäß dem zweiten Aspekt der in der Beschreibung der vorliegenden Anmeldung offenbarten Erfindung weist die Halbleitereinheit Folgendes auf: eine Drift-Schicht mit einem ersten Leitfähigkeitstyp, eine Muldenschicht mit einem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Drift-Schicht ausgebildet ist, eine Source-Schicht mit dem ersten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Muldenschicht ausgebildet ist und eine höhere Störstellenkonzentration als jene der Drift-Schicht aufweist, eine erste Störstellenschicht mit dem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Muldenschicht ausgebildet ist und eine höhere Störstellenkonzentration als jene der Muldenschicht aufweist, sowie eine Source-Elektrode, die in Kontakt mit der äußersten Schicht der Drift-Schicht, in der die Muldenschicht nicht ausgebildet ist, der Muldenschicht, der Source-Schicht und der ersten Störstellenschicht ausgebildet ist.
Eine Grenzschicht, an der die Source-Elektrode einen Schottky-Kontakt mit der Drift-Schicht aufweist, wird als eine Schottky-Grenzschicht betrachtet. Die Muldenschicht ist sandwichartig zwischen der ersten Störstellenschicht und der Schottky-Grenzschicht angeordnet. Die erste Störstellenschicht ist in einem Bereich ausgebildet, der eine Innenseite der Muldenschicht aufweist, die sich weiter entfernt von der Schottky-Grenzschicht befindet als die Source-Schicht.
Eine untere Oberfläche der ersten Störstellenschicht befindet sich unter der Schottky-Grenzschicht. Gemäß einer derartigen Konfiguration kann sich eine Body-Dioden-Grenzschicht, die mit der Source-Elektrode durch einen geringen Widerstand verbunden ist, entfernt von der Schottky-Grenzschicht befinden. Somit ist es möglich, eine maximale unipolare Stromdichte aufrechtzuerhalten, während zugleich die I2t-Toleranz verbessert wird.
Gemäß dem dritten Aspekt der in der Beschreibung der vorliegenden Anmeldung offenbarten Erfindung weist die Halbleitereinheit Folgendes auf: eine Drift-Schicht mit einem ersten Leitfähigkeitstyp, eine erste Muldenschicht mit einem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Drift-Schicht ausgebildet ist, eine zweite Muldenschicht mit dem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Drift-Schicht ausgebildet ist, eine Source-Schicht mit dem ersten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der zweiten Muldenschicht ausgebildet ist und eine höhere Störstellenkonzentration als jene der Drift-Schicht aufweist, eine erste Störstellenschicht mit dem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der ersten Muldenschicht ausgebildet ist und eine höhere Störstellenkonzentration als jene der ersten Muldenschicht aufweist, eine zweite Störstellenschicht mit dem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der zweiten Muldenschicht ausgebildet ist und eine höhere Störstellenkonzentration als jene der zweiten Muldenschicht aufweist, sowie eine Source-Elektrode, die in Kontakt mit der äußersten Schicht der Drift-Schicht, in der die erste Muldenschicht und die zweite Muldenschicht nicht ausgebildet sind, der ersten Muldenschicht, der zweiten Muldenschicht, der Source-Schicht, der ersten Störstellenschicht und der zweiten Störstellenschicht ausgebildet ist.
Eine Grenzschicht, an der die Source-Elektrode einen Schottky-Kontakt zu der Drift-Schicht aufweist, wird als eine Schottky-Grenzschicht betrachtet. Die erste Muldenschicht ist sandwichartig zwischen der ersten Störstellenschicht und der Schottky-Grenzschicht angeordnet. Die zweite Muldenschicht ist sandwichartig zwischen der zweiten Störstellenschicht und der Schottky-Grenzschicht angeordnet. Die zweite Störstellenschicht ist in der äußersten Schicht der Muldenschicht ausgebildet, die sich näher bei der Schottky-Grenzschicht befindet als die Source-Schicht. Ein lateraler Randbereich der ersten Störstellenschicht auf einer Seite weiter entfernt von der Schottky-Grenzschicht befindet sich an einer Position weiter entfernt von der Schottky-Grenzschicht als ein lateraler Randbereich der zweiten Störstellenschicht auf einer Seite weiter entfernt von der Schottky-Grenzschicht, und eine untere Oberfläche der ersten Störstellenschicht und eine untere Oberfläche der zweiten Störstellenschicht befinden sich unter der Schottky-Grenzschicht.
Gemäß einer derartigen Konfiguration kann sich eine Body-Dioden-Grenzschicht, die mit der Source-Elektrode durch einen geringen Widerstand verbunden ist, entfernt von der Schottky-Grenzschicht befinden. Somit ist es möglich, eine maximale unipolare Stromdichte aufrechtzuerhalten, während zugleich die I2t-Toleranz verbessert wird.
Weitere Ziele, Merkmale, Aspekte und Vorteile der in der Beschreibung der vorliegenden Anmeldung offenbarten Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen noch deutlicher ersichtlich.
Figurenliste
In den Figuren zeigen:

1 eine Schnittansicht, die ein Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 2000 schematisch darstellt, das sich auf eine Ausführungsform bezieht;
2 eine Schnittansicht, die ein Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 1001 gemäß einer Ausführungsform schematisch darstellt;
3 eine Schnittansicht, die ein weiteres Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 1001A gemäß der Ausführungsform schematisch darstellt;
4 eine Schnittansicht, die ein weiteres Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 1001B gemäß der Ausführungsform schematisch darstellt;
5 eine Schnittansicht, die ein weiteres Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 100IC gemäß der Ausführungsform schematisch darstellt;
6 eine Schnittansicht, die ein weiteres Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 1001D gemäß der Ausführungsform schematisch darstellt;
7 eine Schnittansicht, die ein Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 2001 gemäß einer weiteren Ausführungsform schematisch darstellt;
8 eine Schnittansicht, die ein weiteres Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 2001A gemäß der Ausführungsform schematisch darstellt;
9 eine Schnittansicht, die ein Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 3001 gemäß einer weiteren Ausführungsform schematisch darstellt;
10 eine Draufsicht, die das Konfigurationsbeispiel für die aktive Zelle in der Halbleitereinheit schematisch darstellt, die in der Ausführungsform beschrieben ist;
11 eine Schnittansicht, die ein Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 4001 gemäß einer weiteren Ausführungsform schematisch darstellt;
12 eine Draufsicht, die das Konfigurationsbeispiel für die aktive Zelle in der Halbleitereinheit schematisch darstellt, die in der Ausführungsform beschrieben ist.

Beschreibung von Ausführungsformen
Im Folgenden werden Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Außerdem werden nach der Beschreibung sämtlicher Ausführungsformen die mit diesen Ausführungsformen hervorgerufenen vorteilhaften exemplarischen Effekte gesammelt beschrieben.
Es ist anzumerken, dass die Zeichnungen in schematischer Form dargestellt sind, und der Einfachheit der Beschreibung halber können Konfigurationen in einer geeigneten Weise weggelassen oder vereinfacht werden. Wechselseitige Relationen in Bezug auf Abmessung und Position zwischen Konfigurationen o. dgl., die in verschiedenen Zeichnungen dargestellt sind, sind nicht immer präzise und können in einer geeigneten Weise verändert werden. Um ein Verständnis der Inhalte der Ausführungsformen zu erleichtern, können Zeichnungen, wie z.B. Draufsichten, die sich von Schnittansichten unterscheiden, mit Schraffierungen versehen sein.
In der folgenden Beschreibung sind gleichartige Komponenten oder Bestandteile in der Darstellung mit den gleichen Bezugszeichen versehen, und es wird davon ausgegangen, dass sie gleichartige Bezeichnungen und gleichartige Funktionen aufweisen. Daher können detaillierte Beschreibungen derartiger Komponenten oder Bestandteile in einigen Fällen weggelassen werden, um Redundanz zu vermeiden.
In der folgenden Beschreibung können in einigen Fällen Begriffe verwendet werden, die spezifische Positionen und Richtungen bezeichnen, wie beispielsweise „oberer/obere/oberes“, „unterer/untere/unteres“, „links“, „rechts“, „seitlich“, „unten“, „vorne“ und „hinten“, diese Begriffe werden jedoch lediglich der Einfachheit halber verwendet, um ein Verständnis des Inhalts der Ausführungsformen zu erleichtern, und müssen sich nicht auf derartige Richtungen zum Zeitpunkt einer tatsächlichen Ausführung beziehen.
In der folgenden Beschreibung bezeichnet ein Ausdruck, wie beispielsweise „die obere Oberfläche“ oder „die untere Oberfläche“ nicht nur die obere Oberfläche einer Ziel-Komponente oder eines Ziel-Bestandteils selbst, sondern bezeichnet auch einen Zustand, in dem eine andere Komponente oder ein anderer Bestandteil auf der oberen Oberfläche einer Ziel-Komponente oder eines Ziel-Bestandteils ausgebildet ist. Das heißt, der Ausdruck „A, das auf der oberen Oberfläche von B angeordnet ist“ schließt die Möglichkeit nicht aus, dass eine weitere Komponente, wie etwa C oder ein weiterer Bestandteil C zwischen A und B vorhanden ist.
In der folgenden Beschreibung wird in einigen Fällen eine Ordnungszahl verwendet, wie beispielsweise „erster/erste/erstes“ oder „zweiter/zweite/zweites“; diese Begriffe werden jedoch lediglich der Einfachheit halber verwendet, um das Verständnis des Inhalts der Ausführungsformen zu erleichtern, und sollen zum Beispiel eine Abfolge, die durch derartige Ordnungszahlen angezeigt wird, nicht beschränken.
Wenngleich die folgende Beschreibung ein Beispiel für den Fall angibt, in dem eine Halbleitereinheit aus Siliciumcarbid (SiC) besteht, können jedoch auch andere Halbleiter mit großer Bandlücke, wie beispielsweise Galliumnitrid, Aluminiumnitrid, Aluminiumgalliumnitrid, Galliumoxid und Diamant, ähnliche Effekte wie die der Ausführungsformen der vorliegenden Erfindung hervorrufen.
Wenngleich die folgende Beschreibung ein Beispiel für den Fall angibt, in dem es sich bei dem ersten Leitfähigkeitstyp um einen N-Typ und bei dem zweiten Leitfähigkeitstyp um einen P-Typ handelt, kann es sich bei dem ersten Leitfähigkeitstyp auch um einen P-Typ und bei dem zweiten Leitfähigkeitstyp um einen N-Typ handeln.
Erste Ausführungsform
Im Folgenden wird eine Halbleitereinheit gemäß der vorliegenden Ausführungsform beschrieben. Der Einfachheit der Beschreibung halber wird zunächst eine Konfiguration einer Halbleitereinheit 2000 gemäß der vorliegenden Ausführungsform beschrieben.
Konfiguration der Halbleitereinheit
1 ist eine Schnittansicht, die ein Konfigurationsbeispiel für eine aktive Zelle in der Halbleitereinheit 2000 schematisch darstellt, das sich auf die vorliegende Ausführungsform bezieht.
Wie in dem Beispiel in 1 dargestellt, weist die aktive Zelle in der Halbleitereinheit 2000 Folgendes auf: ein Halbleitersubstrat 10 vom N-Typ, eine Drift-Schicht 20 vom N-Typ, die auf der oberen Oberfläche des Halbleitersubstrats 10 vom N-Typ ausgebildet ist, eine Muldenschicht 30 vom P-Typ, die in einem Bereich der äußersten Schicht der Drift-Schicht 20 vom N-Typ ausgebildet ist, eine Source-Schicht 40 vom N-Typ, die in einem Bereich der äußersten Schicht der Muldenschicht 30 vom P-Typ ausgebildet ist, eine Muldenkontaktschicht 35 vom P-Typ, die in einem Bereich der äußersten Schicht der Muldenschicht 30 vom P-Typ ausgebildet ist, eine Gate-Isolierschicht 50, die zumindest in Kontakt mit der oberen Oberfläche der Muldenschicht 30 vom P-Typ ausgebildet ist, die sandwichartig zwischen der Source-Schicht 40 vom N-Typ und der Drift-Schicht 20 vom N-Typ angeordnet ist, eine Gate-Elektrode 60, die auf der oberen Oberfläche der Gate-Isolierschicht 50 ausgebildet ist, eine Zwischenisolierschicht 55, die so ausgebildet ist, dass sie die Gate-Elektrode 60 bedeckt, eine ohmsche Elektrode 70, die so ausgebildet ist, dass sie die obere Oberfläche der Source-Schicht 40 vom N-Typ bedeckt, die nicht mit der Gate-Isolierschicht 50 bedeckt ist, und dass sie einen Bereich der oberen Oberfläche der Muldenkontaktschicht 35 vom P-Typ bedeckt, der nicht mit der Gate-Isolierschicht 50 bedeckt ist, eine Schottky-Elektrode 75, die so ausgebildet ist, dass sie einen Bereich der oberen Oberfläche der Muldenschicht 30 vom P-Typ bedeckt, der nicht mit der Gate-Isolierschicht 50 bedeckt ist, und dass sie die obere Oberfläche der Drift-Schicht 20 vom N-Typ bedeckt, die nicht mit der Gate-Isolierschicht 50 bedeckt ist, eine Source-Elektrode 80, die so ausgebildet ist, dass sie die Zwischenisolierschicht 55 bedeckt und dass sie einen Bereich der oberen Oberfläche der Muldenschicht 30 vom P-Typ bedeckt, der nicht mit der ohmschen Elektrode 70 und der Schottky-Elektrode 75 bedeckt ist, eine rückseitige ohmsche Elektrode 71, die auf der unteren Oberfläche des Halbleitersubstrats 10 vom N-Typ ausgebildet ist, sowie eine Drain-Elektrode 85, die auf der unteren Oberfläche der rückseitigen ohmschen Elektrode 71 ausgebildet ist.
Hierbei entspricht ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 20 vom N-Typ angeordnet ist, die sich in Kontakt mit der Source-Elektrode 80 befindet, einem Schottky-Bereich 22.
Als Nächstes wird eine Konfiguration einer Halbleitereinheit 1001 gemäß der vorliegenden Ausführungsform beschrieben.
2 ist eine Schnittansicht, die ein Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 1001 gemäß der vorliegenden Ausführungsform schematisch darstellt.
Wie in dem Beispiel in 2 dargestellt, weist die aktive Zelle in der Halbleitereinheit 1001 Folgendes auf: ein Halbleitersubstrat 101 vom N-Typ, eine Drift-Schicht 102 vom N-Typ, die auf der oberen Oberfläche des Halbleitersubstrats 101 vom N-Typ ausgebildet ist, eine Muldenschicht 103 vom P-Typ, die in einem Bereich der äußersten Schicht der Drift-Schicht 102 vom N-Typ ausgebildet ist, eine Source-Schicht 105 vom N-Typ, die in einem Bereich der äußersten Schicht der Muldenschicht 103 vom P-Typ ausgebildet ist, eine niederohmige Schicht 107 vom P-Typ, die in einem Bereich der äußersten Schicht der Muldenschicht 103 vom P-Typ ausgebildet ist, eine Gate-Isolierschicht 108, die zumindest in Kontakt mit der oberen Oberfläche der Muldenschicht 103 vom P-Typ ausgebildet ist, die sandwichartig zwischen der Source-Schicht 105 vom N-Typ und der Drift-Schicht 102 vom N-Typ angeordnet ist, eine Gate-Elektrode 109, die auf der oberen Oberfläche der Gate-Isolierschicht 108 ausgebildet ist, eine Zwischenisolierschicht 110, die so ausgebildet ist, dass sie die Gate-Elektrode 109 bedeckt, eine Source-Elektrode 111, die so ausgebildet ist, dass sie die Zwischenisolierschicht 110, die obere Oberfläche der Source-Schicht 105 vom N-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, die obere Oberfläche der niederohmigen Schicht 107 vom P-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, die obere Oberfläche der Muldenschicht 103 vom P-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, und die obere Oberfläche der Drift-Schicht 102 vom N-Typ bedeckt, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, sowie eine Drain-Elektrode 112, die auf der unteren Oberfläche des Halbleitersubstrats 101 vom N-Typ ausgebildet ist.
Hierbei entspricht ein Bereich, der sich in der Nähe der oberen Oberfläche der Muldenschicht 103 vom P-Typ befindet, die sandwichartig zwischen der Source-Schicht 105 vom N-Typ und der Drift-Schicht 102 vom N-Typ angeordnet ist, einem Kanalbereich 104. Die Grenze zwischen der unteren Oberfläche der Muldenschicht 103 vom P-Typ und der Drift-Schicht 102 vom N-Typ entspricht einer Body-Dioden-Grenzschicht 106.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Source-Elektrode 111 befindet, entspricht einem Schottky-Bereich 114. Die obere Oberfläche der Drift-Schicht 102 vom N-Typ, die sich in Kontakt mit der Source-Elektrode 111 befindet, entspricht einer Schottky-Grenzschicht 115.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Gate-Isolierschicht 108 befindet, entspricht einem JFET-Bereich 116. Ein Bereich, der zwischen Gate-Elektroden 109 ausgebildet ist und in dem sich die Source-Elektrode 111 in Kontakt mit der oberen Oberfläche der Source-Schicht 105 vom N-Typ, der oberen Oberfläche der niederohmigen Schicht 107 vom P-Typ, der oberen Oberfläche der Muldenschicht 103 vom P-Typ und der oberen Oberfläche der Drift-Schicht 102 vom N-Typ befindet, entspricht einem Source-Kontaktloch 120.
Die niederohmige Schicht 107 vom P-Typ ist in der Richtung einer Ebene (d.h. der Richtung nach rechts und links in 2) durch die Muldenschicht 103 vom P-Typ von dem Schottky-Bereich 114 getrennt. Die niederohmige Schicht 107 vom P-Typ existiert nicht nur auf einer lateralen Seite der Source-Schicht 105 vom N-Typ, sondern auch auf der Unterseite der Source-Schicht 105 vom N-Typ. Die niederohmige Schicht 107 vom P-Typ kann sich in Kontakt mit der seitlichen Oberfläche und der unteren Oberfläche der Source-Schicht 105 vom N-Typ befinden oder kann sich entfernt von diesen Oberflächen befinden. Die untere Oberfläche der niederohmigen Schicht 107 vom P-Typ befindet sich unter der Schottky-Grenzschicht 115.
In einem Source-Kontaktloch 120 befindet sich die Source-Elektrode 111 in Kontakt mit der Muldenschicht 103 vom P-Typ, der Source-Schicht 105 vom N-Typ, der niederohmigen Schicht 107 vom P-Typ sowie der Drift-Schicht 102 vom N-Typ (Schottky-Bereich 114).
Die Source-Elektrode 111 weist einen Schottky-Kontakt zu dem Schottky-Bereich 114 auf. Die Drain-Elektrode 112 weist einen ohmschen Kontakt zu der unteren Oberfläche des Halbleitersubstrats 101 vom N-Typ auf.
Bei der Body-Dioden-Grenzschicht 106 handelt es sich um eine Grenzschicht zwischen der Drift-Schicht 102 vom N-Typ und der unteren Oberfläche der Muldenschicht 103 vom P-Typ, und sie weist außerdem eine Grenzschicht zwischen der Drift-Schicht 102 vom N-Typ und der unteren Oberfläche der niederohmigen Schicht 107 vom P-Typ auf, wenn die untere Oberfläche der niederohmigen Schicht 107 vom P-Typ bis zu dem unteren Ende der Muldenschicht 103 vom P-Typ reicht.
Bei dem Kanalbereich 104 handelt es sich um einen Bereich, in dem sich ein Kanal in dem Muldenbereich 103 vom P-Typ bildet, wenn eine positive Spannung über die Source-Elektrode 111 an die Gate-Elektrode 109 angelegt wird, und es handelt sich außerdem um einen Bereich, der sich in Kontakt mit der Gate-Isolierschicht 108 befindet.
Das Halbleitersubstrat 101 vom N-Typ, die Drift-Schicht 102 vom N-Typ, die Muldenschicht 103 vom P-Typ, die Source-Schicht 105 vom N-Typ, die niederohmige Schicht 107 vom P-Typ, der Schottky-Bereich 114 sowie der JFET-Bereich 116 bestehen zum Beispiel aus Siliciumcarbid (SiC).
Die Gate-Isolierschicht 108 und die Zwischenisolierschicht 110 bestehen zum Beispiel aus Siliciumdioxid (SiO₂).
Die Gate-Elektrode 109 kann zum Beispiel aus Polysilicium bestehen. Die Source-Elektrode 111 und die Drain-Elektrode 112 können zum Beispiel aus Nickel, Titan, Aluminium, Gold, Platin, Kupfer oder Molybdän bestehen oder können aus einer Legierung dieser Materialien bestehen.
Betrieb der Halbleitereinheit
Als Nächstes wird der Betrieb der Halbleitereinheit 1001 gemäß der vorliegenden Ausführungsform beschrieben.
Während des Normalbetriebs fließt ein Rückstrom, der von der Source-Elektrode 111 in die Halbleitereinheit hineinfließt, durch die Schottky-Grenzschicht 115 zu der Drain-Elektrode 112.
Wenn in einem Ausnahmezustand dagegen ein hoher Rückstrom, z.B. ein Rückstrom von 1000 A/cm² oder höher, von der Source-Elektrode 111 in die Halbleitereinheit hineinfließt, fließt der Rückstrom nicht nur entlang eines Pfads, der die Schottky-Grenzschicht 115 durchläuft, sondern auch entlang eines Pfads, der eine Body-Diode durchläuft, d.h. eines Pfads, der die niederohmige Schicht 107 vom P-Typ, die Muldenschicht 103 vom P-Typ und die Body-Dioden-Grenzschicht 106 durchläuft, zu der Drain-Elektrode 112.
Im Folgenden werden Funktionen und Effekte der Halbleitereinheit 1001 gemäß der vorliegenden Ausführungsform beschrieben.
Die I2t-Toleranz eines MOSFET, der SBDs aufweist, verbessert sich in Fällen, in denen dann, wenn ein hoher Rückstrom durch die Halbleitereinheit fließt, die bipolare Stromdichte durch die Body-Dioden-Grenzschicht 106 über die unipolare Stromdichte durch die Schottky-Grenzschicht 115 zunimmt und eine resultierende Injektion einer großen Anzahl von Minoritätsladungsträgern von der Muldenschicht 103 vom P-Typ in die Drift-Schicht 102 vom N-Typ einen hohen Konduktanz-Modulationseffekt hervorruft und den Widerstand der Halbleitereinheit reduziert.
Wie vorstehend beschrieben, wird daher der Widerstand des Pfads des bipolaren Stroms, wenn der Widerstand des Pfads von der Source-Elektrode 111 zu der Body-Dioden-Grenzschicht 105 abnimmt oder wenn sich die Body-Dioden-Grenzschicht, die mit der Source-Elektrode 111 durch einen geringen Widerstand verbunden ist (auf die im Folgenden als eine „niederohmige Body-Dioden-Grenzschicht“ Bezug genommen wird), weiter entfernt von der Schottky-Grenzschicht 115 befindet, niedriger als der Widerstand des Pfads des unipolaren Stroms, der die Umgebung der niederohmigen Body-Dioden-Grenzschicht durchläuft. Dementsprechend nimmt die bipolare Stromdichte vergleichsweise zu, und die I2t-Toleranz verbessert sich.
Der Widerstand des Pfads von der Source-Elektrode 111 zu der Body-Dioden-Grenzschicht 106 kann zum Beispiel ausreichend reduziert werden, wenn die Störstellenkonzentration bei einem Konzentrations-Peak in der niederohmigen Schicht 107 vom P-Typ gleich dem 10-Fachen oder gleich mehr als dem 10-Fachen oder wünschenswerterweise gleich dem 100-Fachen oder gleich mehr als dem 100-Fachen der Störstellenkonzentration in der äußersten Schicht (d.h. in dem Kanalbereich 104) der Muldenschicht 103 vom P-Typ ist, die sandwichartig zwischen der Drift-Schicht 102 vom N-Typ und der Source-Schicht 105 vom N-Typ angeordnet ist.
Da die niederohmige Schicht 107 vom P-Typ nicht nur auf einer seitlichen Oberfläche der Source-Schicht 105 vom N-Typ, sondern auch auf oder unter der unteren Oberfläche der Source-Schicht 107 vom N-Typ ausgebildet ist, wie in dem Beispiel in 2 dargestellt, kann sich die niederohmige Body-Dioden-Grenzschicht gemäß der vorliegenden Ausführungsform an einer Position entfernt von der Schottky-Grenzschicht 115 befinden. Dementsprechend ist es möglich, die I2t-Toleranz zu verbessern.
3 ist eine Schnittansicht, die ein weiteres Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 1001A gemäß der vorliegenden Ausführungsform schematisch darstellt.
Wie in dem Beispiel in 3 dargestellt, weist die aktive Zelle in der Halbleitereinheit 1001A Folgendes auf: ein Halbleitersubstrat 101 vom N-Typ, eine Drift-Schicht 102 vom N-Typ, eine Muldenschicht 103 vom P-Typ, eine Source-Schicht 105 vom N-Typ, eine niederohmige Schicht 107A vom P-Typ, die in einem Bereich der äußersten Schicht der Muldenschicht 103 vom P-Typ ausgebildet ist, eine Gate-Isolierschicht 108, eine Gate-Elektrode 109, eine Zwischenisolierschicht 110, eine Source-Elektrode 111 sowie eine Drain-Elektrode 12, wobei die Source-Elektrode 111 so ausgebildet ist, dass sie die Zwischenisolierschicht 110, die obere Oberfläche der Source-Schicht 105 vom N-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, die obere Oberfläche der niederohmigen Schicht 107A vom P-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, die obere Oberfläche der Muldenschicht 103 vom P-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, sowie die obere Oberfläche der Drift-Schicht 102 vom N-Typ bedeckt, die nicht mit der Gate-Isolierschicht 108 bedeckt ist.
Hierbei entspricht ein Bereich, der sich in der Nähe der oberen Oberfläche der Muldenschicht 103 vom P-Typ befindet, die sandwichartig zwischen der Source-Schicht 105 vom N-Typ und der Drift-Schicht 102 vom N-Typ angeordnet ist, einem Kanalbereich 104. Die Grenze zwischen der unteren Oberfläche der Muldenschicht 103 vom P-Typ und der Drift-Schicht 102 vom N-Typ entspricht einer Body-Dioden-Grenzschicht 106.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Source-Elektrode 111 befindet, entspricht einem Schottky-Bereich 114. Die obere Oberfläche der Drift-Schicht 102 vom N-Typ, die sich in Kontakt mit der Source-Elektrode 111 befindet, entspricht einer Schottky-Grenzschicht 115.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Gate-Isolierschicht 108 befindet, entspricht einem JFET-Bereich 116. Ein Bereich, der zwischen Gate-Elektroden 109 ausgebildet ist und in dem sich die Source-Elektrode 111 in Kontakt mit der oberen Oberfläche der Source-Schicht 105 vom N-Typ, der oberen Oberfläche der niederohmigen Schicht 107A vom P-Typ, der oberen Oberfläche der Muldenschicht 103 vom P-Typ und der oberen Oberfläche der Drift-Schicht 102 vom N-Typ befindet, entspricht einem Source-Kontaktloch 120.
Die niederohmige Schicht 107A vom P-Typ ist in der Richtung einer Ebene (d.h. der Richtung nach rechts und links in 3) durch die Muldenschicht 103 vom P-Typ von dem Schottky-Bereich 114 getrennt. Die niederohmige Schicht 107A vom P-Typ existiert nicht nur auf beiden lateralen Seiten der Source-Schicht 105 vom N-Typ, sondern auch auf der Unterseite der Source-Schicht 105 vom N-Typ, wie in dem in 3 dargestellten Schnitt zu sehen. Die untere Oberfläche der niederohmigen Schicht 107A vom P-Typ befindet sich unter der Schottky-Grenzschicht 115.
Die Source-Elektrode 111 weist einen Schottky-Kontakt zu dem Schottky-Bereich 114 auf. Die Drain-Elektrode 112 weist einen ohmschen Kontakt zu der unteren Oberfläche des Halbleitersubstrats 101 vom N-Typ auf.
4 ist eine Schnittansicht, die ein weiteres Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 1001B gemäß der vorliegenden Ausführungsform schematisch darstellt.
Wie in dem Beispiel in 4 dargestellt, weist die aktive Zelle in der Halbleitereinheit 1001B Folgendes auf: ein Halbleitersubstrat 101 vom N-Typ, eine Drift-Schicht 102 vom N-Typ, eine Muldenschicht 103 vom P-Typ, eine Source-Schicht 105 vom N-Typ, eine niederohmige Schicht 107B vom P-Typ, die in einem Bereich der äußersten Schicht der Muldenschicht 103 vom P-Typ ausgebildet ist, eine Gate-Isolierschicht 108, eine Gate-Elektrode 109, eine Zwischenisolierschicht 110, eine Source-Elektrode 111 sowie eine Drain-Elektrode 112, wobei die Source-Elektrode 111 so ausgebildet ist, dass sie die Zwischenisolierschicht 110, die obere Oberfläche der Source-Schicht 105 vom N-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, die obere Oberfläche der niederohmigen Schicht 107B vom P-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, die obere Oberfläche der Muldenschicht 103 vom P-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, sowie die obere Oberfläche der Drift-Schicht 102 vom N-Typ bedeckt, die nicht mit der Gate-Isolierschicht 108 bedeckt ist.
Hierbei entspricht ein Bereich, der sich in der Nähe der oberen Oberfläche der Muldenschicht 103 vom P-Typ befindet, die sandwichartig zwischen der Source-Schicht 105 vom N-Typ und der Drift-Schicht 102 vom N-Typ angeordnet ist, einem Kanalbereich 104. Die Grenze zwischen der unteren Oberfläche der Muldenschicht 103 vom P-Typ und der Drift-Schicht 102 vom N-Typ entspricht einer Body-Dioden-Grenzschicht 106.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Source-Elektrode 111 befindet, entspricht einem Schottky-Bereich 114. Die obere Oberfläche der Drift-Schicht 102 vom N-Typ, die sich in Kontakt mit der Source-Elektrode 111 befindet, entspricht einer Schottky-Grenzschicht 115.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Gate-Isolierschicht 108 befindet, entspricht einem JFET-Bereich 116. Ein Bereich, der zwischen Gate-Elektroden 109 ausgebildet ist und in dem sich die Source-Elektrode 111 in Kontakt mit der oberen Oberfläche der Source-Schicht 105 vom N-Typ, der oberen Oberfläche der niederohmigen Schicht 107B vom P-Typ, der oberen Oberfläche der Muldenschicht 103 vom P-Typ und der oberen Oberfläche der Drift-Schicht 102 vom N-Typ befindet, entspricht einem Source-Kontaktloch 120.
Die niederohmige Schicht 107B vom P-Typ ist in der Richtung einer Ebene (d.h. der Richtung nach rechts und links in 4) durch die Muldenschicht 103 vom P-Typ von dem Schottky-Bereich 114 getrennt. Die niederohmige Schicht 107B vom P-Typ existiert nicht nur auf einer lateralen Seite der Source-Schicht 105 vom N-Typ (der lateralen Seite, die näher bei der Schottky-Grenzschicht 115 liegt), sondern auch auf der Unterseite der Source-Schicht 105 vom N-Typ, wie in dem in 4 dargestellten Schnitt zu sehen.
Die niederohmige Schicht 107B vom P-Typ ist ferner so ausgebildet, dass sie sich bis in die gleiche Tiefe wie der Bereich derselben, der auf der Unterseite der Source-Schicht 105 vom N-Typ ausgebildet ist, bis unter den Kanalbereich 104 (d.h. in der Richtung weg von der Schottky-Grenzschicht 115 bis ins Innere der Muldenschicht 103 vom P-Typ) erstreckt. Die untere Oberfläche der niederohmigen Schicht 107B vom P-Typ befindet sich unter der Schottky-Grenzschicht 115.
Die Source-Elektrode 111 weist einen Schottky-Kontakt zu dem Schottky-Bereich 114 auf. Die Drain-Elektrode 112 weist einen ohmschen Kontakt zu der unteren Oberfläche des Halbleitersubstrats 101 vom N-Typ auf.
Wie in dem Beispiel in 3 oder 4 dargestellt, kann die niederohmige Body-Dioden-Grenzschicht, wenn die niederohmige Body-Dioden-Grenzschicht durch Bilden der niederohmigen Schicht 107A oder 107B vom P-Typ unter dem Kanalbereich gebildet wird, der sich an einer Position entfernt von der Schottky-Grenzschicht 115 befindet, an einer Position entfernt von der Schottky-Grenzschicht 115 gebildet werden. Dementsprechend verbessert sich die I2t-Toleranz.
Wenn die niederohmige Schicht 107A vom P-Typ jedoch so gebildet wird, dass sie sich bis zu dem Kanalbereich 104 erstreckt, wie in dem Beispiel in 3 dargestellt, wird der Schwellenwert für die Gate-Source-Spannung stärker erhöht als in dem Fall, in dem sich die niederohmige Schicht vom P-Typ nicht bis zu dem Kanalbereich 104 erstreckt. Somit kann der Schwellenwert nach Bedarf zum Beispiel durch eine zusätzliche Implantation von N-Ionen eingestellt werden.
Alternativ kann ein Bereich unter der Source-Schicht 105 vom N-Typ einen Bereich, in dem die niederohmige Schicht vom P-Typ existiert, und einen Bereich aufweisen, in dem die niederohmige Schicht vom P-Typ nicht existiert, zum Beispiel in der Tiefenrichtung der Zeichnungsebene. Das heißt, die niederohmige Schicht vom P-Typ kann teilweise (d.h. intermittierend) unter der Source-Schicht 105 vom N-Typ ausgebildet sein.
5 ist eine Schnittansicht, die ein weiteres Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 1001C gemäß der vorliegenden Ausführungsform schematisch darstellt.
Wie in dem Beispiel in 5 dargestellt, weist die aktive Zelle in der Halbleitereinheit 1001C Folgendes auf: ein Halbleitersubstrat 101 vom N-Typ, eine Drift-Schicht 102 vom N-Typ, eine Muldenschicht 103 vom P-Typ, eine Source-Schicht 105 vom N-Typ, eine niederohmige Schicht 107C vom P-Typ, die in einem Bereich der äußersten Schicht der Muldenschicht 103 vom P-Typ ausgebildet ist, eine Gate-Isolierschicht 108, eine Gate-Elektrode 109, eine Zwischenisolierschicht 110, eine Source-Elektrode 111 sowie eine Drain-Elektrode 112, wobei die Source-Elektrode 111 so ausgebildet ist, dass sie die Zwischenisolierschicht 110, die obere Oberfläche der Source-Schicht 105 vom N-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, die obere Oberfläche der niederohmigen Schicht 107C vom P-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, die obere Oberfläche der Muldenschicht 103 vom P-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, sowie die obere Oberfläche der Drift-Schicht 102 vom N-Typ bedeckt, die nicht mit der Gate-Isolierschicht 108 bedeckt ist.
Hierbei entspricht ein Bereich, der sich in der Nähe der oberen Oberfläche der Muldenschicht 103 vom P-Typ befindet, die sandwichartig zwischen der Source-Schicht 105 vom N-Typ und der Drift-Schicht 102 vom N-Typ angeordnet ist, einem Kanalbereich 104. Die Grenze zwischen der unteren Oberfläche der Muldenschicht 103 vom P-Typ und der Drift-Schicht 102 vom N-Typ entspricht einer Body-Dioden-Grenzschicht 106.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Source-Elektrode 111 befindet, entspricht einem Schottky-Bereich 114. Die obere Oberfläche der Drift-Schicht 102 vom N-Typ, die sich in Kontakt mit der Source-Elektrode 111 befindet, entspricht einer Schottky-Grenzschicht 115.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Gate-Isolierschicht 108 befindet, entspricht einem JFET-Bereich 116. Ein Bereich, der zwischen Gate-Elektroden 109 ausgebildet ist und in dem sich die Source-Elektrode 111 in Kontakt mit der oberen Oberfläche der Source-Schicht 105 vom N-Typ, der oberen Oberfläche der niederohmigen Schicht 107C vom P-Typ, der oberen Oberfläche der Muldenschicht 103 vom P-Typ und der oberen Oberfläche der Drift-Schicht 102 vom N-Typ befindet, entspricht einem Source-Kontaktloch 120.
Die niederohmige Schicht 107C vom P-Typ ist in der Richtung einer Ebene (d.h. der Richtung nach rechts und links in 5) durch die Muldenschicht 103 vom P-Typ von dem Schottky-Bereich 114 getrennt. Die niederohmige Schicht 107C vom P-Typ existiert auf beiden lateralen Seiten der Source-Schicht 105 vom N-Typ, wie in dem in 5 dargestellten Schnitt zu sehen. Es ist anzumerken, dass die niederohmige Schicht 107C vom P-Typ nicht an der Unterseite der Source-Schicht 105 vom N-Typ ausgebildet ist, sondern, bei Betrachtung der Zeichnungsebene in 5, in der Tiefenrichtung um die Source-Schicht 105 vom-N-Typ herum ausgebildet ist.
Hierbei muss die niederohmige Schicht 107C vom P-Typ nicht zwangsläufig lateral von der Source-Schicht 105 vom N-Typ auf der Seite nahe bei der Schottky-Grenzschicht 115 und auf der Tiefenseite der Zeichnungsebene existieren. Die niederohmige Schicht 107C vom P-Typ kann auf der Seite weiter entfernt von der Schottky-Grenzschicht 115 ausgebildet sein und kann an irgendeiner Stelle mit der Source-Elektrode 111 verbunden sein.
Die untere Oberfläche der niederohmigen Schicht 107C vom P-Typ befindet sich unter der Schottky-Grenzschicht 115.
Die Source-Elektrode 111 weist einen Schottky-Kontakt zu dem Schottky-Bereich 114 auf. Die Drain-Elektrode 112 weist einen ohmschen Kontakt zu der unteren Oberfläche des Halbleitersubstrats 101 vom N-Typ auf.
6 ist eine Schnittansicht, die ein weiteres Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 1001D gemäß der vorliegenden Ausführungsform schematisch darstellt.
Wie in dem Beispiel in 6 dargestellt, weist die aktive Zelle in der Halbleitereinheit 1001D Folgendes auf: ein Halbleitersubstrat 101 vom N-Typ, eine Drift-Schicht 102 vom N-Typ, eine Muldenschicht 103 vom P-Typ, eine Source-Schicht 105 vom N-Typ, eine niederohmige Schicht 107D vom P-Typ, die in einem Bereich der äußersten Schicht der Muldenschicht 103 vom P-Typ ausgebildet ist, eine Gate-Isolierschicht 108, eine Gate-Elektrode 109, eine Zwischenisolierschicht 110, eine Source-Elektrode 111 sowie eine Drain-Elektrode 112, wobei die Source-Elektrode 111 so ausgebildet ist, dass sie die Zwischenisolierschicht 110, die obere Oberfläche der Source-Schicht 105 vom N-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, die obere Oberfläche der niederohmigen Schicht 107D vom P-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, die obere Oberfläche der Muldenschicht 103 vom P-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, sowie die obere Oberfläche der Drift-Schicht 102 vom N-Typ bedeckt, die nicht mit der Gate-Isolierschicht 108 bedeckt ist.
Hierbei entspricht ein Bereich, der sich in der Nähe der oberen Oberfläche der Muldenschicht 103 vom P-Typ befindet, die sandwichartig zwischen der Source-Schicht 105 vom N-Typ und der Drift-Schicht 102 vom N-Typ angeordnet ist, einem Kanalbereich 104. Die Grenze zwischen der unteren Oberfläche der Muldenschicht 103 vom P-Typ und der Drift-Schicht 102 vom N-Typ entspricht einer Body-Dioden-Grenzschicht 106.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Source-Elektrode 11 befindet, entspricht einem Schottky-Bereich 114. Die obere Oberfläche der Drift-Schicht 102 vom N-Typ, die sich in Kontakt mit der Source-Elektrode 111 befindet, entspricht einer Schottky-Grenzschicht 115.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Gate-Isolierschicht 108 befindet, entspricht einem JFET-Bereich 116. Ein Bereich, der zwischen Gate-Elektroden 109 ausgebildet ist und in dem sich die Source-Elektrode 111 in Kontakt mit der oberen Oberfläche der Source-Schicht 105 vom N-Typ, der oberen Oberfläche der niederohmigen Schicht 107D vom P-Typ, der oberen Oberfläche der Muldenschicht 103 vom P-Typ und der oberen Oberfläche der Drift-Schicht 102 vom N-Typ befindet, entspricht einem Source-Kontaktloch 120.
Die niederohmige Schicht 107D vom P-Typ ist in der Richtung einer Ebene (d.h. der Richtung nach rechts und links in 6) durch die Muldenschicht 103 vom P-Typ von dem Schottky-Bereich 114 getrennt. Die niederohmige Schicht 107D vom P-Typ existiert auf beiden lateralen Seiten der Source-Schicht 105 vom N-Typ, wie in dem in 6 dargestellten Schnitt zu sehen. Die niederohmige Schicht 107D vom P-Typ ist in der Nähe der oberen Oberfläche der Muldenschicht 103 vom P-Typ unmittelbar unter der Gate-Isolierschicht 108 nicht ausgebildet, die als ein Kanalbereich 104 dient, und ist an einer Position tiefer als eine vorgegebene Tiefe ausgebildet.
Es ist anzumerken, dass die niederohmige Schicht 107D vom P-Typ nicht an der Unterseite der Source-Schicht 105 vom N-Typ ausgebildet ist, sondern, bei Betrachtung der Zeichnungsebene der 6, in der Tiefenrichtung um die Source-Schicht 105 vom N-Typ herum ausgebildet ist.
Hierbei muss die niederohmige Schicht 107D vom P-Typ nicht zwangsläufig lateral von der Source-Schicht 105 vom N-Typ auf der Seite nahe bei der Schottky-Grenzfläche 115 und auf der Tiefenseite der Zeichnungsebene existieren. Die niederohmige Schicht 107D vom P-Typ kann auch auf der Seite weiter entfernt von der Schottky-Grenzschicht 115 existieren und kann an irgendeiner Stelle mit der Source-Elektrode 111 verbunden sein.
Die untere Oberfläche der niederohmigen Schicht 107D vom P-Typ befindet sich unter der Schottky-Grenzschicht 115.
Die Source-Elektrode 111 weist einen Schottky-Kontakt zu dem Schottky-Bereich 114 auf. Die Drain-Elektrode 112 weist einen ohmschen Kontakt zu der unteren Oberfläche des Halbleitersubstrats 101 vom N-Typ auf.
Wenn die niederohmige Schicht vom P-Typ unter dem Kanalbereich 104 ausgebildet ist, muss die niederohmige Schicht vom P-Typ nicht zwangsläufig auch unter der Source-Schicht 105 vom N-Typ ausgebildet sein. Wie in dem Beispiel in 5 oder 6 dargestellt, kann die niederohmige Schicht 107C oder 107D vom P-Typ zum Beispiel in der Tiefenrichtung der Zeichnungsebene mit der Source-Schicht 105 vom N-Typ verbunden sein. Auch mit einer derartigen Konfiguration ist es möglich, die I2t-Toleranz zu verbessern.
Mit geringer werdendem Abstand zwischen der unteren Oberfläche der Muldenschicht 103 vom P-Typ und der unteren Oberfläche der niederohmigen Schicht 107 vom P-Typ (die durch die niederohmige Schicht 107A vom P-Typ, die niederohmige Schicht 107B vom P-Typ, die niederohmige Schicht 107C vom P-Typ oder die niederohmige Schicht 107D vom P-Typ ersetzt werden kann) nimmt der Widerstandswert zwischen der Source-Elektrode 111 und der niederohmigen Body-Dioden-Grenzschicht ab. Dementsprechend verbessert sich die I2t-Toleranz.
Daher ist es bevorzugt, dass sich die untere Oberfläche der niederohmigen Schicht 107 vom P-Typ (die durch die niederohmige Schicht 107A vom P-Typ, die niederohmige Schicht 107B vom P-Typ, die niederohmige Schicht 107C vom P-Typ oder die niederohmige Schicht 107D vom P-Typ ersetzt werden kann) an einer Position tiefer als die untere Oberfläche der Source-Schicht 105 vom N-Typ befindet.
Mit anderen Worten, die Tiefe von zumindest einem von Konzentrations-Peaks in der Tiefenrichtung der niederohmigen Schicht 107 vom P-Typ (die durch die niederohmige Schicht 107A vom P-Typ, die niederohmige Schicht 107B vom P-Typ, die niederohmige Schicht 107C vom P-Typ oder die niederohmige Schicht 107D vom P-Typ ersetzt werden kann) ist bevorzugt größer als die Tiefe von jedem Konzentrations-Peak in der Source-Schicht 105 vom N-Typ.
Während des Normalbetriebs des MOSFET, der SBDs aufweist, ist es bevorzugt, dass der Rückstrom die Body-Diode nicht betreibt und lediglich durch die Schottky-Grenzschicht fließt, um eine bipolare Verschlechterung zu verhindern. Auf eine maximale Stromdichte, die einen Stromfluss ermöglicht, während diese Bedingung erfüllt ist, wird im Folgenden als eine maximale unipolare Stromdichte Bezug genommen. Außerdem wird eine hohe maximale unipolare Stromdichte als eine hohe Stromführungs-Fähigkeit für unipolare Ströme bezeichnet.
Die maximale unipolare Stromdichte ist durch den Widerstandswert zwischen der Schottky-Grenzschicht 115 und der Body-Dioden-Grenzschicht bestimmt, die mit der Schottky-Grenzschicht 115 durch den größten Widerstand über die Drift-Schicht 102 vom N-Typ verbunden ist.
Dies liegt daran, dass die an der Body-Dioden-Grenzschicht 106 anliegende Spannung durch einen Spannungsabfall bestimmt ist, der durch das Fließen eines unipolaren Stroms von der Schottky-Grenzschicht 115 zu der Body-Dioden-Grenzschicht 106 verursacht wird, und ein bipolarer Strom am einfachsten an der Body-Dioden-Grenzschicht angelegt wird, die mit der Schottky-Grenzschicht 115 durch den größten Widerstand verbunden ist.
Die gemäß der vorliegenden Ausführungsform ausgebildete niederohmige Schicht vom P-Typ wirkt sich nicht auf den Widerstandswert des Pfads von der Schottky-Grenzschicht 115 zu der Body-Dioden-Grenzschicht aus, die durch den größten Widerstand verbunden ist. Daher weist die Halbleitereinheit eine maximale unipolare Stromdichte auf, die äquivalent zu der maximalen unipolaren Stromdichte einer Halbleitereinheit ist, welche die niederohmige Schicht vom P-Typ nicht aufweist. Das heißt, es ist möglich, die maximale unipolare Stromdichte aufrechtzuerhalten, während zugleich die I2t-Toleranz verbessert wird.
Wie vorstehend beschrieben, wird es durch die Halbleitereinheit 1001D ermöglicht, die maximale unipolare Stromdichte aufrechtzuerhalten, während zugleich die I2t-Toleranz verbessert wird.
Verfahren zur Herstellung der Halbleitereinheit
Als Nächstes wird ein Verfahren zur Herstellung der Halbleitereinheit 1001 gemäß der vorliegenden Ausführungsform beschrieben.
Zunächst werden das Halbleitersubstrat 101 vom N-Typ und die Drift-Schicht 102 vom N-Typ hergestellt, die durch epitaxiales Aufwachsen von Kristallen auf der oberen Oberfläche des Halbleitersubstrats 101 vom N-Typ gebildet wird.
Die Drift-Schicht 102 vom N-Typ weist eine geringere Konzentration von Störstellen des N-Typs als jene des Halbleitersubstrats 101 vom N-Typ auf. Die Konzentration von Störstellen des N-Typs und die Dicke der Drift-Schicht 102 vom N-Typ werden jeweils in Abhängigkeit von der Spannungsfestigkeit der Auslegung der Halbleitereinheit 1001 vorgegeben.
Insbesondere die Konzentration von Störstellen des N-Typs der Drift-Schicht 102 vom N-Typ kann zum Beispiel mit 1,0 × 10¹⁴/cm³ oder höher und 1,0 × 10¹⁶/cm³ oder geringer vorgegeben werden. Die Dicke der Drift-Schicht 102 vom N-Typ kann zum Beispiel mit 1 µm oder größer und 200 µm oder geringer vorgegeben werden.
Als Nächstes werden Störstellen (d.h. Dotierstoffe) unter Verwendung einer mittels einer photomechanischen Bearbeitung strukturierten Implantationsmaske (z.B. einer Photoresist- oder einer Siliciumoxid-Schicht) durch Ionenimplantation eingebracht. Dementsprechend werden die Muldenschicht 103 vom P-Typ, die niederohmige Schicht 107 vom P-Typ und die Source-Schicht 105 vom N-Typ gebildet.
Die Störstellenkonzentration und die Dicke jeder Schicht kann zum Beispiel wie folgt vorgegeben werden. Insbesondere wird davon ausgegangen, dass die Störstellenkonzentration der Muldenschicht 103 vom P-Typ über die Störstellenkonzentration der Drift-Schicht 102 vom N-Typ hinausgeht, und eine maximale Störstellenkonzentration der Muldenschicht 103 vom P-Typ kann zum Beispiel mit 1,0 × 10¹⁵/cm³ oder höher und 1,0 × 10¹⁹/cm³ oder geringer vorgegeben werden. Die Dicke der Muldenschicht 103 vom P-Typ kann zum Beispiel mit 0,1 µm oder größer und 2 µm oder geringer vorgegeben werden.
Es wird davon ausgegangen, dass die Störstellenkonzentration der niederohmigen Schicht 107 vom P-Typ über die Störstellenkonzentration der Muldenschicht 103 vom P-Typ hinausgeht, und eine maximale Störstellenkonzentration der niederohmigen Schicht 107 vom P-Typ kann zum Beispiel mit 1,0 × 10¹⁸/cm³ oder höher und 1,0 × 10²¹/cm³ oder geringer vorgegeben werden. Die Dicke der niederohmigen Schicht 107 vom P-Typ kann zum Beispiel mit 0,1 µm oder größer und 2 µm oder geringer vorgegeben werden.
Es wird davon ausgegangen, dass die Störstellenkonzentration der Source-Schicht 105 vom N-Typ über die Störstellenkonzentration der Muldenschicht 103 vom P-Typ hinausgeht, und eine maximale Störstellenkonzentration der Source-Schicht 105 vom N-Typ kann zum Beispiel mit 1,0 × 10¹⁶/cm³ oder höher und 1,0 × 10²⁰/cm³ oder geringer vorgegeben werden. Die Dicke der Source-Schicht 105 vom N-Typ ist geringer als die Dicke der Muldenschicht 103 vom P-Typ und die Dicke der niederohmigen Schicht 107 vom P-Typ und kann zum Beispiel mit 0,05 µm oder größer und 1 µm oder geringer vorgegeben werden.
Danach wird eine Wärmebehandlung durchgeführt, um die in die Drift-Schicht 102 vom N-Typ implantierten Störstellen elektrisch zu aktivieren.
Als Nächstes wird die Gate-Isolierschicht 108 zum Beispiel mittels thermischer Oxidation oder Abscheidung gebildet. Danach kann eine Bearbeitung durchgeführt werden, um die Eigenschaften der Gate-Isolierschicht 108 und die Eigenschaften der Grenzschicht zwischen der Gate-Isolierschicht 108 und der Muldenschicht 103 vom P-Typ zu verbessern, an der ein Kanal gebildet wird. Beispiele für diese Bearbeitung zur Verbesserung der Eigenschaften weisen eine Wärmebehandlung bei hoher Temperatur, eine Nitrierung und eine Oxidation auf.
Danach wird die Gate-Elektrode 109 aus Polysilicium oder anderen Materialien auf der oberen Oberfläche der Gate-Isolierschicht 108 gebildet, und ferner wird durch photomechanische Bearbeitung und Ätzen eine Strukturierung durchgeführt.
Als Nächstes wird die Zwischenisolierschicht 110 zum Beispiel mittels chemischer Gasphasenabscheidung (d.h. CVD) auf der oberen Oberfläche der Drift-Schicht 102 vom N-Typ gebildet.
Anschließend werden zum Beispiel die Zwischenisolierschicht 110 und die Gate-Isolierschicht 108 mittels eines Trockenätzprozesses selektiv entfernt, um so das Source-Kontaktloch 120 für ein Verbinden der Source-Elektrode 111 mit der Muldenschicht 103 vom P-Typ, der Source-Schicht 105 vom N-Typ, der niederohmigen Schicht 107 vom P-Typ und dem Schottky-Bereich 114 zu bilden.
Dann wird die Source-Elektrode 111 auf der oberen Oberfläche der Drift-Schicht 102 vom N-Typ gebildet. Die Source-Elektrode 111 weist einen ohmschen Kontakt zu der Source-Schicht 105 vom N-Typ und der niederohmigen Schicht 107 vom P-Typ auf und weist einen Schottky-Kontakt zu dem Schottky-Bereich 114 auf.
Es ist anzumerken, dass der Schottky-Bereich 114 den gleichen Leitfähigkeitstyp wie die Drift-Schicht 102 vom N-Typ aufweist und die gleiche Störstellenkonzentration wie die Drift-Schicht 102 vom N-Typ aufweisen kann oder vorgegeben werden kann, dass er zum Beispiel durch Ionenimplantation eine höhere Störstellenkonzentration als jene der Drift-Schicht 102 vom N-Typ aufweist, um den Widerstand zu reduzieren.
Der JFET-Bereich 116, bei dem es sich um einen Bereich handelt, der sandwichartig zwischen zwei Muldenschichten 103 vom P-Typ angeordnet ist, die sich unter der Gate-Isolierschicht 108 befinden, weist den gleichen Leitfähigkeitstyp auf wie die Drift-Schicht 102 vom N-Typ. Der JFET-Bereich 116 kann die gleiche Störstellenkonzentration wie die Drift-Schicht 102 vom N-Typ aufweisen, oder es kann vorgegeben werden, dass er zum Beispiel durch Ionen-implantation eine höhere Störstellenkonzentration als jene der Drift-Schicht 102 vom N-Typ aufweist, um den Widerstand zu reduzieren.
Darüber hinaus wird die Drain-Elektrode 112 gebildet, die einen ohmschen Kontakt zu der unteren Oberfläche des Halbleitersubstrats 101 vom N-Typ aufweist.
Durch die vorstehend beschriebenen Schritte wird die Konfiguration der aktiven Zelle in der Halbleitereinheit 1001 gemäß der vorliegenden Ausführungsform fertiggestellt.
Zweite Ausführungsform
Es werden Halbleitereinheiten gemäß der vorliegenden Ausführungsform beschrieben. In der folgenden Beschreibung sind Komponenten oder Bestandteile, die jenen bei der vorstehenden Ausführungsform beschriebenen ähnlich sind, in der Darstellung mit den gleichen Bezugszeichen versehen, und eine detaillierte Beschreibung derselben wird entsprechend weggelassen.
Konfiguration der Halbleitereinheit
7 ist eine Schnittansicht, die ein Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 2001 gemäß der vorliegenden Ausführungsform schematisch darstellt.
Wie in dem Beispiel in 7 dargestellt, weist die aktive Zelle in der Halbleitereinheit 2001 Folgendes auf: ein Halbleitersubstrat 101 vom N-Typ, eine Drift-Schicht 102 vom N-Typ, eine Muldenschicht 103 vom P-Typ, eine Source-Schicht 105 vom N-Typ, eine niederohmige Schicht 107 vom P-Typ, eine Gate-Isolierschicht 108, eine Gate-Elektrode 109, eine Zwischenisolierschicht 110, eine Source-Elektrode 111, eine Drain-Elektrode 112 sowie eine niederohmige Schicht 113 vom N-Typ, die von der oberen Oberfläche der Drift-Schicht 102 bis unter die Muldenschicht 103 vom P-Typ ausgebildet ist.
Hierbei entspricht ein Bereich, der sich in der Nähe der oberen Oberfläche der Muldenschicht 103 vom P-Typ befindet, die sandwichartig zwischen der Source-Schicht 105 vom N-Typ und der Drift-Schicht 102 vom N-Typ angeordnet ist, einem Kanalbereich 104. Die Grenze zwischen der unteren Oberfläche der Muldenschicht 103 vom P-Typ und der Drift-Schicht 102 vom N-Typ entspricht einer Body-Dioden-Grenzschicht 106.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Source-Elektrode 111 befindet, entspricht einem Schottky-Bereich 114. Die obere Oberfläche der Drift-Schicht 102 vom N-Typ, die sich in Kontakt mit der Source-Elektrode 111 befindet, entspricht einer Schottky-Grenzschicht 115.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Gate-Isolierschicht 108 befindet, entspricht einem JFET-Bereich 116. Ein Bereich, der zwischen Gate-Elektroden 109 ausgebildet ist und in dem sich die Source-Elektrode 111 in Kontakt mit der oberen Oberfläche der Source-Schicht 105 vom N-Typ, der oberen Oberfläche der niederohmigen Schicht 107 vom P-Typ, der oberen Oberfläche der Muldenschicht 103 vom P-Typ und der oberen Oberfläche der Drift-Schicht 102 vom N-Typ befindet, entspricht einem Source-Kontaktloch 120.
Die niederohmige Schicht 113 vom N-Typ ist auf einem Bereich der unteren Oberfläche der Muldenschicht 103 vom P-Typ und unter dem und über den Schottky-Bereich 114 hinweg ausgebildet. Das heißt, die niederohmige Schicht 113 vom N-Typ ist zumindest an einer Position ausgebildet, die in einer Draufsicht mit der Schottky-Grenzschicht 115 und der niederohmigen Schicht 107 vom P-Typ überlappt.
Die niederohmige Schicht 113 vom N-Typ weist eine höhere Störstellenkonzentration als jene der Drift-Schicht 102 vom N-Typ auf.
Die Source-Elektrode 111 weist einen Schottky-Kontakt zu dem Schottky-Bereich 114 auf. Die Drain-Elektrode 112 weist einen ohmschen Kontakt zu der unteren Oberfläche des Halbleitersubstrats 101 vom N-Typ auf.
8 ist eine Schnittansicht, die ein weiteres Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 2001A gemäß der vorliegenden Ausführungsform schematisch darstellt.
Wie in dem Beispiel in 8 dargestellt, weist die aktive Zelle in der Halbleitereinheit 2001A Folgendes auf: ein Halbleitersubstrat 101 vom N-Typ, eine Drift-Schicht 102 vom N-Typ, eine Muldenschicht 103 vom P-Typ, eine Source-Schicht 105 vom N-Typ, eine niederohmige Schicht 107 vom P-Typ, eine Gate-Isolierschicht 108, eine Gate-Elektrode 109, eine Zwischenisolierschicht 110, eine Source-Elektrode 111, eine Drain-Elektrode 112 sowie eine niederohmige Schicht 113A vom N-Typ, die von der oberen Oberfläche der Drift-Schicht 102 vom N-Typ bis unter die Muldenschicht 103 vom P-Typ ausgebildet ist.
Hierbei entspricht ein Bereich, der sich in der Nähe der oberen Oberfläche der Muldenschicht 103 vom P-Typ befindet, die sandwichartig zwischen der Source-Schicht 105 vom N-Typ und der Drift-Schicht 102 vom N-Typ angeordnet ist, einem Kanalbereich 104. Die Grenze zwischen der unteren Oberfläche der Muldenschicht 103 vom P-Typ und der Drift-Schicht 102 vom N-Typ entspricht einer Body-Dioden-Grenzschicht 106.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Source-Elektrode 111 befindet, entspricht einem Schottky-Bereich 114. Die obere Oberfläche der Drift-Schicht 102 vom N-Typ, die sich in Kontakt mit der Source-Elektrode 111 befindet, entspricht einer Schottky-Grenzschicht 115.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Gate-Isolierschicht 108 befindet, entspricht einem JFET-Bereich 116. Ein Bereich, der zwischen Gate-Elektroden 109 ausgebildet ist und in dem sich die Source-Elektrode 111 in Kontakt mit der oberen Oberfläche der Source-Schicht 105 vom N-Typ, der oberen Oberfläche der niederohmigen Schicht 107 vom P-Typ, der oberen Oberfläche der Muldenschicht 103 vom P-Typ und der oberen Oberfläche der Drift-Schicht 102 vom N-Typ befindet, entspricht einem Source-Kontaktloch 120.
Die niederohmige Schicht 113A vom N-Typ ist auf der unteren Oberfläche der Muldenschicht 103 vom P-Typ, unter dem Schottky-Bereich 114 und unter dem JFET-Bereich 116 über die gesamte Oberfläche der aktiven Zelle hinweg ausgebildet.
Die Source-Elektrode 111 weist einen Schottky-Kontakt zu dem Schottky-Bereich 114 auf. Die Drain-Elektrode 112 weist einen ohmschen Kontakt zu der unteren Oberfläche des Halbleitersubstrats 101 vom N-Typ auf.
Der Betrieb der Halbleitereinheit 2001 gemäß der vorliegenden Ausführungsform und der Betrieb der Halbleitereinheit 2001A gemäß der vorliegenden Ausführungsform sind dem Betrieb der bei der ersten Ausführungsform beschriebenen Halbleitereinheit 1001 ähnlich.
Im Folgenden werden Funktionen und Effekte der Halbleitereinheiten gemäß der vorliegenden Ausführungsform beschrieben.
Während des Normalbetriebs der Halbleitereinheiten reduziert das Vorhandensein der niederohmigen Schicht 113 vom N-Typ den Widerstandswert des Pfads von der Schottky-Grenzschicht 115 zu der Body-Dioden-Grenzschicht, die durch den größten Widerstand verbunden ist. Dementsprechend nimmt die maximale unipolare Stromdichte zu.
Wenn dagegen ein hoher Rückstrom durch die Halbleitereinheit 2001 fließt, wird eine große Anzahl von Minoritätsladungsträgern aus der Muldenschicht 103 vom P-Typ in die Drift-Schicht 102 vom N-Typ injiziert. Diese Injektion reduziert den Einfluss des Vorhandenseins der niederohmigen Schicht 113 vom N-Typ auf den Widerstandswert des Pfads von der Schottky-Grenzschicht 115 zu der Body-Dioden-Grenzschicht, die durch den größten Widerstand verbunden ist. Dementsprechend ist der Einfluss der niederohmigen Schicht 113 vom N-Typ auf die I2t-Toleranz gering.
Um den Einfluss des Vorhandenseins der niederohmigen Schicht 113 vom N-Typ auf die I2t-Toleranz weiter zu reduzieren, ist es bevorzugt, dass die niederohmige Schicht 113 vom N-Typ eine geringere Störstellenkonzentration als jene der Muldenschicht 103 vom P-Typ aufweist.
Wie vorstehend beschrieben, wird durch die Halbleitereinheit 2001 eine Verbesserung der maximalen unipolaren Stromdichte nahezu ohne eine Verringerung der I2t-Toleranz ermöglicht. Dementsprechend ist es möglich, die Kompromissrelation zwischen der I2t-Toleranz und der maximalen unipolaren Stromdichte zu verbessern.
Verfahren zur Herstellung der Halbleitereinheit
Als Nächstes wird ein Verfahren zur Herstellung der Halbleitereinheit 2001 gemäß der vorliegenden Ausführungsform beschrieben.
Bei dem Verfahren zur Herstellung der Halbleitereinheit 1001 gemäß der ersten Ausführungsform wird die niederohmige Schicht 113 vom N-Typ außerdem mit der Muldenschicht 103 vom P-Typ, der niederohmigen Schicht 107 vom P-Typ und der Source-Schicht 105 vom N-Typ gebildet.
Die Ionenimplantation zur Bildung der niederohmigen Schicht 113 vom N-Typ kann an der gesamten Oberfläche durchgeführt werden oder kann durch Strukturieren unter Verwendung einer Implantationsmaske durchgeführt werden.
Die sonstigen Schritte bei dem Herstellungsverfahren sind jenen bei dem Verfahren zur Herstellung der Halbleitereinheit 1001 ähnlich, das bei der ersten Ausführungsform beschrieben ist.
Dritte Ausführungsform
Es wird eine Halbleitereinheit gemäß der vorliegenden Ausführungsform beschrieben. In der folgenden Beschreibung sind Komponenten oder Bestandteile, die jenen bei der vorstehenden Ausführungsform beschriebenen ähnlich sind, in der Darstellung mit den gleichen Bezugszeichen versehen, und eine detaillierte Beschreibung derselben wird entsprechend weggelassen.
Konfiguration der Halbleitereinheit
9 ist eine Schnittansicht, die ein Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 3001 gemäß der vorliegenden Ausführungsform schematisch darstellt.
Wie in dem Bespiel in 9 dargestellt, weist die aktive Zelle in der Halbleitereinheit 3001 Folgendes auf: ein Halbleitersubstrat 101 vom N-Typ, eine Drift-Schicht 102 vom N-Typ, eine Muldenschicht 103 vom P-Typ, eine Source-Schicht 105 vom N-Typ, eine niederohmige Schicht 107E vom P-Typ, die in der Muldenschicht 103 vom P-Typ ausgebildet ist, eine Gate-Isolierschicht 108, eine Gate-Elektrode 109, eine Zwischenisolierschicht 110, eine Source-Elektrode 111E sowie eine Drain-Elektrode 112, wobei die Source-Elektrode 111E so ausgebildet ist, dass sie die Zwischenisolierschicht 110, die obere Oberfläche und die seitlichen Oberflächen der Source-Schicht 105 vom N-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt sind, die obere Oberfläche und die seitlichen Oberflächen der niederohmigen Schicht 107E vom P-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt sind, die obere Oberfläche der Muldenschicht 103 vom P-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, und die obere Oberfläche der Drift-Schicht 102 vom N-Typ bedeckt, die nicht mit der Gate-Isolierschicht 108 bedeckt ist.
Hierbei entspricht ein Bereich, der sich in der Nähe der oberen Oberfläche der Muldenschicht 103 vom P-Typ befindet, die sandwichartig zwischen der Source-Schicht 105 vom N-Typ und der Drift-Schicht 102 vom N-Typ angeordnet ist, einem Kanalbereich 104. Die Grenze zwischen der unteren Oberfläche der Muldenschicht 103 vom P-Typ und der Drift-Schicht 102 vom N-Typ entspricht einer Body-Dioden-Grenzschicht 106.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Source-Elektrode 111Ebefindet, entspricht einem Schottky-Bereich 114. Die obere Oberfläche der Drift-Schicht 102 vom N-Typ, die sich in Kontakt mit der Source-Elektrode 111Ebefindet, entspricht einer Schottky-Grenzschicht 115.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Gate-Isolierschicht 108 befindet, entspricht einem JFET-Bereich 116. Ein Bereich, der zwischen Gate-Elektroden 109 ausgebildet ist und in dem sich die Source-Elektrode 111Ein Kontakt mit der oberen Oberfläche und den seitlichen Oberflächen der Source-Schicht 105 vom N-Typ, der oberen Oberfläche und den seitlichen Oberflächen der niederohmigen Schicht 107E vom P-Typ, der oberen Oberfläche der Muldenschicht 103 vom P-Typ und der oberen Oberfläche der Drift-Schicht 102 vom N-Typ befindet, entspricht einem Source-Kontaktloch 120E.
Das Source-Kontaktloch 120E weist einen Graben 3002 an einer Position auf, die sich in Kontakt mit der Source-Schicht 105 vom N-Typ, der niederohmigen Schicht 107E vom P-Typ und dem Schottky-Bereich 114 befindet (d.h. in der oberen Oberfläche der Drift-Schicht 102 vom N-Typ).
Der Graben 3002 weist eine Seitenwand auf, in der sich ein Bereich der niederohmigen Schicht 107E vom P-Typ und der Source-Schicht 105 vom N-Typ befinden. Dann kommt jeder von dem Bereich der niederohmigen Schicht 107E vom P-Typ und der Source-Schicht 105 vom N-Typ in Kontakt mit der Source-Elektrode 111 E.
Der Graben 3002 weist einen Boden auf, in dem sich ein Bereich der niederohmigen Schicht 107E vom P-Typ, ein Bereich der Drift-Schicht 102 vom N-Typ und der Schottky-Bereich 114 befinden. Dann kommt jeder von dem Bereich der niederohmigen Schicht 107E vom P-Typ, dem Bereich der Drift-Schicht 102 vom N-Typ und dem Schottky-Bereich 114 in Kontakt mit der Source-Elektrode 111E.
In dem Fall, in dem der Zwischenraum zwischen den Gate-Elektroden 109 schmal ist und der Graben 3002 entsprechend mit einer geringen Breite ausgebildet ist, ist es möglich, dass sich lediglich die seitliche Oberfläche der Source-Schicht 105 vom N-Typ, die nicht mit der Gate-Isolierschicht 108 bedeckt ist, in Kontakt mit der Seitenwand des Grabens 3002 befindet und sich die obere Oberfläche und die seitlichen Oberflächen der niederohmigen Schicht 107E vom P-Typ in Kontakt mit dem Graben 3002 befinden.
Sowohl die niederohmige Schicht 107E als auch die Source-Schicht 105 können an irgendeiner Stelle mit der Source-Elektrode 111E verbunden sein.
Die niederohmige Schicht 107E vom P-Typ befindet sich unter der Source-Schicht 105 vom N-Typ. Die untere Oberfläche der niederohmigen Schicht 107E vom P-Typ befindet sich unter der Schottky-Grenzschicht 115.
Die niederohmige Schicht 107E vom P-Typ ist außerdem in der Richtung einer Ebene (d.h. der Richtung nach rechts und links in 9) durch die Muldenschicht 103 vom P-Typ von dem Schottky-Bereich 114 getrennt.
Die Source-Elektrode 111E weist einen Schottky-Kontakt zu dem Schottky-Bereich 114 auf. Die Drain-Elektrode 112 weist einen ohmschen Kontakt zu der unteren Oberfläche des Halbleitersubstrats 101 vom N-Typ auf.
Der Betrieb der Halbleitereinheit 3001 gemäß der vorliegenden Ausführungsform ist dem Betrieb der in der ersten Ausführungsform beschriebenen Halbleitereinheit 1001 ähnlich.
Im Folgenden werden Funktionen und Effekte der Halbleitereinheit 3001 beschrieben.
Die Seitenwand des Grabens 3002 in dem Source-Kontaktloch 120E ist mit der Source-Schicht 105 vom N-Typ und der niederohmigen Schicht 107E vom P-Typ verbunden. Auch wenn die Breite des Source-Kontaktlochs 120E reduziert ist, kann die Source-Elektrode 111E dementsprechend zuverlässig mit der Source-Schicht 105 vom N-Typ und der niederohmigen Schicht 107E vom P-Typ verbunden sein. Somit ist es möglich, den Abstand von Einheitszellen zu reduzieren.
Wenn im Aus-Zustand der Halbleitereinheit 3001 eine Spannung zwischen der Source-Elektrode 111E und der Drain-Elektrode 112 anliegt, konzentriert sich ein elektrisches Feld hauptsächlich an der Schottky-Grenzschicht 115 und der Gate-Isolierschicht 108, die sich über dem JFET-Bereich 116 befindet. Durch das Ändern der Tiefe des Grabens 3002 oder der Tiefe des Schottky-Bereichs 114 wird es einfach, die Spannungsfestigkeit von jeder von der Schottky-Grenzschicht 115 und der Gate-Isolierschicht 108 einzeln auszulegen, die sich über dem JFET-Bereich 116 befindet.
Der Widerstand der Halbleitereinheit 3001 im Ein-Zustand (auf den im Folgenden als ein Widerstand im Ein-Zustand Bezug genommen wird) nimmt zum Beispiel ab, wenn die Störstellenkonzentration des JFET-Bereichs 116 zunimmt, wenn die Tiefe des JFET-Bereichs 116 abnimmt und wenn die Breite des JFET-Bereichs 116 zunimmt. Dadurch wird jedoch das elektrische Feld in der Gate-Isolierschicht 108 erhöht, die sich über dem JFET-Bereich 116 befindet.
Die maximale unipolare Stromdichte nimmt dagegen zu, wenn die Störstellenkonzentration des Schottky-Bereichs 114 zunimmt, wenn die Tiefe des Schottky-Bereichs 114 abnimmt und wenn die Breite des Schottky-Bereichs 114 zunimmt. Dadurch wird jedoch das elektrische Feld in der Schottky-Grenzschicht 115 erhöht.
Um die Konzentration des elektrischen Felds an der Schottky-Grenzschicht 115 abzuschwächen, muss der Schottky-Bereich 114 eine feste Tiefe aufweisen, in diesem Fall nimmt jedoch der Abstand von der Source-Elektrode 111E zu der Body-Dioden-Grenzschicht 106 zu, und dementsprechend nimmt der Widerstand zu. Wenn die untere Oberfläche der niederohmigen Schicht 107E vom P-Typ ausreichend nahe an die untere Oberfläche der Muldenschicht 103 vom P-Typ gebracht wird, die sich unter dem Boden des Grabens 3002 befindet, ist es möglich, eine Erhöhung des Widerstands des Pfads von der Source-Elektrode 111E zu der Body-Dioden-Grenzschicht 106 zu verhindern und die 12t-Toleranz aufrechtzuerhalten.
10 ist eine Draufsicht, die ein Konfigurationsbeispiel für eine aktive Zelle in der Halbleitereinheit schematisch darstellt, die in der vorliegenden Ausführungsform beschrieben wird. Es ist anzumerken, dass die Halbleitereinheiten, die in der ersten und der zweiten Ausführungsform beschrieben sind, ebenfalls ein ähnliches Ebenen-Layout aufweisen können.
Wie in dem Beispiel gemäß 10 dargestellt, weist die aktive Zelle in der Draufsicht eine Kammform auf, d.h. die Schottky-Grenzschicht 115 an der oberen Oberfläche des Schottky-Bereichs 114 ist so ausgebildet, dass sie sich in 10 in der Draufsicht in der Richtung nach oben und unten erstreckt, und die niederohmige Schicht 107E vom P-Typ ist ebenfalls so ausgebildet, dass sie sich in 10 in der Draufsicht nach oben und unten erstreckt. Dementsprechend ist der Bereich der äquivalenten Body-Dioden-Grenzschicht 107, der sich am weitesten entfernt von der Schottky-Grenzschicht 115 befindet, stärker vergrößert als in dem Fall, in dem die aktive Zelle in der Draufsicht eine gitterartige Form aufweist. Daher kann die I2t-Toleranz durch Einschließen der niederohmigen Schicht 107E vom P-Typ effektiv vergrößert werden.
Um die Zeichnung zu vereinfachen, sind in 10 lediglich die Drift-Schicht 102 vom N-Typ, die Muldenschicht 103 vom P-Typ, die Source-Schicht 105 vom N-Typ sowie die niederohmige Schicht 107E vom P-Typ dargestellt.
Verfahren zur Herstellung der Halbleitereinheit
Als Nächstes wird ein Verfahren zur Herstellung der Halbleitereinheit 3001 gemäß der vorliegenden Ausführungsform beschrieben.
Das Verfahren zur Herstellung der Halbleitereinheit 3001 bis zur Bildung des Source-Kontaktlochs 120E ist dem Verfahren zur Herstellung der Halbleitereinheit 1001 ähnlich, das bei der ersten Ausführungsform beschrieben ist.
Dann wird der Graben 3002 durch photomechanische Bearbeitung und Ätzen gebildet, und die Source-Elektrode 111E wird auf der oberen Oberfläche der Drift-Schicht 102 vom N-Typ gebildet.
Die Source-Elektrode 111E wird durch einen ohmschen Kontakt mit der Source-Schicht 105 vom N-Typ und der niederohmigen Schicht 107E vom P-Typ verbunden. Die Source-Elektrode 111E wird außerdem durch einen Schottky-Kontakt mit dem Schottky-Bereich 114 verbunden.
Darüber hinaus wird die Drain-Elektrode 112 so gebildet, dass sie einen ohmschen Kontakt zu der unteren Oberfläche des Halbleitersubstrats 101 vom N-Typ aufweist.
Durch die vorstehend beschriebenen Schritte wird die aktive Zelle in der Halbleitereinheit 3001 gemäß der vorliegenden Ausführungsform fertiggestellt.
Vierte Ausführungsform
Es wird eine Halbleitereinheit gemäß der vorliegenden Ausführungsform beschrieben. In der folgenden Beschreibung sind Komponenten oder Bestandteile, die jenen in der vorstehenden Ausführungsform beschriebenen ähnlich sind, in der Darstellung mit den gleichen Bezugszeichen versehen, und eine detaillierte Beschreibung derselben wird entsprechend weggelassen.
Konfiguration der Halbleitereinheit
11 ist eine Schnittansicht, die ein Konfigurationsbeispiel für eine aktive Zelle in einer Halbleitereinheit 4001 gemäß der vorliegenden Ausführungsform schematisch darstellt.
Wie in dem Beispiel gemäß 11 dargestellt, weist die aktive Zelle in der Halbleitereinheit 4001 Folgendes auf: ein Halbleitersubstrat 101 vom N-Typ, eine Drift-Schicht 102 vom N-Typ, eine Muldenschicht 103A vom P-Typ, die in einem Bereich der äußersten Schicht der Drift-Schicht 102 vom N-Typ ausgebildet ist, eine Muldenschicht 103B vom P-Typ, die in einem Bereich der äußersten Schicht der Drift-Schicht 102 vom N-Typ ausgebildet ist, eine Source-Schicht 105B vom N-Typ, die in einem Bereich der äußersten Schicht der Muldenschicht 103B vom P-Typ ausgebildet ist und eine höhere Störstellenkonzentration als jene der Drift-Schicht 102 vom N-Typ aufweist, eine niederohmige Schicht 107F vom P-Typ, die in der äußersten Schicht der Muldenschicht 103A vom P-Typ ausgebildet ist und eine höhere Störstellenkonzentration als jene der Muldenschicht 103A vom P-Typ aufweist, eine niederohmige Schicht 107G vom P-Typ, die in der äußersten Schicht der Muldenschicht 103B vom P-Typ ausgebildet ist und eine höhere Störstellenkonzentration als jene der Muldenschicht 103B vom P-Typ aufweist, eine Gate-Isolierschicht 108A, die zumindest in Kontakt mit der oberen Oberfläche der Muldenschicht 103A vom P-Typ ausgebildet ist, die sandwichartig zwischen der niederohmigen Schicht 107F vom P-Typ und der Drift-Schicht 102 vom N-Typ angeordnet ist, eine Gate-Elektrode 109A, die auf der oberen Oberfläche der Gate-Isolierschicht 108A ausgebildet ist, eine Gate-Isolierschicht 108B, die zumindest in Kontakt mit der oberen Oberfläche der Muldenschicht 103B vom p-Typ ausgebildet ist, die sandwichartig zwischen der Source-Schicht 105B vom N-Typ und der Drift-Schicht 102 vom N-Typ angeordnet ist, eine Gate-Elektrode 109B, die auf der oberen Oberfläche der Gate-Isolierschicht 108B ausgebildet ist, eine Zwischenisolierschicht 110, die so ausgebildet ist, dass sie die Gate-Elektrode 109A und die Gate-Elektrode 109B bedeckt, eine Source-Elektrode 111 sowie eine Drain-Elektrode 112, wobei die Source-Elektrode 111 so ausgebildet ist, dass sie die Zwischenisolierschicht 110, die obere Oberfläche der Source-Schicht 105B vom N-Typ, die nicht mit der Gate-Isolierschicht 108B bedeckt ist, die obere Oberfläche der niederohmigen Schicht 107F vom P-Typ, die nicht mit der Gate-Isolierschicht 108A bedeckt ist, die obere Oberfläche der niederohmigen Schicht 107G vom P-Typ, die nicht mit der Gate-Isolierschicht 108B bedeckt ist, die obere Oberfläche der Muldenschicht 103A vom P-Typ, die nicht mit der Gate-Isolierschicht 108A bedeckt ist, die obere Oberfläche der Muldenschicht 103B vom P-Typ, die nicht mit der Gate-Isolierschicht 108B bedeckt ist, sowie die obere Oberfläche der Drift-Schicht 102 vom N-Typ bedeckt, die nicht mit der Gate-Isolierschicht 108A und der Gate-Isolierschicht 108B bedeckt ist.
Wie vorstehend beschrieben, weist die Halbleitereinheit 4001 gemäß der vorliegenden Ausführungsform keine Source-Schicht vom N-Typ in einem Bereich der Muldenschicht vom P-Typ auf.
Hierbei entspricht ein Bereich, der sich in der Nähe der oberen Oberfläche der Muldenschicht 103B vom P-Typ befindet, die sandwichartig zwischen der Source-Schicht 105B vom N-Typ und der Drift-Schicht 102 vom N-Typ angeordnet ist, einem Kanalbereich 104. Die Grenze zwischen der unteren Oberfläche der Muldenschicht 103A vom P-Typ und der Drift-Schicht 102 vom N-Typ und die Grenze zwischen der unteren Oberfläche der Muldenschicht 103B vom P-Typ und der Drift-Schicht 102 vom N-Typ entsprechen Body-Dioden-Grenzschichten 106.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N-Typ angeordnet ist, die sich in Kontakt mit der Source-Elektrode 111 befindet, entspricht einem Schottky-Bereich 114. Die obere Oberfläche der Drift-Schicht 102 vom N-Typ, die sich in Kontakt mit der Source-Elektrode 111 befindet, entspricht einer Schottky-Grenzschicht 115.
Ein Bereich, der in der Nähe der oberen Oberfläche der Drift-Schicht 102 vom N Typ angeordnet ist, die sich in Kontakt mit der Gate-Isolierschicht 108A befindet, entspricht einem JFET-Bereich 116. Ein Bereich, der zwischen der Gate-Elektrode 109A und der Gate-Elektrode 109B ausgebildet ist und in dem sich die Source-Elektrode 111 in Kontakt mit der oberen Oberfläche der Source-Schicht 105B vom N-Typ, der oberen Oberfläche der niederohmigen Schicht 107F vom P-Typ, der oberen Oberfläche der niederohmigen Schicht 107G vom P-Typ, der oberen Oberfläche der Muldenschicht 103A vom P-Typ, der oberen Oberfläche der Muldenschicht 103B vom P-Typ und der oberen Oberfläche der Drift-Schicht 102 vom N-Typ befindet, entspricht einem Source-Kontaktloch 120.
Die Source-Elektrode 111 weist einen Schottky-Kontakt zu dem Schottky-Bereich 114 auf. Die Drain-Elektrode 112 weist einen ohmschen Kontakt zu der unteren Oberfläche des Halbleitersubstrats 101 vom N-Typ auf.
Ein lateraler Randbereich der niederohmigen Schicht 107F vom P-Typ auf der Seite weiter entfernt von der Schottky-Grenzschicht 115 befindet sich weiter entfernt von der Schottky-Grenzschicht 115 als ein lateraler Randbereich der niederohmigen Schicht 107G vom P-Typ auf der Seite weiter entfernt von der Schottky-Grenzschicht 115.
Es ist anzumerken, dass der Abstand zwischen einem lateralen Randbereich der niederohmigen Schicht 107F vom P-Typ auf der Seite nahe bei der Schottky-Grenzschicht 115 und einem lateralen Randbereich der Muldenschicht 103A vom P-Typ auf der Seite nahe bei der Schottky-Grenzschicht 115 nicht zwangsläufig gleich dem Abstand zwischen einem lateralen Randbereich der niederohmigen Schicht 107G vom P-Typ auf der Seite nahe bei der Schottky-Grenzschicht 115 und einem lateralen Randbereich der Muldenschicht 103B vom P-Typ auf der Seite nahe bei der Schottky-Grenzschicht 115 sein muss.
Die untere Oberfläche der niederohmigen Schicht 107F vom P-Typ befindet sich unter der Schottky-Grenzschicht 115.
Die niederohmige Schicht 107G vom P-Typ ist lateral von der Source-Schicht 105B vom N-Typ ausgebildet. Die untere Oberfläche der niederohmigen Schicht 107G vom P-Typ befindet sich unter der Schottky-Grenzschicht 115.
Die niederohmige Schicht 107G vom P-Typ ist in der Richtung einer Ebene (d.h. der Richtung nach rechts und links in 11) durch die Muldenschicht 103B vom P-Typ von dem Schottky-Bereich 114 getrennt.
Der Betrieb der Halbleitereinheit 4001 gemäß der vorliegenden Ausführungsform ist dem Betrieb der in der ersten Ausführungsform beschriebenen Halbleitereinheit 1001 ähnlich.
Im Folgenden werden Funktionen und Effekte der Halbleitereinheit 4001 gemäß der vorliegenden Ausführungsform beschrieben.
Gemäß der Halbleitereinheit 4001 der vorliegenden Ausführungsform ermöglicht das Vorhandensein der niederohmigen Schicht 107F vom P-Typ, die sich in der Richtung weg von der Schottky-Grenzschicht 115 erstreckt, die Bildung der niederohmigen Body-Dioden-Grenzschicht an einer Position entfernt von der Schottky-Grenzschicht 115. Dementsprechend verbessert sich die I2t-Toleranz.
Mit zunehmendem Verhältnis der Anzahl von Muldenschichten 103A vom P-Typ und der Anzahl von niederohmigen Schichten 107F vom P-Typ zu der Anzahl von Muldenschichten 103B vom P-Typ und der Anzahl von niederohmigen Schichten 107G vom P-Typ nimmt die Kanaldichte ab. Daher nimmt der Widerstand im Ein-Zustand der Halbleitereinheit 4001 zu, die I2t-Toleranz verbessert sich jedoch.
Wenn die Spannungsfestigkeit der Halbleitereinheit zunimmt, nimmt die Störstellenkonzentration der Drift-Schicht 102 vom N-Typ ab, und der Widerstand der Drift-Schicht 102 vom N-Typ in Bezug auf den Widerstand des Kanals nimmt zu. Daher wird die Rate der Erhöhung des Widerstands im Ein-Zustand gering, die durch Vergrößern des Verhältnisses der Muldenschicht 103A vom P-Typ und der niederohmigen Schicht 107F vom P-Typ verursacht wird.
Es ist anzumerken, dass die Muldenschicht 103A vom P-Typ und die niederohmige Schicht 107F vom P-Typ bei Betrachtung in einer Draufsicht bevorzugt gleichmäßig zyklisch in einer Ebene der Halbleitereinheit angeordnet sind. In diesem Fall werden Minoritätsladungsträger gleichmäßig in die Ebene der Halbleitereinheit 4001 injiziert, und dementsprechend ist es möglich, die Verteilung des spezifischen Widerstands in der Ebene zu unterbinden. Dementsprechend ist dies effektiv bei der Unterbindung der Konzentration eines Stroms.
12 ist eine Draufsicht, die ein Konfigurationsbeispiel für eine aktive Zelle in der Halbleitereinheit schematisch darstellt, die bei der vorliegenden Ausführungsform beschrieben wird. Es ist anzumerken, dass auch die bei der ersten, der zweiten und der dritten Ausführungsform beschriebenen Halbleitereinheiten ein gleichartiges Ebenen-Layout aufweisen können.
Wie in dem Beispiel in 12 dargestellt, weist die aktive Zelle in der Draufsicht eine Kammform auf. Dementsprechend ist der Bereich der äquivalenten Body-Dioden-Grenzschicht 106, der sich am weitesten entfernt von der Schottky-Grenzfläche 115 befindet, stärker vergrößert als in dem Fall, in dem die aktive Zelle in der Draufsicht eine gitterartige Form aufweist. Daher kann die die niederohmige Schicht 107F vom P-Typ und die niederohmige Schicht 107G vom P-Typ einschließende I2t-Toleranz verbessert sein.
Um die Zeichnung zu vereinfachen, sind in 12 lediglich die Drift-Schicht 102 vom N-Typ, die Muldenschicht 103A vom P-Typ, die Muldenschicht 103B vom P-Typ, die Source-Schicht 105B vom N-Typ, die niederohmige Schicht 107F vom P-Typ sowie die niederohmige Schicht 107G vom P-Typ dargestellt.
Verfahren zur Herstellung der Halbleitereinheit
Als Nächstes wird ein Verfahren zur Herstellung der Halbleitereinheit 4001 gemäß der vorliegenden Ausführungsform beschrieben.
Das Verfahren zur Herstellung der Halbleitereinheit 4001 ist dem Verfahren zur Herstellung der Halbleitereinheit 1001 ähnlich, das bei der ersten Ausführungsform beschrieben ist.
Es ist anzumerken, dass eine Ionenimplantation zur Bildung einer Source-Schicht vom N-Typ an der Muldenschicht 103A vom P-Typ nicht durchgeführt wird und eine Ionenimplantation zur Bildung der niederohmigen Schicht 107F vom P-Typ durchgeführt wird, die sich bis zu einem Bereich weiter entfernt von der Schottky-Grenzschicht 115 erstreckt als ein Bereich, an dem eine Ionenimplantation zur Bildung der niederohmigen Schicht 107G vom P-Typ durchgeführt wird.
Effekte, die durch die vorstehend beschriebenen Ausführungsformen hervorgerufen werden
Als Nächstes werden Beispiele für die Effekte beschrieben, die mit den vorstehend beschriebenen Ausführungsformen hervorgerufen werden. In der folgenden Beschreibung werden die Effekte basierend auf den speziellen Konfigurationen beschrieben, die in den vorstehend beschriebenen Ausführungsformen als Beispiele angegeben sind, die Konfigurationen können jedoch auch durch andere spezielle Konfigurationen ersetzt werden, die in der Beschreibung der vorliegenden Erfindung innerhalb eines Bereichs als Beispiele angegeben sind, die gleichartige Effekte hervorrufen können.
Eine derartige Ersetzung kann über eine Mehrzahl von Ausführungsformen hinweg durchgeführt werden. Das heißt, durch eine Kombination von Konfigurationen, die in verschiedenen Ausführungsformen als Beispiele angegeben sind, können gleichartige Effekte hervorgerufen werden.
Gemäß den vorstehend beschriebenen Ausführungsformen weist die Halbleitereinheit Folgendes auf: das Halbleitersubstrat 101 mit dem ersten Leitfähigkeitstyp (dem N-Typ), die Drain-Elektrode 112, die Drift-Schicht 102 vom N-Typ, die Muldenschicht 103 mit dem zweiten Leitfähigkeitstyp (dem P-Typ), die Source-Schicht 105 vom N-Typ, die erste Störstellenschicht vom P-Typ sowie die Source-Elektrode 11. Die erste Störstellenschicht vom P-Typ entspricht zum Beispiel der niederohmigen Schicht 107 vom P-Typ. Die Drain-Elektrode 112 weist einen ohmschen Kontakt zu der unteren Oberfläche des Halbleitersubstrats 101 vom N-Typ auf.
Die Drift-Schicht 102 vom N-Typ ist auf der oberen Oberfläche des Halbleitersubstrats 101 vom N-Typ ausgebildet. Die Muldenschicht 103 vom P-Typ ist in einem Bereich der äußersten Schicht der Drift-Schicht 102 vom N-Typ ausgebildet. Die Source-Schicht 105 vom N-Typ ist in einem Bereich der äußersten Schicht der Muldenschicht 103 vom P-Typ ausgebildet. Die Source-Schicht 105 vom N-Typ weist eine höhere Störstellenkonzentration als jene der Drift-Schicht 102 vom N-Typ auf.
Die niederohmige Schicht 107 vom P-Typ ist in einem Bereich der äußersten Schicht der Muldenschicht 103 vom P-Typ ausgebildet. Die niederohmige Schicht 107 vom P-Typ weist eine höhere Störstellenkonzentration als jene der Muldenschicht 103 vom P-Typ auf. Die Source-Elektrode 111 ist in Kontakt mit der äußersten Schicht der Drift-Schicht 102 vom N-Typ, in der die Muldenschicht 103 vom P-Typ nicht ausgebildet ist, der Muldenschicht 103 vom P-Typ, der Source-Schicht 105 vom N-Typ sowie der niederohmigen Schicht 107 vom P-Typ ausgebildet.
Hierbei ist davon auszugehen, dass es sich bei der Grenzschicht, an der die Source-Elektrode 111 einen Schottky-Kontakt zu der Drift-Schicht 102 vom N-Typ aufweist, um die Schottky-Grenzschicht 115 handelt. Die Muldenschicht 103 vom P-Typ ist sandwichartig zwischen der niederohmigen Schicht 107 vom P-Typ und der Schottky-Grenzschicht 115 angeordnet.
Die niederohmige Schicht 107 vom P-Typ ist von der äußersten Schicht der Muldenschicht 103 vom P-Typ, die sich näher bei der Schottky-Grenzschicht 115 befindet als die Source-Schicht 105 vom N-Typ, bis unter die Source-Schicht 105 vom N-Typ ausgebildet. Die untere Oberfläche der niederohmigen Schicht 107 vom P-Typ befindet sich unter der Schottky-Grenzschicht 115.
Gemäß einer derartigen Konfiguration kann sich die Body-Dioden-Grenzschicht, die mit der Source-Elektrode 111 durch einen geringen Widerstand verbunden ist, entfernt von der Schottky-Grenzschicht 115 befinden. Somit ist es möglich, die maximale unipolare Stromdichte aufrechtzuerhalten, während zugleich die I2t-Toleranz verbessert wird.
Es ist anzumerken, dass außerdem gleichartige Effekte hervorgerufen werden können, auch wenn zumindest eine der anderen Konfigurationen, die in der Beschreibung der vorliegenden Anmeldung als Beispiele angegeben sind, in einer geeigneten Weise zu der vorstehend beschriebenen Konfiguration hinzugefügt wird, d.h. auch wenn andere Konfigurationen in einer geeigneten Weise hinzugefügt werden, die in der vorstehenden Beschreibung nicht erwähnt wurden, die jedoch in der Beschreibung der vorliegenden Anmeldung als Beispiele angegeben wurden.
Gemäß den vorstehend beschriebenen Ausführungsformen ist die niederohmige Schicht 107B vom P-Typ von der äußersten Schicht der Muldenschicht 103 vom P-Typ, die sich näher bei der Schottky-Grenzschicht 115 befindet als die Source-Schicht 105 vom N-Typ, bis unter die Source-Schicht 105 vom N-Typ und bis ins Innere der Muldenschicht 103 vom P-Typ ausgebildet, die sich weiter entfernt von der Schottky-Grenzschicht 115 befindet als die Source-Schicht 105 vom N-Typ. Gemäß einer derartigen Konfiguration kann die niederohmige Body-Dioden-Grenzschicht effektiv entfernt von der Schottky-Grenzschicht 115 angeordnet sein. Somit ist es möglich, die maximale unipolare Stromdichte aufrechtzuerhalten, während zugleich die I2t-Toleranz verbessert wird.
Gemäß den vorstehend beschriebenen Ausführungsformen ist die niederohmige Schicht 107A vom P-Typ von der äußersten Schicht der Muldenschicht 103 vom P-Typ, die sich näher bei der Schottky-Grenzschicht 115 befindet als die Source-Schicht 105 vom N-Typ, bis unter die Source-Schicht 105 vom N-Typ und bis zu der äußersten Schicht der Muldenschicht 103 vom P-Typ ausgebildet, die sich weiter entfernt von der Schottky-Grenzschicht 115 befindet als die Source-Schicht 105 vom N-Typ. Gemäß einer derartigen Konfiguration kann die niederohmige Body-Dioden-Grenzschicht effektiv entfernt von der Schottky-Grenzschicht 115 angeordnet sein. Somit ist es möglich, die maximale unipolare Stromdichte aufrechtzuerhalten, während zugleich die I2t-Toleranz verbessert wird.
Gemäß den vorstehend beschriebenen Ausführungsformen weist die Halbleitereinheit Folgendes auf: die Drift-Schicht 102 vom N-Typ, die Muldenschicht 103 vom P-Typ, die Source-Schicht 105 vom N-Typ, die niederohmige Schicht 107D vom P-Typ sowie die Source-Elektrode 111. Die Muldenschicht 103 vom P-Typ ist in einem Bereich der äußersten Schicht der Drift-Schicht 102 vom N-Typ ausgebildet.
Die Source-Schicht 105 vom N-Typ ist in einem Bereich der äußersten Schicht der Muldenschicht 103 vom P-Typ ausgebildet. Die Source-Schicht 105 vom N-Typ weist eine höhere Störstellenkonzentration als jene der Drift-Schicht 102 vom N-Typ auf. Die niederohmige Schicht 107D vom P-Typ ist in einem Bereich der äußersten Schicht der Muldenschicht 103 vom P-Typ ausgebildet. Die niederohmige Schicht 107D vom P-Typ weist eine höhere Störstellenkonzentration als jene der Muldenschicht 103 vom P-Typ auf.
Die Source-Elektrode 111 ist in Kontakt mit der äußersten Schicht der Drift-Schicht 102 vom N-Typ, in der die Muldenschicht 103 vom P-Typ nicht ausgebildet ist, der Muldenschicht 103 vom P-Typ, der Source-Schicht 105 vom N-Typ und der niederohmigen Schicht 107D vom P-Typ ausgebildet. Hierbei wird davon ausgegangen, dass es sich bei der Grenzschicht, an der die Source-Elektrode 111 einen Schottky-Kontakt zu der Drift-Schicht 102 vom N-Typ aufweist, um die Schottky-Grenzschicht 115 handelt.
Die Muldenschicht 103 vom P-Typ ist sandwichartig zwischen der niederohmigen Schicht 107D vom P-Typ und der Schottky-Grenzschicht 115 angeordnet. Die niederohmige Schicht 107D vom P-Typ ist in einem Bereich ausgebildet, der die Innenseite der Muldenschicht 103 vom P-Typ aufweist, die sich weiter entfernt von der Schottky-Grenzschicht 115 befindet als die Source-Schicht 105 vom N-Typ. Die untere Oberfläche der niederohmigen Schicht 107D vom P-Typ befindet sich unter der Schottky-Grenzschicht 115.
Gemäß einer derartigen Konfiguration kann sich die niederohmige Body-Dioden-Grenzschicht entfernt von der Schottky-Grenzschicht 115 befinden. Somit ist es möglich, die maximale unipolare Stromdichte aufrechtzuerhalten, während zugleich die I2t-Toleranz verbessert wird.
Es ist anzumerken, dass außerdem gleichartige Effekte hervorgerufen werden können, auch wenn zumindest eine der anderen Konfigurationen, die in der Beschreibung der vorliegenden Anmeldung als Beispiele angegeben sind, in einer geeigneten Weise zu der vorstehend beschriebenen Konfiguration hinzugefügt wird, d.h. auch wenn andere Konfigurationen in einer geeigneten Weise hinzugefügt werden, die in der vorstehenden Beschreibung nicht erwähnt sind, die jedoch in der Beschreibung der vorliegenden Anmeldung als Beispiele angegeben sind.
Gemäß den vorstehend beschriebenen Ausführungsformen ist die niederohmige Schicht 107C vom P-Typ in dem Bereich ausgebildet, der die äußerste Schicht der Muldenschicht 103 vom P-Typ aufweist, die sich weiter entfernt von der Schottky-Grenzschicht 115 befindet als die Source-Schicht 105 vom N-Typ. Gemäß einer derartigen Konfiguration kann die niederohmige Body-Dioden-Grenzschicht effektiv entfernt von der Schottky-Grenzschicht 115 angeordnet sein. Somit ist es möglich, die maximale unipolare Stromdichte aufrechtzuerhalten, während zugleich die I2t-Toleranz verbessert wird.
Gemäß den vorstehend beschriebenen Ausführungsformen ist die Tiefe von zumindest einem der Konzentrations-Peaks in der niederohmigen Schicht 107 vom P-Typ größer als die Tiefe jedes Konzentrations-Peaks in der Source-Schicht 105 vom N-Typ. Gemäß einer derartigen Konzentration nimmt der Abstand zwischen der unteren Oberfläche der Muldenschicht 103 vom P-Typ und der unteren Oberfläche der niederohmigen Schicht 107 vom P-Typ ab, und daher nimmt der Widerstandswert zwischen der Source-Elektrode 111 und der niederohmigen Body-Dioden-Grenzschicht ab. Dementsprechend verbessert sich die I2t-Toleranz.
Gemäß den vorstehend beschriebenen Ausführungsformen ist die Störstellenkonzentration bei dem Konzentrations-Peak in der niederohmigen Schicht 107 vom P-Typ gleich dem 10-Fachen oder gleich mehr als dem 10-Fachen der Störstellenkonzentration in der äußersten Schicht der Muldenschicht 103 vom P-Typ, die sandwichartig zwischen der Drift-Schicht 102 vom N-Typ und der Source-Schicht 105 vom N-Typ angeordnet ist. Gemäß einer derartigen Konfiguration kann der Widerstand des Pfads reduziert werden, entlang dessen der bipolare Strom fließt. Somit ist es möglich, die bipolare Stromdichte vergleichsweise zu erhöhen und die I2t-Toleranz zu verbessern.
Gemäß den vorstehend beschriebenen Ausführungsformen ist die Störstellenkonzentration bei dem Konzentrations-Peak in der niederohmigen Schicht 107 vom P-Typ gleich dem 100-Fachen oder gleich mehr als dem 100-Fachen der Störstellenkonzentration in der äußersten Schicht der Muldenschicht 103 vom P-Typ, die sandwichartig zwischen der Drift-Schicht 102 vom N-Typ und der Source-Schicht 105 vom N-Typ angeordnet ist. Gemäß einer derartigen Konfiguration kann der Widerstand des Pfads reduziert werden, entlang dessen der bipolare Strom fließt. Somit ist es möglich, die bipolare Stromdichte vergleichsweise zu erhöhen und die I2t-Toleranz zu verbessern.
Gemäß den vorstehend beschriebenen Ausführungsformen weist die Halbleitereinheit die zweite Störstellenschicht vom N-Typ auf. Die zweite Störstellenschicht vom N-Typ entspricht zum Beispiel der niederohmigen Schicht 113 vom N-Typ. In einer Draufsicht ist die niederohmige Schicht 113 vom N-Typ zumindest an einer Position, die mit der Schottky-Grenzschicht 115 und der niederohmigen Schicht 107 vom P-Typ überlappt, von der oberen Oberfläche der Drift-Schicht 102 vom N-Typ bis unter die Muldenschicht 103 vom P-Typ ausgebildet.
Die niederohmige Schicht 113 vom N-Typ weist eine höhere Störstellenkonzentration als jene der Drift-Schicht 102 vom N-Typ auf. Gemäß einer derartigen Konfiguration nimmt der Widerstandswert des Pfads von der Schottky-Grenzschicht 115 zu der Body-Dioden-Grenzschicht, die durch den größten Widerstand verbunden ist, während des Normalbetriebs der Halbleitereinheit ab. Daher nimmt die maximale unipolare Stromdichte zu.
Wenn dagegen ein hoher Rückstrom durch die Halbleitereinheit fließt, wird eine große Anzahl von Minoritätsladungsträgern von der Muldenschicht 103 vom P-Typ in die Drift-Schicht 102 vom N-Typ injiziert. Somit reduziert das Vorhandensein der niederohmigen Schicht 113 vom N-Typ den Einfluss auf den Widerstandswert des Pfads von der Schottky-Grenzschicht 115 zu der Body-Dioden-Grenzschicht, die durch den größten Widerstand verbunden ist.
Gemäß den vorstehend beschriebenen Ausführungsformen ist die niederohmige Schicht 113A vom N-Typ in einer Draufsicht unter der gesamten Oberfläche der Muldenschicht 103 vom P-Typ ausgebildet. Gemäß einer derartigen Konfiguration nimmt der Widerstandswert des Pfads von der Schottky-Grenzschicht 115 zu der Body-Dioden-Grenzschicht, die durch den größten Widerstand verbunden ist, während des Normalbetriebs der Halbleitereinheit ab. Dementsprechend nimmt die maximale unipolare Stromdichte zu.
Gemäß den vorstehend beschriebenen Ausführungsformen weist die Halbleitereinheit Folgendes auf: die Drift-Schicht 102 vom N-Typ, die erste Muldenschicht vom P-Typ, die zweite Muldenschicht vom P-Typ, die Source-Schicht 105B vom N-Typ, die erste Störstellenschicht vom P-Typ, die zweite Störstellenschicht vom P-Typ sowie die Source-Elektrode 111. Die erste Muldenschicht vom P-Typ entspricht zum Beispiel der Muldenschichte 103A vom P-Typ. Die zweite Muldenschicht vom P-Typ entspricht zum Beispiel der Muldenschicht 103B vom P-Typ.
Die erste Störstellenschicht vom P-Typ entspricht zum Beispiel der niederohmigen Schicht 107F vom P-Typ. Die zweite Störstellenschicht vom P-Typ entspricht zum Beispiel der niederohmigen Schicht 107G vom P-Typ.
Die Muldenschicht 103A vom P-Typ ist in einem Bereich der äußersten Schicht der Drift-Schicht 102 vom N-Typ ausgebildet. Die Muldenschicht 103B vom P-Typ ist in einem Bereich der äußersten Schicht der Drift-Schicht 102 vom N-Typ ausgebildet. Die Source-Schicht 105B vom N-Typ ist in einem Bereich der äußersten Schicht der Muldenschicht 103B vom P-Typ ausgebildet. Die Source-Schicht 105B vom N-Typ weist eine höhere Störstellenkonzentration als jene der Drift-Schicht 102 vom N-Typ auf.
Die niederohmige Schicht 107F vom P-Typ ist in einem Bereich der äußersten Schicht der Muldenschicht 103A vom P-Typ ausgebildet. Die niederohmige Schicht 107F vom P-Typ weist eine höhere Störstellenkonzentration als jene der Muldenschicht 103A vom P-Typ auf. Die niederohmige Schicht 107G vom P-Typ ist in einem Bereich der äußersten Schicht der Muldenschicht 103B vom P-Typ ausgebildet. Die niederohmige Schicht 107G vom P-Typ weist eine höhere Störstellenkonzentration als jene der Muldenschicht 103B vom P-Typ auf.
Die Source-Elektrode 111 ist in Kontakt mit der äußersten Schicht der Drift-Schicht 102 vom N-Typ, in der die Muldenschichtschicht 103A vom P-Typ und die Muldenschicht 103B vom P-Typ nicht ausgebildet sind, der Muldenschicht 103A vom P-Typ, der Muldenschicht 103B vom P-Typ, der Source-Schicht 105B vom N-Typ, der niederohmigen Schicht 107F vom P-Typ sowie der niederohmigen Schicht 107G vom P-Typ ausgebildet. Hierbei wird davon ausgegangen, dass es sich bei der Grenzschicht, an der die Source-Elektrode 111 einen Schottky-Kontakt zu der Drift-Schicht 102 vom N-Typ aufweist, um die Schottky-Grenzschicht 115 handelt.
Die Muldenschicht 103A vom P-Typ ist sandwichartig zwischen der niederohmigen Schicht 107F vom P-Typ und der Schottky-Grenzschicht 115 angeordnet. Die Muldenschicht 103B vom P-Typ ist sandwichartig zwischen der niederohmigen Schicht 107G vom P-Typ und der Schottky-Grenzschicht 115 angeordnet. Die niederohmige Schicht 107G vom P-Typ ist in der äußersten Schicht der Muldenschicht 103B vom P-Typ ausgebildet, die sich näher bei der Schottky-Grenzschicht 115 befindet als die Source-Schicht 105 vom N-Typ.
Der laterale Randbereich der niederohmigen Schicht 107F vom P-Typ auf der Seite weiter entfernt von der Schottky-Grenzschicht 115 ist an einer Position weiter entfernt von der Schottky-Grenzschicht 115 ausgebildet als der laterale Randbereich der niederohmigen Grenzschicht 107G vom P-Typ auf der Seite weiter entfernt von der Schottky-Grenzschicht 115. Die untere Oberfläche der niederohmigen Schicht 107F vom P-Typ und die untere Oberfläche der niederohmigen Schicht 107G vom P-Typ befinden sich unter der Schottky-Grenzschicht 115.
Gemäß einer derartigen Konfiguration kann sich die niederohmige Body-Dioden-Grenzschicht entfernt von der Schottky-Grenzschicht 115 befinden. Somit ist es möglich, die maximale unipolare Stromdichte aufrechtzuerhalten, während zugleich die I2t-Toleranz verbessert wird.
Es ist anzumerken, dass außerdem gleichartige Effekte hervorgerufen werden können, auch wenn zumindest eine der anderen Konfigurationen, die in der Beschreibung der vorliegenden Anmeldung als Beispiele angegeben sind, in einer geeigneten Weise zu der vorstehend beschriebenen Konfiguration hinzugefügt wird, d.h. auch wenn andere Konfigurationen in einer geeigneten Weise hinzugefügt werden, die in der vorstehenden Beschreibung nicht erwähnt wurden, die jedoch in der Beschreibung der vorliegenden Anmeldung als Beispiele angegeben wurden.
Gemäß den vorstehend beschriebenen Ausführungsformen ist der Graben 3002 in der oberen Oberfläche der Drift-Schicht 102 vom N-Typ ausgebildet. Die niederohmige Schicht 107E vom P-Typ ist entweder auf der Seitenwand oder dem Boden des Grabens 3002 oder auf beiden ausgebildet. Die Source-Elektrode 111E ist in Kontakt mit entweder der oberen Oberfläche oder den seitlichen Oberflächen der niederohmigen Schicht 107E vom P-Typ oder in Kontakt mit beiden ausgebildet.
Gemäß einer derartigen Konfiguration ist die Seitenwand des Grabens 3002 in dem Source-Kontaktloch 120E mit der Source-Schicht 105 vom N-Typ und der niederohmigen Schicht 107E vom P-Typ verbunden. Auch wenn die Breite des Source-Kontaktlochs 120E reduziert wird, kann die Source-Elektrode 111E dementsprechend zuverlässig mit der Source-Schicht 105 vom N-Typ und der niederohmigen Schicht 107E vom P-Typ verbunden sein. Somit ist es möglich, den Abstand von Einheitszellen zu reduzieren.
Gemäß den vorstehend beschriebenen Ausführungsformen ist die Schottky-Grenzschicht 115 so ausgebildet, dass sie sich in einer Draufsicht in der ersten Richtung erstreckt (z.B. der Richtung nach oben und unten in 10). Die niederohmige Schicht 107E vom P-Typ ist ebenfalls so ausgebildet, dass sie sich in einer Draufsicht in der ersten Richtung erstreckt (z.B. der Richtung nach oben und unten in 10). Gemäß einer derartigen Konfiguration nimmt der Bereich der äquivalenten Body-Dioden-Grenzschicht 106 zu, der sich am weitesten entfernt von der Schottky-Grenzschicht 115 befindet. Daher kann die I2t-Toleranz durch Einschließen der niederohmigen Schicht 107E vom P-Typ effektiv erhöht werden.
Variationen der vorstehend beschriebenen Ausführungsformen
Wenngleich die vorstehend beschriebenen Ausführungsformen in einigen Fällen zum Beispiel die Qualität, das Material, die Abmessung und die Form jeder Komponente oder jedes Bestandteils, relative Positionen und die Anordnung von Komponenten oder Bestandteilen sowie Bedingungen für eine Realisierung beschreiben können, sind sämtliche dieser Merkmale in sämtlichen Aspekten nur illustrativ und nicht auf die in der Beschreibung der vorliegenden Anmeldung beschriebenen Beispiele beschränkt.
Dementsprechend wird davon ausgegangen, dass eine unbegrenzte Anzahl von Variationen und Äquivalenten, die nicht beispielhaft dargelegt sind, in den Umfang der in der Beschreibung der vorliegenden Anmeldung offenbarten Erfindung fällt. Es wird davon ausgegangen, dass der Umfang der Erfindung Fälle aufweist, in denen zumindest eine Komponente oder ein Bestandteil modifiziert, hinzugefügt oder weggelassen wird, und Fälle aufweist, in denen zumindest eine Komponente oder ein Bestandteil in zumindest einer Ausführungsform entnommen und mit Komponenten oder Bestandteilen in anderen Ausführungsformen kombiniert wird.
Bei den vorstehend beschriebenen Ausführungsformen kann „eine“ Komponente oder „ein“ Bestandteil auch „eine oder mehrere“ Komponenten oder „ein oder mehrere“ Bestandteile aufweisen, solange sich kein Widerspruch ergibt.
Jede Komponente oder jeder Bestandteil in den vorstehend beschriebenen Ausführungsformen wird als eine konzeptionelle Einheit betrachtet, und es wird davon ausgegangen, dass der Umfang der in der Beschreibung der vorliegenden Anmeldung offenbarten Erfindung Fälle aufweist, in denen eine Komponente oder ein Bestandteil durch eine Mehrzahl von strukturellen Elementen konfiguriert ist, Fälle aufweist, in denen eine Komponente oder ein Bestandteil einem Teil eines bestimmten strukturellen Elements entspricht, und Fälle aufweist, in denen eine Mehrzahl von Komponenten oder Bestandteilen in einem strukturellen Element enthalten ist.
Es wird davon ausgegangen, dass jede Komponente oder jeder Bestandteil, die oder der in den vorstehend beschriebenen Ausführungsformen beschrieben ist, strukturelle Elemente aufweist, die andere Strukturen oder Formen aufweisen, solange sie oder er die gleiche Funktion ausführen kann.
Die Darstellung in der Beschreibung der vorliegenden Anmeldung bezieht sich auf sämtliche Zwecke in Bezug auf die Erfindung der vorliegenden Anmeldung, und nichts in der Beschreibung wird als herkömmliche Technologie betrachtet.
Wenn Merkmale, wie beispielsweise Materialbezeichnungen, in den vorstehend beschriebenen Ausführungsformen ohne spezielle Angabe beschrieben sind, wird davon ausgegangen, dass diese Materialien auch weitere Additive aufweisen können, wie z.B. eine Legierung, solange sich kein Widerspruch ergibt.
Bezugszeichenliste

10, 101: Halbleitersubstrat vom N-Typ
20, 102: Drift-Schicht vom N-Typ
22, 114: Schottky-Bereich
30, 103, 103A, 103B: Muldenschicht vom P-Typ
35: Muldenkontaktschicht vom P-Typ
40, 105, 105B: Source-Schicht vom N-Typ
50, 108, 108A, 108B: Gate-Isolierschicht
55, 110: Zwischenisolierschicht
60, 109, 109A, 109B: Gate-Elektrode
70: ohmsche Elektrode
71: rückseitige ohmsche Elektrode
75: Schottky-Elektrode
80, 111, 111E: Source-Elektrode
85, 112: Drain-Elektrode
104: Kanalbereich
106: Body-Dioden-Grenzschicht
107, 107A, 107B: niederohmige Schicht vom P-Typ
107C, 107D, 107E: niederohmige Schicht vom P-Typ
107F, 107G: niederohmige Schicht vom P-Typ
113, 113A: niederohmige Schicht vom N-Typ
115: Schottky-Grenzschicht
116: JFET-Bereich
120, 120E: Source-Kontaktloch
1001, 1001A, 1001B: Halbleitereinheit
1001C, 1001D, 2000: Halbleitereinheit
2001, 2001A, 3001: Halbleitereinheit
4001, 5001: Halbleitereinheit
3002: Graben

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 5815882 B2 [0003]
JP 2015185700 A [0003]

Claims

Halbleitereinheit, die Folgendes aufweist: - ein Halbleitersubstrat (101) mit einem ersten Leitfähigkeitstyp; - eine Drain-Elektrode (112), die einen ohmschen Kontakt zu einer unteren Oberfläche des Halbleitersubstrats (101) aufweist; - eine Drift-Schicht (102) mit dem ersten Leitfähigkeitstyp, die auf einer oberen Oberfläche des Halbleitersubstrats (101) ausgebildet ist; - eine Muldenschicht (103) mit einem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Drift-Schicht (102) ausgebildet ist; - eine Source-Schicht (105) mit dem ersten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Muldenschicht (103) ausgebildet ist und eine höhere Störstellenkonzentration als jene der Drift-Schicht (102) aufweist; - eine erste Störstellenschicht (107, 107A, 107B, 107E, 107F) mit dem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Muldenschicht (103) ausgebildet ist und eine höhere Störstellenkonzentration als jene der Muldenschicht (103) aufweist; und - eine Source-Elektrode (111, 111E), die in Kontakt mit der äußersten Schicht der Drift-Schicht (102), in der die Muldenschicht (103) nicht ausgebildet ist, der Muldenschicht (103), der Source-Schicht (105) und der ersten Störstellenschicht (107, 107A, 107B, 107E, 107F) ausgebildet ist, - wobei eine Grenzschicht, an der die Source-Elektrode (111, 111E) einen Schottky-Kontakt zu der Drift-Schicht (102) aufweist, als eine Schottky-Grenzschicht (115) betrachtet wird, - wobei die Muldenschicht (103) sandwichartig zwischen der ersten Störstellenschicht (107, 107A, 107B, 107E, 107F) und der Schottky-Grenzschicht (115) angeordnet ist, - wobei die erste Störstellenschicht (107, 107A, 107B, 107E, 107F) von der äußersten Schicht der Muldenschicht (103), die sich näher bei der Schottky-Grenzschicht (115) befindet als die Source-Schicht (105), bis unter die Source-Schicht (105) ausgebildet ist und - wobei sich eine untere Oberfläche der ersten Störstellenschicht (107, 107A, 107B, 107E, 107F) unter der Schottky-Grenzschicht (115) befindet.
Halbleitereinheit nach Anspruch 1, wobei die erste Störstellenschicht (107A, 107B, 107E, 107F) von der äußersten Schicht der Muldenschicht (103), die sich näher bei der Schottky-Grenzschicht (115) befindet als die Source-Schicht (105), bis unter die Source-Schicht (105) und bis zu einer Innenseite der Muldenschicht (103) ausgebildet ist, die sich weiter entfernt von der Schottky-Grenzschicht (115) befindet als die Source-Schicht (105).
Halbleitereinheit nach Anspruch 1 oder 2, wobei die erste Störstellenschicht (107A, 107E, 107F) von der äußersten Schicht der Muldenschicht (103), die sich näher bei der Schottky-Grenzschicht (115) befindet als die Source-Schicht (105), bis unter die Source-Schicht (105) und bis zu der äußersten Schicht der Muldenschicht (103) ausgebildet ist, die sich weiter entfernt von der Schottky-Grenzschicht (115) befindet als die Source-Schicht (105).
Halbleitereinheit, die Folgendes aufweist: - eine Drift-Schicht (102) mit einem ersten Leitfähigkeitstyp; - eine Muldenschicht (103) mit einem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Drift-Schicht (102) ausgebildet ist; - eine Source-Schicht (105) mit dem ersten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Muldenschicht (103) ausgebildet ist und eine höhere Störstellenkonzentration als jene der Drift-Schicht (102) aufweist; - eine erste Störstellenschicht (107C, 107D, 107E, 107F) mit dem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Muldenschicht (103) ausgebildet ist und eine höhere Störstellenkonzentration als jene der Muldenschicht (103) aufweist; und - eine Source-Elektrode (111, 111E), die in Kontakt mit der äußersten Schicht der Drift-Schicht (102), in der die Muldenschicht (103) nicht ausgebildet ist, der Muldenschicht (103), der Source-Schicht (105) und der ersten Störstellenschicht (107C, 107D, 107E, 107F) ausgebildet ist, - wobei eine Grenzschicht, an der die Source-Elektrode (111, 111E) einen Schottky-Kontakt zu der Drift-Schicht (102) aufweist, als eine Schottky-Grenzschicht (115) betrachtet wird, - wobei die Muldenschicht (103) sandwichartig zwischen der ersten Störstellenschicht (107C, 107D, 107E, 107F) und der Schottky-Grenzschicht (115) angeordnet ist, - wobei die erste Störstellenschicht (107C, 107D, 107E, 107F) in einem Bereich ausgebildet ist, der eine Innenseite der Muldenschicht (103) aufweist, die sich weiter entfernt von der Schottky-Grenzschicht (115) befindet als die Source-Schicht (105), und - wobei sich eine untere Oberfläche der ersten Störstellenschicht (107C, 107D, 107E, 107F) unter der Schottky-Grenzschicht (115) befindet.
Halbleitereinheit nach Anspruch 4, wobei die erste Störstellenschicht (107C, 107E, 107F) in einem Bereich ausgebildet ist, der die äußerste Schicht der Muldenschicht (103) aufweist, die sich weiter entfernt von der Schottky-Grenzschicht (115) befindet als die Source-Schicht (105).
Halbleitereinheit nach einem der Ansprüche 1 bis 5, wobei die Tiefe von zumindest einem von Konzentrations-Peaks in der ersten Störstellenschicht (107, 107E, 107F) größer als die Tiefe von jedem Konzentrations-Peak in der Source-Schicht (105) ist.
Halbleitereinheit nach einem der Ansprüche 1 bis 6, wobei die Störstellenkonzentration bei einem Konzentrations-Peak in der ersten Störstellenschicht (107, 107E, 107F) gleich dem 10-Fachen oder gleich mehr als dem 10-Fachen der Störstellenkonzentration in der äußersten Schicht der Muldenschicht (103) ist, die sandwichartig zwischen der Drift-Schicht (102) und der Source-Schicht (105) angeordnet ist.
Halbleitereinheit nach einem der Ansprüche 1 bis 7, wobei die Störstellenkonzentration bei einem Konzentrations-Peak in der ersten Störstellenschicht (107, 107E, 107F) gleich dem 100-Fachen oder gleich mehr als dem 100-Fachen der Störstellenkonzentration in der äußersten Schicht der Muldenschicht (103) ist, die sandwichartig zwischen der Drift-Schicht (102) und der Source-Schicht (105) angeordnet ist.
Halbleitereinheit nach einem der Ansprüche 1 bis 8, die ferner Folgendes aufweist: eine zweite Störstellenschicht (113, 113A) mit dem ersten Leitfähigkeitstyp, die in einer Draufsicht an zumindest einer Position, die mit der Schottky-Grenzschicht (115) und der ersten Störstellenschicht (107, 107E, 107F) überlappt, von der oberen Oberfläche der Drift-Schicht (102) bis unter die Muldenschicht (103) ausgebildet ist und eine höhere Störstellenkonzentration als jene der Drift-Schicht (102) aufweist.
Halbleitereinheit nach Anspruch 9, wobei die zweite Störstellenschicht (113A) in einer Draufsicht unter der gesamten Oberfläche der Muldenschicht (103) angeordnet ist.
Halbleitereinheit, die Folgendes aufweist: - eine Drift-Schicht (102) mit einem ersten Leitfähigkeitstyp; - eine erste Muldenschicht (103A) mit einem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Drift-Schicht (102) ausgebildet ist; - eine zweite Muldenschicht (103B) mit dem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der Drift-Schicht (102) ausgebildet ist; - eine Source-Schicht (105B) mit dem ersten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der zweiten Muldenschicht (103B) ausgebildet ist und eine höhere Störstellenkonzentration als jene der Drift-Schicht (102) aufweist; - eine erste Störstellenschicht (107E, 107F) mit dem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der ersten Muldenschicht (103A) ausgebildet ist und eine höhere Störstellenkonzentration als jene der ersten Muldenschicht (103A) aufweist, - eine zweite Störstellenschicht (107G) mit dem zweiten Leitfähigkeitstyp, die in einem Bereich der äußersten Schicht der zweiten Muldenschicht (103B) ausgebildet ist und eine höhere Störstellenkonzentration als jene der zweiten Muldenschicht (103B) aufweist; und - eine Source-Elektrode (111, 111E), die in Kontakt mit der äußersten Schicht der Drift-Schicht (102), in der die erste Muldenschicht (103A) und die zweite Muldenschicht (103B) nicht ausgebildet sind, der ersten Muldenschicht (103A), der zweiten Muldenschicht (103B), der Source-Schicht (105B), der ersten Störstellenschicht (107E, 107F) und der zweiten Störstellenschicht (107G) ausgebildet ist, - wobei eine Grenzschicht, an der die Source-Elektrode (111, 111E) einen Schottky-Kontakt zu der Drift-Schicht (102) aufweist, als eine Schottky-Grenzschicht (115) betrachtet wird, - wobei die erste Muldenschicht (103A) sandwichartig zwischen der ersten Störstellenschicht (107E, 107F) und der Schottky-Grenzschicht (115) angeordnet ist, - wobei die zweite Muldenschicht (103B) sandwichartig zwischen der zweiten Störstellenschicht (107G) und der Schottky-Grenzschicht (115) angeordnet ist, - wobei die zweite Störstellenschicht (107G) in der äußersten Schicht der Muldenschicht (103B) ausgebildet ist, die sich näher bei der Schottky-Grenzschicht (115) befindet als die Source-Schicht (105), - wobei sich ein lateraler Randbereich der ersten Störstellenschicht (107E, 107F) auf einer Seite weiter entfernt von der Schottky-Grenzschicht (115) an einer Position weiter entfernt von der Schottky-Grenzschicht (115) befindet als ein lateraler Randbereich der zweiten Störstellenschicht (107G) auf einer Seite weiter entfernt von der Schottky-Grenzschicht (115) und - wobei sich eine untere Oberfläche der ersten Störstellenschicht (107E, 107F) und eine untere Oberfläche der zweiten Störstellenschicht (107G) unter der Schottky-Grenzschicht (115) befinden.
Halbleitereinheit nach einem der Ansprüche 1 bis 11, - wobei ein Graben (3002) in einer oberen Oberfläche der Drift-Schicht (102) ausgebildet ist, - wobei die erste Störstellenschicht (107E, 107F) entweder auf einer Seitenwand oder einem Boden des Grabens (3002) ausgebildet ist und - wobei die Source-Elektrode (111E) in Kontakt entweder mit einer oberen Oberfläche oder einer seitlichen Oberfläche der ersten Störstellenschicht (107E, 107F) ausgebildet ist.
Halbleitereinheit nach einem der Ansprüche 1 bis 12, - wobei die Schottky-Grenzschicht (115) so ausgebildet ist, dass sie sich in einer Draufsicht in einer ersten Richtung erstreckt, und - wobei die erste Störstellenschicht (107E, 107F) so ausgebildet ist, dass sie sich in einer Draufsicht in der ersten Richtung erstreckt.