JP7405291B1 - 窒化物半導体装置及びその製造方法 - Google Patents

Abstract

【課題】高閾値電圧と高移動度の両立を可能とする窒化物半導体装置及びその製造方法を提供する。【解決手段】窒化物半導体装置は、窒化ガリウム層と、窒化ガリウム層に設けられた電界効果トランジスタと、を備える。電界効果トランジスタは、窒化ガリウム層の第１主面側に設けられたゲート絶縁膜と、窒化ガリウム層に設けられ、ゲート絶縁膜と接するｐ型領域と、窒化ガリウム層に設けられ、ｐ型領域とゲート絶縁膜との界面に平行な第１方向においてｐ型領域と接するｎ型領域と、第１主面側に配置され、ｎ型領域と接する第１電極とを備える。ｐ型領域は、ゲート絶縁膜と接する第１領域と、ゲート絶縁膜と接し、かつ第１方向において第１領域とｎ型領域との間に介在する第２領域とを有する。第２領域は、第１領域よりもｐ型不純物濃度が高い。【選択図】図３

Description

本開示は、窒化物半導体装置及びその製造方法に関する。

従来から、窒化ガリウム（ＧａＮ）を用いた縦型ＭＯＳＦＥＴが知られている（例えば、特許文献１参照）。

特開２０１７－１８８６８７号公報

ＧａＮを用いた縦型ＭＯＳＦＥＴの特性向上には、高閾値電圧と高移動度の両立が必要である。しかし、一般的に閾値電圧と移動度はトレードオフの関係にある。例えば、閾値値電圧を増加させるためにｐ型ウェル領域の濃度を増加させると移動度が低下する。

本開示は、高閾値電圧と高移動度の両立を可能とする窒化物半導体装置及びその製造方法を提供することを目的とする。

上記課題を解決するために、本開示の一態様に係る窒化物半導体装置は、第１主面と、前記第１主面の反対側に位置する第２主面とを有する窒化ガリウム層と、前記窒化ガリウム層に設けられた電界効果トランジスタと、を備える。前記電界効果トランジスタは、前記窒化ガリウム層の前記第１主面側に設けられたゲート絶縁膜と、前記窒化ガリウム層に設けられ、前記ゲート絶縁膜と接するｐ型領域と、前記窒化ガリウム層に設けられ、前記ｐ型領域と前記ゲート絶縁膜との界面に平行な第１方向において前記ｐ型領域と接するｎ型領域と、前記第１主面側に配置され、前記ｎ型領域と接する第１電極とを備える。前記ｐ型領域は、前記ゲート絶縁膜と接する第１領域と、前記ゲート絶縁膜と接し、かつ前記第１方向において前記第１領域と前記ｎ型領域との間に介在する第２領域とを有する。前記第２領域は、前記第１領域よりもｐ型不純物濃度が高い。

本開示の一態様に係る窒化物半導体装置の製造方法は、窒化ガリウム層にｐ型領域を形成する工程と、前記窒化ガリウム層において前記ｐ型領域と接する領域に、前記ｐ型領域よりもｐ型不純物を高濃度に含む高濃度領域を形成する工程と、前記窒化ガリウム層に熱処理を施して、前記高濃度領域から前記ｐ型領域にｐ型不純物を拡散させることによって、前記ｐ型領域の第１領域よりもｐ型不純物濃度が高い第２領域を形成する工程と、前記窒化ガリウム層の第１主面側に、前記第１領域及び前記第２領域と接するゲート絶縁膜を形成する工程と、前記窒化ガリウム層の前記第１主面側であって、前記第２領域を介して前記第１領域の反対側にｎ型領域を形成する工程と、前記ｎ型領域に接する第１電極を形成する工程と、を含む。

本開示の一態様によれば、高閾値電圧と高移動度の両立を可能とする窒化物半導体装置及びその製造方法を提供することができる。

図１は、本開示の実施形態１に係るＧａＮ半導体装置の構成例を示す平面図である。 図２は、本開示の実施形態１に係るＧａＮ半導体装置の構成例を示す断面図である。 図３は、図２の断面図の一部を拡大して示す図である。 図４は、図３に示した縦型ＭＯＳＦＥＴのＢ－Ｂ´線における不純物濃度分布を示すグラフである。 図５Ａは、本開示の実施形態１に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図５Ｂは、本開示の実施形態１に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図５Ｃは、本開示の実施形態１に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図５Ｄは、本開示の実施形態１に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図６は、本開示の実施形態２に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。 図７Ａは、本開示の実施形態２に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図７Ｂは、本開示の実施形態２に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図７Ｃは、本開示の実施形態２に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図８は、本開示の実施形態２の変形例に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。 図９は、本開示の実施形態３に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。 図１０Ａは、本開示の実施形態３に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図１０Ｂは、本開示の実施形態３に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図１１は、本開示の実施形態４に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。 図１２Ａは、本開示の実施形態４に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図１２Ｂは、本開示の実施形態４に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図１２Ｃは、本開示の実施形態４に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図１３は、本開示の実施形態５に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。 図１４Ａは、本開示の実施形態５に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図１４Ｂは、本開示の実施形態５に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図１４Ｃは、本開示の実施形態５に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図１４Ｄは、本開示の実施形態５に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。 図１４Ｅは、本開示の実施形態５に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。

以下に本開示の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

以下の説明では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の文言を用いて、方向を説明する場合がある。例えば、Ｘ軸方向及びＹ軸方向は、ＧａＮ基板１０の表面１０ａに平行な方向である。Ｘ軸方向及びＹ軸方向を水平方向ともいう。Ｚ軸方向は、ＧａＮ基板１０の表面１０ａの法線方向である。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。

以下の説明では、Ｚ軸の矢印方向を「上」と称し、Ｚ軸の矢印の反対方向を「下」と称する場合がある。「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、領域、層、膜及び基板等における相対的な位置関係を特定する便宜的な表現に過ぎず、本開示の技術的思想を限定するものではない。例えば、紙面を１８０度回転すれば「上」が「下」に、「下」が「上」になることは勿論である。

以下の説明では、半導体領域の導電型を示すＰやＮに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。但し、同じＰとＰ（または、ＮとＮ）とが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。

＜実施形態１＞
（構成例）
図１は、本開示の実施形態１に係るＧａＮ（窒化ガリウム）半導体装置１００（本開示の「窒化物半導体装置」の一例）の構成例を示す平面図である。図１では、ＧａＮ基板１０の表面１０ａの不純物拡散層を示すために、ゲート絶縁膜２１、ゲート電極２２、ソース電極２５の図示を省略している。図２は、本開示の実施形態１に係るＧａＮ半導体装置１００の構成例を示す断面図である。図２は、図１の平面図をＡ－Ａ´線で切断した断面を示している。図３は、図２の断面図の一部を拡大して示す図である。

図１から図３に示すＧａＮ半導体装置１００は、パワーデバイスである。図１から図３に示すように、ＧａＮ半導体装置１００は、表面１０ａ及び裏面１０ｂを有するＧａＮ基板１０と、ＧａＮ基板１０に設けられた複数の縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１とを備える。

ＧａＮ基板１０は、本開示の「窒化ガリウム層」の一例である。ＧａＮ基板１０の表面１０ａが本開示の「第１主面」の一例であり、表面１０ａの反対側に位置する裏面１０ｂが本開示の「第２主面」の一例である。縦型ＭＯＳＦＥＴ１は、本開示の「電界効果トランジスタ」の一例である。例えば、複数の縦型ＭＯＳＦＥＴ１は、一方向（例えば、Ｘ軸方向）に繰り返し設けられている。１つの縦型ＭＯＳＦＥＴ１が繰り返しの単位構造であり、この単位構造が一方向に並んで配置されている。

図２及び図３に示すように、ＧａＮ基板１０は、ｎ＋型のＧａＮ単結晶基板１１と、ＧａＮ単結晶基板１１上に設けられたｎ－型のＧａＮ層１２と、を有する。

ＧａＮ単結晶基板１１は、例えばｎ＋型のｃ面ＧａＮ単結晶基板である。ＧａＮ単結晶基板１１に含まれるｎ型不純物は、Ｓｉ（シリコン）、Ｏ（酸素）及びＧｅ（ゲルマニウム）のうちの一種類以上である。一例を挙げると、ＧａＮ単結晶基板１１はｎ型不純物としてＳｉを含み、ＧａＮ単結晶基板１１におけるＳｉの不純物濃度は５×１０^１７ｃｍ^－３以上である。

ＧａＮ単結晶基板１１は、転位密度が１×１０^７ｃｍ^－２未満の低転位自立基板であってもよい。ＧａＮ単結晶基板１１が低転位自立基板であることにより、ＧａＮ単結晶基板１１上に形成されるＧａＮ層１２の転位密度も低くなる。また、低転位自立基板を用いることで、ＧａＮ基板１０に大面積のパワーデバイスが形成される場合でも、パワーデバイスにおけるリーク電流を少なくすることができる。これにより、製造装置は、パワーデバイスを高い良品率で製造することができる。また、熱処理において、イオン注入された不純物が転位に沿って深く拡散することを防ぐことができる。

ＧａＮ層１２は、ＧａＮ単結晶基板１１の表面上にエピタキシャル成長された単結晶ＧａＮ層である。ＧａＮ層１２は、エピタキシャル成長の過程でｎ型不純物がドープされることにより形成される。ｎ型不純物は、例えばＳｉである。ＧａＮ層１２は、ｎ型不純物として例えばＳｉを１×１０^１５ｃｍ^－３以上５×１０^１６ｃｍ^－３以下の濃度で含む。

縦型ＭＯＳＦＥＴ１は、ＧａＮ基板１０の表面１０ａ（すなわち、ｎ－型のＧａＮ層１２の表面）側に設けられたｐ型のウェル領域１３（本開示の「ｐ型領域）の一例）と、ｐ＋＋型のコンタクト領域１５と、ｎ＋型のソース領域２３（本開示の「ｎ型領域」の一例）とを有する。また、縦型ＭＯＳＦＥＴ１は、ＧａＮ基板１０の表面１０ａ側に設けられたゲート絶縁膜２１と、ゲート絶縁膜２１上に設けられたゲート電極２２と、ＧａＮ基板１０の表面１０ａ側に設けられてソース領域２３及びコンタクト領域１５と接するソース電極２５（本開示の「第１電極」の一例）と、ＧａＮ基板１０の裏面１０ｂ側に設けられてｎ＋型のＧａＮ単結晶基板１１と接するドレイン電極２６（本開示の「第２電極」の一例）とを有する。

また、縦型ＭＯＳＦＥＴ１は、ＧａＮ基板１０に設けられ、ソース領域２３とＧａＮ基板１０の第２主面との間に位置するｐ＋型の高濃度領域１４を有する。

以下、縦型ＭＯＳＦＥＴ１の構成例について、詳細に説明する。ＧａＮ基板１０の表面１０ａ（すなわち、ｎ－型のＧａＮ層１２の表面）側には、ｐ型のウェル領域１３と、ｎ＋型のソース領域２３と、ｐ＋型のコンタクト領域１５とが設けられている。

ウェル領域１３は、例えば、ＧａＮ基板１０の表面１０ａ側にＭｇ（マグネシウム）等のｐ型不純物がイオン注入され、熱処理により活性化されて形成されたｐ型層である。ウェル領域１３は、ｐ型の第１領域１３１と、第１領域１３１よりもｐ型不純物濃度が高いｐ＋型の第２領域１３２とを有する。第１領域１３１と第２領域１３２は、それぞれゲート絶縁膜２１と接している。ゲート絶縁膜２１と接している第１領域１３１の表面及びその近傍と、ゲート絶縁膜２１と接している第２領域１３２の表面及びその近傍とが、縦型ＭＯＳＦＥＴ１のチャネル領域となる。第１領域１３１と第２領域１３２とがゲート絶縁膜２１と接する方向は、ＧａＮ基板１０の表面１０ａの法線方向（例えば、Ｚ軸方向）である。

図１から図３に示すように、第２領域１３２は、ウェル領域１３とゲート絶縁膜２１との界面に平行な方向（例えば、Ｘ軸方向）において、第１領域１３１とｎ＋型のソース領域２３との間に介在する。Ｘ軸方向において、第２領域１３２は、第１領域１３１とソース領域２３とにそれぞれ接している。Ｘ軸方向において、第１領域１３１はソース領域２３と直に接続しておらず、第２領域１３２を介してソース領域２３と接続している。

図示しないが、第２領域１３２は、Ｘ軸方向だけでなく、上記界面に平行な他の方向（例えば、Ｙ軸方向）においても、第１領域１３１とソース領域２３との間に介在してもよい。すなわち、第２領域１３２は、Ｘ軸方向及びＹ軸方向を含むＸＹ平面に平行な水平方向において、第１領域１３１とソース領域２３との間に隙間なく介在してもよい。水平方向において、第１領域１３１はソース領域２３と直に接続しておらず、第２領域１３２を介してソース領域２３と接続していてもよい。

上述したように、第１領域１３１よりも第２領域１３２の方が、ｐ型不純物濃度が高い。第１領域１３１のｐ型不純物濃度（例えば、Ｍｇ濃度）は、１×１０^１６ｃｍ^－３以上、１×１０^１８ｃｍ^－３未満である。第２領域１３２のｐ型不純物濃度（例えば、Ｍｇ濃度）は、１×１０^１８ｃｍ^－３以上、５×１０^１８ｃｍ^－３未満である。第１領域１３１の表面１０ａからの深さは、例えば５００ｎｍ以上である。第２領域１３２の表面１０ａからの深さは、例えば１０ｎｍ以上である。

ソース領域２３は、ＧａＮ基板１０の表面１０ａ側にＳｉ、Ｏ又はＧｅ等のｎ型不純物がイオン注入され、熱処理により活性化されて形成されたｎ＋型層である。ソース領域２３は、ｎ型不純物として例えばＳｉを１×１０^１９ｃｍ^－３以上５×１０^２０ｃｍ^－３以下の濃度で含む。ソース領域２３は、ゲート電極２２の両側下のウェル領域１３に設けられており、ＧａＮ基板１０の表面１０ａ（すなわち、ウェル領域１３の表面）に面している。ソース領域２３は、ウェル領域１３の内側に位置し、ウェル領域１３の第２領域１３２と接している。ソース領域２３の表面１０ａからの深さは、例えば１０ｎｍ以上である。

コンタクト領域１５は、例えば、ＧａＮ基板１０の表面１０ａ側にＭｇ等のｐ型不純物がイオン注入され、熱処理により活性化されて形成されたｐ＋＋型層である。コンタクト領域１５は、例えばｐ＋型の高濃度領域１４よりもさらにＰ型不純物濃度が高い。コンタクト領域１５は、ｐ型不純物（例えば、Ｍｇ）を好ましくは５×１０^１８ｃｍ^－３以上１×１０^２１ｃｍ^－３以下の濃度で含み、より好ましくは１×１０^１９ｃｍ^－３以上２×１０^２０ｃｍ^－３以下の濃度で含む。コンタクト領域１５の表面１０ａからの深さは、例えば１０ｎｍ以上である。

コンタクト領域１５は、ＧａＮ基板１０の表面１０ａに面している。コンタクト領域１５は、ウェル領域１３の内側に位置する。コンタクト領域１５は、ｐ＋型の高濃度領域１４を介してウェル領域１３と接している。

ｐ型のウェル領域１３は、ｐ＋型の高濃度領域１４及びｐ＋＋型のコンタクト領域１５を介してソース電極２５に接続している。これにより、ウェル領域１３の電位は、ソース電極２５の電位（例えば、接地電位（ＧＮＤ）等の基準電位）に固定される。

ゲート絶縁膜２１は、例えばＳｉＯ_２膜である。また、ゲート絶縁膜２１は、Ａｌ_２Ｏ_３膜、ＳｉＯＮ膜、ＡｌＳｉＯ膜、ＡｌＯＮ膜のいずれか１つを含む単層膜であってもよいし、ＳｉＯ_２膜、Ａｌ_２Ｏ_３膜、ＳｉＯＮ膜、ＡｌＳｉＯ膜、ＡｌＯＮ膜のいずれか１つ以上を含む積層膜であってもよい。ゲート絶縁膜２１の厚さは、例えば５０ｎｍ以上１５０ｎｍ以下であり、一例を挙げると１００ｎｍである。

ゲート電極２２は、ゲート絶縁膜２１を介してチャネル領域と隣り合っている。ゲート電極２２は、Ａｌ、Ｔｉ、Ｎｉ、Ｗなどの金属又は不純物をドープしたポリシリコンで構成されている。また、ゲート電極２２は、ＷＳｉ、ＮｉＳｉなどのシリサイドで構成されていてもよい。

ソース電極２５及びドレイン電極２６は、Ａｌ又はＡｌ－Ｓｉの合金、Ｎｉ、Ｎｉ合金、Ｔｉ－Ａｌ合金、Ｎｉ－Ａｕ合金などで構成されている。また、ソース電極２５は、ソース領域２３との間にバリアメタル層を有してもよい。ドレイン電極２６は、ｎ＋型のＧａＮ単結晶基板１１との間にバリアメタル層を有してもよい。バリアメタル層はＴｉ（チタン）で構成されていてもよい。

すなわち、ソース電極２５及びドレイン電極２６は、Ｔｉ層及びＡｌ層の積層、又は、Ｔｉ層及びＡｌ－Ｓｉの合金層の積層であってもよい。ソース電極２５は、図示しないソースパッドを兼ねた電極であってもよいし、ソースパッドとは別に設けられた電極であってもよい。ドレイン電極２６は、図示しないドレインパッドを兼ねた電極であってもよいし、ドレインパッドとは別に設けられた電極であってもよい。

高濃度領域１４は、例えば、ＧａＮ基板１０の表面１０ａ側にＭｇ等のｐ型不純物がイオン注入され、熱処理により活性化されて形成されたｐ＋型層である。ｐ＋型の高濃度領域１４は、ｐ型のウェル領域１３の第１領域１３１よりもＰ型不純物濃度（例えば、Ｍｇ濃度）が高く、第２領域１３２よりもＰ型不純物濃度（例えば、Ｍｇ濃度）が高い。高濃度領域１４のｐ型不純物濃度（例えば、Ｍｇ濃度）は、５×１０^１８ｃｍ^－３以上、１×１０^２０ｃｍ^－３未満である。高濃度領域１４は、ＧａＮ基板１０の表面１０ａから例えば５０ｎｍ以上５００ｎｍ以下の範囲に位置する。

図２及び図３に示すように、高濃度領域１４は、例えば、ソース領域２３下及びコンタクト領域１５下に連続して設けられており、ソース領域２３及びコンタクト領域１５とそれぞれＺ軸方向で接している。また、高濃度領域１４下にはｐ型のウェル領域１３の一部（例えば、第１領域１３１の一部）が設けられており、第１領域１３１の一部とＺ軸方向で接している。さらに、高濃度領域１４は、ｐ型のウェル領域１３の他の一部（例えば、第２領域１３２）とも接している。例えば、高濃度領域１４は、第２領域１３２とＸ軸方向及びＺ軸方向の少なくとも一方向で接している。

図４は、図３に示した縦型ＭＯＳＦＥＴ１のＢ－Ｂ´線における不純物濃度分布を示すグラフである。Ｂ－Ｂ´線は、ＧａＮ基板１０の表面１０ａに平行な線であり、ソース領域２３の表面近傍とウェル領域１３の表面近傍（チャネル領域を含む）とを通る線である。図４の横軸はＸ軸方向における位置を示し、縦軸は不純物濃度を示す。

図４に示すように、ウェル領域１３は、Ｘ軸方向においてｐ型不純物濃度（例えば、Ｍｇ濃度）が最大となるＭｇピークを有する。このＭｇピークは、後述のＭｇ拡散源からのＭｇ拡散によるものである。ウェル領域１３におけるＭｇピーク位置は、第２領域１３２に存在する。

（製造方法）
次に、縦型ＭＯＳＦＥＴ１を備えるＧａＮ半導体装置１００の製造方法について説明する。図５Ａから図５Ｄは、本開示の実施形態１に係る縦型ＭＯＳＦＥＴ１の製造方法を工程順に示す断面図である。ＧａＮ半導体装置１００は、レジスト塗布装置、露光装置、エッチング装置、イオン注入装置、熱処理装置、成膜装置、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置など、各種の装置によって製造される。以下、これらの装置を製造装置と総称する。

図５Ａにおいて、製造装置は、ＧａＮ単結晶基板１１上に、ＳｉがドープされたＧａＮ層１２をエピタキシャル成長させる。Ｓｉは、エピタキシャル成長の過程でＧａＮ層１２にドープされる。ＧａＮ層１２の厚さは、例えば０．５μｍ以上１μｍ以下である。また、ＧａＮ層１２におけるＳｉ濃度は、例えば１×１０^１５ｃｍ^－３以上５×１０^１６ｃｍ^－３以下である。

次に、製造装置は、ＧａＮ層１２において、ウェル領域１３が形成される予定領域（以下、ウェル形成領域）にｐ型不純物をイオン注入する。例えば、製造装置はＧａＮ基板１０の表面１０ａ上にマスク（図示せず）を形成する。マスクは、フォトレジスト、ＳｉＯ_２膜又はＡｌ_２Ｏ_３膜で構成されている。マスクは、ウェル形成領域の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクが形成されたＧａＮ層１２にＭｇをイオン注入する。このイオン注入により、ウェル形成領域におけるＭｇ濃度は、例えば１×１０^１６ｃｍ^－３以上、１×１０^１８ｃｍ^－３未満となる。イオン注入後、製造装置は、ＧａＮ基板１０の表面１０ａ上からマスクを除去する。

次に、製造装置は、ＧａＮ基板１０に熱処理を施して、ウェル形成領域にイオン注入されたＭｇを活性化させる。これにより、ＧａＮ層１２にｐ型のウェル領域１３（ここでは、ｐ型の第１領域１３１）が形成される。

次に、製造装置は、ＧａＮ層１２において、ソース領域２３が形成される予定領域（以下、ソース形成領域）２３´にｎ型不純物をイオン注入する。例えば、製造装置は、ＧａＮ層１２上にマスクＭ１を形成する。マスクＭ１は、フォトレジスト、ＳｉＯ_２膜又はＡｌ_２Ｏ_３膜で構成されている。マスクＭ１は、ソース形成領域２３´の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ１が形成されたＧａＮ層１２にＳｉをイオン注入する。このイオン注入により、ソース形成領域２３´におけるＳｉ濃度は、例えば１×１０^１９ｃｍ^－３以上５×１０^２０ｃｍ^－３以下となる。

次に、製造装置は、マスクＭ１が形成されたＧａＮ層１２にＭｇをイオン注入する。このイオン注入により、ｐ＋型の高濃度領域１４が形成される予定領域（以下、高濃度形成領域）１４´にＭｇが注入される。この製造方法では、高濃度形成領域１４´が、本開示の「高濃度領域」の一例となる。このイオン注入により、高濃度形成領域１４´におけるＭｇ濃度は、例えば５×１０^１８ｃｍ^－３以上、１×１０^２０ｃｍ^－３未満となる。

次に、図５Ｂに示すように、製造装置は、マスクＭ１をそのまま用いて、ＧａＮ層１２にＮ（窒素）をイオン注入する。ここでは、ＧａＮ基板１０の表面１０ａの法線方向（例えば、Ｚ軸方向）に対して斜めの角度でＮをイオン注入する。すなわち、Ｎを斜めイオン注入する。Ｚ軸方向に対する斜めの角度は、例えば１０°以上６０°以下であり、好ましくは２０°以上４５°以下である。ＧａＮ基板１０の表面１０ａからのＮ注入ピーク深さは、ｐ＋型の高濃度領域１４の表面１０ａからのＭｇ注入ピーク深さと同じか、それよりも深いことが好ましい。Ｎ注入ピーク深さにおけるＮ注入濃度（以下、Ｎ注入ピーク濃度）が、例えば５×１０^１８ｃｍ^－３となるように、Ｎを斜めイオンする。

これにより、ソース形成領域２３´と、高濃度形成領域１４´と、第２領域１３２が形成される予定領域（以下、第２形成領域）１３２´とにそれぞれＮが導入される。少なくとも、Ｍｇの拡散源となる高濃度形成領域１４´と、Ｍｇの拡散先となる第２形成領域１３２´との界面を含む領域にＮが導入される。

ＧａＮ層１２にＮをイオン注入する理由は、後述の熱処理で、ｐ型不純物であるＭｇを拡散し易くするためである。本発明者の知見によれば、ＧａＮ層１２にＮをイオン注入することによって、Ｍｇは拡散し易くなる。Ｎの注入濃度が大きくなるほど、Ｍｇは拡散し易くなり、Ｍｇ拡散層におけるＭｇ濃度も高くなる。Ｍｇ拡散層とは、熱処理によりＭｇが拡散した層のことである。本実施形態では、後の工程で形成される第２領域１３２が、Ｍｇ拡散層に相当する。

また、本発明者の知見によれば、ＧａＮ層１２にＮをイオン注入しても、ｎ型不純物であるＳｉの拡散のし易さはほとんど変わらない。Ｎの注入濃度を大きくしても、Ｓｉの拡散し易さに有意差は現れない。

なお、マスクＭ１を用いたＳｉ、Ｍｇ及びＮの各イオン注入を実行する順は、上記に限定されず、任意の順で実行してよい。すなわち、Ｍｇ、Ｓｉ、Ｎの順でイオン注入を行ってもよいし、Ｎ、Ｓｉ、Ｍｇの順でイオン注入を行ってもよいし、Ｎ、Ｍｇ、Ｓｉの順でイオン注入を行ってもよいし、Ｓｉ、Ｎ、Ｍｇの順でイオン注入を行ってもよいし、Ｍｇ、Ｎ、Ｓｉの順でイオン注入を行ってもよい。

マスクＭ１を用いたＳｉ、Ｍｇ及びＮのイオン注入後、製造装置は、ＧａＮ基板１０の表面１０ａ上からマスクＭ１を除去する。

次に、図５Ｃに示すように、製造装置は、ＧａＮ層１２において、コンタクト領域１５が形成される予定領域（以下、コンタクト形成領域）１５´にｐ型不純物をイオン注入する。例えば、製造装置は、ＧａＮ層１２上にマスクＭ２を形成する。マスクＭ２は、フォトレジスト、ＳｉＯ_２膜又はＡｌ_２Ｏ_３膜で構成されている。マスクＭ２は、コンタクト形成領域１５´の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ２が形成されたＧａＮ層１２にＭｇをイオン注入する。このイオン注入により、コンタクト形成領域１５´におけるＭｇ濃度は、高濃度形成領域１４´におけるＭｇ濃度よりも高濃度となり、例えば５×１０^１８ｃｍ^－３以上１×１０^２１ｃｍ^－３以下となり、より好ましくは１×１０^１９ｃｍ^－３以上２×１０^２０ｃｍ^－３以下となる。マスクＭ２を用いたＭｇのイオン注入後、製造装置は、ＧａＮ基板１０の表面１０ａ上からマスクＭ２を除去する。

次に、図５Ｄに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ上に保護膜４１を形成する。保護膜４１は、後述の熱処理においてＧａＮ層１２からＮ（窒素）原子が放出されることを防ぐ機能を有する。ＧａＮ層１２からＮ原子が放出されると、放出された位置にはＮ空孔が形成される。Ｎ空孔は、ドナー型欠陥として機能し得るので、ｐ型特性の発現が阻害される可能性がある。これを防ぐため、製造装置は、熱処理を行う前に予め、ＧａＮ基板１０の表面１０ａを保護膜４１で覆う。保護膜４１は、例えば、窒化アルミニウム（ＡｌＮ）膜、ＳｉＯ_２膜又は窒化シリコン（ＳｉＮ）膜、若しくはこれらのうちの１種以上含む積層膜である。

次に、製造装置は、ＧａＮ基板１０に熱処理を施す。この熱処理により、ＧａＮ層１２にイオン注入されたＳｉ、Ｍｇはそれぞれ活性化されて、ｎ＋型のソース領域２３、ｐ＋型の高濃度領域１４、ｐ＋＋型のコンタクト領域１５がそれぞれ形成される。また、高濃度形成領域１４´に含まれるＭｇの一部は、第２形成領域１３２´へ拡散し、活性化されて、ｐ＋型の第２領域１３２（Ｍｇ拡散層）が形成される。この例では、高濃度形成領域１４´がＭｇ拡散源として機能する。

なお、本発明者の知見によれば、Ｎのイオン注入によるＭｇの拡散性向上について、ｐ型領域へは効果的に拡散するが、ｎ型領域にはほとんど拡散しない。したがって、Ｎのイオン注入により、高濃度形成領域１４´から周囲へＭｇ拡散を促進する場合でも、Ｍｇはソース形成領域２３´へはほとんど拡散せず、Ｎがイオン注入されたｐ型のウェル領域１３に選択的に拡散する。Ｎ注入領域にソース形成領域２３´が重なる場合でも、高濃度（ｎ＋型）のソース領域２３を形成することの妨げとはならない。

また、Ｓｉ、Ｍｇ及びＮのイオン注入により、ＧａＮ層１２に生じた結晶欠陥の少なくとも一部は、この熱処理により回復する。例えば、熱処理が行われるチャンバ内の最高温度は、１３００℃以上１５００℃以下である。チャンバ内の圧力は、特に限定されない。超高圧熱処理であってもよい。チャンバ内の雰囲気は、Ｎ_２、Ａｒ等の不活性ガスである。上記最高温度での処理時間は、５分以上３時間以下である。熱処理後、製造装置は、ＧａＮ層１２上から保護膜４１を除去する。

次に、製造装置は、ＧａＮ基板１０の表面１０ａ上にゲート絶縁膜２１（図３参照）を形成する。次に、製造装置は、ゲート絶縁膜２１上にゲート電極２２（図３参照）を形成する。次に、製造装置は、ｎ＋型のソース領域２３上とｐ＋＋型のコンタクト領域１５上とにソース電極２５を形成する。また、ソース電極２５の形成工程と前後して、製造装置は、ＧａＮ基板１０の裏面１０ｂ側にドレイン電極２６を形成する。以上の工程を経て、図１から図３に示した縦型プレーナ構造の縦型ＭＯＳＦＥＴ１を有するＧａＮ半導体装置１００が完成する。

（実施形態１の効果）
以上説明したように、本開示の実施形態１に係るＧａＮ半導体装置１００は、表面１０ａと、表面１０ａの反対側に位置する裏面１０ｂとを有するＧａＮ基板１０と、ＧａＮ基板１０に設けられた縦型ＭＯＳＦＥＴ１と、を備える。縦型ＭＯＳＦＥＴ１は、ＧａＮ基板１０の表面１０ａ側に設けられたゲート絶縁膜２１と、ＧａＮ基板１０に設けられ、ゲート絶縁膜２１と接するｐ型のウェル領域１３と、ＧａＮ基板１０に設けられ、ウェル領域１３とゲート絶縁膜２１との界面に平行な第１方向（例えば、Ｘ軸方向）においてウェル領域１３と接するｎ＋型のソース領域２３と、表面１０ａ側に配置され、ソース領域２３と接するソース電極２５とを備える。ｐ型のウェル領域１３は、ゲート絶縁膜２１と接する第１領域１３１と、ゲート絶縁膜２１と接し、かつＸ軸方向において第１領域１３１とソース領域２３との間に介在する第２領域１３２とを有する。第２領域１３２は、第１領域１３１よりもｐ型不純物濃度（例えば、Ｍｇ濃度）が高い。例えば、第１領域１３１はｐ型であり、Ｍｇ拡散層である第２領域１３２はｐ＋型である。

これによれば、縦型ＭＯＳＦＥＴ１のチャネル領域に、ｐ型の第１領域１３１と、第１領域１３１よりもｐ型不純物濃度（例えば、Ｍｇ濃度）が高いｐ＋型の第２領域１３２とが存在する構造となる。縦型ＭＯＳＦＥＴ１のオン電流は、ＧａＮ基板１０の裏面１０ｂ側から、ｐ型の第１領域１３１とｐ＋型の第２領域１３２とを通って、ｎ＋型のソース領域２３に流れる。

これにより、ｐ＋型の第２領域１３２で、縦型ＭＯＳＦＥＴ１の閾値電圧を制御することができる。また、ｐ型の第１領域１３１で、縦型ＭＯＳＦＥＴ１の移動度を確保することができる。縦型ＭＯＳＦＥＴ１の閾値電圧と移動度とを、第１領域１３１及び第２領域１３２の各不純物濃度（例えば、Ｍｇ濃度）で個別に制御、確保することができ、それぞれを高い値にすることができる。これにより、高閾値電圧と高移動度の両立を可能とする縦型ＭＯＳＦＥＴ１を備えるＧａＮ半導体装置１００を提供することができる。

本開示の実施形態１に係るＧａＮ半導体装置１００の製造方法は、ＧａＮ基板１０にｐ型のウェル領域１３を形成する工程と、ＧａＮ基板１０においてウェル領域１３と接する領域に、ウェル領域１３よりもｐ型不純物（例えば、Ｍｇ）を高濃度に含む高濃度形成領域１４´（Ｍｇ拡散源）を形成する工程と、ＧａＮ基板１０に熱処理を施して高濃度形成領域１４´からウェル領域１３にｐ型不純物を拡散させることによって、ウェル領域１３の第１領域１３１よりもＭｇ濃度が高いｐ＋型の第２領域１３２を形成する工程と、ＧａＮ基板１０の表面１０ａ側に、ｐ型の第１領域１３１及びｐ＋型の第２領域１３２と接するゲート絶縁膜２１を形成する工程と、ＧａＮ基板１０の表面１０ａ側であって、第２領域１３２を介して第１領域１３１の反対側にｎ＋型のソース領域２３を形成する工程と、ソース領域２３に接するソース電極２５を形成する工程と、を含む。これによれば、高閾値電圧と高移動度の両立を可能とする縦型ＭＯＳＦＥＴ１を製造することができる。

また、上記の製造方法では、高濃度形成領域１４´（Ｍｇ拡散源）からのＭｇの拡散によってｐ＋型の第２領域１３２を形成する。この製造方法では、例えばＭｇのイオン注入によって第２領域１３２を直接形成する場合と比べて、マスクの最小加工寸法による制限を受けずに済むため、第２領域１３２をより微細に形成することが容易となる。

上記の製造方法では、ｐ＋型の第２領域１３２を形成するための専用マスクも不要であるため、マスク形成工程の増大を抑制することができる。これにより、専用マスクを用いる場合と比べて、製造コストの増大を抑制することができる。

上記の製造方法では、熱処理を施す工程の前に、ＧａＮ層１２であって、Ｍｇ拡散源となる高濃度形成領域１４´と、Ｍｇの拡散先となる第２形成領域１３２´との界面を含む領域に、Ｎ（窒素）をイオン注入する。これにより、高濃度形成領域１４´から第２形成領域１３２´へｐ型不純物（例えば、Ｍｇ）を効率良く拡散させることが可能となる。

（実施形態１の変形例）
なお、本開示の実施形態１では、コンタクト領域１５を省いてもよい。このような態様であっても、縦型ＭＯＳＦＥＴ１の閾値電圧と移動度とを、第１領域１３１及び第２領域１３２の各Ｍｇ濃度で個別に制御、確保することができ、それぞれを高い値にすることができる。したがって、高閾値電圧と高移動度の両立を可能とする縦型ＭＯＳＦＥＴ１を実現することができる。

また、本開示の実施形態１では、保護膜４１の形成工程を省いてもよい。このような場合であっても、熱処理を行うことにより、高濃度形成領域１４´に含まれるＭｇの一部を、第２形成領域１３２´へ拡散、活性化させて、ｐ＋型の第２領域１３２を形成することができる。

＜実施形態２＞
上記の実施形態１では、ｐ＋型の高濃度領域１４がｎ＋型のソース領域２３下にのみ配置されている態様を示した。しかしながら、本開示の実施形態はこれに限定されない。高濃度領域１４は、ソース領域２３下からその外側へ延出していてもよい。

図６は、本開示の実施形態２に係る縦型ＭＯＳＦＥＴ１Ａの構成例を示す断面図である。図６に示すように、実施形態２に係る縦型ＭＯＳＦＥＴ１Ａでは、ｐ＋型の高濃度領域１４が、ソース領域２３下からその外側へ延出しており、ＪＦＥＴ領域１２１と接している。例えば、ｐ型の第１領域１３１とｎ－型のＪＦＥＴ領域１２１とのｐｎ接合面と、ｐ＋型の高濃度領域１４とｎ－型のＪＦＥＴ領域１２１とのｐｎ接合面とが面一、またはほぼ面一となっている。

実施形態１と同様に、実施形態２においても、縦型ＭＯＳＦＥＴ１Ａのチャネル領域に、ｐ型の第１領域１３１とｐ＋型の第２領域１３２とが存在する。縦型ＭＯＳＦＥＴ１Ａの閾値電圧と移動度とを、第１領域１３１及び第２領域１３２の各Ｍｇ濃度で個別に制御、確保することができ、それぞれを高い値にすることができる。したがって、高閾値電圧と高移動度の両立を可能とする縦型ＭＯＳＦＥＴ１Ａを実現することができる。

図７Ａから図７Ｃは、本開示の実施形態２に係る縦型ＭＯＳＦＥＴ１Ａの製造方法を工程順に示す断面図である。図７Ａは、ウェル形成領域１３´と高濃度形成領域１４´とにｐ型不純物としてＭｇをイオン注入する工程を示している。図７Ａに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ上にマスクＭ１１を形成する。マスクＭ１１は、ウェル形成領域１３´の上方を開口し、他の領域の上方を覆う形状を有する。マスクＭ１１は、フォトレジスト、ＳｉＯ_２膜又はＡｌ_２Ｏ_３膜で構成されている。

製造装置は、マスクＭ１１が形成されたＧａＮ層１２にＭｇをイオン注入する。このイオン注入により、ウェル形成領域１３´にＭｇが導入される。また、製造装置は、ウェル形成領域１３´に対するＭｇのイオン注入と前後して、高濃度形成領域１４´にＭｇをイオン注入する。高濃度形成領域１４´へのＭｇイオン注入でも、マスクＭ１１を用いる。

製造装置は、同一のマスクＭ１１を用いて、かつ互いに異なるイオン注入条件（互いに異なるＭｇドーズ量、互いに異なるＭｇ注入エネルギー）でＧａＮ層１２にＭｇをイオン注入することによって、ウェル形成領域１３´と高濃度形成領域１４´とにそれぞれＭｇを導入することができる。なお、ウェル形成領域１３´へのＭｇイオン注入工程と、高濃度形成領域１４´へのＭｇイオン注入工程は、例えば同一チャンバ内で連続して行う。

マスクＭ１１を用いたＭｇのイオン注入後、製造装置は、ＧａＮ基板１０の表面１０ａ上からマスクＭ１１を除去する。

次に、図７Ｂに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ上にマスクＭ１２を形成する。マスクＭ１２は、ウェル形成領域１３´の上方を開口し、他の領域の上方を覆う形状を有する。マスクＭ１２は、フォトレジスト、ＳｉＯ_２膜又はＡｌ_２Ｏ_３膜で構成されている。マスクＭ１２は、ソース形成領域２３´の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ１２が形成されたＧａＮ層１２にＳｉをイオン注入する。このイオン注入により、ソース形成領域２３´にＳｉが導入される。

次に、図７Ｃに示すように、製造装置は、マスクＭ１２をそのまま用いて、ＧａＮ層１２にＮ（窒素）をイオン注入する。製造装置は、実施形態１と同様に、Ｎ（窒素）を斜めイオン注入する。これにより、ソース形成領域２３´と、高濃度形成領域１４´と、第２形成領域１３２´とにそれぞれＮが導入される。マスクＭ１２を用いたＮのイオン注入後、製造装置は、ＧａＮ基板１０の表面１０ａ上からマスクＭ１２を除去する。

次に、製造装置は、実施形態１と同様にマスク（図示せず）を用いて、コンタクト形成領域１５´にＭｇをイオン注入する。このイオン注入後、製造装置は、マスクを除去する。

次に、製造装置は、ＧａＮ基板１０の表面１０ａ上に保護膜４１を（図５Ｄ参照）形成する。そして、製造装置は、ＧａＮ基板１０に熱処理を施す。この熱処理により、ＧａＮ層１２にイオン注入されたＳｉ、Ｍｇはそれぞれ活性化されて、図６に示したｐ型の第１領域１３１、ｎ＋型のソース領域２３、ｐ＋型の高濃度領域１４、ｐ＋＋型のコンタクト領域１５がそれぞれ形成される。また、高濃度形成領域１４´に含まれるＭｇの一部は、第２形成領域１３２´へ拡散し、活性化されて、ｐ＋型の第２領域１３２が形成される。

これ以降の工程は実施形態１と同じである。製造装置は、ＧａＮ基板１０の表面１０ａ上にゲート絶縁膜２１（図６参照）を形成する。次に、製造装置は、ゲート絶縁膜２１上にゲート電極２２（図６参照）を形成する。次に、製造装置は、ｎ＋型のソース領域２３上とｐ＋＋型のコンタクト領域１５上とにソース電極２５を形成する。また、ソース電極２５の形成工程と前後して、製造装置は、ＧａＮ基板１０の裏面１０ｂ側にドレイン電極２６を形成する。

以上の工程を経て、図６に示した縦型プレーナ構造の縦型ＭＯＳＦＥＴ１Ａを有するＧａＮ半導体装置１００が完成する。上記の製造方法により、高閾値電圧と高移動度の両立を可能とする縦型ＭＯＳＦＥＴ１Ａを製造することができる。

（実施形態２の変形例）
図８は、本開示の実施形態２の変形例に係る縦型ＭＯＳＦＥＴ１Ｂの構成例を示す断面図である。図８に示すように、実施形態２の変形例に係る縦型ＭＯＳＦＥＴ１Ｂでは、ｐ型の第１領域１３１とｎ－型のＪＦＥＴ領域１２１とのｐｎ接合面と、ｐ＋型の高濃度領域１４とｎ－型のＪＦＥＴ領域１２１とのｐｎ接合面とは面一となっていない。ｐ＋型の高濃度領域１４が、ｎ－型のＪＦＥＴ領域１２１側へ突出している。

このような態様であって、上記の実施形態２と同様に、縦型ＭＯＳＦＥＴ１Ｂのチャネル領域に、ｐ型の第１領域１３１とｐ＋型の第２領域１３２とが存在する。縦型ＭＯＳＦＥＴ１Ａの閾値電圧と移動度とを、第１領域１３１及び第２領域１３２の各Ｍｇ濃度で個別に制御、確保することができ、それぞれを高い値にすることができる。したがって、高閾値電圧と高移動度の両立を可能とする縦型ＭＯＳＦＥＴ１Ｂを実現することができる。

＜実施形態３＞
上記の実施形態１、２では、ｐ＋＋型のコンタクト領域１５を介して、ウェル領域１３がソース電極２５に接続している態様を示した。しかしながら、本開示の実施形態はこれに限定されない。ウェル領域１３は、例えばｐ＋型の第２領域１３２を介して、ソース電極２５に接続してもよい。

図９は、本開示の実施形態３に係る縦型ＭＯＳＦＥＴ１Ｃの構成例を示す断面図である。図９に示すように、実施形態３に係る縦型ＭＯＳＦＥＴ１Ｃにおいて、ｐ＋型の第２領域１３２は、ソース領域２３のＸ軸方向における両側に配置されている。あるいは、ｐ＋型の第２領域１３２は、ソース領域２３の外周に沿って配置されていてもよい。

ｐ＋型の第２領域１３２の一部（以下、第２領域１３２Ａ）が、ｐ＋型の高濃度領域１４とｎ＋型のソース電極２５との間に位置する。ウェル領域１３は、高濃度領域１４及び第２領域１３２Ａを介してソース電極２５に接続している。これにより、ウェル領域１３の電位は、ソース電極２５の電位（例えば、接地電位（ＧＮＤ）等の基準電位）に固定される。

このような態様であっても、上記の実施形態１、２と同様に、縦型ＭＯＳＦＥＴ１Ｃのチャネル領域に、ｐ型の第１領域１３１とｐ＋型の第２領域１３２とが存在する。縦型ＭＯＳＦＥＴ１Ｃの閾値電圧と移動度とを、第１領域１３１及び第２領域１３２の各Ｍｇ濃度で個別に制御、確保することができ、それぞれを高い値にすることができる。したがって、高閾値電圧と高移動度の両立を可能とする縦型ＭＯＳＦＥＴ１Ｃを実現することができる。

図１０Ａ及び図１０Ｂは、本開示の実施形態３に係る縦型ＭＯＳＦＥＴ１Ｃの製造方法を工程順に示す断面図である。図１０Ａにおいて、マスクＭ１２を形成する工程までは、実施形態２の図７Ａから図７Ｃを参照しながら説明した製造工程と同じである。

図１０Ａに示すように、製造装置は、マスクＭ１２を用いて、ＪＦＥＴ領域１２１側に位置する第２形成領域１３２´にＮを斜めイオン注入する。次に、図１０Ｂに示すように、製造装置は、マスクＭ１２をそのまま用いて、ソース形成領域２３´を挟んでＪＦＥＴ領域１２１の反対側に位置する第２形成領域１３２Ａ´にＮを斜めイオン注入する。

図１０Ａに示す斜めイオン注入（以下、第１の斜めＮ注入）のＺ軸方向に対する傾斜角度をθ°とすると、図１０Ｂに示す斜めイオン注入（以下、第２の斜めＮ注入）のＺ軸方向に対する傾斜角度は、例えば－θ°である。第１の斜めＮ注入と、第２の斜めＮ注入は、例えば同一チャンバ内で連続して行う。これにより、製造装置は、ソース形成領域２３´の両側に位置する第２形成領域１３２´、１３２Ａ´にそれぞれＮを導入する。Ｎを導入した後、製造装置は、マスクＭ１２を除去する。

次に、製造装置は、ＧａＮ基板１０の表面１０ａ上に保護膜４１を（図５Ｄ参照）形成する。そして、製造装置は、ＧａＮ基板１０に熱処理を施す。この熱処理により、ＧａＮ層１２にイオン注入されたＳｉ、Ｍｇはそれぞれ活性化されて、図９に示したｎ＋型のソース領域２３、ｐ＋型の高濃度領域１４がそれぞれ形成される。また、高濃度形成領域１４´に含まれるＭｇの一部は、第２形成領域１３２´へ拡散し、活性化されて、ｐ＋型の第２領域１３２、１３２Ａが形成される。

これ以降の工程は実施形態１と同じである。製造装置は、図９に示したゲート絶縁膜２１、ゲート電極２２、ソース電極２５、ドレイン電極２６を順次形成する。以上の工程を経て、図９に示した縦型プレーナ構造の縦型ＭＯＳＦＥＴ１Ｃを有するＧａＮ半導体装置１００が完成する。

上記の製造方法により、高閾値電圧と高移動度の両立を可能とする縦型ＭＯＳＦＥＴ１Ｃを製造することができる。また、上記の製造方法によれば、コンタクト領域１５の形成程を省くことができるので、製造工程の短縮や、製造コストの低減が可能である。

＜実施形態４＞
上記の実施形態１から３では、ｐ型のウェル領域１３及びｐ＋型の高濃度領域１４をイオン注入で形成する態様を示した。しかしながら、本開示の実施形態において、ウェル領域１３及び高濃度領域１４の形成方法はこれに限定されない。ウェル領域１３及び高濃度領域１４は、例えばエピタキシャル法で形成してもよい。

また、ＧａＮ層１２において、ＪＦＥＴ領域１２１を他の領域よりもｎ型不純物濃度を高くしてもよい。ＪＦＥＴ領域１２１のｎ型不純物濃度を他の領域よりも高める方法として、ＪＦＥＴ領域１２１へｎ型不純物（例えば、Ｓｉ）をイオン注入したり、ＪＦＥＴ領域１２１を他の領域とは別に選択エピタキシャル成長法で形成したりする方法が挙げられる。

図１１は、本開示の実施形態４に係る縦型ＭＯＳＦＥＴ１Ｄの構成例を示す断面図である。図１１に示す縦型ＭＯＳＦＥＴ１Ｄにおいて、ｐ型のウェル領域１３とｐ＋型の高濃度領域１４は、それぞれエピタキシャル成長法で形成されている。また、ＪＦＥＴ領域１２１は、例えばｎ型である。ＪＦＥＴ領域１２１は、イオン注入によって、ＧａＮ層１２の他の領域よりもｎ型不純物濃度が高く形成されている。

このような態様であっても、上記の実施形態１から３と同様に、縦型ＭＯＳＦＥＴ１Ｄのチャネル領域に、ｐ型の第１領域１３１とｐ＋型の第２領域１３２とが存在する。縦型ＭＯＳＦＥＴ１Ｄの閾値電圧と移動度とを、第１領域１３１及び第２領域１３２の各Ｍｇ濃度で個別に制御、確保することができ、それぞれを高い値にすることができる。したがって、高閾値電圧と高移動度の両立を可能とする縦型ＭＯＳＦＥＴ１Ｄを実現することができる。

図１２Ａから図１２Ｃは、本開示の実施形態４に係る縦型ＭＯＳＦＥＴ１Ｄの製造方法を工程順に示す断面図である。図１２Ａに示すように、製造装置は、ｎ－型のＧａＮ層１２上に、ｐ型のウェル領域１３の下層部と、ｐ＋型の高濃度領域１４と、ｐ型のウェル領域１３の上層部とをこの順でエピタキシャル成長させる。

次に、図１２Ｂに示すように、ウェル領域１３の上層部上にマスクＭ２１を形成する。マスクＭ２１は、例えばＳｉＯ_２膜で構成されている。マスクＭ２１は、ＪＦＥＴ領域１２１の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ２１が形成されたＧａＮ層１２をエッチングして、ＪＦＥＴ領域１２１を除去する。

次に、図１２Ｃに示すように、製造装置は、マスクＭ２１から露出しているｎ－型のＧａＮ層１２上に、ｎ型のＧａＮ層で構成されるＪＦＥＴ領域１２１を選択エピタキシャル成長させる。その後、製造装置は、マスクＭ２１を除去する。

これ以降の工程は、例えば実施形態１の図５Ａ以降と同じである。製造装置は、ＧａＮ層１２にＮ（窒素）をイオン注入し、熱処理を行って、ｐ＋型の第２領域１３２（図１１参照）を形成する。この熱処理では、ｐ＋型の高濃度領域１４がＭｇの拡散源となる。次に、製造装置は、図１１に示したゲート絶縁膜２１、ゲート電極２２、ソース電極２５、ドレイン電極２６を順次形成する。

以上の工程を経て、図１１に示した縦型プレーナ構造の縦型ＭＯＳＦＥＴ１Ｄを有するＧａＮ半導体装置１００が完成する。上記の製造方法により、高閾値電圧と高移動度の両立を可能とする縦型ＭＯＳＦＥＴ１Ｄを製造することができる。

（実施形態４の変形例）
上記の製造方法では、ｎ型のＪＦＥＴ領域１２１を選択エピタキシャル成長法で形成することを説明したが、ｎ型のＪＦＥＴ領域１２１はイオン注入で形成してもよい。例えば、マスクＭ２１が形成されたＧａＮ層１２をエッチングするのではなく、ｎ型不純物（例えば、Ｓｉ）をイオン注入することによって、マスクＭ２１から露出しているＧａＮ層１２にｎ型のＪＦＥＴ領域１２１を形成してもよい。

このような製造方法であっても、図１１に示した縦型ＭＯＳＦＥＴ１Ｄを形成することができる。なお、ｎ型のＪＦＥＴ領域１２１をイオン注入で形成する場合は、マスクＭ２１にフォトレジストを用いてもよい。

＜実施形態５＞
上記の実施形態１から４では、ＧａＮ半導体装置１００が備える縦型ＭＯＳＦＥＴが縦型プレーナ構造であることを説明した。しかしながら、ＧａＮ半導体装置１００が備える縦型ＭＯＳＦＥＴは、縦型プレーナ構造に限定されず、例えばトレンチゲート構造であってもよい。

図１３は、本開示の実施形態５に係る縦型ＭＯＳＦＥＴ１Ｅの構成例を示す断面図である。図１３に示すように、実施形態５に係る縦型ＭＯＳＦＥＴ１Ｅは、トレンチゲート構造を有する。具体的には、縦型ＭＯＳＦＥＴ１Ｅは、ＧａＮ基板１０に設けられたトレンチＨを有する。トレンチＨは、ＧａＮ基板１０の表面１０ａ側に開口している。トレンチＨはｐ型のウェル領域１３よりも深く形成されており、トレンチＨの底部はＮ－型のＧａＮ層１２まで達している。

トレンチＨの内側には、ゲート絶縁膜２１とゲート電極２２とが配置されている。トレンチＨの内側の側面と底面とをゲート絶縁膜２１が覆っている。また、ゲート電極２２は、ゲート絶縁膜２１を介してトレンチＨに埋め込まれている。縦型ＭＯＳＦＥＴ１Ｅでは、ｐ型のウェル領域１３のうち、トレンチＨの内側の側面に設けられたゲート絶縁膜２１を介してゲート電極２２と向かい合う領域がチャネル領域となる。

縦型ＭＯＳＦＥＴ１Ｅにおいても、ｐ型のウェル領域１３は、ｐ型の第１領域１３１と、ｐ＋型の第２領域１３２とを有する。ｐ型の第１領域１３１及びｐ＋型の第２領域１３２はそれぞれ、Ｘ軸方向においてゲート絶縁膜２１と接している。あるいは、ｐ型の第１領域１３１及びｐ＋型の第２領域１３２はそれぞれ、Ｘ軸方向及びＹ軸方向を含むＸＹ平面に平行な水平方向において、ゲート絶縁膜２１と接していてもよい。

実施形態５では、ｐ型のウェル領域１３とゲート絶縁膜２１との界面に平行な第１方向が、例えばＺ軸方向となる。ｐ＋型の第２領域１３２は、Ｚ軸方向においてｐ型の第１領域１３１とｎ＋型のソース領域２３との間に介在している。

このような態様であっても、上記の実施形態１から４と同様に、縦型ＭＯＳＦＥＴ１Ｅのチャネル領域に、ｐ型の第１領域１３１とｐ＋型の第２領域１３２とが存在する。縦型ＭＯＳＦＥＴ１Ｅの閾値電圧と移動度とを、第１領域１３１及び第２領域１３２の各Ｍｇ濃度で個別に制御、確保することができ、それぞれを高い値にすることができる。したがって、高閾値電圧と高移動度の両立を可能とする縦型ＭＯＳＦＥＴ１Ｅを実現することができる。

また、ウェル領域１３とソース電極２５との間に高濃度領域１４が位置する。例えばＺ軸方向において、ソース電極１３は高濃度領域１４と接しており、高濃度領域はウェル領域１３と接している。これにより、ウェル領域１３は、高濃度領域１４を介してソース電極２５に接続している。ウェル領域１３の電位は、高濃度領域１４を介してソース電極２５の電位（例えば、接地電位（ＧＮＤ）等の基準電位）に固定される。

実施形態５において、高濃度領域１４は、第２形成領域１３２´へのＭｇ拡散源として機能するだけでなく、例えば図３等に示したｐ＋＋型のコンタクト領域１５の代わりとしても機能する。高濃度領域１４は、Ｍｇ拡散源と、ソースコンタクト用のｐ型領域とを兼ねている。

図１４Ａから図１４Ｅは、本開示の実施形態５に係る縦型ＭＯＳＦＥＴ１Ｅの製造方法を工程順に示す断面図である。図１４Ａは、高濃度形成領域１４´にｐ型不純物としてＭｇをイオン注入する工程を示している。図１４Ａに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ上にマスクＭ３１を形成する。マスクＭ３１は、高濃度形成領域１４´の上方を開口し、他の領域の上方を覆う形状を有する。マスクＭ３１は、フォトレジスト、ＳｉＯ_２膜又はＡｌ_２Ｏ_３膜で構成されている。

製造装置は、マスクＭ３１が形成されたＧａＮ層１２にＭｇをイオン注入する。このイオン注入により、高濃度形成領域１４´にＭｇが導入される。マスクＭ３１を用いたＭｇのイオン注入後、製造装置は、ＧａＮ基板１０の表面１０ａ上からマスクＭ３１を除去する。

次に、図１４Ｂに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ上にマスクＭ３２を形成する。マスクＭ３２は、ソース形成領域２３´の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ３２が形成されたＧａＮ層１２にＳｉをイオン注入する。このイオン注入により、ソース形成領域２３´にＳｉが導入される。

次に、図１４Ｃに示すように、製造装置は、マスクＭ３２をそのまま用いて、ＧａＮ層１２にＮ（窒素）をイオン注入する。これにより、ソース形成領域２３´と、その下方に位置するｐ型のウェル領域１３とにそれぞれＮが導入される。マスクＭ３２を用いたＳｉ及びＮのイオン注入後、製造装置は、ＧａＮ基板１０の表面１０ａ上からマスクＭ３２を除去する。

次に、製造装置は、ＧａＮ基板１０の表面１０ａ上に保護膜４１を形成する。そして、製造装置は、ＧａＮ基板１０に熱処理を施す。この熱処理により、ＧａＮ層１２にイオン注入されたＭｇ、Ｓｉはそれぞれ活性化されて、図１４Ｄに示すように、ｐ＋型の高濃度領域１４と、ｎ＋型のソース領域２３とが形成される。また、高濃度形成領域１４´に含まれるＭｇの一部は、Ｎがイオン注入された第２形成領域１３２´へ拡散し、活性化されて、ｐ＋型の第２領域１３２が形成される。この例では、高濃度形成領域１４´からＸ軸方向（または、水平方向）へＭｇが拡散する。

次に、図１４Ｅに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ上にマスクＭ３３を形成する。マスクＭ３３は、トレンチＨが形成される形成領域の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ３２が形成されたＧａＮ層１２をエッチングして、トレンチＨを形成する。トレンチＨの形成後、製造装置は、ＧａＮ基板１０の表面１０ａ上からマスクＭ３３を除去する。その後、製造装置は、図１３に示したゲート絶縁膜２１、ゲート電極２２、ソース電極２５、ドレイン電極２６を順次形成する。

以上の工程を経て、図１３示したトレンチゲート構造の縦型ＭＯＳＦＥＴ１Ｅを有するＧａＮ半導体装置１００が完成する。上記の製造方法により、高閾値電圧と高移動度の両立を可能とする縦型ＭＯＳＦＥＴ１Ｅを製造することができる。

＜その他の実施形態＞
上記のように、本開示は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。本開示はここでは記載していない様々な実施形態等を含むことは勿論である。

例えば、上記の実施形態１から５では、ｐ＋型の第２領域１３２がｎ＋型のソース領域２３と接している態様を示した。しかしながら、本開示の実施形態では、第２領域１３２とソース領域２３は必ずしも接していなくてもよい。ｐ＋型の第２領域１３２とｎ＋型のソース領域２３との間に、ｐ型の第１領域１３１が介在していてもよい。

ｐ＋型の第２領域１３２はＸ軸方向に沿って複数配置されていてもよい。複数の第２領域１３２のうち、Ｘ軸方向で隣り合う一方の第２領域１３２と他方の第２領域１３２の間に、ｐ型の第１領域１３１が介在していてもよい。

ｐ＋型の第２領域１３２は、熱処理による高濃度形成領域１４´又は高濃度領域１４からのＭｇ拡散ではなく、Ｍｇのイオン注入で形成してもよい。この場合、Ｍｇ拡散源となる高濃度形成領域１４´又は高濃度領域１４は無くてもよい。

このように、上述した実施形態及び変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。本開示の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

なお、本開示は以下のような構成も取ることができる。
（１）
第１主面と、前記第１主面の反対側に位置する第２主面とを有する窒化ガリウム層と、
前記窒化ガリウム層に設けられた電界効果トランジスタと、を備え、
前記電界効果トランジスタは、
前記窒化ガリウム層の前記第１主面側に設けられたゲート絶縁膜と、
前記窒化ガリウム層に設けられ、前記ゲート絶縁膜と接するｐ型領域と、
前記窒化ガリウム層に設けられ、
前記ｐ型領域と前記ゲート絶縁膜との界面に平行な第１方向において前記ｐ型領域と接するｎ型領域と、
前記第１主面側に配置され、前記ｎ型領域と接する第１電極とを備え、
前記ｐ型領域は、
前記ゲート絶縁膜と接する第１領域と、
前記ゲート絶縁膜と接し、かつ前記第１方向において前記第１領域と前記ｎ型領域との間に介在する第２領域とを有し、
前記第２領域は、前記第１領域よりもｐ型不純物濃度が高い、窒化物半導体装置。
（２）
前記電界効果トランジスタのチャネル領域に前記第１領域と前記第２領域とが存在する、前記（１）に記載の窒化物半導体装置。
（３）
前記電界効果トランジスタのオン電流は、前記窒化ガリウム層の前記第２主面側から前記第１領域と前記第２領域とを通って前記ｎ型領域に流れる、前記（１又は２に記載の窒化物半導体装置。
（４）
前記ｐ型領域は、前記第１方向においてｐ型不純物濃度が最大となるピーク位置を有し、
前記ピーク位置は前記第２領域に存在する、前記（１）から（３）のいずれか１項に記載の窒化物半導体装置。
（５）
前記第２領域は前記ｎ型領域と接している、前記（１）から（４）のいずれか１項に記載の窒化物半導体装置。
（６）
前記電界効果トランジスタは、
前記窒化ガリウム層に設けられ、前記ｎ型領域と前記第２主面との間に位置するｐ型の高濃度領域をさらに有し、
前記高濃度領域は、前記第１領域よりもｐ型不純物濃度が高く、かつ前記第２領域と接している、前記（１）から（５）のいずれか１項に記載の窒化物半導体装置。
（７）
前記高濃度領域は、前記第２領域よりもｐ型不純物濃度が高い、前記（６）に記載の窒化物半導体装置。
（８）
前記高濃度領域は前記ｎ型領域と接している、前記（６）又は（７）に記載の窒化物半導体装置。
（９）
前記高濃度領域は前記第１電極と接している、前記（６）から（８）のいずれか１項に記載の窒化物半導体装置。
（１０）
前記高濃度領域は前記第１領域と接している、前記（６）から（９）のいずれか１項に記載の窒化物半導体装置。
（１１）
前記高濃度領域のｐ型不純物濃度は、５×１０^１８ｃｍ^－３以上、１×１０^２０ｃｍ^－３未満であり、
前記第２領域のｐ型不純物濃度は、１×１０^１８ｃｍ^－３以上、５×１０^１８ｃｍ^－３未満であり、
前記第１領域のｐ型不純物濃度は、１×１０^１６ｃｍ^－３以上、１×１０^１８ｃｍ^－３未満である、前記（６）から（１０）のいずれか１項に記載の窒化物半導体装置。
（１２）
前記電界効果トランジスタは、
前記第２主面側に設けられた第２電極をさらに有する、前記（１）から（１１）のいずれか１項に記載の窒化物半導体装置。
（１３）
窒化ガリウム層にｐ型領域を形成する工程と、
前記窒化ガリウム層において前記ｐ型領域と接する領域に、前記ｐ型領域よりもｐ型不純物を高濃度に含む高濃度領域を形成する工程と、
前記窒化ガリウム層に熱処理を施して、前記高濃度領域から前記ｐ型領域にｐ型不純物を拡散させることによって、前記ｐ型領域の第１領域よりもｐ型不純物濃度が高い第２領域を形成する工程と、
前記窒化ガリウム層の第１主面側に、前記第１領域及び前記第２領域と接するゲート絶縁膜を形成する工程と、
前記窒化ガリウム層の前記第１主面側であって、前記第２領域を介して前記第１領域の反対側にｎ型領域を形成する工程と、
前記ｎ型領域に接する第１電極を形成する工程と、を含む窒化物半導体装置の製造方法。
（１４）
前記熱処理を施す工程の前に、
前記窒化ガリウム層であって、前記高濃度領域と前記第２領域が形成される予定領域との界面を含む領域に、窒素をイオン注入する工程、をさらに有する前記（１３）に記載の窒化物半導体装置の製造方法。
（１５）
前記ｎ型領域を形成する工程では、
前記熱処理を施す工程の前に、前記窒化ガリウム層の前記第１主面側にマスクを形成し、前記窒化ガリウム層において前記マスクから露出している領域にｎ型不純物をイオン注入し、
前記窒素をイオン注入する工程では、
前記マスクを用いて前記窒化ガリウム層に前記窒素をイオン注入する、前記（１４）に記載の窒化物半導体装置の製造方法。
（１６）
前記窒素をイオン注入する工程では、
前記第１主面の法線方向に対して斜めの角度で前記窒素をイオン注入する、前記（１５）に記載の窒化物半導体装置の製造方法。
（１７）
前記熱処理の最高温度は１３００℃以上である、前記（１３）から（１６）のいずれか１項に記載の窒化物半導体装置の製造方法。

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ 縦型ＭＯＳＦＥＴ
１０ ＧａＮ基板
１０ａ 表面
１０ｂ 裏面
１１ ＧａＮ単結晶基板
１２ ＧａＮ層
１３ ウェル領域
１３´ ウェル形成領域
１４ 高濃度領域
１４´ 高濃度形成領域
１５ コンタクト領域
１５´ コンタクト形成領域
２１ ゲート絶縁膜
２２ ゲート電極
２３ ソース領域
２３´ ソース形成領域
２５ ソース電極
２６ ドレイン電極
４１ 保護膜
１００ ＧａＮ半導体装置
１２１ ＪＦＥＴ領域
１３１ 第１領域
１３２、１３２Ａ 第２領域
１３２´、１３２Ａ´ 第２形成領域
Ｈ トレンチ
Ｍ１、Ｍ２、Ｍ１１。Ｍ１２、Ｍ２１、Ｍ３１、Ｍ３２、Ｍ３３ マスク

Claims (14)

1. 第１主面と、前記第１主面の反対側に位置する第２主面とを有する窒化ガリウム層と、
   前記窒化ガリウム層に設けられた電界効果トランジスタと、を備え、
   前記電界効果トランジスタは、
   前記窒化ガリウム層の前記第１主面側に設けられたゲート絶縁膜と、
   前記窒化ガリウム層に設けられ、前記ゲート絶縁膜と接するｐ型領域と、
   前記窒化ガリウム層に設けられ、前記ｐ型領域と前記ゲート絶縁膜との界面に平行な第１方向において前記ｐ型領域と接するｎ型領域と、
   前記第１主面側に配置され、前記ｎ型領域と接する第１電極とを備え、
   前記ｐ型領域は、
   前記ゲート絶縁膜と接する第１領域と、
   前記ゲート絶縁膜と接し、かつ前記第１方向において前記第１領域と前記ｎ型領域との間に介在する第２領域とを有し、
   前記第２領域は、前記第１領域よりもｐ型不純物濃度が高く、
   前記電界効果トランジスタは、
   前記窒化ガリウム層に設けられ、前記ｎ型領域と前記第２主面との間に位置するｐ型の高濃度領域をさらに有し、
   前記高濃度領域は、前記第１領域よりもｐ型不純物濃度が高く、かつ前記第２領域と接しており、
   前記高濃度領域は、前記第２領域よりもｐ型不純物濃度が高い、窒化物半導体装置。
2. 第１主面と、前記第１主面の反対側に位置する第２主面とを有する窒化ガリウム層と、
   前記窒化ガリウム層に設けられた電界効果トランジスタと、を備え、
   前記電界効果トランジスタは、
   前記窒化ガリウム層の前記第１主面側に設けられたゲート絶縁膜と、
   前記窒化ガリウム層に設けられ、前記ゲート絶縁膜と接するｐ型領域と、
   前記窒化ガリウム層に設けられ、前記ｐ型領域と前記ゲート絶縁膜との界面に平行な第１方向において前記ｐ型領域と接するｎ型領域と、
   前記第１主面側に配置され、前記ｎ型領域と接する第１電極とを備え、
   前記ｐ型領域は、
   前記ゲート絶縁膜と接する第１領域と、
   前記ゲート絶縁膜と接し、かつ前記第１方向において前記第１領域と前記ｎ型領域との間に介在する第２領域とを有し、
   前記第２領域は、前記第１領域よりもｐ型不純物濃度が高く、
   前記電界効果トランジスタは、
   前記窒化ガリウム層に設けられ、前記ｎ型領域と前記第２主面との間に位置するｐ型の高濃度領域をさらに有し、
   前記高濃度領域は、前記第１領域よりもｐ型不純物濃度が高く、かつ前記第２領域と接しており、
   前記高濃度領域のｐ型不純物濃度は、５×１０^１８ｃｍ^－３以上、１×１０^２０ｃｍ^－３未満であり、
   前記第２領域のｐ型不純物濃度は、１×１０^１８ｃｍ^－３以上、５×１０^１８ｃｍ^－３未満であり、
   前記第１領域のｐ型不純物濃度は、１×１０^１６ｃｍ^－３以上、１×１０^１８ｃｍ^－３未満である、窒化物半導体装置。
3. 前記電界効果トランジスタのチャネル領域に前記第１領域と前記第２領域とが存在する、請求項１又は２に記載の窒化物半導体装置。
4. 前記電界効果トランジスタのオン電流は、前記窒化ガリウム層の前記第２主面側から前記第１領域と前記第２領域とを通って前記ｎ型領域に流れる、請求項１又は２に記載の窒化物半導体装置。
5. 前記ｐ型領域は、前記第１方向においてｐ型不純物濃度が最大となるピーク位置を有し、
   前記ピーク位置は前記第２領域に存在する、請求項１又は２に記載の窒化物半導体装置。
6. 前記第２領域は前記ｎ型領域と接している、請求項１又は２に記載の窒化物半導体装置。
7. 前記高濃度領域は前記ｎ型領域と接している、請求項１又は２に記載の窒化物半導体装置。
8. 前記高濃度領域は前記第１電極と接している、請求項１又は２に記載の窒化物半導体装置。
9. 前記高濃度領域は前記第１領域と接している、請求項１又は２に記載の窒化物半導体装置。
10. 前記電界効果トランジスタは、
    前記第２主面側に設けられた第２電極をさらに有する、請求項１又は２に記載の窒化物半導体装置。
11. 窒化ガリウム層にｐ型領域を形成する工程と、
    前記窒化ガリウム層において前記ｐ型領域と接する領域に、前記ｐ型領域よりもｐ型不純物を高濃度に含む高濃度領域を形成する工程と、
    前記窒化ガリウム層に熱処理を施して、前記高濃度領域から前記ｐ型領域にｐ型不純物を拡散させることによって、前記ｐ型領域の第１領域よりもｐ型不純物濃度が高い第２領域を形成する工程と、
    前記窒化ガリウム層の第１主面側に、前記第１領域及び前記第２領域と接するゲート絶縁膜を形成する工程と、
    前記窒化ガリウム層の前記第１主面側であって、前記第２領域を介して前記第１領域の反対側にｎ型領域を形成する工程と、
    前記ｎ型領域に接する第１電極を形成する工程と、を含み、
    前記熱処理を施す工程の前に、
    前記窒化ガリウム層であって、前記高濃度領域と前記第２領域が形成される予定領域との界面を含む領域に、窒素をイオン注入する工程、をさらに有する窒化物半導体装置の製造方法。
12. 前記ｎ型領域を形成する工程では、
    前記熱処理を施す工程の前に、前記窒化ガリウム層の前記第１主面側にマスクを形成し、前記窒化ガリウム層において前記マスクから露出している領域にｎ型不純物をイオン注入し、
    前記窒素をイオン注入する工程では、
    前記マスクを用いて前記窒化ガリウム層に前記窒素をイオン注入する、請求項１１に記載の窒化物半導体装置の製造方法。
13. 前記窒素をイオン注入する工程では、
    前記第１主面の法線方向に対して斜めの角度で前記窒素をイオン注入する、請求項１２に記載の窒化物半導体装置の製造方法。
14. 前記熱処理の最高温度は１３００℃以上である、請求項１１から１３のいずれか１項に記載の窒化物半導体装置の製造方法。

Images