JP6966010B1 - 窒化物半導体装置の製造方法及び窒化物半導体装置 - Google Patents

窒化物半導体装置の製造方法及び窒化物半導体装置 Download PDF

Info

Publication number
JP6966010B1
JP6966010B1 JP2021012377A JP2021012377A JP6966010B1 JP 6966010 B1 JP6966010 B1 JP 6966010B1 JP 2021012377 A JP2021012377 A JP 2021012377A JP 2021012377 A JP2021012377 A JP 2021012377A JP 6966010 B1 JP6966010 B1 JP 6966010B1
Authority
JP
Japan
Prior art keywords
region
gallium nitride
nitride layer
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021012377A
Other languages
English (en)
Other versions
JP2022115676A (ja
Inventor
信也 高島
亮 田中
勝典 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021012377A priority Critical patent/JP6966010B1/ja
Application granted granted Critical
Publication of JP6966010B1 publication Critical patent/JP6966010B1/ja
Publication of JP2022115676A publication Critical patent/JP2022115676A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】アクセプタ濃度が高く、かつ局所的に配置されるp型拡散領域を容易に形成することが可能な窒化物半導体装置の製造方法及び窒化物半導体装置を提供する。【解決手段】窒化物半導体装置の製造方法は、第1窒化ガリウム層上にp型の第2窒化ガリウム層が設けられた基板を用意し、前記第2窒化ガリウム層の第1領域に、不活性元素、III族元素及びV族元素の中から選択される選択元素をイオン注入して空孔欠陥を導入する工程と、前記空孔欠陥が導入された前記基板に熱処理を施して、前記第1領域に含まれるアクセプタ元素を前記第1窒化ガリウム層側へ拡散、活性化させて、前記基板にp型拡散領域を形成する工程とを備える。【選択図】図2

Description

本発明は、窒化物半導体装置の製造方法及び窒化物半導体装置に関する。
従来、窒化ガリウム(GaN)層にトレンチを設け、トレンチ内にゲート絶縁膜とゲート電極とを設けた構造のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が知られている。この構造(以下、トレンチゲート構造)のMOSFETでは、トレンチの底部付近のコーナー部に位置するゲート絶縁膜に大きな電界がかかり易い。これにより、PN接合がブレークダウンするときに、コーナー部のゲート絶縁膜は、破壊され易い傾向があり、絶縁破壊に至らない場合でも高エネルギーの正孔が注入されて劣化し易い傾向がある。
SiC半導体装置では、トレンチの底部よりも深い位置に高濃度のp型領域を設けることによって、トレンチのコーナー部における電界集中を緩和する技術が知られている(例えば、特許文献1参照)。
特開2012−178536号公報
GaN半導体装置では、イオン注入及び熱拡散により高濃度のp型拡散領域を局所的に形成することが難しく、特性の良いpn接合を局所的に形成する技術が現状では十分に確立していない。GaN半導体装置において、アクセプタ濃度が高く、かつ局所的に配置されるp型拡散領域を容易に形成する技術が望まれている、
本発明は上記課題に着目してなされたものであって、アクセプタ濃度が高く、かつ局所的に配置されるp型拡散領域を容易に形成することが可能な窒化物半導体装置の製造方法及び窒化物半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の一態様に係る窒化物半導体装置の製造方法は、第1窒化ガリウム層上にp型の第2窒化ガリウム層が設けられた基板を用意し、前記第2窒化ガリウム層の第1領域に、不活性元素、III族元素及びV族元素の中から選択される選択元素をイオン注入して空孔欠陥を導入する工程と、前記空孔欠陥が導入された前記基板に熱処理を施して、前記第1領域に含まれるアクセプタ元素を前記第1窒化ガリウム層側へ拡散、活性化させて、前記基板にp型拡散領域を形成する工程とを備える。
本発明の一態様に係る窒化物半導体装置は、基板と、前記基板に設けられた電界効果トランジスタと、を備える。前記基板は、n型の第1窒化ガリウム層と、前記第1窒化ガリウム層上に設けられた第2窒化ガリウム層と、前記第2窒化ガリウム層を貫通し、前記第1窒化ガリウム層を底面とするトレンチと、を有する。前記電界効果トランジスタは、前記トレンチの底面及び側面に設けられたゲート絶縁膜と、前記ゲート絶縁膜を介して前記トレンチ内に設けられたゲート電極と、前記第2窒化ガリウム層に設けられたn型のソース領域と、前記第2窒化ガリウム層から前記第1窒化ガリウム層にかけて設けられ、前記ソース領域に隣接するp型拡散領域と、を有する。前記p型拡散領域と前記ソース領域は、それぞれ、アクセプタ元素を2×1018cm−3よりも高い濃度で含む。
本発明によれば、アクセプタ濃度が高く、かつ局所的に配置されるp型拡散領域を容易に形成することが可能な窒化物半導体装置の製造方法及び窒化物半導体装置を提供することができる。
図1Aは、本発明の実施形態1に係るGaN半導体装置の製造方法を示す断面図である。 図1Bは、本発明の実施形態1に係るGaN半導体装置の製造方法を示す断面図である。 図1Cは、本発明の実施形態1に係るGaN半導体装置の製造方法を示す断面図である。 図2は、GaN層の深さ方向におけるMg濃度分布を実際に測定した結果を示すグラフである。 図3は、Mgの形成エネルギーとGaNのフェルミ準位との関係を示すグラフである。 図4は、本発明の実施形態2に係るGaN半導体装置の構成例を示す平面図である。 図5は、本発明の実施形態1に係る縦型MOSFETの構成例を示す平面図である。 図6は、本発明の実施形態1に係る縦型MOSFETの構成例を示す断面図である。 図7Aは、本発明の実施形態1に係るGaN半導体装置の製造方法を工程順に示す断面図である。 図7Bは、本発明の実施形態1に係るGaN半導体装置の製造方法を工程順に示す断面図である。 図7Cは、本発明の実施形態1に係るGaN半導体装置の製造方法を工程順に示す断面図である。 図7Dは、本発明の実施形態1に係るGaN半導体装置の製造方法を工程順に示す断面図である。 図7Eは、本発明の実施形態1に係るGaN半導体装置の製造方法を工程順に示す断面図である。 図7Fは、本発明の実施形態1に係るGaN半導体装置の製造方法を工程順に示す断面図である。 図8Aは、本発明の実施形態3に係るGaN半導体装置の製造方法を示す断面図である。 図8Bは、本発明の実施形態3に係るGaN半導体装置の製造方法を示す断面図である。 図8Cは、本発明の実施形態3に係るGaN半導体装置の製造方法を示す断面図である。 図8Dは、本発明の実施形態3に係るGaN半導体装置の製造方法を示す断面図である。
以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
以下の説明では、X軸方向、Y軸方向及びZ軸方向の文言を用いて、方向を説明する場合がある。例えば、X軸方向及びY軸方向は、後述のGaN基板10の表面10aに平行な方向である。また、Z軸方向は、GaN基板10の表面10aと垂直に交わる方向である。X軸方向、Y軸方向及びZ軸方向は、互いに直交する。
以下の説明では、Z軸の正方向を「上」と称し、Z軸の負方向を「下」と称する場合がある。「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、領域、層、膜及び基板等における相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、紙面を180度回転すれば「上」が「下」に、「下」が「上」になることは勿論である。
以下の説明において、半導体領域の導電型を示すpやnに付す+や−は、+及び−が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。但し、同じpとp(または、nとn)とが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。
<実施形態1>
(製造方法)
本発明の実施形態1に係る窒化ガリウム半導体装置(以下、GaN半導体装置)1の製造方法を説明する。図1Aから図1Cは、本発明の実施形態1に係るGaN半導体装置1の製造方法を示す断面図である。GaN半導体装置1は、レジスト塗布装置、露光装置、エッチング装置、イオン注入装置、熱処理装置、成膜装置、CMP(Chemical Mechanical Polishing)装置など、各種の装置によって製造される。以下、これらの装置を、製造装置と総称する。
図1Aに示すように、GaN基板10(本発明の「基板」の一例)は、n+型の単結晶GaN基板11(本発明の「単結晶窒化ガリウム基板」の一例)と、単結晶GaN基板11上にエピタキシャル成長法で形成されたn−型の第1GaN層12(本発明の「第1窒化ガリウム層」の一例)と、第1GaN層12上にエピタキシャル成長法で形成されたp+型の第2GaN層13(本発明の「第2窒化ガリウム層」の一例)と、を有する。第2GaN層13の上面が、GaN基板10の表面10aである。単結晶GaN基板11の下面が、GaN基板10の裏面10bである。
n+型の単結晶GaN基板11は、ドナー元素(n型不純物)として、例えばシリコン(Si)、酸素(O)及びゲルマニウム(Ge)の中から選択される一種類以上の元素を含む。一例を挙げると、単結晶GaN基板11に含まれるドナー元素はSiであり、単結晶GaN基板11におけるSiの濃度は2×1018cm−3以上である。
単結晶GaN基板11は、転位密度が1×10cm−2未満の低転位自立基板であってもよい。単結晶GaN基板11が低転位自立基板であることにより、単結晶GaN基板11上に形成される第1GaN層12、第2GaN層13の各転位密度も低くなる。また、低転位自立基板を単結晶GaN基板11に用いることで、GaN基板10に大面積のパワーデバイスが形成される場合でも、パワーデバイスにおけるリーク電流を少なくすることができる。これにより、製造装置は、パワーデバイスを高い良品率で製造することができる。また、熱処理において、イオン注入された元素が転位に沿って深く拡散することを防止することができる。
第1GaN層12は、ドナー元素として、例えばSi、O及びGeの中から選択される一種類以上の元素を含む。一例を挙げると、第1GaN層12に含まれるドナー元素はSiであり、第1GaN層12におけるSiの濃度は1×1016cm−3である。第1GaN層12の厚さは、10μmである。
第2GaN層13は、アクセプタ元素(p型元素)として、例えばマグネシウム(Mg)及びベリリウム(Be)の中から選択される一種類以上の元素を含む。一例を挙げると、第2GaN層13に含まれるアクセプタ元素はMgである。第2GaN層13におけるMgの濃度は、2×1018cm−3よりも高い値であり、例えば1×1019cm−3である。第2GaN層13の厚さは、0.5μmである。
図1Bに示すように、製造装置は、GaN基板10の表面10a側にレジストパターンRPを形成する。レジストパターンRPは、第2GaN層13において、選択元素注入領域131(本発明の「第1領域」の一例)の上方を開口し、それ以外の領域の上方を覆う形状を有する。次に、製造装置は、レジストパターンRPをマスクに用いて、第2GaN層13に予め選択された選択元素をイオン注入する。これにより、第2GaN層13の選択元素注入領域131に空孔欠陥が生じる。なお、このイオン注入法では、選択元素注入領域131だけでなく、選択元素注入領域131の下方にも選択元素が注入される。このため、第1GaN層12において選択元素注入領域131の直下に位置する領域にも、空孔欠陥が生じる。
上記の選択元素は、不活性元素(例えば、アルゴン(Ar)、ネオン(Ne))、III族元素(例えば、ガリウム(Ga)、アルミニウム(Al)、インジウム(In))及びV族元素(例えば、窒素(N)、リン(P)、砒素(As))の中から選択される。一例を示すと、選択元素は、窒素(N)である。
選択元素は、不活性元素、III族元素又はV族元素である。GaNにおいて、不活性元素、III族元素及びV族元素は、アクセプタ又はドナーとして機能しない。すなわち、不活性元素、III族元素及びV族元素は、GaNの伝導型を切り替えるような元素ではない。このため、第2GaN層13や第1GaN層12に選択元素が添加されていても、選択元素が直接の原因となって、第2GaN層13の実効アクセプタ濃度や、第1GaN層12の実効ドナー濃度が変動することはない。なお、実効アクセプタ濃度とは、アクセプタ元素濃度(Na)からドナー元素濃度(Nd)を引いた値(すなわち、Na−Nd)を意味する。実効ドナー濃度とは、ドナー元素濃度(Nd)からアクセプタ元素濃度(Na)を引いた値(すなわち、Nd−Na)を意味する。
Nのイオン注入により空孔欠陥を生じさせた後、製造装置は、GaN基板10上からレジストパターンRPを除去する。なお、本発明の実施形態では、レジストパターンRPの代わりに、シリコン酸化膜(SiO膜)等の絶縁膜で構成されるマスクを用いてもよい。
次に、製造装置は、GaN基板10の表面10a上に保護膜(図示せず)を形成して、選択元素注入領域131を含むGaN基板10の表面10a全体を覆う。保護膜は、例えばSiO膜である。
次に、図1Cに示すように、製造装置は、GaN基板10に熱処理を施して、選択元素注入領域131に含まれるアクセプタ元素(例えば、Mg)を、選択元素注入領域131から第1GaN層12側へ、拡散、活性化させて、GaN基板10にp+型拡散領域132(本発明の「p型拡散領域」の一例)を形成する。熱処理の最高温度は、例えば、1200℃よりも高い温度であり、1300℃以上が好ましく、1400℃以上がさらに好ましい。最高温度による熱処理は、例えば5分である。
上述したように、第2GaN層13の選択元素注入領域131と、第1GaN層12において選択元素注入領域131の下方に位置する領域とには空孔欠陥が生じている。このため、選択元素注入領域131に含まれるアクセプタ元素(例えば、Mg)は、上記の熱処理により、空孔欠陥を介して第1GaN層12側へ拡散、活性化する。これにより、第2GaN層13と第1GaN層12とに跨る形でp+型拡散領域132が形成される。以上の工程を経て、GaN半導体装置1が完成する。
(Mg濃度分布)
図2は、GaN層の深さ方向におけるMg濃度分布を実際に測定した結果を示すグラフである。図2において、横軸はGaN層の表面からの深さ(nm)を示し、縦軸はMgの濃度(cm−3)を示している。また、図2中の実線(A)は、空孔欠陥が導入された領域の深さ方向におけるMg濃度分布を示している。図2中の破線(B)は、空孔欠陥が導入されていない領域の深さ方向におけるMg濃度分布を示している。
詳しく説明すると、図2中の実線(A)は、Mg濃度が1×1019cm−3であり、厚さが500nmであるGaN層に対して、GaN層の表面から500nmまでの範囲における窒素(N)元素の濃度が3×1018cm−3となるようにNを多段イオン注入し、その後、最高温度が1300℃の熱処理を施した後の、深さ方向におけるMg濃度分布を示している。図2中の破線(B)は、Mg濃度が1×1019cm−3であり、厚さが500nmであるGaN層に対して、Nのイオン注入を行わずに、最高温度が1300℃の熱処理を施した後の、深さ方向におけるMg濃度分布を示している。
実線(A)と破線(B)とを比較して分かるように、GaN層に対してNのイオン注入を行い、その後1300℃の熱処理を施すと、Nのイオン注入を行わない場合と比べて、Mgは深さ方向へ深く拡散することが確認された。GaN層に含まれるMgは、Nのイオン注入によってGaN層に導入された空孔欠陥を介して、深さ方向へ拡散したものと考えられる。
(Mgの形成エネルギーとGaNのフェルミ準位との関係)
図3は、Mgの形成エネルギーとGaNのフェルミ準位との関係を示すグラフである。このグラフは、第一原理計算で算出されたデータである。図3の横軸はフェルミ準位Ef(eV)を示し、図3の縦軸はエネルギー(eV)を示す。図3の実線(a)は、Mgアクセプタの形成エネルギー(すなわち、GaNのGaサイトにMgを入れるために要するエネルギー)と、GaNのフェルミ準位Efとの関係を示している。図3の破線(b)は、GaNの格子間にMgを入れるために要するエネルギーと、GaNのフェルミ準位Efとの関係を示している。
図3の実線(a)に示すように、フェルミ準位Efが0(eV)に近づくほど(すなわち、フェルミ準位Efが価電子帯に近づき、GaNの導電型がp型に近づくほど)、Mgアクセプタの形成エネルギーは大きくなる。また、図3の破線(b)に示すように、フェルミ準位が0(eV)に近づくほど、GaNの格子間にGaが入るのに要するエネルギーは小さくなる。つまり、p型のGaNにおいて、MgはGaサイトに入り難く、格子間には入り易い。
本発明の実施形態では、p型のGaN層(例えば、第2GaN層13)に空孔欠陥を導入し、空孔欠陥が導入されたp型のGaN層に、Mgの拡散を生じさせるのに十分な温度(例えば、1200℃よりも高い温度)の熱処理を施す。これにより、p型のGaN層において、空孔欠陥を介したMgの拡散を発生させ、Mgの拡散を促進させる。また、n型のGaN層(例えば、第1GaN層12)にも空孔欠陥を導入して、空孔欠陥を介したMgの拡散を発生させ、促進させる。これにより、Mgの濃度が高く、かつ局所的に配置されるp型拡散領域(例えば、p+型拡散領域132)を容易に形成することが可能となる。
(実施形態1の効果)
以上説明したように、本発明の実施形態1に係るGaN半導体装置1の製造方法は、n型の第1GaN層12上にp型の第2GaN層13が設けられたGaN基板10を用意し、第2GaN層13の選択元素注入領域131に窒素(N)をイオン注入して、空孔欠陥を導入する工程と、空孔欠陥が導入されたGaN基板10に熱処理を施して、選択元素注入領域131に含まれるMgを第1GaN層12側へ拡散、活性化させて、GaN基板10にp+型拡散領域132を形成する工程とを備える。
これによれば、選択元素注入領域131に含まれるMgは、空孔欠陥を介して拡散することができる。また、空孔欠陥を介して拡散するMgは、ガリウム(Ga)空孔に入って活性化することができる。これにより、アクセプタ濃度が高く、かつ局所的に配置されるp+型拡散領域132を容易に形成することができる。
また、Ga空孔と同時に形成される窒素(N)空孔には、イオン注入されたNが入ることができる。GaNにおいて、イオン注入されるNはアクセプタ又はドナーとして機能しない。これにより、p+型拡散領域132において、イオン注入されたNによる意図しない伝導型や実効アクセプタ濃度の変動を防ぎつつ、N空孔を回復することができる。
p+型拡散領域132において、GN空孔の回復が促進されるため、Mgプロファイルの制御性が向上する。また、N空孔の回復が促進されるため、GaN基板10に形成されるpn接合の耐圧が向上したり、pn接合でのリーク電流が低下したりする効果を得ることが可能となる。GaN基板10に空孔欠陥を深く導入し、Mgを深く拡散させる観点から、上記の選択元素として、原子量が比較的小さいNを用いることが好ましい。
なお、図1Cに示したGaN半導体装置1は、pnダイオードや、MOSトランジスタなど、各種の半導体装置に適用してよい。
<実施形態2>
次に、本発明の実施形態2に係るGaN半導体装置1Aと、その製造方法とについて説明する。
(構成例)
図4は、本発明の実施形態2に係るGaN半導体装置(本発明の「窒化物半導体装置」の一例)1Aの構成例を示す平面図である。図4は、X−Y平面図である。図4に示すように、GaN半導体装置1Aは、活性領域110とエッジ終端領域130とを有する。活性領域110は、ゲートパッド112及びソースパッド114を有する。ゲートパッド112及びソースパッド114は、後述のゲート電極23及びソース電極25にそれぞれ電気的に接続された電極パッドである。
Z軸方向からの平面視で、エッジ終端領域130は、活性領域110の周囲を囲んでいる。エッジ終端領域130は、ガードリング構造、JTE(Junction Termination Extension)構造の一以上を有してよい。エッジ終端領域130は、活性領域110で発生した空乏層をエッジ終端領域130まで広げることにより、活性領域110での電界集中を防ぐ機能を有してよい。
図5は、本発明の実施形態1に係る縦型MOSFET2の構成例を示す平面図である。図6は、本発明の実施形態1に係る縦型MOSFET2の構成例を示す断面図である。図5は、図4に示した活性領域110の一部を拡大して示すとともに、ゲート電極23及びソース電極25のZ軸方向からの平面視による形状を示すため、ゲートパッド112、ソースパッド114及び層間絶縁膜31の図示は省略している。図6は、図5の平面図をX−X´線で切断した断面を示している。
GaN半導体装置1Aは、GaN基板10A(本発明の「窒化物半導体」の一例)と、GaN基板10Aに設けられた複数の縦型MOSFET2(本発明の「電界効果トランジスタ」の一例)と、を備える。GaN半導体装置1Aでは、縦型MOSFET2が一方向(例えば、X軸方向)に繰り返し設けられている。1つの縦型MOSFET2が繰り返しの単位構造であり、この単位構造が一方向(例えば、X軸方向)に並んで配置されている。
図5及び図6に示すように、縦型MOSFET2は、埋め込みゲート型であり、単結晶GaN基板11と、n−型の第1GaN層12と、p型の第3GaN層14と、p+型拡散領域132A(本発明の「p型拡散領域」の一例)と、n+型のソース領域134(本発明の「n型領域」の一例であり、「ソース領域」の一例でもある)と、ゲート絶縁膜21と、ゲート電極23と、ソース電極25と、ドレイン電極27とを有する。実施形態2では、第3GaN層14と、第3GaN層14上に設けられた第2GaN層13とが、本発明の「第2窒化物半導体層」の一例となる。
n+型の単結晶GaN基板11及びn−型の第1GaN層12の各構成は、実施形態1で説明した通りである。縦型MOSFET2において、n−型の第1GaN層12は、n+型の単結晶GaN基板11とp型の第3GaN層14との間のドリフト領域として機能する。
p型の第3GaN層14は、第1GaN層12上にエピタキシャル成長法で形成されている。第3GaN層14は、アクセプタ元素として、例えばMg及びBeの中から選択される一種類以上の元素を含む。一例を挙げると、第3GaN層14に含まれるアクセプタ元素はMgである。第3GaN層14におけるMgの濃度は5×1017cm−3である。第3GaN層14の厚さは、0.5μmである。p型の第3GaN層14は、縦型MOSFET2のウェル領域として機能する。
p+型拡散領域132Aは、GaN基板10Aの表面10aから第1GaN層12にかけて設けられている。p+型拡散領域132Aは、第2GaN層13(後述の図7A参照)に含まれるアクセプタ元素(例えば、Mg)が熱処理で拡散することにより形成される。p+型拡散領域132AにおけるMgの濃度は、例えば1×1018cm−3以上3×1018cm−3以下ある。
また、GaN基板10Aの表面10aからの深さについて、p+型拡散領域132Aは後述するトレンチHよりも深い。p+型拡散領域132Aの表面10aからの深さ(接合深さ)をXjとし、トレンチHの表面10aから底面までの深さをdとすると、Xj>dとなっている。p+型拡散領域132Aの表面10aからの深さ(接合深さ)Xjは、例えば0.7μmである。
p+型拡散領域132Aは、第1GaN層12と接している。p+型拡散領域132Aは、p型の第3GaN層14とソース電極25とを接続するコンタクト領域として機能する。また、p+型拡散領域132Aは、ゲートオフ時の正孔引き抜き経路としても機能する。
ソース領域134は、ドナー元素として、例えばSiを含む。ソース領域134におけるSiの濃度は2×1019cm−3よりも高く、1×1020cm−3未満である。また、ソース領域134の表面10aからの深さ(接合深さ)は、例えば、第2GaN層13(後述の図7A参照)の厚さと同じ値であり、一例を挙げると0.2μmである。
ソース領域134は、p+型の第2GaN層13(後述の図7A参照)にSiがイオン注入され、熱処理によりドナー元素が活性化されることにより形成される。この製造方法により、ソース領域134は、アクセプタ元素であるMgをp+型拡散領域132Aと同じ濃度、又は、p+型拡散領域132Aよりも高い濃度で含む。ソース領域134におけるMgの濃度は、例えば2×1019cm−3である。
GaN基板10Aには、GaN基板10Aの表面10a側(すなわち、第2GaN層13の側)に開口し、かつ第1GaN層12を底面とするトレンチHが設けられている。
ゲート絶縁膜21は、トレンチHの底面及び側面を覆うように形成されている。ゲート絶縁膜21は、例えばシリコン酸化膜(SiO膜)である。
ゲート電極23は、ゲート絶縁膜21を介してトレンチHを埋め込むように形成されている。ゲート電極23は、ゲートパッド112と異なる材料で形成されている。ゲート電極23は不純物をドープしたポリシリコンで形成され、ゲートパッド112はAlまたはAl‐Siの合金で形成されている。
ソース電極25は、GaN基板10Aの表面10a上に設けられている。ソース電極25は、ソース領域134とp+型拡散領域132Aとに接している。ソース電極25は、ソースパッド114と同一の材料で構成されている。例えば、AlまたはAl−Siの合金からなるソース電極25が、ソースパッド114を兼ねている。ソース電極25は、GaN基板10Aの表面10aとAl(または、Al−Si)との間にバリアメタル層を有してもよい。バリアメタル層の材料としてチタン(Ti)を使用してもよい。
層間絶縁膜31は、GaN基板10Aの表面10a上に設けられており、ゲート電極23とソース電極25とを覆っている。層間絶縁膜31は、例えばシリコン酸化膜(SiO膜)、シリコン窒化膜(SiN膜)、又は、SiO膜及びSiN膜の少なくとも一方を含む積層膜で構成されている。
ドレイン電極27は、GaN基板10Aの裏面10b側に設けられており、n+型の単結晶GaN基板に接している。ドレイン電極27もソース電極25と同様の材料で構成されている。
(製造方法)
次に、GaN半導体装置1Aの製造方法を説明する。図7Aから図7Fは、本発明の実施形態1に係るGaN半導体装置1Aの製造方法を工程順に示す断面図である。なお、図7Aから図7Gは、X軸方向に繰り返し配置される複数の縦型MOSFET2のうちの、1つの縦型MOSFET2について、その製造方法を工程順に示している。また、実施形態1に係るGaN半導体装置1と同様に、実施形態2に係るGaN半導体装置1Aも、レジスト塗布装置、露光装置、エッチング装置、イオン注入装置、熱処理装置、成膜装置、CMP装置など、各種の製造装置によって製造される。
図7Aに示すように、実施形態2では、n+型の単結晶GaN基板11上にn−型の第1GaN層12、p型の第3GaN層14、p+型の第2GaN層13がこの順でエピタキシャル成長法で形成されたGaN基板10A(本発明の「基板」の一例)が用意される。
一例を挙げると、GaN基板10Aにおいて、第1GaN層12に含まれるドナー元素はSiである。第1GaN層12におけるSiの濃度は1×1016cm−3である。第1GaN層12の厚さは、10μmである。第3GaN層14に含まれるアクセプタ元素はMgである。第3GaN層14におけるMgの濃度は5×1017cm−3である。第3GaN層14の厚さは、0.5μmである。第2GaN層13に含まれるアクセプタ元素はMgである。第2GaN層13におけるMgの濃度は2×1019cm−3である。第2GaN層13の厚さは、0.2μmである。
図7Bに示すように、製造装置は、第2GaN層13のSi注入領域133(本発明の「第2領域」の一例)にドナー元素としてSiをイオン注入する。このイオン注入工程では、Si注入領域133においてアクセプタ元素よりもドナー元素の方が高濃度となるように、イオン注入の処理条件を設定する。例えば、製造装置は、GaN基板10Aの表面10aから0.2μmまでの範囲(すなわち、第2GaN層13の厚さ方向の全域)におけるSiの濃度が2×1019cm−3よりも高く、1×1020cm−3以下となるようにSiを多段イオン注入する。
また、上記のSi注入領域133にSiをイオン注入する工程と前後して、製造装置は、第2GaN層13及び第3GaN層14のN注入領域131A(本発明の「第1領域」の一例)に、選択元素として、窒素(N)をイオン注入する。例えば、製造装置は、GaN基板10Aの表面10aから0.5μmまでの範囲(すなわち、第2GaN層13の厚さ方向の全域と、第3GaN層14の一部)におけるNの濃度が、5×1017cm−3よりも高く、1×1018cm−3以下となるようにNを多段イオン注入する。これにより、製造装置は、N注入領域131Aに空孔欠陥を生じさせる。
なお、イオン注入の注入プロファイルは尾を引くため、Nの注入深さが表面10aから0.5μmであっても、Nの一部は0.5μmよりもさらに深い位置まで注入される。このため、空孔欠陥も0.5μmよりもさらに深い位置でも生じ、例えば、n−型の第1GaN層12においてN注入領域131Aの直下に位置する領域でも生じる。
実施形態1と同様に、実施形態2においても、選択元素は、Nに限定されず、不活性元素(例えば、アルゴン(Ar)、ネオン(Ne))、III族元素(例えば、ガリウム(Ga)、アルミニウム(Al)、インジウム(In))、又は、N以外のV族元素(例えば、リン(P)、砒素(As))であってもよい。選択元素は、不活性元素、III族元素又はV族元素であり、GaNにおいてアクセプタ又はドナーとして機能することはない。このため、選択元素が直接の原因となって、第2GaN層13、第3GaN層14の各実効アクセプタ濃度や、第1GaN層12の実効ドナー濃度が変動することはない。
次に、製造装置は、GaN基板10Aの表面10a上に保護膜(図示せず)を形成して、N注入領域131AとSi注入領域133とを含むGaN基板10Aの表面10a全体を覆う。保護膜は、例えばSiO膜である。
次に、図7Cに示すように、製造装置は、GaN基板10Aに熱処理を施して、p+型拡散領域132Aとソース領域134とを同時に形成する。すなわち、製造装置は、GaN基板10Aに熱処理を施して、N注入領域131Aに含まれるMgを、N注入領域131Aから第1GaN層12へ拡散、活性化させて、p+型拡散領域132Aを形成する。また、製造装置は、上記の熱処理により、Si注入領域133に含まれるSiを拡散、活性化させて、ソース領域134を形成する。熱処理の最高温度は、例えば、1200℃よりも高い温度であり、1300℃以上が好ましく、1400℃以上がさらに好ましい。最高温度による熱処理は、例えば5分である。
上述したように、N注入領域131Aと、第3GaN層14及び第1GaN層12においてN注入領域131Aの下方に位置する領域とに空孔欠陥が生じている。このため、上記の熱処理では、N注入領域131Aに含まれるMgが空孔欠陥を介して拡散する。空孔欠陥が導入された第2GaN層13及び第3GaN層14から第1GaN層12にかかるようにp+型拡散領域132Aが形成される。
なお、図3に示したように、GaNにおいて、フェルミ準位が0(eV)から遠ざかるほど(すなわち、フェルミ準位Efが伝導帯に近づき、GaNの導電型がn型に近づくほど)、GaNのGaサイトにMgは入り易くなり、GaNの格子間にMgは入り難くなる。Si注入領域133は、Siの注入と活性化によりn型になるため、MgはGaサイトで安定し、N注入領域131Aと比べて拡散し難い。
これ以降は、通常の縦型MOSFETの製造プロセスと同じである。例えば、図7Dに示すように、製造装置は、GaN基板10Aを部分的にエッチングしてトレンチHを形成する。製造装置は、トレンチHを、ウェル領域となる第3GaN層14よりも深く形成する。トレンチHは、GaN層13及び第3GaN層14を貫通し、第1GaN層12を底面とする。
次に、図7Eに示すように、製造装置は、トレンチHの底面及び側面にゲート絶縁膜21を形成する。次に、図7Fに示すように、製造装置は、ゲート電極23とソース電極25とを形成する。次に、製造装置は、ゲート電極23とソース電極25とが覆われるようにGaN基板10Aの表面10a上に層間絶縁膜31(図6参照)を形成する。次に、製造装置は、ゲート電極23に電気的に接続するゲートパッド112(図6参照)と、ソース電極25に電気的に接続するソースパッド114(図6参照)とを形成する。その後、製造装置は、GaN基板10Aの裏面10bにドレイン電極27(図6参照)を形成する。このような工程を経て、縦型MOSFET2を備えるGaN半導体装置1A(図6参照)が完成する。
(実施形態2の効果)
以上説明したように、本発明の実施形態2に係るGaN半導体装置1Aの製造方法は、n型の第1GaN層12上にp型の第3GaN層14とp+型の第2GaN層13とがこの順で設けられたGaN基板10Aを用意し、第2GaN層13のN注入領域131AにNをイオン注入して空孔欠陥を導入する工程と、空孔欠陥が導入されたGaN基板10Aに熱処理を施して、N注入領域131Aに含まれるMgを第1GaN層12側へ拡散、活性化させて、GaN基板10にp+型拡散領域132Aを形成する工程とを備える。
これによれば、N注入領域131Aに含まれるMgは、空孔欠陥を介して拡散することができる。また、空孔欠陥を介して拡散するMgは、ガリウム(Ga)空孔に入って活性化することができる。これにより、アクセプタ濃度が高く、かつ局所的に配置されるp+型拡散領域132Aを容易に形成することができる。
また、Ga空孔と同時に形成される窒素(N)空孔には、イオン注入されたNが入ることができる。GaNにおいてNはアクセプタ又はドナーとして機能しないため、p+型拡散領域132Aではイオン注入されたNによる意図しない伝導型や実効アクセプタ濃度の変動を防ぎつつ、N空孔を回復することができる。
p+型拡散領域132Aにおいて、N空孔の回復が促進されるため、Mgプロファイルの制御性が向上する。また、N空孔の回復が促進されるため、p+型拡散領域132Aとn+型のソース領域134との間のpn接合耐圧や、p+型拡散領域132Aとn−型の第1GaN層12との間のpn接合耐圧が向上したり、これらpn接合でのリーク電流が低下したりする効果を得ることが可能となる。実施形態2においても、GaN基板10Aに空孔欠陥を深く導入し、Mgを深く拡散させる観点から、上記の選択元素として、原子量が比較的小さいNを用いることが好ましい。
本発明の実施形態2に係るGaN半導体装置1Aは、GaN基板10Aと、GaN基板10Aに設けられた縦型MOSFET2と、を備える。GaN基板10Aは、n型の第1GaN層12と、第1GaN層12上に設けられた第3GaN層14と、第3GaN層14上に設けられた第2GaN層13と、第2GaN層13と第3GaN層14とを貫通し、第1GaN層12を底面とするトレンチHと、を有する。縦型MOSFET2は、トレンチHの底面及び側面に設けられたゲート絶縁膜21と、ゲート絶縁膜21を介してトレンチH内に設けられたゲート電極23と、第2GaN層13に設けられたn型のソース領域134と、第2GaN層13から第1GaN層12にかけて設けられ、ソース領域134に隣接するp+型拡散領域132Aと、を有する。p+型拡散領域132Aとソース領域134は、それぞれ、Mgを2×1018cm−3よりも高い濃度で含む。
このような構成であれば、Mg濃度が高く、かつ局所的に配置されるp+型拡散領域132Aを、上記の製造方法を用いて容易に形成することが可能である。
また、縦型MOSFET2において、p+型拡散領域132Aは、トレンチHの底面よりも深い位置まで設けられている。すなわち、p+型拡散領域132Aの接合深さXjは、トレンチHの深さをdよりも深い(Xj>d)これにより、ドレイン電圧は、n−型の第1GaN層12とp+型拡散領域132Aとの間のpn接合にかかり易くなり、トレンチHの底面角部のゲート絶縁膜21への電界集中が緩和される。これにより、例えば、ドレイン−ソース間でブレークダウンが生じる場合でも、ゲート絶縁膜21に高エネルギーの正孔が注入されてゲート絶縁膜21が劣化したり、ゲート絶縁膜21が破壊されたりすることを抑制することができる。縦型MOSFET2の信頼性の向上に寄与することが可能である。
<実施形態3>
本発明の実施形態では、アクセプタ元素(例えば、Mg)の拡散源となるp型のGaN層を局所的に設け、その局所的に設けたp型のGaN層に選択元素(例えば、N)をイオン注入することで空孔欠陥を導入し、その後、熱処理を行ってアクセプタ元素を活性化してもよい。このような方法であっても、アクセプタ濃度が高く、かつ局所的に配置されるp型拡散領域を容易に形成することができる。以下、具体例を示す。
(製造方法)
図8Aから図8Dは、本発明の実施形態3に係るGaN半導体装置1Bの製造方法を示す断面図である。図8Aに示すように、実施形態3では、n+型の単結晶GaN基板11上にn−型の第1GaN層12がエピタキシャル成長法で形成されたGaN基板10B(本発明の「基板」の一例)が用意される。一例を挙げると、GaN基板10Bにおいて、第1GaN層12に含まれるドナー元素はSiであり、第1GaN層12におけるSiの濃度は1×1016cm−3である。第1GaN層12の厚さは、10μmである。
次に、図8Bに示すように、製造装置は、GaN基板10の表面10a上にマスクMを形成する。マスクMは、例えばSiO膜等の絶縁膜で構成されている。マスクMは、第1GaN層12において、p+型拡散領域132B(本発明の「p型拡散領域」の一例;図8D参照)が形成される予定領域の上方を開口し、それ以外の領域の上方を覆う形状を有する。次に、製造装置は、GaN基板10の表面10aであって、マスクMから露出している領域に、アクセプタ元素(例えば、Mg)がドープされた第2GaN層13B(本発明の「第2窒化ガリウム層」の一例)を選択エピタキシャル成長法で形成する。
次に、図8Cに示すように、製造装置は、第2GaN層13B及び第1GaN層12のN注入領域131B(本発明の「第1領域」の一例)に、選択元素(例えば、N)をイオン注入する。これにより、N注入領域131Bと、第1GaN層12においてN注入領域131Bの下方に位置する領域とに、結晶欠陥(例えば、空孔欠陥)が生じる。なお、GaN基板10Bにおいて、N注入領域131B以外の領域はマスクMで覆われているため、Nは注入されず、空孔欠陥もほとんど生じない。
次に、製造装置は、GaN基板の表面上からマスクMを除去する。そして、製造装置は、GaN基板10の表面10a上に保護膜(図示せず)を形成して、N注入領域131Bを含むGaN基板10の表面10a全体を覆う。保護膜は、例えばSiO膜である。
次に、製造装置は、GaN基板10に熱処理を施して、N注入領域131Bに含まれるMgをN注入領域131Bから第1GaN層12側へ拡散、活性化させて、図8Dに示すように、p+型拡散領域132Bを形成する。熱処理の最高温度は、例えば、1200℃よりも高い温度であり、1300℃以上が好ましく、1400℃以上がさらに好ましい。最高温度による熱処理は、例えば5分である。
N注入領域131Bと、第1GaN層12においてN注入領域131Bの下方に位置する領域とには空孔欠陥が生じている。このため、上記の熱処理では、N注入領域131Bに含まれるMgは空孔欠陥を介して拡散して、p+型拡散領域132Bが形成される。以上の工程を経て、GaN半導体装置1Bが完成する。
(実施形態3の効果)
以上説明したように、本発明の実施形態3に係るGaN半導体装置1Bの製造方法は、n型の第1GaN層12上にp型の第2GaN層13Bが局所的に設けられたGaN基板10Bを用意し、第2GaN層13Bに窒素(N)をイオン注入して、空孔欠陥を導入したN注入領域131Bを形成する工程と、空孔欠陥が導入されたGaN基板10Bに熱処理を施して、N注入領域131Bに含まれるMgを第1GaN層12側へ拡散、活性化させて、GaN基板10Bにp+型拡散領域132Bを形成する工程とを備える。
これによれば、N注入領域131Bに含まれるMgは、空孔欠陥を介して拡散することができる。また、空孔欠陥を介して拡散するMgは、ガリウム(Ga)空孔に入って活性化することができる。これにより、アクセプタ濃度が高く、かつ局所的に配置されるp+型拡散領域132Bを容易に形成することができる。
また、Ga空孔と同時に形成される窒素(N)空孔には、イオン注入されたNが入ることができる。GaNにおいて、イオン注入されるNはアクセプタ又はドナーとして機能しない。これにより、p+型拡散領域132Bにおいて、イオン注入されたNによる意図しない伝導型や実効アクセプタ濃度の変動を防ぎつつ、N空孔を回復することができる。
p+型拡散領域132Bにおいて、N空孔の回復が促進されるため、Mgプロファイルの制御性が向上する。また、N空孔の回復が促進されるため、GaN基板10Bに形成されるpn接合の耐圧が向上したり、pn接合でのリーク電流が低下したりする効果を得ることが可能となる。
なお、実施形態1、2と同様に、実施形態3においても、選択元素は、Nに限定されず、不活性元素(例えば、アルゴン(Ar)、ネオン(Ne))、III族元素(例えば、ガリウム(Ga)、アルミニウム(Al)、インジウム(In))、又は、N以外のV族元素(例えば、リン(P)、砒素(As))であってもよい。また、GaN基板10Bに空孔欠陥を深く導入し、Mgを深く拡散させる観点から、上記の選択元素として、原子量が比較的小さいNを用いることが好ましい。
実施形態3に示したGaN半導体装置1Bは、例えば、MOSトランジスタや、pnダイオードなど、各種の半導体装置に適用可能であり、MOSトランジスタのエッジ終端領域にも適用可能である。
<その他の実施形態>
上記のように、本発明は実施形態1から4及び変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。例えば、GaN基板10、10A、10Bは、アルミニウム(Al)及びインジウム(In)の一以上の元素を含んでもよい。GaN基板10、10A、10Bは、GaNにAl及びInを微量に含んだ混晶半導体、即ちAlxInyGa1−x−yN(0≦x<1、0≦y<1)であってもよい。なお、GaNは、AlxInyGa1−x−yNにおいてx=y=0とした場合である。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態1から3とそれらの変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも1つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
1、1A、1B GaN半導体装置
2 縦型MOSFET
10、10A、10B GaN基板
10a 表面
10b 裏面
11 単結晶GaN基板
12 第1GaN層
13、13B 第2GaN層
14 第3GaN層
21 ゲート絶縁膜
23 ゲート電極
25 ソース電極
27 ドレイン電極
31 層間絶縁膜
110 活性領域
112 ゲートパッド
114 ソースパッド
130 エッジ終端領域
131 選択元素注入領域
131A、131B N注入領域
132、132A、132B p+型拡散領域
133 Si注入領域
134 ソース領域
H トレンチ
M マスク
RP レジストパターン

Claims (11)

  1. n型の第1窒化ガリウム層上にp型の第2窒化ガリウム層が設けられた基板を用意し、前記第2窒化ガリウム層の第1領域と、前記第1窒化ガリウム層において前記第1領域の下方に位置する下方領域とに、不活性元素、III族元素及びV族元素の中から選択される選択元素をイオン注入して、前記第1領域と前記下方領域とに空孔欠陥を導入する工程と、
    前記空孔欠陥が導入された前記基板に熱処理を施して、前記第1領域に含まれるアクセプタ元素を前記下方領域側へ拡散、活性化させて、前記基板に、前記第2窒化ガリウム層と前記第1窒化ガリウム層とに跨るp型拡散領域を形成する工程とを備える、窒化物半導体装置の製造方法。
  2. 前記第1窒化ガリウム層上に前記第2窒化ガリウム層をエピタキシャル成長法で成膜する工程、を備え、
    前記エピタキシャル成長法による成膜過程で、前記第1領域を含む前記第2窒化ガリウム層に前記アクセプタ元素を導入する、請求項1に記載の窒化物半導体装置の製造方法。
  3. 前記第2窒化ガリウム層の第2領域にドナー元素をイオン注入する工程、をさらに備え、
    前記ドナー元素をイオン注入する工程では、
    前記第2領域おいて前記アクセプタ元素よりも前記ドナー元素の方が高濃度となるようにイオン注入の処理条件を設定し、
    前記基板に熱処理を施す工程では、
    前記ドナー元素を活性化させて前記基板にn型領域を形成する、請求項1又は2に記載の窒化物半導体装置の製造方法。
  4. 前記第2窒化ガリウム層を貫通し、前記第1窒化ガリウム層を底面とするトレンチを前記基板に形成する工程と、
    前記トレンチの前記底面及び側面にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜を介して前記トレンチ内にゲート電極を形成する工程と、を備える請求項1から3のいずれか1項に記載の窒化物半導体装置の製造方法。
  5. 前記アクセプタ元素はマグネシウムである、請求項1から4のいずれか1項に記載の窒化物半導体装置の製造方法。
  6. 前記第2窒化ガリウム層における前記アクセプタ元素の濃度は、2×1018cm−3よりも高い値である、請求項1から5のいずれか1項に記載の窒化物半導体装置の製造方法。
  7. 前記選択元素は窒素である、請求項1から6のいずれか1項に記載の窒化物半導体装置の製造方法。
  8. 前記基板は、
    前記第1窒化ガリウム層を挟んで前記第2窒化ガリウム層の反対側に位置する単結晶窒化ガリウム基板を有し、
    前記単結晶窒化ガリウム基板は、転位密度が1×10 cm −2 未満の低転位自立基板である、請求項1から7のいずれか1項に記載の窒化物半導体装置の製造方法。
  9. 前記熱処理の最大温度は1200℃よりも高い値である、請求項1から8のいずれか1項に記載の窒化物半導体装置の製造方法。
  10. 基板と、
    前記基板に設けられた電界効果トランジスタと、を備え、
    前記基板は、
    n型の第1窒化ガリウム層と、
    前記第1窒化ガリウム層上に設けられたp型の第2窒化ガリウム層と、
    前記第2窒化ガリウム層を貫通し、前記第1窒化ガリウム層を底面とするトレンチと、を有し、
    前記電界効果トランジスタは、
    前記トレンチの底面及び側面に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記トレンチ内に設けられたゲート電極と、
    前記第2窒化ガリウム層に設けられたn型のソース領域と、
    前記第2窒化ガリウム層と前記第1窒化ガリウム層とに跨り、かつ前記ソース領域に隣接するp型拡散領域と、を有し、
    前記p型拡散領域と前記ソース領域は、それぞれ、アクセプタ元素を2×1018cm−3よりも高い濃度で含み、
    前記第2窒化ガリウム層において、前記p型拡散領域は他の領域よりも、不活性元素、III族元素及びV族元素の中から選択される選択元素を高濃度に含む、窒化物半導体装置。
  11. 前記p型拡散領域は、前記トレンチの底面よりも深い位置まで設けられている、請求項10に記載の窒化物半導体装置。
JP2021012377A 2021-01-28 2021-01-28 窒化物半導体装置の製造方法及び窒化物半導体装置 Active JP6966010B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021012377A JP6966010B1 (ja) 2021-01-28 2021-01-28 窒化物半導体装置の製造方法及び窒化物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021012377A JP6966010B1 (ja) 2021-01-28 2021-01-28 窒化物半導体装置の製造方法及び窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP6966010B1 true JP6966010B1 (ja) 2021-11-10
JP2022115676A JP2022115676A (ja) 2022-08-09

Family

ID=78466265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021012377A Active JP6966010B1 (ja) 2021-01-28 2021-01-28 窒化物半導体装置の製造方法及び窒化物半導体装置

Country Status (1)

Country Link
JP (1) JP6966010B1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017174989A (ja) * 2016-03-24 2017-09-28 豊田合成株式会社 半導体装置の製造方法及び半導体装置
JP2018166149A (ja) * 2017-03-28 2018-10-25 豊田合成株式会社 半導体装置の製造方法
JP2019062140A (ja) * 2017-09-28 2019-04-18 豊田合成株式会社 半導体装置の製造方法
JP2019140151A (ja) * 2018-02-06 2019-08-22 株式会社豊田中央研究所 Iii族窒化物半導体装置およびiii族窒化物半導体基板の製造方法
JP2019197751A (ja) * 2018-05-07 2019-11-14 豊田合成株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017174989A (ja) * 2016-03-24 2017-09-28 豊田合成株式会社 半導体装置の製造方法及び半導体装置
JP2018166149A (ja) * 2017-03-28 2018-10-25 豊田合成株式会社 半導体装置の製造方法
JP2019062140A (ja) * 2017-09-28 2019-04-18 豊田合成株式会社 半導体装置の製造方法
JP2019140151A (ja) * 2018-02-06 2019-08-22 株式会社豊田中央研究所 Iii族窒化物半導体装置およびiii族窒化物半導体基板の製造方法
JP2019197751A (ja) * 2018-05-07 2019-11-14 豊田合成株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2022115676A (ja) 2022-08-09

Similar Documents

Publication Publication Date Title
US7855413B2 (en) Diode with low resistance and high breakdown voltage
KR101023666B1 (ko) 반도체장치 및 그 제조 방법
JP2009004573A (ja) 炭化珪素半導体装置およびその製造方法
JP2016072630A (ja) GaNを主成分とする半導体をドープするための方法
JP2019004010A (ja) 半導体装置およびその製造方法
US10374031B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6654189B2 (ja) 薄い半導体ウェハを備える半導体デバイスの製造方法
JPS59501433A (ja) 集積回路のコンタクト製造方法
JP6966010B1 (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
KR20180104236A (ko) 전력 반도체 소자의 제조 방법
JP2006324431A (ja) 半導体装置およびその製造方法
CN116364771A (zh) 半导体装置及其制造方法
CN116230530A (zh) 半导体装置的制造方法和半导体装置
JP7404703B2 (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
JP2022136820A (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
JP2018181891A (ja) 半導体装置および半導体装置の製造方法
JP7405291B1 (ja) 窒化物半導体装置及びその製造方法
JP7238303B2 (ja) 窒化ガリウム半導体装置及び窒化ガリウム半導体装置の製造方法
JP2006294772A (ja) 半導体装置の製造方法
JP2022077406A (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
JP2022092828A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
KR101916936B1 (ko) 전력 반도체 소자의 제조방법
US20220013626A1 (en) Method and system of junction termination extension in high voltage semiconductor devices
JP2022136959A (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
JPH1041240A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210212

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210212

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211004

R150 Certificate of patent or registration of utility model

Ref document number: 6966010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150