JP2016072630A - ＧａＮを主成分とする半導体をドープするための方法 - Google Patents

ＧａＮを主成分とする半導体をドープするための方法 Download PDF

Info

Publication number
JP2016072630A
JP2016072630A JP2015187791A JP2015187791A JP2016072630A JP 2016072630 A JP2016072630 A JP 2016072630A JP 2015187791 A JP2015187791 A JP 2015187791A JP 2015187791 A JP2015187791 A JP 2015187791A JP 2016072630 A JP2016072630 A JP 2016072630A
Authority
JP
Japan
Prior art keywords
mask
doping
semiconductor
dopant
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015187791A
Other languages
English (en)
Other versions
JP6847573B2 (ja
JP2016072630A5 (ja
Inventor
クレール、アグラフェーィユ
Agraffeil Claire
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2016072630A publication Critical patent/JP2016072630A/ja
Publication of JP2016072630A5 publication Critical patent/JP2016072630A5/ja
Application granted granted Critical
Publication of JP6847573B2 publication Critical patent/JP6847573B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds

Abstract

【課題】半導体をドープするための、特にｐｎ接合を作製するための、従来技術の方法に対する代替形態を提供すること。【解決手段】ｐｎ接合を作製するためにＧａＮを主成分とする半導体をドープする方法は、シリコンを主成分とするマスク（３）によってカバーされた、ＧａＮを主成分とする半導体材料層（１ｂ）を備える基板（１）を用意することにある第１のステップを備える。本方法は、ｐ型領域に隣接したｎ型領域を形成するために、拡散によってＳｉ型の追加のドーパント不純物（４）をマスク（３）から半導体材料層（１ｂ）に移すようにマスク（３）に不純物（２）の注入を行う第２のステップを備える。次いで、構成された熱処理がドーパント不純物（２）および追加のドーパント不純物（４）を活性化するために行われる。【選択図】図５

Description

本発明は、ＧａＮを主成分とする半導体におけるドーパント不純物のイオン注入および活性化を行うための方法に関する。
イオン注入は、通常半導体をドープするために使用される。ｐｎ接合を作製するために、注入されなければならない半導体の領域および保護される領域を選択するためにマスクが一般に使用される。その場合、注入ステップは、ガス状または固体ソース（例えば、Ｍｇに使用されるソース）から一般に生成されるイオンを使用して行われ、これらのソースが、例えば、１０ｋｅＶから５００ｋｅＶの範囲に備えられたエネルギーによって加速された後に、半導体に衝突する。
注入されるイオンの性質は、得ることが望まれるドーピングの型によって選ばれる。例えば、Ｍｇ＋イオンは、ＧａＮを主成分とする半導体中でｐドーピング（過剰ホール）するために使用されるが、Ｓｉ＋イオンは、同一型の半導体をｎドーピング（過剰電子）するためにしばしば使用される。その場合、半導体は、ドーパント不純物を効率的に活性化するために多かれ少なかれ熱処理を受ける。
文献「Ｉｍｐｌａｎｔｅｄ ｐ−ｎ ｊｕｎｃｔｉｏｎｓ ｉｎ ＧａＮ」（Ｘ．Ａ． Ｃａｏ等、Ｓｏｌｉｄ−ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ、４３ （１９９９年） １２３５−１２３８）は、ｎ＋／ｐドープされた半導体を得るためにＭｇ＋イオンによってドープされたＧａＮ半導体中でＳｉ＋イオンの注入を行う方法について記載する。ここでは、Ｓｉ＋イオンは、半導体上に堆積させたマスクによって選択された領域に注入される。マスクは、注入後除去され、次いでＡｌＮの層が、ドーパントの活性化のために熱処理が行われるときに、半導体を保護するために半導体上に陰極スパッタリングによって堆積させられる。
文献「Ｅｘｐｅｒｉｍｅｎｔａｌ ａｎｄ ｎｕｍｅｒｉｃａｌ ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ ｔｈｅ ｅｌｅｃｔｒｉｃａｌ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ ｖｅｒｔｉｃａｌ ｎ−ｐ ｊｕｎｃｔｉｏｎ ｄｉｏｄｅｓ ｃｒｅａｔｅｄ ｂｙ Ｓｉ ｉｍｐｌａｎｔａｔｉｏｎ ｉｎｔｏ ｐ−ＧａＮ」（Ａ． Ｂａｈａｒｉｎ、Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ、９７８−１−４２４４−２７１７−８／０８、（２００８年））は、Ｍｇ＋型イオンによってｐ／ｐ＋ドープされたＧａＮ半導体から垂直ｐｎ接合を作製する方法について記載する。ここでは、Ｓｉ＋イオンは、半導体内の注入深さを制御するために異なるエネルギーのイオンビームによって注入されている。
「Ｉｍｐｌａｎｔｅｄ ｐ−ｎ ｊｕｎｃｔｉｏｎｓ ｉｎ ＧａＮ」（Ｘ．Ａ． Ｃａｏら、Ｓｏｌｉｄ−ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ、４３ （１９９９年） １２３５−１２３８） 「Ｅｘｐｅｒｉｍｅｎｔａｌ ａｎｄ ｎｕｍｅｒｉｃａｌ ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ ｔｈｅ ｅｌｅｃｔｒｉｃａｌ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ ｖｅｒｔｉｃａｌ ｎ−ｐ ｊｕｎｃｔｉｏｎ ｄｉｏｄｅｓ ｃｒｅａｔｅｄ ｂｙ Ｓｉ ｉｍｐｌａｎｔａｔｉｏｎ ｉｎｔｏ ｐ−ＧａＮ」（Ａ． Ｂａｈａｒｉｎ、Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ、９７８−１−４２４４−２７１７−８／０８、（２００８年））
本発明の１つの目的は、半導体をドープするための、特にｐｎ接合を作製するための、従来技術の方法に対する代替形態を提供することである。
この問題は、以下のステップ、すなわち、
シリコンを主成分とするマスクによってカバーされた、ＧａＮを主成分とする半導体材料層を備える基板を用意することと、
ｐ型の領域に隣接してｎ型の領域を形成するために、拡散によってＳｉ型のドーパント不純物を、マスクからＧａＮを主成分とする半導体材料層に移すようにマスクに不純物を注入することと、
ドーパント不純物および追加のドーパント不純物を活性化するように構成された熱アニールを行うことと、を備える方法によって解決される傾向にある。
本発明の１つの特徴によると、マスクは、マスクによってカバーされた領域およびカバーされていない領域を画成するように基板を部分的にカバーすることができる。
注入は、ｐ型ドーパントによって行われてもよく、それらの平均注入深さがマスク内に位置してもよい。平均注入深さは、半導体材料層中に追加のドーパント不純物を取り込むように、界面から少なくとも３００ｎｍに等しい距離に配置されてもよい。
また、本方法は、熱アニール・ステップの前に行われる保護キャップ層の堆積ステップを備えることができる。キャップ層の材料は、シリコン酸化物、またはＳｉｘＮｙ型のシリコン窒化物、アモルファス・シリコン、およびＨｆＳｉｘＯｙ型の化合物、ならびに好ましくはアルミニウム酸化物およびアルミニウム窒化物から選ばれてもよい。
キャップ層の堆積は、熱処理ステップの前に行われ、例えば、ドーパント不純物および追加のドーパント不純物の注入ステップの後に、マスク上に直接行われてもよく、またはマスクを除去した後に行われてもよい。代替のやり方は、キャップ層がシリコンを主成分としていない場合、キャップ層を、ドーパント不純物の注入の前に堆積させることが考えられてもよい。熱処理の後に、キャップ層は、有利には除去されてもよい。
好ましいやり方では、注入ステップは、１５℃から７００℃の範囲に、好ましくは４５０℃から６００℃の範囲に備えられた温度で行われてもよい。
さらに、熱処理ステップは、異なる持続時間および温度の少なくとも２つのアニールの組合せを有利には備えることができる。アニールの少なくとも１つは、１０００℃を超える温度でさらに行われてもよい。
マスクに関する限り、マスクは、２ｎｍから４００ｎｍの範囲に備えられた厚さを有利には有することができる。半導体材料層の厚さは、その部分については５ｎｍから１０μｍの範囲、好ましくは５００ｎｍから１０μｍの範囲に備えられ、理想的には１μｍに等しくてもよい。
他の利点および特徴は、非限定的な例示のためにのみ与えられる、および添付された図面において示される本発明の特定の実施形態についての以下の説明からより明確にあきらかになるであろう。
ＧａＮを主成分とする半導体をドープするための方法の実施モードの概略図である。 ＧａＮを主成分とする半導体をドープするための方法の実施モードの概略図である。 ＧａＮを主成分とする半導体をドープするための方法の実施モードの概略図である。 ＧａＮを主成分とする半導体をドープするための方法の実施モードの概略図である。 ＧａＮを主成分とする半導体をドープするための方法の実施モードの概略図である。 ＧａＮを主成分とする半導体をドープするための方法の実施モードの概略図である。 ＧａＮを主成分とする半導体をドープするための方法の実施モードの概略図である。 ＧａＮを主成分とする半導体をドープするための方法の実施モードの概略図である。 ＧａＮを主成分とする半導体をドープするための方法の実施モードの概略図である。 ＧａＮを主成分とする半導体をドープするための方法の実施モードの概略図である。
図１〜図１０に示されるドーピング方法の第１の実施形態によると、まず初めに、図１に示されるような基板１を用意することが必要である。基板は、例えば、シリコンまたはサファイア、Ａｌ２Ｏ３、ＳｉＣから作られた支持体１ａ、およびＧａＮを主成分とする半導体材料層１ｂを備える。代替形態として、基板１は、バルクＧａＮから作られてもよい。
基板１がバルクＧａＮブロックである場合、基板１上で、前面に堆積させたものと有利には同一のキャップ層によって裏面をカバーすることが可能であり、これについては以下で説明される。基板１の前面は、ここでは、ドーパント不純物のビームが衝突する面であるとして、および裏面は、前面の反対側の面であるとして規定される。
基板１の作製は、支持体１ａがシリコンから作られている場合は、支持体１ａの第１の洗浄ステップ、例えば、ＲＣＡ洗浄などを有利には備える。次いで、半導体材料層１ｂが支持体１ａ上にエピタキシャル成長によって直接作製される。支持体１ａの材料は、半導体材料層１ｂが整合のとれた仕方で成長するように、半導体材料層１ｂと同様の格子定数を有するように注意深く選ばれなければならない。
半導体材料層１ｂの品質を改善するために、少なくとも１μｍの厚さを有するＡｌＧａＮを主成分とする中間層を、層１ｂのエピタキシャル成長の前に支持体１ａ上に堆積させてもよい（実施形態は示されていない）。例えば、サファイアから作られた支持体１ａに対して、支持体１ａがサファイアから作られている場合は、ＧａＮを主成分とする半導体材料層１ｂを支持体１ａ上に直接堆積させることができる。一方、支持体がシリコンから作られている場合は、ＡｌＧａＮを主成分とするバッファ層を堆積させることが賢明である。
半導体材料層１ｂの作製が終了すると、半導体材料層１ｂは、５ｎｍから１０μｍの範囲、好ましくは５００ｎｍから１０μｍの範囲に備えられた、理想的には１μｍに等しい厚さを有利には有することができる。
有利な実施形態によると、ＧａＮを主成分とする半導体材料１ｂは、最初はドープされておらず、または意図的に最初はドープされていない。これによって、もっと後でわかるように、イオン注入ステップ中にｐドーピングおよびｎドーピングを同時に行うこと、ならびに過剰電子を使用するデバイスおよび過剰ホールを使用するデバイスによって相補型回路を形成することができる層１ｂを形成することが可能となる。
代替のやり方では、ｐドープされた半導体材料層１ｂを使用することが可能である。本実施形態では、ドーパント不純物２は、例えば、エピタキシャル成長が行われるときに直接挿入されるＭｇ＋イオンであってもよい（図１参照）。
実施形態の第２のステップでは、半導体材料層１ｂの表面を全てまたは部分的にカバーするように構成されたマスク３が作製される。本方法のこのステップが図２に示されている。図示されるように、マスク３は、カバーされる領域およびカバーされない領域を画成するように基板１を部分的にカバーすることができる。このマスク３は、例えば、フォトリソグラフィまたは電子リソグラフィによって作られてもよい。マスク３の厚さは、有利には２ｎｍから４００ｎｍの範囲に備えられている。
マスク３の材料は、シリコンを主成分とし、好ましくは、シリコン酸化物および／またはシリコン窒化物、アモルファス・シリコン、またはＨｆＳｉＯ２である。したがって、これらの材料は、必要なエネルギーが供給されると、基板１へ拡散することできるＳｉ原子を備える。この特性によって、Ｓｉ原子を半導体材料１ｂに注入することができ、それによって局所的なｎドーピングを実現することができる。
実施形態の第３のステップでは、マスク３に、および基板１のカバーされていない領域に施されるドーパント２の注入が行われる（図３参照）。ドーパント２は、ｐ型の、例えば、Ｍｇ＋イオン、ｎ型の例えば、Ｓｉ＋イオンなどであっても、またはＮ＋イオンなどの電気的に非活性のドーパントであってもよい。マスク３の存在は、ドーパント２の注入が行われるときに、半導体材料層１ｂに対するいかなる損傷も防止する。
従来のやり方では、注入条件は、注入装置の技術的性能、ならびに半導体材料層１ｂに注入されるドーパント不純物２の濃度および位置の両方によって制約される。
例えば、２＊１０１５の原子／ｃｍ２の流束量および２００ｋｅＶのエネルギーを有するＭｇ＋イオンビームについては、ドーパント不純物２は、濃度ピークが１６０ｎｍから１８０ｎｍの範囲と推定される、最大約４００ｎｍの深さまでＧａＮ層に注入され得る。この深さは、平均注入深さまたはＲｐとも呼ばれる。
ドーパント２の注入エネルギーは、マスク３によってカバーされている領域において、注入深さＲｐが、（ｉ）半導体材料層１ｂとの界面に近いマスク３内に、または（ｉｉ）マスク３との界面に近い半導体材料層１ｂ内に、あるいは（ｉｉｉ）半導体材料層１ｂ内の深さに位置するように選ばれてもよい。
選ばれる注入エネルギーがどうであれ、注入エネルギーは、注入されるドーパント２が、半導体材料層１ｂへと拡散するようにマスク３内に存在するＳｉ原子に必要なエネルギーを供給するのに十分である。
ドーパント２がｐ型ドーパントである場合、マスク３によってカバーされていない領域は、直接ｐドープされるが、マスクによってカバーされた領域では、ｐ型ドーパントは、Ｓｉ原子が拡散するのに必要なエネルギーをＳｉ原子に供給する。イオン注入が完了すると、半導体材料層１ｂは、ｐ型ドーパント不純物２を含有するカバーされていない領域、ならびにｐ型ドーパント不純物２および追加のｎ型ドーパント不純物４の両方を含有するカバーされている領域を備え、この領域の残留ドーピングが最終的にｎ型ドーピングである（図４参照）。
ｐ型ドーパント２の場合、平均注入深さが、マスク３と半導体材料層１ｂとの界面に、もしくはこの界面のすぐ近くに、マスク３内に、または半導体材料層１ｂ内に位置するように注入エネルギーを選ぶことが有利である場合がある。その場合、注入後に、ｐ型ドーパント不純物２および追加のｎ型ドーパント不純物４が、半導体１ｂの活性領域と呼ばれる領域、すなわち、例えば、接合またはトランジスタを作製するために使用される深さに位置する。半導体１ｂの活性領域は、例えば、最大１００ｎｍまたは３００ｎｍの深さまで延在する。
マスク３を介してＳｉ注入を行うことは、従来のＳｉ注入と比較して半導体材料層１ｂの表面にあまり損傷をもたらさないという利点を提供する。
最大の注入がマスク３内に、またはマスク３と半導体層１ｂとの界面に位置する場合、ドーパント２によって供給されるエネルギーは、Ｓｉ原子をマスク３から半導体材料１ｂの活性領域に取り込むことができるのに十分である。最大の注入が半導体層１ｂ内の深さに位置する場合は、ｎ型ドーパントによって供給されるエネルギーによって、Ｓｉ原子がより深い領域の層１ｂへと拡散することができる。
電気的に非活性なドーパントの注入を行うことは、マスク３によってカバーされた半導体１ｂの領域がｎドープされ、他はドープされていない半導体材料層１ｂを作製するのに有用な場合がある。ｎ型注入またはｐ型注入に関しては、注入エネルギーは、多かれ少なかれ半導体母材１ｂ内の深さにＳｉ原子を拡散させることができるように選ばれる。電気的に非活性のドーパントの使用によって、Ｓｉ原子の拡散によって生成されるまたは半導体材料層１ｂ内に既に存在する空格子点を修復することができる。
本発明の１つの特徴によると、イオン注入が行われる温度を制御することが有利である場合がある。好ましいやり方では、この注入は、１５℃から７００℃の範囲、有利には２００℃から６００℃の範囲、および好ましいやり方では４５０℃から６００℃の範囲に備えられた温度で実行されてもよい。このために、支持体１ａの裏面を加熱することが可能な、例えば、ペルティエ効果モジュールタイプのシステムが有利に使用されてもよい。
イオン注入ステップ中に基板の加熱を行うことによって、半導体材料層１ｂ内でのドーパントのよりよい拡散、およびＳｉ原子のマスク３から半導体材料層１ｂへのよりよい拡散の両方が可能となる。
本方法の特定の実施態様（示されていない）によると、イオン注入ステップの後で、基板１の熱処理が行われる前に、マスク３が除去（剥ぎ取り）されてもよい。剥ぎ取りは、例えば、マスクがＳｉＯ２から作られている場合はフッ化水素酸（ＨＦ）、またはマスクがＳｉＮｘもしくはＡｌＮから作られている場合は、リン酸（Ｈ３ＰＯ４）によるウェットエッチングによって行われてもよい。
ドーパント不純物２および追加のドーパント不純物４を活性化するために、基板１は、例えば、１０００℃を超える高温でアニールされ得るのが有利である。しかし、約８５０℃の温度を上回ると、半導体材料層１ｂは、かなり棄損され、窒素の一部が蒸発する。
したがって、ドーパント不純物２および追加のドーパント不純物４の注入ステップの後に、ならびに熱処理を行う前にキャップ層５の堆積ステップを行うことが有利である。キャップ層５は、半導体層１ｂの表面の損傷を大きく抑える目的に役立つ。本方法のこのステップが図５に示されている。
キャップ層５の材料は、アルミニウム酸化物、アルミニウム窒化物、シリコン酸化物に対するＳｉｘＮｙ型のシリコン窒化物、またはＨｆＳｉｘＯｙ型の化合物から選ばれてもよい。キャップ層５の材料には、アルミニウム窒化物が好適である。
堆積は、例えば、半導体材料層１ｂのエピタキシャル成長に使用されたものと同一の装置で行われる有機金属化学気相堆積（ＭＯＣＶＤ）であってもよい。また、堆積は、低圧化学気相堆積（ＬＰＣＶＤ）によって行われてもよい。
アルミニウム窒化物ＡｌＮから作られたキャップ層５を堆積させることは、この材料の格子定数が窒化ガリウムを主成分とする半導体材料の格子定数と非常に近く、それによって、基板１上のキャップ層５の密着性を向上させるため、賢明である可能性がある。また、ＡｌＮをＡｌＧａＮによって、またはＡｌＮおよびＡｌＧａＮの層のスタックによって置き換えることが可能である。この場合、ＡｌＧａＮ層は、最大５０％のＧａ、有利には最大２０％のＧａ、好ましくは５％未満のＧａを備えることができる。
好ましい実施形態によると、キャップ層５は、１ｎｍから２００ｎｍの範囲、より精密には１ｎｍから１００ｎｍの範囲に備えられた厚さを有することができる。この厚さは、熱処理が行われるときに、半導体材料層１ｂからの窒素分子の蒸発を防ぐために効率的なバリアを生成するのに十分である。
図６に概略的に示される熱処理ステップは、半導体層１ｂの表面が損傷を受けることなく、ドーパント不純物２、および追加のドーパント不純物４の活性化比率が高くなるように急速熱アニールまたは急速熱処理（ＲＴＰ）を備えることができる。
また、標準炉アニールは、ドーパント不純物２の、および追加のドーパント不純物４の、置換位置における半導体層１ｂへの効率的な拡散を可能にするために行われてもよい。
したがって、熱処理ステップを行う場合、得ることが望まれる結果に応じて、標準アニール、急速アニール、または急速アニールと標準アニールの任意の組合せを行うことが可能である。アニールの少なくとも１つは、ドーパント不純物２、および追加のドーパント不純物４の高い活性化比率を得るために１０００℃を超える温度で有利には行われてもよい。
例示目的のために、８５０℃から１２５０℃の範囲に備えられた温度での標準炉アニールは、数分から数時間に及ぶ持続時間行われてもよい。また、急速アニールは、支持体１ａがサファイアから作られている場合、８５０℃から１２５０℃の範囲、またはさらに最大１６００℃の温度範囲で行われてもよい。この場合、急速アニールの持続時間は、数秒から数分に備えられている。アニール（１つまたは複数）は、Ｎ２、Ａｒ、Ｈｅ、ＮＦ３、Ｏ２、またはＮ２／Ｏ２、Ｎ２／Ｈ２、Ａｒ／Ｈ２の混合物から有利には選ばれたガスを含有する管理された雰囲気中で行われるのが有利である場合がある。
発明者は、熱処理によって、半導体材料層１ｂの方向にＳｉ型のドーパントの拡散を促進させることができることを確認した。例えば、１１００℃で行われるアニールに対しては、熱処理期間が長いほど、ｎ型ドーパント不純物４の濃度が大きくなる。
さらに、熱処理によって、ドーパント不純物２および追加のドーパント不純物４を活性化することができる。シリコン原子の原子半径が１．１７Å、ガリウム原子の原子半径が１．２６Å、およびマグネシウム原子の原子半径が１．３６Åであることがわかっており、シリコン原子がマグネシウム原子よりも容易に半導体材料層１ｂの置換位置に配置されることが促進される。それゆえ、マスク３によってカバーされた領域では、Ｓｉ型不純物の活性化比率は、Ｍｇ型不純物の活性化比率よりも高い（図７参照）。
発明者は、ｎ型ドーパント（Ｓｉ不純物）の活性化比率は、１００％に達することができるが、ｐ型ドーパント（Ｍｇ不純物）の活性化比率は、５％から３０％の範囲に備えられていることを確認した。
熱処理の後に、マスク３およびキャップ層５は、除去されてもよい（図８および９参照）。例えば、キャップ層がＡｌＮまたはＳｉＮｘから作られている場合は、キャップ層に対してリン酸による、およびキャップ層がＳｉＯｘまたはＳｉＮｘから作られている場合は、マスク３の剥ぎ取りを行うフッ化水素酸によるウェットエッチングを使用することが可能である。代替のやり方では、キャップ層５の剥ぎ取りは、化学機械平坦化（ＣＭＰ）、またはその他の適切なエッチング技法によって行われてもよい。
したがって、本方法を実施することによって、ある領域がｐドープされ、他の領域がｎドープされた半導体層１ｂを備える基板１を作製することができる（図１０参照）。したがって、本方法は、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）または高電子移動度トランジスタ（ＨＥＭＴ）における、ショットキーダイオードなどのｐｎ接合を必要とするデバイスの作製において使用され得る。
示されていない代替の実施形態によると、熱アニール・ステップが行われる前に、キャップ層５を堆積させる前のマスク３の剥ぎ取りを行うことが考えられてもよい。しかしながら、これは、大量のＳｉ＋イオンが熱アニール中に拡散するため、半導体材料層１ｂ内のｎ型ドーパントの濃度を限定する。
本方法の第３の実施態様によると、まず初めに基板１のある領域のみをカバーするキャップ層５を堆積させることが考えられてもよい。次いで、カバーするキャップ層５がない基板の他の領域にマスク３を堆積させることができる。キャップ層５およびマスク３の厚さは、基板１を確実に保護するように賢明に選ばれる。このようにして、注入ステップが行われる場合、以下のことが行われる。
基板１のカバーされていない領域でのドーパント不純物２の注入、
マスク３によってのみカバーされた基板１の領域でのドーパント不純物２および追加のドーパント不純物４の注入、
キャップ層５によってカバーされた基板１の領域での注入はない。
本方法のこの実施によって、有利には簡単で効率的なやり方でｐ−ｉ−ｎ接合を実現することができる。
最後に、第４の実施形態では、事前にキャップ層５を堆積させることなく、熱処理ステップを行うことが可能である。これは、熱処理が１０００℃未満の温度、すなわち基板１にほとんど損傷をもたらさない温度で行われる標準炉アニールによって行われる場合に考えられてもよい。熱処理が急速アニールによって行われる場合は、数秒間、約１１００℃の温度まで増加させることが可能である。
ＧａＮを主成分とする半導体内でｎドープされた領域に隣接するｐドープされた領域を形成するために、前述した方法の異なる実施態様が考えられてもよい。
ＧａＮを主成分とする材料層１ｂは、最初はｐドープされていてもよい。この場合、ドーパント不純物２は、電気的に中性か、またはｐ型ドーパントであってもよい。注入エネルギーは、ドーパントの平均注入深さがマスク３内に位置するように、マスク３の厚さに従って選ばれる。その場合、ドーパント不純物の役割は、Ｓｉ原子をマスク３から半導体層１ｂに単に押し込むことである。Ｓｉ原子は、追加のドーパント不純物４として作用する。マスク３によってカバーされていない領域では、導電型は注入によって変更されない。一方、マスク３によってカバーされた領域では、熱処理後の半導体１ｂの導電型は、有利には水平のｐｎ接合を形成するｎ型である。
また、半導体層１ｂが最初にｐドープされている場合は、ドーパント不純物２は、ｎ型ドーパントであってもよい。この場合、マスク３は、有利には基板１の全体をカバーする。マスク３のある一定の領域が、マスク３の他の隣接する領域よりも高い停止能力を有する。このようにして、停止能力が高い領域では、ドーパントは、マスク３を全く通り抜けることができず、半導体層１ｂは、ｐドープされたままである。マスク３の停止能力が低い領域では、ドーパントは、マスク３を通り抜けることができ、半導体層１ｂがｎドープされ得る。ある領域のマスクの停止能力を調節する１つの仕方は、マスク３の厚さを変えることである。ｐドーピングが望まれる領域では、マスク３の厚さは、ドーパント不純物２を停止させ、かつＳｉ原子がマスク３と半導体材料層１ｂとの界面に到達する前にＳｉ原子が停止される厚さを超えてＳｉ原子を押すのに十分に大きい。このようにして、ｎ型ドーパントの注入は、ｐドーピングが必要な領域のＧａＮを主成分とする層の導電型を変更しない。ｎドーピングを有することが望まれる領域では、マスク３は小さな厚さを有し、注入エネルギーは、Ｓｉ原子をマスク３から半導体材料層１ｂへと押し込むように選ばれる。
半導体材料層１ｂが最初はドープされていない場合、ドーパント不純物２は、有利にはｐ型ドーパント（例えば、Ｍｇ＋イオン）である。基板１は、ｎ型ドーピングが望まれる領域がマスク３によってカバーされているだけである。提示された他の実施形態に関しては、ドーパント不純物の注入エネルギーは、ドーパント不純物２の平均注入深さがマスク３内に位置するように、マスク３の厚さに従って選ばれる。注入が行われる場合、ドーパント不純物２は、Ｓｉ原子をマスク３からマスクによってカバーされた領域の半導体層１ｂへと押し込むが、カバーされていない領域では、ｐ型ドーパントが半導体層１ｂに直接注入される。次いで、熱処理によって、ドーパントを活性化させ、水平のｐｎ接合を得るためにｎ領域をｐ領域の深さと等価な深さに配置することができる。
半導体材料層１ｂ内のドーパント不純物２および追加のドーパント不純物４の注入深さのよりよい制御を実現するために、キャップ層５を注入の前に堆積させてもよい。この厚さによって、ｎおよびｐ活性化ドーパントの濃度プロファイルを、ｐドープされた領域に隣接したｎドープされた領域、すなわち水平のｐｎ接合を得るように局所的に制御することができる。キャップ層５の材料は、例えば、ＡｌＮであってもよい。
下記の表は、ドーパントがＭｇ原子であり、ＡｌＮまたはＡｌＧａＮから作られたキャップ層５をドーパント不純物２の注入ステップが行われる前に堆積させたときに、ＧａＮを主成分とする半導体層１ｂ内で水平のｐｎ接合を得ることができる２組のパラメータを提示する。
マスク３およびキャップ層５の厚さは、Ｍｇ原子の注入深さ、および半導体層１ｂ内のＳｉ原子の拡散深さに従って選ばれる。Ｍｇ原子の注入エネルギーは、平均注入深さがマスク３内で、基板１との界面に近接して位置するように決定される。
これらのパラメータの組は、当然ながら網羅的ではない。他の組のパラメータによって、等価な結果を得ること、すなわちｐドープされた領域に隣接したｎドープされた領域を生成することが可能である。
１ 基板
１ａ 支持体
１ｂ 半導体材料層
２ ドーパント不純物
３ マスク
４ 追加のドーパント不純物
５ キャップ層

Claims (14)

  1. ｐｎ接合を作製するためにＧａＮを主成分とする半導体をドープするための方法であって、下記のステップ、すなわち、
    シリコンを主成分とするマスク（３）によってカバーされた、ＧａＮを主成分とする半導体材料層（１ｂ）を備える基板（１）を用意することと、
    ｐ型領域に隣接したｎ型領域を形成するために、拡散によってＳｉ型の追加のドーパント不純物（４）を前記マスク（３）から前記ＧａＮを主成分とする半導体材料層（１ｂ）に移すように前記マスク（３）にドーパント不純物（２）を注入することと、
    前記ドーパント不純物（２）および前記追加のドーパント不純物（４）を活性化するように構成された熱アニールを行うことと、
    を備える方法。
  2. 前記マスク（３）が前記マスク（３）によってカバーされた領域およびカバーされていない領域を画成するように前記基板（１）を部分的にカバーする、請求項１に記載の半導体をドープするための方法。
  3. 前記ドーパント不純物（２）がｐ型である、請求項１または２のいずれか一項に記載の半導体をドープするための方法。
  4. 前記ドーパント不純物（２）の平均注入深さが、前記半導体材料層（１ｂ）中に追加のドーパント不純物（４）を取り込むように前記マスク（３）と前記半導体材料層との界面から少なくとも３００ｎｍに等しい距離に位置する、請求項１ないし３のいずれか一項に記載の半導体をドープするための方法。
  5. 熱処理ステップの前に行われるキャップ層（５）の堆積ステップを備える、請求項１ないし４のいずれか一項に記載の半導体をドープするための方法。
  6. 前記キャップ層（５）の前記堆積ステップが前記ドーパント不純物（２）の前記注入ステップの前に行われる、請求項５に記載の半導体をドープするための方法。
  7. 前記キャップ層（５）の堆積が前記ドーパント不純物（２）および前記追加のドーパント不純物（４）の前記注入ステップの後に行われる、請求項６に記載の半導体をドープするための方法。
  8. 前記キャップ層（５）の材料がアルミニウム酸化物、アルミニウム窒化物、シリコン酸化物、またはＳｉｘＮｙ型のシリコン窒化物、アモルファス・シリコンおよびＨｆＳｉｘＯｙ型の化合物から選ばれる、請求項５ないし７のいずれか一項に記載の半導体をドープするための方法。
  9. 前記熱処理の後にエッチングすることによる前記キャップ層（５）の剥ぎ取りステップを備える、請求項５ないし８のいずれか一項に記載の半導体をドープするための方法。
  10. 前記注入ステップが１５℃から７００℃の範囲、好ましくは４５０℃から６００℃の範囲に備えられた温度で行われる、請求項１ないし９のいずれか一項に記載の半導体をドープするための方法。
  11. 前記熱処理ステップが異なる持続時間および温度の少なくとも２つのアニールの組合せである、請求項１ないし１０のいずれか一項に記載の半導体をドープするための方法。
  12. 前記アニールの少なくとも１つが１０００℃を超える温度で行われる、請求項１１に記載の半導体をドープするための方法。
  13. 前記マスク（３）の厚さが２ｎｍから４００ｎｍの範囲に備えられた、請求項１ないし１２のいずれか一項に記載の半導体をドープするための方法。
  14. 前記半導体材料層（１ｂ）の厚さが５ｎｍから１０μｍの範囲、好ましくは５００ｎｍから１０μｍの範囲に備えられた、理想的には１μｍに等しい、請求項１ないし１３のいずれか一項に記載の半導体をドープするための方法。
JP2015187791A 2014-09-26 2015-09-25 ＧａＮを主成分とする半導体をドープするための方法 Active JP6847573B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1459130 2014-09-26
FR1459130A FR3026557B1 (fr) 2014-09-26 2014-09-26 Procede de dopage d'un semi-conducteur a base de gan

Publications (3)

Publication Number Publication Date
JP2016072630A true JP2016072630A (ja) 2016-05-09
JP2016072630A5 JP2016072630A5 (ja) 2018-11-01
JP6847573B2 JP6847573B2 (ja) 2021-03-24

Family

ID=51866239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015187791A Active JP6847573B2 (ja) 2014-09-26 2015-09-25 ＧａＮを主成分とする半導体をドープするための方法

Country Status (4)

Country Link
US (1) US9496348B2 (ja)
EP (1) EP3001448A1 (ja)
JP (1) JP6847573B2 (ja)
FR (1) FR3026557B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069363A (ja) * 2015-09-30 2017-04-06 豊田合成株式会社 Ｍｐｓダイオードの製造方法
JP2017212407A (ja) * 2016-05-27 2017-11-30 株式会社豊田中央研究所 半導体基板と、その調整方法と、半導体装置
JP2018056257A (ja) * 2016-09-28 2018-04-05 豊田合成株式会社 半導体装置の製造方法
WO2022025080A1 (ja) * 2020-07-29 2022-02-03 京セラ株式会社 半導体素子の製造方法、半導体素子及び半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210151314A1 (en) * 2017-12-19 2021-05-20 Sumco Corporation Method for manufacturing group iii nitride semiconductor substrate
JP2023513262A (ja) * 2020-02-11 2023-03-30 クロミス，インコーポレイテッド スパッタリングされたマグネシウム源を使用して窒化ガリウム材料中のマグネシウムを拡散させるための方法およびシステム
US11621168B1 (en) 2022-07-12 2023-04-04 Gyrotron Technology, Inc. Method and system for doping semiconductor materials

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53104158A (en) * 1977-02-23 1978-09-11 Toshiba Corp Manufacture for semiconductor device
JPS5445571A (en) * 1977-09-17 1979-04-10 Fujitsu Ltd Manufacture for semiconductor device
JPH0621099A (ja) * 1991-12-26 1994-01-28 Korea Electron Telecommun ＧａＡｓ ＭＥＳＦＥＴの製造方法
JPH0645361A (ja) * 1990-12-26 1994-02-18 Korea Electron Telecommun ガリウム砒素金属半導体電界効果トランジスタの製造方法
JPH0963982A (ja) * 1995-08-28 1997-03-07 Koichi Ishida ノックオンにより伝導型を制御して作成した半導体装置
JP2007189213A (ja) * 2005-12-13 2007-07-26 Cree Inc 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
JP2008135700A (ja) * 2006-11-01 2008-06-12 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物膜の製造方法及びｉｉｉ族窒化物半導体素子
US20120068188A1 (en) * 2010-09-17 2012-03-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Defects Annealing and Impurities Activation in III-Nitride Compound Semiconductors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1982001619A1 (en) 1980-10-28 1982-05-13 Aircraft Co Hughes Method of making a planar iii-v bipolar transistor by selective ion implantation and a device made therewith
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
US5766695A (en) 1996-11-27 1998-06-16 Hughes Electronics Corporation Method for reducing surface layer defects in semiconductor materials having a volatile species
US7589004B2 (en) 2005-06-21 2009-09-15 Los Alamos National Security, Llc Method for implantation of high dopant concentrations in wide band gap materials
KR100661602B1 (ko) * 2005-12-09 2006-12-26 삼성전기주식회사 수직 구조 질화갈륨계 ｌｅｄ 소자의 제조방법
US9040398B2 (en) 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
US8093597B2 (en) 2007-06-25 2012-01-10 International Rectifier Corporation In situ dopant implantation and growth of a III-nitride semiconductor body
US7994027B2 (en) 2008-05-09 2011-08-09 George Mason Intellectual Properties, Inc. Microwave heating for semiconductor nanostructure fabrication
US7977224B2 (en) 2008-12-03 2011-07-12 The United States Of America As Represented By The Secretary Of The Army Method using multiple layer annealing cap for fabricating group III-nitride semiconductor device structures and devices formed thereby
US20130056793A1 (en) 2011-09-07 2013-03-07 Applied Materials, Inc. Providing group v and group vi over pressure for thermal treatment of compound semiconductor thin films
US10460955B2 (en) 2014-08-25 2019-10-29 The United States Of America As Represented By The Secretary Of The Army Methodology for annealing group III-nitride semiconductor device structures using novel weighted cover systems

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53104158A (en) * 1977-02-23 1978-09-11 Toshiba Corp Manufacture for semiconductor device
JPS5445571A (en) * 1977-09-17 1979-04-10 Fujitsu Ltd Manufacture for semiconductor device
JPH0645361A (ja) * 1990-12-26 1994-02-18 Korea Electron Telecommun ガリウム砒素金属半導体電界効果トランジスタの製造方法
JPH0621099A (ja) * 1991-12-26 1994-01-28 Korea Electron Telecommun ＧａＡｓ ＭＥＳＦＥＴの製造方法
JPH0963982A (ja) * 1995-08-28 1997-03-07 Koichi Ishida ノックオンにより伝導型を制御して作成した半導体装置
JP2007189213A (ja) * 2005-12-13 2007-07-26 Cree Inc 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
JP2008135700A (ja) * 2006-11-01 2008-06-12 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物膜の製造方法及びｉｉｉ族窒化物半導体素子
US20120068188A1 (en) * 2010-09-17 2012-03-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Defects Annealing and Impurities Activation in III-Nitride Compound Semiconductors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069363A (ja) * 2015-09-30 2017-04-06 豊田合成株式会社 Ｍｐｓダイオードの製造方法
JP2017212407A (ja) * 2016-05-27 2017-11-30 株式会社豊田中央研究所 半導体基板と、その調整方法と、半導体装置
JP2018056257A (ja) * 2016-09-28 2018-04-05 豊田合成株式会社 半導体装置の製造方法
WO2022025080A1 (ja) * 2020-07-29 2022-02-03 京セラ株式会社 半導体素子の製造方法、半導体素子及び半導体装置

Also Published As

Publication number Publication date
JP6847573B2 (ja) 2021-03-24
EP3001448A1 (fr) 2016-03-30
US9496348B2 (en) 2016-11-15
FR3026557B1 (fr) 2018-03-16
FR3026557A1 (fr) 2016-04-01
US20160093698A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
JP6847573B2 (ja) ＧａＮを主成分とする半導体をドープするための方法
TWI521696B (zh) 高電子移動率電晶體及其形成方法
JP5358955B2 (ja) ｐ型窒化ガリウム系半導体領域を形成する方法
US9536741B2 (en) Method for performing activation of dopants in a GaN-base semiconductor layer by successive implantations and heat treatments
JP6052420B2 (ja) 半導体装置の製造方法
US9318331B2 (en) Method and system for diffusion and implantation in gallium nitride based devices
US9514962B2 (en) Method for performing activation of dopants in a GaN-base semiconductor layer
JP2017168557A (ja) 半導体装置および半導体装置の製造方法
JP7389543B2 (ja) 窒化物半導体装置
US20080090395A1 (en) Method for producing p-type group III nitride semiconductor and method for producing electrode for p-type group III nitride semiconductor
JP2004356257A (ja) ｐ型ＩＩＩ族窒化物半導体の製造方法
JP2019062140A (ja) 半導体装置の製造方法
JP4852786B2 (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子
JP2022533187A (ja) イオン注入及びイオン注入後の焼鈍を用いた埋込ドーパントの活性化を備える装置及び方法
JP2018170335A (ja) 半導体装置の製造方法
JP2007258578A (ja) ＩＩＩ族窒化物系化合物半導体のｐ型化方法、絶縁分離方法、ＩＩＩ族窒化物系化合物半導体、及びそれを用いたトランジスタ
KR102404522B1 (ko) 반도체 소자 제조방법
US20170278719A1 (en) Method of manufacturing semiconductor device
JP7047578B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP7024319B2 (ja) ＧａＮ系半導体装置の製造方法およびＧａＮ系半導体装置
JP2013058626A (ja) 半導体基板の製造方法及び半導体装置
JP2021061286A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
US20240088281A1 (en) Dope p galium nitride electronic component
JP2018166149A (ja) 半導体装置の製造方法
KR102329479B1 (ko) 활성화 열처리 공정을 통한 탄화규소 다이오드 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180914

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210303

R150 Certificate of patent or registration of utility model

Ref document number: 6847573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150