JP2022533187A - イオン注入及びイオン注入後の焼鈍を用いた埋込ドーパントの活性化を備える装置及び方法 - Google Patents

イオン注入及びイオン注入後の焼鈍を用いた埋込ドーパントの活性化を備える装置及び方法 Download PDF

Info

Publication number
JP2022533187A
JP2022533187A JP2021568691A JP2021568691A JP2022533187A JP 2022533187 A JP2022533187 A JP 2022533187A JP 2021568691 A JP2021568691 A JP 2021568691A JP 2021568691 A JP2021568691 A JP 2021568691A JP 2022533187 A JP2022533187 A JP 2022533187A
Authority
JP
Japan
Prior art keywords
ion implantation
region
hydrogen
cbl
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021568691A
Other languages
English (en)
Inventor
スラバンティ チュードリー
ドン ジィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2022533187A publication Critical patent/JP2022533187A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/864—Transit-time diodes, e.g. IMPATT, TRAPATT diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】【解決手段】特定の実施例において、方法及び半導体構造は、ＩＩＩ族窒化物材料を含み、少なくとも１つのイオン種を介したイオン注入を用いることにより導入された水素を含む拡散路（「イオン拡散路」）を有するドープ埋込領域の使用を対象とする。イオン注入後熱処理は、イオン注入路を通して水素を追い出し、埋込領域を活性化させる。より特定の実施例において、半導体構造は、トランジスタのソースと埋込領域との間のオーミック接触領域を有し、オーミック接触領域は、イオン注入後熱処理を少なくとも原因の一部とするエッチングによる損傷を持たない。【選択図】図１４Ｈ

Description

本開示は、アメリカ合衆国エネルギー省により発注された契約ＤＥ－ＡＲ０００４５１のもとに、政府の支援によりなされたものである。政府は、本開示について一定の権利を有する。
本開示の様態は、概して、埋込ｐ型（例えば、Ｍｇ）ドープエピタキシャル層を有するＩＩＩ族窒化物又はその関連装置の分野に関し、縦型ＩＩＩ族窒化物電子装置及びトランジスタ、衝突イオン化アヴァランシェ通過時間（ＩＭＰＡＴＴ）ダイオード、バイポーラジャンクショントランジスタ、発光ダイオード、並びにレーザーダイオードに例示される。
当該技術の一種類を用いて簡単に説明すると、窒化ガリウム（ＧａＮ）及びその他のＩＩＩ族窒化物における埋込マグネシウムドープ又はマグネシウム注入領域の活性化は困難である。一般に、マグネシウム（Ｍｇ）の活性化の不足は、装置設計及び開発を制限する。これは、その機能性のためにｐ型領域を使用することがあるＩＩＩ族窒化物及び／又はＩＩＩ－Ｖ族材料技術についても当てはまる。（注入又はドーピングのいずれかにより得られる）当該ｐ型領域は、大気に接し難くなっている。これは、しばしば、ｐ－（Ｇａ／Ｉｎ／Ａｌ）Ｎ層の上に積層された成長／再成長した又は他の（Ｇａ／Ｉｎ／Ａｌ）Ｎ層又は厚い誘電体又は導電体に起因する。Ｍｇとの水素結合は、マグネシウムがアクセプタとして働き、ｐ型半導体にドーピングされることを防ぐ錯体を形成し得る。Ｍｇドーピング又は注入（Ｇａ／Ｉｎ／Ａｌ）Ｎ層が構造の上にある時、当該構造を７００℃、大気又は窒素雰囲気下で焼成又は焼鈍することにより水素を追い出すことができる。しかしながら、Ｍｇドープ又は注入（Ｇａ／Ｉｎ／Ａｌ）Ｎ層が埋め込まれている場合、焼鈍には意味がない。これは、パワーエレクトロニクス、並びにＲＦ回路及びフォトニクス及び／又はオプトエレクトロニクス装置等のパワーエレクトロニクス以外の技術にとって重要な課題となり得る。
有機金属気相成長法（ＭＯＣＶＤ）による成長の間、ＭｇドープＩＩＩ族窒化物エピタキシャル層内のアクセプタは、ＭＯＣＶＤチャンバ内の水素により補われ、Ｍｇ－Ｈ錯体を形成し得る。ＭｇドープＩＩＩ族窒化物エピタキシャル層がキャップ層である時、水素は熱処理により大気に拡散し得る。しかしながら、上記に示唆したように、ＭｇドープＩＩＩ族窒化物エピタキシャル層がＳｉドープ又はｎ型層の下に埋め込まれている場合、水素は上の層に妨げられて拡散できない。埋込ＭｇドープＩＩＩ族窒化物エピタキシャル層内のアクセプタを活性化させることは困難であり、電流開口縦型電子トランジスタ、金属酸化膜半導体電界効果トランジスタ、バイポーラジャンクショントランジスタ、発光ダイオード、及びレーザーダイオード等の、特に再成長が必要な装置であるエレクトロニクス及びフォトニクス装置の両方の開発を妨げてきた。
半導体材料として、ＧａＮがしばしば使用される。ＧａＮは、３．４ｅＶの広いバンドギャップ及び３ＭＶ／ｃｍにわたる高い破壊電圧を備え、高電力変換効率及び小さいフォームファクタを同時に可能にすることにより、高電力密度を備えるパワースイッチを達成する。これは、チャンネル内の高電子移動度及び装置のＧａＮドリフト領域によるものである。
ＧａＮは、ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタの形で中出力の市場に参入し、良好な性能を示した。しかしながら、高電力変換用においては、所定のチップ領域により多くの電流を流すことが出来、従って高電圧高電力用途においてより経済的かつより適しているという理由で、横型構造よりも縦型構造の方が好まれている。
そのような高電力用途において、縦型トポロジーがより経済的且つより適するようになった。典型的な縦型装置は、上部にソース及びゲートを、下部にドレインを備える。１つの一般的な例は、電流開口縦型電子トランジスタ（ＣＡＶＥＴ）であり、ソース領域とドレイン領域とを分離する電流ブロック層が電子導電材料で満たされた小さな開口を含む。ソースコンタクトは、開口の横側のいずれかに配置される。ドレイン金属は、開口の下のｎドープ領域に接触する。電子は、ソースコンタクトから開口を通ってｎ型基部領域に流れ、ドレインに収集される。ゲートは、開口の上に配置されてよく、ゲートの下にはピンチオフ領域が配置されるため、電荷がゲートエッジに蓄積されず、それにより、ゲートエッジ近傍の大きな領域が小さくなる。従って、電流は、ゲートにより制御され、材料全体を通ってドレインに流れる。ＡｌＧａＮ／ＧａＮ層により実現される水平高移動度電子チャンネルは、低ＲＯＮ及び高破壊電圧を達成するために、厚いＧａＮドリフト領域と共に用いられる。電流ブロック層（ＣＢＬ）は、ＧａＮ層のｐ型ドーピング又はＭｇ等の材料の注入のいずれかにより実現されてよい。両方の場合において、装置は、電流が流れることのできる開口が必要である。ｐ型ＣＢＬは、注入前又は後に熱処理（その少なくとも一部は注入の間に行われてもよい）を用いて活性化できる。ＣＢＬ形成の後、ＭＯＣＶＤによりチャンネル層が成長し、再成長工程の間、Ｍｇドープ又はＭｇ注入ＣＢＬは、Ｍｇ－Ｈ錯体の形成により不活性化される。既存の技術において、ＭＯＣＶＤ再成長の後、埋め込まれたＣＢＬの一部を大気に露出させるためにビアがエッチングされてよく、その後、水素は、ドライエッチングされたビアを通って拡散してよい。しかしながら、結果として、ドライエッチングにより生じた損傷がソース金属とＣＢＬとのオーミック接触の形成を妨げ得る。
別種の縦型ＩＩＩ族窒化物トランジスタとして、トレンチ金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、トレンチＣＡＶＥＴ、及び再成長したチャンネル層を備えるトレンチＭＯＳＦＥＴ等のトレンチゲート構造装置がある。これらの装置、特にトレンチＣＡＶＥＴ及び再成長したチャンネル層を備えるトレンチＭＯＳＦＥＴにおいて、Ｍｇドープｐ型領域又はＣＢＬ領域は、ＭＯＣＶＤ再成長の間、水素雰囲気の存在が原因で不活性化される。ドライエッチングによるビアを用いて埋込Ｍｇドープ領域に水素が拡散するための経路を作成することは、ソースと埋込ｐ型基部領域又はＣＢＬとのオーミック接触の形成を妨げ得る。
縦型ＩＩＩ族窒化物及び／又はＩＩＩ－Ｖ材料電子装置に加えて、再成長層を使用する発光ダイオード及びレーザーダイオード等のフォトニクス装置も、埋込ｐ型層の再活性化を用いる。
本開示に示される様々な実施例／実施形態は、以下の開示から明らかになる上記及び／又は他の課題を対象とする。例えば、開示される様態のいくつかは、水素拡散用の経路を作成して（例えば、Ｍｇ又は別のｐ型ドーパントを注入する等により）埋め込まれ、ドーピングされたＩＩＩ族窒化物又はＩＩＩ－Ｖ材料領域を活性化するためのイオン注入を使用する又はイオン注入から影響を受ける方法及び装置を対象とし、別の様態は、ソースと埋込ｐ型基部領域又はＣＢＬとのオーミック接触を損傷させずに水素を拡散させるための経路を作成することを対象とする。他の様態は、上記に記載されるような従来使用される技術の問題を、ドライエッチングによる損傷等の欠点を回避することにより、克服する。
１つの特定の実施例において、方法は、不活性材料（例えば、ＭｇドープＩＩＩ族窒化物材料又はＩＩＩ－Ｖ材料）の少なくとも１つ又は組み合わせを含み、少なくとも１つのイオン種を介したイオン注入を用いて水素を導入した拡散路（「イオン拡散路」）を含む、ドーピングされた埋込領域を有する半導体装置の方法を含む。イオン注入の間／後の熱処理は、イオン注入路を通して水素を追い出し、埋込領域を活性化させるために適用される。別の関連する実施例において、水素拡散用の経路を作成するためのイオン注入の使用は、例えばトランジスタ用のソース領域と埋込領域（例えば、ｐ型基部又はＣＢＬ領域）との間のオーミック接触領域なしで水素を拡散させずに埋込領域を活性化させるためである。
上記の様態にも基づく別の特定の実施例において、方法及び半導体装置は、ｐ型ドープＩＩＩ族窒化物又はＩＩＩ－Ｖ材料を備えるドーピングされた埋込領域の使用を対象とし、イオン拡散路は、充分な量の水素をイオン注入路を通して拡散させるイオン注入の間／後の熱処理により処理され、それにより、埋込ドープ領域が活性化させる。半導体構造がトランジスタのソースと埋込領域とが接するオーミック接触領域を備えるさらなる特定の実施例において、オーミック接触領域は、注入熱処理を少なくとも原因の一部とするエッチングによる損傷を持たない。
上記の方法及び／又は装置に関するさらなる特定の実施例において、ドープ埋込領域は、ＧａＮ単体、又は別のＩＩＩ族窒化物又はＩＩＩ－Ｖ材料と組み合わされたＧａＮを備え、少なくとも１つのイオン種は、マグネシウム（Ｍｇ）、パラジウム（Ｐｄ）、プラチナ（Ｐｔ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ベリリウム（Ｂｅ）、及びヘリウム（Ｈｅ）の少なくとも１つ又は組み合わせを含む。さらに、イオン注入熱処理は、水素を半導体装置の周囲の大気に拡散させてよい、埋込領域は、Ｍｇドーパント及び／若しくはＩＩＩ族窒化物材料又はＩＩＩ－Ｖ材料を有する又はそれらに特徴付けられる材料により少なくとも部分的に確定されるｐ型領域であってよい、並びに／又はイオン拡散路は、選択領域イオン注入により作成されてよい。
別の関連する様態によれば、拡散路内の水素に起因して、ドーピングされた埋込領域は、水素を拡散させるためのイオン注入の間／後の熱処理を実行するステップの後まで活性ｐ型半導体ではないＩＩＩ族窒化物又はＩＩＩ－Ｖ材料を含む。
さらなる例示的な様態に関連して、埋込領域は、電流ブロック層（ＣＢＬ）を指す又は備えてよく、方法は、さらに、ＣＢＬから水素を拡散させるためのイオン注入の間／後の熱処理を実行するステップを備えてよい。
さらなる別の実施例において、装置は、半導体装置若しくは製品であってよい半導体構造、又はそのような半導体装置若しくは製品を製造する間に形成される中間段階における半導体構造を対象とする。半導体構造は、ｐ型（例えば、Ｍｇ）ドーパント、及びＩＩＩ族窒化物材料又はＩＩＩ－Ｖ材料を有する若しくはそれらに特徴付けられる材料の少なくとも１つ又はその組み合わせを含む埋込領域を有する半導体部分と、少なくとも１つのイオン種を介して注入されたイオンにより画定され、水素を有する拡散路（「イオン拡散路」）と、を備え、埋込領域は、水素をイオン注入路を通して拡散させるための（イオン注入の間／後の）熱処理を適用することにより、活性化される。
より具体的な様態において、上記の特徴を備える半導体装置は、さらに、（例えば、トランジスタのソースと埋込領域とが接する）オーミック接触領域を備え、オーミック接触領域は、エッチングによる損傷を持たない。
さらなるより具体的な様態において、上記の特徴を備える半導体装置は、（非限定的に）以下の：アヴァランシェフォトダイオード／装置、ＩＩＩ族窒化物発光ダイオード、レーザーダイオード、縦型ＩＩＩ族窒化物トレンチゲート装置、ＧａＮ系パワートランジスタ、ＩＩＩ族窒化物電流開口縦型電子トランジスタの少なくとも１つ又は組み合わせである。
上記の説明は、本開示の様態、実施形態、又は全ての実装例のそれぞれの説明を意図していない。以下の図及び詳細な説明も、様々な実施形態を例示する。
実験例を含む様々な実施形態の例は、それぞれが本開示に係る付された図面と共に以下の詳細な説明を考慮してより完全に理解可能である。
図１は、本開示の特定の例示的な様態に係る、エピタキシャル（ＩＩＩ族窒化物又はＩＩＩ－Ｖ材料）層の概略断面図である。
図２は、本開示の例示的な様態に係る、一番上のｎ型層を補償するためのイオン注入の後の図１等のエピタキシャル構造を示す。
図３は、本開示の実施例に係る、イオン注入あり及びなし、並びにイオン注入後の熱処理によるエピタキシャル（ＩＩＩ族窒化物又はＩＩＩ－Ｖ材料）層の例における水素濃度の比較を示すグラフである。
図４は、本開示の特定の例示的な様態に係る、異なるイオン種を用いるエピタキシャル（ＩＩＩ族窒化物又はＩＩＩ－Ｖ材料）層の例における水素濃度の比較を示すグラフである。
図５は、本開示の特定の例示的な様態に係る、異なる条件による焼鈍後のＭｇ注入サンプルにおける水素濃度の比較を示すグラフである。
図６は、本開示の特定の例示的な様態に係る、図２に示されるエピタキシャル層に基づいて形成される２端子装置を示す。
図７は、本開示の特定の例示的な様態に係る、イオン注入あり及びなし、並びにイオン注入後の熱処理による２端子装置のブロック性能の比較を示すグラフである。
図８は、本開示のさらなる特定の例示的な様態に係る、重ドープｎ型層に埋め込まれた軽ドープ（Ｍｇ）層を備えるエピタキシャル層を示す。
図９は、本開示の特定の例示的な様態に係る、図８に示されるエピタキシャル構造におけるＳｉ及びＭｇ濃度の二次イオン質量分析（ＳＩＭＳ）のプロットを示す。
図１０は、本開示の特定の例示的な様態に係る、フォトレジスト、誘電又は金属スタックにより形成されるマスクを使用する選択領域イオン注入を含む方法の例を示す。
図１１は、本開示の特定の例示的な様態に係る、図１０の構造の断面図を示す。
図１２は、本開示の例示的な様態と同様に形成される２端子装置構造を示す。
図１３は、本開示の特定の例示的な様態に係る、イオン注入あり及びなし、並びにイオン注入後の熱焼鈍による２端子装置の逆バイアス特性を示す。
図１４Ａ、１４Ｂ、１４Ｃ、１４Ｄ、１４Ｅ、１４Ｆ、１４Ｇ、１４Ｈ、及び１４Ｉは、本開示の特定の例示的な様態に係る、イオン注入ＣＢＬを備える電流開口縦型電子トランジスタのプロセス例を示す。
図１５Ａ、１５Ｂ、１５Ｃ、１５Ｄ、及び１５Ｅは、本開示の特定の例示的な様態に係る、ＭｇドープＣＢＬを使用する電流開口縦型電子トランジスタのプロセス例を示す。
図１６Ａ、１６Ｂ、１６Ｃ、１６Ｄ、１６Ｅ、１６Ｆ、１６Ｇ、１６Ｈ、及び１６Ｉは、本開示の特定の例示的な様態に係る、縦型トレンチゲート装置のプロセス例を示す。
図１７Ａ及び１７Ｂは、本開示の特定の例示的な様態に係る、発光ダイオード又はレーザーダイオードの構造の用意を示す。
図１８は、本開示の別の実施例に係る、ＧａＮアヴァランシェフォトダイオードの概略断面図である。
図１９Ａは、バルクＧａＮ上のエピタキシャル層の概略断面図である。
図１９Ｂは、本開示のさらなる別の実施例に係る、図１９Ａに示される層を含む装置構造の概略断面図である。
図２０Ａは、本開示の別の実施例に係る、埋込ｐ－ＧａＮを備えるｐ－ｉ－ｎ装置構造の概略断面図である。
図２０Ｂは、本開示の別の実施例に係る、ＵＶ光照射下の図２０Ａの装置におけるエネルギーバンド図及び電流成分を示す。
図２１Ａは、本開示のさらなる別の実施例に係る、荷電平衡装置構造のエピタキシャル層の概略断面図である。
図２１Ｂは、本開示のさらなる別の実施例に係る、図２１Ａに示される層を備える装置構造の概略断面図である。
図２１Ｃは、本開示のさらなる別の実施例に係る、図２１Ａに示される層を備える装置構造の概略断面図である。
本明細書に説明される様々な実施形態は変更及び代替を行うことができ、その様態は図における実施例として示され、また詳細に説明される。しかしながら、本開示を説明される具体的な実施形態に限定することを意図しない。むしろ、請求の範囲に画定される様態を含む本開示の範囲内の全ての変更例、同等例、及び代替例を対象とすることを意図する。さらに、本明細書にわたって使用される「実施例」の単語は、単に説明のためのものであり、限定のためのものではない。
本開示の様態は、ＩＩＩ族窒化物及び／又はＩＩＩ－Ｖ材料並びに埋込ｐ型（例えば、ＧａＮ）エピタキシャル層を用いることに少なくとも部分的に特徴付けされる装置を含む、様々な異なる種類の装置、システム、及び方法に適用可能である。特定の例において、本開示の様態は、特定の実装例においてエッチングによる損傷として現れ得る構造に対する不利益を介するために有益であり得る、水素拡散を介した埋込ＧａＮ層の活性化において用いられた時に特に有益であることが示されている。本開示はそのような様態に限定される必要はないが、以下の説明における特定の例は、そのような文脈の上で説明されて理解される。
従って、以下の説明において、様々な特定の詳細が、本明細書に示される特定の実施例を説明するために提供される。しかしながら、１つ以上の実施例及び／又は実施例の変更例は、以下に与えられる特定の詳細を全く含まずに実現されてよいことが当業者にとって明らかである。他の例において、既知の特徴は、本明細書の実施例の説明を妨げないように、詳細に説明されない。図示をより容易にするため、異なる図面において同一の含意及び／又は同一の参照番号が使用されて、同じ要素又は同じ要素の追加例を示す。また、いくつかの場合における様態及び特徴は別個の図面に説明されるが、１つの図面又は実施形態の特徴は、たとえ明示的に説明又は示唆されていなかったとしても、他の図面又は実施形態と組み合わせることが可能であることが理解される。
本開示の例示的な様態は、例えば埋込Ｍｇドープエピタキシャル層に関するＩＩＩ族窒化物又はＩＩＩ－Ｖ材料に関し、より具体的には、縦型（例えば、ＩＩＩ族窒化物）電子トランジスタ、ＩＭＰＡＴＴダイオード、バイポーラジャンクショントランジスタ、発光ダイオード、及びレーザーダイオードに関する。特定の実施例の様態は、イオン注入による水素拡散路により作成される埋込ｐ型又はＭｇドープ埋込（例えば、ＩＩＩ族窒化物）領域を活性化し、イオン注入熱処理により水素を拡散させる方法を含む。様々な特定の様態の例として、そのような装置又は方法は、イオン注入により水素拡散路を作成することを含む。特定の実施例として、上記に特徴付けられた図面が、装置の製造に用いられてよい特定の様態（及びいくつかの例において利点）を示す補助のために提供される。
上記の様態と同様に、そのように製造された装置及びその製造方法は、（優先権を主張する、２０１９年５月１６日付けの米国仮出願番号６２／８４８，９７４（ＳＴＦＤ．４０９Ｐ１）及び２０１９年１０月１５日付けの出願番号６２／９１５，４８８（ＳＴＦＤ．４１３Ｐ１））の一方又は両方の仮出願に示され、請求される様態を含み得る。法律で許される限り、当該主題は、一般的に、及び（実験及び／又はより詳細な実施形態等の）さらなる様態及び実施例が補完及び／又は明確化のために役立つ範囲で、その全体が参照として組み込まれる。
本開示を通じて、そのような装置及び／又は方法は、埋込（例えば、Ｍｇドープ）電流ブロック領域又は基部領域を（任意に）含み得る、（本明細において開示される他の実施例に中でも）ＣＡＶＥＴ、ＭＯＳＦＥＴ、ＪＦＥＴ、及びアヴァランシェフォトダイオード／装置等の縦型ＧａＮトランジスタの作成に用いられてよい。レーザーダイオード及び発光ダイオード等のフォトニクス装置も、埋込ｐ型領域を備える複数のｐ－ｎ型構造を備えてよい。
上記のように、本開示の特定の例示的な様態は、イオン注入及び注入後熱処理（しかしながら、熱処理は、イオン注入ステップの最中にも部分的に適用され得る）を用いる１つ以上の埋込（例えば、Ｍｇ）ドープＩＩＩ族窒化物層の活性化のための方法及び構造を含む。これは、（接触領域の近傍においてトレンチを形成する時等に）しばしば用いられるドライエッチング法によるエッチング損傷を回避するために適用されてよい。
特定の具体的な実施例によれば、本開示は、少なくとも１つのＩＩＩ族窒化物材料を有する材料中の少なくとも１つのｐ型ドーパント及び／又は少なくとも１つのＩＩＩ－Ｖ材料の少なくとも一方又は組み合わせを含む埋込領域を有する半導体構造又は装置を含む方法、あるいは当該方法から製造される装置を対象とする。少なくとも１つのイオン種を介したイオン注入を使用することによる水素を含む拡散路（「イオン拡散路」）が作成され、それに応じて、イオン注入路を通して水素を拡散させ、埋込領域を活性化させるために、当該拡散路に対してイオン注入熱処理が適用される。
これらの実施例のいくつかにおいて、拡散路の水素に起因して、ＩＩＩ族窒化物材料がドーピングされた埋込領域は、イオン注入の間及び／又は後の熱処理を適用して水素を拡散させるステップの後まで、活性ｐ型半導体ではない。
また、本開示によれば、上記の方法及び／又は装置は、ＧａＮ単体、又は別のＩＩＩ族窒化物若しくはＩＩＩ－Ｖ材料とＧａＮの組み合わせを含む埋込領域を有してよく、少なくとも１つのイオン種は、マグネシウム（Ｍｇ）、パラジウム（Ｐｄ）、プラチナ（Ｐｔ）、及びアルミニウム（Ａｌ）の少なくとも１つ又は組み合わせを含む。さらに、方法及び／又は装置は、水素を半導体装置の周囲の大気に拡散させるイオン注入熱処理を備えてよい。さらに、埋込領域は、ＭｇドープＩＩＩ族窒化物（及び／又はＩＩＩ－Ｖ材料）により画定されるｐ型領域であってよく、イオン拡散路は、選択領域イオン注入により作成されてよく、また、任意に、ＭｇドープＩＩＩ族窒化物により画定されるｐ型領域から水素を拡散させるイオン注入熱処理により作成されてよい。
上記の水素を拡散させる経路を作成するステップは、特定の実施例において、オーミック接触が存在する領域の損傷を低減又は回避することに効果的である。
拡散路作成ステップは、ｐ型ドーパントを使用することを含み、埋込領域はｐ型ＧａＮ材料又はｐ型ＧａＮ層を含み、１つ以上のイオン注入ステップは、アイソレーション及び／又はエッジ成端を提供するために実行されてよい。
本開示の上記の様態に関するさらなる実施例において、埋込領域は、電流ブロック層（ＣＢＬ）を備えてよい。そのような実施例において、方法は、さらに、イオン注入の間及び／又は後に熱処理を適用してＣＢＬから水素を拡散させるステップを備えてよい。さらに、電流ブロック層（ＣＢＬ）を備える半導体装置において、拡散路は、ＭＯＣＶＤ再成長層を用いて作成されたチャンネルであってよく、イオン注入熱処理を適用するステップは、ＣＢＬから水素を拡散させることである。そのようなＣＢＬ型の実施例は、また、イオン注入熱処理を適用してＣＢＬから水素を拡散させ、ソース・トゥ・ＣＢＬオーミック接触を損傷させずに（又はその損傷を低減できる）ソース・トゥ・ＣＢＬオーミック接触領域を形成するステップを含む。
ＩＩＩ族窒化物材料（又はＩＩＩ－Ｖ材料）にｐ型ドーパントを有する半導体装置を含み、イオン注入及びその間／後の焼鈍ステップを用いる他のＣＢＬに関する実施例において、方法は、製品（又は製造において製品を仕上げる前の段階における中間構造）を製造する方法を対象とし、チャンネルを形成してイオン注入によりＣＢＬに向かう水素拡散路を形成し、（イオン注入の間及び／又は後に）熱処理を適用してＣＢＫから水素を拡散させ、イオン注入を用いてソース・トゥ・ＣＢＬオーミック接触を形成する。ＣＢＬ（ある意味又は別の文脈において層の領域等の領域である）は、ｐ型ドーパント及びＩＩＩ族窒化物（及び／又は、いくつかの場合、ＩＩＩ－Ｖ材料）を部分的に含むことにより画定されるｐ型領域であってよい。イオン拡散路は、選択領域イオン注入により作成されてよく、イオン注入熱処理は、ｐ型領域から水素を拡散させる。
そのような製造に関する方法を使用して、様々な半導体構造及び／又は装置が、ｐ型ドーパント並びにＩＩＩ族窒化物及び／又はＩＩＩ－Ｖ材料の少なくとも１つ又は組み合わせを含む埋込領域を有する半導体部分を備えること、また、少なくとも１つのイオン種を介して注入されたイオンにより画定され、水素を有するイオン拡散路を備えることにより特徴付けられ、埋込領域は、イオン注入熱処理を適用することにより活性化されて、イオン注入路を通して水素を拡散させる。さらに、半導体構造は、トランジスタのソースと埋込領域とが接するオーミック接触領域をさらに備え、オーミック接触領域は、少なくとも部分的にイオン注入熱処理に起因するエッチングによる損傷を持たない。
以下においていくつか説明される様々な実験例は、上記を特徴とする様態、構造、及び方法が半導体回路を形成する１つ以上の半導体装置に使用されてよいことを示し、装置は、アヴァランシェフォトダイオード／装置、ＩＩＩ族窒化物発光ダイオード、レーザーダイオード、縦型ＩＩＩ族窒化物トレンチゲート装置、ＧａＮ系パワートランジスタ装置、ＩＩＩ族窒化物電流開口縦型電子トランジスタ、衝突イオン化アヴァランシェ通過時間ダイオード、及びバイポーラジャンクショントランジスタ、の１つ又は組み合わせを含むが、これに限定されない。
以下において図面を参照して詳細に説明する前に、上記の（大まかに説明された）例のそれぞれは、上記の説明により認識され得る本開示の様態を部分的に図示する。さらなる実施例として、そのような様態は、Ｍｇイオン注入（例えば、ソース・トゥ・ＣＢＬオーミック接触を損傷させずに）を使用するＭＯＣＶＤ再成長層を用いて使用することによりチャンネルを形成すること、及び／又は、例えばＧａＮ単体、又は別のＩＩＩ族窒化物若しくはＩＩＩ－Ｖ材料とＧａＮの組み合わせを含んでよいＩＩＩ族窒化物又はＩＩＩ－Ｖ材料にドーピングされた埋込領域にドーピングに関連付けされるＣＢＬを含んでよい。そのよう様態により、様々な装置（例えば、トランジスタ）は、半導体装置がＭｇイオン注入を用いて部分的に形成されるソース・トゥ・ＣＢＬオーミック接触を有するように形成されてよい。
図１は、均質基板上のＭＯＣＶＤにより成長したエピタキシャルＩＩＩ族窒化物（またはＩＩＩ－Ｖ材料）層の例の概略断面図である。キャップｎ型層１１０は、Ｍｇドープ層にｉｎ ｓｉｔｕ成長してよく、キャップｎ型層１１０（例えば、厚さ２００ｎｍ）より厚く（例えば、厚さ３００ｎｍ）あってよい本実施例においてはＭｇドープ層１２０である次層の上にｅｘ ｓｉｔｕ成長（再成長とも称される）してもよい。本方法において、層１２０は、キャップｎ型層１１０の下、別の層１３０の上、そして基板１４０の上にある埋込層又は領域である。水素の存在により、Ｍｇドープ層１２０は、活性ｐ型半導体ではない。水素はＳｉドープＩＩＩ族窒化物層には拡散できず、従って、キャップｎ型層は埋込Ｍｇドープ層における水素の拡散を止める。本開示によれば、ＭｇドープＩＩＩ族窒化物層を活性化させるために水素拡散路が形成されてよい。
１つの特定の実施例において、そのような水素拡散路は、イオン注入により形成されてよい。これは、イオン注入後の図１の構造に対応し、図１の層１１０が層１１０’として示される図２に図示される。従って、図２は、一番上のｎ型層を補償するためのイオン注入のエピタキシャル構造の例を示す。例えば、当該注入は、ブランケット注入、又はフォトレジスト、誘電若しくは金属スタックにより形成されるマスクを使用する選択領域イオン注入を含む方法の例を示す。１つの特定の実施例として、二重エネルギーＭｇイオン注入（エネルギー１＝１５０ｅＶ、用量１＝３×１０１４ｃｍ－２、エネルギー２＝１９０ｅＶ、用量１＝１×１０１５ｃｍ－２）が、深さ２００ｎｍの注入領域を作成してよい。イオン注入領域は、もはやｎ型ではない。
図２に示されるようなイオン注入の間／後、熱焼鈍が実行されてよい。様々な焼鈍温度及び焼鈍時間が適用されてよい。その後、図３に示されるように、二次イオン質量分析を用いて水素濃度が検出される。より具体的には、図３は、イオン注入あり及びなし、並びにイオン注入熱処理によるエピタキシャルＩＩＩ族窒化物層の例における水素濃度の比較を示すグラフである。イオン注入なしの構造について、ピーク水素密度は約５×１０１９ｃｍ－３である。イオン注入サンプルについて、注入後の熱処理の間、水素は構造の上表面に向かって拡散する。８５０℃の温度下で、２時間の熱処理後に水素の９０％以上が拡散した。
図３の例において、イオン注入なしのサンプルは、参照として設定され、Ｍｇドープ層における水素濃度は５×１０１９ｃｍ－３程度である。７５０度の焼鈍温度下で、水素がイオン注入領域に拡散する。しかしながら、水素は３×１０１９ｃｍ－３の高濃度で残存している。３０分、８５０℃の焼鈍温度下で、水素濃度は、元の水素濃度の１０％程である～５×１０１８ｃｍ－３まで減少した。図３の結果は、イオン注入が水素の拡散に効果的であることを示す。
別の関連する実験例に関して、図４は、注入において異なるイオン種、ドナーイオン（Ｓｉ）、アクセプターイオン（Ｍｇ）、及び中性イオン（Ａｌ）を用いるエピタキシャル（ＩＩＩ族窒化物又はＩＩＩ－Ｖ材料）層の例における水素濃度の比較を示すグラフである。本開示に関して、異なるイオンにより作成される注入領域は水素濃度を低減できることが分かった／発見された。しかしながら、アクセプターイオンが水素を低減するために最も効果を発揮し得る。図４の例によれば、複数のイオン種が注入される。図４は、異なるＳｉ、Ａｌ、及びＭｇの異なるイオン種によるイオン注入の後にサンプルが同じ熱処理（３０分、８５０℃）をされた時の水素濃度を示す。Ｍｇイオン注入が適用されたサンプルが最も低い水素濃度を有することが分かった。Ｓｉ及びＡｌの両方が水素を低減し得るが、残る水素の濃度は依然として比較的高い。
図５は、プロット線５１０（注入なし）、５２０（Ｍｇ注入及び焼鈍３０分）、５３０（Ｍｇ注入及び焼鈍１２０分）、及び５４０（Ｍｇ注入及び２段階焼鈍）を介した異なる熱処理条件下のＭｇ注入サンプルの水素濃度を示す。８５０℃において、水素イオンの９０％超が３０分で拡散し、１２０分なで焼鈍時間を増加させても水素濃度は一定を保った。２段階焼鈍法（プロット線５４０）を使用する場合、サンプルは、最初に８５０℃で３０分焼鈍され、次に室温まで冷却され、その後、８５０℃でさらに３０分焼鈍された。図５に示される結果から、８５０℃、３０分の２段階熱焼鈍後に残る水素濃度がより小さいことが分かった。残る水素濃度は、元の濃度の４パーセント程であってよい。
別の実験例として、図６は、図２に示されるエピタキシャル構造の例に基づく２端子装置の逆バイアス特性の比較を示す。金属電極を配置する前に、イオン注入後熱焼鈍が実行された。非注入サンプル上の装置も参照として形成された。
図７は、図６に示される２端子装置の逆バイアス特性の比較を示す。参照用の装置について、埋込ｐ型ＩＩＩ族窒化物領域中のＭｇイオンが水素により不活性化されたため、ブロック電圧は３０ボルト未満であった。イオン注入及びイオン注入熱焼鈍の補助により、装置は、１ｋＶに近い高破壊電圧を示し、これは、約２ＭＶ／ｃｍのピーク破壊電界を示す。この図に示される結果は、イオン注入及び熱処理が埋込ＭｇドープＩＩＩ族窒化物半導体中の水素を拡散させることができ、それにより、Ｍｇドープ層を再活性化させることができることを示す。
図８に示されるように、本開示の様態の例を用いて埋込ｐＧａＮの再活性化を調査するため、重ドープｎ型層８１０に埋め込まれた軽ドープ（Ｍｇ又はｐ型）層８２０を備えるエピタキシャル層を、均質基板上のＭＯＣＶＤにより成長させた。この構造は、軽Ｍｇドープ層上の重ドープｎ型層８１０と、異質又は均質基板上の重Ｍｇドープ層と、を備える。軽Ｍｇドープ層は、高電圧をブロックするドリフト領域用に設計される。材料エピタキシャル成長の間、軽Ｍｇドープ層及び重Ｍｇドープ層の両方は、水素により補償される。
上記のように、図９は、本開示の特定の例示的な様態に係る、図８に示されるエピタキシャル構造におけるＳｉ及びＭｇ濃度の二次イオン質量分析（ＳＩＭＳ）のプロットを示す。Ｓｉ及びＭｇイオンのドーピング濃度は、図９に示される。
図１０、１１、及び１２は、（図１０が）フォトレジスト、誘電又は金属スタックにより形成されるマスクを使用する選択領域イオン注入を含む方法の例を示し、図１１が選択領域イオン注入の後の図１０の構造の断面図を示すために用いられてよい。また、本開示の特定の例示的な様態に係る注入後熱処理がサンプルに実行されてよい。そのような実験において、注入後熱処理は、８５０℃、６０分でサンプルに実行されてよい。
図１２は、図１０及び１１に関して図示される構造及び方法等に応じる、本開示の例示的な様態によって形成される、陽極１２１０及び陰極１２２０を有する２端子装置構造を示す。
従って、同じ実験成果を用いて、フォトレジスト、誘電又は金属スタックにより作成されてよいイオン注入マスキングを介した選択領域イオン注入が、サンプルに対して実行されてよい。イオン注入の後、作成されたマスクはウェットエッチング又はドライエッチングを用いて除去されてよく、サンプルが洗浄される（例えば、硫酸及び過酸化水素の混合物であるピラニア溶液を使用する、又は他の技術を使用する）。
図１３は、本開示の特定の例示的な様態に係る、イオン注入あり及びなし、並びに熱焼鈍による（図１０のような）２端子装置の逆バイアス特性を示す。イオン注入なしの装置について、Ｍｇドーパントは水素により不活性化され、装置は、ブロック性能を示さない（Ｍｇドーパントが水素により不活性化されているため、電圧ブロック性能がない）。一方、イオン注入及びイオン注入の後の熱焼鈍により、水素イオンの大部分が拡散し、装置は、２．６ＭＶ／ｃｍ超の破壊電界に対応し、材料の限界に近づく又は近似する、３１０Ｖ超の破壊電圧による高いブロック性能を示す。
図５、７、及び１１に関して示される実験例は本開示の様態を用いる埋込ｐ型ＩＩＩ族窒化物層の効果的な活性化を実証し、さらなる特定の実験例が以下に説明される。
特定実施例１：イオン注入ＣＢＬを使用する電流開口縦型電子トランジスタ
電流開口縦型電子トランジスタを形成するプロセスが図１４Ａ～１４Ｉに示される。プロセスは、最初に、均質基板上の重Ｓｉドープｎ型層の上に軽Ｓｉドープドリフト領域を備えるｎ型層をＭＯＣＶＤ成長させる（図１４Ａ）。ＣＢＬを、選択領域イオン注入により形成する（図１４Ｂ）。注入後の焼鈍（及び注入の間の焼鈍）により、イオン注入ＣＢＬをｐ型領域に活性化させる。チャンネル層及び／又はゲート誘電層をＭＯＣＶＤにより再成長させる。ＭＯＣＶＤ再成長の間、埋込ｐ型ＣＢＬは、水素の存在により不活性化される。第２の選択領域イオン注入を実行する。注入された領域は、大気と埋込ＣＢＬとを接続する。イオン注入焼鈍を用いて、イオン注入領域をｐ型に活性化させる。図１４Ｇに示されるように、第３の選択領域イオン注入を実行して、アイソレーション及び／又はエッジ成端を提供してよい。図１４Ｈに示されるように、埋込ＣＢＬ中の水素は、熱処理の間に、第２のイオン注入領域及び第３のイオン注入領域の両方から拡散できる。
図１４Ｉは、完全な装置の断面図である。ソース・トゥ・ＣＢＬオーミック接触が、ソース金属と、ソース金属の下の（第２の）イオン注入領域との間に形成される。
特定実施例２：ＭｇドープＣＢＬを備える電流開口縦型電子トランジスタ
ＭｇドープＣＢＬを備える電流開口縦型電子トランジスタを形成するプロセスが図１５Ａ～１５Ｅに示される。図１５Ａのように、プロセスは、最初に、均質基板上に軽Ｓｉドープドリフト領域を備えるｐ型／ｎ型構造をＭＯＣＶＤ成長させる。図１５Ａのように、Ｍｇドープｐ型層をＣＢＬ用に使用する。図１５Ｂのように、ドライエッチング又はウェットエッチングにより、開口領域にトレンチをエッチングする。次に、図１５Ｃのように、サンプルをＭＯＣＶＤチャンバに送り、ｎ型領域を成長させ、エッチングした開口及び一番上のチャンネル層に再び詰める。図１５Ｄのように、第１の選択領域イオン注入を実行して、大気とＣＢＬとを接続する。注入後高温焼鈍を用いて、注入したイオンを活性化させ、当該焼鈍後にみられるような損傷を低減／排除してよい。第２の選択領域イオン注入を実行して、アイソレーション及び／又はエッジ成端を提供してよい。図１５Ｅに示されるように、埋込ＣＢＬ中の水素は、熱処理の間に、第１のイオン注入領域及び第２のイオン注入領域の両方から拡散できる。図１５Ｄ及び１５Ｅにおいて、ソース・トゥ・ＣＢＬオーミック接触が、ソース金属と、ソース金属の下の（第２の）イオン注入領域との間に形成される。
特定実施例３：縦型トレンチゲートトランジスタ
Ｍｇドープｐ型基部領域を備える縦型トレンチゲートトランジスタを形成するプロセスが図１６Ａ～１６Ｈに示される。図１６Ａのように、プロセスは、最初に、均質基板上に軽Ｓｉドープドリフト領域を備えるｐ型／ｎ型構造をＭＯＣＶＤ成長させる。図１６Ｂのように、ドライエッチング又はウェットエッチングを用いて、トレンチをエッチングする。次に、サンプルをＭＯＣＶＤチャンバに送り、図１６Ｃの構造の上表面に沿って示されるように、ｎ型領域チャンネル及び／又はゲート誘電体を成長させる。図１６Ｄ及び１６Ｅに示されるように、点部に第１の選択領域イオン注入を実行して、大気と埋込ｐ型基部領域とを接続し、図１６Ｆは、当該構造の中心部分の分解図を示す。
図１６Ｇ及び１６Ｈに示されるように、注入したイオンを活性化させ、損傷を減らすために、イオン注入高温焼鈍を使用する。また、装置アイソレーション及び／又は成端として、第２のイオン注入を実行する。図１６Ｇに示されるように、埋込ｐ型基部領域中の水素は、熱処理の間に、第１のイオン注入領域及び第２のイオン注入領域を通して拡散される。図１６Ｈは、完全な装置の断面図である。ソース・トゥ・ｐ型基部領域オーミック接触が、ソース金属と、（点部の）ソース金属の下の（第２の）イオン注入領域との間に形成される。
特定実施例４：発光ダイオード及びレーザーダイオード
図１７Ａは、ＭｇドープＩＩＩ族窒化物層を備える発光ダイオード及びレーザーダイオード用のエピタキシャル構造を示す。図１７Ｂは、選択領域イオン注入後の構造の断面図を示す。埋込Ｍｇドープ層中の水素は、熱処理下でイオン注入領域を通って拡散し得る。
本開示に係るさらなる実施例において、様態は、アヴァランシェフォトダイオード／装置及び／又はその製造工程を対象とし、単一結晶低欠陥密度ＧａＮ基板上に成長したＧａＮｐ－ｉ－ｎダイオード構造に基づくアヴァランシェフォトダイオード（ＡＰＤ）に最適化された注入成端設計を使用する埋込ｐ－ＧａＮ層及びＧａＮ－ｏｎ－ＧａＮ構造を含む（「ｐ－ｉ－ｎ」は、ｐ型半導体領域及びｎ型半導体領域の間の真性半導体領域を指す）。このような活性化ｐ－ＧａＮ技術及びイオン注入成端を使用する埋込ｐ－ＧａＮ設計により、ロバストなアヴァランシェ性能が実証される。そのようなＡＰＤは、約２ｎＡの非常に低い暗い電流及び約１０５超の記録的なハイゲインを示す。そのような装置は、例えば約５２５Ｋの高温でも良く動くことができる。以下に、図１８、及び追加で上記の仮出願（ＳＴＦＤ．４１３ｐｌ）の付録Ａを参照して、例示的な実施形態をさらに詳細に説明する。
本開示の別の例示的な様態は、埋込ｐ－ＧａＮ層及びＭｇイオン注入成端を備える、アヴァランシェフォトダイオード／装置及びそれを備える装置を含む器具を対象とする。装置は、埋込ｐ－ＧａＮ層を備えるｎ－ｉ－ｐ構造を有する。Ｍｇイオン注入成端を適用することにより、装置は、温度依存破壊電圧及び電界発光により確認され得るロバストなアヴァランシェ性能を示す。以下に、図１９Ａ及び１９Ｂ、並びに追加で上記の仮出願（ＳＴＦＤ．４１３ｐｌ）の付録Ｂを参照して、例示的な実施形態をさらに詳細に説明する。
本開示のさらなる別の例示的な様態は、ＧａＮｐ－ｉ－ｎダイオードにおけるホールドリフト速度を測定するために使用される光使用方法を対象とする。逆バイアスダイオードの陰極領域を照らすことにより、ホールにのみ誘導された光電流を取得できる。Ｍｇイオン注入成端を使用して、均一な電界分布を達成できる。そのような光使用方法は、キャリアのＧａＮにおけるドリフト速度を直接測定することを可能にする。以下に、図２０Ａ及び２０Ｂ、及並びに追加で上記の仮出願（ＳＴＦＤ．４１２ｐｌ）の付録Ｃを参照して、例示的な実施形態をさらに詳細に説明する。
本開示の別の例示的な様態は、埋込ｐ－ＧａＮ層を備える荷電平衡装置を対象とする。荷電平衡装置は、電界分布を最適化し、アヴァランシェブレークダウンを起こす。以下に、図２１（ａ）、２１（ｂ）、及び２１（ｃ）、及並びに追加で上記の仮出願（ＳＴＦＤ．４１２ｐｌ）の付録Ｄを参照して、例示的な実施形態をさらに詳細に説明する。
より具体的には、図１８は、既存のｐ－ｉ－ｎダイオードの例として知られるＧａＮアヴァランシェフォトダイオードの概略断面図の例を示す。エピタキシャル構造の例は、独立ＧａＮ基板上の１μｍ厚ｐ＋ＧａＮ層を成長させることから始まる。ＭＯＣＶＤにより、ｐ＋ＧａＮの上に、１μｍ厚ｎ－ＧａＮドリフト層及び２００ｎｍ厚ｎ＋ＧａＮ層を成長させた。エピタキシャル層の転移密度は、１０６ｃｍ－２程度と測定された。
装置形成の例は、ｐ＋ＧａＮ層にとどくメサエッチングを含む。１５Ｗの低電力による反応性イオンエッチング（ＲＩＥ）においてＣｌ２／ＢＣＬ３ガスを使用して深さ１．４μｍのメサをエッチングした。低電力ＲＩＥは、プラズマ損傷を最小化するために最適化された。２段階Ｍｇイオン注入：５０ｋｅＶ（用量＝３×１０１４ｃｍ－２）及び１９０ｋｅＶ（用量＝１×１０１５ｃｍ－２）により、装置の成端を実行した。また、Ｍｇイオンは、側壁からの漏れをなくすことができる、メサエッチングにより導入されたプラズマ損傷を補償してよい。８００℃において高速熱焼鈍ツールで水素を拡散させることにより、埋込ｐ－ＧａＮを活性化させた。陽極のためにＮｉ／Ａｕ金属スタックを配置し、陰極のためにＴｉ／Ａｕ金属スタックを配置した。
図１８に示されるＧａＮｐ－ｉ－ｎアヴァランシェフォトダイオードを独立ＧａＮ基板上に設計及び形成した。アヴァランシェの明らかなしるしとして温度が上がると共に破壊電圧も増加し、２７８の逆バイアスにおいて装置にアヴァランシェブレークダウンを起きた。暗電流は２ｎＡを記録し、アヴァランシェブレークダウンまで漏れ電流は観察されなかった。逆バイアス下で、衝突イオン化が起こった時に電界発光が観察された。装置は、３５０ｎｍ～３７０ｎｍの波長で光応答性のピークを示した。アヴァランシェが起きると（逆バイアス＝２８０Ｖ）、光応答性は、２×１０４％のＱＥに対応する６０Ａ／Ｗであった。装置は、１０５の光学利得で、５２５Ｋ（２５０℃）までの高温下で動作した。以下に、図１８、及び追加で上記の仮出願（ＳＴＦＤ．４１３ｐｌ）の付録Ａを参照して、例示的な実施形態をさらに詳細に説明する。
図１９Ｂは、ＧａＮ衝突イオン化アヴァランシェ通過時間（ＩＭＰＡＴＴ）ダイオードの概略断面図の例である。示される例は、バルクＧａＮ基板上に成長したエピタキシャル層を含む。エピタキシャル構造は、全てＭＯＣＶＤにより成長した、５×１０１９ｃｍ－３のＭｇドープ密度を備える１μｍ厚ｐ＋ＧａＮ層と、２×１０１６ｃｍ－３のシリコン（Ｓｉ）ドープ密度を備える１μｍ厚ｎ－ＧａＮドリフト層と、５×１０１８ｃｍ－３のＳｉドープ密度を備える２００ｎｍ厚ｎ＋ＧａＮ層と、を備える。Ｘ線粉体回折（ＸＲＤ）を使用して、エピタキシャル層の転移密度は、１０６ｃｍ－２程度と測定された。ｎ－ＧａＮドリフト層の正味荷電濃度は、Ｃ－Ｖ測定により分析された。正味荷電密度は、
Figure 2022533187000002
 により計算可能であり、εＳはＧａＮの相対誘電率であり、Ｃは測定された静電容量である。
装置形成の例は、ｐ＋ＧａＮ層にとどくメサエッチングを含む。ＲＩＥにおいてＣｌ２／ＢＣＬ３ガスを使用して深さ１．４μｍのメサをエッチングした。２段階Ｍｇイオン注入：５０ｋｅＶ（用量＝３×１０１４ｃｍ－２）及び１９０ｋｅＶ（用量＝１×１０１５ｃｍ－２）により、装置の成端を実行した。また、Ｍｇイオンは、側壁からの漏れをなくすことができる、メサエッチングにより導入されたプラズマ損傷を補償してよい。高速熱焼鈍ツールで水素を拡散させることにより、埋込ｐ－ＧａＮを活性化させた。陽極のためにＮｉ／Ａｕ金属スタックを配置し、陰極のためにＴｉ／Ａｕ金属スタックを配置した。
ＩＭＰＡＴＴダイオードはその高電力性能により評価されているが、（ダイオード破壊電圧にとどくまで）ブロック電流が流れるまで理想的に電圧バイアスされた時でもある程度変動する漏れ電流を示す。本明細書に開示されるように、また、本明細書における実験努力に少なくとも部分的に支持されるように、本開示の様態は、当該漏れを低減又は完全に止め、それにより、装置をより理想的に又は経験的な限界により近く動作させることを可能にするという驚くべき／予期せぬ結果を対象とする。
ＧａＮ－ｏｎ－ＧａＮ構造に基づくＩＭＰＡＴＴダイオードを、図１９Ｂに示されるように形成した。Ｍｇイオン注入成端を使用することにより、ＧａＮダイオードは、ロバストなアヴァランシェブレークダウンを示した。温度が上がると共に破壊電圧も０．１Ｖ／Ｋで増加し、その後、アヴァランシェが起きた。直列共振器を形成されたＧａＮＩＭＰＡＴＴダイオードに基づいて設計し、０．８ＧＨｚの発振周波数が観察された。図１９Ｂに示される装置のさらなる詳細及びその関連方法は、上記の仮出願（ＳＴＦＤ．４１３ｐｌ）の付録Ｂにおいて説明される。
図２０は、バルクＧａＮ基板上に設計及び形成された埋込ｐ－ＧａＮ層を備えるｐ－ｉ－ｎダイオードの概略断面図の例である。ｐ－ｉ－ｎダイオードのエピタキシャル構造は、独立ＧａＮ基板上に、１μｍ厚ｐ＋ＧａＮ層（［Ｍｇ］：５×１０１９ｃｍ－３）を成長させることから始まった。ＭＯＣＶＤにより１．２μｍ厚ＧａＮドリフト層及び２００ｎｍ厚ｎ＋ＧａＮ陰極層（［Ｓｉ］：５×１０１８ｃｍ－３）を成長させた。ＵＶ光（ＵＢＬ）照射下で、陰極層に電子ホールのペアを生成した。装置が逆バイアスされると、光生成ホールが電界によりドリフトした空乏領域に入り、光生成電子が陰極により収集された。
図２０Ｂは、暗電流（Ｉｄａｒｋ）及び光電流（ＩＰｈｏ）を含む、ＵＶＬ照射下の図２０Ａの装置の電流成分を示す。光生成ホールにより誘導される光電流ＩＰｈｏは、
Figure 2022533187000003
 として表され得る。ＩＵＶはＵＶＬ照射下で測定された逆電流であり、Ｉｄａｒｋは暗条件で測定された逆電流である。光生成ホールのドリフト速度は、
Figure 2022533187000004
 から計算可能である。ｎｈはホール濃度であり、Ａは装置面積である。図２０Ａの装置の例に、ＧａＮにおけるホールのドリフト速度を測定するために適用される光使用の方法が使用され得る。埋込ｐ－ＧａＮ層を備えるＧａＮｐ－ｉ－ｎダイオードを設計及び形成した。逆バイアスｐ－ｉ－ｎダイオードの陰極領域を照射することにより光電流を測定し、光生成ホールのドリフト速度を実験的に抽出した。光生電流及び光生成ホールのドリフト速度の両方は、１．７５のフィッティングパラメータによりＣａｕｇｈｅｙ－Ｔｈｏｍａｓモデルに従ってよい。ＧａＮにおけるホールの測定されたドリフト速度は、vd=μLFE/[１+(μLFE /vsat)β]1/βとして表すことができ、μLF＝１７ｃｍ２／Ｖｓは低電界ホール移動度であり、vsat＝６．６３×１０６ｃｍ／ｓは飽和速度であり、β＝１．７５はフィッティングパラメータである。以下に、図２０Ａに示される装置のさらなる詳細及びその関連方法は、上記の仮出願（ＳＴＦＤ．４１３ｐｌ）の付録Ｃにおいて説明される。
図２１Ａは、埋込ｐ型ＧａＮ層を備える荷電平衡装置のエピタキシャル構造の概略断面図の例である。図２１Ａにおいて、ＡｌＧａＮの層が一番上の層として示されている。図２１Ｂは、図２１Ａのエピタキシャル構造がどのように例示的な装置の構造に組み入れられるかを示す。埋込ｐ型ＧａＮ層は、負電荷を提供して得る。ピーク電界は、ＡｌＧａＮ／ＧａＮ界面の陽電荷と、埋込ｐ型ＧａＮ層の陰電荷との荷電平衡により、減少し得る。図２１Ｃは、図２１Ａのエピタキシャル構造が組み入れられた別の装置構造の例を示す。図２１Ｂ及び２１Ｃは、高電子移動度トランジスタ（ＨＥＭＴ）の例である。図２１Ｂに示される装置のさらなる詳細は、付録Ｄに説明される。
さらなる実施例において、本開示の様態は、埋込領域と、イオン注入路を通して水素を拡散させ、埋込領域を活性化させる熱処理によるイオン注入拡散路と、を備えるような特徴が組み入れられるトンネル接合発光ダイオード（ＬＥＤ）を対象とする。
ＩＩＩ族窒化物材料又はＩＩＩ－Ｖ材料の少なくとも１つを有する材料中の少なくとも１つのｐ型ドーパントの少なくとも１つ又は組み合わせを含み、少なくとも１つのイオン種を介したイオン注入を使用することによる水素を含む拡散路（「イオン拡散路」）を作成し、それに応じて、熱処理を適用して、イオン注入路を通して水素を拡散させ、埋込領域を活性化させる。本実施例の１つにおいて、トンネル接合ＬＥＤは、基板の隣又は上に様々な層が組み入れられ、少なくとも１つのｐ型ＩＩＩ族窒化物及び１つのｎ型ＩＩＩ族窒化物層を備える活性領域と、重ドープｎ型ＩＩＩ族窒化物及び重ドープｐ型ＩＩＩ族窒化物を含む又はから成るトンネル接合領域又は層と、重ドープＩＩＩ族窒化物（ｎ型）材料から形成される接触層と、を備える。この例に関する実験例における層は、基板から：ｎ－ＧａＮ層、ＩｎＧａＮ層活性領域、ｐ－ＧａＮ（Ｍｇドープ）領域、ｐ＋ＧａＮ（Ｍｇドープ）を有する重ドープ層／領域、次に１０ｎｍ ｎ＋ＧａＮ（Ｓｉドーピング：２×１０２０ｃｍ－３）を有する別の重ドープ層／領域、次に４００ｎｍ ｎ＋ＧａＮ（Ｓｉドーピング：２．９×１０１９ｃｍ－３）を有する中間層、最後に５ｎｍ ｎ＋ＧａＮ（Ｓｉドーピング：２×１０２０ｃｍ－３）を有する重ドープ接触層と、を順に積み重ねられている。接触層及びトンネル接合の両方は、活性領域の上に成長し、活性化の観点において、トンネル接合のｐ型領域及び活性領域のｐ型層の両方は、本明細書に説明されるように活性化される。従って、当該様態により複数の異なる種類のトンネル接合ＬＥＤが有益であり得るが、この具体的な例は、活性化される埋込ｐ－ＧａＮ層を有する。本実施例及び関連する実施例は、上記の米国仮出願（ＳＴＦＤ．４１３Ｐ１）の付録Ｅにも説明される。
特定の実施例として、上記の図面及び説明が、当該構造及び装置の製造に使用できる特定の様態（及びいくつかの例における利点）の説明を補助するために提供される。これらの構造及び装置は、他の装置と共に、各図面に関連して説明される構造及び装置の例を含み、当該構造及び装置が説明される実施形態は、別の装置と調整可能及び／又は組み合わせることが可能であり１つ以上の関連する様態を有し、本明細書において上記に説明される例は、上記の仮出願の付録においても記載される。
本開示において使用される様々な単語は、その分野において一般的な意味を有することが当業者にとって理解される。例えば、明細書は、層、ブロック、モジュール、装置、システム、ユニット、コントローラ等の単語、及び／又はその他の回路型の図により図示して又は使用して、実施例を実装するために有用な様態を説明及び／又は図示できる。また、そのような記載に関連して、「ソース」の単語は、トランジスタ構造の場合において、ソース及び／又はドレインを交換可能に指し得る。そのような半導体及び／又は半導体材料（半導体構造の一部を含む）、並びに回路部品及び／又は関連する回路は、特定の実施例がどのような形態又は構造、ステップ、機能、操作、動作、その他により実行され得るのかを例示するために、他の要素と共に使用されてよい。また、上／下、右／左、頂／底、～の上／の下等の配置を例示するための単語は、図面に示される要素の相対的な位置を示すために本明細書において使用され得ることが理解される。単語は記号的にのみ使用され、開示される構造の実際の使用では図面に示される配置とは別の配置であってよいことが理解される。従って、単語は、限定的なものとして解されるべきではない。
上記の説明及び図示に基づいて、本明細書に記載又は図示される実施形態の例に厳密に従わずに様々な実施形態に対して様々な変更及び修正を加えることができる点、当業者にとって理解される。例えば、図面に例示される方法は、本明細書の実施形態１つ以上の様態により、又はより少ない又はより多い数のステップを含んで、様々な順番のステップで実行されてよい。このような変更例は、請求の範囲に記載される様態を含む本開示の様々な様態の真の精神及び範囲から逸脱しない。

Claims (23)

  1. ＩＩＩ族窒化物又はＩＩＩ－Ｖ材料の少なくとも１つを有する材料中の少なくとも１つのｐ型ドーパントの少なくとも１つ又は組み合わせを含む埋込領域を有する半導体装置において、少なくとも１つのイオン種を介するイオン注入を用いることによる水素を含む拡散路（「イオン拡散路」）を作成し、それに応じて、熱処理を適用して前記イオン注入路を通して水素を拡散させ、前記埋込領域を活性化させる、方法。
  2. 前記埋込領域は、ＧａＮ単体、又は別のＩＩＩ族窒化物又はＩＩＩ－Ｖ材料と組み合わされたＧａＮを含み、
    前記少なくとも１つのイオン種は、マグネシウム（Ｍｇ）、パラジウム（Ｐｄ）、プラチナ（Ｐｔ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ベリリウム（Ｂｅ）、及びヘリウム（Ｈｅ）の少なくとも１つ又は組み合わせを含む、
    請求項１の方法。
  3. 水素を前記半導体装置の周囲の大気に拡散させる前記熱処理は、前記イオン注入の間及び／又は後に実行され、
    前記埋込領域は、ＭｇドープＩＩＩ族窒化物により画定されるｐ型領域であり、
    前記イオン拡散路は、選択領域イオン注入により作成され、
    イオン注入後熱処理は、前記ＭｇドープＩＩＩ族窒化物により画定される前記ｐ型領域から前記水素を拡散させる、
    請求項１の方法。
  4. 水素を拡散させる経路を作成するステップは、オーミック接触が存在し得る領域の損傷を低減又は回避する、請求項１の方法。
  5. 前記拡散路における水素により、ＩＩＩ族窒化物又はＩＩＩ－Ｖ材料によりドープされた前記埋込領域は、水素を拡散させるためのイオン注入後熱処理を適用する後まで、活性ｐ型半導体ではない、請求項１の方法。
  6. 前記埋込領域は、電流ブロック層（ＣＢＬ）を備え、
    前記ＣＢＬから水素を拡散させるためのイオン注入後熱処理を実行するステップをさらに備える、
    請求項１の方法。
  7. 前記半導体装置は、電流ブロック層（ＣＢＬ）を備え、
    前記拡散路は、ＭＯＣＶＤ再成長層を使用することにより作成されるチャンネルであり、
    イオン注入後熱処理を実行するステップは、前記ＣＢＬから水素を拡散させる、
    請求項１の方法。
  8. 前記半導体装置は、電流ブロック層（ＣＢＬ）を備え、
    イオン注入後熱処理を実行するステップは、前記ＣＢＬから水素を拡散させ、
    ソース・トゥ・ＣＢＬオーミック接触を損傷させずにソース・トゥ・ＣＢＬオーミック接触領域を形成するステップをさらに備える、
    請求項１の方法。
  9. 前記半導体装置を使用して、アヴァランシェフォトダイオード／装置、単一光子アヴァランシェ検出器、ＩＩＩ族窒化物発光ダイオード、レーザーダイオード、縦型ＩＩＩ族窒化物トレンチゲート装置、ＧａＮ系電力トランジスタ装置、ＩＩＩ族窒化物電流開口縦型電子トランジスタ、衝突イオン化アヴァランシェ通過時間（ＩＭＰＡＴＴ）ダイオード、バイポーラジャンクショントランジスタ、ＰＩＮダイオード、トンネルダイオード、トンネル接合発光ダイオード、及び埋込ｐ型領域を備える高電子移動度トランジスタ（ＨＥＭＴ）の１つ又は組み合わせを形成することをさらに備える、請求項１の方法。
  10. 拡散路を作成するステップは、ｐ型ドーパント注入を用いることを含み、
    前記埋込領域は、ｐ型ＧａＮ材料又はｐ型ＧａＮ層を含む、
    請求項１の方法。
  11. アイソレーション及び／又は成端を提供するために、別のイオン注入を実行する、請求項１の方法。
  12. ＩＩＩ族窒化物又材料又はＩＩＩ－Ｖ材料中にｐ型ドーパントを有する半導体装置において、
    イオン注入及びイオン注入後焼鈍を用いて電流ブロック層（ＣＢＬ）を画定し、
    チャンネルを形成し、イオン注入により、ＣＢＬに向かう水素拡散路を作成し、
    前記イオン注入の間及び／又は後に熱処理を適用し、
    イオン注入を用いてソース・トゥ・ＣＢＬオーミック接触を形成する、
    方法。
  13. 前記チャンネルを形成するステップは、ＭＯＣＶＤ再成長層を使用することを含む、請求項１２の方法。
  14. 前記チャンネルを形成するステップは、ソース・トゥ・ＣＢＬオーミック接触を損傷させずに実行される、請求項１２の方法。
  15. 前記チャンネルを形成するステップは、Ｍｇイオン注入を用いることを含む、請求項１２の方法。
  16. 前記半導体装置において、Ｍｇイオン注入を用いて、ソース・トゥ・ＣＢＬオーミック接触を有するトランジスタを形成することをさらに備える、請求項１２の方法。
  17. 前記ＣＢＬは、ｐ型ドーパント、及びＩＩＩ族窒化物又はＩＩＩ－Ｖ材料を含むことにより部分的に確定されるｐ型領域であり、
    前記イオン拡散路は、選択領域イオン注入により作成され、
    前記イオン注入後熱処理は、前記ｐ型領域から水素を拡散させる、
    請求項１２の方法。
  18. 前記半導体装置を使用して、アヴァランシェフォトダイオード／装置、発光ダイオード、レーザーダイオード、縦型ＩＩＩ族窒化物トレンチゲート装置、ＧａＮ系電力トランジスタ装置、電流開口縦型電子トランジスタの１つ又は組み合わせを形成すること、をさらに備える、請求項１２の方法。
  19. 前記ＣＢＬは、ＧａＮ単体、又は別のＩＩＩ族窒化物又はＩＩＩ－Ｖ材料と組み合わされたＧａＮを含むＩＩＩ族窒化物がドーピングされた埋込領域である、請求項１２の方法。
  20. ｐ型ドーパントと、ＩＩＩ族窒化物材料又はＩＩＩ－Ｖ材料との少なくとも１つ又は組み合わせを含む埋込領域を有する半導体部分と、
    少なくとも１つのイオン種を介して注入されるイオンにより画定され、水素を有する拡散路（「イオン拡散路」）と、
    を備え、
    前記埋込領域は、イオン注入路を通して水素を拡散させるための、イオン注入の間及び／又は後の熱処理の適用により活性化される、
    半導体構造。
  21. トランジスタのソースと埋込領域とが接するオーミック接触領域をさらに備え、
    前記オーミック接触領域は、前記イオン注入後熱処理を少なくとも原因の一部とするエッチングによる損傷を持たない、
    請求項２０の半導体構造。
  22. 前記半導体構造の前記半導体部分及び前記拡散路は、アヴァランシェフォトダイオード／装置、発光ダイオード、レーザーダイオード、縦型ＩＩＩ族窒化物トレンチゲート装置、ＧａＮ系電力トランジスタ装置、ＩＩＩ族窒化物電流開口縦型電子トランジスタ、衝突イオン化アヴァランシェ通過時間（ＩＭＰＡＴＴ）ダイオード、バイポーラジャンクショントランジスタの１つ又は組み合わせの一部分である、請求項２０の半導体構造。
  23. 前記半導体構造の前記半導体部分及び前記拡散路は、衝突イオン化アヴァランシェ通過時間（ＩＭＰＡＴＴ）ダイオードの一部分又は衝突イオン化アヴァランシェ通過時間（ＩＭＰＡＴＴ）ダイオードを指す、請求項２０の半導体構造。
JP2021568691A 2019-05-16 2020-05-15 イオン注入及びイオン注入後の焼鈍を用いた埋込ドーパントの活性化を備える装置及び方法 Pending JP2022533187A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962848974P 2019-05-16 2019-05-16
US62/848,974 2019-05-16
US201962915488P 2019-10-15 2019-10-15
US62/915,488 2019-10-15
PCT/US2020/033220 WO2020232385A1 (en) 2019-05-16 2020-05-15 Devices and methods involving activation of buried dopants using ion implantation and post-implantation annealing

Publications (1)

Publication Number Publication Date
JP2022533187A true JP2022533187A (ja) 2022-07-21

Family

ID=73288821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021568691A Pending JP2022533187A (ja) 2019-05-16 2020-05-15 イオン注入及びイオン注入後の焼鈍を用いた埋込ドーパントの活性化を備える装置及び方法

Country Status (3)

Country Link
US (1) US20220230883A1 (ja)
JP (1) JP2022533187A (ja)
WO (1) WO2020232385A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3863066A1 (en) * 2020-02-06 2021-08-11 Infineon Technologies Austria AG Transistor device and method of fabricating a gate of a transistor device
FR3123504B1 (fr) * 2021-05-27 2023-12-08 Aledia Dispositif optoélectronique et procédé de fabrication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926726A (en) * 1997-09-12 1999-07-20 Sdl, Inc. In-situ acceptor activation in group III-v nitride compound semiconductors
US6537838B2 (en) * 2001-06-11 2003-03-25 Limileds Lighting, U.S., Llc Forming semiconductor structures including activated acceptors in buried p-type III-V layers
US10312361B2 (en) * 2011-06-20 2019-06-04 The Regents Of The University Of California Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage
US11018231B2 (en) * 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
US10483105B2 (en) * 2015-05-13 2019-11-19 Stc.Unm Nanowire bending for planar device process on (001) Si substrates
WO2017197179A1 (en) * 2016-05-12 2017-11-16 The Regents Of The University Of California Iii-nitride vertical transistor with aperture region formed using ion implantation

Also Published As

Publication number Publication date
WO2020232385A1 (en) 2020-11-19
US20220230883A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
US9484470B2 (en) Method of fabricating a GaN P-i-N diode using implantation
TW548725B (en) Activating acceptors in buried p-type GaN layers
US10381259B2 (en) Semiconductor device with localized carrier lifetime reduction and fabrication method thereof
TW202137568A (zh) 改良之氮化鎵結構
CN111512415B (zh) 用于工程化衬底上的集成式器件的系统和方法
US9887125B2 (en) Method of manufacturing a semiconductor device comprising field stop zone
US9318331B2 (en) Method and system for diffusion and implantation in gallium nitride based devices
US10134832B2 (en) Semiconductor device and method of manufacturing the same
US20220149034A1 (en) Microelectronic device and method for making the same
US9496348B2 (en) Method for doping a GaN-base semiconductor
JP2022533187A (ja) イオン注入及びイオン注入後の焼鈍を用いた埋込ドーパントの活性化を備える装置及び方法
JP4088011B2 (ja) 半導体装置及びその製造方法
JP2007273649A (ja) 半導体装置および半導体装置製造用基板並びにその製造方法
US10644147B2 (en) Vertical semiconductor device and method of manufacturing vertical semiconductor device
US9472395B2 (en) Semiconductor arrangement including buried anodic oxide and manufacturing method
JP2006059956A (ja) 半導体装置の製造方法
US9852925B2 (en) Method of manufacturing semiconductor device
US10832911B2 (en) Semiconductor device
US20240088281A1 (en) Dope p galium nitride electronic component
US11923477B2 (en) Method for manufacturing an electronic device
JP5642217B2 (ja) 半導体装置の製造方法
KR101731344B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
KR101730368B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
KR20130077475A (ko) 파워소자 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240521