JP2004356257A - ｐ型ＩＩＩ族窒化物半導体の製造方法 - Google Patents
ｐ型ＩＩＩ族窒化物半導体の製造方法 Download PDFInfo
- Publication number
- JP2004356257A JP2004356257A JP2003150327A JP2003150327A JP2004356257A JP 2004356257 A JP2004356257 A JP 2004356257A JP 2003150327 A JP2003150327 A JP 2003150327A JP 2003150327 A JP2003150327 A JP 2003150327A JP 2004356257 A JP2004356257 A JP 2004356257A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- iii nitride
- group iii
- heat treatment
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】イオン注入したｐ型不純物の活性化率を高くして、キャリア濃度の高いｐ型ＩＩＩ族窒化物半導体を実現する。
【解決手段】本発明のｐ型ＩＩＩ族窒化物半導体の製造方法は、ＩＩＩ族窒化物半導体に、ｐ型不純物としてベリリウム、マグネシウム、カルシウムの中から選択される少なくとも１つをイオン注入する工程と、前記ＩＩＩ族窒化物半導体に前記イオン注入したｐ型不純物を活性化熱処理する工程と、前記ＩＩＩ族窒化物半導体のうち前記イオン注入した領域に水素を導入する工程を有する。
【選択図】 なし
【解決手段】本発明のｐ型ＩＩＩ族窒化物半導体の製造方法は、ＩＩＩ族窒化物半導体に、ｐ型不純物としてベリリウム、マグネシウム、カルシウムの中から選択される少なくとも１つをイオン注入する工程と、前記ＩＩＩ族窒化物半導体に前記イオン注入したｐ型不純物を活性化熱処理する工程と、前記ＩＩＩ族窒化物半導体のうち前記イオン注入した領域に水素を導入する工程を有する。
【選択図】 なし
Description
【０００１】
【発明の属する技術分野】本発明は、ｐ型ＩＩＩ族窒化物半導体の製造方法と、ｐ型ＩＩＩ族窒化物半導体を有する半導体装置に関する。
【０００２】
【従来の技術】光学デバイスや電子デバイス等の材料として、ＩＩＩ族窒化物半導体が用いられている。ＩＩＩ族窒化物半導体の一例である窒化ガリウム（ＧａＮ）は、バンドギャップが広いため、従来のものではアクセプタ準位が深かった。この結果、室温でのｐ型不純物の活性化率が約１％と低かった。活性化率が約１％であると、例えば約１０２０ｃｍ−３のｐ型不純物をドーピングしても、最高で約１０１８ｃｍ−３のキャリア濃度しか得られない。現実には、これよりもさらに低いキャリア濃度しか得られなかった。
【０００３】
また、ｐ型不純物のドーピング量を増加させても、そのドーピング量が所定量以上になると、キャリア濃度が逆に減少してしまう。よって、ｐ型不純物のドーピング量を増加させても、得られるキャリア濃度には上限がある。このような背景から、ドーピングしたｐ型不純物の活性化率を高くすることができる技術の実現が望まれていた。このためには、アクセプタ準位を浅くすることが望まれる。
【０００４】
ところで、ｐ型ＩＩＩ族窒化物半導体を製造する方法には、ｐ型ＩＩＩ族窒化物半導体層をエピタキシャル成長させて製造する方法がある。しかし、この方法は、例えばデバイス（例えばトランジスタ）の表面部に部分的にｐ型領域（例えばエミッタ領域）を形成する場合には基本的には適さない。この場合は、ｐ型不純物をイオン注入することでｐ型ＩＩＩ族窒化物半導体を製造する方法が適している。
【０００５】
【発明が解決しようとする課題】本発明は、イオン注入したｐ型不純物の活性化率を高くして、キャリア濃度の高いｐ型ＩＩＩ族窒化物半導体を実現することを課題とする。
【０００６】
【課題を解決するための手段及び作用と効果】本発明の１つの態様のｐ型ＩＩＩ族窒化物半導体の製造方法は、ＩＩＩ族窒化物半導体に、ｐ型不純物としてベリリウム、マグネシウム、カルシウムの中から選択される少なくとも１つをイオン注入する工程と、前記ＩＩＩ族窒化物半導体に前記イオン注入したｐ型不純物を活性化熱処理する工程と、前記ＩＩＩ族窒化物半導体のうち前記イオン注入した領域に水素を導入する工程を有する。なお、上記した水素を導入する工程は、上記した活性化熱処理工程の前に行っても、後に行ってもよい。
【０００７】
上記製造方法のような水素導入処理を行うと、前記ｐ型不純物と水素の複合体によるアクセプタ準位が形成される。このアクセプタ準位は、前記ｐ型不純物のみによって形成されるアクセプタ準位に比べて浅い。このように、上記製造方法のような水素導入処理を行うと、浅いアクセプタ準位を形成できるので、イオン注入したｐ型不純物の活性化率を高くすることができる。従って、上記製造方法のように、上記した活性化熱処理工程に加えて、上記した水素を導入する工程を行うと、従来は実現が困難であったキャリア濃度の高いｐ型ＩＩＩ族窒化物半導体を実現できる。
【０００８】
【発明の実施の形態】
（第１実施形態） 本発明の第１実施形態のｐ型ＩＩＩ族窒化物半導体を有する半導体装置の製造方法を説明する。まず、図１に示すように、基板２０上にＩＩＩ族窒化物半導体２２をエピタキシャル成長させる。基板２０の材料としては、サファイア（Ａｌ２Ｏ３）、炭化シリコン（ＳｉＣ）、ＮＧＯ（ＮｄＧａＯ３ペロブスカイト）等のＩＩＩ族窒化物半導体２２をヘテロエピタキシャル成長できる材料が挙げられる。また、基板２０は、ＩＩＩ族窒化物半導体系の材料からなる自立基板であってもよい。ＩＩＩ族窒化物半導体２２としては、種々の構成のものが含まれ、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ｘ≧０、ｙ≧０、ｘ＋ｙ≦１）で定義されるものが含まれる。基板２０上へのＩＩＩ族窒化物半導体２２の成長は、有機金属化学気相成長法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等の種々の方法によって行えばよい。
【０００９】
次に、成長させたＩＩＩ族窒化物半導体２２に、ｐ型不純物として、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）の中から選択される少なくとも１つを、所定の加速エネルギーで、所定のドーズ量イオン注入する。このイオン注入には、イオン照射と呼ばれるものも含まれる。なお、イオン注入する前に、ＩＩＩ族窒化物半導体２２のうちイオン注入が不要な領域は、図２に示すように、イオンが通過しにくいマスク材（例えばＮｉ、Ａｌ等）２６で予め覆っておくことが好ましい。この結果、図２に示すイオン注入された領域２４ａはアモルファス（非晶質）に近い状態となる。Ｂｅ、Ｍｇ、Ｃａの中でも、特にＢｅをイオン注入することが好ましい。Ｂｅをイオン注入した場合、後述する水素導入処理を行うことで、非常に浅いアクセプタ準位を形成できる。また、Ｂｅは軽いので、Ｂｅをイオン注入する対象であるＩＩＩ族窒化物半導体２２に与えるダメージを小さくすることができる。
【００１０】
また、前記ｐ型不純物（Ｂｅ、Ｍｇ、Ｃａの少なくとも１つ）に加えて、窒素（Ｎ）、酸素（Ｏ）、リン（Ｐ）、炭素（Ｃ）の中から選択される少なくとも１つをイオン注入することが好ましい。この態様によると、ｐ型不純物であるＢｅ、Ｍｇ、Ｃａを、ＩＩＩ族元素（例えばＧａ）の格子位置（格子サイト）に置換し易くすることができる。言い換えると、イオン注入したｐ型不純物のサイト制御を効果的に行うことができる。これにより、特性を安定化させることができる。この中でも、Ｂｅイオンと酸素イオン、Ｍｇイオンと酸素イオン、Ｃａイオンと酸素イオンのいずれかの組合せをイオン注入すると、より効果的である。
【００１１】
次に、ＩＩＩ族窒化物半導体２２にイオン注入したｐ型不純物（Ｂｅ、Ｍｇ、Ｃａの少なくとも１つ）を活性化するために、所定温度で所定時間、熱処理を行う。この結果、イオン注入したｐ型不純物が活性化される。図３において、符号２４ｂで示す領域をｐ型不純物が活性化された領域とする。活性化熱処理の温度は、９７５℃以上で１０７５℃以下（より好ましくは１０００℃以上で１０５０℃以下）であることが好ましい。この温度範囲で活性化熱処理すると、イオン注入したｐ型不純物を効果的に活性化させることができる。活性化熱処理の時間は、１分以上で２０分以下（より好ましくは３分以上で１０分以下）であることが好ましい。活性化熱処理する雰囲気に特に限定はないが、例えば窒素（Ｎ２）ガスやアルゴン（Ａｒ）ガス中で行うとよい。
【００１２】
また、この活性化熱処理は、図３に示すように、ＩＩＩ族窒化物半導体２２を保護膜２８で覆った状態で行うことが好ましい。保護膜２８としては、シリコン酸化膜（ＳｉＯ２膜）が好ましい。活性化熱処理は比較的高温で行うことが要求されるが、このように保護膜２８で覆った状態で熱処理を行うことで、その熱がＩＩＩ族窒化物半導体に悪影響を及ぼすことを抑制できる。例えば、ＩＩＩ族窒化物半導体２２から窒素が抜けて外部に逃げてしまい、ＩＩＩ族窒化物半導体２２の特性が劣化することを抑制できる。
【００１３】
次に、ＩＩＩ族窒化物半導体２２のイオン注入した領域２４（活性化領域２４ｂ）に水素を導入する処理を行う。この処理は、水素パッシベーション処理ともいえる。水素導入処理は、ＩＩＩ族窒化物半導体２２の少なくともイオン注入領域２４を覆う保護膜２８は取除き、イオン注入領域２４を露出させた状態で行うことが好ましい。但し、ＩＩＩ族窒化物半導体２２のうち水素の導入が不要な領域は、図４に示すように、水素が通過しにくいマスク材（例えばＳｉＯ２膜等）３０で予め覆っておくことが好ましい。この結果、イオン注入した領域２４（図３の活性化領域２４ｂ）に水素が導入される。図４において、符号２４ｃで示す領域を水素が導入された領域とする。
【００１４】
このように水素を導入するためには、ＩＩＩ族窒化物半導体２２を、水素原子を構成要素として含む還元性のガス雰囲気中に配置した状態で、所定温度で所定時間、熱処理を行うことが好ましい。具体的には、アンモニア（ＮＨ３）ガス中や、比較的低濃度の水素ガス中で熱処理を行うことが好ましい。この熱処理の温度は、８００℃以上で９５０℃以下（より好ましくは８５０℃以上で９２５℃以下）であることが好ましい。この温度範囲で熱処理すると、その熱がＩＩＩ族窒化物半導体に悪影響を及ぼすことを抑えながら、イオン注入領域２４に水素を効率的に導入できる。水素を導入する工程での熱処理の温度は、活性化熱処理する工程での温度よりも低いことが好ましい。この態様によると、活性化熱処理する工程ではイオン注入したｐ型不純物を効果的に活性化できる一方、水素を導入する工程ではその工程での熱処理の熱がＩＩＩ族窒化物半導体に悪影響を及ぼすことを抑制できる。熱処理の時間は、１０分以上で９０分以下（より好ましくは３０分以上で７０分以下）であることが好ましい。
【００１５】
また、ＩＩＩ族窒化物半導体２２を、プラズマ化した水素を構成要素として含むガス雰囲気中に配置することで、イオン注入領域２４に水素を導入するようにしてもよい。この場合は、特に熱処理を行わなくてもよいという利点がある。
【００１６】
上記のような水素導入処理を行うと、ｐ型不純物と水素の複合体によるアクセプタ準位が形成される。このアクセプタ準位は、ｐ型不純物のみによって形成されるアクセプタ準位に比べて浅い。このように、上記のような水素導入処理を行うと、浅いアクセプタ準位を形成できるので、イオン注入したｐ型不純物の活性化率を高くすることができる。従って、上記製造方法によると、従来は実現が困難であったキャリア濃度の高いｐ型ＩＩＩ族窒化物半導体２４ｃを実現できる。言い換えると、ｐ型ドーピング特性の向上したｐ型ＩＩＩ族窒化物半導体２４ｃを実現できる。
【００１７】
次に、図５に示すように、ｐ型領域である水素導入領域２４ｃ（イオン注入領域２４）を含むＩＩＩ族窒化物半導体２２にデバイス領域３２を形成する。例えば、ｐ型領域２４ｃをエミッタ領域とするトランジスタや、ｐ型領域２４ｃをソース領域とするＭＯＳＦＥＴを形成する。以上により、第１実施形態の半導体装置が製造される。
【００１８】
このように、高キャリア濃度のｐ型領域２４ｃを有するＩＩＩ族窒化物半導体２２を使用してデバイスを形成することで、デバイスの各種特性の向上が期待できる。例えば、電子デバイス（パワーデバイス、高周波デバイス、例えばＭＯＳＦＥＴ等）では、トランジスタ特性や、耐圧特性や、オン抵抗特性の向上等が期待できる。また、光学デバイス（発光ダイオードや半導体レーザ等）では、発光特性や寿命特性の向上等が期待できる。
【００１９】
（第２実施形態） 本発明の第２実施形態のｐ型ＩＩＩ族窒化物半導体を有する半導体装置の製造方法を説明する。第２実施形態の製造方法は、図１〜図４を参照して説明した工程までは、第１実施形態と同様である。図４に示す工程の後、図６に示すように、ＩＩＩ族窒化物半導体２２上に、さらにＩＩＩ族窒化物半導体３４をＭＯＣＶＤ法等によってエピタキシャル成長させる。次に、図７に示すように、ｐ型領域２４ｃを含む下側のＩＩＩ族窒化物半導体２２と、上側のＩＩＩ族窒化物半導体３４にデバイス領域３６を形成する。以上により、第２実施形態の半導体装置が製造される。
【００２０】
【実施例】次に、本発明の実施例のｐ型ＧａＮ領域の製造方法を説明する。この実施例は、第１実施形態の図１〜図４を参照して説明した部分に対応する。
まず、図１に示すように、Ａｌ２Ｏ３基板２０上に、ＭＯＣＶＤ法によって、アンドープのＧａＮ膜２２を２μｍ成長させた（ヘテロエピタキシャル成長）。この結果得られたものをサンプル１とする。サンプル１は、図１の状態に対応する。
【００２１】
次に、図２に示すように、成長させたＩＩＩ族窒化物半導体２２に、Ｂｅ＋のみをイオン注入した。この結果得られたものをサンプル２Ａとする。また、成長させたＩＩＩ族窒化物半導体２２に、Ｂｅ＋とＯ＋をイオン注入した。この結果得られたものをサンプル２Ｂとする。サンプル２Ａと２Ｂは、図２の状態に対応する。なお、このイオン注入は、ＧａＮ膜２２のうちイオン注入が不要な領域をマスク材（Ｎｉ）２６で覆った状態で行った。Ｂｅ＋のみイオン注入する場合も、Ｂｅ＋とＯ＋をイオン注入する場合も、Ｂｅ＋については加速エネルギーを異ならせて３回イオン注入した。また、Ｂｅ＋とＯ＋をイオン注入する場合に、Ｏ＋については加速エネルギーを異ならせて６回イオン注入した。このように同じ元素を複数回に分けてイオン注入したのは、所望の濃度分布が得られるようにするためである。具体的には、各元素について、表面から０．３５μｍの位置のドープ量が２×１０１９ｃｍ−３となるようにイオン注入した。
【００２２】
次に、サンプル２Ａと２Ｂに注入されたイオンの活性化熱処理を１０５０℃で５分間、窒素ガス中で行った。サンプル２Ａ、２Ｂを活性化熱処理したものをそれぞれサンプル３Ａ、３Ｂとする。この熱処理は、図３に示すように、ＩＩＩ族窒化物半導体２２の表面全体をＳｉＯ２膜２８で覆った状態で行った。サンプル３Ａ、３Ｂは、図３の状態に対応する。
【００２３】
図８は、サンプル２Ａ、２Ｂ、３Ａ、３ＢのＢｅの濃度分布を示す。図９は、サンプル２Ｂ、３Ｂの酸素（Ｏ）の濃度分布を示す。図８と図９の縦軸はそれぞれＢｅと酸素の濃度を示し、横軸はＧａＮ膜２２の表面からの深さを示す。図８と図９の濃度分布はＳＩＭＳ分析（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：二次質量イオン分析）により得たものである。
【００２４】
図８と図９の点線と実線で示すグラフは、ＴＲＩＭ（ＴＲａｎｓｐｏｒｔ ｏｆ Ｉｏｎ ｉｎ Ｍａｔｔｅｒ）によるシミュレーションで求めた計算値である。ＴＲＩＭとは、注入したイオンの分布を計算するためのソフトである。点線で示す各グラフは、複数回に分けてイオン注入したときの各回のイオンの分布を示す。実線で示すグラフは、点線で示すグラフ群を合計したものである。図８のサンプル２Ａ、２Ｂ、３Ａ、３Ｂと、図９のサンプル２Ｂ、３Ｂのいずれの濃度分布も、ＧａＮ膜２２の表面からの深さが浅い領域では、ＴＲＩＭによるシミュレーションで求めた計算値と概ね一致していることがわかる。
【００２５】
図１０は、サンプル３Ａと３Ｂについて、イオン注入領域のシートキャリア濃度と熱処理温度の関係を示す。このシートキャリア濃度は、電子が価電子帯からアクセプタに移動することで価電子帯に生じたホールの量を示す。図１０の下側のグラフはサンプル３Ａのものであり、上側のグラフはサンプル３Ｂのものである。なお、図１０のシートキャリア濃度は、活性化熱処理後にサンプルを設置した空間の温度（以下では「設置空間温度」という）が、室温（約２０℃程度）の場合の濃度である。図１０の点線Ｍで囲った範囲（活性化熱処理の温度が９７５℃以上で１０７５℃以下の範囲）はｐ型化していると推定される範囲である。熱処理の温度が１０００℃と１０５０℃のシートキャリア濃度は実験で求められており、ｐ型化していることが確認されている。よって、少なくとも１０００℃以上１０５０℃以下の範囲では確実にｐ型化しているといえる。また、サンプル３Ａよりもサンプル３Ｂの方が、シートキャリア濃度が高くなっており、よりｐ型化していることがわかる。なお、熱処理の温度が９５０℃と１１００℃の場合は、ｎ型化していた。
【００２６】
本実施例では、サンプルのアクセプタ準位の深さを調べるためにアドミッタンス法を用いた。アドミッタンス法とは、調査対象（サンプル）に角周波数ω（周波数ｆ）の微小なＡＣ電圧を印加したときに得られるＡＣコンダクタンスＧ（ω）をωで割ったものＧ（ω）／ω（アドミッタンス・シグナル）と、設置空間温度Ｔを利用して、アクセプタ準位の深さを求める手法である。本実施例では、サンプルに金属電極を接続してショットキー接合を形成した状態で、その金属電極からＡＣ電圧を印加した。
【００２７】
図１１は、サンプル３Ａと３Ｂについて、活性化熱処理の温度を１０５０℃とした場合のアドミッタンス・シグナルＧ／ωと設置空間温度Ｔの関係を示す。なお、設置空間温度Ｔの単位はＫとしている。図１１の上段がサンプル３Ａのものであり、下段がサンプル３Ｂのものである。本実施例では、印加するＡＣ電圧の周波数ｆを１〜１０ｋＨｚの範囲で約１ｋＨｚずつ増加させた場合のそれぞれのアドミッタンス・シグナルＧ／ωを求めた。
【００２８】
図１１の上段（サンプル３Ａ）と下段（サンプル３Ｂ）のグラフの両方ともに、アドミッタンス・シグナルＧ／ωにピーク値がみられる。図１１の上段と下段の符号Ｐは、一例として周波数が約１ｋＨｚの場合のピーク値を指している。このピーク値自体は、ｐ型不純物の濃度と相関関係がある。また、アドミッタンス・シグナルＧ／ωがピーク値となる設置空間温度Ｔが低いほど、アクセプタ準位が浅いことを示す。図１１の上段よりも下段の方が、アドミッタンス・シグナルＧ／ωのピーク値となる設置空間温度Ｔが低くなっている。このことは、サンプル３Ａよりもサンプル３Ｂの方が、アクセプタ準位が浅いことを示す。
【００２９】
図１２は、ホールの熱放出速度ｅｐのアレニウス・プロットを示す。これは、図１１のグラフに基づいて求めたものである。具体的には、例えば周波数ｆの１つ（ｆ１とする）がピーク値となる設置空間温度Ｔを求める。これをＴ１とする。ホールの熱放出速度ｅｐと周波数ｆの間には、ｅｐ＝２πｆ／１．９８という関係がある。よって、この関係を利用して図１２の縦軸ｅｐ／Ｔ１ ２＝（２πｆ１／１．９８）／Ｔ１ ２を求める。また、横軸の１０００／Ｔ１を求める。これにより、周波数ｆ１における図１２の縦軸の値と横軸の値が求まるので、この点をプロットする。この作業を各周波数について行うことで、図１２に示すような点群をプロットできる。そして、この点群を近似的に結ぶ直線を求める。この直線の傾きはアクセプタ準位（活性化エネルギー）を示す。図１２に示す直線の傾きから、アクセプタ準位は、サンプル３Ａについては約２４０ｍｅＶであり、サンプル３Ｂについては約１６３ｍｅＶという結果が得られた。このことから、サンプル３Ａに比べてサンプル３Ｂの方がアクセプタ準位がだいぶ浅くなっていることがわかる。
【００３０】
次に、アンモニア（ＮＨ３）ガス中にサンプル３Ｂを配置した状態で、９００℃で６０分間の熱処理（水素導入処理）を行った。この熱処理は、図３に示すＳｉＯ２膜２８を取除いた状態で行った。但し、この熱処理は、ＧａＮ膜２２のうち水素の導入が不要な領域をマスク材（ＳｉＯ２）３０で覆った状態で行った。この結果得られたものをサンプル４Ｂとする。サンプル４Ｂは、図４の状態に対応する。
【００３１】
図１３は、サンプル４Ｂの水素の濃度分布を示す。また、図１３には、先に図８に示したサンプル３ＢのＢｅの濃度分布も再度示す。図１３の濃度分布はＳＩＭＳ分析により得たものである。図１３の範囲Ｗに示すように、ＧａＮ膜２２の表面から比較的浅い領域であって、Ｂｅが高濃度にイオン注入された領域に、水素も高濃度に導入されていることがわかる。
【００３２】
図１４は、サンプル４Ｂのアドミッタンス・シグナルと設置空間温度の関係を示す。図１４のグラフには、図１１の下段（サンプル３Ｂ）のグラフに形成されていたようなピークＰ１に加えて、より設置空間温度が低い側にもピークＰ２が形成されている。このような、より設置空間温度が低い側のピークの存在は、サンプル４Ｂの場合には、新たに浅いアクセプタ準位が形成されたことを示している。先に述べたように、アドミッタンス・シグナルがピークとなる設置空間温度が低くなるほど、アクセプタ準位が浅くなるからである。より設置空間温度が低い側のピークは、低く緩やかなピークであるため、一見するとあまり意味がないもののようにみえるが、実際には、このようなピークが形成されたことは、非常に浅いアクセプタ準位が形成されたことを示している。
なお、図１４において、設置空間温度が高い側でアドミッタンス・シグナルが非常に大きくなっているのは、ショットキー接合部で漏れ電流が生じていることを示している。
【００３３】
図１４のグラフから、アレニウス・プロット（図１２参照）を求め、このアレニウス・プロットからサンプル４Ｂで新たに形成されたアクセプタ準位を求めたとすると、７５〜１１０ｍｅＶであると推定される。この新たに形成されたアクセプタ準位の深さは、ＧａＮのアクセプタ準位としては非常に浅い。このため、ｐ型不純物の活性化率を大幅に高くすることができる。従って、非常にキャリア濃度の高いｐ型ＩＩＩ族窒化物半導体を実現できる。
【００３４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記実施形態では、活性化熱処理の後に、水素を導入する処理を行う例を示したが、水素を導入する処理の後に、活性化熱処理を行うようにしてもよい。
【００３５】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図１】本発明の第１実施形態の半導体装置の製造方法の説明図を示す（１）。
【図２】本発明の第１実施形態の半導体装置の製造方法の説明図を示す（２）。
【図３】本発明の第１実施形態の半導体装置の製造方法の説明図を示す（３）。
【図４】本発明の第１実施形態の半導体装置の製造方法の説明図を示す（４）。
【図５】本発明の第１実施形態の半導体装置の製造方法の説明図を示す（５）。
【図６】本発明の第２実施形態の半導体装置の製造方法の説明図を示す（１）。
【図７】本発明の第２実施形態の半導体装置の製造方法の説明図を示す（２）。
【図８】サンプル２Ａ、２Ｂ、３Ａ、３ＢのＢｅの濃度分布を示す。
【図９】サンプル２Ｂ、３Ｂの酸素の濃度分布を示す。
【図１０】サンプル３Ａと３Ｂについて、イオン注入領域のシートキャリア濃度と熱処理温度の関係を示す。
【図１１】サンプル３Ａと３Ｂについて、アドミッタンス・シグナルＧ／ωと熱処理後にサンプルを配置した空間の温度（設置空間温度）Ｔの関係を示す。
【図１２】ホールの熱放出速度ｅｐのアレニウス・プロットを示す。
【図１３】サンプル４Ｂの水素と、サンプル３ＢのＢｅの濃度分布を示す。
【図１４】サンプル４Ｂについて、アドミッタンス・シグナルと設置空間温度の関係を示す。
【符号の説明】
２０：基板
２２：ＩＩＩ族窒化物半導体
２４：イオン注入領域
３２：デバイス領域
【発明の属する技術分野】本発明は、ｐ型ＩＩＩ族窒化物半導体の製造方法と、ｐ型ＩＩＩ族窒化物半導体を有する半導体装置に関する。
【０００２】
【従来の技術】光学デバイスや電子デバイス等の材料として、ＩＩＩ族窒化物半導体が用いられている。ＩＩＩ族窒化物半導体の一例である窒化ガリウム（ＧａＮ）は、バンドギャップが広いため、従来のものではアクセプタ準位が深かった。この結果、室温でのｐ型不純物の活性化率が約１％と低かった。活性化率が約１％であると、例えば約１０２０ｃｍ−３のｐ型不純物をドーピングしても、最高で約１０１８ｃｍ−３のキャリア濃度しか得られない。現実には、これよりもさらに低いキャリア濃度しか得られなかった。
【０００３】
また、ｐ型不純物のドーピング量を増加させても、そのドーピング量が所定量以上になると、キャリア濃度が逆に減少してしまう。よって、ｐ型不純物のドーピング量を増加させても、得られるキャリア濃度には上限がある。このような背景から、ドーピングしたｐ型不純物の活性化率を高くすることができる技術の実現が望まれていた。このためには、アクセプタ準位を浅くすることが望まれる。
【０００４】
ところで、ｐ型ＩＩＩ族窒化物半導体を製造する方法には、ｐ型ＩＩＩ族窒化物半導体層をエピタキシャル成長させて製造する方法がある。しかし、この方法は、例えばデバイス（例えばトランジスタ）の表面部に部分的にｐ型領域（例えばエミッタ領域）を形成する場合には基本的には適さない。この場合は、ｐ型不純物をイオン注入することでｐ型ＩＩＩ族窒化物半導体を製造する方法が適している。
【０００５】
【発明が解決しようとする課題】本発明は、イオン注入したｐ型不純物の活性化率を高くして、キャリア濃度の高いｐ型ＩＩＩ族窒化物半導体を実現することを課題とする。
【０００６】
【課題を解決するための手段及び作用と効果】本発明の１つの態様のｐ型ＩＩＩ族窒化物半導体の製造方法は、ＩＩＩ族窒化物半導体に、ｐ型不純物としてベリリウム、マグネシウム、カルシウムの中から選択される少なくとも１つをイオン注入する工程と、前記ＩＩＩ族窒化物半導体に前記イオン注入したｐ型不純物を活性化熱処理する工程と、前記ＩＩＩ族窒化物半導体のうち前記イオン注入した領域に水素を導入する工程を有する。なお、上記した水素を導入する工程は、上記した活性化熱処理工程の前に行っても、後に行ってもよい。
【０００７】
上記製造方法のような水素導入処理を行うと、前記ｐ型不純物と水素の複合体によるアクセプタ準位が形成される。このアクセプタ準位は、前記ｐ型不純物のみによって形成されるアクセプタ準位に比べて浅い。このように、上記製造方法のような水素導入処理を行うと、浅いアクセプタ準位を形成できるので、イオン注入したｐ型不純物の活性化率を高くすることができる。従って、上記製造方法のように、上記した活性化熱処理工程に加えて、上記した水素を導入する工程を行うと、従来は実現が困難であったキャリア濃度の高いｐ型ＩＩＩ族窒化物半導体を実現できる。
【０００８】
【発明の実施の形態】
（第１実施形態） 本発明の第１実施形態のｐ型ＩＩＩ族窒化物半導体を有する半導体装置の製造方法を説明する。まず、図１に示すように、基板２０上にＩＩＩ族窒化物半導体２２をエピタキシャル成長させる。基板２０の材料としては、サファイア（Ａｌ２Ｏ３）、炭化シリコン（ＳｉＣ）、ＮＧＯ（ＮｄＧａＯ３ペロブスカイト）等のＩＩＩ族窒化物半導体２２をヘテロエピタキシャル成長できる材料が挙げられる。また、基板２０は、ＩＩＩ族窒化物半導体系の材料からなる自立基板であってもよい。ＩＩＩ族窒化物半導体２２としては、種々の構成のものが含まれ、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ｘ≧０、ｙ≧０、ｘ＋ｙ≦１）で定義されるものが含まれる。基板２０上へのＩＩＩ族窒化物半導体２２の成長は、有機金属化学気相成長法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等の種々の方法によって行えばよい。
【０００９】
次に、成長させたＩＩＩ族窒化物半導体２２に、ｐ型不純物として、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）の中から選択される少なくとも１つを、所定の加速エネルギーで、所定のドーズ量イオン注入する。このイオン注入には、イオン照射と呼ばれるものも含まれる。なお、イオン注入する前に、ＩＩＩ族窒化物半導体２２のうちイオン注入が不要な領域は、図２に示すように、イオンが通過しにくいマスク材（例えばＮｉ、Ａｌ等）２６で予め覆っておくことが好ましい。この結果、図２に示すイオン注入された領域２４ａはアモルファス（非晶質）に近い状態となる。Ｂｅ、Ｍｇ、Ｃａの中でも、特にＢｅをイオン注入することが好ましい。Ｂｅをイオン注入した場合、後述する水素導入処理を行うことで、非常に浅いアクセプタ準位を形成できる。また、Ｂｅは軽いので、Ｂｅをイオン注入する対象であるＩＩＩ族窒化物半導体２２に与えるダメージを小さくすることができる。
【００１０】
また、前記ｐ型不純物（Ｂｅ、Ｍｇ、Ｃａの少なくとも１つ）に加えて、窒素（Ｎ）、酸素（Ｏ）、リン（Ｐ）、炭素（Ｃ）の中から選択される少なくとも１つをイオン注入することが好ましい。この態様によると、ｐ型不純物であるＢｅ、Ｍｇ、Ｃａを、ＩＩＩ族元素（例えばＧａ）の格子位置（格子サイト）に置換し易くすることができる。言い換えると、イオン注入したｐ型不純物のサイト制御を効果的に行うことができる。これにより、特性を安定化させることができる。この中でも、Ｂｅイオンと酸素イオン、Ｍｇイオンと酸素イオン、Ｃａイオンと酸素イオンのいずれかの組合せをイオン注入すると、より効果的である。
【００１１】
次に、ＩＩＩ族窒化物半導体２２にイオン注入したｐ型不純物（Ｂｅ、Ｍｇ、Ｃａの少なくとも１つ）を活性化するために、所定温度で所定時間、熱処理を行う。この結果、イオン注入したｐ型不純物が活性化される。図３において、符号２４ｂで示す領域をｐ型不純物が活性化された領域とする。活性化熱処理の温度は、９７５℃以上で１０７５℃以下（より好ましくは１０００℃以上で１０５０℃以下）であることが好ましい。この温度範囲で活性化熱処理すると、イオン注入したｐ型不純物を効果的に活性化させることができる。活性化熱処理の時間は、１分以上で２０分以下（より好ましくは３分以上で１０分以下）であることが好ましい。活性化熱処理する雰囲気に特に限定はないが、例えば窒素（Ｎ２）ガスやアルゴン（Ａｒ）ガス中で行うとよい。
【００１２】
また、この活性化熱処理は、図３に示すように、ＩＩＩ族窒化物半導体２２を保護膜２８で覆った状態で行うことが好ましい。保護膜２８としては、シリコン酸化膜（ＳｉＯ２膜）が好ましい。活性化熱処理は比較的高温で行うことが要求されるが、このように保護膜２８で覆った状態で熱処理を行うことで、その熱がＩＩＩ族窒化物半導体に悪影響を及ぼすことを抑制できる。例えば、ＩＩＩ族窒化物半導体２２から窒素が抜けて外部に逃げてしまい、ＩＩＩ族窒化物半導体２２の特性が劣化することを抑制できる。
【００１３】
次に、ＩＩＩ族窒化物半導体２２のイオン注入した領域２４（活性化領域２４ｂ）に水素を導入する処理を行う。この処理は、水素パッシベーション処理ともいえる。水素導入処理は、ＩＩＩ族窒化物半導体２２の少なくともイオン注入領域２４を覆う保護膜２８は取除き、イオン注入領域２４を露出させた状態で行うことが好ましい。但し、ＩＩＩ族窒化物半導体２２のうち水素の導入が不要な領域は、図４に示すように、水素が通過しにくいマスク材（例えばＳｉＯ２膜等）３０で予め覆っておくことが好ましい。この結果、イオン注入した領域２４（図３の活性化領域２４ｂ）に水素が導入される。図４において、符号２４ｃで示す領域を水素が導入された領域とする。
【００１４】
このように水素を導入するためには、ＩＩＩ族窒化物半導体２２を、水素原子を構成要素として含む還元性のガス雰囲気中に配置した状態で、所定温度で所定時間、熱処理を行うことが好ましい。具体的には、アンモニア（ＮＨ３）ガス中や、比較的低濃度の水素ガス中で熱処理を行うことが好ましい。この熱処理の温度は、８００℃以上で９５０℃以下（より好ましくは８５０℃以上で９２５℃以下）であることが好ましい。この温度範囲で熱処理すると、その熱がＩＩＩ族窒化物半導体に悪影響を及ぼすことを抑えながら、イオン注入領域２４に水素を効率的に導入できる。水素を導入する工程での熱処理の温度は、活性化熱処理する工程での温度よりも低いことが好ましい。この態様によると、活性化熱処理する工程ではイオン注入したｐ型不純物を効果的に活性化できる一方、水素を導入する工程ではその工程での熱処理の熱がＩＩＩ族窒化物半導体に悪影響を及ぼすことを抑制できる。熱処理の時間は、１０分以上で９０分以下（より好ましくは３０分以上で７０分以下）であることが好ましい。
【００１５】
また、ＩＩＩ族窒化物半導体２２を、プラズマ化した水素を構成要素として含むガス雰囲気中に配置することで、イオン注入領域２４に水素を導入するようにしてもよい。この場合は、特に熱処理を行わなくてもよいという利点がある。
【００１６】
上記のような水素導入処理を行うと、ｐ型不純物と水素の複合体によるアクセプタ準位が形成される。このアクセプタ準位は、ｐ型不純物のみによって形成されるアクセプタ準位に比べて浅い。このように、上記のような水素導入処理を行うと、浅いアクセプタ準位を形成できるので、イオン注入したｐ型不純物の活性化率を高くすることができる。従って、上記製造方法によると、従来は実現が困難であったキャリア濃度の高いｐ型ＩＩＩ族窒化物半導体２４ｃを実現できる。言い換えると、ｐ型ドーピング特性の向上したｐ型ＩＩＩ族窒化物半導体２４ｃを実現できる。
【００１７】
次に、図５に示すように、ｐ型領域である水素導入領域２４ｃ（イオン注入領域２４）を含むＩＩＩ族窒化物半導体２２にデバイス領域３２を形成する。例えば、ｐ型領域２４ｃをエミッタ領域とするトランジスタや、ｐ型領域２４ｃをソース領域とするＭＯＳＦＥＴを形成する。以上により、第１実施形態の半導体装置が製造される。
【００１８】
このように、高キャリア濃度のｐ型領域２４ｃを有するＩＩＩ族窒化物半導体２２を使用してデバイスを形成することで、デバイスの各種特性の向上が期待できる。例えば、電子デバイス（パワーデバイス、高周波デバイス、例えばＭＯＳＦＥＴ等）では、トランジスタ特性や、耐圧特性や、オン抵抗特性の向上等が期待できる。また、光学デバイス（発光ダイオードや半導体レーザ等）では、発光特性や寿命特性の向上等が期待できる。
【００１９】
（第２実施形態） 本発明の第２実施形態のｐ型ＩＩＩ族窒化物半導体を有する半導体装置の製造方法を説明する。第２実施形態の製造方法は、図１〜図４を参照して説明した工程までは、第１実施形態と同様である。図４に示す工程の後、図６に示すように、ＩＩＩ族窒化物半導体２２上に、さらにＩＩＩ族窒化物半導体３４をＭＯＣＶＤ法等によってエピタキシャル成長させる。次に、図７に示すように、ｐ型領域２４ｃを含む下側のＩＩＩ族窒化物半導体２２と、上側のＩＩＩ族窒化物半導体３４にデバイス領域３６を形成する。以上により、第２実施形態の半導体装置が製造される。
【００２０】
【実施例】次に、本発明の実施例のｐ型ＧａＮ領域の製造方法を説明する。この実施例は、第１実施形態の図１〜図４を参照して説明した部分に対応する。
まず、図１に示すように、Ａｌ２Ｏ３基板２０上に、ＭＯＣＶＤ法によって、アンドープのＧａＮ膜２２を２μｍ成長させた（ヘテロエピタキシャル成長）。この結果得られたものをサンプル１とする。サンプル１は、図１の状態に対応する。
【００２１】
次に、図２に示すように、成長させたＩＩＩ族窒化物半導体２２に、Ｂｅ＋のみをイオン注入した。この結果得られたものをサンプル２Ａとする。また、成長させたＩＩＩ族窒化物半導体２２に、Ｂｅ＋とＯ＋をイオン注入した。この結果得られたものをサンプル２Ｂとする。サンプル２Ａと２Ｂは、図２の状態に対応する。なお、このイオン注入は、ＧａＮ膜２２のうちイオン注入が不要な領域をマスク材（Ｎｉ）２６で覆った状態で行った。Ｂｅ＋のみイオン注入する場合も、Ｂｅ＋とＯ＋をイオン注入する場合も、Ｂｅ＋については加速エネルギーを異ならせて３回イオン注入した。また、Ｂｅ＋とＯ＋をイオン注入する場合に、Ｏ＋については加速エネルギーを異ならせて６回イオン注入した。このように同じ元素を複数回に分けてイオン注入したのは、所望の濃度分布が得られるようにするためである。具体的には、各元素について、表面から０．３５μｍの位置のドープ量が２×１０１９ｃｍ−３となるようにイオン注入した。
【００２２】
次に、サンプル２Ａと２Ｂに注入されたイオンの活性化熱処理を１０５０℃で５分間、窒素ガス中で行った。サンプル２Ａ、２Ｂを活性化熱処理したものをそれぞれサンプル３Ａ、３Ｂとする。この熱処理は、図３に示すように、ＩＩＩ族窒化物半導体２２の表面全体をＳｉＯ２膜２８で覆った状態で行った。サンプル３Ａ、３Ｂは、図３の状態に対応する。
【００２３】
図８は、サンプル２Ａ、２Ｂ、３Ａ、３ＢのＢｅの濃度分布を示す。図９は、サンプル２Ｂ、３Ｂの酸素（Ｏ）の濃度分布を示す。図８と図９の縦軸はそれぞれＢｅと酸素の濃度を示し、横軸はＧａＮ膜２２の表面からの深さを示す。図８と図９の濃度分布はＳＩＭＳ分析（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：二次質量イオン分析）により得たものである。
【００２４】
図８と図９の点線と実線で示すグラフは、ＴＲＩＭ（ＴＲａｎｓｐｏｒｔ ｏｆ Ｉｏｎ ｉｎ Ｍａｔｔｅｒ）によるシミュレーションで求めた計算値である。ＴＲＩＭとは、注入したイオンの分布を計算するためのソフトである。点線で示す各グラフは、複数回に分けてイオン注入したときの各回のイオンの分布を示す。実線で示すグラフは、点線で示すグラフ群を合計したものである。図８のサンプル２Ａ、２Ｂ、３Ａ、３Ｂと、図９のサンプル２Ｂ、３Ｂのいずれの濃度分布も、ＧａＮ膜２２の表面からの深さが浅い領域では、ＴＲＩＭによるシミュレーションで求めた計算値と概ね一致していることがわかる。
【００２５】
図１０は、サンプル３Ａと３Ｂについて、イオン注入領域のシートキャリア濃度と熱処理温度の関係を示す。このシートキャリア濃度は、電子が価電子帯からアクセプタに移動することで価電子帯に生じたホールの量を示す。図１０の下側のグラフはサンプル３Ａのものであり、上側のグラフはサンプル３Ｂのものである。なお、図１０のシートキャリア濃度は、活性化熱処理後にサンプルを設置した空間の温度（以下では「設置空間温度」という）が、室温（約２０℃程度）の場合の濃度である。図１０の点線Ｍで囲った範囲（活性化熱処理の温度が９７５℃以上で１０７５℃以下の範囲）はｐ型化していると推定される範囲である。熱処理の温度が１０００℃と１０５０℃のシートキャリア濃度は実験で求められており、ｐ型化していることが確認されている。よって、少なくとも１０００℃以上１０５０℃以下の範囲では確実にｐ型化しているといえる。また、サンプル３Ａよりもサンプル３Ｂの方が、シートキャリア濃度が高くなっており、よりｐ型化していることがわかる。なお、熱処理の温度が９５０℃と１１００℃の場合は、ｎ型化していた。
【００２６】
本実施例では、サンプルのアクセプタ準位の深さを調べるためにアドミッタンス法を用いた。アドミッタンス法とは、調査対象（サンプル）に角周波数ω（周波数ｆ）の微小なＡＣ電圧を印加したときに得られるＡＣコンダクタンスＧ（ω）をωで割ったものＧ（ω）／ω（アドミッタンス・シグナル）と、設置空間温度Ｔを利用して、アクセプタ準位の深さを求める手法である。本実施例では、サンプルに金属電極を接続してショットキー接合を形成した状態で、その金属電極からＡＣ電圧を印加した。
【００２７】
図１１は、サンプル３Ａと３Ｂについて、活性化熱処理の温度を１０５０℃とした場合のアドミッタンス・シグナルＧ／ωと設置空間温度Ｔの関係を示す。なお、設置空間温度Ｔの単位はＫとしている。図１１の上段がサンプル３Ａのものであり、下段がサンプル３Ｂのものである。本実施例では、印加するＡＣ電圧の周波数ｆを１〜１０ｋＨｚの範囲で約１ｋＨｚずつ増加させた場合のそれぞれのアドミッタンス・シグナルＧ／ωを求めた。
【００２８】
図１１の上段（サンプル３Ａ）と下段（サンプル３Ｂ）のグラフの両方ともに、アドミッタンス・シグナルＧ／ωにピーク値がみられる。図１１の上段と下段の符号Ｐは、一例として周波数が約１ｋＨｚの場合のピーク値を指している。このピーク値自体は、ｐ型不純物の濃度と相関関係がある。また、アドミッタンス・シグナルＧ／ωがピーク値となる設置空間温度Ｔが低いほど、アクセプタ準位が浅いことを示す。図１１の上段よりも下段の方が、アドミッタンス・シグナルＧ／ωのピーク値となる設置空間温度Ｔが低くなっている。このことは、サンプル３Ａよりもサンプル３Ｂの方が、アクセプタ準位が浅いことを示す。
【００２９】
図１２は、ホールの熱放出速度ｅｐのアレニウス・プロットを示す。これは、図１１のグラフに基づいて求めたものである。具体的には、例えば周波数ｆの１つ（ｆ１とする）がピーク値となる設置空間温度Ｔを求める。これをＴ１とする。ホールの熱放出速度ｅｐと周波数ｆの間には、ｅｐ＝２πｆ／１．９８という関係がある。よって、この関係を利用して図１２の縦軸ｅｐ／Ｔ１ ２＝（２πｆ１／１．９８）／Ｔ１ ２を求める。また、横軸の１０００／Ｔ１を求める。これにより、周波数ｆ１における図１２の縦軸の値と横軸の値が求まるので、この点をプロットする。この作業を各周波数について行うことで、図１２に示すような点群をプロットできる。そして、この点群を近似的に結ぶ直線を求める。この直線の傾きはアクセプタ準位（活性化エネルギー）を示す。図１２に示す直線の傾きから、アクセプタ準位は、サンプル３Ａについては約２４０ｍｅＶであり、サンプル３Ｂについては約１６３ｍｅＶという結果が得られた。このことから、サンプル３Ａに比べてサンプル３Ｂの方がアクセプタ準位がだいぶ浅くなっていることがわかる。
【００３０】
次に、アンモニア（ＮＨ３）ガス中にサンプル３Ｂを配置した状態で、９００℃で６０分間の熱処理（水素導入処理）を行った。この熱処理は、図３に示すＳｉＯ２膜２８を取除いた状態で行った。但し、この熱処理は、ＧａＮ膜２２のうち水素の導入が不要な領域をマスク材（ＳｉＯ２）３０で覆った状態で行った。この結果得られたものをサンプル４Ｂとする。サンプル４Ｂは、図４の状態に対応する。
【００３１】
図１３は、サンプル４Ｂの水素の濃度分布を示す。また、図１３には、先に図８に示したサンプル３ＢのＢｅの濃度分布も再度示す。図１３の濃度分布はＳＩＭＳ分析により得たものである。図１３の範囲Ｗに示すように、ＧａＮ膜２２の表面から比較的浅い領域であって、Ｂｅが高濃度にイオン注入された領域に、水素も高濃度に導入されていることがわかる。
【００３２】
図１４は、サンプル４Ｂのアドミッタンス・シグナルと設置空間温度の関係を示す。図１４のグラフには、図１１の下段（サンプル３Ｂ）のグラフに形成されていたようなピークＰ１に加えて、より設置空間温度が低い側にもピークＰ２が形成されている。このような、より設置空間温度が低い側のピークの存在は、サンプル４Ｂの場合には、新たに浅いアクセプタ準位が形成されたことを示している。先に述べたように、アドミッタンス・シグナルがピークとなる設置空間温度が低くなるほど、アクセプタ準位が浅くなるからである。より設置空間温度が低い側のピークは、低く緩やかなピークであるため、一見するとあまり意味がないもののようにみえるが、実際には、このようなピークが形成されたことは、非常に浅いアクセプタ準位が形成されたことを示している。
なお、図１４において、設置空間温度が高い側でアドミッタンス・シグナルが非常に大きくなっているのは、ショットキー接合部で漏れ電流が生じていることを示している。
【００３３】
図１４のグラフから、アレニウス・プロット（図１２参照）を求め、このアレニウス・プロットからサンプル４Ｂで新たに形成されたアクセプタ準位を求めたとすると、７５〜１１０ｍｅＶであると推定される。この新たに形成されたアクセプタ準位の深さは、ＧａＮのアクセプタ準位としては非常に浅い。このため、ｐ型不純物の活性化率を大幅に高くすることができる。従って、非常にキャリア濃度の高いｐ型ＩＩＩ族窒化物半導体を実現できる。
【００３４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記実施形態では、活性化熱処理の後に、水素を導入する処理を行う例を示したが、水素を導入する処理の後に、活性化熱処理を行うようにしてもよい。
【００３５】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図１】本発明の第１実施形態の半導体装置の製造方法の説明図を示す（１）。
【図２】本発明の第１実施形態の半導体装置の製造方法の説明図を示す（２）。
【図３】本発明の第１実施形態の半導体装置の製造方法の説明図を示す（３）。
【図４】本発明の第１実施形態の半導体装置の製造方法の説明図を示す（４）。
【図５】本発明の第１実施形態の半導体装置の製造方法の説明図を示す（５）。
【図６】本発明の第２実施形態の半導体装置の製造方法の説明図を示す（１）。
【図７】本発明の第２実施形態の半導体装置の製造方法の説明図を示す（２）。
【図８】サンプル２Ａ、２Ｂ、３Ａ、３ＢのＢｅの濃度分布を示す。
【図９】サンプル２Ｂ、３Ｂの酸素の濃度分布を示す。
【図１０】サンプル３Ａと３Ｂについて、イオン注入領域のシートキャリア濃度と熱処理温度の関係を示す。
【図１１】サンプル３Ａと３Ｂについて、アドミッタンス・シグナルＧ／ωと熱処理後にサンプルを配置した空間の温度（設置空間温度）Ｔの関係を示す。
【図１２】ホールの熱放出速度ｅｐのアレニウス・プロットを示す。
【図１３】サンプル４Ｂの水素と、サンプル３ＢのＢｅの濃度分布を示す。
【図１４】サンプル４Ｂについて、アドミッタンス・シグナルと設置空間温度の関係を示す。
【符号の説明】
２０：基板
２２：ＩＩＩ族窒化物半導体
２４：イオン注入領域
３２：デバイス領域
Claims (10)
- ＩＩＩ族窒化物半導体に、ｐ型不純物としてベリリウム、マグネシウム、カルシウムの中から選択される少なくとも１つをイオン注入する工程と、
前記ＩＩＩ族窒化物半導体に前記イオン注入したｐ型不純物を活性化熱処理する工程と、
前記ＩＩＩ族窒化物半導体のうち前記イオン注入した領域に水素を導入する工程を有するｐ型ＩＩＩ族窒化物半導体の製造方法。 - 前記イオン注入する工程では、前記ｐ型不純物に加えて、窒素、酸素、リン、炭素の中から選択される少なくとも１つをイオン注入することを特徴とする請求項１に記載のｐ型ＩＩＩ族窒化物半導体の製造方法。
- 前記イオン注入する工程では、ｐ型不純物としてベリリウムをイオン注入することを特徴とする請求項１又は２に記載のｐ型ＩＩＩ族窒化物半導体の製造方法。
- 前記活性化熱処理する工程での熱処理の温度は、９７５℃以上で１０７５℃以下であることを特徴とする請求項１〜３のいずれかに記載のｐ型ＩＩＩ族窒化物半導体の製造方法。
- 前記水素を導入する工程は、前記ＩＩＩ族窒化物半導体を、水素原子を構成要素として含むガス雰囲気中に配置した状態で熱処理する工程であることを特徴とする請求項１〜４のいずれかに記載のｐ型ＩＩＩ族窒化物半導体の製造方法。
- 前記水素を導入する工程での熱処理の温度は、８００℃以上で９５０℃以下であることを特徴とする請求項５に記載のｐ型ＩＩＩ族窒化物半導体の製造方法。
- 前記水素を導入する工程での熱処理の温度は、前記活性化熱処理する工程での熱処理の温度よりも低いことを特徴とする請求項５又は６に記載のｐ型ＩＩＩ族窒化物半導体の製造方法。
- 前記水素を導入する工程は、前記ＩＩＩ族窒化物半導体を、プラズマ化した水素を構成要素として含むガス雰囲気中に配置する工程であることを特徴とする請求項１〜４のいずれかに記載のｐ型ＩＩＩ族窒化物半導体の製造方法。
- 前記活性化熱処理する工程を前記ＩＩＩ族窒化物半導体のうち前記イオン注入領域を保護膜で覆った状態で行う一方、前記水素を導入する工程を前記イオン注入領域を露出させた状態で行うことを特徴とする請求項１〜８のいずれかに記載のｐ型ＩＩＩ族窒化物半導体の製造方法。
- 請求項１〜９のいずれかに記載の製造方法によって製造されたｐ型ＩＩＩ族窒化物半導体を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003150327A JP2004356257A (ja) | 2003-05-28 | 2003-05-28 | ｐ型ＩＩＩ族窒化物半導体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003150327A JP2004356257A (ja) | 2003-05-28 | 2003-05-28 | ｐ型ＩＩＩ族窒化物半導体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004356257A true JP2004356257A (ja) | 2004-12-16 |
Family
ID=34046159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003150327A Pending JP2004356257A (ja) | 2003-05-28 | 2003-05-28 | ｐ型ＩＩＩ族窒化物半導体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004356257A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009170604A (ja) * | 2008-01-15 | 2009-07-30 | Sumitomo Electric Ind Ltd | ｐ型窒化ガリウム系半導体領域を形成する方法 |
| JP2009246033A (ja) * | 2008-03-28 | 2009-10-22 | Furukawa Electric Co Ltd:The | 半導体装置の製造方法 |
| JP2014041917A (ja) * | 2012-08-22 | 2014-03-06 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法 |
| WO2015190406A1 (ja) * | 2014-06-10 | 2015-12-17 | 株式会社サイオクス | 半導体積層構造およびその製造方法 |
| JP2017212407A (ja) * | 2016-05-27 | 2017-11-30 | 株式会社豊田中央研究所 | 半導体基板と、その調整方法と、半導体装置 |
| US9905432B2 (en) | 2015-03-24 | 2018-02-27 | Toyoda Gosei Co., Ltd. | Semiconductor device, method for manufacturing the same and power converter |
| JP2018170334A (ja) * | 2017-03-29 | 2018-11-01 | 豊田合成株式会社 | 半導体装置の製造方法 |
| JP2019079930A (ja) * | 2017-10-24 | 2019-05-23 | 富士電機株式会社 | ＧａＮ系半導体装置の製造方法およびＧａＮ系半導体装置 |
| JP2019106456A (ja) * | 2017-12-12 | 2019-06-27 | 株式会社豊田中央研究所 | Ｉｉｉ族窒化物半導体基板 |
| JP2020025056A (ja) * | 2018-08-08 | 2020-02-13 | 株式会社アルバック | Ｉｉｉ族窒化物半導体の製造方法およびイオン注入装置 |
| US10636663B2 (en) | 2017-03-29 | 2020-04-28 | Toyoda Gosei Co., Ltd. | Method of manufacturing semiconductor device including implanting impurities into an implanted region of a semiconductor layer and annealing the implanted region |
| JP2020155470A (ja) * | 2019-03-18 | 2020-09-24 | 国立大学法人東海国立大学機構 | 窒化物半導体装置の製造方法 |
| JP2021068722A (ja) * | 2019-10-17 | 2021-04-30 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| EP3836193A1 (fr) * | 2019-12-12 | 2021-06-16 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Procédé de réalisation d'une couche semiconductrice dopée |
| JP7389543B2 (ja) | 2018-04-02 | 2023-11-30 | 富士電機株式会社 | 窒化物半導体装置 |
| JP7404703B2 (ja) | 2019-08-09 | 2023-12-26 | 富士電機株式会社 | 窒化物半導体装置の製造方法及び窒化物半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176004A (ja) * | 2000-12-08 | 2002-06-21 | Toyota Central Res & Dev Lab Inc | Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子 |
-
2003
- 2003-05-28 JP JP2003150327A patent/JP2004356257A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176004A (ja) * | 2000-12-08 | 2002-06-21 | Toyota Central Res & Dev Lab Inc | Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子 |
Non-Patent Citations (2)
| Title |
|---|
| JPN6009018845, Ｋｅｎｔ ＤＧ， ｅｔ ａｌ．, ""Ｃｏ−ｉｍｐｌａｎｔａｔｉｏｎ ｏｆ Ｂｅ＋Ｏ ａｎｄ Ｍｇ＋Ｏ ｉｎｔｏ ＧａＮ"", ＪＯＵＲＮＡＬ ＯＦ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ, 20011015, Ｖｏｌ． ９０， Ｎｏ． ８, ｐｐ． ３７５０−３７５３ * |
| JPN6009018846, Ｗａｍｐｌｅｒ ＷＲ， ｅｔ ａｌ．, ""Ｌａｔｔｉｃｅ ｌｏｃａｔｉｏｎ ｏｆ ｈｙｄｒｏｇｅｎ ｉｎ Ｍｇ ｄｏｐｅｄ ＧａＮ"", ＪＯＵＲＮＡＬ ＯＦ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ, 20010701, Ｖｏｌ． ９０， Ｎｏ． １, ｐｐ． １０８−１１７ * |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009170604A (ja) * | 2008-01-15 | 2009-07-30 | Sumitomo Electric Ind Ltd | ｐ型窒化ガリウム系半導体領域を形成する方法 |
| JP2009246033A (ja) * | 2008-03-28 | 2009-10-22 | Furukawa Electric Co Ltd:The | 半導体装置の製造方法 |
| JP4532574B2 (ja) * | 2008-03-28 | 2010-08-25 | 古河電気工業株式会社 | 半導体装置の製造方法 |
| JP2014041917A (ja) * | 2012-08-22 | 2014-03-06 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法 |
| WO2015190406A1 (ja) * | 2014-06-10 | 2015-12-17 | 株式会社サイオクス | 半導体積層構造およびその製造方法 |
| JP2015233097A (ja) * | 2014-06-10 | 2015-12-24 | 株式会社サイオクス | 半導体積層構造およびその製造方法 |
| US9899570B2 (en) | 2014-06-10 | 2018-02-20 | Sumitomo Chemical Company, Limited | Semiconductor multilayer structure and method of manufacturing the same |
| US9905432B2 (en) | 2015-03-24 | 2018-02-27 | Toyoda Gosei Co., Ltd. | Semiconductor device, method for manufacturing the same and power converter |
| JP2017212407A (ja) * | 2016-05-27 | 2017-11-30 | 株式会社豊田中央研究所 | 半導体基板と、その調整方法と、半導体装置 |
| JP2018170334A (ja) * | 2017-03-29 | 2018-11-01 | 豊田合成株式会社 | 半導体装置の製造方法 |
| US10636663B2 (en) | 2017-03-29 | 2020-04-28 | Toyoda Gosei Co., Ltd. | Method of manufacturing semiconductor device including implanting impurities into an implanted region of a semiconductor layer and annealing the implanted region |
| JP2019079930A (ja) * | 2017-10-24 | 2019-05-23 | 富士電機株式会社 | ＧａＮ系半導体装置の製造方法およびＧａＮ系半導体装置 |
| JP7024319B2 (ja) | 2017-10-24 | 2022-02-24 | 富士電機株式会社 | ＧａＮ系半導体装置の製造方法およびＧａＮ系半導体装置 |
| JP2019106456A (ja) * | 2017-12-12 | 2019-06-27 | 株式会社豊田中央研究所 | Ｉｉｉ族窒化物半導体基板 |
| US10868124B2 (en) | 2017-12-12 | 2020-12-15 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Group III nitride semiconductor substrate |
| JP7389543B2 (ja) | 2018-04-02 | 2023-11-30 | 富士電機株式会社 | 窒化物半導体装置 |
| JP2020025056A (ja) * | 2018-08-08 | 2020-02-13 | 株式会社アルバック | Ｉｉｉ族窒化物半導体の製造方法およびイオン注入装置 |
| JP7249586B2 (ja) | 2019-03-18 | 2023-03-31 | 国立大学法人東海国立大学機構 | 窒化物半導体装置の製造方法 |
| JP2020155470A (ja) * | 2019-03-18 | 2020-09-24 | 国立大学法人東海国立大学機構 | 窒化物半導体装置の製造方法 |
| JP7404703B2 (ja) | 2019-08-09 | 2023-12-26 | 富士電機株式会社 | 窒化物半導体装置の製造方法及び窒化物半導体装置 |
| JP2021068722A (ja) * | 2019-10-17 | 2021-04-30 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| JP7362410B2 (ja) | 2019-10-17 | 2023-10-17 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| EP3836193A1 (fr) * | 2019-12-12 | 2021-06-16 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Procédé de réalisation d'une couche semiconductrice dopée |
| FR3104808A1 (fr) * | 2019-12-12 | 2021-06-18 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de réalisation d'une couche semiconductrice dopée |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6047995B2 (ja) | Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法 | |
| US9269577B2 (en) | Method for manufacturing nitride semiconductor device | |
| JP2004356257A (ja) | ｐ型ＩＩＩ族窒化物半導体の製造方法 | |
| JP5358955B2 (ja) | ｐ型窒化ガリウム系半導体領域を形成する方法 | |
| JP6113298B2 (ja) | 半導体装置の製造方法、および、半導体装置 | |
| JP2004247545A (ja) | 半導体装置及びその製造方法 | |
| JP2018528614A (ja) | Ｉｉｉ族窒化物材料半導体構造における寄生チャネルの軽減 | |
| US9496348B2 (en) | Method for doping a GaN-base semiconductor | |
| US11062907B2 (en) | Nitride semiconductor device | |
| US20010046757A1 (en) | Method for fabricating semiconductor device | |
| US20080122001A1 (en) | Integrated circuit having doped semiconductor body and method | |
| JP2007305630A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2009094337A (ja) | 半導体素子の製造方法 | |
| CN115692181A (zh) | 在碳化硅（SiC）衬底上制造欧姆接触的方法 | |
| JP2008034464A (ja) | 半導体装置の製造方法 | |
| JP6639384B2 (ja) | ヘテロ接合トランジスタに通常は妨げられる注入領域を形成する方法 | |
| CN111902911B (zh) | 半导体外延晶片的制造方法以及半导体器件的制造方法 | |
| JP2007173744A (ja) | ｎ型窒化アルミニウムの製造方法及び半導体素子 | |
| US9852925B2 (en) | Method of manufacturing semiconductor device | |
| JP2013058626A (ja) | 半導体基板の製造方法及び半導体装置 | |
| JP2019040952A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US10490408B2 (en) | Method for manufacturing semiconductor device | |
| CN111211054A (zh) | 用于制造半导体器件的方法 | |
| JP2003124515A (ja) | 窒化物系化合物半導体の製造方法及び半導体素子 | |
| JP2015053340A (ja) | 窒化物系化合物半導体素子、および、窒化物系化合物半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100713 |