JP2018528614A - Ｉｉｉ族窒化物材料半導体構造における寄生チャネルの軽減 - Google Patents

Ｉｉｉ族窒化物材料半導体構造における寄生チャネルの軽減 Download PDF

Info

Publication number
JP2018528614A
JP2018528614A JP2018512419A JP2018512419A JP2018528614A JP 2018528614 A JP2018528614 A JP 2018528614A JP 2018512419 A JP2018512419 A JP 2018512419A JP 2018512419 A JP2018512419 A JP 2018512419A JP 2018528614 A JP2018528614 A JP 2018528614A
Authority
JP
Japan
Prior art keywords
substrate
region
semiconductor structure
nitride material
species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018512419A
Other languages
English (en)
Inventor
クラーセン ロバーツ、ジョン
クラーセン ロバーツ、ジョン
ジェイ． リンティカム、ケビン
ジェイ． リンティカム、ケビン
ダブリュ． ハンソン、アレン
ダブリュ． ハンソン、アレン
ダブリュ．ジュニア クック、ジェームズ
ダブリュ．ジュニア クック、ジェームズ
Original Assignee
メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド
メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド, メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド filed Critical メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド
Publication of JP2018528614A publication Critical patent/JP2018528614A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本明細書において、ＩＩＩ族窒化物材料領域及びシリコン含有基板を含む材料構造を含むＩＩＩ族窒化物材料が一般に記載される。特定の実施形態は、窒化ガリウム材料並びに窒化ガリウム材料領域及びシリコン含有基板を含む材料構造に関する。

Description

窒化ガリウム材料及びシリコンを含む基板を含む関連する材料構造を含め、ＩＩＩ族窒化物材料が一般に記載される。
ＩＩＩ族窒化物材料は、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、及びそれらの各合金（例えば、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ、及びＡｌＩｎＮ）を含む。特に、窒化ガリウム材料は、窒化ガリウム（ＧａＮ）並びに窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、及び窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）等のその合金を含む。これらの材料は、高エネルギー電子遷移を発生させる比較的広い直接バンドギャップを有する半導体化合物である。そのような電子遷移は、青色光を効率的に発する能力及び高周波数において信号を送信する能力等を含め、幾つかの魅力的な特性を有する窒化ガリウム材料を生じさせることができる。
多くの用途において、ＩＩＩ族窒化物材料は、通常、基板上にヘテロエピタキシャル成長する。しかし、ＩＩＩ族窒化物材料（例えば、窒化ガリウム材料）と多くの基板材料との特性の相違が問題を呈することがある。例えば、窒化ガリウム材料（例えば、ＧａＮ）は、多くの基板材料、特にシリコンと異なる熱膨張係数（すなわち熱膨張率）及び格子定数を有する。これらの相違は、シリコン上にヘテロエピタキシャル成長する窒化ガリウム材料層にクラック及び／又は他のタイプの欠陥の形成に繋がるおそれがある。幾つかの方法では、遷移層を用いてこれらの相違の影響を軽減して、シリコン上に高品質窒化ガリウム材料を成長させる。しかし、これらの相違（及び他の相違）は、シリコン基板上に形成される窒化ガリウム材料を含む構造及びデバイスの性能及び商業化を制限してきた。
ＩＩＩ族窒化物材料（例えば、窒化ガリウム材料）は、高周波数（例えば、ＲＦ及び電力管理）デバイス用途において研究されている。エネルギーが、望ましくないメカニズム（例えば、寄生損失及び容量結合）を通して高周波数デバイスから散逸する場合、デバイスの性能が損なわれるおそれがある。これらのいわゆる寄生損失は、出力電力、切り替え速度、電力利得、及び効率を下げるおそれがある。したがって、一般に、高周波数（及び他のタイプの）ＲＦ及び電力管理デバイスにおいて寄生損失を制限することが望ましい。
本明細書において、ＩＩＩ族窒化物材料領域及びシリコン含有基板を含む材料構造を含め、ＩＩＩ族窒化物材料が一般に記載される。特定の実施形態は、窒化ガリウム材料並びに窒化ガリウム材料領域及びシリコン含有基板を含む材料構造に関する。本発明の趣旨は、幾つかの場合、相互に関連する製品、特定の問題に対する代替の解決策、並びに／又は１つ若しくは複数のシステム及び／若しくは物品の複数の異なる使用を含む。
特定の実施形態は半導体構造に関する。幾つかの実施形態は、半導体構造を形成する方法に関する。
特定の実施形態によれば、半導体構造は、シリコンを含む基板と、基板の表面領域にわたり配置されるＩＩＩ族窒化物材料領域とを含み、基板の表面領域は、低伝導寄生チャネルを含むか、又は基板は、寄生チャネルを有さず、及び基板の少なくとも領域は、少なくとも約１０１９／ｃｍ３の濃度で５未満の相対原子質量を有する少なくとも１つの種を含む。
幾つかの実施形態において、半導体構造を形成する方法は、シリコンを含む基板に５未満の相対原子質量を有する種を注入して、寄生チャネルを含まないか、又は低伝導寄生チャネルを含む表面領域を生成することであって、注入ステップ中、種の少なくとも一部は、ＩＩＩ族窒化物材料領域を通して注入される、生成することを含む。
半導体構造を形成する方法は、幾つかの実施形態によれば、ＩＩＩ族窒化物材料領域と、シリコンを含む基板とを含む構造に５未満の相対原子質量を有する種を注入することを含み、種の少なくとも一部は、ＩＩＩ族窒化物材料領域を通して注入されずに、基板を通して注入され、及び種を注入することは、寄生チャネルを含まないか、又は低伝導寄生チャネルを含む表面領域を生成する。
特定の実施形態において、本半導体構造は、シリコンを含む基板と、基板の表面領域にわたり配置されるＩＩＩ族窒化物材料領域とを含み、基板は、ｐ型ドーパント濃度プロファイルを定義する少なくとも１つのｐ型ドーパントを含み、及び基板は、ｐ型ドーパント濃度プロファイルに実質的に一致するｎ型ドーパント濃度プロファイルを定義する少なくとも１つのｎ型ドーパントを含む。
半導体構造を形成する方法は、特定の実施形態によれば、ＩＩＩ族窒化物材料領域と、シリコンを含む基板とを含む半導体構造にカウンタードーパントを注入することであって、それにより、カウンタードーパントの濃度プロファイルは、基板内に存在する第２のドーパントの濃度プロファイルに実質的に一致する、注入することを含む。
本半導体構造は、幾つかの実施形態によれば、シリコンと、外部種と結合されるか、又は外部種と反応可能な少なくとも１つの活性種とを含む基板と、基板の表面領域にわたり配置されるＩＩＩ族窒化物材料領域とを含み、活性種の濃度は、少なくとも約１０１９／ｃｍ３である。
特定の実施形態において、半導体構造を形成する方法は、シリコンを含む基板の表面領域にわたりＩＩＩ族窒化物材料領域を形成することであって、それにより、ＩＩＩ族窒化物材料領域の形成中、基板内の種は、基板に接触する外部種の少なくとも一部と反応する、形成することを含む。
幾つかの実施形態によれば、本半導体構造は、シリコンを含み、且つ１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む基板と、基板の上に配置される低温ＡｌＮ領域と、基板の上に配置される高温ＡｌＮ領域と、低温ＡｌＮ領域の上及び高温ＡｌＮ領域の上に配置されるＩＩＩ族窒化物材料領域とを含む。
半導体構造を形成する方法は、特定の実施形態において、シリコンを含み、且つ１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む基板の上に第１のＡｌＮ領域を形成することであって、第１のＡｌＮ領域が形成される環境の温度は、約７００℃〜約９５０℃である、形成することと、基板の上に第２のＡｌＮ領域を形成することであって、第２のＡｌＮ領域が形成される環境の温度は、約９５０℃〜約１１５０℃である、形成することと、第１のＡｌＮ領域の上及び第２のＡｌＮ領域の上にＩＩＩ族窒化物材料領域を形成することとを含む。
本半導体構造は、幾つかの実施形態によれば、シリコンを含み、且つ１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む基板と、基板の表面にわたり配置される、希土類酸化物及び／又は希土類窒化物を含む拡散バリア領域と、希土類酸化物及び／又は希土類窒化物を含む拡散バリア領域にわたり配置されるＩＩＩ族窒化物材料領域とを含む。
半導体構造を形成する方法は、特定の実施形態によれば、シリコンを含む基板にわたり、希土類酸化物及び／又は希土類窒化物を含む拡散バリア領域を形成することであって、基板は、１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む、形成することと、希土類酸化物及び／又は希土類窒化物を含む拡散バリア領域にわたりＩＩＩ族窒化物材料領域を形成することとを含む。
特定の実施形態において、本半導体構造は、シリコンを含み、且つ１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む基板と、基板の表面にわたり配置される、炭化ケイ素を含む拡散バリア領域と、炭化ケイ素を含む拡散バリア領域にわたり配置されるＩＩＩ族窒化物材料領域とを含む。
幾つかの実施形態において、半導体構造を形成する方法は、シリコンを含む基板にわたり、炭化ケイ素を含む拡散バリア領域を形成することであって、基板は、１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む、形成することと、炭化ケイ素を含む拡散バリア領域にわたりＩＩＩ族窒化物材料領域を形成することとを含む。
本半導体構造は、幾つかの実施形態によれば、シリコンを含み、且つ１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む基板と、基板の表面にわたり配置される、二ホウ化元素を含む拡散バリア領域と、拡散バリア領域にわたり配置されるＩＩＩ族窒化物材料領域とを含む。
特定の実施形態において、半導体構造を形成する方法は、シリコンを含む基板にわたり、二ホウ化元素を含む拡散バリア領域を形成することであって、基板は、１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む、形成することと、拡散バリア領域にわたりＩＩＩ族窒化物材料領域を形成することとを含む。
特定の実施形態によれば、本半導体構造は、シリコンを含む基板と、基板の表面領域にわたり配置されるＩＩＩ族窒化物材料領域と、基板の少なくとも１つの横次元にわたり空間的に画定されるパターンで基板の表面領域内に配置される注入種であって、少なくとも約１０１９／ｃｍ３の濃度で基板の表面領域の少なくとも一部内に存在する、注入種とを含む。
半導体構造を形成する方法は、幾つかの実施形態によれば、シリコンを含む基板の表面領域に種を注入することであって、それにより、注入種は、基板の少なくとも１つの横次元にわたり空間的に画定されるパターンを形成する、注入することを含み、注入ステップ中、種の少なくとも一部は、ＩＩＩ族窒化物材料領域を通して注入され、及び注入ステップ後、注入種は、少なくとも約１０１９／ｃｍ３の濃度で基板の表面領域の少なくとも一部内に存在する。
幾つかの実施形態によれば、本半導体構造は、シリコンを含む基板と、基板の表面領域にわたり配置されるＩＩＩ族窒化物材料領域と、基板の少なくとも１つの横次元にわたり空間的に画定される第１のパターンで基板の表面領域内に配置される第１の注入種と、基板の少なくとも１つの横次元にわたり空間的に画定される第２のパターンでＩＩＩ族窒化物材料領域内に配置される第２の注入種とを含む。
半導体構造を形成する方法は、幾つかの実施形態によれば、シリコンを含む基板と、基板にわたり配置されるＩＩＩ族窒化物材料領域とを含む半導体構造に第１の種及び第２の種を注入することを含み、第１の種は、第１の種が基板の少なくとも１つの横次元にわたり空間的に画定されるパターンを形成するように基板の表面領域に注入され、及び第２の種は、第２の種がＩＩＩ族窒化物材料領域の少なくとも１つの横次元にわたり空間的に画定されるパターンを形成するようにＩＩＩ族窒化物材料領域に注入される。
本発明の他の利点及び新規特徴は、添付図と併せて考慮される場合、本発明の種々の非限定的な実施形態の以下の詳細な説明から明らかになる。本明細書及び参照により援用される文献が競合及び／又は一貫しない開示を含む場合、本明細書が優先されるものとする。
本発明の非限定的な実施形態は、概略的であり、一定の縮尺で描かれることが意図されない添付図を参照して例として説明される。図中、示される同一又は略同一の各構成要素は、通常、１つの番号で表される。明確にするために、当業者が本発明を理解できるようにするために図が必要ない場合、あらゆる図であらゆる構成要素が記されるわけではなく、また、本発明の各実施形態のあらゆる構成要素が示されるわけでもない。
特定の実施形態による半導体構造の断面概略図である。 特定の実施形態による、任意選択的な拡散バリア領域を含む半導体構造の断面概略図である。 幾つかの実施形態による複数層の拡散バリア領域の断面概略図である。 幾つかの実施形態による複数層のＩＩＩ族窒化物材料領域の断面概略図である。 特定の実施形態による複数層のＩＩＩ族窒化物材料デバイス領域の断面概略図である。 幾つかの実施形態による、トランジスタを含む半導体構造の断面概略図である。 特定の実施形態による、任意選択的な拡散バリア層及びトランジスタを含む半導体構造の断面概略図である。 特定の実施形態による、トランジスタを含む半導体構造の上面概略図である。 図２Ｃに示される半導体構造の側面断面概略図である。 図２Ｃに示される半導体構造の一部の側面断面概略図である。 幾つかの実施形態による、半導体構造への種の移送を示す断面概略図である。 特定の実施形態による、ＩＩＩ族窒化物材料領域内に複数の層を含む半導体構造への種の移送を示す断面概略図である。 特定の実施形態による、注入マスクを含む、トランジスタを含む半導体構造の上面概略図である。 図３Ｃに示される半導体構造の側面断面概略図である。 図３Ｃに示される半導体構造の一部の側面断面概略図である。 特定の実施形態による、注入マスクを含む、トランジスタを含む半導体構造の上面概略図を示す。 図３Ｆに示される半導体構造の側面断面概略図である。 図３Ｆに示される半導体構造の一部の側面断面概略図である。 特定の実施形態による、複数のトランジスタを含む半導体構造の上面概略図である。 図３Ｉに示される半導体構造の側面断面図である。 特定の実施形態による注入マスクの概略図である。 特定の実施形態による注入マスクの概略図である。 特定の実施形態による注入マスクの概略図である。 幾つかの実施形態による、半導体構造の基板の裏面への種の移送を示す断面概略図である。 特定の実施形態による、ＩＩＩ族窒化物材料領域内に複数の層を含む半導体構造の基板の裏面及び半導体構造への種の移送を示す断面概略図である。 特定の実施形態による、基板の深さの関数としての自由キャリア濃度の例示プロットである。 プロトン（Ｈ＋）が基板に注入された例及びプロトン（Ｈ＋）が基板に注入されなかった例を含む、基板への深さの関数としての自由キャリア濃度のプロットである。 酸素（Ｏ＋）が基板に注入された例及び酸素（Ｏ＋）が基板に注入されなかった例を含む、基板への深さの関数としての自由キャリア濃度のプロットである。
本明細書において、ＩＩＩ族窒化物材料領域及びシリコン含有基板を含む材料構造を含め、ＩＩＩ族窒化物材料が一般に記載される。特定の実施形態は、窒化ガリウム材料並びに窒化ガリウム材料領域及びシリコン含有基板を含む材料構造に関する。
幾つかの実施形態は、半導体構造内に存在する寄生チャネル（寄生伝導チャネルと呼ばれることもある）の影響の軽減及び／又は半導体構造内の寄生チャネルの形成の阻止又は回避に関する。寄生チャネルは、シリコンを含む基板上に、特に高抵抗性（例えば、約１０２Ω−ｃｍ以上の電気抵抗を有する）のシリコンを含む基板上にＩＩＩ族窒化物材料（例えば、窒化ガリウム材料）を成長させる場合に生じることがある。寄生チャネルは、層／領域（例えば、ＩＩＩ族窒化物材料領域）を基板上に成長させる前又は成長させている間、基板に非意図的に導入されるドーパントの拡散により形成されると考えられている。更に後述するように、ドーパントは、ＩＩＩ族窒化物材料領域を形成する反応に参加する反応種からの元素（例えば、ＩＩＩ族元素及び／又は窒素）を含み得る。例えば、ドーパントはガリウム及び／又はアルミニウムであり得るが、他のドーパントも寄生チャネルの形成の一因となり得ることを理解されたい。基板に拡散すると、ドーパントは自由キャリア（すなわち電子又は正孔）を生成することができ、自由キャリアは、実際に基板表面に又は基板表面の近くに伝導チャネルを形成する。
寄生チャネルは、通常、表面領域（例えば、ＩＩＩ族窒化物材料が成長する基板の表面又はその近傍は、本明細書において基板の「上」面と呼ばれることもある）に形成される。基板の「表面領域」は、基板の外面と、基板の外面に近い基板の下の部分とを含むことができる。幾つかの実施形態において、基板の表面領域は、約５μｍの深さまで、約２μｍの深さまで、約１μｍの深さまで、約５００ｎｍの深さまで、約２００ｎｍの深さまで、又はそれ未満の深さまで延在する。「上面領域」は、基板の上面に関連する表面領域である。本明細書において基板の表面領域が記載される任意の場合、表面領域は基板の上面領域に対応し得る。特定の実施形態によれば、基板の表面領域はシリコン層の全て又は一部である。
特定の実施形態によれば、寄生チャネル（例えば、高伝導寄生チャネル）を含む半導体構造は、既存の寄生チャネルの悪影響が低減されるか又はなくなるように処理することができる。既存の寄生チャネルの悪影響は、例えば、寄生チャネルにおける自由キャリア濃度を低減することにより低減するか又はなくすことができる。幾つかのそのような実施形態において、寄生チャネルを通した望ましくない伝導に関連する寄生損失及び／又は容量結合は低減又は最小化される。幾つかの実施形態において、半導体構造内の高伝送寄生チャネルの電子伝導率が低減されるように（例えば、低伝導寄生チャネルになるように又は寄生チャネルがなくなるように）、１つ又は複数の種を半導体構造に注入することができる。高伝導寄生チャネルの伝導率の低減は、例えば、高伝導寄生チャネルの構造を破壊する種（例えば、小原子の種）を注入することにより達成し得る。例えば、注入された種は、基板の結晶格子構造及び／又は高伝導寄生チャネルを破壊し得る。基板の結晶格子構造及び／又は高伝導寄生チャネルの破壊は、伝導に寄与するドーパントの能力を低減し得る（例えば、ドーパントの移動度を低減することにより）。寄生チャネルの伝導率の低減は、例えば、カウンタードーパントの濃度プロファイルが、高伝導寄生チャネル内のドーパントの濃度プロファイルに実質的に一致するように半導体構造に１つ又は複数のカウンタードーパントを注入することにより達成することもできる。このようにして、高伝導寄生チャネルの電子伝導率への元のドーパントの寄与は、カウンタードーパントにより少なくとも部分的に無効化することができる。
幾つかの実施形態は、高伝導寄生チャネルの形成に繋がるおそれがある、基板の伝導率を上げる材料の拡散を阻止又は回避するのに用いることができる方法（及び関連する構造）に関する。例えば、幾つかの実施形態において、半導体構造外部にある種と反応可能な１つ又は複数の種が半導体構造の基板内に配置され、ＩＩＩ族窒化物材料領域が基板にわたり形成される。ＩＩＩ族窒化物材料領域の形成中、基板内の反応種は、異なるＩＩＩ群元素、窒素、又は半導体構造外部を起点とする他の種と反応することができ、それにより、特定の実施形態によれば、高伝導寄生チャネルの形成を阻止又は回避することができる。材料の拡散も、例えば、ＩＩＩ族窒化物材料領域と基板との間に位置する１つ又は複数の層の使用を介して阻止又は回避することができる。ＩＩＩ族窒化物材料領域と基板との間に位置する１つ又は複数の層は、幾つかの実施形態において、拡散バリアとして機能し得る。特定の実施形態によれば、適切な拡散バリア材料の入念な選択が考慮されて、高品質窒化ガリウム材料及び／又は窒化ガリウム材料マイクロ電子及び／又は光電子デバイス層のヘテロエピタキシャル形成を可能にする。
更に後述するように、寄生チャネルの影響の軽減は、寄生チャネルが、高抵抗性基板（例えば、高抵抗性シリコン基板）上に形成される半導体構造を含め、半導体構造での寄生損失に繋がることにおいて特に大きい影響を有し得るため、望ましいことがある。寄生チャネルは、基板内での望ましくないエネルギー吸収機構を提供することができる。処理方法を用いて、半導体構造に存在する寄生チャネルの影響を軽減し、及び／又はそのような寄生チャネルの形成を阻止又は回避する場合、その結果生成される半導体構造での寄生損失は大幅に低減され得、それにより性能を改善することができる。非限定的な一例として、本明細書において記載される特定の構造で形成される特定のデバイス（高電子移動度トランジスタ（ＨＥＭＴ）及びＲＦデバイス等）は、利点の中でも特に、より高い出力電力、電力利得、及び／又は効率（高動作周波数においても）を有し得る。更に別の非限定的な一例において、特定の電力切り替えデバイスは、より低いＲＤＳ（オン）シフト及び／又は低下を示し得る。
特定の実施形態は、本発明による半導体構造に関する。本発明による特定の半導体構造は、基板（例えば、シリコンを含む基板）及び基板の表面領域にわたり配置されるＩＩＩ族窒化物材料領域を含むことができる。図１Ａは、特定の実施形態による半導体構造１００Ａの断面概略図である。半導体構造１００Ａは、基板１１０と、基板１１０の表面１３５にわたり（したがって基板１１０の表面領域１３０にわたり）配置されるＩＩＩ族窒化物材料領域１２０とを含む。特定の実施形態によれば、基板１１０の表面１３５はシリコン表面であり得る。例えば、表面１３５は、幾つかの実施形態において、バルクシリコンウェーハの表面に対応し得る。特定の実施形態において、上面（例えば、図中の表面１３５）は、複合基板（例えば、シリコン層及び１つ又は複数の追加の下層を含む）のシリコン表面に対応し得る。例えば、幾つかの実施形態において、表面１３５は、シリコンオンインシュレータ基板のシリコン部分の表面に対応し得、表面１３５は、シリコンオンサファイア基板の表面に対応し得、又は表面１３５は、ＳＩＭＯＸ（酸素注入による分離）基板のシリコン表面に対応し得る。
特定の実施形態によれば、本明細書に記載の半導体構造の基板は、シリコンを含む（すなわち任意の形態のケイ素元素を含む基板）。様々な実施形態において用いることができるシリコンを含む基板の例としては、炭化ケイ素基板、バルクシリコンウェーハ、及びシリコンオンインシュレータ基板が挙げられるが、これに限定されない。幾つかの実施形態において、基板は、シリコン基板を含む。本明細書において用いられる場合、シリコン基板は、シリコン表面を含む任意の基板を指す。適するシリコン基板の例としては、特に、全体的にシリコンで作られる基板（例えば、バルクシリコンウェーハ）、シリコンオンインシュレータ（ＳＯＩ）基板、シリコンオンサファイア基板（ＳＯＳ）、及びＳＩＭＯＸ（酸素注入による分離）基板が挙げられる。適するシリコン基板としては、ダイアモンド若しくは他の結晶学的形態の炭素、窒化アルミニウム（ＡｌＮ）、炭化ケイ素（ＳｉＣ）、又は他の結晶若しくは多結晶材料等の別の材料に接合されたシリコンウェーハを有する複合基板も挙げられる。異なる結晶方位を有するシリコン基板は使用可能であるが、特定の実施形態では、単結晶シリコン基板が好ましいことがあるが、必ずしも全ての実施形態においてそうであるわけではない。幾つかの実施形態において、シリコン（１１１）基板が用いられる。特定の実施形態において、シリコン（１００）又は（１１０）基板が用いられる。
本明細書において用いられる場合、炭化ケイ素基板は、炭化ケイ素表面を含む任意の基板を指す。適する炭化ケイ素基板の例としては、全体的に炭化ケイ素で作られる基板（例えば、バルク炭化ケイ素基板）及び炭化ケイ素複合ウェーハ（例えば、炭化ケイ素層及び炭化ケイ素ではない材料の第２の層を含むウェーハ）等が挙げられる。
特定の実施形態において、基板は、基板内に埋め込まれるか、又は基板の正面若しくは裏面に形成される様々なデバイス層、ホモ接合、ヘテロ接合、又は回路層を有し得る。そのような基板は、ＳＥＭＩ仕様規格厚であってもよく、若しくはそれよりも厚くてもよく、又は幾つかの実装形態では、ＳＥＭＩ仕様規格より薄くてもよい。幾つかの場合、例えば、Ｓｉ基板は、１００ｍｍ（ミリメートル）未満の直径を有し得、一方、他の実施形態では、基板は、約１００ｍｍ〜約１５０ｍｍの範囲の直径を有し得る。特定の実施形態において、基板直径は、約１５０ｍｍ〜約２００ｍｍの範囲又はより大きくてもよい。更に他の実施形態において、基板は、テクスチャ表面を有してもよく、又は非平坦表面を有してもよい。基板は、任意の多様な適する厚さを有することもできる。例えば、幾つかの実施形態において、基板は、約２５０μｍ以上、約５００μｍ以上、６２５μｍ以上、約６７５以上、約１ｍｍ以上、又はそれよりも厚い（例えば、最高で約２ｍｍ、最高で約３ｍｍ、最高で約５ｍｍ、最高で約１０ｍｍ、又はより厚い厚さを有する）厚さを有する。幾つかの実施形態において、基板は、約１０ｍｍ未満、約５ｍｍ未満、約３ｍｍ未満、約２ｍｍ未満、約１ｍｍ未満、約５００μｍ未満、約２００μｍ未満、約１５０μｍ未満、約１００μｍ未満、約５０μｍ未満、又はそれ未満の厚さを有する。特定の実施形態によれば、基板の厚さは、高歩留まり半導体製造の成功に必要なように、最終デバイス仕様及びヘテロエピタキシャル仕様（例えば、ウェーハの歪み及び反り）に基づいて選択し得る。
幾つかの実施形態において、基板は、高抵抗性を有する少なくとも層を含む。例えば、シリコン基板が用いられる特定の実施形態において、シリコン基板（又は別の材料上に形成されるシリコン部分を含む基板の場合、少なくとも、基板のシリコン部分）は高抵抗性である。特定の実施形態によれば、基板は、約１０２Ω−ｃｍ以上（又は約１０４Ω−ｃｍ以上、又は約１０５Ω−ｃｍ以上）の抵抗を有する少なくとも層を含む。例えば、シリコン基板が用いられる特定の実施形態において、シリコン基板（又は基板のシリコン部分）の抵抗は、約１０２Ω−ｃｍ以上（又は約１０４Ω−ｃｍ以上、又は約１０５Ω−ｃｍ以上）であり得る。特定の実施形態において、基板の表面領域の抵抗は、約１０２Ω−ｃｍ以上（又は約１０４Ω−ｃｍ以上、又は約１０５Ω−ｃｍ以上）であり得る。シリコンを含む高抵抗性基板（例えば、シリコン基板又はシリコンを含む他の基板）は、高周波数において動作するデバイス（例えば、ＲＦデバイス）の形成に用いられる幾つかの（しかし、必ずしも全てではない）構造において特に有用であり得る。特定の実施形態によれば、高抵抗性は、高抵抗性ではない場合に生じ、性能を犠牲にするおそれがあるいわゆる基板損失を低減することができる。これらの基板損失は、低い抵抗を有するシリコンを含む基板を高周波数デバイスにおいて適さないものにし得る。
寄生チャネルが一般に、より従来的な抵抗（例えば、０．０１Ω−ｃｍ〜０．１Ω−ｃｍ）を有する基板を含む構造と比較して、シリコンを含む高抵抗性基板を含む構造においてはるかに大きい影響を有することが観測されている。より従来的な抵抗を有するシリコン含有基板は、通常、１０１８／ｃｍ３のオーダのバルク自由キャリア濃度を有するため、上述したドーパント拡散現象は、基板表面における自由キャリア濃度を実質的に又は全く変えないことができる。したがって、そのような基板では寄生チャネルは生成されない。逆に、通常、１０１４／ｃｍ３以下のオーダのバルク自由キャリア濃度を有する高抵抗性基板の表面領域における自由キャリア濃度に対して、ドーパント拡散現象は大きい影響を有することができる。これらの理由により、シリコンを含む高抵抗性基板を含む構造において寄生チャネルの影響を低減することが一般により重要である。
本明細書において用いられる場合、「ＩＩＩ族窒化物材料」という用語は、任意のＩＩＩ族元素−窒化物化合物を指す。ＩＩＩ像窒化物材料の非限定的な例としては、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、及び窒化タリウム（ＴＩＮ）、並びにＩＩＩ族元素及びＶ族元素を含む任意の合金（例えば、ＡｌｘＧａ（１−ｘ）Ｎ、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＩｎｙＧａ（１−ｙ）Ｎ、ＡｌｘＩｎ（１−ｘ）Ｎ、ＧａＡｓａＰｂＮ（１−ａ−ｂ）、及びＡｌｘＩｎｙＧａ（１−ｘ−ｙ）ＡｓａＰｂＮ（１−ａ−ｂ）等）が挙げられる。通常、存在する場合、ヒ素及び／又はリンは低濃度である（例えば、５重量％未満）。ＩＩＩ族窒化物材料は、ｎ型若しくはｐ型ドープし得、又は真性であり得る。ＩＩＩ族窒化物材料は、Ｇａ極性、Ｎ極性、半極性、又は無極性結晶方位を含むが、これに限定されない任意の極性を有し得る。ＩＩＩ族窒化物材料は、ウルツ鉱、閃亜鉛鉱、若しくは混合結晶多形のいずれかを含むこともでき、又は単結晶、多結晶、若しくは非晶質構造を含み得る。
幾つかの実施形態において、ＩＩＩ族窒化物領域は、更に後述するように、窒化ガリウム材料を含む。本明細書において用いられる場合、「窒化ガリウム材料」という用語は、窒化ガリウム（ＧａＮ）及び特に窒化アルミニウムガリウム（ＡｌｘＧａ（１−ｘ）Ｎ）、窒化インジウムガリウム（ＩｎｙＧａ（１−ｙ）Ｎ）、窒化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ）、ヒ化リン化窒化ガリウム（ＧａＡｓａＰｂＮ（１−ａ−ｂ））、ヒ化リン化窒化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）ＡｓａＰｂＮ（１−ａ−ｂ））等の任意のその合金を指す。通常、存在する場合、ヒ素及び／又はリンは低濃度である（例えば、５重量％未満）。特定の実施形態において、窒化ガリウム材料は、高濃度のガリウムを有し、アルミニウム及び／又はインジウムの含有量はごく僅かであるか又はない。高ガリウム濃度実施形態において、（ｘ＋ｙ）の和は、０．４未満、０．２未満、０．１未満、又はそれ未満であり得る。幾つかの場合、窒化ガリウム材料層がＧａＮ（すなわちｘ＋ｙ＝０）の組成を有することが好ましい。窒化ガリウム材料は、ｎ型若しくはｐ型ドープし得、又は真性であり得る。
構造（例えば、層及び／又はデバイス）が別の構造（例えば、層又は基板）「上に」、「にわたり」、又は「に重なる」ものとして言及される場合、構造は、その構造の直接上にあってもよく、又は介在構造（例えば、層、空気間隙）が存在してもよい。別の構造の「直接上」又は「直接接触する」構造は、介在構造が存在しないことを意味する。構造が別の構造「上に」又は「にわたる」ものとして言及される場合、その構造全体を覆ってもよく、又はその構造の一部を覆ってもよいことを意味することも理解されたい。
特定の実施形態において、基板及びＩＩＩ族窒化物材料領域は、図１Ａに示されるように、直接接触することができる。幾つかのそのような実施形態において、基板のシリコン部分及びＩＩＩ族窒化物材料領域は直接接触する。本発明による半導体構造は、基板及びＩＩＩ族窒化物材料領域が直接接触する構成に限定されず、幾つかの実施形態において、１つ又は複数の領域が基板とＩＩＩ族窒化物材料領域との間に位置し得る。例えば、幾つかの実施形態において、拡散バリア領域が基板とＩＩＩ族窒化物材料領域との間に位置する。図１Ｂは、特定の実施形態による半導体構造１００Ｂの断面概略図である。図１Ｂにおいて、半導体構造１００Ｂは、基板１１０とＩＩＩ族窒化物材料領域１２０との間に位置する任意選択的な拡散バリア領域１４０を含む。
拡散バリア領域が存在する幾つかの実施形態において、拡散バリア領域は基板（例えば、基板のシリコン表面）に直接接触する。例えば、図１Ｂに示される例示的な実施形態において、拡散バリア領域１４０は基板１１０と直接接触する。他の実施形態において、１つ又は複数の層が拡散バリア領域と基板との間（例えば、拡散バリア領域と基板のシリコン表面との間）に位置し得る。
特定の実施形態において、拡散バリア領域は、ＩＩＩ族窒化物材料領域に直接接触する。例えば、図１Ｂに示される例示的な実施形態において、拡散バリア領域１４０は、ＩＩＩ族窒化物材料領域１２０に直接接触する。他の実施形態において、１つ又は複数の層が拡散バリア領域とＩＩＩ族窒化物材料領域との間に位置し得る。
幾つかの実施形態において、拡散バリア領域は、反応してＩＩＩ族窒化物材料領域を形成する反応種（例えば、Ａｌ、Ｇａ種）の反応チャンバへの導入前に形成し得る。幾つかのそのような実施形態において、拡散バリア領域は、機能の中でも特に、基板表面上へのドーパントの蓄積を制限又は阻止する。基板表面上に蓄積するドーパント濃度が低減するため、基板へのドーパント拡散も低減し、その結果、低伝導率を有する寄生伝導チャネルを生成することができる（例えば、基板の表面領域内に）。しかし、幾つかの場合、いくらかのドーパント拡散が拡散バリア領域を通って基板中に生じ得ることを理解されたい。
拡散バリア領域は、より詳細に後述するように、幾つかの材料で形成し得る。幾つかの実施形態において、拡散バリア領域は無定形（すなわち非晶質）結晶構造を有する。幾つかの実施形態において、拡散バリア領域は、単結晶又は多結晶構造を有し得る。
幾つかの実施形態において、拡散バリア領域は非常に薄い厚さであり得る。例えば、特定の実施形態によれば、拡散バリア領域は、約５００ｎｍ未満、約２００ｎｍ未満、約１００ｎｍ未満、約５０ｎｍ未満、約２０ｎｍ未満、又は約１０ｎｍ未満の厚さ（及び／又は幾つかの実施形態において、５ｎｍ、１ｎｍ、又はより薄い厚さ）を有する。より厚い拡散バリア領域を用いることもできる。例えば、幾つかの実施形態において、拡散バリア領域は、約５μｍ未満、約４μｍ未満、約３μｍ未満、約２μｍ未満、又は約１μｍ未満、の厚さを有する。幾つかの実施形態において、拡散バリア領域は、少なくとも約１０ｎｍ又は少なくとも約１００ｎｍの厚さを有する。
幾つかの実施形態ではあるが、必ずしも全てであるわけではない実施形態において、拡散バリア領域が非晶質である場合、非常に薄い拡散バリア領域を利用することが有利であり得る。いかなる特定の理論による拘束も望まずに、基板上に直接形成された非常に薄い層は、格子及び基板と重なった層／領域（例えば、ＩＩＩ族窒化物材料領域）との熱膨張差に関連する歪みを吸収し得る。歪みのこの吸収は、合わない転位（及び他のタイプの欠陥）の生成を低減し、重なった層／領域におけるクラック生成を制限／阻止し得る。特定の実施形態ではあるが、必ずしも全てであるわけではない実施形態において、拡散バリアが不良な熱伝導体で作られる場合、薄い拡散バリアを用いることが有利であり得る。幾つかのそのような場合、薄い拡散バリア層を用いることにより、最終的なＩＩＩ族窒化物材料ベースのデバイスの熱伝導率への悪影響を最小に抑えることができる。
図１Ｂに示される実施形態において、拡散バリア領域１４０は、基板１１０の上面１３５の全体を実質的に覆う。この構成は、特定の実施形態であるが、必ずしも全てであるわけではない実施形態において、例えば、ドーパント拡散及び重なった領域での転位の生成を最小に抑えるために好ましいことがある。他の実施形態において、拡散バリア領域は、基板の上面を完全には覆わない。幾つかの実施形態において、層は、基板の上面の大部分を覆い得る（例えば、上面面積の約５０％超又は約７５％超）。
「領域」という用語が１つの層又は複数の層を指し得ることを理解されたい。非限定的な一例として、拡散バリア領域は、単層で作られてもよく、又は複数の層を含んでもよい。図１Ｃは、複数の層１４０Ａ及び１４０Ｂを含む拡散バリア領域１４０の断面概略図である。１組の実施形態において、層１４０Ａ及び１４０Ｂは、より詳細に後述するように、高温ＡｌＮ層及び低温ＡｌＮ層に対応する。図１Ｃに示される複数層拡散バリア領域１４０は、本明細書に記載の任意の実施形態と関連して用いることができる。代替的には、上述したように、本明細書に記載の拡散バリア領域は単層構造であり得る。
同様に、ＩＩＩ族窒化物材料領域も、１つの層で作られてもよく、又は複数の層を含んでもよい。幾つかの場合、ＩＩＩ族窒化物材料領域は、非ＩＩＩ族窒化物材料層又は特徴を含むこともできる。図１Ｄは、複数の層を含むＩＩＩ族窒化物材料領域１２０の断面概略図である。図１Ｄに示される複数層ＩＩＩ族窒化物材料領域１２０は、本明細書に記載の任意の実施形態と関連して用いることができる。代替的には、上述したように、本明細書に記載のＩＩＩ族窒化物材料領域は単層構造であり得る。
特定の実施形態において、ＩＩＩ族窒化物材料領域は、任意選択的なＩＩＩ族窒化物材料核生成層を含む。例えば、図１Ｄの例示的な実施形態を参照すると、ＩＩＩ族窒化物材料領域１２０は、ＩＩＩ族窒化物材料核生成層１５５を含む。核生成層１５５が任意選択的なものであり、他の実施形態では、ＩＩＩ族窒化物材料領域１２０が核生成層１５５を含まないことを理解されたい。
核生成層は、特定の実施形態によれば、基板にわたりＩＩＩ族窒化物材料を成長させるために基板の表面を準備することができる。特定の場合、ＩＩＩ族窒化物材料（例えば、窒化ガリウム材料及び／又は他のＩＩＩ族窒化物材料）は、例えば、成長させることを望むＩＩＩ族窒化物材料が、基板又は他の下領域と大幅に異なる格子構造及び／又は格子定数を有し得るため、基板上に直接ヘテロエピタキシャル成長させることが難しいことがある。特定の実施形態によれば、核生成層は、基板（又は他の下層）の格子からＩＩＩ族窒化物の成長により適する鋳型に遷移するのに適切な鋳型を形成する。特定の実施形態において、核生成層は、ＩＩＩ族窒化物材料領域における下層（例えば、核生成層に直接接触するＩＩＩ族窒化物材料領域部分）の格子定数と、核生成層の下の領域（例えば、幾つかの場合、核生成層に直接接触し得る基板及び／又は別の下領域）の格子定数との差を吸収することができる。幾つかの実施形態において、核生成層は、ＩＩＩ族窒化物材料領域における上層（例えば、核生成層に直接接触するＩＩＩ族窒化物材料領域の部分）の熱膨張係数と、核生成層の下の領域（例えば、幾つかの場合、核生成層に直接接触し得る基板及び／又は別の下領域）の熱膨張係数との差を吸収することができる。特定の実施形態によれば、核生成層は、ＩＩＩ族窒化物材料領域における上層と核生成層の下の領域との格子定数の差及び熱膨張係数の差の両方を吸収することができる。
特定の実施形態によれば、核生成層は窒化アルミニウム材料を含む。本明細書において用いられる場合、「窒化アルミニウム材料」という語句は、窒化アルミニウム（ＡｌＮ）及び特に窒化アルミニウムガリウム（Ａｌ（１−ｘ）Ｇａ（ｘ）Ｎ）、窒化アルミニウムインジウム（Ａｌ（１−ｘ）Ｉｎ（ｘ）Ｎ）、窒化アルミニウムインジウムガリウム（Ａｌ（１−ｘ−ｙ）Ｉｎ（ｘ）Ｇａ（ｙ）Ｎ）、ヒ化リン化窒化アルミニウムインジウム（Ａｌ（１−ｘ−ｙ）ＩｎｘＧａｙＡｓａＰｂＮ（１−ａ−ｂ））等の任意のその合金を指す。特定の実施形態において、窒化アルミニウム材料は、高濃度のアルミニウムを有し、含有するガリウム及び／又はインジウムの量はごく僅かであるか又はない。高アルミニウム濃度実施形態において、（ｘ＋ｙ）の和は、０．４未満、０．２未満、０．１未満、又はそれ未満であり得る。幾つかの場合、窒化アルミニウム材料がＡｌＮ（すなわちｘ＋ｙ＝０）の組成を有することが好ましい。窒化アルミニウム材料は、ｎ型若しくはｐ型ドープし得、又は真性であり得る。特定の実施形態において、核生成層としての窒化アルミニウム材料の使用は、ＩＩＩ族窒化物材料と基板との間に拡散バリア領域が用いられず、ＩＩＩ族窒化物材料が基板上に形成される特定の場合、好ましいことがある。特定の実施形態において、ＩＩＩ族窒化物材料領域の成長により適する又は好ましい格子タイプ及び／又は格子定数を含む拡散バリア領域が基板とＩＩＩ族窒化物材料領域との間で利用される場合、核生成層の使用を控えることが好ましいことがある。そのような拡散バリア領域の非限定的な例としては、窒化アルミニウム拡散バリア領域、希土類酸化物及び／又は希土類窒化物拡散バリア領域、炭化ケイ素拡散バリア領域、及び二ホウ化元素拡散バリア領域が挙げられるが、これに限定されず、これらの例についてより詳細に後述する。
特定の実施形態によれば、核生成層は１つ又は複数の層を含み得る。複数の核生成層が存在する場合、核生成層は同じ材料又は異なる材料で作り得る。加えて、複数の核生成層が存在する特定の実施形態において、核生成層は異なる半導体成長条件を用いて形成し得る。例えば、幾つかの実施形態において、核生成層は、異なる成長温度で形成された２つ以上の窒化アルミニウム材料層を含み得る（例えば、比較的低い温度でのもの及び比較的高い温度でのもの）。幾つかの実施形態において、他の成長条件（例えば、圧力、反応流速等）を核生成層の成長ごとに変更し得る。
ＩＩＩ族窒化物材料核生成層を形成し得る適する材料としては、窒化アルミニウム材料（例えば、窒化アルミニウム材料、窒化アルミニウム合金）及び窒化ガリウム材料が挙げられるが、これに限定されない。ＩＩＩ族窒化物材料核生成層は、通常、一定の組成を有する。
幾つかの実施形態において、核生成層は、第１の窒化アルミニウムベースの層及び第２の窒化アルミニウムベースの層を含む。窒化アルミニウムベースの核生成層は、窒化アルミニウム及びシリコン及び／又は酸素等の他の任意選択的な元素を含むことができる。例えば、幾つかの実施形態において、窒化アルミニウムベースの層は、アルミニウム及び窒素並びに任意選択的にシリコン及び／又は酸素を含む薄い（例えば、約１０オングストローム〜約２０オングストローム、又はより薄い）無定形又は非晶質（非規則的な）材料であり得る。幾つかの実施形態において、無定形窒化アルミニウムベースの層は、更に後述するように拡散バリア領域として機能することもできる。他の実施形態において、１つ又は複数の別個の拡散バリア層を窒化アルミニウムベースの層と組み合わせて用いることができる。
特定の実施形態において、ＩＩＩ族窒化物材料核生成層は単結晶構造を有する。幾つかの実施形態ではあるが、必ずしも全てであるわけではない実施形態において、ＩＩＩ族窒化物材料核生成層が単結晶構造を有することが有利なことがあり、その理由は、そのような構造がＩＩＩ族窒化物材料核生成層の上方での１つ又は複数の単結晶層（例えば、窒化ガリウム材料層）の形成に役立つことができるためである。
ＩＩＩ族窒化物材料核生成層が単結晶構造を有さなくてもよく、非晶質又は多結晶であってもよいが、単結晶核生成層に関連する利点のうちの特定のものは、幾つかのそのような実施形態において達成されないことがあることも理解されたい。
ＩＩＩ族窒化物材料核生成層は任意の適する厚さを有し得る。例えば、ＩＩＩ族窒化物材料核生成層は、約１０ｎｍ〜約５μｍの厚さを有し得るが、他の厚さも可能である。２つ以上の核生成層が利用される特定の実施形態において、核生成層の合計厚は、約１０ｎｍ〜約５μｍであり得るが、他の厚さも可能である。
特定の実施形態において、ＩＩＩ族窒化物材料領域は、任意選択的なＩＩＩ族窒化物材料遷移層を含む。例えば、図１Ｄの例示的な実施形態を参照すると、ＩＩＩ族窒化物材料領域１２０は、ＩＩＩ族窒化物材料遷移層１７０を含む。遷移層１７０が任意選択的であり、他の実施形態において、ＩＩＩ族窒化物材料領域１２０が遷移層１７０を含まないことを理解されたい。
図１Ｄにおいて、遷移層１７０は核生成層１５５上に直接形成される。他の実施形態において、１つ又は複数の材料が遷移層１７０と核生成層１５５との間に位置し得る。
幾つかの実施形態において、ＩＩＩ族窒化物材料遷移層は、組成傾斜ＩＩＩ族窒化物材料を含む。そのような材料の例は、例えば、２００３年１１月１８日に発行された「Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｍａｔｅｒｉａｌｓ ａｎｄ Ｍｅｔｈｏｄｓ」という名称の米国特許第６，６４９，２８７号明細書に記載されており、この米国特許を全体的に参照により本明細書に援用する。組成傾斜遷移層は、層の少なくとも一部にわたり（例えば、層の厚さの少なくとも一部にわたり）変化する組成を有する。例えば、遷移層がＩＩＩ族窒化物材料層を含む特定の実施形態によれば、ＩＩＩ族窒化物材料の元素（例えば、Ｇａ、Ａｌ、Ｉｎ）の少なくとも１つの濃度は、遷移層の厚さの少なくとも一部にわたり変化する。組成傾斜遷移層は、特定の実施形態によれば、例えば、窒化ガリウム材料と基板（例えば、シリコン）との熱膨張係数の相違から生じる熱応力を下げることにより、遷移層上に形成される窒化ガリウム材料領域でのクラック形成の低減に特に有効である。組成傾斜遷移層は、ＩＩＩ族窒化物材料層／領域（例えば、窒化ガリウム材料層）におけるらせん転位の生成の低減に寄与することもできる。幾つかの場合、組成傾斜遷移層は、混合転位及び刃状転位の密度低減に寄与することもできる。
組成傾斜ＩＩＩ族窒化物材料層の組成は、例えば、不連続的（例えば、段階的）又は連続的に傾斜させることができる。組成傾斜層の組成は、層の総厚にわたり又は層の厚さの一部のみにわたり傾斜させることができる。
１組の実施形態によれば、遷移層は、組成傾斜され、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎ、及びＩｎｙＧａ（１−ｙ）Ｎ等の窒化ガリウムの合金で形成される。幾つかのそのような実施形態において、合金の元素（例えば、Ｇａ、Ａｌ、Ｉｎ）の少なくとも１つの濃度は、遷移層の厚さの少なくとも一部にわたり変化する。遷移層がＡｌｘＩｎｙＧａ（１−ｙ）Ｎ組成を有する特定の実施形態において、ｘ及び／又はｙが変化し得る。遷移層がＡｌｘＧａ（１−ｘ）Ｎ組成を有する特定の実施形態において、ｘが変化し得る。遷移層がＩｎｙＧａ（１−ｙ）Ｎ組成を有する特定の実施形態において、ｙが変化し得る。
特定の実施形態において、遷移層が裏面において低ガリウム濃度を有し、正面において高ガリウム濃度に傾斜することが望ましい。そのような遷移層が、重なった窒化ガリウム材料層内の内部応力の緩和において特に有効であり得ることがわかっている。例えば、遷移層はＡｌｘＧａ（１−ｘ）Ｎの組成を有し得、ここで、ｘは遷移層の裏面から正面に低減する（例えば、ｘは、遷移層の裏面における値１から遷移層の正面における値０に低減する）。
幾つかの実施形態において、半導体構造は、窒化アルミニウム核生成層及び組成傾斜遷移層を含む。幾つかの実施形態において、組成傾斜遷移層は、ＡｌｘＧａ（１−ｘ）Ｎの組成を有し、ここで、ｘは、遷移層の裏面における値１から遷移層の正面における値０に連続して傾斜する。１つの不連続傾斜は、窒化ガリウム材料層に向かう方向において進むＡｌＮ、Ａｌ０．６Ｇａ０．４Ｎ、及びＡｌ０．３Ｇａ０．７Ｎ（階段状傾斜）のステップを含み得る。不連続傾斜ＩＩＩ族窒化物材料遷移層の別の例において、階段状傾斜を構成するステップ層の１つ又は複数間に挿入される周期的層及び／又は介在層が存在し得る。周期的層及び／又は介在層は、例えば、階段状傾斜層の形成に用いられる温度と同じ又は異なる（例えば、より低い）温度で形成される窒化アルミニウム材料（例えば、ＡｌＮ又はＡｌＧａＮ）の層であり得る。周期的層又は介在層の別の例としては、窒化ケイ素及び／又は窒化アルミニウムケイ素層が挙げられ、これは、ある層から次の層に延在し得る垂直スレッディング及びらせん転位を抑え込むマスキング層として機能することができる。
他の場合、遷移層が一定の組成を有し得、組成傾斜しなくてもよいことを理解されたい。幾つかの場合（例えば、基板がシリコン基板ではない特定の場合及び／又は拡散バリア層が基板とＩＩＩ族窒化物材料領域との間に位置する特定の場合）、遷移層は一定の組成を有し得る。適する組成としては、窒化アルミニウムベースの材料（例えば、窒化アルミニウム、窒化アルミニウム合金）及び窒化ガリウム材料が挙げられるが、これに限定されない。これらの一定組成実施形態において、遷移層は上述した核生成層と同様であり得る。拡散バリアを利用する特定の実施形態において、一定組成のＩＩＩ族窒化物遷移層は、拡散バリアの格子定数に近い格子定数を有し得る。
特定の実施形態によれば、遷移層は、少なくとも部分的に、１つ又は複数の超格子（歪層超格子（ＳＬＳ）又は複数の量子ウェル（ＭＱＷ）を含む）及び／又は組成傾斜超格子又は組成傾斜ＭＱＷで作り得る。
特定の実施形態において、ＩＩＩ族窒化物材料領域は、任意選択的なＩＩＩ族窒化物材料緩衝層を含む。例えば、図１Ｄの例示的な実施形態を参照すると、ＩＩＩ族窒化物材料領域１２０は、ＩＩＩ族窒化物材料緩衝層１８０を含む。緩衝層１８０が任意選択的であり、他の実施形態において、ＩＩＩ族窒化物材料領域１２０が緩衝層１８０を含まないことを理解されたい。
緩衝層は、特定の実施形態によれば、緩衝層の上にエピタキシャルＩＩＩ族窒化物材料を成長させる表面を提供することができる。
特定の実施形態によれば、緩衝層は窒化アルミニウムガリウム材料を含む。幾つかのそのような実施形態において、緩衝層はＡｌｘＧａ（１−ｘ）Ｎを含む。緩衝層がＡｌｘＧａ（１−ｘ）Ｎを含む特定の実施形態において、ｘは約０．２未満、約０．１未満、約０．０５未満、又は約０．０１未満であり得る。幾つかの実施形態において、緩衝層は、ＧａＮを含む。
緩衝層は、例えば、任意の数の既知の成長技法を用いて遷移層にわたり形成し得る。例えば、特定の実施形態によれば、緩衝層は、分子線エピタキシャル（ＭＢＥ）又は有機金属気相エピタキシャル（ＭＯＶＰＥ）を用いて遷移層にわたり形成し得る。特定の実施形態（所望のエピタキシャル材料構造が、電界効果トランジスタ（ＦＥＴ）及び／又は高電子移動度トランジスタ（ＨＥＭＴ）等のトランジスタの製造に用いられる特定の実施形態を含む）では、緩衝層の上にチャネル層を形成することが望ましいことがある。通常、幾つかのそのような実施形態において、緩衝層バンドギャップがチャネル層のバンドギャップ以上であることが望ましい。例えば、バックバリアを用いる特定のトランジスタ設計では、チャネル層は窒化ガリウムを含み得、一方、緩衝層は窒化アルミニウムガリウムを含み得る。幾つかのそのような場合、緩衝層は、チャネル層よりも大きいが、下にある遷移層合金組成よりも小さいバンドギャップを有する実質的に均一な組成のＡｌＧａＮで構成し得る。他の例では、緩衝層はそれ自体、遷移層の近くに形成される大きいアルミニウム組成及びチャネル層の近くに形成される小さいアルミニウム濃度を有する組成傾斜層であり得る。
幾つかの実施形態において、チャネル層及び緩衝層の組成は実質的に同じであり得る。ＧａＮ材料の真性材料特性により、理論上、高性能デバイスの形成を可能にすることができるが、ＧａＮ窒化物材料の従来の成長環境は、通常、不純物源を含む。例えば、有機金属前駆体から生じる炭素不純物が、幾つかの場合、より一般的に有機金属気相エピタキシャル（ＯＭＶＰＥ）としても知られるＭＯＣＶＤを用いて成長したＧａＮ材料中に導入されることがある。ＧａＮ成長環境でのこれらの不純物の存在は、極めて重要なデバイス層、例えばチャネル層内又はその近傍への非意図的なドープを生じさせるおそれがある。特定の実施形態（スタンドオフ電圧の強化が望まれる特定の実施形態を含む）において、不純物を緩衝層に埋め込むことが望ましいことがある。例えば、炭素（Ｃ）及び鉄（Ｆｅ）等の不純物の窒化ガリウムベースのトランジスタの緩衝層への添加は、縦型及び横型耐電圧性能を上げ、及び／又はデバイスの漏出レベルを下げ得る。しかし、チャネル層の近傍内への特定の不純物の添加は、分散的なデバイス性能（例えば、高レベルのドレイン及びゲートラグで示される）を生じさせるおそれがある。したがって、特定の実施形態において、緩衝層の厚さ全体を通して実質的に低い不純物濃度があるような緩衝層を形成することが有利であり得る。特定の他の実施形態において、緩衝層内に、遷移層の近くでは高い不純物濃度を有し、チャネル層のより近くに形成される低不純物濃度を有する傾斜（連続又は不連続）不純物レベルがあり得る。特定の他の実施形態において、遷移層は１つ又は複数の不純物を含むこともできる。他のそのような実施形態において、遷移層における不純物の濃度は、緩衝層及び／又はチャネル層内の不純物の濃度よりも高い濃度であり得る。
ＩＩＩ族窒化物材料領域は、特定の実施形態によれば、任意選択的なＩＩＩ族窒化物材料デバイス領域を含む。例えば、図１Ｄの例示的な実施形態を参照すると、ＩＩＩ族窒化物材料領域１２０は、ＩＩＩ族窒化物材料デバイス領域１９０を含む。デバイス領域１９０が任意選択的であり、他の実施形態において、ＩＩＩ族窒化物材料領域１２０がデバイス領域１９０を含まないことを理解されたい。
幾つかの実施形態において、ＩＩＩ族窒化物材料領域は、少なくとも１つの窒化ガリウム材料層を含む。例えば、特定の実施形態において、ＩＩＩ族窒化物材料デバイス領域は、少なくとも１つの窒化ガリウム材料層を含む。図１Ｄを参照すると、例えば、幾つかの実施形態において、ＩＩＩ族窒化物材料デバイス領域１９０は、少なくとも１つの窒化ガリウム材料層を含むことができる。更に後述するように、多くの場合、構造は、部分的にデバイスの活性領域を形成する２つ以上の窒化ガリウム材料層を含む。
上述したように、幾つかの実施形態において、デバイス領域は１つ又は複数のＩＩＩ族窒化物材料層を含む。図１Ｅは、特定の実施形態によるＩＩＩ族窒化物材料デバイス領域１９０の断面概略図である。幾つかの実施形態において、ＩＩＩ族窒化物材料デバイス領域は任意選択的なバックバリア層を含む。特定の実施形態によれば、存在する場合、任意選択的なバックバリア層は、下にある基板に最も近いＩＩＩ族窒化物材料領域の層である。例えば、図１Ｅにおいて、ＩＩＩ族窒化物材料デバイス領域１９０は、任意選択的なバックバリア層１９０Ａを含み、これは、図１Ｅに示されるように、ＩＩＩ族窒化物材料領域内の層のうちの基板１１０に最も近い層である。用いられる場合、任意選択的なバックバリアは二重ヘテロ構造を作成することができる（例えば、ＧａＮ緩衝層等の緩衝層とのバンドギャップオフセットに起因して）。これは、特定の場合、高ドレインバイアス下で動作するデバイスにおいて望ましいことがあり、その理由は、チャネル層から緩衝層への電子の注入を阻止し、それによりデバイスのドレイン漏出及び突き抜け現象を低減することができるためである。更に、幾つかの場合、緩衝層は、意図的（例えば、耐電圧の増大に用いられる鉄及び炭素）又は非意図的（例えば、利用される結晶成長方法からの副産物として緩衝層に埋め込まれる炭素不純物）に高レベルの不純物を含み得る。これらの不純物及び／又は他の欠陥は、特定の場合、捕獲中心として機能し得、チャネル層からの電子が下の緩衝層に貫入する場合、デバイスの有害な性能結果（例えば、メモリー効果）を生じさせ得る。バックバリア層は、特定の場合、電子をチャネル層に閉じ込め、より欠陥的な緩衝層及び／又は他の下のＩＩＩ族窒化物層中に溢れ出ることを阻止するのに役立つことができる。特定の実施形態において、１つ又は複数のＡｌＧａＮバックバリア層を用い得る。特定の実施形態において、１つ又は複数のＩｎＧａＮバックバリア層を用い得る。幾つかの実施形態において、１つ又は複数のＡｌＩｎＮバックバリア層を利用し得る。特定の実施形態によれば、バックバリアの厚さ（単層又は層の組み合わせのいずれかの形態）は、約１オングストローム〜３００オングストロームの範囲である。
幾つかの実施形態において、ＩＩＩ族窒化物材料デバイス領域は任意選択的なチャネル層を含む。チャネル層は、特定の実施形態によれば、バックバリア層が存在する場合、バックバリア層にわたり位置し得る。例えば、図１Ｅにおいて、例示的なＩＩＩ族窒化物材料デバイス領域１９０は任意選択的なチャネル層１９０Ｂを含み、これは、図１Ｅに示されるように、任意選択的なバックバリア層１９０Ａにわたり位置する。バックバリア層が存在しない他の実施形態において、チャネル層は、ＩＩＩ族窒化物材料デバイス領域内で、下にある基板に最も近い層であり得る。特定の実施形態によれば、チャネル層の組成は、スペーサ及び又はフロントバリア層（より詳細に後述）のいずれかよりも小さいバンドギャップを有するように選択される。そのような構成は、チャネル層と上層（例えば、より詳細に後述するスペーサ層及び／又はフロントバリア層）との界面近くに二次元電子ガス（２ＤＥＧ）を形成するヘテロ構造を作成することができる。そのような構成は、例えば、高電子移動度トランジスタ（ＨＥＭＴ）に存在し得る。デバイスのソースとドレインとの間のＨＥＭＴ及びＨＦＥＴを通る電子フローは、幾つかの場合、ソースとドレインとの間の電子電流フローを遮断するように機能するデバイスのゲートにより制御することができる。チャネル層は、特定の場合、不純物又は他の点欠陥（捕獲中心として機能し得る）が比較的低レベルに保たれて、例えば、電子の移動阻止を回避し、及び／又はデバイスへのメモリー効果の追加を回避するように形成することができる。捕獲中心は、ＲＦデバイスでの線形性並びに電力管理デバイスでのオン及びオフ（切り替え）速度に悪影響を及ぼし得る。チャネル層の厚さは、例えば、デバイスに望ましい動作電圧に応じて様々であり得る。ドレイン電圧が増大するにつれて、ゲートとドレインとの間の空乏エリアの深さは一般に増大する。特定の場合、チャネルがあまりに薄く形成される場合、緩衝層への突き抜け現象が生じ得、それによりドレイン漏出及びデバイスの破壊が生じ得る。
特定の実施形態によれば、ＩＩＩ族窒化物材料デバイス領域は、任意選択的なスペーサ層（中間層と呼ばれることもある）を含む。スペーサ層は、特定の実施形態によれば、存在する場合、チャネル層及び／又はバックバリア層にわたり位置し得る。例えば、図１Ｅにおいて、例示的なＩＩＩ族窒化物材料デバイス領域１９０は任意選択的なスペーサ層１９０Ｃを含み、これは、図１Ｅに示されるように、任意選択的なバックバリア層１９０Ａ及び任意選択的なチャネル層１９０Ｂにわたり位置する。幾つかの実施形態において、チャネル層とスペーサ層との界面は、二次元電子ガス領域（すなわち「２ＤＥＧ領域」）を形成することができる。例えば、図１Ｅにおいて、２ＤＥＧ領域１９１は、スペーサ層１９０Ｃとチャネル層１９０Ｂとの界面に配置される。通常、スペース層は、用いられる場合、高アルミニウム含有量で形成される。幾つかの実施形態において、スペーサ層は、下のチャネル層と比較的高いバンドギャップオフセットを有する（例えば、スペーサ層に比較的高いアルミニウム含有量を用いることにより）ように構成され、それにより２ＤＥＧの強化に繋がり得る。特定の実施形態において、スペーサ層はＡｌｘＧａ（１−ｘ）Ｎを含む。特定のそのような実施形態において、（１−ｘ）＝０．５以上である。幾つかの実施形態において、スペーサ層はＡｌＮを含む。特定の実施形態によれば、スペーサ層は比較的薄い（例えば、約５０オングストローム未満、約２０オングストローム未満、又はそれ未満）。比較的薄いスペーサ層の使用により、幾つかの場合、ソース及びドレインのオーム接触抵抗のデバイスの２ＤＥＧ及びチャネル層への悪影響を回避することができる。
ＩＩＩ族窒化物材料デバイス領域は、幾つかの実施形態において、任意選択的なフロントバリア層を含む。フロントバリア層は、特定の実施形態によれば、存在する場合、スペーサ層、チャネル層、及び／又はバックバリア層の上に位置し得る。例えば、図１Ｅにおいて、例示的なＩＩＩ族窒化物材料デバイス領域１９０は任意選択的なフロントバリア層１９０Ｄを含み、これは、図１Ｅに示されるように、任意選択的なバックバリア層１９０Ａ、任意選択的なチャネル層１９０Ｂ、及び任意選択的なスペーサ層１９０Ｃの上に位置する。特定の実施形態によれば（及び上述したように）、デバイス構造がＨＥＭＴである場合及び／又は２ＤＥＧが望ましい場合、任意選択的なフロントバリアをチャネル（又はスペーサが用いられる場合、スペーサ）にわたり形成して、ヘテロ接合を形成することができる。フロントバリアの組成は、特定の実施形態によれば、２ＤＥＧのキャリア濃度及び／又はシート電荷が所望のデバイスに向けて合わせられる（例えば、最適化される）ように選択される。特定の実施形態において、フロントバリア層はＡｌＧａＮを含む。ＡｌＧａＮ含有フロントバリア層が用いられる特定の実施形態によれば、ＡｌＧａＮフロントバリアのアルミニウム濃度は、約３０原子％（ａｔ％）未満、約２５ａｔ％未満、又は約１５ａｔ％〜約２０ａｔ％である。特定の実施形態において、チャネルとフロントバリアとの格子定数が一致又は略一致し、例えば、２ＤＥＧを作成するようにバンドギャップオフセットを維持することが望ましいことがある。幾つかのそのような場合、ＡｌＩｎＮ又はＩｎＧａＮフロントバリア層を作成して、バンドギャップオフセットを提供し、格子定数を一致又は略一致させることができる。
特定の実施形態によれば、ＩＩＩ族窒化物材料デバイス領域は任意選択的なキャップ層を含む。キャップ層は、特定の実施形態によれば、存在する場合、フロントバリア層、スペーサ層、チャネル層、及び／又はバックバリア層の上に位置し得る。例えば、図１Ｅにおいて、例示的なＩＩＩ族窒化物材料デバイス領域１９０は任意選択的なキャップ層１９０Ｅを含み、これは、図１Ｅに示されるように、任意選択的なバックバリア層１９０Ａ、任意選択的なチャネル層１９０Ｂ、任意選択的なスペーサ層１９０Ｃ、及び任意選択的なフロントバリア層１９０Ｄの上に位置する。キャップ層は、特定の実施形態によれば、デバイス構造の半導体表面を最適化するに当たり有用であることがわかっている。例えば、キャップ層がＧａＮを含む特定の場合、その結果生成されるモルフォロジは、キャップ層が存在しない場合に形成される表面よりも平滑であり得、及び／又はより少数の欠陥を含み得る。加えて、幾つかの場合、より均一なソース組成を提供することもでき（すなわち、ガリウム原子及びアルミニウム原子の混合物ではなくガリウム原子で終端する）、これは、幾つかの場合、半導体表面の表面化学処理を促進し、及び／又はＨＦＥＴのゲート下の表面欠陥数を低減し得る。そのような表面欠陥は、例えば、浅い捕獲中心として機能し得、例えば、性能低減の中でも特に、ゲート漏出又はデバイスの横型耐電圧の増大、拡散の増大、デバイスのゲート及びドレインラグの増大に起因して、デバイスの性能を損ない得る。更に、特定の場合、より一貫して終端される半導体表面を提供することにより、接触抵抗の再現性及び一貫性を強化し得、それにより、より高い製造歩留まりに繋がり得る。幾つかの実施形態において、キャップ層をドープすることが望ましいことがある。バリアがドープされる幾つかの場合、ｎ型ドープされる（例えば、シリコンを用いて）ＧａＮキャップ層を用いることが望ましいことがある。ｎ型ドープのキャップ層の使用は、特定の実施形態によれば、デバイスのＩｄｓｓ劣化を低減し得る。幾つかの実施形態において、キャップ層は、例えば、導電フィールドプレートとして用いられる導電性ＧａＮ材料層を含み得る。
特定の実施形態において、キャップ層は、例えば、マグネシウムを用いてｐ型ドープし得る。そのようなドープは、例えば、通常オフ又はエンハンスメントモードＨＦＥＴが製造中である特定の場合において望ましいことがある。非限定的な一例として、ＨＦＥＴのゲート下に局所ｐ型ＧａＮ領域を形成することにより、２ＤＥＧを中断し、チャネルを空乏化することができ、それにより、バイアスがない状態のとき、デバイスは、通常、オフである。幾つかのそのような場合、ゲート下の２ＤＥＧを局所的にリストアし、電流をソースからドレインに流すためにゲートへの正バイアスが必要である。１つ又は複数の層をキャップ層として用いることができ、単一のキャップ層が利用されるか、それとも複数のキャップ層が利用されるかは、例えば、設計デバイス構造の仕様に依存し得ることに留意されたい。
幾つかの実施形態において、キャップ層は、ｉｎ−ｓｉｔｕ窒化シリコンキャップ層及び／又はパッシベーション層を含み得る。そのような層は、ＩＩＩ族窒化物構造を終端し、及び／又はＧａＮ材料の表面を安定化させ得る。
幾つかの実施形態において、ＩＩＩ族窒化物材料デバイス領域は、少なくとも３つのデバイス層を含む。幾つかの実施形態において、第１のデバイス層は、３つの層のうちの基板に最も近いものであり得、第２のデバイス層は中間層（すなわち第１のデバイス層と第３のデバイス層との間）であり得、第３のデバイス層は、３つの層のうちの基板から最も遠いものであり得る。幾つかのそのような実施形態において、第１の層はチャネル層であり得、第２のデバイス層はフロントバリア層であり得、第３のデバイス層はキャップ層であり得る。図１Ｅを参照すると、例えば、ＩＩＩ族窒化物材料デバイス領域１９０は、チャネル層１９０Ｂ、フロントバリア層１９０Ｄ、及びキャップ層１９０Ｅを含むことができる。幾つかのそのような実施形態において、バックバリア層１９０Ａ及びスペーサ層１９０Ｃはそれぞれ任意選択的であり、一方又は両方は存在してもよく、又は存在しなくてもよい。幾つかのそのような実施形態によれば、チャネル層１９０Ｂは、これらの３つの層（すなわちチャネル層１９０Ｂ、フロントバリア層１９０Ｄ、及びキャップ層１９０Ｅ）のうち、下にある基板に最も近いものであり得る。特定の実施形態において、第２のデバイス層が第１の層及び／又は第３の層中のアルミニウム濃度よりも高いアルミニウム濃度を有することが好ましいことがある。例えば、図１Ｅを参照すると、幾つかの実施形態において、フロントバリア層１９０Ｄは、チャネル層１９０Ｂ及びキャップ層１９０Ｅにおけるアルミニウム濃度よりも高いアルミニウム濃度を有することができる。幾つかの実施形態において、第１及び第２の層（例えば、それぞれ図１Ｅにおけるチャネル層１９０Ｂ及びフロントバリア層１９０Ｄ）は窒化ガリウム材料層であり得、第２の窒化ガリウム材料層中のｘの値（窒化ガリウム材料層を参照して本明細書の他の箇所で用いられる場合、下付き文字で化合物中のアルミニウムの相対量を示す（例えば、ＡｌｘＧａ（１−ｘ）Ｎ中の「ｘ」）は、第１の窒化ガリウム材料層中のｘの値の約０．１５〜約０．３大きい又は約０．１５〜約０．７５大きい値を有し得る。例えば、第２のデバイス層は、Ａｌ０．２６Ｇａ０．７４Ｎで形成し得、一方、第１のデバイス層はＧａＮで形成し得る。アルミニウム濃度のこの相違は、第２のデバイス層と第１のデバイス層との界面における高導電領域（すなわち２ＤＥＧ領域）の形成に繋がり得る。幾つかの実施形態において、第１のデバイス層はＧａＮで形成し得る。
特定の実施形態によれば、ＩＩＩ族窒化物材料デバイス領域（例えば、少なくとも１つの窒化ガリウム材料層を含み得る）は、低クラックレベルを有する。上述したように、遷移層（特に組成傾斜する場合）及び／又は核生成層はクラック形成を低減し得る。窒化ガリウム材料及び低クラックレベルを有する他のＩＩＩ族窒化物材料は、例えば、米国特許第６，６４９，２８７号明細書に記載されており、この米国特許を全体的に参照により本明細書に援用する。幾つかの場合、ＩＩＩ族窒化物材料デバイス領域（例えば、少なくとも１つの窒化ガリウム材料層を含み得る）は、０．００５μｍ／μｍ２未満のクラックレベルを有する。幾つかの実施形態において、ＩＩＩ族窒化物材料デバイス領域（例えば、少なくとも１つの窒化ガリウム材料層を含み得る）は、０．００１μｍ／μｍ２未満という非常に低いクラックレベルを有する。特定の場合、ＩＩＩ族窒化物材料デバイス領域（例えば、少なくとも１つの窒化ガリウム材料層を含み得る）が、０．０００１μｍ／μｍ２未満のクラックレベルにより定義されるような実質的にクラックがないものであることが好ましいことがある。
特定の場合、ＩＩＩ族窒化物材料デバイス領域（例えば、少なくとも１つの窒化ガリウム材料層を含み得る）は、単一結晶（すなわち単結晶）構造を有する。幾つかの場合、ＩＩＩ族窒化物材料デバイス領域（例えば、少なくとも１つの窒化ガリウム材料層を含み得る）は、ウルツ鉱（六角形）構造を有する１つ又は複数の層を含む。
ＩＩＩ族窒化物材料デバイス領域（例えば、少なくとも１つの窒化ガリウム材料層を含み得る）の厚さ及びＩＩＩ族窒化物材料デバイス領域内の異なる層の数は、少なくとも部分的に、構造が用いられる用途によって決まる。特定の実施形態によれば、最低でも、ＩＩＩ族窒化物材料デバイス領域の総厚（又はＩＩＩ族窒化物材料デバイス領域内の任意の個々の層の厚さ）は、所望の構造又はデバイスの形成を可能にするのに十分なものである。ＩＩＩ族窒化物材料デバイス領域の総厚は、幾つかの実施形態によれば、約０．１μｍよりも大きいが、常にそうであるわけではない。幾つかの実施形態において、総厚は約２．０μｍよりも大きく、又は約５．０μｍよりも大きい。幾つかの実施形態において、ＩＩＩ族窒化物材料デバイス領域内の少なくとも１つの層の厚さは、約０．１μｍよりも大きく、約２．０μｍよりも大きく、又は約５．０μｍよりも大きい。
任意選択的なＩＩＩ族窒化物材料核生成層、任意選択的なＩＩＩ族窒化物材料遷移層、及び任意選択的なＩＩＩ族窒化物材料緩衝層は、通常、本明細書に記載される実施形態の構造から形成されるデバイスの活性領域の一部ではない（しかし、一部であることもある）。上述したように、これらの層は、ＩＩＩ族窒化物材料デバイス領域の層の堆積を促進するように形成し得る。しかし、幾つかの場合、任意選択的なＩＩＩ族窒化物材料核生成層、任意選択的なＩＩＩ族窒化物材料遷移層、及び／又は任意選択的なＩＩＩ族窒化物材料緩衝層は、デバイスの動作中、半導体構造の活性領域からの除熱を促進する熱拡散層として機能することを含む他の機能を有し得る。例えば、熱拡散層として機能するそのような遷移層は、２００２年８月２９日に公開された「Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｍａｔｅｒｉａｌｓ Ｉｎｃｌｕｄｉｎｇ Ｔｈｅｒｍａｌｌｙ−Ｃｏｎｄｕｃｔｉｖｅ Ｒｅｇｉｏｎｓ」という名称の米国特許出願公開第２００２／０１１７６９５号明細書に記載されており、この米国特許出願公開は全体的に参照により本明細書に援用される。
本明細書に記載される構造のうちの特定の構造から形成されるデバイスの活性領域は、部分的に、ＩＩＩ族窒化物材料デバイス領域の１つ又は複数の層（例えば、窒化ガリウム材料層）において形成し得る。適する窒化ガリウム材料層構成は、例えば、２００６年６月４日に発行された「Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｍａｔｅｒｉａｌ Ｄｅｖｉｃｅｓ Ｉｎｃｌｕｄｉｎｇ ａｎ Ｅｌｅｃｔｒｏｄｅ−Ｄｅｆｉｎｉｎｇ Ｌａｙｅｒ ａｎｄ Ｍｅｔｈｏｄｓ ｏｆ Ｆｏｒｍｉｎｇ ｔｈｅ Ｓａｍｅ」という名称の米国特許第７，０７１，４９８号明細書に記載されており、この米国特許は全体的に参照により本明細書に援用される。他の一般に用いられるＩＩＩ族窒化物材料デバイス層としては、チャネル層、スペーサ層、バリア層、キャップ層、及びエンハンスメントモード（通常オフ）トランジスタ設計の設計に用いられるゲート電極下に用いられるＰ型層が挙げられる。これらのＩＩＩ族窒化物材料デバイス層は、特定の実施形態によれば、異なる合金組成を示す様々なＩＩＩ族窒化物層に加えて、意図的にドープされた層を含むこともできる。
本明細書に記載される半導体構造は、特定の実施形態によれば、多様な半導体デバイスの基礎を形成し得る。適するデバイスとしては、トランジスタ（例えば、ＦＥＴ）、ショットキーダイオード、並びにＬＥＤ及びレーザダイオードを含む発光デバイスが挙げられるが、これに限定されない。特定の実施形態であるが、必ずしも全ての実施形態ではない実施形態によれば、高周波数で動作するデバイスにおいて本発明の構造を用いることが特に有利であり得る。高周波数で動作するＩＩＩ族窒化物デバイスを用いる用途の非限定的な例としては、ソースから負荷（例えば、降圧コンバータ、昇圧コンバータ、半ブリッジ、Ｈブリッジ、フルブリッジ、三相ブリッジ、及び多相ブリッジ）への電力を切り替え、整流、監視、又は制御するのに用いられる電力管理離散回路及び電力管理集積回路が挙げられる。ＲＦ用途の他の非限定的な例としては、無線及び有線通信、ＲＦエネルギー、ＲＦプラズマ発光、無線充電、ＲＦ誘導及びマイクロ波加熱、ＲＦスパークプラグ、ＩＳＭ、医療デバイス、ＲＡＤＡＲ、並びに電子戦争及び防衛デバイスに用いられる離散回路及び集積回路が挙げられる。特定の実施形態において、ソースから負荷への送電の監視、切り替え、又は制御に用いられる、ＲＦデバイス及び切り替えデバイスの両方を組み合わせた集積回路及び／又はチップ上の複数のダイがあり得る。
特定の実施形態によれば、デバイスは、通常、少なくとも部分的にＩＩＩ族窒化物材料領域内内（例えば、１つ又は複数の窒化ガリウム材料層等のＩＩＩ族窒化物材料デバイス領域の１つ又は複数の層）に形成される活性領域を有する。幾つかの実施形態によれば、デバイスは、多様な他の機能層及び／又は特徴（例えば、電極、誘電層、フィールドプレート層等）を含む。
特定の実施形態によれば、半導体構造はトランジスタ（例えば、電界効果トランジスタ（ＦＥＴ））を含む。トランジスタは、特定の実施形態によれば、ソース電極及びドレイン電極を含むことができる。ソース電極及びドレイン電極は、互いから電気的に絶縁することができる。例えば、幾つかの実施形態において、ソース電極及びドレイン電極は誘電体材料により空間的に分離される。幾つかの実施形態において、トランジスタはゲート電極を更に含む。ゲート電極は、ショットキーゲート又は絶縁ゲート電極であり得る。特定の実施形態によれば、使用中、ゲート電極への電圧の印加は、電子がソース電極からドレイン電極に移行するように、少なくとも部分的にソース電極とドレイン電極との間に位置する電界を生成及び／又は変更することができる。本明細書に記載される実施形態のうちの特定の実施形態に関連して用い得る適するトランジスタ（例えば、ＦＥＴ）としては、空乏モード（通常オン）トランジスタ及びエンハンスメントモード（通常オフ）トランジスタが挙げられる。トランジスタは、図１Ａ及び図１Ｂに関して説明したものを含むが、これに限定されない本明細書の他の箇所に記載される任意の半導体構造に関連することができる。
図２Ａは、特定の実施形態による、トランジスタ２１０を含む半導体構造２００Ａの例示的な断面概略図である。図２Ａにおいて、トランジスタ２１０はソース電極２２０及びドレイン電極２３０を含む。トランジスタ２１０はゲート電極２４０も含む。ソース電極２２０、ドレイン電極２３０、及びゲート電極２４０は、ＩＩＩ族窒化物材料領域１２０上に位置する。デバイスは誘電層２５０も含む。誘電層は、ＩＩＩ族窒化物材料領域の表面を保護し不動態化するパッシベーション層であり得る。バイア２６０は、誘電層２５０内の、ゲート電極２４０が部分的に形成される場所に形成される。図２Ａにおいて、上述したように、ＩＩＩ族窒化物材料領域１２０は基板１１０上に直接形成される。ＩＩＩ族窒化物材料デバイス領域１９０に直接接触するゲート電極２４０の構成がショットキーゲートＦＥＴを形成することにも留意する。金属絶縁電界効果トランジスタ（ＭＩＳＦＥＴ）又はより一般的には絶縁ゲートトランジスタとして構成される他の実施形態（図示せず）では、ゲート電極２４０とＩＩＩ族窒化物材料デバイス領域１９０との間に形成される絶縁体層があり得る。図２Ａは誘電層２５０内に形成されるバイア２６０を示すが、特定の他の実施形態では、バイア２６０が下に延在し、ＩＩＩ族窒化物材料領域１２０内で終端することができることにも留意されたい。
図２Ｂは、トランジスタ２１０（例えば、ＦＥＴ）を含む半導体構造２００Ｂの別の例示的な断面概略図である。図２Ｂにおいて、トランジスタ２１０の電極は、図１Ｂに示されるように、半導体構造１００Ｂにわたり形成される。図２Ａと異なり、ＩＩＩ族窒化物材料領域１２０は任意選択的な拡散バリア領域１４０の上に形成され、任意選択的な拡散バリア領域１４０は基板１１０の上に形成される。
図２Ａ及び図２Ｂに示されるトランジスタ構造は例示的であり、他の構造を用いることもできる。例えば、図２Ｃ〜図２Ｅは、特定の実施形態による別の例示的な半導体構造２００Ｃの概略図である。図２Ｃは半導体構造２００Ｃの上面概略図である。図２Ｄは、図２Ｃに示される線２Ｄに沿った図２Ｃからの半導体構造２００Ｃの正面断面図である。図２Ｅは、図２Ｃに示される線２Ｅに沿った図２Ｃからの半導体構造２００Ｃの側面断面図である。
幾つかの実施形態において、トランジスタは、複数のソースフィンガ電極部に結合される１つ又は複数のソースパッドを含む。例えば、図２Ｃにおいて、半導体構造２００Ｃのトランジスタ２１０は、ソースフィンガ電極部２２０Ｂに結合される複数のソースパッド２２０Ａを含む。幾つかの実施形態において、トランジスタは、複数のドレインフィンガ電極部に結合される１つ又は複数のドレインパッドを含む。例えば、図２Ｃにおいて、半導体構造２００Ｃのトランジスタ２１０は、ドレインフィンガ電極部２３０Ｂに結合される複数のドレインパッド２３０Ａを含む。特定の実施形態によれば、トランジスタは、複数のゲートフィンガ電極部に結合される１つ又は複数のゲートパッドを含む。例えば、図２Ｃにおいて、半導体構造２００Ｃのトランジスタ２１０は、ゲート導体２４０Ｃを介してゲートフィンガ電極部２４０Ｂに結合される複数のゲートパッド２４０Ａを含む。トランジスタ２１０は、１つ又は複数の誘電層等の他の構成要素を含むこともできるが、明確にするために、そのような追加の構成要素は図２Ｃから省かれている。
特定の実施形態によれば、複数のソースフィンガ電極部は長尺状である（例えば、少なくとも約２：１、少なくとも約３：１、少なくとも約５：１、少なくとも約１０：１、又はそれよりも長いアスペクト比を有する）ことができる。幾つかの実施形態において、複数のソースフィンガ電極部は互いに実質的に平行する（すなわち、ソースフィンガ電極部の長軸は互いの約５°内、約２°内、又は約１°内で平行する）。例えば、図２Ｃにおいて、半導体構造２００Ｃのトランジスタ２１０は、互いに平行する長軸（ページを横切って水平に延びる）を有する長尺状ソースフィンガ電極部２２０Ｂを含む。幾つかの実施形態において、複数のドレインフィンガ電極部は長尺状である（例えば、少なくとも約２：１、少なくとも約３：１、少なくとも約５：１、少なくとも約１０：１、又はそれよりも長いアスペクト比を有する）ことができる。幾つかの実施形態において、複数のドレインフィンガ電極部は互いに実質的に平行する（すなわち、ドレインフィンガ電極部の長軸は互いの約５°内、約２°内、又は約１°内で平行する）。例えば、図２Ｃにおいて、半導体構造２００Ｃのトランジスタ２１０は、互いに平行する長軸（ページを横切って水平に延びる）を有する長尺状ドレインフィンガ電極部２３０Ｂを含む。特定の実施形態において、複数のゲートフィンガ電極部は長尺状である（例えば、少なくとも約２：１、少なくとも約３：１、少なくとも約５：１、少なくとも約１０：１、又はそれよりも長いアスペクト比を有する）ことができる。幾つかの実施形態において、複数のゲートフィンガ電極部は互いに実質的に平行する（すなわち、ゲートフィンガ電極部の長軸は互いの約５°内、約２°内、又は約１°内で平行する）。例えば、図２Ｃにおいて、半導体構造２００Ｃのトランジスタ２１０は、互いに平行する長軸（ページを横切って水平に延びる）を有する長尺状ゲートフィンガ電極部２４０Ｂを含む。
特定の実施形態によれば、ソースフィンガ電極部の少なくとも幾つかは、ドレインフィンガ電極部と互いに噛み合う。幾つかの実施形態において、ドレインフィンガ電極部の少なくとも幾つかは、ソースフィンガ電極部と互いに噛み合う。一般に、第１のフィンガ電極部は、第１のフィンガ電極部の長軸が、他のフィンガ電極部により生成される空間キャビティ中に延びる場合、他のフィンガ電極部と「噛み合う」と言える。図２Ｃにおいて、例えば、ドレインフィンガ電極部２３０Ｂ−１は、ソースフィンガ電極部２２０Ｂ−１及び２２０Ｂ−２と噛み合う。
本明細書において特に記載されない他の構造及びデバイスを含め、他の構造及びデバイスも本発明の範囲内にあり得ることを理解されたい。他の構造は、違いの中でも特に、他の層及び／又は特徴を含み得る。
幾つかの場合、寄生チャネルは基板の表面（例えば、基板の上面）に（又はその近傍に）存在することができる。幾つかの実施形態において、寄生チャネルは、基板の上面領域等の基板の表面領域に形成することができる。他の箇所に記されるように、基板の表面領域は、基板の外面及び／又は外面の下且つ外面の近くの基板の一部を含むことができる。幾つかの実施形態において、基板の表面領域は、約５μｍの深さ、約２μｍの深さ、約１μｍの深さ、約５００ｎｍの深さ、約２００ｎｍの深さ、又はそれ未満の深さまで延在する。例えば、図１Ａを再び参照すると、幾つかの場合、寄生チャネルは、基板１１０の基板領域１３０の基板表面１３５に又はその近傍に形成し得る。寄生チャネルは、存在する場合、一般に、基板の上面領域に形成することができ、ある深さ（ｄ）、基板表面中に延在することができる。大半の場合、寄生チャネルは上面に延在するが、上面領域が寄生ではない上面における薄い部分を含み、寄生チャネルがその部分の下にあり、したがって上面の近傍にあることが可能である。一般に、深さ（ｄ）は、寄生チャネルの自由キャリア濃度がバルク基板の自由キャリア濃度に等しい上面からの距離である。したがって、深さ（ｄ）は部分的にバルク基板の自由キャリア濃度に依存する。幾つかの実施形態において、シリコン基板が高抵抗性である場合等、バルク基板の自由キャリア濃度は、約１０１４／ｃｍ３（例えば、１０１２／ｃｍ３）未満であり得る。典型的な寄生チャネル深さは、幾つかの場合、少なくとも約１μｍであり得、約５μｍ未満であり得る。幾つかの実施形態において、寄生チャネルの深さは、約５μｍ以下、約２μｍ以下、約１μｍ以下、約５００ｎｍ以下、約２００ｎｍ以下、又はそれ未満である。
幾つかの実施形態において、形成されるデバイスは、寄生チャネルを有さず、又は低伝導寄生チャネルのみを含む。特定の実施形態において、デバイスの表面領域（例えば、デバイスの上面領域）は、寄生チャネルを有さず、又は低伝導寄生チャネルのみを含む。「低伝導寄生チャネル」は、約１０１７／ｃｍ３未満のピーク自由キャリア濃度を有し、及び／又は約１０１２／ｃｍ２未満の総積分表面領域電荷を有する寄生チャネルである。幾つかの実施形態において、低伝導寄生チャネルは、約１０１７／ｃｍ３未満、約５×１０１６／ｃｍ３未満、約１０１６／ｃｍ３未満、又は約１０１５／ｃｍ３未満のピーク自由キャリア濃度を有する。低伝導寄生チャネルは、幾つかの実施形態において、約１０１４／ｃｍ３又はそれよりも低いピーク自由キャリア濃度を有することができる。幾つかの実施形態において、低伝導寄生チャネルは、約１０１１／ｃｍ２未満、約１０１０／ｃｍ２未満、約１０９／ｃｍ２未満、又は約１０８／ｃｍ２未満の総積分表面領域電荷を有する。低伝導寄生チャネルは、幾つかの実施形態において、約１０８／ｃｍ２、約１０５／ｃｍ２、又はそれよりも低い総積分表面領域電荷を有することができる。比較的低い自由キャリア濃度（例えば、約１０１４／ｃｍ３未満）及び／又は比較的低い総積分表面領域電荷を有する寄生チャネルの部分のデバイス性能への影響は、もしあったとしても大きくはない。「高伝導寄生チャネル」は、少なくとも約１０１７／ｃｍ３であるピーク自由キャリア濃度を有し、且つ少なくとも約１０１２／ｃｍ２の総積分表面領域電荷を有する寄生チャネルである。幾つかの場合、高伝導寄生チャネルは、少なくとも約５×１０１７／ｃｍ３、少なくとも約１０１８／ｃｍ３、又は少なくとも約１０１９／ｃｍ３であるピーク自由キャリア濃度を有することができる。幾つかの場合、高伝送寄生チャネルは、少なくとも約１０１３／ｃｍ２、少なくとも約１０１４／ｃｍ２、少なくとも約１０１５／ｃｍ２、又は少なくとも約１０１６／ｃｍ２である総積分表面領域電荷を有することができる。
幾つかの実施形態において、本明細書に記載される様々な処理（例えば、注入）方法を用いて、第１の閾値レベルの上から第２の閾値レベル（第１の閾値レベルと同じ又は異なることができる）の下までピーク自由キャリア濃度を低減することができる。例えば、幾つかの実施形態において、処理（例えば、注入）は、ピーク自由キャリア濃度が約１０１７／ｃｍ３を超えるレベルから約１０１７／ｃｍ３未満（若しくは約５×１０１６／ｃｍ３未満、約１０１６／ｃｍ３未満、若しくは約１０１５／ｃｍ３未満、若しくは約１０１４／ｃｍ３未満）に；約５×１０１６／ｃｍ３を超えるレベルから約５×１０１６／ｃｍ３未満（若しくは約１０１６／ｃｍ３未満、約１０１５／ｃｍ３未満、約１０１４／ｃｍ３未満）に；約１０１６／ｃｍ３を超えるレベルから約１０１６／ｃｍ３未満（若しくは約１０１５／ｃｍ３未満、約１０１４／ｃｍ３未満）のレベルに；約１０１５／ｃｍ３を超えるレベルから約１０１５／ｃｍ３未満（若しくは約１０１４／ｃｍ３未満）のレベルに；又は約１０１４／ｃｍ３を超えるレベルから約１０１４／ｃｍ３未満のレベルに低減されるように実行することができる。そのような低減は、自由キャリア濃度の低減が記載される本明細書に記載の任意の領域内で達成し得る。
幾つかの実施形態において、本明細書に記載される様々な処理（例えば、注入）方法を用いて、第１の閾値レベルの上から第２の閾値レベル（第１の閾値レベルと同じ又は異なることができる）の下まで総積分表面領域電荷を低減することができる。例えば、幾つかの実施形態において、処理（例えば、注入）は、総積分表面領域電荷が、約１０１１／ｃｍ２を超えるレベルから約１０１１／ｃｍ２未満（若しくは約１０１０／ｃｍ２未満、約１０９／ｃｍ２未満、約１０８／ｃｍ２未満、約１０５／ｃｍ２）に；約１０１０／ｃｍ２を超えるレベルから約１０１０／ｃｍ２未満（若しくは約１０９／ｃｍ２未満、約１０８／ｃｍ２未満、約１０５ｃｍ２）に；約１０９／ｃｍ２を超えるレベルから約１０９／ｃｍ２未満（若しくは約１０８／ｃｍ２未満、約１０５／ｃｍ２）のレベルに；又は約１０８／ｃｍ２を超えるレベルから約１０８／ｃｍ２未満（若しくは約１０５／ｃｍ２未満）のレベルに低減するように実行することができる。そのような低減は、自由キャリア濃度の低減が記載される本明細書に記載の任意の領域内で達成し得る。
寄生チャネルのピーク自由キャリア濃度は、自由キャリア濃度の低減に用いられる特定の方法を含む幾つかの要因に依存し得る。寄生チャネルのピーク自由キャリア濃度は、寄生チャネル内の自由キャリアの最高（すなわち「ピーク」）濃度を指し、拡がり抵抗プロファイリング（ＳＲＰ）及び二次イオン質量分析法（ＳＩＭＳ）を含め、当業者に既知の標準技法を用いて測定し得る。寄生チャネルにおける自由キャリア濃度は、通常、基板上面から又は基板上面の下のある深さに変位される最大自由キャリア濃度からの距離に伴って低減する。一例として、図１Ａを参照すると、自由キャリア濃度は、幾つかの実施形態において、上面１３５から基板１１０の厚さを通して下方に向かって低減する。寄生チャネルにおける自由キャリア濃度は、特定の実施形態によれば、図５に示されるものと同様のＳＲＰ測定技法から生成されるプロファイルを示すことができる。幾つかの実施形態において、自由キャリア濃度は、「ピーク自由キャリア濃度」と呼ばれる最大を示す。ピーク自由キャリア濃度は、幾つかの場合、基板の上面に又はその近傍にあることができる。例えば、図５において、自由キャリア濃度曲線５１０は、図５における点５１２として示される基板の上面（例えば、図中の表面１３５）において又はその近傍において最大を示す。幾つかの場合、自由キャリア濃度は基板内のある深さ（例えば、約１μｍ以下の深さ、約０．５μｍ以下の深さ、又は約０．２μｍ以下の深さ）において最小に低減する。例えば、図５において、自由キャリア濃度曲線５１０は点５１４において最小を示し、これは約１．３３μｍの深さに対応する。幾つかの場合、基板背景自由キャリア濃度は、最小におけるプロファイルを支配する。
上述したように、本明細書に記載されるデバイスのうちの特定のデバイスは、比較的低い総積分表面領域電荷を有することができる。「総積分表面領域電荷」は、基板の表面から、寄生チャネル自由キャリア濃度が基板の背景自由キャリア濃度に一致する深さまでの自由キャリア濃度プロファイル曲線を積分することにより特定される、単位容積当たりの自由キャリアの平均数を指す。自由キャリア濃度プロファイル曲線は、拡がり抵抗プロファイリング（ＳＲＰ）及び二次イオン質量分析法（ＳＩＭＳ）を含め、当業者に既知の標準技法を用いて特定することができる。一例として、図５に示されるデバイスの総積分表面領域電荷は、ｘ＝０（すなわち基板の表面）からｘ＝１．３３（すなわち、曲線５１０の値が、点線５１６で示される背景自由キャリア濃度に等しい基板内の深さに対応するｘ軸上の位置）までの曲線５１０の曲線下面積を特定し、特定された面積を１．３３で割ることにより計算される。換言すれば、所与の自由キャリア濃度プロファイルの総積分表面領域電荷は、ｘ＝０（すなわちデバイスの表面）からｘ＝ｄ（すなわち寄生チャネル自由キャリア濃度が基板の背景自由キャリア濃度に一致する深さ）までの自由キャリア濃度プロファイル曲線を積分することにより特定される。
幾つかの場合、寄生チャネル領域内の自由キャリアは、第１の型のものであり得、ネイティブの背景自由キャリアは逆の型のものであり得る。例えば、幾つかの場合、寄生層内の自由キャリアはアクセプタであり得、一方、基板のネイティブの背景自由キャリア濃度はドナーであり得る。したがって、Ｐ−Ｎ接合を基板に形成することができる。例えば、Ｐ−Ｎ接合は、Ｐ型寄生層及びＮ型背景自由キャリア領域（例えば、高抵抗性シリコン基板のもの）を含むことができる。特定の実施形態によれば、Ｐ−Ｎ接合は、ＩＩＩ族窒化物材料領域の形成前に基板内に存在しない。むしろ、そのような実施形態において、シリコン基板におけるＰ−Ｎ接続及び寄生層は、一般に、ＩＩＩ族窒化物材料領域（例えば、任意選択的な核生成層、任意選択的な遷移層、任意選択的な緩衝層、及び／又はＩＩＩ族窒化物材料デバイス領域の任意選択的な層を含み得る）の半導体成長プロセス中、形成される。
本発明の特定の実施形態の一特徴は、ピーク自由キャリア濃度が比較的低い濃度であり得ることである。例えば、幾つかの実施形態において、ピーク自由キャリア濃度は、約１０１７／ｃｍ３未満であり得；幾つかの場合、約１０１６／ｃｍ３未満であり得；幾つかの場合、約１０１５／ｃｍ３未満であり得；幾つかの場合、約１０１４／ｃｍ３未満であり得；幾つかの場合、約１０１３／ｃｍ３未満であり得；又はそれ未満であり得る。幾つかの実施形態において、ピーク自由キャリア濃度は、基板のバルクの自由キャリア濃度の約１００倍未満、基板のバルクの自由キャリア濃度の約１０倍未満、基板のバルクの自由キャリア濃度の約５倍未満、基板のバルクの自由キャリア濃度の約２倍未満、基板のバルクの自由キャリア濃度の約１．５倍未満、又は基板のバルクの自由キャリア濃度の約１．１倍未満である。特定の実施形態によれば、ピーク自由キャリア濃度及び背景バルク基板自由キャリア濃度は両方とも約１０１３／ｃｍ３未満である。深度プロファイルは、上述したＳＲＰ及びＳＩＭＳ技法を用いて生成し得る。
特定の実施形態によれば、基板は上面領域の下にバルク領域を含む。例えば、図１Ａ、図１Ｂ、図２Ａ、図２Ｂ、図２Ｄ、図２Ｅ、図３Ａ、図３Ｂ、図３Ｄ、図３Ｅ、図３Ｇ、図３Ｈ、図３Ｊ、図４Ａ、及び図４Ｂを参照すると、基板１１０は、上面領域１３０の下にバルク領域１９５を含むことができる。幾つかの実施形態において、基板のバルク領域は、上面領域よりも低いピーク自由キャリア濃度を有する。例えば、基板の上面領域は、比較的高いピーク自由キャリア濃度（例えば、低伝導及び高伝導寄生チャネルが存在する場合）を有し得、基板のバルク領域はより低いピーク自由キャリア濃度を有し得る。幾つかの実施形態において、基板のバルク領域は、第１の自由キャリア型がドープされ、及び上面領域は、第２の自由キャリア型（例えば、Ａｌ、Ｇａ、及び／又はＩｎ等のＩＩＩ族種）がドープされる。幾つかの実施形態において、第２の自由キャリア型はＡｌ及び／又はＧａである。特定の実施形態によれば、バルク領域におけるピーク自由キャリア濃度は、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、約１０１０／ｃｍ３未満、又は約１０９／ｃｍ３未満である。
上述したように、幾つかの実施形態において、半導体構造は、既存の寄生チャネルの悪影響が低減するか又はなくなるように形成することができる。既存の寄生チャネルの影響は、例えば、１つ又は複数の種を半導体構造に注入することにより低減するか又はなくすことができる。種の半導体構造への注入は、特定の実施形態によれば、寄生チャネルを妨げ、及び／又は寄生チャネル内の導電性を低減するか、又は寄生チャネルを全体的になくすことができる。
特定の実施形態において、シリコンを含む基板に５未満の相対原子質量を有する種を注入することを含む、半導体構造を形成する方法について説明する。当業者は「相対原子質量」（「原子重量」と呼ばれることもある）に精通しており、相対原子質量は、元素の原子の平均質量と炭素１２（原子質量単位として知られる）の原子の質量の１／１２との比率を指す。一例として、水素原子は相対原子質量１．００８を有する。ヘリウム原子は相対原子質量４．００３を有する。５未満の相対原子質量を有する種の例としては、水素及びヘリウムが挙げられるが、これに限定されない。５未満の相対原子質量を有する種は、原子（例えば、ヘリウム原子（Ｈｅ））、イオン（例えば、本明細書ではプロトンとも呼ばれる水素カチオン（Ｈ＋））、又は分子（例えば、水素分子（Ｈ２））であり得る。幾つかの実施形態において、５未満の相対原子質量を有する単一の種が基板に注入され、一方、他の実施形態において、５未満の相対原子質量を有する複数の種が基板に注入される。
幾つかの実施形態において、５未満の相対原子質量を有する種を注入することにより、低伝導寄生チャネルを含む表面領域又は寄生チャネルを含まない表面領域が生成される。例えば、図１Ａを参照すると、幾つかの実施形態において、５未満の相対原子質量を有する種を基板１１０に注入することができる。幾つかのそのような実施形態において、種の基板１１０への注入により、表面領域１３０において低伝導寄生チャネルを形成することができる。幾つかのそのような実施形態において、種の基板１１０への注入により、寄生チャネルのない表面領域１３０を生成することができる。
特定の実施形態によれば、注入ステップ中、５未満の相対原子質量を有する種の少なくとも一部は、半導体構造のＩＩＩ族窒化物材料領域を通して注入される。例えば、図１Ａを参照すると、幾つかの実施形態において、５未満の相対原子質量を有する種は、ＩＩＩ族窒化物材料領域１２０、表面１３５を通して基板１１０に注入される。幾つかのそのような実施形態において、ＩＩＩ族窒化物材料領域は、第１のステップにおいて基板にわたり形成され（例えば、本明細書の他の箇所に記載される任意の方法を介して）、その後、５未満の相対原子質量を有する種は、ＩＩＩ族窒化物材料領域を通して注入される。
本明細書に記載のように、種は、最終的に形成されたＩＩＩ族窒化物材料領域を通して注入される場合及び完全に形成されたＩＩＩ族窒化物材料領域の厚さの何分の一かのみの厚さを有し得るＩＩＩ族窒化物材料領域の中間部分のみを通して注入される場合、ＩＩＩ族窒化物材料領域を通して注入されると見なされることを理解されたい。例えば、種が部分的に形成されたＩＩＩ族窒化物材料領域（又は部分的に形成されたＩＩＩ族窒化物材料層）を通して注入され、種の注入に続けて、ＩＩＩ族窒化物材料の追加の部分（又はＩＩＩ族窒化物材料の層の追加の部分）が、種が注入されたＩＩＩ族窒化物材料上に直接形成される場合、種は、依然として、ＩＩＩ族窒化物材料領域を通して注入されたと見なされる。
特定の実施形態において、５未満の相対原子質量を有する種は、任意選択的なＩＩＩ族窒化物材料核生成層を通して注入することができる。例えば、図１Ｄを参照すると、幾つかの実施形態において、５未満の相対原子質量を有する種は、任意選択的なＩＩＩ族窒化物材料核生成層１５５を通して（且つ続けて表面１３５を通して基板１１０中に）注入することができる。幾つかのそのような実施形態において、任意選択的なＩＩＩ族窒化物材料核生成層（又はその一部）は、第１のステップにおいて基板にわたり形成され（例えば、本明細書の他の箇所に記載される任意の方法を介して）、その後、５未満の相対原子質量を有する種は、ＩＩＩ族窒化物材料核生成層を通して注入される。
幾つかの実施形態において、５未満の相対原子質量を有する種は、任意選択的なＩＩＩ族窒化物材料遷移層を通して注入することができる。例えば、図１Ｄを参照すると、幾つかの実施形態において、５未満の相対原子質量を有する種は、任意選択的なＩＩＩ族窒化物材料遷移層１７０を通して（且つ続けて表面１３５を通して基板１１０中に）注入することができる。幾つかのそのような実施形態において、任意選択的なＩＩＩ族窒化物材料遷移層（又はその一部）は、第１のステップにおいて基板にわたり形成され（例えば、本明細書の他の箇所に記載される任意の方法を介して）、その後、５未満の相対原子質量を有する種は、ＩＩＩ族窒化物材料遷移層を通して注入される。
幾つかの実施形態において、５未満の相対原子質量を有する種は、任意選択的なＩＩＩ族窒化物材料緩衝層を通して注入することができる。例えば、図１Ｄを参照すると、幾つかの実施形態において、５未満の相対原子質量を有する種は、任意選択的なＩＩＩ族窒化物材料緩衝層１８０を通して（且つ続けて表面１３５を通して基板１１０中に）注入することができる。幾つかのそのような実施形態において、任意選択的なＩＩＩ族窒化物材料緩衝層（又はその一部）は、第１のステップにおいて基板にわたり形成され（例えば、本明細書の他の箇所に記載される任意の方法を介して）、その後、５未満の相対原子質量を有する種は、ＩＩＩ族窒化物材料緩衝層を通して注入される。
幾つかの実施形態において、５未満の相対原子質量を有する種は、ＩＩＩ族窒化物材料デバイス領域の少なくとも１つの層（例えば、ＧａＮデバイス層）を通して注入することができる。例えば、図１Ｄを参照すると、幾つかの実施形態において、５未満の相対原子質量を有する種は、ＩＩＩ族窒化物材料デバイス領域１９０の少なくとも１つの層を通して（且つ続けて表面１３５を通して基板１１０中に）注入することができる。幾つかのそのような実施形態において、ＩＩＩ族窒化物材料デバイス領域の層（又はその一部）は、第１のステップにおいて基板にわたり形成され（例えば、本明細書の他の箇所に記載される任意の方法を介して）、その後、５未満の相対原子質量を有する種は、ＩＩＩ族窒化物材料デバイス領域の層を通して注入される。幾つかのそのような実施形態において、種が注入されるＩＩＩ族窒化物材料デバイス領域の層は、エピタキシャルＩＩＩ族窒化物材料デバイス材料層（例えば、エピタキシャルＧａＮ層）であり得る。幾つかのそのような実施形態において、種が注入されるＩＩＩ族窒化物材料デバイス領域の層は、単結晶ＩＩＩ族窒化物材料デバイス層（例えば、単結晶ＧａＮ層）であり得る。
特定の実施形態によれば、５未満の相対原子質量を有する種は、半導体構造のトランジスタ（例えば、ＦＥＴ）を通して注入することができる。例えば、図２Ａを参照すると、幾つかの実施形態において、５未満の相対原子質量を有する種は、トランジスタ２１０及びＩＩＩ族窒化物材料領域１２０を通して（且つ続けて表面１３５を通して基板１１０中に）注入することができる。
５未満の相対原子質量を有する種は、幾つかの実施形態において、ＩＩＩ族窒化物材料形成ステップ間で注入することができる。例えば、幾つかの実施形態において、種がＩＩＩ族窒化物材料領域を通して注入された後、種が注入された第１のＩＩＩ族窒化物材料領域にわたり、第２のＩＩＩ族窒化物材料領域が形成される。幾つかのそのような実施形態において、第２のＩＩＩ族窒化物材料は、第１のＩＩＩ族窒化物材料領域上に直接形成することができる。幾つかのそのような実施形態において、第２のＩＩＩ族窒化物材料は単結晶ＩＩＩ族窒化物材料（例えば、単結晶ＧａＮ層）であり得る。幾つかのそのような実施形態において、第２のＩＩＩ族窒化物材料はエピタキシャルＩＩＩ族窒化物材料（例えば、エピタキシャルＧａＮ層）であり得る。特定の実施形態において、第２のＩＩＩ族窒化物材料領域は、２ＤＥＧ領域を含むことができる。特定の実施形態によれば、注入ステップが実行された後、第２のＩＩＩ族窒化物材料を形成することにより、注入ステップを通して第２のＩＩＩ族窒化物材料領域を破損することを避けることができる。例えば、幾つかの実施形態によれば、種（例えば、５未満の相対原子質量を有する）は、任意選択的なＩＩＩ族窒化物材料核生成層、任意選択的なＩＩＩ族窒化物材料遷移層、及び／又は任意選択的なＩＩＩ族窒化物材料緩衝層を通して注入することができる。幾つかのそのような実施形態において、注入ステップ後、ＩＩＩ族窒化物材料デバイス領域の少なくとも１つの層を基板（及び／又は任意選択的なＩＩＩ族窒化物材料核生成層、任意選択的なＩＩＩ族窒化物材料遷移層、及び／又は任意選択的なＩＩＩ族窒化物材料緩衝層）にわたり形成することができる。幾つかの実施形態において、種（例えば、５未満の相対原子質量を有する）は、任意選択的なＩＩＩ族窒化物材料核生成層及び／又は任意選択的なＩＩＩ族窒化物材料遷移層を通して注入することができる。幾つかのそのような実施形態において、注入ステップ後、ＩＩＩ族窒化物材料緩衝層及び／又はＩＩＩ族窒化物材料デバイス領域の少なくとも１つの層を基板（及び／又は任意選択的なＩＩＩ族窒化物材料核生成層及び／又は任意選択的なＩＩＩ族窒化物材料遷移層）にわたり形成することができる。幾つかの実施形態において、種（例えば、５未満の相対原子質量を有する）は、任意選択的なＩＩＩ族窒化物材料核生成層を通して注入することができる。幾つかのそのような実施形態において、注入ステップ後、ＩＩＩ族窒化物材料遷移層、ＩＩＩ族窒化物材料緩衝層、及び／又はＩＩＩ族窒化物材料デバイス領域の少なくとも１つの層を基板（及び／又は任意選択的なＩＩＩ族窒化物材料核生成層）にわたり形成することができる。特定の実施形態によれば、種（例えば、５未満の相対原子質量を有する）は、任意選択的なＩＩＩ族窒化物材料核生成層を通して注入することができる。幾つかのそのような実施形態において、注入ステップ後、ＩＩＩ族窒化物材料遷移層、ＩＩＩ族窒化物材料緩衝層、及び／又はＩＩＩ族窒化物材料デバイス領域の少なくとも１つの層を基板（及び／又は任意選択的なＩＩＩ族窒化物材料核生成層）にわたり形成することができる。
特定の実施形態によれば、注入が実行された後、トランジスタ（例えば、ＦＥＴ）をＩＩＩ族窒化物材料領域にわたり形成し得る。例えば、幾つかの実施形態において、ＩＩＩ族窒化物材料領域を基板にわたり形成し、５未満の相対原子質量を有する種を基板に注入し、その後、トランジスタの１つ又は複数の電極を形成する。特定の実施形態において、トランジスタの少なくとも部分は、５未満の相対原子質量を有する種の注入前に形成される。例えば、幾つかの実施形態において、ＩＩＩ族窒化物材料領域を基板にわたり形成し、トランジスタをＩＩＩ族窒化物材料領域にわたり形成し、続けて、５未満の相対原子質量を有する種を基板に注入する（例えば、トランジスタ及びＩＩＩ族窒化物材料領域を通して）。
幾つかの実施形態において、５未満の相対原子質量を有する種は、基板の裏面から半導体基板に注入される。幾つかのそのような実施形態において、ＩＩＩ族窒化物材料領域を通して注入された種の輸送はなくなり、これは、幾つかの場合、ＩＩＩ族窒化物材料領域の機能及び／又は構造の維持に役立つことができる。
したがって、特定の本発明による方法は、ＩＩＩ族窒化物材料領域及びシリコンを含む基板を含む構造に５未満の相対原子質量を有する種を注入することを含み、種の少なくとも一部は、ＩＩＩ族窒化物材料領域を通して注入されずに、基板を通して注入される。これは、特定の実施形態によれば、基板の裏面（すなわち拡散バリア領域、ＩＩＩ族窒化物材料領域、及び／又はトランジスタが位置する基板表面とは逆の基板の面）を介して、５未満の相対原子質量を有する種を基板に注入することにより達成し得る。そのような注入方法の一例を図４Ａに示す。図４Ａにおいて、種３１５は基板１１０の裏面４１０を通して注入される。しかし、種３１５は、ＩＩＩ族窒化物材料領域１２０を通して注入されない。加えて、種３１５は、トランジスタ２１０を通して注入されない（例えば、注入ステップ中、トランジスタ２１０が存在する場合）。そのような注入の別の例を図４Ｂに示す。図４Ｂにおいて、種３１５は基板１１０の裏面４１０を通して注入される。しかし、図４Ｂに示される実施形態において、種３１５は、ＩＩＩ族窒化物材料領域１２０を通して注入されない。特定の実施形態において、５未満の相対原子質量を有する種は、任意選択的なＩＩＩ族窒化物材料核生成層を通して注入されない。例えば、図４Ｂにおいて、種３１５は、任意選択的なＩＩＩ族窒化物材料核生成層１５５を通して注入されない。特定の実施形態において、５未満の相対原子質量を有する種は、任意選択的なＩＩＩ族窒化物材料遷移層を通して注入されない。例えば、図４Ｂにおいて、種３１５は、任意選択的なＩＩＩ族窒化物材料遷移層１７０を通して注入されない。特定の実施形態において、５未満の相対原子質量を有する種は、ＩＩＩ族窒化物材料デバイス領域を通して注入されない。例えば、図４Ｂにおいて、種３１５は、ＩＩＩ族窒化物材料デバイス領域１９０を通して注入されない。
特定の実施形態において、特定の領域（例えば、ＩＩＩ族窒化物領域）を通して注入されない種の部分は、その領域を完全には通過せず、その領域に注入され得る。例えば、図４Ａ及び図４Ｂを参照すると、幾つかの場合、種３１５の少なくとも一部は、基板１１０を通り、表面１３５をわたり、ＩＩＩ族窒化物材料領域１２０中に注入されるが、ＩＩＩ族窒化物材料領域１２０を通して注入されない。他の場合、特定の領域を通して注入されない種の部分は、その領域にさえも注入されない。例えば、図４Ａ及び図４Ｂを参照すると、幾つかの実施形態において、種３１５の少なくとも一部は、表面１３５をわたらずに（したがってＩＩＩ族窒化物材料領域１２０中にわたらずに）基板１１０中に注入される。したがって、上記種は、ＩＩＩ族窒化物材料領域１２０中へさえも注入されない（及び上記種は、ＩＩＩ族窒化物材料領域１２０を通して注入されない）。
特定の実施形態によれば、５未満の相対原子質量を有する種の少なくとも一部は、トランジスタを通して注入されない。例えば、図４Ｂにおいて、種３１５はトランジスタ２１０を通して注入されない（例えば、注入ステップ中、トランジスタ２１０が存在する場合）。特定の実施形態において、トランジスタは、５未満の相対原子質量を有する種の注入が注入された後まで形成されない。
本明細書に記載される様々な注入方法は、基板が、５未満の相対原子質量を有する種を比較的高濃度で有する領域を含む半導体構造を生成することができる。幾つかの実施形態において、基板の少なくとも１つの領域は、少なくとも約１０１９／ｃｍ３（又は少なくとも約１０２０／ｃｍ３、少なくとも約１０２１／ｃｍ３、少なくとも約１０２２／ｃｍ３、少なくとも約１０２３／ｃｍ３、又はそれよりも高い）の濃度で、５未満の相対原子質量を有する少なくとも１つの種を含む。５未満の相対原子質量を有する種の濃度は、拡がり抵抗プロファイリング（ＳＲＰ）及び二次イオン質量分析法（ＳＩＭＳ）を含め、当業者に既知の標準技法を用いて測定し得る。注入される種として水素が用いられる実施形態において、水素前方散乱分光法（ＨＦＳ）を用いて半導体構造の領域内の水素濃度を特定することができる。
幾つかのそのような実施形態において、５未満の相対原子質量を有する種を比較的高濃度で有する領域は、基板の表面領域及び／又は寄生チャネルの部分であり得る。例えば、図３Ａ及び図３Ｂを参照すると、幾つかの実施形態において、領域３３０の１つ又は複数は、上述した任意の範囲内の濃度で、５未満の相対原子質量を有する種を含むことができる。
５未満の相対原子質量を有する種が基板に注入される特定の実施形態によれば、基板は、比較的高いピーク濃度のＩＩＩ族種（例えば、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、及びＢ）を含むこともできる。比較的高いピーク濃度のＩＩＩ族種は、幾つかの実施形態によれば、５未満の相対原子質量を有する種又は注入前に存在することができる。特定の実施形態において、比較的高いピーク濃度のＩＩＩ族種は、５未満の相対原子質量を有する種の注入後に存在することができる。５未満の相対原子質量を有する種の存在は、ＩＩＩ族種の導電性を低減し、高伝導寄生チャネルの形成を阻止することができる。５未満の相対原子質量を有する種が基板に注入される幾つかの実施形態において、基板におけるＩＩＩ族種の濃度の和のピーク（例えば、基板におけるＡｌ、Ｇａ、Ｉｎ、Ｔｌ、及びＢの濃度の和のピーク）は、少なくとも約１０１７／ｃｍ３、少なくとも約１０１８／ｃｍ３、少なくとも約１０１９／ｃｍ３、少なくとも約１０２０／ｃｍ３、少なくとも約１０２１／ｃｍ３、少なくとも約１０２２／ｃｍ３、又は少なくとも約１０２３／ｃｍ３である。５未満の相対原子質量を有する種が基板に注入される幾つかの実施形態において、基板におけるＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、少なくとも約１０１７／ｃｍ３、少なくとも約１０１８／ｃｍ３、少なくとも約１０１９／ｃｍ３、少なくとも約１０２０／ｃｍ３、少なくとも約１０２１／ｃｍ３、少なくとも約１０２２／ｃｍ３、又は少なくとも約１０２３／ｃｍ３である。５未満の相対原子質量を有する種が基板に注入される幾つかの実施形態において、基板におけるＡｌ、Ｇａ、及び／又はＩｎのピーク濃度は、少なくとも約１０１７／ｃｍ３、少なくとも約１０１８／ｃｍ３、少なくとも約１０１９／ｃｍ３、少なくとも約１０２０／ｃｍ３、少なくとも約１０２１／ｃｍ３、少なくとも約１０２２／ｃｍ３、又は少なくとも約１０２３／ｃｍ３である。
幾つかの実施形態において、基板は、５未満の相対原子質量を有する種の注入前に高伝導寄生チャネルを含み、５未満の相対原子質量を有する種の注入後に低伝導寄生チャネルを含む（又は寄生チャネルを含まない）。幾つかの実施形態において、基板のバルク領域は、５未満の相対原子質量を有する種の注入前及び／又は後、基板の上面領域よりも低いピーク自由キャリア濃度を有する。幾つかの実施形態において、５未満の相対原子質量を有する種の注入前及び／又は後、基板のバルク領域は、第１の自由キャリア型がドープされ、及び上面領域は、第２の自由キャリア型（例えば、Ａｌ、Ｇａ、Ｉｎ、及び／又はＴｌ等のＩＩＩ族種）がドープされる。特定の実施形態によれば、バルク領域におけるピーク自由キャリア濃度は、５未満の相対原子質量を有する種の注入前及び／又は後、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、約１０１０／ｃｍ３未満、又は約１０９／ｃｍ３未満である。
幾つかの実施形態において、少なくとも１つの種は、空間的に画定されるパターンで基板に注入される。その結果、本明細書に記載される本発明による半導体構造のうちの特定の構造は、空間的に画定されるパターンで基板内（例えば、図中の表面領域１３０等の基板の表面領域内）に配置される種を含む。空間的に画定されたパターンでの種の注入により、種が輸送される際に通る半導体構造の領域を選択することが可能になり、潜在的に、特定の領域内で注入された種により生じる破損を制限又はなくすことができる。種のパターン化注入は、本明細書に記載される任意の半導体構造を用いて実行することができる。
当業者は、例えば、二次イオン質量分析法（ＳＩＭＳ）を用いて所与の半導体デバイスの様々な領域内に注入された種の量を特定することが可能である。
特定の実施形態は、注入された種が基板の少なくとも１つの横次元にわたり（及び幾つかの実施形態において、基板の２つの横次元にわたり）空間的に画定されるパターンを形成するように、種を基板（例えば、基板の表面領域）に注入することを含む。基板の「横次元」は、基板の厚さに直交する基板の次元に対応する。基板の横次元は、バリア領域、ＩＩＩ族窒化物材料領域、及び／又はトランジスタ（又は他のデバイス）が形成される基板の面を定義することができる。基板の厚さは、基板の３つの座標次元のうちの最小の次元であり得る。例えば、シリコンウェーハの場合、ウェーハは、最も薄い座標次元に対応する厚さ及びそれぞれ互いと直交し、且つそれぞれウェーハの厚さに直交する２つの横次元 − ウェーハの面を形成する − を有することができる。非限定的な例として図１Ａを参照すると、基板１１０は、厚さ１９６及び横次元１９７を含む。（基板１１０は、図１Ａが描かれる平面に入って出るように延びる第２の横次元も有する。）特定の実施形態において、注入された種は、基板の第２の横次元にわたっても空間的に画定されるパターンを形成することができる。幾つかの実施形態において、種が注入される空間的に画定されるパターンは、基板の深さにわたり（すなわち基板の厚さを通して）可変である。そのようなパターンに従って種を注入することは、特定の実施形態によれば、より詳細に後述する幾つかの利点を提供することができる。
幾つかの実施形態において、少なくとも１つの種は、注入された種が基板の表面領域の少なくとも１つの横次元にわたり（及び幾つかの実施形態において、２つの横次元にわたり）空間的に画定されるパターンを形成するように、基板の表面領域（例えば、図中の表面領域１３０）に注入することができる。幾つかのそのような実施形態において、基板に注入される種は、ＩＩＩ族窒化物材料領域を通して注入し、続けて基板中に注入することができる。幾つかのそのような実施形態において、注入ステップ後、注入された種は、少なくとも約１０１９／ｃｍ３（及び／又は幾つかの実施形態において、少なくとも約１０２０／ｃｍ３、少なくとも約１０２１／ｃｍ３、少なくとも約１０２２／ｃｍ３、又は少なくとも約１０２３／ｃｍ３）の濃度で基板の表面領域の少なくとも一部内に存在する。幾つかのそのような実施形態によれば、注入ステップ後、基板の表面領域の少なくとも第２の部分は、第１の注入種を実質的に有さない（すなわち、注入された種は、約１０１５／ｃｍ３未満、幾つかの場合、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、約１０１０／ｃｍ３未満、又はそれより少ない量で第２の部分内に存在する）。
特定の実施形態によれば、空間的に画定されるパターンで基板に注入される種は、５未満の相対原子質量を有することができる。５未満の相対原子質量を有する種は、原子（例えば、ヘリウム原子（Ｈｅ））、イオン（例えば、水素カチオン（Ｈ＋））、又は分子（例えば、水素分子（Ｈ２））であり得る。ｐ型ドーパント（例えば、ホウ素、アルミニウム、ガリウム、及び／又はインジウム）及びｎ型ドーパント（例えば、窒素、リン、酸素、及び／又はヒ素）を含むが、これに限定されない他の種を用いることもできる。幾つかの実施形態において、種が注入される空間的に画定されるパターンは、予め選択される空間定義パターンであり得る。そのような予め選択される空間定義パターニングは、例えば、注入マスクを用いて達成し得る。特定の実施形態によれば、注入は、半導体構造の第１の部分が、注入される種に実質的に露出されず、半導体構造の第２の部分が、注入される種に露出されるようにマスクを通して実行される。例えば、１つ又は複数のオープン領域（注入される種にマスクを透過させる）及び１つ又は複数のブロック領域（注入される種のマスクの透過を阻止又は阻む）を含む注入マスクを利用することができる。そのようなパターニングを示す例示的な概略図を図３Ａに示す。図３Ａにおいて、マスク３００は、注入される種３１５Ａにマスクを透過させるオープン領域３１０及び注入される種３１５Ｂのマスク３００の透過を阻止する（又は阻む）ブロック領域３２０を含む。そのようなパターニングの別の例を図３Ｂに示し、図３Ｂにおいて、マスク３００は、注入される種３１５Ａにマスクを透過させるオープン領域３１０及び注入される種３１５Ｂのマスク３００の透過を阻止する（又は阻む）ブロック領域３２０を含む。図３Ａ及び図３Ｂにおけるオープン領域は実質的に矩形の形状であるが、他の形状（例えば、円形又は略円形、六角形又は略六角形、平行四辺形等）を有するマスク開口部を用いることもできる。
幾つかの実施形態によれば、パターン化注入は、寄生チャネルの少なくとも１つの領域（例えば、図中の表面領域１３０等の基板の表面領域内）が注入種に露出されるように実行される。幾つかのそのような実施形態において、ＩＩＩ族窒化物材料領域の少なくとも一部は、注入種に露出されない。特定のそのような実施形態において、注入種に露出されないＩＩＩ族窒化物材料領域の部分の破損を回避することができる。例えば、図３Ａ及び図３Ｂを参照すると、幾つかの実施形態において、表面領域１３０内の寄生チャネルの領域３３０（及び／又はＩＩＩ族窒化物材料領域１２０の領域３３１）は、注入種に露出され、一方、ＩＩＩ族窒化物材料領域１２０の領域３３５（領域３３５は、２ＤＥＧ領域を含むことができる）及び表面領域１３０内の寄生チャネルの領域３４０は、注入種に露出されない。幾つかのそのような実施形態によれば、領域３３５（幾つかの実施形態において、領域３３５内の２ＤＥＧ領域を含む）内の材料の構造は保存され、一方、領域３３０内の自由キャリアの数は低減されるか又はなくなる。特定の実施形態によれば、領域３３５内の２ＤＥＧは保存され、一方、領域３３１内の２ＤＥＧは低減されるか、なくなるか、又は妨げられ、領域３３０内の自由キャリアの数は低減されるか又はなくなる。
特定の実施形態によれば、パターン化注入は、ＩＩＩ族窒化物材料領域の１つ又は複数の機能領域（例えば、２ＤＥＧ領域）の構造を保存しながら、寄生チャネル領域の伝導性を低減する（又は寄生チャネル領域をなくす）ことができる。幾つかの実施形態において、種が半導体構造に注入された後、種はＩＩＩ族窒化物材料領域内に実質的に存在しない。したがって、幾つかの実施形態において、半導体構造のＩＩＩ族窒化物材料領域（そこを通して種を注入し得る）は、注入種を実質的に有さないことができる（すなわち注入種は存在しないか、又は約１０１５／ｃｍ３未満及び幾つかの実施形態において、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、約１０１０／ｃｍ３未満、又はそれよりも少ない量で存在する）。幾つかの実施形態において、ＩＩＩ族窒化物材料領域は、２ＤＥＧ領域を含み、２ＤＥＧ領域（そこを通して種を注入し得る）は、第１の注入種を実質的に有さない（例えば、種が注入された後）。
幾つかの実施形態において、注入種は、トランジスタのソースとトランジスタのドレインとの間の領域の少なくとも一部に注入されない。種が注入されないトランジスタのソースとトランジスタのドレインとの間の領域は、幾つかの実施形態において、２ＤＥＧ領域に対応し得る。したがって、幾つかの実施形態において、半導体のＩＩＩ族窒化物材料領域は、注入種を実質的に有さない（すなわち注入種は存在しないか、又は約１０１５／ｃｍ３未満、幾つかの場合、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、約１０１０／ｃｍ３未満、又はそれよりも少ない量で存在する）２ＤＥＧ領域を含む。特定の実施形態によれば、種は、トランジスタのソースとトランジスタのゲートとの間の領域の少なくとも一部に注入されない。幾つかの実施形態において、種は、トランジスタのドレインとトランジスタのゲートとの間の領域の少なくとも一部に注入されない。
特定の実施形態において、注入ステップ後、トランジスタのソースとトランジスタのドレインとの間のチャネルの下の基板の少なくとも一部は、注入種を実質的に有さない（すなわち注入種は存在しないか、又は約１０１５／ｃｍ３未満、幾つかの場合、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、約１０１０／ｃｍ３未満、又はそれよりも少ない量で存在する）。幾つかの実施形態において、トランジスタのソースとトランジスタのゲートとの間の領域の下の基板の少なくとも一部は、注入種を実質的に有さない。例えば、図３Ａ及び図３Ｂを参照すると、幾つかの実施形態において、領域３４０（トランジスタ２１０のソース２２０とドレイン２３０との間の領域の下にあり（トランジスタ２１０のソース２２０とゲート２４０との間の部分及びトランジスタ２１０のゲート２４０とドレイン２３０との間の部分を有する）は、注入種を実質的に有さない。
幾つかの実施形態において、注入種は、トランジスタのソース電極の少なくとも一部とトランジスタのドレイン電極の少なくとも一部との間の領域の少なくとも一部に注入されない。例えば、幾つかの実施形態において、注入種は、ソースフィンガ電極部とドレインフィンガ電極部との間の領域の少なくとも一部に注入されない。注入種のそのような構成は、例えば、注入マスクを用いて達成することができる。図３Ｃは、ブロック領域３２０（点線矩形内部の陰影の付いたエリアとして示される）を含むマスクを用いて、トランジスタ（図２Ｃ〜図２Ｅからの半導体構造２００Ｃのトランジスタ２１０に対応することができる）のソースフィンガ電極部とドレインフィンガ電極部との間の複数の領域における種の注入を回避する一実施形態を示す上面概略図である。図３Ｄは、図３Ｃに示される線３Ｄに沿った、図３Ｃからの半導体構造２００Ｃの正面断面図である。図３Ｅは、図３Ｃに示される線３Ｅに沿った、図３Ｃからの半導体構造２００Ｃの側面断面図である。図３Ｄ及び図３Ｅに示されるように、マスク３００は、注入種３１５Ａにマスクを透過させるオープン領域３１０及び注入種３１５Ｂのマスク３００の透過を阻止する（又は阻む）ブロック領域３２０を含む。その結果、幾つかの実施形態において、表面領域１３０内の寄生チャネル領域３３０（及び／又はＩＩＩ族窒化物材料領域１２０の領域３３１）は、注入種に露出され、一方、ＩＩＩ族窒化物材料領域１２０の領域３３５（領域３３５は、２ＤＥＧ領域を含むことができる）及び表面領域１３０内の寄生チャネル領域３４０は、注入種に露出されない。幾つかのそのような実施形態によれば、領域３３５内の材料の構造（幾つかの実施形態において、領域３３５内の２ＤＥＧ領域を含む）は保存され、一方、領域３３０内の自由キャリアの数は低減されるか又はなくなる。特定の実施形態によれば、領域３３５内の２ＤＥＧは保存され、一方、領域３３１内の２ＤＥＧは低減されるか、なくなるか、又は妨げられ、領域３３０内の自由キャリアの数は低減されるか又はなくなる。
特定の実施形態によれば、注入種は、トランジスタのソース電極、ゲート電極、及び／又はドレイン電極の下の基板領域（例えば、基板表面領域）の少なくとも一部に注入される。幾つかの実施形態において、種の注入は、トランジスタの活性エリアの少なくとも一部（幾つかの実施形態において、活性エリアの比較的大きい割合（例えば、活性エリアの少なくとも約５０％、少なくとも約７５％、又は少なくとも約９０％））にわたり阻止することができ、一方、種は、トランジスタのソース電極、ドレイン電極、及び／又はゲート電極の下の１つ又は複数の領域に注入される。例えば、幾つかの実施形態において、種の注入は、ソース電極とゲート電極との間の少なくとも１つの基板表面領域内及び／又はゲート電極とドレイン電極との間の少なくとも１つの基板表面領域内で阻止することができ、一方、同時に、種は、ソース電極、ゲート電極、及び／又はドレイン電極の下の少なくとも１つの基板表面領域に注入することができる。そのようなパターン化注入は、例えば、注入マスクを用いて達成することができる。例えば、幾つかの実施形態において、注入マスクを用いて、トランジスタの活性エリア内の（幾つかの場合、トランジスタの活性エリアの比較的大きい割合にわたる）種の注入を阻止することができるが、ソース電極（例えば、ソース電極パッド）、ゲート電極（例えば、ゲート電極パッド）、及び／又はドレイン電極（例えば、ドレイン電極パッド）の下の１つ又は複数の領域に種を注入することができる。
図３Ｆは、ブロック領域３２０（点線矩形内部の陰影の付いたエリアとして示される）を含むマスクを用いて、半導体構造２００Ｃ（図２Ｃ〜図２Ｅからの半導体構造２００Ｃのトランジスタ２１０に対応することができる）のトランジスタ２１０の活性領域の大きいエリア内への注入を回避する一実施形態を示す上面概略図である。図３Ｇは、図３Ｆに示される線３Ｇに沿った、図３Ｆからの半導体構造２００Ｃの正面断面図である。図３Ｈは、図３Ｆに示される線３Ｈに沿った、図３Ｆからの半導体構造２００Ｃの側面断面図である。図３Ｆ〜図３Ｈに示される例示的な実施形態において、トランジスタの略全体の活性エリアはマスキングされて、活性エリアへの種の注入を回避する。しかし、注入種の注入は活性領域外部（例えば、ソース、ゲート、及び／若しくはドレインパッドの下等のトランジスタのフィールド領域；トランジスタの絶縁領域；並びに／又はトランジスタと隣接トランジスタとの間のソーストリート）において生じ得る。特定の実施形態によれば、トランジスタの活性エリア外部に注入することにより、高伝導寄生チャネルエリアは、トランジスタの活性エリアではそのまま残すことができ、一方、基板の表面領域への注入種の相互作用に起因して、活性エリア外部の低伝導寄生チャネルのみが残るか、又は寄生チャネルは残らない。例えば、図３Ｆ〜図３Ｈに示されるように、マスク３００は、注入種３１５Ａにマスクを透過させるオープン領域３１０及び注入種３１５Ｂのマスク３００の透過を阻止する（又は阻む）ブロック領域３２０を含む。その結果、幾つかの実施形態において、表面領域１３０内の寄生チャネルの領域３３０（及び／又はＩＩＩ族窒化物材料領域１２０の領域３３１）は注入種に露出され、一方、ＩＩＩ族窒化物材料領域１２０の領域３３５（領域３３５は、２ＤＥＧ領域を含むことができる）及び表面領域１３０内の寄生チャネル領域３４０は、注入種に露出されない。幾つかのそのような実施形態によれば、領域３３５内の材料の構造（幾つかの実施形態において、領域３３５内の２ＤＥＧ領域を含む）は保存され、一方、領域３３０内の自由キャリアの数は低減されるか又はなくなる。特定の実施形態によれば、領域３３５内の２ＤＥＧは保存され、一方、領域３３１内の２ＤＥＧは低減されるか、なくなるか、又は妨げられ、領域３３０内の自由キャリアの数は低減されるか又はなくなる。
上述したように、幾つかの実施形態において、種を半導体構造のフィールド領域に注入して、寄生チャネルの伝導性を低減するか、又は寄生チャネルをなくすことができる。そのような注入方式は、例えば、トランジスタの接点パッドの下及び／又は半導体構造の隣接するトランジスタ間の高伝導寄生チャネルをなくすことにおいて有用であり得る。
幾つかの実施形態において、半導体構造は、第１のトランジスタ及び第１のトランジスタから横に離間された第２のトランジスタを含む。例えば、図３Ｉ及び図３Ｊを参照すると、半導体構造３９０は、第１のトランジスタ２１０−１及び第１のトランジスタ２１０−１から横に離間された（すなわち基板１１０の横次元１９７に沿って離間された）第２のトランジスタ２１０−２を含む。特定の実施形態において、３つ以上のトランジスタが存在し得る。例えば、図３Ｉ及び図３Ｊにおいて、半導体構造３９０は、第１のトランジスタ２１０−１及び第２のトランジスタ２１０−２から横に離間された任意選択的な第３のトランジスタ２１０−３並びに第１のトランジスタ２１０−１、第２のトランジスタ２１０−２、及び第３のトランジスタ２１０−３から横に離間された任意選択的な第４のトランジスタ２１０−４も含む。図３Ｉ及び図３Ｊにおいて、電極（例えば、ソース電極、ドレイン電極、及びゲート電極）及び電極間の絶縁材料は、図における明確性を維持するために、単にブロック３６２として示されている。したがって、各ブロック３６２Ａ、３６２Ｂ、３６２Ｃ、及び３６２Ｄは、任意の適する構成（本明細書に記載される任意の構成を含むが、これに限定されない）で配置されたソース電極、ゲート電極、ドレイン電極、及び／又は１つ又は複数の誘電層を含むことができる。
特定の実施形態によれば、注入ステップ後、第１のトランジスタと第２のトランジスタとの間の基板の表面領域の少なくとも一部は、少なくとも約１０１９／ｃｍ３（又は幾つかの実施形態において、少なくとも約１０２０／ｃｍ３、少なくとも約１０２１／ｃｍ３、少なくとも約１０２２／ｃｍ３、少なくとも約１０２３／ｃｍ３、又はそれよりも高い）の注入種濃度を有する。例えば、図３Ｊを参照すると、幾つかの実施形態において、第１のトランジスタ２１０−１と第２のトランジスタ２１０−２との間（及び／又は第２のトランジスタ２１０−２と第３のトランジスタ２１０−３との間、及び／又は第３のトランジスタ２１０−３と第４のトランジスタ２１０−４との間）の基板１１０の表面領域１３０の領域３３０は、少なくとも約１０１９／ｃｍ３の注入種濃度を有する。特定の実施形態によれば、注入ステップ後、第１のトランジスタと第２のトランジスタとの間（及び／又は第２のトランジスタと第３のトランジスタとの間、及び／又は第３のトランジスタと第４のトランジスタとの間）の基板の表面領域内の注入種の存在は、以前には高伝導であった寄生チャネル領域が低伝導寄生チャネル領域になるか、又は寄生チャネル領域ではなくなるように、基板１１０の表面領域１３０内の寄生チャネル領域の伝導性を低減することができる。特定の実施形態によれば、注入ステップ後、第１のトランジスタ及び／又は第２のトランジスタの下の基板の表面領域の少なくとも一部は、注入種を実質的に有さない（すなわち注入種は存在しないか、又は１０１５／ｃｍ３約未満、幾つかの場合、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、約１０１０／ｃｍ３未満、又はそれよりも低い量で存在する）。例えば、図３Ｊを参照すると、幾つかの実施形態において、第１のトランジスタ２１０−１の下の領域３４０は、注入種を実質的に有さないことができる。幾つかの実施形態において、第２のトランジスタ２１０−２（及び／又は第３のトランジスタ２１０−３、及び／又は第４のトランジスタ２１０−４）の下の領域３４０は、注入種を実質的に有さないことができる。
特定の実施形態によれば、注入ステップ後、第１のトランジスタと第２のトランジスタとの間（及び／又は第２のトランジスタと第３のトランジスタとの間、及び／又は第３のトランジスタと第４のトランジスタとの間）の基板の表面領域内の注入種の存在は、以前には高伝導であった寄生チャネル領域が低伝導寄生チャネル領域になる（又は寄生チャネル領域ではなくなる）ように、基板の表面領域内の寄生チャネル領域の伝導性を低減することができ、一方、ＩＩＩ族窒化物材料領域内の２ＤＥＧを低減し、なくし、又は妨げることができる。
図３Ｋ〜図３Ｍは、特定の実施形態により、複数のデバイス（例えば、ＦＥＴ等のトランジスタ）を含む半導体構造に１つ又は複数の種を注入するのに用いることができる例示的な注入マスクを示す上面概略図である。トランジスタは、例えばアレイで基板の上面にわたり横に離間することができる。例えば、図３Ｋ〜図３Ｍにおいて、トランジスタ２１０（トランジスタ２１０−１、２１０−２、２１０−３、及び２１０−４を含む）は二次元アレイに配置される。マスクは、下にある半導体構造への種の注入を阻止するか、又は阻むことができる複数のブロック領域を含むことができる。例えば、図３Ｋ〜図３Ｍにおいて、示されるマスクは、領域３２０の下の半導体構造への種の注入を阻止するか、又は阻むブロック領域３２０を含む。図３Ｋは、基板上のトランジスタのそれぞれにわたり繰り返される、図３Ｆに関して説明したパターンと同様のパターンを含む。図３Ｌは、基板上のトランジスタのそれぞれにわたり繰り返される、図３Ｃに関して説明したパターンと同様のパターンを含む。特定の実施形態において、マスクは、オープン領域が、電極パッドにより覆われる基板のエリアの比較的大きい割合（例えば、少なくとも約８０％、少なくとも約９０％、少なくとも約９５％、又は少なくとも約９９％）を覆い、ブロック領域が基板の残りの部分の比較的大きい割合（例えば、少なくとも約８０％、少なくとも約９０％、少なくとも約９５％、又は少なくとも約９９％）を覆うように構成することができる。特定の一例を図３Ｍに示し、図３Ｍにおいて、マスクは、トランジスタ２１０の接点パッドにわたり位置するオープン領域３１０及び基板１１０の残りの部分を覆うブロック領域３２０を含む。図３Ｋ〜図３Ｍにおけるオープン領域は実質的に矩形の形状であるが、他の形状（例えば、円形又は略円形、六角形又は略六角形、平行四辺形等）を有するマスク開口部を用いることもできる。
特定の実施形態は、第１の種及び第２の種を半導体構造に注入することを含む。特定のそのような実施形態によれば、第１の種及び第２の種は、半導体構造の異なる深さに注入することができる。これは、例えば、第１の種が第１の深さに注入され（例えば、基板の表面領域と共に）、第２の種が異なる深さ（例えば、２ＤＥＧ領域内等のＩＩＩ族窒化物材料領域内）に存在する半導体構造を生成することができる。
特定の実施形態によれば、第１の注入種及び第２の注入種は組成的に異なる。幾つかの実施形態において、半導体構造に注入される第１の種は、５未満の相対原子質量を有することができる。５未満の相対原子質量を有する種は、原子（例えば、ヘリウム原子（Ｈｅ））、イオン（例えば、水素カチオン（Ｈ＋））、又は分子（例えば、水素分子（Ｈ２））であり得る。特定の実施形態において、５未満の原子質量を有する２つ以上の第１の種を注入し得る。幾つかの実施形態において、半導体構造に注入される第２の種は、ｐ型ドーパント（例えば、ホウ素、アルミニウム、ガリウム、及び／又はインジウム）又はｎ型（例えば、窒素、酸素、リン、及び／又はヒ素）であり得る。
幾つかの実施形態において、第１の種は、基板の表面領域（例えば、図中の表面領域１３０）等の半導体構造の基板に注入される。幾つかのそのような実施形態において、第１の注入種は、基板の少なくとも１つの横次元にわたり（幾つかの実施形態において、基板の２つの横次元にわたり）空間的に画定される第１のパターンで基板内（例えば、基板の表面領域内）に配置される。様々なそのようなパターンについては、例えば、図３Ａ〜図３Ｊに関して上述した。幾つかの実施形態において、第１の種の注入中、第１の種の少なくとも一部はＩＩＩ族窒化物材料領域を通して注入される。例えば、図３Ａ及び図３Ｂを参照して、幾つかの実施形態において、第１の種は、ＩＩＩ族窒化物材料領域１２０を通して基板１１０の表面領域１３０に（例えば、表面領域１３０の領域３３０に）注入される。同様に、図３Ｄ及び図３Ｅ並びに図３Ｇ及び図３Ｈを参照すると、幾つかの実施形態において、第１の種は、ＩＩＩ族窒化物材料領域１２０を通して基板１１０の表面領域１３０に（例えば、表面領域１３０の領域３３０に）に注入される。
特定の実施形態によれば、第１の種が注入された後、第１の種は、少なくとも約１０１９／ｃｍ３（又は幾つかの実施形態において、少なくとも約１０２０／ｃｍ３、少なくとも約１０２１／ｃｍ３、少なくとも約１０２２／ｃｍ３、少なくとも約１０２３／ｃｍ３、又はそれよりも高い）の濃度で基板の表面領域の少なくとも一部内に存在する。例えば、図３Ａ及び図３Ｂを参照すると、幾つかの実施形態において、第１の種がＩＩＩ族窒化物材料領域１２０を通して基板１１０の表面領域１３０に（例えば、表面領域１３０の領域３３０に）注入された後、表面領域１３０内（例えば、表面領域１３０の領域３３０内）の第１の種の濃度は、少なくとも約１０１９／ｃｍ３であり得る。別の例として、図３Ｄ及び図３Ｅ並びに図３Ｇ及び図３Ｈを参照すると、幾つかの実施形態において、第１の種がＩＩＩ族窒化物材料領域１２０を通して基板１１０の表面領域１３０に（例えば、表面領域１３０の領域３３０に）注入された後、表面領域１３０内（例えば、表面領域１３０の領域３３０内）の第１の種の濃度は、少なくとも約１０１９／ｃｍ３であり得る。
幾つかの実施形態において、第１の種が注入された後、基板の表面領域の少なくとも第２の部分は、第１の注入種を実質的に有さない（すなわち第１の注入種は存在しないか、又は約１０１５／ｃｍ３未満、幾つかの場合、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、約１０１０／ｃｍ３未満、若しくはそれよりも低い量で存在する）。例えば、図３Ａ及び図３Ｂを参照すると、幾つかの実施形態において、第１の種がＩＩＩ族窒化物材料領域１２０を通して基板１１０の表面領域１３０に（例えば、表面領域１３０の領域３３０に）注入された後、基板１１０の表面領域１３０の領域３４０は、第１の注入種を実質的に有さないことができる。別の例として、図３Ｄ及び図３Ｅ並びに図３Ｇ及び図３Ｈを参照すると、特定の実施形態によれば、第１の種がＩＩＩ族窒化物材料領域１２０を通して基板１１０の表面領域１３０に（例えば、表面領域１３０の領域３３０に）注入された後、基板１１０の表面領域１３０の領域３４０は、第１の注入種を実質的に有さないことができる。
特定の実施形態によれば、第１の種が注入された後、ＩＩＩ族窒化物材料領域は、第１の種を実質的に有さない（すなわち第１の種は存在しないか、又は約１０１５／ｃｍ３未満、幾つかの場合、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、約１０１０／ｃｍ３未満、若しくはそれよりも低い量で存在する。例えば、図３Ａ及び図３Ｂを参照すると、幾つかの実施形態において、第１の種がＩＩＩ族窒化物材料領域１２０を通して基板１１０の表面領域１３０に（例えば、表面領域１３０の領域３３０に）注入された後、ＩＩＩ族窒化物材料領域１２０は、第１の注入種を実質的に有さないことができる。別の例として、図３Ｄ及び図３Ｅ並びに図３Ｇ及び図３Ｈを参照すると、特定の実施形態によれば、第１の種がＩＩＩ族窒化物材料領域１２０を通して基板１１０の表面領域１３０に（例えば、表面領域１３０の領域３３０に）注入された後、ＩＩＩ族窒化物材料領域１２０は、第１の注入種を実質的に有さないことができる。幾つかのそのような実施形態において、ＩＩＩ族窒化物材料領域は、２ＤＥＧ領域を含み、２ＤＥＧ領域（例えば、第１の種が注入された後）は、第１の注入種を実質的に有さない。例えば、図３Ａ及び図３Ｂを参照すると、幾つかの実施形態において、ＩＩＩ族窒化物材料領域は、２ＤＥＧ領域を含み、第１の種がＩＩＩ族窒化物材料領域１２０を通して基板１１０の表面領域１３０に（例えば、表面領域１３０の領域３３０に）注入された後、２ＤＥＧ領域は、第１の注入種を実質的に有さないことができる。別の例として、図３Ｄ及び図３Ｅ並びに図３Ｇ及び図３Ｈを参照すると、特定の実施形態によれば、ＩＩＩ族窒化物材料領域１２０は、２ＤＥＧ領域を含み、第１の種がＩＩＩ族窒化物材料領域１２０を通して基板１１０の表面領域１３０に（例えば、表面領域１３０の領域３３０に）注入された後、２ＤＥＧ領域は、第１の注入種を実質的に有さないことができる。
特定の実施形態において、第２の種は、半導体構造のＩＩＩ族窒化物材料領域に注入される。第２の注入種は、特定の実施形態によれば、基板の少なくとも１つの横次元にわたり（及び幾つかの実施形態において、基板の２つの横次元にわたり）空間的に画定される第２のパターンで、ＩＩＩ族窒化物材料領域内に配置し得る。第２の注入種は、第２の種がＩＩＩ族窒化物材料領域の少なくとも１つの横次元にわたり（及び幾つかの実施形態において、基板の２つの横次元にわたり）空間的に画定されるパターンを形成するようにＩＩＩ族窒化物材料領域内に配置することもできる。
幾つかの実施形態によれば、第１の注入種を用いて、半導体構造内の寄生チャネル領域において、空間的に画定される注入パターンを形成することができ、第２の注入種を用いて、半導体構造内のＩＩＩ族窒化物材料領域（例えば、ＩＩＩ族窒化物材料領域内の２ＤＥＧ領域）において空間的に画定される注入パターンを形成することができる。幾つかのそのような実施形態において、第１の注入種を用いて、基板の表面領域内の寄生チャネルの特定の領域の伝導性を低減するか又はなくすことができる（例えば、上述したように）。幾つかのそのような実施形態において、第２の注入種を用いて、半導体構造のＩＩＩ族窒化物材料領域内の２ＤＥＧ領域の特定の部分の伝導性を低減するか又はなくすことができる。幾つかの実施形態において、第２の注入種は、製造プロセスにおける注入分離ステップとして用いることができる（例えば、エッチング分離ステップへの追加又は代替として）。幾つかの実施形態において、第２の注入種を用いて、デバイスのソース及び／又はドレイン電極及び２ＤＥＧ及び／又はチャネル層からのオーム接触を強化することができる。幾つかのそのような実施形態において、注入種はシリコン又はゲルマニウム等のｎ型ドーパントであり得る。
そのようなパターン化注入の一例を図３Ａに示す。図３Ａにおいて、任意選択的な第２の注入ステップを実行することができ、第２の種（例えば、ＩＩＩ族窒化物結晶格子を破損し、２ＤＥＧを妨げる高エネルギーホウ素又は窒素）が半導体構造２００Ａの領域３３１に注入された。幾つかのそのような実施形態において、半導体構造は、基板のパターン化又は選択された領域（例えば、基板の表面領域の選択された領域）における寄生チャネルの伝導性を低減するか又はなくす第１の注入種及びＩＩＩ族窒化物材料領域における２ＤＥＧ領域のパターン化又は選択された領域の伝導性を低減するか又はなくす第２の注入種の両方を含む。このような複数の種の注入は、例えば、注入分離が半導体構造のフィールド領域において用いられて、あるデバイス（例えば、トランジスタ）を別のデバイス（例えば、トランジスタ）から絶縁し、注入種が既存の寄生チャネルの影響をなくすか又は低減するためにも用いられる特定の場合等の特定の実施形態であるが、必ずしも全ての実施形態であるわけではない実施形態により有利であり得る。異なる深さにおける複数の種の注入を示す別の例を図３Ｂ及び図３Ｈに示す。図３Ｂ及び図３Ｈにおいて、第２の種が半導体構造２００Ａの領域３３１に注入された任意選択的な第２の注入ステップを実行することができる。
特定の実施形態において、半導体デバイスは、２ＤＥＧ領域の伝導性が、例えば、第２の種（例えば、ホウ素又は窒素）を注入することにより低減されたか又はなくなった領域を含み得る。幾つかのそのような実施形態において、半導体デバイスは、寄生チャネルの伝導性が低減されたか又はなくなった領域 − ２ＤＥＧ領域の伝導性が低減されたか又はなくなった領域の下に位置する − を含むこともできる。例えば、図３Ａ及び図３Ｂを参照すると、特定の実施形態において、半導体構造２００は、ＩＩＩ族窒化物材料領域１２０の伝導性が低減されたか、妨げられたか又はなくなった（例えば、第２の種の注入により）領域３３１と、寄生チャネルの伝導性が低減された（又はなくなった）領域３３１の下に位置する領域３３０とを含み得る。幾つかのそのような実施形態において、領域３３１は、寄生種（例えば、Ｇａ、Ａｌ等）の集中及び第１の注入種（例えば、５未満の相対原子質量を有する種）の集中の両方を有する。幾つかの実施形態において、半導体デバイスは、高伝導２ＤＥＧを有する領域と、高伝導寄生チャネルを有する領域 − 高伝導２ＤＥＧ領域の下に位置する − とを含むこともできる。例えば、図３Ａ及び図３Ｂを参照すると、幾つかの実施形態において、半導体デバイスは、高伝導２ＤＥＧを含む領域３３５と、高伝導寄生チャネルを含む（例えば、比較的高濃度の、Ｇａ及びＡｌ等の１つ又は複数の寄生種に起因して）、領域３３５の下に形成される領域３４０とを有し得る。
特定の実施形態によれば、第２の種の注入は、第２の種の注入前の２ＤＥＧの導電性と比較して、少なくとも約５％、少なくとも約１０％、少なくとも約２５％、少なくとも約５０％、少なくとも約７５％、少なくとも約９０％、少なくとも約９５％、少なくとも約９９％、又はそれよりも大きく２ＤＥＧの導電性を低減することができる。
第２の種のパターン化注入は、例えば、注入マスクを用いて達成することができる。図３Ａ、図３Ｂ、及び図３Ｇに示されるように、第２の種は、第１の種の注入のパターン化に用いられるものと同じ注入マスク３００を用いて領域３３１に注入される。他の実施形態において、第２の種の注入は、第１の注入マスクと異なる第２の注入マスクを用いて達成することができる。例えば、図３Ｃに示される注入マスクを用いて第１の種を注入する特定の実施形態において、異なる注入マスクを用いて第２の種を注入し得る（例えば、トランジスタの活性領域内への第２の種の注入を避けるために）。一例として、幾つかの実施形態において、図３Ｃに示されるマスクを用いて第１の種を注入することができ、図３Ｆに示されるマスクを用いて第２の種を注入することができる。
第２の種が注入されるＩＩＩ族窒化物材料領域は、幾つかの実施形態において、２ＤＥＧ領域を含み得る。幾つかのそのような実施形態において、第２の注入種は、ＩＩＩ族窒化物材料領域の２ＤＥＧ領域内に注入することができる。幾つかのそのような実施形態において、第２の種を２ＤＥＧ領域に注入した後、第２の注入種は、２ＤＥＧ領域の少なくとも１つの横次元にわたり（幾つかの実施形態において、２ＤＥＧ領域の２つの横次元にわたり）空間的に画定されるパターンを形成する。
幾つかの実施形態において、ＩＩＩ族窒化物材料領域内の第２の注入種の濃度は比較的高い。例えば、幾つかの場合、第２の種が半導体構造に注入された後、第２の種は、少なくとも約１０１６／ｃｍ３（及び／又は幾つかの実施形態において、少なくとも約１０１７／ｃｍ３、少なくとも約１０１８／ｃｍ３、少なくとも約１０１９／ｃｍ３、少なくとも約１０２０／ｃｍ３、又はそれよりも高い）の濃度でＩＩＩ族窒化物材料領域の少なくとも一部内（例えば、ＩＩＩ族窒化物材料の２ＤＥＧ領域の少なくとも一部内）に存在する。図３Ａ及び図３Ｂを参照すると、例えば、幾つかの実施形態において、第２の種がＩＩＩ族窒化物材料領域１２０に注入された後、ＩＩＩ族窒化物材料領域１２０内（例えば、ＩＩＩ族窒化物材料領域１２０の領域３３１内）の第２の種の濃度は、少なくとも約１０１６／ｃｍ３であり得る。別の例として、図３Ｇを参照すると、幾つかの実施形態において、第２の種がＩＩＩ族窒化物材料領域１２０に注入された後、表面領域１３０内（例えば、ＩＩＩ族窒化物材料領域１２０の領域３３１内）の第２の種の濃度は、少なくとも約１０１６／ｃｍ３であり得る。
幾つかの実施形態において、第２の種が注入された後、ＩＩＩ族窒化物材料領域の少なくとも第２の部分は、第２の注入種を実質的に有さない（すなわち第２の注入種は存在しないか、又は約１０１５／ｃｍ３未満、幾つかの場合、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、約１０１０／ｃｍ３未満、若しくはそれよりも少ない量で存在する）。図３Ａ及び図３Ｂを参照すると、例えば、幾つかの実施形態において、第２の種をＩＩＩ族窒化物材料領域１２０に注入した後、ＩＩＩ族窒化物材料領域１２０の領域３３５は、第２の注入種を実質的に有さないことができる。別の例として、図３Ｇを参照すると、幾つかの実施形態において、第２の種がＩＩＩ族窒化物材料領域１２０に注入された後、ＩＩＩ族窒化物材料領域１２０の領域３３５は、第２の注入種を実質的に有さないことができる。第１及び第２の種は、特定の実施形態によれば、基板にわたり配置されるトランジスタ（例えば、ＦＥＴ）を含む半導体構造に注入することができる。幾つかのそのような実施形態によれば、第１の種が半導体構造に注入された後、トランジスタのソースとトランジスタのドレインとの間のチャネルの下の基板の少なくとも一部は、第１の注入種を実質的に有さない（すなわち第１の注入種は存在しないか、又は約１０１５／ｃｍ３未満、幾つかの場合、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、約１０１０／ｃｍ３未満、若しくはそれよりも低い量で存在する）。例えば、図３Ａ及び図３Ｂを参照すると、幾つかの実施形態において、第１の種が注入された（例えば、図３Ａ及び図３Ｂに示されるマスク３００を用いて）後、領域３３５及び３４０は、第１の注入種を実質的に有さないことができる。別の例として、図３Ｅ及び図３Ｇを参照すると、幾つかの実施形態において、第１の種が注入された後、領域３３５及び３４０は、第１の注入種を実質的に有さないことができる。幾つかのそのような実施形態において、第２の種が注入された後、トランジスタのソースとトランジスタのドレインとの間のチャネルの下のＩＩＩ族窒化物材料領域の少なくとも一部は、第２の注入種を実質的に有さない（すなわち第２の注入種は存在しないか、又は約１０１５／ｃｍ３未満、幾つかの場合、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、約１０１０／ｃｍ３未満、若しくはそれよりも低い量で存在する）。例えば、図３Ａ及び図３Ｂを参照すると、幾つかの実施形態において、第２の種が注入された後、領域３３５及び３４０は、第２の注入種を実質的に有さないことができる。別の例として、図３Ｅ及び図３Ｇを参照すると、幾つかの実施形態において、第２の種が注入された後、領域３３５及び３４０は、第２の注入種を実質的に有さないことができる。
幾つかの実施形態において、第１及び／又は第２の種は、複数のトランジスタを含む半導体構造における第１のトランジスタと第２のトランジスタとの間に注入することができる。例えば、上述したように、幾つかの実施形態において、半導体構造は、基板にわたり配置される第１のトランジスタと、基板にわたり配置され、且つ第１のトランジスタから横に離間される第２のトランジスタとを含む。幾つかのそのような実施形態において、第１の種が注入された後、第１のトランジスタと第２のトランジスタとの間の基板の表面領域の一部は、少なくとも約１０１９／ｃｍ３（又は幾つかの実施形態において、少なくとも約１０２０／ｃｍ３、少なくとも約１０２１／ｃｍ３、少なくとも約１０２２／ｃｍ３、少なくとも約１０２３／ｃｍ３、又はそれよりも高い）の濃度の第１の注入種を有する。例えば、図３Ｊを参照すると、幾つかの実施形態において、第１の種が注入された後、第１のトランジスタ２１０−１と第２のトランジスタ２１０−２との間の基板１１０の表面領域１３０の領域３３０は、少なくとも約１０１９／ｃｍ３の濃度の第１の注入種を有する。幾つかの実施形態において、第２のトランジスタ２１０−２と第３のトランジスタ２１０−３との間の領域３３０及び／又は第３のトランジスタ２１０−３と第４のトランジスタ２１０−４との間の領域３３０は、少なくとも約１０１９／ｃｍ３の濃度の第１の注入種を有する。
幾つかのそのような実施形態において、第２の種が注入された後、第１のトランジスタと第２のトランジスタとの間のＩＩＩ族窒化物材料領域の一部は、少なくとも約１０１６／ｃｍ３（又は幾つかの実施形態において、少なくとも約１０１７／ｃｍ３、少なくとも約１０１８／ｃｍ３、少なくとも約１０１９／ｃｍ３、少なくとも約１０２０／ｃｍ３、又はそれよりも高い）濃度の第２の注入種を有する。第２の種は、幾つかの実施形態によれば、第１のトランジスタと第２のトランジスタとの間の２ＤＥＧ領域の一部が、少なくとも約１０１６／ｃｍ３（又は幾つかの実施形態において、少なくとも約１０１７／ｃｍ３、少なくとも約１０１８／ｃｍ３、少なくとも約１０１９／ｃｍ３、少なくとも約１０２０／ｃｍ３、又はそれよりも高い）の濃度の第２の注入種を有するように注入することができる。例えば、図３Ｊを参照すると、幾つかの実施形態において、第２の種が注入された後、第１のトランジスタ２１０−１と第２のトランジスタ２１０−２との間のＩＩＩ族窒化物材料領域１２０の領域３３１（第１のトランジスタ２１０−１と第２のトランジスタ２１０−２との間の２ＤＥＧ領域１９１の一部を含むことができる）は、少なくとも約１０１６／ｃｍ３の濃度の第２の注入種を有する。幾つかの実施形態において、第２のトランジスタ２１０−２と第３のトランジスタ２１０−３との間の領域３３１及び／又は第３のトランジスタ２１０−３と第４のトランジスタ２１０−４との間の領域３３１（それぞれ第２のトランジスタ２１０−２と第３のトランジスタ２１０−３との間の２ＤＥＧ領域１９１の一部及び／又は第３のトランジスタ２１０−３と第４のトランジスタ２１０−４との間の２ＤＥＧ領域１９１の一部を含むことができる）は、少なくとも約１０１６／ｃｍ３の濃度の第２の注入種を有する。
特定の実施形態によれば、第２の種は、半導体構造の少なくとも１つのトランジスタを囲むように注入することができる。一例として、幾つかの実施形態において、図３Ｋに示されるマスクと同様の注入マスクを用いて第２の種の注入をパターン化することができる。幾つかのそのような場合、第２の種がオープン領域３１０にわたり注入される場合、第２の注入種は基板１１０にわたり位置する各トランジスタ２１０を囲むことができる。
当業者は、本明細書により提供されるガイダンスを所与として、所望の注入パターンの達成に適切な注入条件を選択することが可能である。複数の種を半導体構造内の異なる深さに注入する場合、各注入ステップは、幾つかの場合、異なる注入条件（例えば、用量、エネルギー、及び／又は注入種）を用いて実行し得る。例えば、幾つかの場合、既存の寄生チャネルの伝導性を低減するか又はなくすために第１の種（例えば、５未満の原子質量を有する）を注入するのに用いられる条件（例えば、用量、エネルギー等）は、ＩＩＩ族窒化物デバイス領域の２ＤＥＧ領域の伝導性を低減するか又はなくすために）第２の種（例えば、ｐ型ドーパント若しくはｎ型ドーパント）の注入又は窒素欠陥の導入に用いられる条件（例えば、用量、エネルギー等）と異なり得る。この違いは、特定の場合、寄生チャネル及び２ＤＥＧ領域が位置する深さが異なることに起因し得る（少なくとも部分的に）。例えば、寄生チャネルは比較的深い位置（例えば、基板の表面１３５の２μｍ〜５μｍ下又はそれよりも下）にあり得、一方、２ＤＥＧ領域は比較的浅い位置にあり得る。
特定の実施形態によれば、第１及び／又は第２の種のパターン化注入は、半導体構造の一部にわたり横に画定される少なくとも１つのｐ−ｎ接合を形成し得る。
例えば、基板の表面領域への第１の種のパターン化注入は、特定の実施形態によれば、基板の表面領域にわたり横に画定されるｐ−ｎ接合を形成し得る。図３Ａを参照すると、基板１１０の表面領域１３０は、当初のドーププロファイル（例えば、ｎ型又はｐ型）を有し得る。幾つかの場合、ＩＩＩ族窒化物材料領域１２０の形成は、１つ又は複数のドーパント（例えば、Ｇａ、Ｉｎ、Ａｓ、及びＮ等）を基板１１０に拡散させ、表面領域１３０のドープ型を変更させ得る（例えば、ｎ型領域からｐ型領域に又はｐ型領域からｎ型領域に）。幾つかの実施形態において、表面領域１３０の領域３３０への第１の種のパターン化注入は、領域３３０のドープ型を再び変更させることができる（例えば、ｎ型からｐ型に又はｐ型からｎ型に）。幾つかのそのような実施形態において、領域３４０は、第１の注入種に露出されないため、表面領域１３０への寄生種の拡散後、存在するドープ型を維持する。幾つかのそのような実施形態において、領域３３０は領域３４０とｐ−ｎ接合を形成する。
別の例として、ＩＩＩ族窒化物材料領域への（例えば、ＩＩＩ族窒化物材料領域の２ＤＥＧ領域への）第２の種のパターン化注入は、特定の実施形態によれば、半導体構造のＩＩＩ族窒化物材料領域にわたり横に画定される（例えば、ＩＩＩ族窒化物材料領域内の２ＤＥＧ領域にわたり横に画定される）ｐ−ｎ接合を形成し得る。図３Ａを参照すると、例えば、ＩＩＩ族窒化物材料領域１２０は当初のドーププロファイル（例えば、ｎ型又はｐ型）を有し得る。幾つかの場合、ＩＩＩ族窒化物材料領域１２０の領域３３１への第２の種のパターン化注入は、領域３３１のドープ型を変更させることができる（例えば、ｐ型からｎ型に又はｎ型からｐ型に）。幾つかのそのような実施形態において、領域３３５は、第２の注入種に露出されないため、ＩＩＩ族窒化物材料領域の形成後、存在するドープ型を維持する。幾つかのそのような実施形態において、領域３３１は領域３３５とｐ−ｎ接合を形成する。
特定の実施形態によれば、１つ又は複数のカウンタードーパントを用いて、半導体構造の寄生領域内のチャネルの電子効果を相殺することができる。カウンタードープは、幾つかのそのような実施形態により実行されて、半導体構造の寄生領域内の自由キャリア濃度を低減し得る。
したがって、特定の実施形態は、カウンタードーパントの濃度プロファイルが基板内に存在する第２のドーパントの濃度プロファイルに実質的に一致するように、カウンタードーパントを半導体構造に注入することを含む。一般に、第１のドーパント型の濃度プロファイルは、第１及び第２のドーパント型の両方が基板に存在し、領域の厚さを通して（例えば、基板の厚さを通して）の最大自由キャリア濃度が約１０１７／ｃｍ３未満である場合、領域内（例えば、基板内）の第２のドーパント型の濃度プロファイルに一致する。幾つかの実施形態において、第１のドーパント型の濃度プロファイルは、領域の厚さを通して（例えば、基板の厚さを通して）の最大自由キャリア濃度が約１０１６／ｃｍ３未満、約１０１５／ｃｍ３未満、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、又は約１０１０／ｃｍ３未満であるように、領域内（例えば、基板内）の第２のドーパント型の濃度プロファイルに一致する。ｎ型ドーパント濃度プロフィアルを特定する場合、全てのｎ型ドーパントの寄与が全体として考慮されることを当業者は理解する。したがって、複数のｎ型ドーパントが存在する場合、ｎ型ドーパント濃度プロファイルは、基板の厚さを通して全てのｎ型ドーパントの濃度を合算した場合に生成されるプロファイルに対応する。同様に、ｐ型ドーパント濃度プロファイルを特定する場合、全てのｐ型ドーパントの寄与が全体として考慮される。したがって、複数のｐ型ドーパントが存在する場合、ｐ型ドーパント濃度プロファイルは、基板の厚さを通して全てのｐ型ドーパントの濃度を合算した場合に生成されるプロファイルに対応する。
カウンタードーパント及び基板の寄生チャネルに元々存在する第２のドーパントは、逆の型であり得る。例えば、幾つかの実施形態において、寄生チャネルは、ｐ型ドーパント（例えば、Ａｌ及び／又はＧａ）を含み、カウンタードーパントは、ｎ型ドーパント（例えば、Ａｓ及び／又はＰ）を含む。特定の実施形態において、寄生チャネルは、ｎ型ドーパント（例えば、Ａｓ及び／又はＰ）を含み、カウンタードーパントは、ｐ型ドーパント（例えば、Ａｌ及び／又はＧａ）を含む。
当業者は、カウンタードープの実行に用いることができる多様なシステム及び方法に精通している。例えば、カウンタードープは、カウンタードープ層（例えば、カウンタードープエピタキシャル層）を基板にわたり成長させる（例えば、ｅｘ−ｓｉｔｕ）ことにより実行し得る。カウンタードープは、例えば、カウンタードーパントを基板の表面（例えば、図中の基板１１０の表面１３５）に注入（又は拡散）することにより実行することもできる。更に別の例として、カウンタードープは、高エネルギーを用いて（例えば、基板の表面領域が非導電性になるように）カウンタードーパントを注入することにより実行し得る。
特定の実施形態は、濃度プロファイルが実質的に一致する複数のドーパントを有する基板を含む半導体構造に関する。そのような構造は、例えば、上述したカウンタードープ法を用いて形成し得る。特定の実施形態によれば、半導体構造（例えば、本明細書の他の箇所に記載される任意の半導体構造）の基板は、第１の濃度プロファイルを有するｐ型ドーパント及び第１の濃度プロファイルに実質的に一致する第２の濃度プロファイルを有するｎ型ドーパントを含む。ｎ型ドーパントは、例えば、Ａｓ及び／又はＰであり得る。ｐ型ドーパントは、例えば、Ａｌ及び／又はＧａであり得る。
カウンタードーパントが基板に注入される特定の実施形態によれば、基板は、比較的高いピーク濃度のＩＩＩ族種（例えば、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、及びＢ）を含むこともできる。比較的高いピーク濃度のＩＩＩ族種は、幾つかの実施形態によれば、注入ステップ前に存在することができる。特定の実施形態において、比較的高いピーク濃度のＩＩＩ族種は、注入ステップ後に存在することができる。幾つかの実施形態において、カウンタードーパントの存在は、ＩＩＩ族種の導電性を低減し、高伝導寄生チャネルの形成を阻止することができる。カウンタードーパントが基板に注入される幾つかの実施形態において、基板におけるＩＩＩ族種の濃度の和のピーク（例えば、基板におけるＡｌ、Ｇａ、Ｉｎ、Ｔｌ、及びＢの濃度の和のピーク）は、少なくとも約１０１７／ｃｍ３、少なくとも約１０１８／ｃｍ３、少なくとも約１０１９／ｃｍ３、少なくとも約１０２０／ｃｍ３、少なくとも約１０２１／ｃｍ３、少なくとも約１０２２／ｃｍ３、又は少なくとも約１０２３／ｃｍ３である。カウンタードーパントが基板に注入される幾つかの実施形態において、基板におけるＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、少なくとも約１０１７／ｃｍ３、少なくとも約１０１８／ｃｍ３、少なくとも約１０１９／ｃｍ３、少なくとも約１０２０／ｃｍ３、少なくとも約１０２１／ｃｍ３、少なくとも約１０２２／ｃｍ３、又は少なくとも約１０２３／ｃｍ３である。カウンタードーパントが基板に注入される幾つかの実施形態において、基板におけるＡｌ、Ｇａ、及び／又はＩｎのピーク濃度は、少なくとも約１０１７／ｃｍ３、少なくとも約１０１８／ｃｍ３、少なくとも約１０１９／ｃｍ３、少なくとも約１０２０／ｃｍ３、少なくとも約１０２１／ｃｍ３、少なくとも約１０２２／ｃｍ３、又は少なくとも約１０２３／ｃｍ３である。
幾つかの実施形態において、基板は、カウンタードーパントの注入前に高伝導寄生チャネルを含み、カウンタードーパントの注入後、低伝導寄生チャネルを含む（又は寄生チャネルを含まない）。幾つかの実施形態において、基板のバルク領域は、カウンタードーパントの注入前及び／又は後、基板の上面領域よりも低いピーク自由キャリア濃度を有する。幾つかの実施形態において、カウンタードーパントの注入前及び／又は後、基板のバルク領域は、第１の自由キャリア型がドープされ、及び上面領域は、第２の自由キャリア型（例えば、Ａｌ、Ｇａ、Ｉｎ、及び／又はＴｌ等のＩＩＩ族種）がドープされる。特定の実施形態によれば、バルク領域におけるピーク自由キャリア濃度は、カウンタードーパントの注入前及び／又は後、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、約１０１０／ｃｍ３未満、又は約１０９／ｃｍ３未満である。
特定の実施形態によれば、基板外の場所を起点とする種（本明細書では「外部種」とも呼ばれる）と反応することが可能な１つ又は複数の活性種が基板に（例えば、シリコン層の全て又は部分であり得る基板の表面領域に）組み込まれる。基板内の活性種は、例えば、基板に拡散又は他の方法で輸送される（例えば、ＩＩＩ族窒化物材料領域の成長中）１つ又は複数の外部種と反応することにより、基板内（例えば、基板の表面領域内）の寄生チャネルの形成を阻止する（又は阻む）ことができる。幾つかのそのような実施形態において、活性種の存在は、基板内（例えば、基板の表面領域内）のピーク自由キャリア濃度は、活性種がないこと以外には同一条件下でのピーク自由キャリア濃度よりも低いままであることを保証する。
したがって、特定の本発明による方法は、基板内（例えば、基板の表面領域内）の活性種が、ＩＩＩ族窒化物材料領域の形成中、基板に接触する外部種の少なくとも一部と反応するように、基板の表面にわたりＩＩＩ族窒化物材料領域を形成することを含む。例えば、図１Ａ及び図１Ｂを参照すると、幾つかの実施形態において、ＩＩＩ族窒化物材料領域１２０の少なくとも一部が形成される時間の少なくとも一部中、基板１１０内（例えば、基板１１０の表面領域１３０内）の活性種は、基板１１０の外部の種と反応し得る。幾つかのそのような実施形態において、表面領域１３０内の寄生チャネル内の自由キャリア濃度は比較的低いままである。特定の実施形態において、表面領域１３０内の寄生チャネルは、基板１１０から完全になくすことさえできる。
基板外の場所を起点とする種と反応することが可能な多様な活性種を用いることができる。一般に、そのような種は非シリコン種である。活性種は、分子又は原子であり得、帯電又は非耐電であり得る。幾つかの実施形態において、外部種と反応可能な種は、酸素（例えば、Ｏ２、Ｏ＋）、窒素（例えば、Ｎ２）、炭素、銅（例えば、金属形態）、及び／又は鉄（例えば、金属形態）を含む。特定の実施形態によれば、外部種と反応することができる種はＯ＋を含む。幾つかの実施形態において、外部種と反応することができる活性種は酸素を含み、酸素は、ＩＩＩ族窒化物材料領域が形成される時間の少なくとも一部中、基板に拡散する外部種を酸化する。
基板外の種と反応することができる活性種は、幾つかの実施形態において、ＩＩＩ族窒化物材料領域成長ステップ前に基板に形成することができる。基板にそのような領域を形成するのに適するプロセスは当業者に既知である。例えば、幾つかの実施形態において、活性種は、活性種を含む層を基板にわたり成長させる（例えば、ｅｘ−ｓｉｔｕ）ことにより基板に形成することができる。特定の実施形態において、活性種は、基板の表面（例えば、図中の基板１１０の表面１３５）に活性種を注入（又は拡散）することにより、基板に形成することができる。更に別の例として、活性種は、高エネルギーを用いて活性種を注入することにより基板に形成することができる。
基板外の種（活性種が反応する）は、多様なソースから生じ得る。幾つかの場合、基板外の種は、例えば、基板が配置される反応チャンバに導入された後であるが、ＩＩＩ族窒化物材料領域を基板上に形成する前に基板表面（又は上の層／領域）に蓄積し得る。例えば、基板外の種は、反応装置に供給される反応物質を起点とする汚染物であり得る。基板外の種は、反応装置外の非反応物質ソースを起点とする汚染物であることもできる。例えば、幾つかの実施形態において、基板外の種は、基板が反応装置に導入される前に基板（又は上の層）に蓄積し得、基板が反応装置に導入される際に基板に付随し得る。特定の場合、基板外の種は、基板が反応装置に挿入される前に反応装置内に存在し得る。例えば、幾つかの場合、基板外の種は、ＩＩＩ族窒化物材料領域が成長する反応装置の一部を形成する種（例えば、Ｆｅ、Ｎｉ、及び／又はＣｒ等の金属）であり得る。別の例として、幾つかの場合、基板外の種は、基板を反応装置に挿入する前に存在した反応装置内の汚染物であり得る。更なる場合、基板外の種は、前の反応プロセスから残った残留反応物であり得る。特定の実施形態において、外部種は、ＩＩＩ族窒化物材料の前駆体の全て又は一部である。幾つかの実施形態において、基板外の種は、有機種（例えば、ＩＩＩ族窒化物材料の反応前駆体の有機成分）である。基板外の種は、幾つかの実施形態において、ＩＩＩ族元素（例えば、Ｇａ、Ｉｎ、及び／又はＡｌ）であることもできる。基板外の上記種のいずれか又は全ての組み合わせも可能である。
特定の実施形態は、少なくとも１つの活性種を含む基板を含む半導体構造に関連する。活性種は、基板（例えば、基板の表面領域）に存在する場合、外部種と結合（すなわち基板外部を起点とする種と結合）することができ、又は基板外の種（例えば、上述した任意の外部種）と反応可能であり得る。幾つかの実施形態において、外部種に結合されたか、又は外部種と反応可能な活性種の基板内（例えば、基板の表面領域内）の濃度は、少なくとも約少なくとも約１０１９／ｃｍ３（又は少なくとも約１０２０／ｃｍ３、少なくとも約１０２１／ｃｍ３、少なくとも約１０２２／ｃｍ３、少なくとも約１０２３／ｃｍ３、又はそれよりも高い濃度）である。活性種（外部種に結合するか、又は外部種と反応可能）の濃度は、二次イオン質量分析法（ＳＩＭＳ）を含め、当業者に既知の標準技法を用いて測定することができる。
活性種が基板に含まれる特定の実施形態によれば、基板は、例えば、ＩＩＩ族窒化物領域の成長後及び／又はトランジスタの形成後、比較的低いピーク濃度のＩＩＩ族種（例えば、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、及びＢ）を含むこともできる。幾つかのそのような実施形態において、１つ又は複数の活性種はＩＩＩ族種と反応し、基板におけるＩＩＩ族種の蓄積を阻止することができる。活性種が基板に含まれる幾つかの実施形態において、基板におけるＩＩＩ族種の濃度の和のピーク（例えば、基板におけるＡｌ、Ｇａ、Ｉｎ、Ｔｌ、及びＢの濃度の和のピーク）は、約１０１７／ｃｍ３未満、約１０１６／ｃｍ３未満、約１０１５／ｃｍ３未満、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、又は約１０１０／ｃｍ３未満である（例えば、ＩＩＩ族窒化物領域の形成後及び／又はトランジスタの形成後）。活性種が基板に含まれる幾つかの実施形態において、基板におけるＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、約１０１７／ｃｍ３未満、約１０１６／ｃｍ３未満、約１０１５／ｃｍ３未満、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、又は約１０１０／ｃｍ３未満である（例えば、ＩＩＩ族窒化物領域の形成後及び／又はトランジスタの形成後）。活性種が基板に含まれる幾つかの実施形態において、基板におけるＡｌ、Ｇａ、及びＩｎのピーク濃度は、約１０１７／ｃｍ３未満、約１０１６／ｃｍ３未満、約１０１５／ｃｍ３未満、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、又は約１０１０／ｃｍ３未満である（例えば、ＩＩＩ族窒化物領域の形成後及び／又はトランジスタの形成後）。
上述したように、特定の実施形態は、拡散バリア領域を用いて、基板の伝導性を上げる（この導電性の増大は高伝導寄生チャネルの形成に繋がるおそれがある）材料の拡散を阻止又は回避する方法（及び関連する構造）に関する。ドーパント及び／又は他の種は、一般に、基板表面又はドーパントも拡散する基板の上の層の表面に蓄積した後、基板中に拡散することができる。したがって、更に後述するように、特定の方法は、基板へのドーパント又は他の種の拡散を阻止又は回避する１つ又は複数の層を形成することを含み得る。
拡散バリア領域が半導体構造に含まれる特定の実施形態によれば、基板は、例えば、ＩＩＩ族窒化物領域の成長後及び／又はトランジスタの形成後、比較的低いピーク濃度のＩＩＩ族種（例えば、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、及びＢ）を含むこともできる。幾つかのそのような実施形態において、拡散バリア領域は、ＩＩＩ族種の基板への拡散を阻止又は回避し、ＩＩＩ族種の基板への蓄積を阻止することができる。
拡散バリア領域が半導体構造に含まれる幾つかの実施形態において、基板におけるＩＩＩ族種の濃度の和のピーク（例えば、基板におけるＡｌ、Ｇａ、Ｉｎ、Ｔｌ、及びＢの濃度の和のピーク）は、約１０１７／ｃｍ３未満、約１０１６／ｃｍ３未満、約１０１５／ｃｍ３未満、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、又は約１０１０／ｃｍ３未満である（例えば、ＩＩＩ族窒化物領域の形成後及び／又はトランジスタの形成後）。拡散バリア領域が半導体構造に含まれる幾つかの実施形態において、基板におけるＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、約１０１７／ｃｍ３未満、約１０１６／ｃｍ３未満、約１０１５／ｃｍ３未満、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、又は約１０１０／ｃｍ３未満である（例えば、ＩＩＩ族窒化物領域の形成後及び／又はトランジスタの形成後）。拡散バリア領域が半導体構造に含まれる幾つかの実施形態において、基板におけるＡｌ、Ｇａ、及び／又はＩｎのピーク濃度は、約１０１７／ｃｍ３未満、約１０１６／ｃｍ３未満、約１０１５／ｃｍ３未満、約１０１４／ｃｍ３未満、約１０１３／ｃｍ３未満、約１０１２／ｃｍ３未満、約１０１１／ｃｍ３未満、又は約１０１０／ｃｍ３未満である（例えば、ＩＩＩ族窒化物領域の形成後及び／又はトランジスタの形成後）。
特定の実施形態によれば、拡散バリアは、基板にわたりＩＩＩ族窒化物材料領域を形成する後続ステップ中、基板における寄生チャネルの形成を阻止又は回避することができる。例えば、幾つかの実施形態は、拡散バリア領域が位置した（例えば、形成された）基板にわたりＩＩＩ族窒化物材料領域を形成することを含む。幾つかのそのような実施形態によれば、ＩＩＩ族窒化物材料領域を拡散バリア領域にわたり形成した後、ＩＩＩ族窒化物材料が形成された基板の表面領域は、低伝導寄生チャネルを含み、又は表面領域（及び／又は基板の残りの部分）は寄生チャネルを含まない。これは、（例えば、ＩＩＩ族窒化物材料領域が形成される表面領域において）寄生チャネルを含まないか、又は低伝導寄生チャネルのみを含む基板にわたり位置するＩＩＩ族窒化物材料領域を含む半導体デバイスの形成に繋がり得る。例えば、図１Ｂを参照すると、幾つかの実施形態において、拡散バリア領域１４０にわたりＩＩＩ族窒化物材料領域１２０を形成した後、ＩＩＩ族窒化物材料領域１２０が形成された基板１１０の表面領域１３０は、低伝導寄生領域１３０を含むか、又は表面領域１３０（及び／又は基板１１０の残りの部分）は寄生チャネルを有さない。
拡散バリア領域は、幾つかの実施形態において、単一結晶拡散バリア層を含むことができる。幾つかの実施形態において、拡散バリア領域はエピタキシャル層を含む。
特定の実施形態によれば、拡散バリア領域はＡｌＮ領域を含む。幾つかのそのような実施形態において、拡散バリアは、基板にわたり配置される低温ＡｌＮ領域及び基板にわたり配置される高温ＡｌＮ領域を含む。例えば、図１Ｃにおいて示される実施形態において、拡散バリア領域１４０は低温ＡｌＮ領域１４０Ａ（基板１１０にわたり位置することができる）を含む。加えて、拡散バリア領域１４０は高温ＡｌＮ領域１４０Ｂ（基板１１０及び低温ＡｌＮ領域１４０Ａにわたり位置することができる）を含む。加えて、図１Ｂに示されるように、半導体構造１００ＢはＩＩＩ族窒化物材料領域１２０を含み、ＩＩＩ族窒化物材料領域１２０は、拡散バリア領域１４０がそのような層を含む場合、低温ＡｌＮ領域１４０Ａ及び高温ＡｌＮ領域１４０Ｂにわたり配置することができる。複数の層のＡｌＮ拡散バリア層が、図１Ｃに関連して示され説明されるが、そのような拡散バリア領域が図に示される任意の拡散バリア領域１４０において用いることができることを理解されたい。
当業者は、特定のＡｌＮ領域が低温（例えば、約９５０°未満の温度）で形成されたか、それとも高温（例えば、約９５０°以上の温度）で形成されたかを判断することが可能である。低温ＡｌＮ領域は、通常、比較的凸凹のモルフォロジを示し、多くの場合、三次元表面構造を含む。そのような低温ＡｌＮ領域は、断面が三角形及び／又は円柱形の突出部を含むことができる。他方、高温ＡｌＮ領域は、一般に、より平滑なモルフォロジを有し、二次元階段状表面を成長させる。特定の実施形態によれば、低温ＡｌＮ領域を最初に形成することができ、その後、高温ＡｌＮ領域を形成することができる。幾つかのそのような実施形態において、低温ＡｌＮ領域は窒化ガリウム材料の成長に適さず、高温ＡｌＮ領域は、続く窒化ガリウム領域の成長に適する基板を提供するのに用いることができる。低温及び高温ＡｌＮ核生成二層を用いることの別のアーチファクトは、２つの層内で見られる不純物レベル、例えば、炭素不純物濃度の変化である。通常、成長温度が高いＡｌＮ層ほど、低レベルの炭素不純物を含み、成長温度が低いＡｌＮほど、高レベルの炭素不純物を含む。したがって、特定の場合、２つの異なる成長温度がＡｌＮ層に用いられるとき、２つの別個のレベルの炭素不純物が存在する。したがって、幾つかの実施形態において、半導体構造は、第１のレベルの不純物（例えば、炭素不純物）を有する第１のＡｌＮ層と、第１のレベルの不純物と異なる第２のレベル（例えば、第１のＡｌＮ層中の不純物のレベルから少なくとも約２ａｔ％異なり、少なくとも約５ａｔ％異なり、又はそれよりも大きく異なる）の不純物（例えば、炭素不純物）を有する第２のＡｌＮ層とを含む。
特定の実施形態は、複数のＡｌＮ領域を含む半導体構造を形成する本発明による方法に関する。特定の実施形態によれば、第１のＡｌＮ領域が基板にわたり形成され、第１のＡｌＮ領域が形成される環境の温度は、約９５０°未満（例えば、約７００℃〜約９５０℃）である。幾つかの実施形態は、基板にわたり第２のＡｌＮ領域を形成することを含み、第２のＡｌＮ領域が形成される環境の温度は、少なくとも約９５０°（例えば、約９５０℃〜約１１５０℃）である。特定のそのような実施形態は、第１のＡｌＮ領域及び第２のＡｌＮ材料領域にわたりＩＩＩ族窒化物材料領域を形成することを含む。
幾つかの実施形態において、低温ＡｌＮ領域がまず形成され、低温ＡｌＮ領域が軽視された後、高温ＡｌＮ領域が形成される。例えば、図１Ｃを参照すると、幾つかの実施形態において、低温ＡｌＮ領域１４０Ａが基板１１０にわたり形成され、続けて、高温ＡｌＮ領域が基板１１０及び低温ＡｌＮ領域１４０Ａにわたり形成される。幾つかのそのような実施形態において、ＩＩＩ族窒化物材料領域が次に形成される。例えば、図１Ｃにおいて、低温ＡｌＮ領域１４０Ａ及び高温ＡｌＮ領域１４０Ｂが基板１１０にわたり形成された後、ＩＩＩ族窒化物材料領域１２０を基板１１０にわたり形成することができる。
特定の実施形態において、高温ＡｌＮ領域がまず形成され、高温ＡｌＮ領域が形成された後、低温ＡｌＮ領域が形成される。そのような実施形態において、高温ＡｌＮ領域は基板にわたり位置することができ、低温ＡｌＮ領域は、基板及び高温ＡｌＮ領域の両方にわたり位置することができる。
特定の実施形態において、デバイスは、非晶質又は非単結晶窒化ケイ素ベース又は窒化アルミニウムベースの層を基板とＩＩＩ族窒化物材料核生成層との間に含む。幾つかのそのような実施形態において、非晶質又は非単結晶層は、ＳｉｘＮｙ及び／又はＡｌｘＳｉ（１−ｘ）Ｎで形成することができ、任意選択的に１つ又は複数の追加の元素（例えば、酸素）を含み得る。非晶質又は非単結晶層は、幾つかの実施形態によれば、比較的薄い層であり得る。例えば、幾つかの実施形態において、非晶質又は単結晶層は、約３０オングストローム未満、約２０オングストローム未満、又は約１０オングストローム未満（及び／又は幾つかの実施形態において、５オングストローム厚まで薄いか、又はそれ未満）の厚さを有し得る。比較的薄い層の使用により、ヘテロエピタキシャルＩＩＩ族窒化物材料成長の実行に用いられるエピタキシャル鋳型の破壊を回避することができる。
幾つかの実施形態において、非晶質又は非単結晶窒化ケイ素ベース又は窒化アルミニウムベースの層は、非晶質であり得る。特定の実施形態において、非晶質又は非単結晶窒化ケイ素ベース又は窒化アルミニウムベースの層は、基板（例えば、基板のシリコン部分）上に直接形成することができる。幾つかのそのような実施形態において、非晶質又は非単結晶窒化ケイ素ベース又は窒化アルミニウムベースの層は、シリコン基板の上面を窒化することにより形成し得る。窒化プロセスにおいて、窒素はシリコン基板の上面領域と反応して、窒化ケイ素ベースの層を形成する。上面は、高温で窒素ガス源にシリコン基板を露出することにより窒化し得る。例えば、シリコン基板が位置するプロセスチャンバにアンモニアを導入し得る。プロセスチャンバ内の温度は、約１０００℃〜約１１００℃であり得、圧力は、約２０トール〜約４０トール（幾つかの場合、約３０トール）であり得る。窒素とシリコン基板との反応により、所望の厚さを有する層を生成するように選択された反応時間にわたり進めることができる。別個の窒素源及びシリコン源を用いるプロセス（例えば、ＣＶＤプロセス）を含む窒化ケイ素ベースの層を形成するのに、他のプロセスを実行してもよいことを理解されたい。
特定の実施形態によれば、拡散バリア領域は、希土類酸化物及び／又は希土類窒化物を含む層を含む。「希土類酸化物及び／又は希土類窒化物」という分類は、希土類酸化物、希土類窒化物、及び希土類酸化物と希土類窒化物との組み合わせ（例えば、希土類酸窒化物）を含む。幾つかの実施形態において、図１Ｂを参照すると、拡散バリア領域１４０は、希土類酸化物及び／又は希土類窒化物を含む層を含むことができる。
幾つかの実施形態は、希土類酸化物及び／又は希土類窒化物を含む層を含む半導体構造を形成する方法に関する。例えば、幾つかの実施形態において、希土類酸化物及び／又は希土類窒化物を含む層が基板にわたり形成される。幾つかのそのような実施形態において、ＩＩＩ族窒化物材料領域が、希土類酸化物及び／又は希土類窒化物を含む層にわたり形成される。図１Ｂを参照すると、例えば、幾つかの実施形態において、希土類酸化物及び／又は希土類窒化物を含む層は、拡散バリア領域１４０の一部（又は全て）として形成される。幾つかのそのような実施形態において、ＩＩＩ族窒化物材料領域１２０が続けて、拡散バリア領域１４０にわたり形成される。
希土類酸化物及び／又は希土類窒化物を含む拡散バリア領域が図１Ｂに関連して示され説明されるが、そのような拡散バリア領域が図に示される任意の拡散バリア領域１４０において使用可能なことを理解されたい。
多様なタイプの希土類酸化物及び／又は希土類窒化物を拡散バリア領域において用いることができる。本明細書で用いられる場合、「希土類」元素は、セリウム(Ｃｅ)、ジスプロシウム（Ｄｙ）、エルビウム（Ｅｒ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、ホルミウム（Ｈｏ）、ランタン（Ｌａ）、ルテチウム（Ｌｕ）、ネオジウム（Ｎｄ）、プラセオジム（Ｐｒ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、スカンジウム（Ｓｃ）、テルビウム（Ｔｂ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、及びイットリウム（Ｙ）からなる群から選択される元素を指す。
「希土類酸化物」は、少なくとも１つの希土類元素を含む任意の酸化物種である。幾つかの実施形態において、機動利酸化物は１つの希土類元素を含む。他の実施形態において、希土類酸化物は２つ以上の希土類元素を含む。幾つかの実施形態において、拡散バリア領域は酸化エルビウム（例えば、Ｅｒ２Ｏ３）、酸化ガドリニウム（例えば、Ｇｄ２Ｏ３）、酸化セリウム（例えば、ＣｅＯ２）、及び／又は酸化イットリウム（例えば、Ｙ２Ｏ３）を含む。幾つかの実施形態において、希土類酸化物は窒素を含まない。特定の実施形態において、希土類酸化物は希土類酸窒化物ではない。
「希土類窒化物」は、少なくとも１つの希土類元素を含む任意の窒化物種である。幾つかの実施形態において、希土類窒化物は１つの希土類元素を含む。他の実施形態において、希土類窒化物は２つ以上の希土類元素を含む。幾つかの実施形態において、拡散バリア領域は、窒化エルビウム(例えば、Ｅｒ２Ｎ）、窒化ガドリニウム（例えば、ＧｄＮ）、窒化セリウム（例えば、ＣｅＮ）、及び／又は窒化イットリウム（例えば、ＹＮ）を含む。幾つかの実施形態において、希土類窒化物は酸素を含まない、特定の実施形態において、希土類窒化物は希土類酸窒化物ではない。
「希土類酸窒化物」は、少なくとも１つの希土類元素と共に酸素及び窒素の両方が存在する化合物である。希土類酸窒化物は、希土類酸化物及び希土類窒化物の両方であるものと見なされる。幾つかの実施形態において、希土類酸窒化物は１つの希土類元素を含む。他の実施形態において、希土類酸窒化物は２つ以上の希土類元素を含む。幾つかの実施形態において、拡散バリア領域は、酸窒化エルビウム、酸窒化ガドリニウム、酸窒化セリウム、及び／又は酸窒化イットリウムを含む。
特定の実施形態において、希土類酸化物及び／又は希土類窒化物の希土類元素の量は、様々な傾斜方式（例えば、組成傾斜、段階的傾斜、連続又は不連続傾斜）で希土類酸化物及び／又は希土類窒化物の厚さにわたり傾斜し得る。幾つかの実施形態によれば、酸素及び／又は窒素の量は、様々な傾斜方式（例えば、組成傾斜、段階的傾斜、連続又は不連続傾斜）で希土類酸化物及び／又は希土類窒化物の厚さにわたり傾斜し得る。幾つかの実施形態において、希土類元素の量及び酸素及び／又は窒素の量は両方とも様々な傾斜方式（例えば、組成傾斜、段階的傾斜、連続又は不連続傾斜）で傾斜し得る。
特定の実施形態によれば、希土類酸化物及び／又は希土類窒化物を含む拡散バリア領域は、比較的高い割合の希土類酸化物材料及び／又は希土類窒化物材料で構成することができる。例えば、幾つかの実施形態において、拡散バリア領域の少なくとも約８０重量％（ｗｔ％）、少なくとも約９０ｗｔ％、少なくとも約９５ｗｔ％、少なくとも約９８ｗｔ％、少なくとも約９９ｗｔ％、又は少なくとも約９９．９ｗｔ％は、希土類酸化物材料及び／又は希土類窒化物材料で構成される。幾つかの実施形態において、拡散バリア領域の少なくとも約８０ｗｔ％、少なくとも約９０ｗｔ％、少なくとも約９５ｗｔ％、少なくとも約９８ｗｔ％、少なくとも約９９ｗｔ％、又は少なくとも約９９．９ｗｔ％は、希土類酸化物材料で構成される。幾つかの実施形態において、拡散バリア領域の少なくとも約８０ｗｔ％、少なくとも約９０ｗｔ％、少なくとも約９５ｗｔ％、少なくとも約９８ｗｔ％、少なくとも約９９ｗｔ％、又は少なくとも約９９．９ｗｔ％は、希土類窒化物材料で構成される。幾つかの実施形態において、拡散バリア領域の少なくとも約８０ｗｔ％、少なくとも約９０ｗｔ％、少なくとも約９５ｗｔ％、少なくとも約９８ｗｔ％、少なくとも約９９ｗｔ％、又は少なくとも約９９．９ｗｔ％は、希土類酸窒化物材料で構成される。
幾つかの実施形態において、拡散バリア領域１４０は、希土類酸化物材料及び／又は希土類窒化物材料の複数の層を含み得る。例えば、拡散バリア領域１４０は、少なくとも１つの希土類酸化物含有層及び少なくとも１つの希土類窒化物含有層を含み得る。幾つかの実施形態において、拡散バリア領域１４０は、少なくとも２つの希土類酸化物含有層及び／又は少なくとも２つの希土類窒化物含有層を含み得る。
拡散バリア領域が希土類酸化物材料及び／又は希土類窒化物材料を含む幾つかの実施形態において、希土類酸化物及び／又は希土類窒化物を含む拡散バリア領域は比較的薄い領域であり得る。例えば、幾つかの実施形態において、希土類酸化物及び／又は希土類窒化物（単層の形態又は複数の層の形態のいずれかで）を含む拡散バリア領域は、約５００ｎｍ未満、約２００ｎｍ未満、約１００ｎｍ未満、約５０ｎｍ未満、約２０ｎｍ未満、又は約１０ｎｍ未満（及び／又は幾つかの実施形態において、約５ｎｍという薄さ、約１ｎｍという薄さ、若しくはそれよりも薄い）の厚さを有することができる。
特定の実施形態によれば、拡散バリア領域は、炭化ケイ素領域を含む。例えば、図１Ｂを参照すると、拡散バリア領域１４０は、幾つかの実施形態によれば、炭化ケイ素を含む層を含むことができる。
幾つかの実施形態は、炭化ケイ素を含む層を含む半導体構造を形成する方法に関する。例えば、幾つかの実施形態において、炭化ケイ素領域は、基板にわたり形成される。幾つかのそのような実施形態において、ＩＩＩ族窒化物材料領域は、炭化ケイ素領域及び基板にわたり形成される。
炭化ケイ素領域を含む拡散バリア領域が図１Ｂに関連して示され説明されるが、そのような拡散バリア領域が図に示される任意の拡散バリア領域１４０において使用可能なことを理解されたい。
幾つかの実施形態において、炭化ケイ素領域は、３Ｃ−ＳｉＣのエピタキシャル層（例えば、基板の表面に形成される）含む。特定の実施形態において、炭化ケイ素領域は、炭素種とのシリコン基板のシリコン表面の反応及び／又は消費を介して形成される。例えば、幾つかの実施形態において、炭化ケイ素領域は、シリコン基板の表面近傍層に炭素を接触させ、シリコン基板の表面近傍層を炭化又は浸炭することにより形成される。幾つかの実施形態において、炭化ケイ素領域は、異なる成長技法を用いて形成される３Ｃ−ＳｉＣの２つ以上の層で形成し得る。例えば、１つの実施形態において、炭化ケイ素領域は、シリコン表面上に形成される薄い炭化層、炭化層の上のより厚いエピタキシャル成長される３Ｃ−ＳｉＣ層を含む。幾つかの実施形態において、炭化ケイ素の２つ以上の層は、３Ｃ−ＳｉＣ多形に限定されず、他のタイプの炭化ケイ素を含むこともできる。例えば、炭化ケイ素領域は、幾つかの実施形態において、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、又は別の炭化ケイ素多形の層を含むことができる。
特定の実施形態において、炭化ケイ素含有拡散バリア領域は比較的厚い領域であり得る。例えば、幾つかの実施形態において、炭化ケイ素領域は、約０．１μｍ厚超、約１μｍ厚超、又はそれよりも厚く、及び約２μｍ厚超（及び／又は幾つかの実施形態において、最高で３μｍ厚、又はそれよりも厚い）であり得る。そのような大きい厚さは、特定の実施形態によれば、炭化ケイ素の比較的高い熱伝導性に起因して用いることができる。
特定の実施形態において、拡散バリア領域は、少なくとも１つのドープ３Ｃ−ＳｉＣ層を含み得る。例えば、堆積したエピタキシャル３Ｃ−ＳｉＣは、比較的低い抵抗（例えば、約１００Ω−ｃｍ以下）を有し得る。特定の実施形態において、高抵抗性３Ｃ−ＳｉＣ拡散バリアを有することが望ましいことがある。特定の実施形態は、３Ｃ−ＳｉＣにドープする（例えば、バナジウムドーパントを）ことを含む。３Ｃ−ＳｉＣへのドープは、例えば、約１００Ω−ｃｍ超、約１０００Ω−ｃｍ超、又は約１０，０００Ω−ｃｍ超に３Ｃ−ＳｉＣ層の抵抗を高め得る。特定の実施形態において、導電性基板を用いることが望ましいことがある。幾つかのそのような場合、Ｎ型又はＰ型ドーパントを３Ｃ−ＳｉＣ層に添加して、導電性を上げ、及び／又は３Ｃ−ＳｉＣ拡散バリア内にＰ−Ｎ接合を作成し得る。
特定の実施形態によれば、拡散バリア領域は、二ホウ化元素拡散バリア層を含む。例えば、図１Ｂを参照すると、拡散バリア領域１４０は、幾つかの実施形態によれば、二ホウ化元素を含む層を含むことができる。「二ホウ化元素」は、本明細書で用いられる場合、式（Ｘ）１Ｂ２を有する化合物を指し、ここで、Ｂはホウ素であり、Ｘは任意の他の元素又は元素の組み合わせである。式（Ｘ）１Ｂ２を用いて、化合物中のＸ元素の総原子数（１つのＸ元素が存在するか、それとも２つ以上のＸ元素が存在するか）と、化合物中のホウ素原子数との化学量論比は１：２であることを示す。幾つかの実施形態において、Ｘは金属又は金属の組み合わせであり得る。幾つかの実施形態において、Ｘは遷移金属（又は遷移金属の組み合わせ）を含むことができる。幾つかの実施形態において、Ｘは、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、及びこれらの組み合わせ及び／又は合金からなる群から選択することができる。そのような化合物の例としては、ＺｒＢ２、ＨｆＢ２、ＡｌＢ２、Ｈｆ（ｘ）Ｚｒ（１−ｘ）Ｂ２、Ｈｆ（ｘ）Ａｌ（１−ｘ）Ｂ２、Ａｌ（ｘ）Ｚｒ（１−ｘ）Ｂ２、及びＡｌ（ｘ）Ｈｆ（ｙ）Ｚｒ（１−ｘ−ｙ）Ｂ２が挙げられる。幾つかの実施形態において、二ホウ化元素は二ホウ化ジルコニウム（ＺｒＢ２）を含む。
二ホウ化元素層は、幾つかの実施形態において、単結晶二ホウ化元素層であり得る。幾つかの実施形態において、二ホウ化元素層はエピタキシャル層であり得る。幾つかの実施形態において、不純物原子が二ホウ化元素層内（例えば、二ホウ化元素格子内の格子間空間）に存在し得る。
幾つかの実施形態は、二ホウ化元素材料層を含む拡散バリア領域を含む半導体構造を形成する方法に関する。例えば、幾つかの実施形態において、二ホウ化元素材料層（例えば、二ホウ化ジルコニウム（ＺｒＢ２）材料層又は本明細書に記載される任意の他の二ホウ化元素材料）を含む拡散バリア領域が基板にわたり形成される。幾つかのそのような実施形態において、ＩＩＩ族窒化物材料領域が、二ホウ化元素を含む拡散バリア領域にわたり形成される。
二ホウ化元素を含むバリア領域が図１Ｂに関連して示され説明されるが、そのようなバリア領域が図に示される任意のバリア領域１４０において使用可能なことを理解されたい。
拡散バリア領域が二ホウ化元素材料を含む幾つかの実施形態において、二ホウ化元素を含む拡散バリア領域は比較的薄い領域であり得る。例えば、幾つかの実施形態において、二ホウ化元素を含む拡散バリア領域は、約５００ｎｍ未満、約２００ｎｍ未満、約１００ｎｍ未満、約５０ｎｍ未満、又は約２５ｎｍ（及び／又は幾つかの実施形態において、約１５ｎｍという薄さ、約１０ｎｍという薄さ、若しくはそれよりも薄い）の厚さを有することができる。
拡散バリア領域１４０が二ホウ化元素を含む特定の実施形態において、ミスカットされたシリコン基板を用いることが有利であり得る（必ずしもそうである必要はないが）。ミスカットシリコン基板を用いることは、特定の実施形態によれば、幾つかのそのような実施形態によりエピタキシャル二ホウ化元素層の品質を支援することができる。
特定の実施形態によれば、本明細書に記載される寄生チャネル軽減／回避戦略の２つ以上を組み合わせて用いることができる。例えば、幾つかの実施形態において、複数の拡散バリア層（例えば、ＡｌＮ、希土類酸化物及び／又は希土類窒化物、炭化ケイ素、及び二ホウ化元素のうちの２つ以上）は、各拡散バリア層内に１つ又は複数のタイプの拡散バリア材料を用いて組み合わせて利用することができる。幾つかの実施形態において、１つ又は複数の拡散バリアは、外部種と反応可能な種の注入、５未満の原子質量を有する種の注入、及び／又は１つ又は複数の種のカウンタードープを用いて組み合わせて利用し得る。加えて、外部種と反応可能な種の注入は、５未満の原子質量を有する種の注入と組み合わせて、１つ又は複数の種のカウンタードープと組み合わせて、及び／又は１つ又は複数の拡散バリアの使用と組み合わせて用いることができる。特定の実施形態によれば、５未満の原子質量を有する種の注入は、外部種と反応可能な種の注入、１つ又は複数の種のカウンタードープ、及び／又は１つ又は複数の拡散バリアの使用と組み合わせて用いることができる。幾つかの実施形態において、１つ又は複数の種のカウンタードープは、５未満の原子質量を有する種の注入、外部種と反応可能な種の注入、及び／又は１つ又は複数の拡散バリアの使用と組み合わせて用いることができる。１つ又は複数の深さでのパターン化注入をこれらの任意の戦略と組み合わせて用いることもできる。
本明細書に記載される様々なデバイスは、従来の半導体処理技法を用いて作製し得る。そのような処理技法は、例えば、真空条件下でプロセスチャンバ内において基板上に層を成長させることを含み得る。
幾つかの方法は、上層を成長させる前に且つ通常、プロセスチャンバに導入する前に基板表面を洗浄することを含み得る。基板表面を洗浄して、処理中、基板に拡散し得る残留ドーパント種を除去し得る。例えば、基板は、バッファード酸化膜エッチング（ＢＯＥ）、フッ化水素酸（ＨＦ）、ＲＣＡ洗浄（商業的なプロプライエタリのシリコン表面洗浄剤）等の湿式化学洗浄剤により洗浄し得る。基板は、そのようなエージェントの組み合わせにより洗浄することもできる。基板の表面は、アセトン、メタノール、トリクロロエチレン、イソプロピルアルコール等の有機溶剤を用いて洗浄して、表面から有機汚染物を除去し得る。
幾つかの実施形態において、方法は、プロセスチャンバ内のドーパントの残量（例えば、残留反応副産物）を制御することを含み得る。例えば、基板をチャンバに導入する前にチャンバを高温に加熱しながらチャンバをガス（例えば、ＮＨ３）でパージすることにより、残留ドーパントの量を低減し得る。パージは、反応チャンバの壁及び構成要素への反応副残物の蓄積を最小に抑えることがわかっている。
拡散バリア層が存在する特定の実施形態において、拡散バリア層は、基板の上層（例えば、ＩＩＩ族窒化物材料領域）を用いてｉｎ−ｓｉｔｕで形成し得る。すなわち、拡散バリア層は、ＩＩＩ族窒化物材料領域（例えば、任意選択的なＩＩＩ族窒化物材料核生成層、任意選択的なＩＩＩ族窒化物材料遷移層、任意選択的なＩＩＩ族窒化物材料緩衝層、及び／又はＩＩＩ族窒化物材料デバイス領域を含む）と同じ堆積ステップ中に形成し得る。
ＩＩＩ族窒化物材料領域は、既知の成長技法を用いて形成し得る。
幾つかの実施形態において、任意選択的なＩＩＩ族窒化物核生成層、任意選択的なＩＩＩ族窒化物遷移層、任意選択的なＩＩＩ族窒化物緩衝層、及び／又はＩＩＩ族窒化物デバイス領域は、有機金属化学蒸着（ＭＯＣＶＤ）プロセスを用いて成長する。分子線エピタキシャル（ＭＢＥ）及びハイドライド気相成長（ＨＶＰＥ）等を含め、当分野で既知の他の適する技法を利用して、これらの層を堆積させてもよいことを理解されたい。特定の実施形態において、２つ以上の成長技法を用いて、異なるＩＩＩ族窒化物材料層を成長させ得る。例えば、１組の実施形態において、ＭＢＥを用いて核生成層を成長させることができ、残りのＩＩＩ族窒化物材料層は、ＭＯＣＶＤを用いて形成し得る。他の組み合わせも可能である。
一般に、ＭＯＣＶＤプロセスは、異なる反応原料ガス（例えば、Ａｌ原料ガス、Ｇａ原料ガス、Ｎ原料ガス）をプロセスチャンバに導入し、ガス間の反応を促進して、層を形成する状況を提供することを含む。反応は、所望の厚さの層が達成されるまで進められる。層の組成は、更に後述するように、ガス組成、ガス濃度、及び反応条件（例えば、温度及び圧力）を含む幾つかの要因により制御し得る。
任意選択的なＩＩＩ族窒化物材料核生成層、任意選択的なＩＩＩ族窒化物材料遷移層、任意選択的なＩＩＩ族窒化物材料緩衝層、及び／又はＩＩＩ族窒化物材料デバイス領域のＭＯＣＶＤ成長に適する原料ガスの例としては、アルミニウムの原料としてのトリメチルアルミニウム（ＴＭＡ）又はトリエチルアルミニウム（ＴＥＡ）；インジウムの原料としてのトリメチルインジウム（ＴＭＩ）又はトリエチルインジウム（ＴＥＩ）；ガリウムの原料としてのトリメチルガリウム（ＴＭＧ）又はトリメチルガリウム（ＴＥＧ）；及び窒素の原料としてのアンモニア（ＮＨ３）が挙げられる。用いられる特定の原料ガスは、層の所望の組成に依存する。例えば、アルミニウム原料（例えば、ＴＭＡ又はＴＥＡ），ガリウム原料（ＴＭＧ又はＴＥＧ）、及び窒素原料を用いて、ＡｌｘＧａ１−ｘＮ組成を有する膜を堆積させる。
原料ガスの流量、原料ガスの比率、及び原料ガスの絶対濃度を制御して、所望の組成を有する層（例えば、遷移層及び窒化ガリウム材料領域）を提供し得る。ＡｌｘＧａ１−ｘＮ層を成長させるには、典型的なＴＭＡ流量は、約５μモル／分〜約５０μモル／分であり、幾つかの場合、約２０μモル／分の流量が好ましく；典型的なＴＭＧ流量は、約５μモル／分〜約２５０μモル／分であり、幾つかの場合、１１５μモル／分の流量が好ましく；アンモニア流量は、通常、約３ｓｌｐｍ〜約１０ｓｌｐｍである。特定の実施形態によれば、比較的高い流量（及び高いガス速度も）を用いることができ、これは、ドーパントの蓄積を最小に抑えるに当たり特定に効果的であることがわかっている。
特定の実施形態によれば、反応温度は一般に約９００℃〜約１２００℃である。幾つかの実施形態において、プロセス圧力は、約１トールから約７６０トールである。プロセス条件、特に流量がプロセスシステム構成にかなり依存することを理解されたい。通常、スループットが小さいシステムほど、スループットが大きいシステムよりも低い流量を必要とする。
組成傾斜層（例えば、例えば遷移層１７０内で形成し得る組成傾斜遷移層）を形成する場合、プロセスパラメータは、組成傾斜を制御するように適宜調整し得る。組成は、特定の組成物の成長を優先してプロセス条件を変更することにより傾斜し得る。例えば、遷移層へのガリウムの組み込みを増大させ、それによりガリウム濃度を上げるために、ガリウム原料（例えば、ＴＭＧ又はＴＥＧ）の流量及び／又は濃度を上げ得る。同様に、遷移層へのアルミニウムの組み込みを増大させ、それによりアルミニウム濃度を上げるために、アルミニウム原料（例えば、ＴＭＡ又はＴＥＡ）の流量及び／又は濃度を上げ得る。原料の流量及び／又は濃度を上げる（又は下げる）様式は、組成が傾斜する様式を制御することができる。他の実施形態において、温度及び／又は圧力は、特定の組成物の成長を優先するように調整される。遷移層へのガリウムの組み込みを優先する成長温度及び圧力は、遷移層へのアルミニウムの組み込みを優先する成長温度及び圧力と異なる。したがって、温度及び圧力を適宜調整することにより組成を傾斜させ得る。
しかし、一定組成を有する層（例えば、遷移層、窒化ガリウム材料層等）と堆積させる場合、プロセスパラメータを一定に維持して、一定組成を有する層を提供することができる。ＩＩＩ族窒化物材料領域（例えば、窒化ガリウム材料領域）が、それぞれ異なる組成を有する２つ以上の材料層（例えば、２つ以上の窒化ガリウム材料層）を含む場合、プロセスパラメータを適切なときに変更して、形成中の層の組成を変更し得る。
基板上の全ての層／領域（例えば、任意選択的なＩＩＩ族窒化物材料核生成層、任意選択的なＩＩＩ族窒化物材料遷移層、任意選択的なＩＩＩ族窒化物材料緩衝層、及び／又はＩＩＩ族窒化物材料デバイス領域）を同じプロセスで成長させてもよく、又は各層／領域を別個に成長させてもよいことを理解されたい。
本明細書に記載されるプロセスは、層／領域（例えば、任意選択的なＩＩＩ族窒化物材料核生成層、任意選択的なＩＩＩ族窒化物材料遷移層、任意選択的なＩＩＩ族窒化物材料緩衝層、及び／又はＩＩＩ族窒化物材料デバイス領域）を垂直成長プロセスで成長させることを含むものとして説明された。すなわち、これらの層／領域は、下の層／領域（基板を含む）に対して垂直方向に成長するものとして説明された。しかし、本発明の他の実施形態（図示せず）において、米国特許第６，０５１，８４９号明細書に記載されるような横方向エピタキシャルオーバー成長（ＬＥＯ）技法又は米国特許第６，２６５，２８９号明細書に記載のように、隣接する側壁からの成長が合体して窒化ガリウム領域を形成するまで窒化ガリウム材料ポストの側壁をトレンチに成長させることを含むペンディオエピタキシャル技法を用いて、ＩＩＩ族窒化物材料領域の層（例えば、窒化ガリウム材料層）の少なくとも一部を成長させることが可能である。参照により本明細書に援用される、２００３年１２月１７日に出願され、２００６年７月４日に発行された「Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｍａｔｅｒｉａｌ Ｄｅｖｉｃｅｓ Ｉｎｃｌｕｄｉｎｇ ａｎ Ｅｌｅｃｔｒｏｄｅ−Ｄｅｆｉｎｉｎｇ Ｌａｙｅｒ ａｎｄ Ｍｅｔｈｏｄｓ ｏｆ Ｆｏｒｍｉｎｇ ｔｈｅ Ｓａｍｅ」という名称の米国特許第７，０７１，４９８号明細書は、本明細書に記載される様々な実施形態において示される他の層及び特徴を成長させるのに用いられる技法を更に説明している。
当業者に既知のように、本発明の構造及びデバイスを形成するために他のプロセスを用いることもできることを理解されたい。
層及び／又は領域の特定のものは、別の層又は領域（例えば、基板）「上に形成」、「にわたり形成」、「上に直接形成」、「にわたり直接形成」、及び／又は「覆う」ものとして参照される。そのような語句が、下にある領域又は層（例えば、基板）の上面が形成中の層又は領域に変換される状況を含むことを理解されたい。そのような語句は、下にある層及び／又は領域（例えば、基板）の上面上に新しい別個の層を堆積させることにより新しい層が形成される状況も指す。
上述したように、「領域」という用語は、１つの層又は複数の層を指し得る。単層が記載される場合には常に、特定の実施形態により、単層を複数の層で置換し得ることも理解されたい。例えば、特定の場合、本明細書に記載される単層は、同様の機能を実行する複数の層で置換することができる。
以下の例は、本発明の特定の実施形態を例示することを目的とし、本発明の全範囲を例示しない。
［実施例］
例１
この例は、５未満の相対原子質量を有する種をＧａＮ−オン−Ｓｉ ＨＥＭＴエピタキシャル構造にイオン注入して、既存の寄生チャネルの影響を低減することを説明する。この例において、プロトン（Ｈ＋）を注入種として用いた。図６は、ＳＲＰにより特定されるような、基板構造への深さ（μｍ単位）の関数としてのキャリア濃度（ｃｍ−３単位）のプロットである。
２つの同様のＧａＮ−オン−Ｓｉ ＨＥＭＴエピタキシャルウェーハをこの実証において用いた。注入されないウェーハの寄生チャネルレベルは、図６において「コントロール」として示される。「コントロール」では、自由キャリア濃度をウェーハの中央で測定し、寄生チャネルを特徴付けた。
第２のウェーハ（図６において「注入ウェーハ」として示される）は、４００ｋｅＶのエネルギーを及びプロトン注入用量１０１４ｃｍ−２を用いてプロトン注入を受けた。このウェーハにわたり３カ所（最上部、中央、及び平坦領域）でＳＲＰを実行して、プロトン注入後の寄生チャネルレベルを評価した。寄生チャネルレベルに対するプロトン注入の効果は大きかった。コントロールウェーハと比較して、プロトン注入はピーク自由キャリア濃度を３桁低減した。積分背景キャリア電荷は、２桁を超えて低減した。プロトン注入はまた、キャリア型をｐ型からｎ型に完全に変えた。
プロトン注入による寄生チャネル低減は、２対以上のコントロールウェーハ及び注入ウェーハにおいて確認された。
例２
この例は、ＧａＮ形成後、酸素をシリコン基板に注入して、基板における自由キャリア濃度を低減した実験の組について説明する。図７は、ＳＲＰにより特定されるような、基板構造への深さ（μｍ単位）の関数としてのキャリア濃度（ｃｍ−３単位）のプロットである。
同様のＧａＮ−オン−Ｓｉ ＨＥＭＴエピタキシャル構造を含む１つのシリコンウェーハを用いた。エピタキシャルＧａＮ層を基板にわたり成長させる前に一方のシリコンウェーハに酸素（Ｏ＋）を注入した。４０ｋｅＶ加速電圧及び酸素注入用量５×１０１５ｃｍ−２を用いて酸素注入を実行した。コントロール基板は、ＧａＮ成長前に酸素注入を受けなかった。同じエピタキシャル成長条件を用いてエピタキシャルＧａＮ膜を各基板上に堆積させた。
図７に示されるように、ＧａＮ成長前に酸素を注入したウェーハ（図中、「Ｏ＋注入」として示される）は、酸素注入なしでＧａＮを成長させたウェーハ（図中、「コントロール」として示される）と比較して、有意に低減した寄生チャネルを有した。特に、酸素ドープ基板では、非ドープ基板と比較して、ピークキャリア濃度は略２桁小さく、合計積分寄生チャネル電荷は略３桁小さかった。
本発明の幾つかの実施形態を本明細書において説明し示したが、本明細書に記載される機能を実行し、並びに／又は結果及び／若しくは利点の１つ若しくは複数を得る多様な他の手段及び／若しくは構造を当業者は容易に考案し、そのような変形形態及び／又は変更形態のそれぞれは本発明の範囲内にあると考えられる。より一般的には、本明細書に記載された全てのパラメータ、寸法、材料、及び構成が例示であることが意味され、実際のパラメータ、寸法、材料、及び／又は構成が、本発明の教示が用いられる特定の１つ又は複数の用途に依存することを当業者は容易に理解する。当業者は、単なる日常の経験を用いて、本明細書に記載される本発明の特定の実施形態への多くの均等物を認識又は特定することが可能である。したがって、上記実施形態が単なる例として提示され、添付の特許請求の範囲及びその均等物内で、特に記載され特許請求される方法とは別の方法で本発明を実施し得ることを理解されたい。本発明は、本明細書に記載される個々の特徴、システム、物品、材料、及び／又は方法のそれぞれに関する。加えて、２つ以上のそのような特徴、システム、物品、材料、及び／又は方法の任意の組み合わせは、相互に矛盾しない場合、本発明の範囲内に含まれる。
不定冠詞「１つの（ａ）」及び「１つの（ａｎ）」は、本明細書及び特許請求の範囲において用いられる場合、逆のことが明示される場合を除き、「少なくとも１つ」を意味するものと理解されるべきである。
「及び／又は」という語句は、本明細書及び特許請求の範囲において用いられる場合、そのようにして接続される要素、すなわち場合により接続的に存在することもあれば、非接続的に存在することもある複数の要素の「いずれか又は両方」を意味するものと理解されるべきである。特に識別される要素に関連するか否かに関係なく、逆のことが明示される場合を除き、「及び／又は」節により特に識別される要素以外の他の要素が任意選択的に存在し得る。したがって、非限定的な例として、「Ａ及び／又はＢ」との言及は、「含む」等のオープンエンド言語と併せて用いられる場合、１つの実施形態では、ＢなしのＡ（任意選択的にＢ以外の要素を含む）を指し、別の実施形態では、ＡなしのＢ（任意選択的にＡ以外の要素を含む）を指し、更に別の実施形態では、Ａ及びＢの両方（任意選択的に他の要素を含む）を指す等である。
本明細書及び特許請求の範囲において用いられる場合、「又は」は、上記定義されるような「及び／又は」と同じ意味を有するものとして理解されるべきである。例えば、リスト中の項目を分離する場合、「又は」又は「及び／又は」は包括的であるものとして、すなわち要素の幾つか又はリストの少なくとも１つを含むが、２つ以上も含み、任意選択的に追加の列挙されていない項目を包含するものとして解釈されるものとする。「〜の１つのみ」若しくは「〜の厳密に１つ」又は特許請求の範囲において用いられる場合、「〜からなる」等の逆のことが明示される用語のみが要素の幾つか又はリストの厳密に１つの要素の包含を指す。一般に、本明細書において用いられる場合、「又は」という用語は、「いずれか」、「〜の１つ」、「〜の１つのみ」、又は「〜の厳密に１つ」等の排他的な用語が先行する場合のみ、排他的な代替（すなわち一方又は他方であるが、両方ではない）ことを示すものとして解釈されるものとする。「基本的に〜からなる」は、特許請求の範囲において用いられる場合、特許法の分野で用いられるその通常の意味を有するものとする。
本明細書及び特許請求の範囲において用いられる場合、１つ又は複数の要素のリストを参照しての「少なくとも１つ」という語句は、要素のリスト中の要素の任意の１つ又は複数から選択される少なくとも１つの要素を意味するが、必ずしも要素のリスト内に特に列挙されるあらゆる要素の少なくとも１つを包含する必要はなく、要素のリスト中の要素の任意の組み合わせを除外しないことを意味するものとして理解されるべきである。この定義により、特に識別される要素に関連するか否かに関係なく、「少なくとも１つ」という語句が参照する要素のリスト内に特に識別される要素以外の要素が任意選択的に存在し得ることも可能である。したがって、非限定的な例として、「Ａ及びＢの少なくとも１つ」（又は同等に「Ａ又はＢの少なくとも１つ」、又は同様に「Ａ及び／又はＢの少なくとも１つ」）は、１つの実施形態では、少なくとも１つのＡ、任意選択的に２つ以上のＡを含み、Ｂが存在しないこと（及び任意選択的にＢ以外の要素を含む）；別の実施形態では、少なくとも１つのＢ、任意選択的に２つ以上のＢを含み、Ａが存在しないこと（及び任意選択的にＡ以外の要素を含む）；更に別の実施形態では、少なくとも１つ、任意選択的に２つ以上のＡ及び少なくとも１つ、任意選択的に２つ以上のＢを含むこと（及び任意選択的に他の要素を含む）等を指すことができる。
特許請求の範囲及び上記明細書において、「含む」、「包含する」、「担持する」、「有する」、「含有する」、「関わる」、及び「保持する」等の全ての移行句は、全てオープンエンドであるものとして理解されるべきであり、すなわち、含むがそれに限定されないことを意味するものとして理解されるべきである。Ｕｎｉｔｅｄ Ｓｔａｔｅｓ Ｐａｔｅｎｔ Ｏｆｆｉｃｅ Ｍａｎｕａｌ ｏｆ Ｐａｔｅｎｔ Ｅｘａｍｉｎｉｎｇ Ｐｒｏｃｅｄｕｒｅｓ、Ｓｅｃｔｉｏｎ ２１１１．０３にそれぞれ記載のように、「〜からなる」及び「基本的に〜からなる」という移行句のみがクローズ又はセミクローズ移行句であるものとする。

Claims (349)

  1. シリコンを含む基板と、
    前記基板の表面領域にわたり配置されるＩＩＩ族窒化物材料領域と
    を含み、
    前記基板の前記表面領域は、低伝導寄生チャネルを含むか、又は前記基板は、寄生チャネルを有さず、及び
    前記基板の少なくとも領域は、少なくとも約１０１９／ｃｍ３の濃度で５未満の相対原子質量を有する少なくとも１つの種を含む、半導体構造。
  2. 前記基板の前記表面領域の少なくとも一部は、少なくとも約１０１９／ｃｍ３の濃度で５未満の相対原子質量を有する少なくとも１つの種を含む、請求項１に記載の半導体構造。
  3. 前記基板は、約１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む、請求項１に記載の半導体構造。
  4. 前記基板は、シリコン基板である、請求項１〜３のいずれか一項に記載の半導体構造。
  5. 前記基板は、バルクシリコンウェーハである、請求項４に記載の半導体構造。
  6. 前記基板は、シリコンオンインシュレータ基板である、請求項４に記載の半導体構造。
  7. 前記基板は、炭化ケイ素基板である、請求項１に記載の半導体構造。
  8. 前記ＩＩＩ族窒化物材料領域は、ＧａＮを含む、請求項１〜７のいずれか一項に記載の半導体構造。
  9. ５未満の相対原子質量を有する前記種は、水素及び／又はヘリウムを含む、請求項１〜８のいずれか一項に記載の半導体構造。
  10. ５未満の相対原子質量を有する前記種は、空間的に画定されたパターンで前記基板内に配置される、請求項１〜９のいずれか一項に記載の半導体構造。
  11. 前記基板の前記表面領域にわたり配置されるトランジスタを含む、請求項１〜１０のいずれか一項に記載の半導体構造。
  12. 前記トランジスタのソースと前記トランジスタのドレインとの間のチャネルの下の前記基板の少なくとも一部は、５未満の相対原子質量を有する前記種を実質的に有さない、請求項１１に記載の半導体構造。
  13. ２ＤＥＧ領域を含み、及び前記２ＤＥＧ領域は、５未満の相対原子質量を有する前記種を実質的に有さない、請求項１１に記載の半導体構造。
  14. 前記基板の前記表面領域は、低伝導寄生チャネルを含む、請求項１〜１３のいずれか一項に記載の半導体構造。
  15. 前記低伝導寄生チャネルは、約１０１７／ｃｍ３未満であるピーク自由キャリア濃度を有する、請求項１４に記載の半導体構造。
  16. 前記低伝導寄生チャネルは、約１０１２／ｃｍ２未満の合計積分表面領域電荷を有する、請求項１４に記載の半導体構造。
  17. 前記基板は、前記表面領域の下にバルク領域を含み、前記バルク領域は、前記表面領域よりも低いピーク自由キャリア濃度を有する、請求項１４に記載の半導体構造。
  18. 前記バルク領域は、第１の自由キャリア型がドープされ、及び前記表面領域は、第２の自由キャリア型がドープされる、請求項１７に記載の半導体構造。
  19. 前記第２の自由キャリア型は、Ａｌ及び／又はＧａである、請求項１８に記載の半導体構造。
  20. 前記バルク領域における前記ピーク自由キャリア濃度は、約１０１３／ｃｍ３未満である、請求項１７〜１９のいずれか一項に記載の半導体構造。
  21. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物核生成層を含む、請求項１〜２０のいずれか一項に記載の半導体構造。
  22. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物遷移層を含む、請求項１〜２１のいずれか一項に記載の半導体構造。
  23. 前記ＩＩＩ族窒化物遷移層は、組成傾斜される、請求項２２に記載の半導体構造。
  24. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物緩衝層を含む、請求項１〜２２のいずれか一項に記載の半導体構造。
  25. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物デバイス領域を含む、請求項１〜２４のいずれか一項に記載の半導体構造。
  26. 前記ＩＩＩ族窒化物材料領域と前記基板との間に拡散バリア領域を含む、請求項１〜２５のいずれか一項に記載の半導体構造。
  27. 前記拡散バリア領域は、ＡｌＮ領域、希土類酸化物及び／若しくは希土類窒化物領域、炭化ケイ素領域、並びに／又は二ホウ化元素領域の少なくとも１つを含む、請求項２６に記載の半導体構造。
  28. 前記基板は、外部種と結合されるか、又は外部種と反応可能な活性種を含む、請求項１〜２７のいずれか一項に記載の半導体構造。
  29. 半導体構造を形成する方法であって、シリコンを含む基板に５未満の相対原子質量を有する種を注入して、寄生チャネルを含まないか、又は低伝導寄生チャネルを含む表面領域を生成することであって、前記注入ステップ中、前記種の少なくとも一部は、ＩＩＩ族窒化物材料領域を通して注入される、生成することを含む、方法。
  30. 前記ＩＩＩ族窒化物領域は、エピタキシャルＩＩＩ族窒化物材料領域である、請求項２９に記載の方法。
  31. 前記注入ステップ後、前記ＩＩＩ族窒化物材料領域にわたり第２のＩＩＩ族窒化物材料領域を形成することを含む、請求項２９又は３０に記載の方法。
  32. 前記第２のＩＩＩ族窒化物材料領域は、エピタキシャルＩＩＩ族窒化物材料領域である、請求項３１に記載の方法。
  33. 前記第２のＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物デバイス領域を含む、請求項３１又は３２に記載の方法。
  34. 前記基板は、約１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む、請求項２９〜３３のいずれか一項に記載の方法。
  35. 前記基板は、シリコン基板である、請求項２９〜３４のいずれか一項に記載の方法。
  36. 前記基板は、バルクシリコンウェーハである、請求項３５に記載の方法。
  37. 前記基板は、シリコンオンインシュレータ基板である、請求項３５に記載の方法。
  38. 前記基板は、炭化ケイ素基板である、請求項２９〜３３のいずれか一項に記載の方法。
  39. 前記ＩＩＩ族窒化物材料領域は、ＧａＮを含む、請求項２９〜３８のいずれか一項に記載の方法。
  40. ５未満の相対原子質量を有する前記種は、水素及び／又はヘリウムを含む、請求項２９〜３９のいずれか一項に記載の方法。
  41. 前記注入することは、前記半導体構造の第１の部分が、５未満の相対原子質量を有する前記種に実質的に露出されず、及び前記半導体構造の第２の部分が、５未満の相対原子質量を有する前記種に露出されるようにマスクを通して実行される、請求項２９〜４０のいずれか一項に記載の方法。
  42. 前記注入ステップ後、前記基板の前記表面領域にわたり配置されるトランジスタのソースと前記トランジスタのドレインとの間のチャネルの下の前記基板の少なくとも一部は、５未満の相対原子質量を有する前記種を実質的に有さない、請求項４１に記載の方法。
  43. 前記注入ステップ後、前記半導体構造は、２ＤＥＧ領域を含み、及び前記２ＤＥＧ領域は、５未満の相対原子質量を有する前記種を実質的に有さない、請求項４１に記載の方法。
  44. 前記第２のＩＩＩ族窒化物材料領域は、２ＤＥＧを含む、請求項３１〜４３のいずれか一項に記載の方法。
  45. 前記半導体構造は、前記基板の前記表面領域にわたり配置されるトランジスタを含む、請求項２９〜４４のいずれか一項に記載の方法。
  46. 前記種は、前記トランジスタのソースと前記トランジスタのドレインとの間の領域の少なくとも一部に注入されない、請求項２９〜４５のいずれか一項に記載の方法。
  47. ５未満の相対原子質量を有する前記種を前記基板に注入することは、低伝導寄生チャネルを含む表面領域を生成する、請求項２９〜４６のいずれか一項に記載の方法。
  48. 前記低伝導寄生チャネルは、約１０１７／ｃｍ３未満であるピーク自由キャリア濃度を有する、請求項４７に記載の方法。
  49. 前記低伝導寄生チャネルは、約１０１２／ｃｍ２未満の合計積分表面領域電荷を有する、請求項４７に記載の方法。
  50. 前記注入ステップ後、前記基板は、前記表面領域の下にバルク領域を含み、前記バルク領域は、前記表面領域よりも低いピーク自由キャリア濃度を有する、請求項４７に記載の方法。
  51. 前記バルク領域は、第１の自由キャリア型がドープされ、及び前記表面領域は、第２の自由キャリア型がドープされる、請求項５０に記載の方法。
  52. 前記第２の自由キャリア型は、Ａｌ及び／又はＧａである、請求項５１に記載の方法。
  53. 前記バルク領域における前記ピーク自由キャリア濃度は、約１０１３／ｃｍ３未満である、請求項５０〜５２のいずれか一項に記載の方法。
  54. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物核生成層を含む、請求項２９〜５３のいずれか一項に記載の方法。
  55. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物遷移層を含む、請求項２９〜５４のいずれか一項に記載の方法。
  56. 前記遷移層は、組成傾斜される、請求項５５に記載の方法。
  57. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物緩衝層を含む、請求項２９〜５６のいずれか一項に記載の方法。
  58. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物デバイス領域を含む、請求項２９〜５７のいずれか一項に記載の方法。
  59. 拡散バリア領域は、前記ＩＩＩ族窒化物材料領域と前記基板との間に配置される、請求項２９〜５８のいずれか一項に記載の方法。
  60. 前記拡散バリア領域は、ＡｌＮ領域、希土類酸化物及び／若しくは希土類窒化物、炭化ケイ素、並びに／又は二ホウ化元素を含む、請求項５９に記載の方法。
  61. 前記基板は、外部種と結合されるか、又は外部種と反応可能な活性種を含む、請求項２９〜６０のいずれか一項に記載の方法。
  62. 前記注入ステップ前、前記基板は、高伝導寄生チャネルを含む表面領域を含む、請求項２９〜６１のいずれか一項に記載の方法。
  63. 前記注入ステップ前、前記基板は、前記表面領域の下にバルク領域を含み、前記バルク領域は、前記表面領域よりも低いピーク自由キャリア濃度を有する、請求項６２に記載の方法。
  64. 前記バルク領域は、第１の自由キャリア型がドープされ、及び前記表面領域は、第２の自由キャリア型がドープされる、請求項６２に記載の方法。
  65. 前記第２の自由キャリア型は、Ａｌ及び／又はＧａである、請求項６４に記載の方法。
  66. 前記バルク領域における前記ピーク自由キャリア濃度は、約１０１３／ｃｍ３未満である、請求項６３〜６５のいずれか一項に記載の方法。
  67. 半導体構造を形成する方法であって、
    ＩＩＩ族窒化物材料領域と、シリコンを含む基板とを含む構造に５未満の相対原子質量を有する種を注入することを含み、
    前記種の少なくとも一部は、前記ＩＩＩ族窒化物材料領域を通して注入されずに、前記基板を通して注入され、及び前記種を注入することは、寄生チャネルを含まないか、又は低伝導寄生チャネルを含む表面領域を生成する、方法。
  68. 前記基板は、約１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む、請求項６７に記載の方法。
  69. 前記基板は、シリコン基板である、請求項６７又は６８に記載の方法。
  70. 前記基板は、バルクシリコンウェーハである、請求項６９に記載の方法。
  71. 前記基板は、シリコンオンインシュレータ基板である、請求項６９に記載の方法。
  72. 前記基板は、炭化ケイ素基板である、請求項６７に記載の方法。
  73. 前記ＩＩＩ族窒化物材料領域は、ＧａＮを含む、請求項６７〜７２のいずれか一項に記載の方法。
  74. ５未満の相対原子質量を有する前記種は、水素及び／又はヘリウムを含む、請求項６７〜７３のいずれか一項に記載の方法。
  75. 前記半導体構造は、前記基板の前記表面領域にわたり配置されるトランジスタを含む、請求項６７〜７４のいずれか一項に記載の方法。
  76. 前記注入ステップ後、前記半導体構造は、２ＤＥＧ領域を含み、及び前記２ＤＥＧ領域は、５未満の相対原子質量を有する前記種を実質的に有さない、請求項６７〜７５のいずれか一項に記載の方法。
  77. ５未満の相対原子質量を有する前記種を前記基板に注入することは、低伝導寄生チャネルを含む表面領域を生成する、請求項６７〜７６のいずれか一項に記載の方法。
  78. 前記低伝導寄生チャネルは、約１０１７／ｃｍ３未満であるピーク自由キャリア濃度を有する、請求項７７に記載の方法。
  79. 前記低伝導寄生チャネルは、約１０１２／ｃｍ２未満の合計積分表面領域電荷を有する、請求項７７に記載の方法。
  80. 前記注入ステップ後、前記基板は、前記表面領域の下にバルク領域を含み、前記バルク領域は、前記表面領域よりも低いピーク自由キャリア濃度を有する、請求項６７〜７９のいずれか一項に記載の方法。
  81. 前記バルク領域は、第１の自由キャリア型がドープされ、及び前記表面領域は、第２の自由キャリア型がドープされる、請求項８０に記載の方法。
  82. 前記第２の自由キャリア型は、Ａｌ及び／又はＧａである、請求項８１に記載の方法。
  83. 前記バルク領域における前記ピーク自由キャリア濃度は、約１０１３／ｃｍ３未満である、請求項８０〜８２のいずれか一項に記載の方法。
  84. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物核生成層を含む、請求項６７〜８３のいずれか一項に記載の方法。
  85. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物遷移層を含む、請求項６７〜８４のいずれか一項に記載の方法。
  86. 前記遷移層は、組成傾斜される、請求項８５に記載の方法。
  87. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物緩衝層を含む、請求項６７〜８６のいずれか一項に記載の方法。
  88. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物デバイス領域を含む、請求項６７〜８７のいずれか一項に記載の方法。
  89. 拡散バリア領域は、前記ＩＩＩ族窒化物材料領域と前記基板との間に配置される、請求項６７〜８８のいずれか一項に記載の方法。
  90. 前記拡散バリア領域は、ＡｌＮ領域、希土類酸化物及び／若しくは希土類窒化物、炭化ケイ素、並びに／又は二ホウ化元素を含む、請求項８９に記載の方法。
  91. 前記基板は、外部種と結合されるか、又は外部種と反応可能な活性種を含む、請求項６７〜９０のいずれか一項に記載の方法。
  92. 前記注入ステップ前、前記基板は、高伝導寄生チャネルを含む表面領域を含む、請求項６７〜９１のいずれか一項に記載の方法。
  93. 前記注入ステップ前、前記基板は、前記表面領域の下にバルク領域を含み、前記バルク領域は、前記表面領域よりも低いピーク自由キャリア濃度を有する、請求項９２に記載の方法。
  94. 前記バルク領域は、第１の自由キャリア型がドープされ、及び前記表面領域は、第２の自由キャリア型がドープされる、請求項９３に記載の方法。
  95. 前記第２の自由キャリア型は、Ａｌ及び／又はＧａである、請求項９４に記載の方法。
  96. 前記バルク領域における前記ピーク自由キャリア濃度は、約１０１３／ｃｍ３未満である、請求項９３〜９５のいずれか一項に記載の方法。
  97. シリコンを含む基板と、
    前記基板の表面領域にわたり配置されるＩＩＩ族窒化物材料領域と
    を含み、
    前記基板は、ｐ型ドーパント濃度プロファイルを定義する少なくとも１つのｐ型ドーパントを含み、及び
    前記基板は、前記ｐ型ドーパント濃度プロファイルに実質的に一致するｎ型ドーパント濃度プロファイルを定義する少なくとも１つのｎ型ドーパントを含む、半導体構造。
  98. 前記少なくとも１つのｐ型ドーパントは、Ｇａ、Ｉｎ、及び／又はＡｌを含む、請求項９７に記載の半導体構造。
  99. 前記少なくとも１つのｎ型ドーパントは、Ａｓ及び／又はＰを含む、請求項９７又は９８に記載の半導体構造。
  100. 前記基板中のＩＩＩ族種の濃度の和のピークは、少なくとも約１０１７／ｃｍ３である、請求項９７〜９９のいずれか一項に記載の半導体構造。
  101. 前記基板中のＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、少なくとも約１０１７／ｃｍ３である、請求項９７〜１００のいずれか一項に記載の半導体構造。
  102. 前記基板中のＡｌ、Ｇａ、及び／又はＩｎのピーク濃度は、少なくとも約１０１７／ｃｍ３である、請求項９７〜１０１のいずれか一項に記載の半導体構造。
  103. 半導体構造を形成する方法であって、ＩＩＩ族窒化物材料領域と、シリコンを含む基板とを含む半導体構造にカウンタードーパントを注入することであって、それにより、前記カウンタードーパントの濃度プロファイルは、前記基板内に存在する第２のドーパントの濃度プロファイルに実質的に一致する、注入することを含む、方法。
  104. 前記カウンタードーパントは、ｎ型ドーパントを含む、請求項１０３に記載の方法。
  105. 前記ｎ型ドーパントは、Ａｓ及び／又はＰを含む、請求項１０４に記載の方法。
  106. 前記第２のドーパントは、ｐ型ドーパントを含む、請求項１０３〜１０５のいずれか一項に記載の方法。
  107. 前記ｐ型ドーパントは、Ｇａ及び／又はＡｌを含む、請求項１０６に記載の方法。
  108. 前記注入ステップ後、前記基板中のＩＩＩ族種の濃度の和のピークは、少なくとも約１０１７／ｃｍ３である、請求項１０３〜１０７のいずれか一項に記載の方法。
  109. 前記注入ステップ後、前記基板中のＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、少なくとも約１０１７／ｃｍ３である、請求項１０３〜１０８のいずれか一項に記載の方法。
  110. 前記注入ステップ後、前記基板中のＡｌ、Ｇａ、及び／又はＩｎのピーク濃度は、少なくとも約１０１７／ｃｍ３である、請求項１０３〜１０９のいずれか一項に記載の方法。
  111. 前記注入ステップ前、前記基板は、高伝導寄生チャネルを含む表面領域を含む、請求項１０３〜１１０のいずれか一項に記載の方法。
  112. 前記注入ステップ前、前記基板は、前記表面領域の下にバルク領域を含み、前記バルク領域は、前記表面領域よりも低いピーク自由キャリア濃度を有する、請求項１１１に記載の方法。
  113. 前記バルク領域は、第１の自由キャリア型がドープされ、及び前記表面領域は、第２の自由キャリア型がドープされる、請求項１１２に記載の方法。
  114. 前記第２の自由キャリア型は、Ａｌ及び／又はＧａである、請求項１１３に記載の方法。
  115. 前記バルク領域における前記ピーク自由キャリア濃度は、約１０１３／ｃｍ３未満である、請求項１１０〜１１４のいずれか一項に記載の方法。
  116. 前記基板は、約１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む、請求項９７〜１１５のいずれか一項に記載の半導体構造又は方法。
  117. 前記基板は、シリコン基板である、請求項９７〜１１６のいずれか一項に記載の半導体構造又は方法。
  118. 前記基板は、バルクシリコンウェーハである、請求項９７〜１１７のいずれか一項に記載の半導体構造又は方法。
  119. 前記基板は、シリコンオンインシュレータ基板である、請求項９７〜１１８のいずれか一項に記載の半導体構造又は方法。
  120. 前記基板は、炭化ケイ素基板である、請求項９７〜１１６のいずれか一項に記載の半導体構造又は方法。
  121. 前記ＩＩＩ族窒化物材料領域は、ＧａＮを含む、請求項９７〜１２０のいずれか一項に記載の半導体構造又は方法。
  122. 前記半導体構造は、前記基板にわたり配置されるトランジスタを含む、請求項９７〜１２１のいずれか一項に記載の半導体構造又は方法。
  123. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物核生成層を含む、請求項９７〜１２２のいずれか一項に記載の半導体構造又は方法。
  124. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物遷移層を含む、請求項９７〜１２３のいずれか一項に記載の半導体構造又は方法。
  125. 前記ＩＩＩ族窒化物遷移層は、組成傾斜される、請求項１２４に記載の半導体構造又は方法。
  126. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物緩衝層を含む、請求項９７〜１２５のいずれか一項に記載の半導体構造又は方法。
  127. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物デバイス領域を含む、請求項９７〜１２６のいずれか一項に記載の半導体構造又は方法。
  128. 拡散バリア領域は、前記ＩＩＩ族窒化物材料領域と前記基板との間に配置される、請求項９７〜１２７のいずれか一項に記載の半導体構造又は方法。
  129. 前記拡散バリア領域は、ＡｌＮ領域、希土類酸化物及び／若しくは希土類窒化物、炭化ケイ素、並びに／又は二ホウ化元素を含む、請求項１２８に記載の半導体構造又は方法。
  130. 前記基板は、外部種と結合されるか、又は外部種と反応可能な活性種を含む、請求項９７〜１２９のいずれか一項に記載の半導体構造又は方法。
  131. 前記ＩＩＩ族窒化物材料領域は、２ＤＥＧを含む、請求項９７〜１３０のいずれか一項に記載の半導体構造又は方法。
  132. シリコンと、外部種と結合されるか、又は外部種と反応可能な少なくとも１つの活性種とを含む基板と、
    前記基板の表面領域にわたり配置されるＩＩＩ族窒化物材料領域と
    を含み、
    前記活性種の濃度は、少なくとも約１０１９／ｃｍ３である、半導体構造。
  133. 前記少なくとも１つの活性種は、酸素、窒素、炭素、銅、及び／又は鉄を含む、請求項１３２に記載の半導体構造。
  134. 前記基板中のＩＩＩ族種の濃度の和のピークは、約１０１７／ｃｍ３未満である、請求項１３２又は１３３に記載の半導体構造。
  135. 前記基板中のＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、約１０１７／ｃｍ未満である、請求項１３２〜１３４のいずれか一項に記載の半導体構造。
  136. 前記基板中のＡｌ、Ｇａ、及び／又はＩｎのピーク濃度は、約１０１７／ｃｍ３未満である、請求項１３２〜１３５のいずれか一項に記載の半導体構造。
  137. 半導体構造を形成する方法であって、シリコンを含む基板の表面領域にわたりＩＩＩ族窒化物材料領域を形成することであって、それにより、前記ＩＩＩ族窒化物材料領域の前記形成中、前記基板内の種は、前記基板に接触する外部種の少なくとも一部と反応する、形成することを含む、方法。
  138. 前記外部種と反応する前記基板内の前記種の濃度は、前記反応前に少なくとも約１０１９／ｃｍ３である、請求項１３７に記載の方法。
  139. 外部種の少なくとも一部と反応する前記基板内の前記種は、酸素、窒素、炭素、銅、及び／又は鉄を含む、請求項１３７又は１３８に記載の方法。
  140. 前記ＩＩＩ族窒化物材料が形成された後、前記基板中のＩＩＩ族種の濃度の和のピークは、約１０１７／ｃｍ３未満である、請求項１３７〜１３９のいずれか一項に記載の方法。
  141. 前記ＩＩＩ族窒化物材料が形成された後、前記基板中のＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、約１０１７／ｃｍ未満である、請求項１３７〜１４０のいずれか一項に記載の方法。
  142. 前記ＩＩＩ族窒化物材料が形成された後、前記基板中のＡｌ、Ｇａ、及び／又はＩｎのピーク濃度は、約１０１７／ｃｍ３未満である、請求項１３７〜１４１のいずれか一項に記載の方法。
  143. 前記基板は、約１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む、請求項１３２〜１４２のいずれか一項に記載の半導体構造又は方法。
  144. 前記基板は、シリコン基板である、請求項１３２〜１４３のいずれか一項に記載の半導体構造又は方法。
  145. 前記基板は、バルクシリコンウェーハである、請求項１４４に記載の半導体構造又は方法。
  146. 前記基板は、シリコンオンインシュレータ基板である、請求項１４４に記載の半導体構造又は方法。
  147. 前記基板は、炭化ケイ素基板である、請求項１３２〜１４３のいずれか一項に記載の半導体構造又は方法。
  148. 前記ＩＩＩ族窒化物材料領域は、ＧａＮを含む、請求項１３２〜１４７のいずれか一項に記載の半導体構造又は方法。
  149. 前記外部種は、反応装置内の汚染物及び／又は前記反応装置の一部を形成する種を含む、請求項１３２〜１４８のいずれか一項に記載の半導体構造又は方法。
  150. 前記外部種は、前記ＩＩＩ族窒化物材料の前駆体の全て又は一部を含む、請求項１３２〜１４９のいずれか一項に記載の半導体構造又は方法。
  151. 前記外部種は、有機種を含む、請求項１５０に記載の半導体構造又は方法。
  152. 前記外部種は、ＩＩＩ族元素を含む、請求項１５０に記載の半導体構造又は方法。
  153. 前記外部種は、Ａｌ、Ｇａ、及び／又はＩｎを含む、請求項１５２に記載の半導体構造又は方法。
  154. 前記半導体構造は、前記基板の前記表面領域にわたり配置されるトランジスタを含む、請求項１３２〜１５３のいずれか一項に記載の半導体構造又は方法。
  155. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物核生成層を含む、請求項１３２〜１５４のいずれか一項に記載の半導体構造又は方法。
  156. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物遷移層を含む、請求項１３２〜１５５のいずれか一項に記載の半導体構造又は方法。
  157. 前記ＩＩＩ族窒化物遷移層は、組成傾斜される、請求項１５６に記載の半導体構造又は方法。
  158. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物緩衝層を含む、請求項１３２〜１５７のいずれか一項に記載の半導体構造又は方法。
  159. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物デバイス領域を含む、請求項１３２〜１５８のいずれか一項に記載の半導体構造又は方法。
  160. 拡散バリア領域は、前記ＩＩＩ族窒化物材料領域と前記基板との間に配置される、請求項１３２〜１５９のいずれか一項に記載の半導体構造又は方法。
  161. 前記拡散バリア領域は、ＡｌＮ領域、希土類酸化物及び／若しくは希土類窒化物、炭化ケイ素、並びに／又は二ホウ化元素を含む、請求項１６０に記載の半導体構造又は方法。
  162. シリコンを含み、且つ１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む基板と、
    前記基板の上に配置される低温ＡｌＮ領域と、
    前記基板の上に配置される高温ＡｌＮ領域と、
    前記低温ＡｌＮ領域の上及び前記高温ＡｌＮ領域の上に配置されるＩＩＩ族窒化物材料領域と
    を含む、半導体構造。
  163. 前記基板中のＩＩＩ族種の濃度の和のピークは、約１０１７／ｃｍ３未満である、請求項１６２に記載の半導体構造。
  164. 前記基板中のＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、約１０１７／ｃｍ未満である、請求項１６２又は１６３に記載の半導体構造。
  165. 前記基板中のＡｌ、Ｇａ、及び／又はＩｎのピーク濃度は、約１０１７／ｃｍ３未満である、請求項１６２〜１６４のいずれか一項に記載の半導体構造。
  166. 前記低温ＡｌＮ領域は、前記高温ＡｌＮ領域の上にある、請求項１６２〜１６５のいずれか一項に記載の半導体構造。
  167. 前記高温ＡｌＮ領域は、前記低温ＡｌＮ領域の上にある、請求項１６２〜１６６のいずれか一項に記載の半導体構造。
  168. 半導体構造を形成する方法であって、
    シリコンを含み、且つ１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む基板の上に第１のＡｌＮ領域を形成することであって、前記第１のＡｌＮ領域が形成される環境の温度は、約７００℃〜約９５０℃である、形成することと、
    前記基板の上に第２のＡｌＮ領域を形成することであって、前記第２のＡｌＮ領域が形成される環境の温度は、約９５０℃〜約１１５０℃である、形成することと、
    前記第１のＡｌＮ領域の上及び前記第２のＡｌＮ領域の上にＩＩＩ族窒化物材料領域を形成することと
    を含む、方法。
  169. 前記第２のＡｌＮ領域は、前記第１のＡｌＮ領域の上に形成される、請求項１６８に記載の方法。
  170. 前記第１のＡｌＮ領域は、前記第２のＡｌＮ領域の上に形成される、請求項１６８又は１６９に記載の方法。
  171. 前記ＩＩＩ族窒化物材料が形成された後、前記基板中のＩＩＩ族種の濃度の和のピークは、約１０１７／ｃｍ３未満である、請求項１６８〜１７０のいずれか一項に記載の方法。
  172. 前記ＩＩＩ族窒化物材料が形成された後、前記基板中のＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、約１０１７／ｃｍ未満である、請求項１６８〜１７１のいずれか一項に記載の方法。
  173. 前記ＩＩＩ族窒化物材料が形成された後、前記基板中のＡｌ、Ｇａ、及び／又はＩｎのピーク濃度は、約１０１７／ｃｍ３未満である、請求項１６８〜１７２のいずれか一項に記載の方法。
  174. 前記基板は、約１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む、請求項１６２〜１７３のいずれか一項に記載の半導体構造又は方法。
  175. 前記基板は、シリコン基板である、請求項１６２〜１７４のいずれか一項に記載の半導体構造又は方法。
  176. 前記基板は、バルクシリコンウェーハである、請求項１７５に記載の半導体構造又は方法。
  177. 前記基板は、シリコンオンインシュレータ基板である、請求項１７５に記載の半導体構造又は方法。
  178. 前記基板は、炭化ケイ素基板である、請求項１６２〜１７４のいずれか一項に記載の半導体構造又は方法。
  179. 前記ＩＩＩ族窒化物材料領域は、ＧａＮを含む、請求項１６２〜１７８のいずれか一項に記載の半導体構造又は方法。
  180. 前記半導体構造は、前記基板にわたり配置されるトランジスタを含む、請求項１６２〜１７９のいずれか一項に記載の半導体構造又は方法。
  181. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物核生成層を含む、請求項１６２〜１８０のいずれか一項に記載の半導体構造又は方法。
  182. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物遷移層を含む、請求項１６２〜１８１のいずれか一項に記載の半導体構造又は方法。
  183. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物緩衝層を含む、請求項１６２〜１８２のいずれか一項に記載の半導体構造又は方法。
  184. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物デバイス領域を含む、請求項１６２〜１８３のいずれか一項に記載の半導体構造又は方法。
  185. 拡散バリア領域は、前記ＩＩＩ族窒化物材料領域と前記基板との間に配置される、請求項１６２〜１８４のいずれか一項に記載の半導体構造又は方法。
  186. 前記拡散バリア領域は、希土類酸化物、希土類窒化物、炭化ケイ素、及び／又は二ホウ化元素を含む、請求項１８５に記載の半導体構造又は方法。
  187. 前記基板は、外部種と結合されるか、又は外部種と反応可能な活性種を含む、請求項１６２〜１８６のいずれか一項に記載の半導体構造又は方法。
  188. シリコンを含み、且つ１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む基板と、
    前記基板の表面にわたり配置される、希土類酸化物及び／又は希土類窒化物を含む拡散バリア領域と、
    前記希土類酸化物及び／又は前記希土類窒化物を含む前記拡散バリア領域にわたり配置されるＩＩＩ族窒化物材料領域と
    を含む、半導体構造。
  189. 前記希土類酸化物及び／又は前記希土類窒化物を含む前記拡散バリア領域は、約２００ｎｍ未満の厚さを有する、請求項１８８に記載の半導体構造。
  190. 前記基板中のＩＩＩ族種の濃度の和のピークは、約１０１７／ｃｍ３未満である、請求項１８８に記載の半導体構造。
  191. 前記基板中のＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、約１０１７／ｃｍ未満である、請求項１８８〜１９０のいずれか一項に記載の半導体構造。
  192. 前記基板中のＡｌ、Ｇａ、及び／又はＩｎのピーク濃度は、約１０１７／ｃｍ３未満である、請求項１８８〜１９１のいずれか一項に記載の半導体構造。
  193. 前記基板は、前記基板の前記表面に関連する表面領域を含み、及び前記表面領域は、低伝導寄生チャネルを含むか、又は前記基板は、寄生チャネルを有さない、請求項１８８〜１９２のいずれか一項に記載の半導体構造。
  194. 前記低伝導寄生チャネルは、約１０１７／ｃｍ３未満であるピーク自由キャリア濃度を有する、請求項１９３に記載の半導体構造。
  195. 前記低伝導寄生チャネルは、約１０１２／ｃｍ２未満の合計積分表面領域電荷を有する、請求項１９３に記載の半導体構造。
  196. 半導体構造を形成する方法であって、
    シリコンを含む基板にわたり、希土類酸化物及び／又は希土類窒化物を含む拡散バリア領域を形成することであって、前記基板は、１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む、形成することと、
    前記希土類酸化物及び／又は前記希土類窒化物を含む前記拡散バリア領域にわたりＩＩＩ族窒化物材料領域を形成することと
    を含む、方法。
  197. 前記希土類酸化物及び／又は前記希土類窒化物を含む前記拡散バリア領域は、約２００ｎｍ未満の厚さを有する、請求項１９６に記載の方法。
  198. 前記ＩＩＩ族窒化物材料が形成された後、前記基板中のＩＩＩ族種の濃度の和のピークは、約１０１７／ｃｍ３未満である、請求項１９６又は１９７に記載の方法。
  199. 前記ＩＩＩ族窒化物材料が形成された後、前記基板中のＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、約１０１７／ｃｍ未満である、請求項１９６〜１９８のいずれか一項に記載の方法。
  200. 前記ＩＩＩ族窒化物材料が形成された後、前記基板中のＡｌ、Ｇａ、及び／又はＩｎのピーク濃度は、約１０１７／ｃｍ３未満である、請求項１９６〜１９９のいずれか一項に記載の方法。
  201. 前記拡散バリア領域にわたりＩＩＩ族窒化物材料領域を形成した後、前記ＩＩＩ族窒化物材料が形成される前記基板の前記表面領域は、低伝導寄生チャネルを含むか、又は寄生チャネルを有さない、請求項１９６〜２００のいずれか一項に記載の方法。
  202. 前記拡散バリア領域にわたりＩＩＩ族窒化物材料領域を形成した後、前記ＩＩＩ族窒化物材料が形成される前記基板の前記表面領域は、低伝導寄生チャネルを含む、請求項２０１に記載の方法。
  203. 前記低伝導寄生チャネルは、約１０１７／ｃｍ３未満であるピーク自由キャリア濃度を有する、請求項２０２に記載の方法。
  204. 前記低伝導寄生チャネルは、約１０１２／ｃｍ２未満の合計積分表面領域電荷を有する、請求項２０２に記載の方法。
  205. 前記拡散バリア領域は、酸化エルビウム、酸化ガドリニウム、酸化セリウム、酸化イットリウム、窒化エルビウム、窒化ガドリニウム、窒化セリウム、及び／又は窒化イットリウムを含む、請求項１８８〜２０４のいずれか一項に記載の半導体構造又は方法。
  206. 前記拡散バリア領域は、酸窒化エルビウム、酸窒化ガドリニウム、酸窒化セリウム、及び／又は酸窒化イットリウムを含む、請求項２０５に記載の半導体構造又は方法。
  207. 前記基板は、シリコン基板である、請求項１８８〜２０６のいずれか一項に記載の半導体構造又は方法。
  208. 前記基板は、バルクシリコンウェーハである、請求項２０７に記載の半導体構造又は方法。
  209. 前記基板は、シリコンオンインシュレータ基板である、請求項２０８に記載の半導体構造又は方法。
  210. 前記基板は、炭化ケイ素基板である、請求項１８８〜２０６のいずれか一項に記載の半導体構造又は方法。
  211. 前記ＩＩＩ族窒化物材料領域は、ＧａＮを含む、請求項１８８〜２１０のいずれか一項に記載の半導体構造又は方法。
  212. 前記半導体構造は、前記基板にわたり配置されるトランジスタを含む、請求項１８８〜２１１のいずれか一項に記載の半導体構造又は方法。
  213. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物核生成層を含む、請求項１８８〜２１２のいずれか一項に記載の半導体構造又は方法。
  214. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物遷移層を含む、請求項１８８〜２１３のいずれか一項に記載の半導体構造又は方法。
  215. 前記ＩＩＩ族窒化物遷移層は、組成傾斜される、請求項２１４に記載の半導体構造又は方法。
  216. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物緩衝層を含む、請求項１８８〜２１５のいずれか一項に記載の半導体構造又は方法。
  217. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物デバイス領域を含む、請求項１８８〜２１６のいずれか一項に記載の半導体構造又は方法。
  218. 第２の拡散バリア領域は、前記ＩＩＩ族窒化物材料領域と前記基板との間に配置される、請求項１８８〜２１７のいずれか一項に記載の半導体構造又は方法。
  219. 前記第２の拡散バリア領域は、ＡｌＮ領域、炭化ケイ素、及び／又は二ホウ化元素を含む、請求項２１８に記載の半導体構造又は方法。
  220. 前記基板は、外部種と結合されるか、又は外部種と反応可能な活性種を含む、請求項１８８〜２１９のいずれか一項に記載の半導体構造又は方法。
  221. シリコンを含み、且つ１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む基板と、
    前記基板の表面にわたり配置される、炭化ケイ素を含む拡散バリア領域と、
    前記炭化ケイ素を含む前記拡散バリア領域にわたり配置されるＩＩＩ族窒化物材料領域と
    を含む、半導体構造。
  222. 前記基板中のＩＩＩ族種の濃度の和のピークは、約１０１７／ｃｍ３未満である、請求項２２１に記載の半導体構造。
  223. 前記基板中のＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、約１０１７／ｃｍ未満である、請求項２２１又は２２２に記載の半導体構造。
  224. 前記基板中のＡｌ、Ｇａ、及び／又はＩｎのピーク濃度は、約１０１７／ｃｍ３未満である、請求項２２１〜２２３のいずれか一項に記載の半導体構造。
  225. 前記基板は、前記基板の前記表面に関連する表面領域を含み、及び前記表面領域は、低伝導寄生チャネルを含むか、又は前記基板は、寄生チャネルを有さない、請求項２２１〜２２４のいずれか一項に記載の半導体構造。
  226. 前記低伝導寄生チャネルは、約１０１７／ｃｍ３未満であるピーク自由キャリア濃度を有する、請求項２２５に記載の半導体構造。
  227. 前記低伝導寄生チャネルは、約１０１２／ｃｍ２未満の合計積分表面領域電荷を有する、請求項２２５に記載の半導体構造。
  228. 半導体構造を形成する方法であって、
    シリコンを含む基板にわたり、炭化ケイ素を含む拡散バリア領域を形成することであって、前記基板は、１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む、形成することと、
    前記炭化ケイ素を含む前記拡散バリア領域にわたりＩＩＩ族窒化物材料領域を形成することと
    を含む、方法。
  229. 前記ＩＩＩ族窒化物材料が形成された後、前記基板中のＩＩＩ族種の濃度の和のピークは、約１０１７／ｃｍ３未満である、請求項２２８に記載の方法。
  230. 前記ＩＩＩ族窒化物材料が形成された後、前記基板中のＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、約１０１７／ｃｍ未満である、請求項２２８又は２２９に記載の方法。
  231. 前記ＩＩＩ族窒化物材料が形成された後、前記基板中のＡｌ、Ｇａ、及び／又はＩｎのピーク濃度は、約１０１７／ｃｍ３未満である、請求項２２８〜２３０のいずれか一項に記載の方法。
  232. 前記拡散バリア領域にわたり前記ＩＩＩ族窒化物材料領域を形成した後、前記ＩＩＩ族窒化物材料が形成される前記基板の前記表面領域は、低伝導寄生チャネルを含むか、又は寄生チャネルを有さない、請求項２２８〜２３１のいずれか一項に記載の方法。
  233. 前記拡散バリア領域にわたり前記ＩＩＩ族窒化物材料領域を形成した後、前記ＩＩＩ族窒化物材料が形成される前記基板の前記表面領域は、低伝導寄生チャネルを含む、請求項２３２に記載の方法。
  234. 前記低伝導寄生チャネルは、約１０１７／ｃｍ３未満であるピーク自由キャリア濃度を有する、請求項２３３に記載の方法。
  235. 前記低伝導寄生チャネルは、約１０１２／ｃｍ２未満の合計積分表面領域電荷を有する、請求項２３３に記載の方法。
  236. 前記基板は、シリコン基板である、請求項２２１〜２３５のいずれか一項に記載の半導体構造又は方法。
  237. 前記基板は、バルクシリコンウェーハである、請求項２３６に記載の半導体構造又は方法。
  238. 前記基板は、シリコンオンインシュレータ基板である、請求項２３６に記載の半導体構造又は方法。
  239. 前記基板は、炭化ケイ素基板である、請求項２２１〜２３５のいずれか一項に記載の半導体構造又は方法。
  240. 前記ＩＩＩ族窒化物材料領域は、ＧａＮを含む、請求項２２１〜２３９のいずれか一項に記載の半導体構造又は方法。
  241. 前記半導体構造は、前記基板にわたり配置されるトランジスタを含む、請求項２２１〜２４０のいずれか一項に記載の半導体構造又は方法。
  242. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物核生成層を含む、請求項２２１〜２４１のいずれか一項に記載の半導体構造又は方法。
  243. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物遷移層を含む、請求項２２１〜２４２のいずれか一項に記載の半導体構造又は方法。
  244. 前記ＩＩＩ族窒化物遷移層は、組成傾斜される、請求項２４３に記載の半導体構造又は方法。
  245. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物緩衝層を含む、請求項２２１〜２４４のいずれか一項に記載の半導体構造又は方法。
  246. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物デバイス領域を含む、請求項２２１〜２４５のいずれか一項に記載の半導体構造又は方法。
  247. 第２の拡散バリア領域は、前記ＩＩＩ族窒化物材料領域と前記基板との間に配置される、請求項２２１〜２４６のいずれか一項に記載の半導体構造又は方法。
  248. 前記第２の拡散バリア領域は、ＡｌＮ領域、希土類酸化物及び／若しくは希土類窒化物、並びに／又は二ホウ化元素を含む、請求項２４７に記載の半導体構造又は方法。
  249. 前記基板は、外部種と結合されるか、又は外部種と反応可能な活性種を含む、請求項２２１〜２４８のいずれか一項に記載の半導体構造又は方法。
  250. シリコンを含み、且つ１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む基板と、
    前記基板の表面にわたり配置される、二ホウ化元素を含む拡散バリア領域と、
    前記拡散バリア領域にわたり配置されるＩＩＩ族窒化物材料領域と
    を含む、半導体構造。
  251. 前記基板中のＩＩＩ族種の濃度の和のピークは、約１０１７／ｃｍ３未満である、請求項２５０に記載の半導体構造。
  252. 前記基板中のＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、約１０１７／ｃｍ未満である、請求項２５０又は２５１に記載の半導体構造。
  253. 前記基板中のＡｌ、Ｇａ、及び／又はＩｎのピーク濃度は、約１０１７／ｃｍ３未満である、請求項２５０〜２５２のいずれか一項に記載の半導体構造。
  254. 前記基板は、前記基板の前記表面に関連する表面領域を含み、及び前記表面領域は、低伝導寄生チャネルを含むか、又は前記基板は、寄生チャネルを有さない、請求項２５０〜２５３のいずれか一項に記載の半導体構造。
  255. 前記低伝導寄生チャネルは、約１０１７／ｃｍ３未満であるピーク自由キャリア濃度を有する、請求項２５４に記載の半導体構造。
  256. 前記低伝導寄生チャネルは、約１０１２／ｃｍ２未満の合計積分表面領域電荷を有する、請求項２５４に記載の半導体構造。
  257. 半導体構造を形成する方法であって、
    シリコンを含む基板にわたり、二ホウ化元素を含む拡散バリア領域を形成することであって、前記基板は、１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む、形成することと、
    前記拡散バリア領域にわたりＩＩＩ族窒化物材料領域を形成することと
    を含む、方法。
  258. 前記ＩＩＩ族窒化物材料が形成された後、前記基板中のＩＩＩ族種の濃度の和のピークは、約１０１７／ｃｍ３未満である、請求項２５７に記載の方法。
  259. 前記ＩＩＩ族窒化物材料が形成された後、前記基板中のＡｌ、Ｇａ、及びＩｎの濃度の和のピークは、約１０１７／ｃｍ未満である、請求項２５７又は２５８に記載の方法。
  260. 前記ＩＩＩ族窒化物材料が形成された後、前記基板中のＡｌ、Ｇａ、及び／又はＩｎのピーク濃度は、約１０１７／ｃｍ３未満である、請求項２５７〜２５９のいずれか一項に記載の方法。
  261. 前記拡散バリア領域にわたりＩＩＩ族窒化物材料領域を形成した後、前記ＩＩＩ族窒化物材料が形成される前記基板の前記表面領域は、低伝導寄生チャネルを含むか、又は寄生チャネルを有さない、請求項２５７〜２６０のいずれか一項に記載の方法。
  262. 前記拡散バリア領域にわたりＩＩＩ族窒化物材料領域を形成した後、前記ＩＩＩ族窒化物材料が形成される前記基板の前記表面領域は、低伝導寄生チャネルを含む、請求項２６１に記載の方法。
  263. 前記低伝導寄生チャネルは、約１０１７／ｃｍ３未満であるピーク自由キャリア濃度を有する、請求項２６２に記載の方法。
  264. 前記低伝導寄生チャネルは、約１０１２／ｃｍ２未満の合計積分表面領域電荷を有する、請求項２６２に記載の方法。
  265. 前記基板は、シリコン基板である、請求項２５０〜２６４のいずれか一項に記載の半導体構造又は方法。
  266. 前記基板は、バルクシリコンウェーハである、請求項２６５に記載の半導体構造又は方法。
  267. 前記基板は、シリコンオンインシュレータ基板である、請求項２６５に記載の半導体構造又は方法。
  268. 前記基板は、炭化ケイ素基板である、請求項２５０〜２６４のいずれか一項に記載の半導体構造又は方法。
  269. 前記ＩＩＩ族窒化物材料領域は、ＧａＮを含む、請求項２５０〜２６８のいずれか一項に記載の半導体構造又は方法。
  270. 前記半導体構造は、前記基板にわたり配置されるトランジスタを含む、請求項２５０〜２６９のいずれか一項に記載の半導体構造又は方法。
  271. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物核生成層を含む、請求項２５０〜２７０のいずれか一項に記載の半導体構造又は方法。
  272. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物遷移層を含む、請求項２５０〜２７１のいずれか一項に記載の半導体構造又は方法。
  273. 前記ＩＩＩ族窒化物遷移層は、組成傾斜される、請求項２７２に記載の半導体構造又は方法。
  274. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物緩衝層を含む、請求項２５０〜２７３のいずれか一項に記載の半導体構造又は方法。
  275. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物デバイス領域を含む、請求項２５０〜２７４のいずれか一項に記載の半導体構造又は方法。
  276. 第２の拡散バリア領域は、前記ＩＩＩ族窒化物材料領域と前記基板との間に配置される、請求項２５０〜２７５のいずれか一項に記載の半導体構造又は方法。
  277. 前記第２の拡散バリア領域は、ＡｌＮ領域、炭化ケイ素、並びに／又は希土類酸化物及び／若しくは希土類窒化物を含む、請求項２７６に記載の半導体構造又は方法。
  278. 前記基板は、外部種と結合されるか、又は外部種と反応可能な活性種を含む、請求項２５０〜２７７のいずれか一項に記載の半導体構造又は方法。
  279. 前記二ホウ化元素は、二ホウ化ジルコニウム、二ホウ化アルミニウム、二ホウ化ハフニウム、及び／又はこれらの１つ若しくは複数の合金を含む、請求項２５０〜２７８のいずれか一項に記載の半導体構造又は方法。
  280. シリコンを含む基板と、
    前記基板の表面領域にわたり配置されるＩＩＩ族窒化物材料領域と、
    前記基板の少なくとも１つの横次元にわたり空間的に画定されるパターンで前記基板の表面領域内に配置される注入種であって、少なくとも約１０１９／ｃｍ３の濃度で前記基板の前記表面領域の少なくとも一部内に存在する、注入種と
    を含む、半導体構造。
  281. 前記基板にわたり配置されるトランジスタを含む、請求項２８０に記載の半導体構造。
  282. 前記トランジスタのソースと前記トランジスタのドレインとの間のチャネルの下の前記基板の少なくとも一部は、前記注入種を実質的に有さない、請求項２８１に記載の半導体構造。
  283. 前記第１のトランジスタから横に離間された第２のトランジスタを含み、前記第１のトランジスタと前記第２のトランジスタとの間の前記基板の前記表面領域の一部は、少なくとも約１０１９／ｃｍ３の濃度の前記注入種を有する、請求項２８０〜２８２のいずれか一項に記載の半導体構造。
  284. 前記ＩＩＩ族窒化物材料領域は、２ＤＥＧ領域を含み、及び前記２ＤＥＧ領域は、前記注入種を実質的に有さない、請求項２８０〜２８３のいずれか一項に記載の半導体構造。
  285. 半導体構造を形成する方法であって、
    シリコンを含む基板の表面領域に種を注入することであって、それにより、前記注入種は、前記基板の少なくとも１つの横次元にわたり空間的に画定されるパターンを形成する、注入することを含み、
    前記注入ステップ中、前記種の少なくとも一部は、ＩＩＩ族窒化物材料領域を通して注入され、及び
    前記注入ステップ後、前記注入種は、少なくとも約１０１９／ｃｍ３の濃度で前記基板の前記表面領域の少なくとも一部内に存在する、方法。
  286. 前記半導体構造は、前記基板にわたり配置されるトランジスタを含む、請求項２８５に記載の方法。
  287. 前記注入ステップ後、前記トランジスタのソースと前記トランジスタのドレインとの間のチャネルの下の前記基板の少なくとも一部は、前記注入種を実質的に有さない、請求項２８６に記載の方法。
  288. 前記半導体構造は、前記第１のトランジスタから横に離間された第２のトランジスタを含み、前記注入ステップ後、前記第１のトランジスタと前記第２のトランジスタとの間の前記基板の前記表面領域の一部は、少なくとも約１０１９／ｃｍ３の濃度の前記注入種を有する、請求項２８５〜２８７のいずれか一項に記載の方法。
  289. 前記ＩＩＩ族窒化物材料領域は、２ＤＥＧ領域を含み、及び前記注入ステップ後、前記２ＤＥＧ領域は、前記注入種を実質的に有さない、請求項２８５〜２８８のいずれか一項に記載の方法。
  290. 前記基板は、約１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む、請求項２８０〜２８９のいずれか一項に記載の半導体構造又は方法。
  291. 前記基板は、シリコン基板である、請求項２８０〜２９０のいずれか一項に記載の半導体構造又は方法。
  292. 前記基板は、バルクシリコンウェーハである、請求項２９１に記載の半導体構造又は方法。
  293. 前記基板は、シリコンオンインシュレータ基板である、請求項２９１に記載の半導体構造又は方法。
  294. 前記基板は、炭化ケイ素基板である、請求項２８０〜２９０のいずれか一項に記載の半導体構造又は方法。
  295. 前記ＩＩＩ族窒化物材料領域は、ＧａＮを含む、請求項２８０〜２９４のいずれか一項に記載の半導体構造又は方法。
  296. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物核生成層を含む、請求項２８０〜２９５のいずれか一項に記載の半導体構造又は方法。
  297. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物遷移層を含む、請求項２８０〜２９６のいずれか一項に記載の半導体構造又は方法。
  298. 前記ＩＩＩ族窒化物遷移層は、組成傾斜される、請求項２９７に記載の半導体構造又は方法。
  299. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物緩衝層を含む、請求項２８０〜２９８のいずれか一項に記載の半導体構造又は方法。
  300. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物デバイス領域を含む、請求項２８０〜２９９のいずれか一項に記載の半導体構造又は方法。
  301. 拡散バリア領域は、前記ＩＩＩ族窒化物材料領域と前記基板との間に配置される、請求項２８０〜３００のいずれか一項に記載の半導体構造又は方法。
  302. 前記拡散バリア領域は、ＡｌＮ及び／若しくはＳｉｘＮｙ含有材料領域、希土類酸化物及び／若しくは希土類窒化物領域、炭化ケイ素領域、並びに／又は二ホウ化元素領域の少なくとも１つを含む、請求項３０１に記載の半導体構造又は方法。
  303. 前記基板は、外部種と結合されるか、又は外部種と反応可能な活性種を含む、請求項２８０〜３０２のいずれか一項に記載の半導体構造又は方法。
  304. 前記注入種は、５未満の相対原子質量を有する、請求項２８０〜３０３のいずれか一項に記載の半導体構造又は方法。
  305. ５未満の相対原子質量を有する前記種は、水素及び／又はヘリウムを含む、請求項３０４に記載の半導体構造又は方法。
  306. シリコンを含む基板と、
    前記基板の表面領域にわたり配置されるＩＩＩ族窒化物材料領域と、
    前記基板の少なくとも１つの横次元にわたり空間的に画定される第１のパターンで前記基板の前記表面領域内に配置される第１の注入種と、
    前記基板の少なくとも１つの横次元にわたり空間的に画定される第２のパターンで前記ＩＩＩ族窒化物材料領域内に配置される第２の注入種と
    を含む、半導体構造。
  307. 前記基板にわたり配置されるトランジスタを含む、請求項３０６に記載の半導体構造。
  308. 前記トランジスタのソースと前記トランジスタのドレインとの間のチャネルの下の前記基板の少なくとも一部は、前記第１の注入種を実質的に有さない、請求項３０７に記載の半導体構造。
  309. 前記トランジスタのソースと前記トランジスタのドレインとの間のチャネルの下の前記ＩＩＩ族窒化物材料領域の少なくとも一部は、前記第２の注入種を実質的に有さない、請求項３０７又は３０８に記載の半導体構造。
  310. 前記基板にわたり配置され、且つ前記第１のトランジスタから横に離間される第２のトランジスタを含む、請求項３０６〜３０９のいずれか一項に記載の半導体構造。
  311. 前記第１のトランジスタと前記第２のトランジスタとの間の前記基板の前記表面領域の一部は、少なくとも約１０１９／ｃｍ３の濃度の前記第１の注入種を有する、請求項３１０に記載の半導体構造。
  312. 前記第１のトランジスタと前記第２のトランジスタとの間の前記ＩＩＩ族窒化物材料領域の一部は、少なくとも約１０１６／ｃｍ３の濃度の前記第２の注入種を有する、請求項３１０又は３１１に記載の半導体構造。
  313. 前記ＩＩＩ族窒化物材料領域は、２ＤＥＧ領域を含み、及び前記２ＤＥＧ領域は、前記第１の注入種を実質的に有さない、請求項３０６〜３１２のいずれか一項に記載の半導体構造。
  314. 前記ＩＩＩ族窒化物材料領域は、２ＤＥＧ領域を含み、及び前記第２の注入種は、前記２ＤＥＧ領域内に存在する、請求項３０６〜３１３のいずれか一項に記載の半導体構造。
  315. 半導体構造を形成する方法であって、
    シリコンを含む基板と、前記基板にわたり配置されるＩＩＩ族窒化物材料領域とを含む半導体構造に第１の種及び第２の種を注入することを含み、
    前記第１の種は、前記第１の種が前記基板の少なくとも１つの横次元にわたり空間的に画定されるパターンを形成するように前記基板の表面領域に注入され、及び
    前記第２の種は、前記第２の種が前記ＩＩＩ族窒化物材料領域の少なくとも１つの横次元にわたり空間的に画定されるパターンを形成するように前記ＩＩＩ族窒化物材料領域に注入される、方法。
  316. 前記第１の種が注入された後、前記第１の種は、少なくとも約１０１９／ｃｍ３の濃度で前記基板の前記表面領域の少なくとも一部内に存在する、請求項３１５に記載の方法。
  317. 前記第２の種が注入された後、前記第２の種は、少なくとも約１０１６／ｃｍ３の濃度で前記ＩＩＩ族窒化物材料領域の少なくとも一部内に存在する、請求項３１５又は３１６に記載の方法。
  318. 前記第２の種が注入された後、前記第２の種は、少なくとも約１０１６／ｃｍ３の濃度で前記ＩＩＩ族窒化物材料領域の２ＤＥＧ領域の少なくとも一部内に存在する、請求項３１７に記載の方法。
  319. 前記半導体構造は、前記基板にわたり配置されるトランジスタを含む、請求項３１８に記載の方法。
  320. 前記第１の種が注入された後、前記トランジスタのソースと前記トランジスタのドレインとの間のチャネルの下の前記基板の少なくとも一部は、前記第１の注入種を実質的に有さない、請求項３１９に記載の方法。
  321. 前記第２の種が注入された後、前記トランジスタのソースと前記トランジスタのドレインとの間のチャネルの下の前記基板の少なくとも一部は、前記第２の注入種を実質的に有さない、請求項３１９又は３２０に記載の方法。
  322. 前記半導体構造は、前記基板にわたり配置され、且つ前記第１のトランジスタから横に離間される第２のトランジスタを含む、請求項３１５〜３２１のいずれか一項に記載の方法。
  323. 前記第１の種が注入された後、前記第１のトランジスタと前記第２のトランジスタとの間の前記基板の前記表面領域の一部は、少なくとも約１０１９／ｃｍ３の濃度の前記第１の注入種を有する、請求項３２２に記載の方法。
  324. 前記第２の種が注入された後、前記第１のトランジスタと前記第２のトランジスタとの間の前記ＩＩＩ族窒化物材料領域の一部は、少なくとも約１０１６／ｃｍ３の濃度の前記第２の注入種を有する、請求項３２２又は３２３に記載の方法。
  325. 前記ＩＩＩ族窒化物材料領域は、２ＤＥＧ領域を含み、及び前記第１の種が注入された後、前記２ＤＥＧ領域は、前記第１の注入種を実質的に有さない、請求項３１５〜３２４のいずれか一項に記載の方法。
  326. 前記ＩＩＩ族窒化物材料領域は、２ＤＥＧ領域を含み、及び前記第２の注入種は、前記２ＤＥＧ領域内に存在する、請求項３１５〜３２５のいずれか一項に記載の方法。
  327. 前記第１の種の注入中、前記第１の種の少なくとも一部は、前記ＩＩＩ族窒化物材料領域を通して注入される、請求項３１５〜３２６のいずれか一項に記載の方法。
  328. 前記ＩＩＩ族窒化物材料領域は、２ＤＥＧ領域を含む、請求項３０６〜３２７のいずれか一項に記載の半導体構造又は方法。
  329. 前記第２の注入種は、前記２ＤＥＧ領域の少なくとも１つの横次元にわたり空間的に画定されるパターンを形成する、請求項３２８に記載の半導体構造又は方法。
  330. 前記第１の注入種は、５未満の相対原子質量を有する、請求項３０６〜３２９のいずれか一項に記載の半導体構造又は方法。
  331. 前記第１の注入種は、水素及び／又はヘリウムを含む、請求項３３０に記載の半導体構造又は方法。
  332. 前記第２の注入種は、ｐ型ドーパントを含む、請求項３０６〜３３１のいずれか一項に記載の半導体構造又は方法。
  333. 前記ｐ型ドーパントは、ホウ素、アルミニウム、ガリウム、及び／又はインジウムを含む、請求項３３２に記載の半導体構造又は方法。
  334. 前記第２の注入種は、ｎ型ドーパントを含む、請求項３０６〜３３３のいずれか一項に記載の半導体構造又は方法。
  335. 前記ｎ型ドーパントは、窒素、リン、及び／又はヒ素を含む、請求項３３４に記載の半導体構造又は方法。
  336. 前記基板は、約１０２Ω−ｃｍよりも大きい抵抗を有する少なくとも層を含む、請求項３０６〜３３５のいずれか一項に記載の半導体構造又は方法。
  337. 前記基板は、シリコン基板である、請求項３０６〜３３６のいずれか一項に記載の半導体構造又は方法。
  338. 前記基板は、バルクシリコンウェーハである、請求項３３７に記載の半導体構造又は方法。
  339. 前記基板は、シリコンオンインシュレータ基板である、請求項３３７に記載の半導体構造又は方法。
  340. 前記基板は、炭化ケイ素基板である、請求項３０６〜３３９のいずれか一項に記載の半導体構造又は方法。
  341. 前記ＩＩＩ族窒化物材料領域は、ＧａＮを含む、請求項３０６〜３４０のいずれか一項に記載の半導体構造又は方法。
  342. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物核生成層を含む、請求項３０６〜３４１のいずれか一項に記載の半導体構造又は方法。
  343. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物遷移層を含む、請求項３０６〜３４２のいずれか一項に記載の半導体構造又は方法。
  344. 前記ＩＩＩ族窒化物遷移層は、組成傾斜される、請求項３４３に記載の半導体構造又は方法。
  345. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物緩衝層を含む、請求項３０６〜３４４のいずれか一項に記載の半導体構造又は方法。
  346. 前記ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物デバイス領域を含む、請求項３０６〜３４５のいずれか一項に記載の半導体構造又は方法。
  347. 拡散バリア領域は、前記ＩＩＩ族窒化物材料領域と前記基板との間に配置される、請求項３０６〜３４６のいずれか一項に記載の半導体構造又は方法。
  348. 前記拡散バリア領域は、ＡｌＮ及び／若しくはＳｉｘＮｙ含有材料領域、希土類酸化物及び／若しくは希土類窒化物領域、炭化ケイ素領域、並びに／又は二ホウ化元素領域の少なくとも１つを含む、請求項３４７に記載の半導体構造又は方法。
  349. 前記基板は、外部種と結合されるか、又は外部種と反応可能な活性種を含む、請求項３０６〜３４８のいずれか一項に記載の半導体構造又は方法。
JP2018512419A 2015-09-08 2016-09-07 Ｉｉｉ族窒化物材料半導体構造における寄生チャネルの軽減 Pending JP2018528614A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/847,325 2015-09-08
US14/847,325 US9627473B2 (en) 2015-09-08 2015-09-08 Parasitic channel mitigation in III-nitride material semiconductor structures
PCT/US2016/050515 WO2017044467A1 (en) 2015-09-08 2016-09-07 Parasitic channel mitigation in iii-nitride material semiconductor structures

Publications (1)

Publication Number Publication Date
JP2018528614A true JP2018528614A (ja) 2018-09-27

Family

ID=58190228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018512419A Pending JP2018528614A (ja) 2015-09-08 2016-09-07 Ｉｉｉ族窒化物材料半導体構造における寄生チャネルの軽減

Country Status (6)

Country Link
US (1) US9627473B2 (ja)
EP (1) EP3347920A4 (ja)
JP (1) JP2018528614A (ja)
CN (2) CN108352412B (ja)
TW (1) TW201719732A (ja)
WO (1) WO2017044467A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806182B2 (en) 2015-09-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using elemental diboride diffusion barrier regions
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US9799520B2 (en) 2015-09-08 2017-10-24 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via back side implantation
EP3731260A4 (en) * 2017-12-19 2021-12-22 Sumco Corporation GROUP III SEMICONDUCTOR NITRIDE SUBSTRATE PRODUCTION PROCESS
US10644142B2 (en) 2017-12-22 2020-05-05 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
TWI701717B (zh) 2019-08-12 2020-08-11 環球晶圓股份有限公司 磊晶結構
US11600614B2 (en) 2020-03-26 2023-03-07 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
CN113508467A (zh) * 2021-03-30 2021-10-15 英诺赛科(苏州)科技有限公司 在图案化衬底上的iii族氮化物半导体器件
WO2022217539A1 (zh) * 2021-04-15 2022-10-20 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN113394283B (zh) * 2021-06-25 2023-04-14 电子科技大学 具有复合层结构的高压hemt器件
CN113410285B (zh) * 2021-08-04 2023-02-28 苏州汉骅半导体有限公司 半导体器件及其制备方法
WO2023216167A1 (en) * 2022-05-12 2023-11-16 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3544864A (en) 1967-08-31 1970-12-01 Gen Telephone & Elect Solid state field effect device
US3717790A (en) 1971-06-24 1973-02-20 Bell Telephone Labor Inc Ion implanted silicon diode array targets for electron beam camera tubes
US4843440A (en) 1981-12-04 1989-06-27 United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration Microwave field effect transistor
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US5633192A (en) 1991-03-18 1997-05-27 Boston University Method for epitaxially growing gallium nitride layers
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6440823B1 (en) 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US5838029A (en) 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5592501A (en) 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5679965A (en) 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
US5739554A (en) 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
WO1996041906A1 (en) 1995-06-13 1996-12-27 Advanced Technology Materials, Inc. Bulk single crystal gallium nitride and method of making same
JP2795226B2 (ja) 1995-07-27 1998-09-10 日本電気株式会社 半導体発光素子及びその製造方法
AU6946196A (en) 1995-09-18 1997-04-09 Hitachi Limited Semiconductor material, method of producing the semiconductor material, and semiconductor device
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
JP3409958B2 (ja) 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
US5874747A (en) 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
KR100571071B1 (ko) 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
US5741724A (en) 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
WO1998037584A1 (en) * 1997-02-20 1998-08-27 The Board Of Trustees Of The University Of Illinois Solid state power-control device using group iii nitrides
JP3491492B2 (ja) 1997-04-09 2004-01-26 松下電器産業株式会社 窒化ガリウム結晶の製造方法
JP3257442B2 (ja) * 1997-04-09 2002-02-18 松下電器産業株式会社 窒化ガリウム結晶の製造方法
EP2234142A1 (en) 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
US6069021A (en) 1997-05-14 2000-05-30 Showa Denko K.K. Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JPH10335637A (ja) 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6261931B1 (en) 1997-06-20 2001-07-17 The Regents Of The University Of California High quality, semi-insulating gallium nitride and method and system for forming same
JP2002511831A (ja) 1997-07-03 2002-04-16 シービーエル テクノロジーズ エピタキシャル蒸着により自立形基板を形成する熱的不整合の補償
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3517867B2 (ja) 1997-10-10 2004-04-12 豊田合成株式会社 ＧａＮ系の半導体素子
JP3036495B2 (ja) 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6180270B1 (en) 1998-04-24 2001-01-30 The United States Of America As Represented By The Secretary Of The Army Low defect density gallium nitride epilayer and method of preparing the same
US6160833A (en) * 1998-05-06 2000-12-12 Xerox Corporation Blue vertical cavity surface emitting laser
US6064078A (en) 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
SG94712A1 (en) 1998-09-15 2003-03-18 Univ Singapore Method of fabricating group-iii nitride-based semiconductor device
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6329063B2 (en) 1998-12-11 2001-12-11 Nova Crystals, Inc. Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates
US20010042503A1 (en) 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
TW449937B (en) 1999-02-26 2001-08-11 Matsushita Electronics Corp Semiconductor device and the manufacturing method thereof
EP1039555A1 (en) 1999-03-05 2000-09-27 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
TW474024B (en) 1999-08-16 2002-01-21 Cornell Res Foundation Inc Passivation of GaN based FETs
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6441393B2 (en) 1999-11-17 2002-08-27 Lumileds Lighting U.S., Llc Semiconductor devices with selectively doped III-V nitride layers
US6291319B1 (en) 1999-12-17 2001-09-18 Motorola, Inc. Method for fabricating a semiconductor structure having a stable crystalline interface with silicon
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6498111B1 (en) 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
FR2810159B1 (fr) 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
JP4186032B2 (ja) 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US6610144B2 (en) 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
US6624452B2 (en) 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
JP5095064B2 (ja) 2000-08-04 2012-12-12 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア シリコン基板上に堆積された窒化物層を有する半導体フィルムおよびその製造方法
JP2002076023A (ja) 2000-09-01 2002-03-15 Nec Corp 半導体装置
US6391748B1 (en) 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6956250B2 (en) 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6841409B2 (en) 2002-01-17 2005-01-11 Matsushita Electric Industrial Co., Ltd. Group III-V compound semiconductor and group III-V compound semiconductor device using the same
JP2003282439A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp デバイス用基板およびデバイス用基板の製造方法
JP2004134750A (ja) * 2002-09-19 2004-04-30 Toyoda Gosei Co Ltd ｐ型ＩＩＩ族窒化物系化合物半導体の製造方法
US7115896B2 (en) 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US7141489B2 (en) 2003-05-20 2006-11-28 Burgener Ii Robert H Fabrication of p-type group II-VI semiconductors
US7170095B2 (en) * 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7138648B2 (en) * 2003-12-17 2006-11-21 Palo Alto Research Center Incorporated Ultraviolet group III-nitride-based quantum well laser diodes
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7759699B2 (en) * 2005-07-06 2010-07-20 International Rectifier Corporation III-nitride enhancement mode devices
US8022465B2 (en) * 2005-11-15 2011-09-20 Macronrix International Co., Ltd. Low hydrogen concentration charge-trapping layer structures for non-volatile memory
US8853065B2 (en) * 2006-05-16 2014-10-07 Cree, Inc. Methods for fabricating semiconductor devices having reduced implant contamination
US7872252B2 (en) * 2006-08-11 2011-01-18 Cyrium Technologies Incorporated Method of fabricating semiconductor devices on a group IV substrate with controlled interface properties and diffusion tails
US20090050980A1 (en) * 2007-08-21 2009-02-26 Texas Instruments Incorporated Method of forming a semiconductor device with source/drain nitrogen implant, and related device
US8785944B2 (en) * 2011-12-07 2014-07-22 Samsung Electronics Co., Ltd. High electron mobility transistor
JP2013201190A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 接合形電界効果トランジスタ及びその製造方法
US8501635B1 (en) * 2012-09-29 2013-08-06 Translucent, Inc. Modification of REO by subsequent III-N EPI process
CN103325677A (zh) * 2013-06-14 2013-09-25 西安电子科技大学 含有SiNx插入层的极性c面GaN基的半导体器件的制备方法
CN103646961B (zh) * 2013-11-19 2017-02-22 中国电子科技集团公司第五十五研究所 含高阻寄生导电层的硅基iii族氮化物薄膜及生长方法
US9460917B2 (en) * 2014-02-12 2016-10-04 Translucent, Inc. Method of growing III-N semiconductor layer on Si substrate

Also Published As

Publication number Publication date
US9627473B2 (en) 2017-04-18
CN114420545A (zh) 2022-04-29
TW201719732A (zh) 2017-06-01
EP3347920A4 (en) 2019-05-08
WO2017044467A1 (en) 2017-03-16
CN108352412B (zh) 2022-01-25
US20170069713A1 (en) 2017-03-09
EP3347920A1 (en) 2018-07-18
CN108352412A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
JP2018528614A (ja) Ｉｉｉ族窒化物材料半導体構造における寄生チャネルの軽減
US11810955B2 (en) Parasitic channel mitigation using silicon carbide diffusion barrier regions
US9673281B2 (en) Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US9773898B2 (en) III-nitride semiconductor structures comprising spatially patterned implanted species
US9806182B2 (en) Parasitic channel mitigation using elemental diboride diffusion barrier regions
US9799520B2 (en) Parasitic channel mitigation via back side implantation
US9704705B2 (en) Parasitic channel mitigation via reaction with active species
US10211294B2 (en) III-nitride semiconductor structures comprising low atomic mass species
US20170069716A1 (en) Parasitic channel mitigation using aluminum nitride diffusion barrier regions
US20190013196A1 (en) Parasitic channel mitigation via reaction with active species
US20170069744A1 (en) Parasitic channel mitigation via counterdopant profile matching
US20170069723A1 (en) Iii-nitride semiconductor structures comprising multiple spatially patterned implanted species
EP1829111A2 (en) Iii-nitride material structures including silicon substrates
US20170069742A1 (en) Parasitic channel mitigation via implantation of low atomic mass species
US11158702B2 (en) Gallium nitride high electron mobility transistor having high breakdown voltage and formation method therefor
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
US20170069745A1 (en) Methods of spatially implanting multiple species in iii-nitride semiconductor structures
US20170069500A1 (en) Methods of spatially implanting species in iii-nitride semiconductor structures
JP2007305630A (ja) 電界効果トランジスタ及びその製造方法
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
US9263532B2 (en) Semiconductor device, semiconductor substrate, method for manufacturing semiconductor device, and method for manufacturing semiconductor substrate
KR20180070076A (ko) 수직형 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180713

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180713