CN108352412A - Iii族氮化物材料半导体结构中的寄生沟道减轻 - Google Patents

Iii族氮化物材料半导体结构中的寄生沟道减轻 Download PDF

Info

Publication number
CN108352412A
CN108352412A CN201680064508.5A CN201680064508A CN108352412A CN 108352412 A CN108352412 A CN 108352412A CN 201680064508 A CN201680064508 A CN 201680064508A CN 108352412 A CN108352412 A CN 108352412A
Authority
CN
China
Prior art keywords
substrate
semiconductor structure
iii
region
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680064508.5A
Other languages
English (en)
Other versions
CN108352412B (zh
Inventor
约翰·克拉森·罗伯茨
凯文·J·林西克姆
艾伦·W·汉森
小詹姆斯·W·库克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mcmunn Technology Solutions Holdings Ltd
Original Assignee
Mcmunn Technology Solutions Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mcmunn Technology Solutions Holdings Ltd filed Critical Mcmunn Technology Solutions Holdings Ltd
Priority to CN202210020773.0A priority Critical patent/CN114420545A/zh
Publication of CN108352412A publication Critical patent/CN108352412A/zh
Application granted granted Critical
Publication of CN108352412B publication Critical patent/CN108352412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本文中总体上描述了III族氮化物材料，包括包含III族氮化物材料区域和含硅衬底的材料结构。某些实施例涉及氮化镓材料和包括氮化镓材料区域和含硅衬底的材料结构。

Description

III族氮化物材料半导体结构中的寄生沟道减轻
技术领域
总体上描述了包括氮化镓材料在内的III族氮化物材料，以及包括含硅衬底的相关联的材料结构。
背景技术
III族氮化物材料包括氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)以及它们的相应合金(例如，AlGaN、InGaN、AlInGaN和AlInN)。特别地，氮化镓材料包括氮化镓(GaN)及其合金，例如氮化铝镓(AlGaN)、氮化铟镓(InGaN)和氮化铝铟镓(AlInGaN)。这些材料是具有相对宽的直接带隙的半导体化合物，该带隙允许发生高能量的电子跃迁。这种电子跃迁可能使得氮化镓材料具有许多吸引人的特性，包括有效地发射蓝光的能力、以高频率传输信号的能力等等。
在许多应用中，III族氮化物材料通常在衬底上异质外延生长。然而，III族氮化物材料(例如，氮化镓材料)和许多衬底材料之间的性质差异可能提出挑战。例如，氮化镓材料(例如GaN)具有与许多衬底材料、特别是硅不同的热膨胀系数(即热膨胀率)和晶格常数。这些差异可能导致在硅上异质外延生长的氮化镓材料层中形成裂缝和/或其他类型的缺陷。在一些方法中，使用过渡层来减轻这些差异的影响，以便在硅上生长高质量的氮化镓材料。然而，这些差异等限制了包括形成在硅衬底上的氮化镓材料的结构和器件的性能和商业化。
正在研究高频(例如，RF和功率管理)器件应用中的III族氮化物材料(例如，氮化镓材料)。当能量通过不期望的机制(例如，寄生损耗和电容耦合)在高频器件中耗散时，器件的性能可能受损。这些所谓的寄生损耗会降低输出功率、开关速度、功率增益和效率。因此，通常希望限制高频(和其他类型的)RF和功率管理器件中的寄生损耗。
发明内容
本文中总体上描述了III族氮化物材料，其包括材料结构，该材料结构包括III族氮化物材料区域和含硅衬底。某些实施例涉及氮化镓材料和包括氮化镓材料区域和含硅衬底的材料结构。在一些情况下，本发明的主题涉及相关产品、对特定问题的替代解决方案和/或一个或更多个系统和/或物品的多个不同用途。
某些实施例涉及半导体结构。一些实施例涉及形成半导体结构的方法。
根据某些实施例，半导体结构包括：衬底，包含硅；以及位于所述衬底的表面区域之上的III族氮化物材料区域，其中，所述衬底的表面区域包括低电导率寄生沟道，或者所述衬底不包括寄生沟道，所述衬底的至少一个区域包含浓度为至少约1019/cm3的相对原子质量小于5的至少一种物质。
在一些实施例中，形成半导体结构的方法包括将相对原子质量小于5的物质注入到包含硅的衬底中以产生不包括寄生沟道或包括低电导率寄生沟道的表面区域，其中在所述注入步骤期间，所述物质中的至少一部分通过III族氮化物材料区域注入。
根据一些实施例，形成半导体结构的方法包括将相对原子质量小于5的物质注入包括III族氮化物材料区域和含硅的衬底的结构中，其中所述物质的至少一部分通过所述衬底注入而不通过所述III族氮化物材料区域注入，并且注入所述物质产生不包括寄生沟道或包括低电导率寄生沟道的表面区域。
在一些实施例中，半导体结构包括包含硅的衬底；以及位于所述衬底的表面区域之上的III族氮化物材料区域，其中所述衬底包括限定p型掺杂物浓度分布的至少一种p型掺杂物，并且所述衬底包括至少一种n型掺杂物，其限定与所述p型掺杂物浓度分布基本匹配的n型掺杂物浓度分布。
根据某些实施例，形成半导体结构的方法包括将反掺杂物(counter-dopant)注入到包括III族氮化物材料区域和包含硅的衬底的半导体结构中，使得所述反掺杂物的浓度分布与衬底内存在的第二掺杂物的浓度分布基本匹配。
根据一些实施例，半导体结构包括：衬底，包含硅和与外部物质偶联或能够与外部物质反应的至少一种活性物质；以及位于所述衬底的表面区域之上的III族氮化物材料区域，其中所述活性物质的浓度为至少约1019/cm3。
在某些实施例中，形成半导体结构的方法包括在包含硅的衬底的表面区域之上形成III族氮化物材料区域，使得在形成所述III族氮化物材料区域期间，所述衬底内的物质与接触所述衬底的外部物质的至少一部分反应。
根据一些实施例，半导体结构包括衬底，其包含硅并且包括电阻率大于102Ohm-cm的至少一层；位于所述衬底之上的低温AlN区域；位于所述衬底之上的高温AlN区域；以及位于所述低温AlN区域之上和所述高温AlN区域之上的III族氮化物材料区域。
在某些实施例中，形成半导体结构的方法包括在包含硅并且包括电阻率大于102Ohm-cm的至少一层的衬底之上形成第一AlN区域，其中形成所述第一AlN区域的环境的温度为约700℃至约950℃；在所述衬底之上形成第二AlN区域，其中形成所述第二AlN区域的环境的温度为约950℃至约1150℃；以及在所述第一AlN区域之上和所述第二AlN区域之上形成III族氮化物材料区域。
根据一些实施例，半导体结构包括衬底，其包含硅并且包括电阻率大于102Ohm-cm的至少一层；位于所述衬底的表面之上的扩散势垒区域，其包含稀土氧化物和/或稀土氮化物；以及位于包含稀土氧化物和/或稀土氮化物的扩散势垒区域之上的III族氮化物材料区域。
根据某些实施例，形成半导体结构的方法包括在包含硅的衬底之上形成包含稀土氧化物和/或稀土氮化物的扩散势垒区域，所述衬底包括电阻率大于102Ohm-cm的至少一层；以及在包含稀土氧化物和/或稀土氮化物的扩散势垒区域之上形成III族氮化物材料区域。
在某些实施例中，半导体结构包括衬底，其包含硅并且包括电阻率大于102Ohm-cm的至少一层；位于所述衬底的表面之上的包含碳化硅的扩散势垒区域；以及位于包含碳化硅的所述扩散势垒区域之上的III族氮化物材料区域。
在一些实施例中，形成半导体结构的方法包括在包含硅的衬底之上形成包含碳化硅的扩散势垒区域，所述衬底包括电阻率大于102Ohm-cm的至少一层；以及在所述包含碳化硅的扩散势垒区域之上形成III族氮化物材料区域。
根据一些实施例，半导体结构包括：衬底，包含硅并且包括电阻率大于102Ohm-cm的至少一层；位于所述衬底的表面之上的包含元素二硼化物的扩散势垒区域；以及位于所述扩散势垒区域之上的III族氮化物材料区域。
在某些实施例中，形成半导体结构的方法包括在包含硅的衬底之上形成包含元素二硼化物的扩散势垒区域，所述衬底包括电阻率大于102Ohm-cm的至少一层；以及，在扩散势垒区域之上形成III族氮化物材料区域。
根据某些实施例，半导体结构包括包含硅的衬底；III族氮化物材料区域，位于所述衬底的表面区域之上；以及注入物质，以在所述衬底的至少一个横向维度上空间限定的图案布置在所述衬底的表面区域内，其中所述注入物质以至少约1019/cm3的浓度存在于所述衬底的表面区域的至少一部分内。
根据某些实施例，形成半导体结构的方法包括将物质注入到包含硅的衬底的表面区域中，使得注入物质形成在所述衬底的至少一个横向维度上空间限定的图案，其中在注入步骤期间，通过III族氮化物材料区域注入所述物质的至少一部分，以及在注入步骤之后，注入物质以至少约1019/cm3的浓度存在于所述衬底的表面区域的至少一部分内。
根据一些实施例，半导体结构包括：衬底，包含硅；III族氮化物材料区域，位于所述衬底的表面区域之上；第一注入物质，以在所述衬底的至少一个横向维度上空间限定的第一图案布置在所述衬底的表面区域内；以及第二注入物质，以在所述衬底的至少一个横向维度上空间限定的第二图案布置在所述III族氮化物材料区域内。
根据一些实施例，形成半导体结构的方法包括将第一物质和第二物质注入到半导体结构中，所述半导体结构包括包含硅的衬底和位于所述衬底之上的III族氮化物材料区域，其中，将第一物质注入到衬底的表面区域中，使得所述第一物质形成在所述衬底的至少一个横向维度上空间限定的图案；以及将第二物质注入到所述III族氮化物材料区域中，使得第二物质形成在所述III族氮化物材料区域的至少一个横向维度上空间限定的图案。
当结合附图考虑时，根据下文中对本发明的各种非限制性实施例的详细描述，本发明的其他优点和新颖特征将变得显而易见。在本说明书和通过援引加入的文献包括矛盾和/或不一致的公开内容的情况下，应该参照本说明书。
附图说明
将参照附图以示例的方式描述本发明的非限制性实施例，附图是示意性的并且不旨在按比例绘制。在附图中，示出的每个相同或几乎相同的部件通常由单个数字表示。为清楚起见，在本领域技术人员理解本发明而不必示出的情况下，没有在每个附图中标注每个部件，并且也没有示出本发明的每个实施例的每个部件。在附图中：
图1A是根据某些实施例的半导体结构的截面示意图；
图1B是根据某些实施例的包括可选的扩散势垒区域的半导体结构的截面示意图；
图1C是根据一些实施例的多层扩散势垒区域的截面示意图；
图1D是根据一些实施例的多层III族氮化物材料区域的截面示意图；
图1E是根据某些实施例的多层III族氮化物材料器件区域的截面示意图；
图2A是根据一些实施例的包括晶体管的半导体结构的截面示意图；
图2B是根据某些实施例的包括可选的扩散势垒区域和晶体管的半导体结构的截面示意图；
图2C是根据某些实施例的包括晶体管的半导体结构的俯视示意图；
图2D是图2C中示出的半导体结构的侧视截面示意图；
图2E是图2C中示出的半导体结构的一部分的侧视截面示意图；
图3A是根据一些实施例的示出物质向半导体结构中传输的截面示意图；
图3B是根据某些实施例的示出物质向在III族氮化物材料区域内包括多个层的半导体结构传输的截面示意图；
图3C是根据某些实施例的包括晶体管的半导体结构的俯视示意图，包括注入掩模；
图3D是图3C中示出的半导体结构的侧视截面示意图；
图3E是图3C中示出的半导体结构的一部分的侧视截面示意图；
图3F是根据某些实施例的包括晶体管的半导体结构的俯视示意图，包括注入掩模；
图3G是图3F中示出的半导体结构的侧视截面示意图；
图3H是图3F中示出的半导体结构的一部分的侧视截面示意图；
图3I是根据某些实施例的包括多个晶体管的半导体结构的俯视示意图；
图3J是图3I所示的半导体结构的侧视截面图；
图3K是根据某些实施例的注入掩模的示意图；
图3L是根据某些实施例的注入掩模的示意图；
图3M是根据某些实施例的注入掩模的示意图；
图4A是根据一些实施例的示出物质向半导体结构的衬底的背面中传输的截面示意图；
图4B是示出根据某些实施例的物质向半导体结构的衬底的背面以及向在III族氮化物材料区域内包括多个层的半导体结构传输的截面示意图；
图5是根据某些实施例的随进入衬底的深度变化的自由载流子浓度的示例性曲线图；
图6是随进入衬底的深度变化的自由载流子浓度的曲线图，包括其中质子(H+)被注入到衬底中的示例和其中质子(H+)未被注入到衬底中的示例；以及
图7是随进入衬底的深度变化的自由载流子浓度的曲线图，包括其中氧(O+)被注入到衬底中的示例和其中氧(O+)未被注入到衬底中的示例。
具体实施方式
本文总体上描述了III族氮化物材料，包括包含III族氮化物材料区域和含硅衬底的材料结构。某些实施例涉及氮化镓材料以及包括氮化镓材料区域和含硅衬底的材料结构。
一些实施例涉及减轻半导体结构内存在的寄生沟道(有时也称为寄生电导沟道)的影响和/或抑制或防止在半导体结构内形成寄生沟道。当在包含硅的衬底上，特别是在包含高电阻率(例如，具有大于或等于约102Ohm-cm的电阻率)的硅的衬底上生长III族氮化物材料(例如氮化镓材料)时，可能出现寄生沟道。据信，寄生沟道是通过在衬底上生长层/区域(例如，III族氮化物材料区域)之前或期间无意引入到衬底中的掺杂物的扩散形成的。如下面进一步描述的，掺杂物可以包括来自参与形成III族氮化物材料区域的反应的活性物质的元素(例如，III族元素和/或氮)。例如，掺杂物可以是镓和/或铝；尽管如此，应该理解，其他掺杂物也可能有助于形成寄生沟道。一旦扩散到衬底中，掺杂物可以产生自由载流子(即电子或空穴)，其实际上在衬底表面处或附近形成导电沟道。
寄生沟道通常形成在表面区域中(例如，在其之上生长III族氮化物材料的衬底的表面处或附近，在此也称为衬底的“上”表面)。衬底的“表面区域”可以包括衬底的外表面和外表面之下且靠近外表面的衬底的一部分。在一些实施例中，衬底的表面区域延伸至约5微米的深度、约2微米的深度、约1微米的深度、约500nm的深度、或约200nm的深度或更少。“上表面区域”是与衬底的上表面相关联的表面区域。在本文中涉及到衬底的表面区域的任何情况下，该表面区域可以与衬底的上表面区域相对应。根据某些实施例，衬底的表面区域是硅层的全部或部分。
根据某些实施例，可以对包括寄生沟道(例如，高电导率寄生沟道)的半导体结构进行处理，使得降低或消除已有的寄生沟道的不利影响。例如，可以通过降低寄生沟道中的自由载流子浓度来降低或消除已有的寄生沟道的不利影响。在一些这样的实施例中，与通过寄生沟道的非期望电导相关联的寄生损耗和/或电容耦合被降低或最小化。在一些实施例中，可以将一种或多种物质注入到半导体结构中，使得半导体结构内的高电导率寄生沟道的电子电导率降低(例如，使得它变成低电导率寄生沟道或使得寄生沟道被消除)。例如，可以通过注入破坏高电导率寄生沟道的结构的物质(例如，小原子物质)来实现高电导率寄生沟道的电导率的降低。例如，注入物质可以破坏衬底和/或高电导率寄生沟道的晶格结构。对衬底和/或高电导率寄生沟道的晶格结构的破坏可能降低掺杂物对电导作出贡献的能力(例如通过降低掺杂物的迁移率)。例如，还可以通过以下来实现寄生沟道的电导率的降低：通过将一种或多种反掺杂物注入到半导体结构中以使得高电导率寄生沟道内的反掺杂物的浓度分布与掺杂物的浓度分布基本上匹配。以这种方式，原始掺对物对高电导率寄生沟道的电子电导率的贡献可以至少部分地被反掺杂物消除。
一些实施例涉及可以用于抑制或防止增加衬底电导率的材料的扩散(这可能导致形成高电导率寄生沟道)的方法(和相关结构)。例如，在一些实施例中，能够与半导体结构外的物质反应的一种或多种物质位于半导体结构的衬底内，并且III族氮化物材料区域形成在衬底之上。在形成III族氮化物材料区域期间，衬底内的活性物质可以与扩散的III族元素、氮或源自半导体结构外部的其他物质反应，根据某些实施例，这可以抑制或防止形成高电导率寄生沟道。还可以例如通过使用位于III族氮化物材料区域与衬底之间的一个或更多个层来抑制或防止材料的扩散。位于III族氮化物材料区域和衬底之间的一个或更多个层在一些实施例中可以用作扩散势垒层。根据某些实施例，考虑谨慎选择合适的扩散势垒材料，以允许异质外延形成高质量氮化镓材料和/或氮化镓材料微电子和/或光电子器件层。
如下面进一步描述的，减轻寄生沟道的影响可能是期望的，因为寄生沟道可能特别显著地导致半导体结构(包括在高电阻性衬底(例如，高电阻性硅衬底)上形成的半导体结构)中的寄生损耗。寄生沟道可能在结构内提供不期望能量吸收机制。当使用处理方法来减轻半导体结构中存在的寄生沟道的影响和/或抑制或防止这种寄生沟道的形成时，所得到的半导体结构中的寄生损耗可以被显著降低，这可以导致性能的改善。作为一个非限制性示例，由本文所述的某些结构形成的某些器件(例如，高电子迁移率晶体管(HEMT)和RF器件)可以(即使在较高的工作频率下)具有更高的输出功率、功率增益和/或效率以及其它优点。在又一个非限制性示例中，某些功率开关器件可以表现出更低的Rds(导通)移位和/或退化。
某些实施例涉及本发明的半导体结构。某些本发明的半导体结构可以包括衬底(例如，包含硅的衬底)和位于衬底的表面区域之上的III族氮化物材料区域。图1A是根据某些实施例的半导体结构100A的截面示意图。半导体结构100A包括衬底110和位于衬底110的表面135之上(并且因此位于衬底110的表面区域130之上)的III族氮化物材料区域120。根据某些实施例，衬底110的表面135可以是硅表面。例如，在一些实施例中，表面135可以对应于体(bulk)硅晶片的表面。在某些实施例中，上表面(例如，图中的表面135)可以对应于复合衬底(例如，包括硅层和一个或更多个额外的下层)的硅表面。例如，在一些实施例中，表面135可以对应于绝缘体上硅衬底的硅部分的表面，表面135可以对应于蓝宝石上硅衬底的表面，或者表面135可以对应于注氧隔离(SIMOX)衬底的硅表面。
根据某些实施例，本文描述的半导体结构的衬底包括硅(即，包含任何形式的元素硅的衬底)。可以在各种实施例中使用的包含硅的衬底的示例包括但不限于碳化硅衬底、体硅晶片和绝缘体上硅衬底。在一些实施例中，衬底包括硅衬底。如本文所使用的，硅衬底是指包括硅表面的任何衬底。合适的硅衬底的示例包括完全由硅组成的衬底(例如，体硅晶片)、绝缘体上硅(SOI)衬底、蓝宝石上硅衬底(SOS)和注氧隔离(SIMOX)衬底等。合适的硅衬底还包括具有与另一种材料(例如金刚石或其他晶体形式的碳、氮化铝(AlN)、碳化硅(SiC)、或其他晶体或多晶材料)结合的硅晶片的复合衬底。可以使用具有不同晶体取向的硅衬底，尽管在某些实施例，只是不一定在全部实施例中，单晶硅衬底可能是优选的。在一些实施例中，使用硅(111)衬底。在某些实施例中，使用硅(100)或(110)衬底。
如本文所使用的，碳化硅衬底是指包括碳化硅表面的任何衬底。合适的碳化硅衬底的示例包括完全由碳化硅组成的衬底(例如，体碳化硅晶片)、碳化硅复合晶片(例如，包含碳化硅层和非碳化硅材料的第二层的晶片)等。
在某些实施例中，衬底可以具有嵌入衬底中或形成在衬底的正面或背面上的各种器件层、同质结、异质结或电路层。这种衬底可以是半规格标准厚度或更厚，或者在一些实施方式中可以比半规格标准更薄。在一些情况下，例如，Si衬底可以具有小于一百毫米(100mm)的直径，而在其他实施方式中，衬底可以具有从约100mm至约150mm的直径。在某些实施例中，衬底直径可以是约150mm至约200mm或更大。在其他实施例中，衬底可以包括纹理表面或者可以具有非平面表面。衬底还可以具有各种合适厚度中的任何一种。例如，在一些实施例中，衬底的厚度大于或等于约250微米、大于或等于约500微米、大于或等于约625微米、大于或等于约675、大于或等于约1mm或更厚(例如，厚度高达约2mm、高达约3mm、高达约5mm、高达约10mm或更厚)。在一些实施例中，衬底的厚度小于约10mm、小于约5mm、小于约3mm、小于约2mm、小于约1mm、小于约500微米、小于约200微米、小于约150微米、小于约100微米、小于约50微米或更小。根据某些实施例，基于最终器件和异质外延规范(例如，晶片翘曲和弯曲)来选择衬底的厚度，例如可以根据成功的高产出半导体制造的需要来选择。
在一些实施例中，衬底至少包括具有高电阻率的层。例如，在使用硅衬底的某些实施例中，硅衬底是高电阻的(或者，对于包括形成在其他材料上的硅部分的衬底，至少该衬底的硅部分是高电阻的)。根据某些实施例，衬底至少包括电阻率大于或等于约102Ohm-cm(或大于或等于约104Ohm-cm，或大于或等于约105Ohm-cm)的层。例如，在使用硅衬底的某些实施例中，硅衬底(或衬底的硅部分)的电阻率可以大于或等于约102Ohm-cm(或者大于或等于约104Ohm-cm，或者大于或等于约105Ohm-cm)。在某些实施例中，衬底的表面区域的电阻率可以大于或等于约102Ohm-cm(或者大于或等于约104Ohm-cm，或者大于或等于约105Ohm-cm)。包含硅的高电阻率衬底(例如，硅衬底或包含硅的其他衬底)在用于形成高频下工作的器件(例如RF器件)中的一些(但不一定是全部)结构中可能是特别有用的。根据某些实施例，高电阻率可以降低本来可能出现并牺牲性能的所谓衬底损耗。这些衬底损耗可能使包含具有较低电阻率的硅的衬底不适用于高频器件。
已经观察到，与包括具有更常规电阻率(例如0.01～0.1Ohm-cm)的衬底的结构相比，寄生沟道通常在包括含硅的高电阻率衬底的结构中具有显着更大的影响。因为具有更常规电阻率的包含硅的衬底通常具有1018/cm3量级的本体自由载流子浓度，所以上述掺杂物扩散现象可能基本上或甚至完全不改变衬底表面处的自由载流子浓度。因此，这种衬底中可能不会产生寄生沟道。相反，掺杂物扩散现象可以对具有高电阻率的衬底中的表面区域处的自由载流子浓度产生显著影响，所述衬底通常具有1014/cm3或更低量级的本体自由载流子浓度。出于这些原因，降低包括含硅的高电阻率衬底的结构中的寄生沟道的影响通常是更关键的。
如本文所用，术语“III族氮化物材料”是指任何III族元素氮化物化合物。III族氮化物材料的非限制性示例包括氮化硼(BN)、氮化铝(AlN)、氮化镓(GaN)、氮化铟(InN)和氮化铊(TIN)，以及包括III族元素和V族元素(例如AlxGa(1-x)N、AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxIn(1-x)N，GaAsaPb N(1-a-b)、AlxInyGa(1-x-y)AsaPbN(1-a-b)等)的任何合金。通常，当存在时，砷和/或磷处于低浓度(例如小于5重量百分比)。III族氮化物材料可以被掺杂为n型或p型，或者可以是本征的。III族氮化物材料可具有任何极性，包括但不限于Ga极性、N极性、半极性或非极性晶体取向。III族氮化物材料还可以包括纤锌矿、闪锌矿或者混合多晶型，并且可以包括单晶、多晶或非结晶结构。
在一些实施例中，如下面进一步描述的，III族氮化物材料区域包括氮化镓材料。如本文所用，短语“氮化镓材料”是指氮化镓(GaN)及其合金中的任一种，例如氮化铝镓(AlxGa(1-x)N)、氮化铟镓(InyGa(1-y)N)、氮化铝铟镓(AlxInyGa(1-x-y)N)、氮化镓砷磷(GaAsaPbN(1-a-b))、氮化铝铟镓砷磷(AlxInyGa(1-x-y)AsaPbN(1-a-b))等。一般地，当存在时，砷和/或磷处于低浓度(即小于5重量百分比)。在某些实施例中，氮化镓材料具有高浓度的镓并且包含少量或不包含铝和/或铟。在高镓浓度实施例中，(x+y)之和可以小于0.4、小于0.2、小于0.1或甚至更小。在一些情况下，氮化镓材料层优选具有GaN的组分(即，x+y＝0)。氮化镓材料可以被掺杂成n型或p型，或者可以是本征的。
当结构(例如，层和/或器件)被称为在另一个结构(例如，层或衬底)“上”、“之上”或“上层”时，它可以直接在该结构上，或者可以存在中间结构(例如，层、空隙)。“直接在”另一结构“上”或与另一个结构“直接接触”的结构表示不存在中间结构。还应该理解的是，当结构被称为在另一个结构“上”或“之上”时，其可以覆盖整个结构或结构的一部分。
在某些实施例中，衬底和III族氮化物材料区域可以直接接触，如图1A所示。在一些这样的实施例中，衬底的硅部分和III族氮化物材料区域直接接触。本发明的半导体结构不限于衬底和III族氮化物材料区域直接接触的布置，并且在一些实施例中，可以在衬底和III族氮化物材料区域之间设置一个或更多个区域。例如，在一些实施例中，扩散势垒区域位于衬底和III族氮化物材料区域之间。图1B是根据某些实施例的半导体结构100B的截面示意图。在图1B中，半导体结构100B包括位于衬底110和III族氮化物材料区域120之间的可选的扩散势垒区域140。
在存在扩散势垒区域的一些实施例中，扩散势垒区域与衬底(例如，衬底的硅表面)直接接触。例如，在图1B所示的示例性实施例中，扩散势垒区域140与衬底110直接接触。在其他实施例中，一个或更多个层可以位于扩散势垒区域和衬底之间(例如，在扩散势垒区域和衬底的硅表面之间)。
在某些实施例中，扩散势垒区域域与III族氮化物材料区域直接接触。例如，在图1B所示的说明性实施例中，扩散势垒区域140与III族氮化物材料区域120直接接触。在其他实施例中，一个或更多个层可以位于扩散势垒区域和III族氮化物材料区域之间。
在一些实施例中，扩散势垒区域可以在将反应形成III族氮化物材料区域的活性物质(例如，Al、Ga等物质)引入反应室之前形成。在一些这样的实施例中，除了其他功能，扩散势垒区域还限制或防止掺杂物在衬底表面上积聚。因为积聚在衬底表面上的掺杂物浓度降低，所以到衬底中的掺杂物扩散也降低，这可能产生(例如，在衬底的表面区域内)具有较低电导率的寄生电导沟道。然而，应该理解的是，在一些情况下，一些掺杂物扩散可能发生穿过扩散势垒区域并且进入衬底。
如下面更详细描述的，扩散势垒区域可以由多种材料形成。在一些实施例中，扩散势垒区域具有非结晶(即非晶)晶体结构。在一些实施例中，扩散势垒区域可以具有单晶或多晶结构。
在一些实施例中，扩散势垒区域可以非常薄。例如，根据某些实施例，扩散势垒区域的厚度小于约500nm、小于约200nm、小于约100nm、小于约50nm、小于约20nm、或小于约10nm(和/或，在一些实施例中，薄至5nm、薄至1nm或更薄)。也可以使用更厚的扩散势垒区域。例如，在一些实施例中，扩散势垒区域的厚度小于约5微米、小于约4微米、小于约3微米、小于约2微米或小于约1微米。在一些实施例中，扩散势垒区域的厚度为至少约10nm或至少约100nm。
在一些但不一定是全部的实施例中，当扩散势垒区域是非结晶结构时，采用非常薄的扩散势垒区域可能是有益的。不希望被任何特定理论所束缚，直接形成在衬底上的非常薄的层可以吸收与衬底和上面的层/区域(例如，III族氮化物材料区域)之间的晶格和热膨胀差异相关的应变。这种应变吸收可以降低失配位错(和其他类型的缺陷)的产生并且限制/防止在上面的层/区域中产生裂缝。在某些实施例，但不一定是全部实施例中，如果扩散势垒层由不良热导体制成，则使用薄扩散势垒层可能是有益的。在一些这样的情况下，使用薄扩散势垒层可以最小化对最终基于III族氮化物材料的器件的热传导的不利影响。
在图1B示出的实施例中，扩散势垒区域140基本上覆盖衬底110的整个上表面135。在某些实施例，但不一定是全部实施例中，这种布置可能是优选的，例如对于使上层区域中的位错的产生和掺杂物扩散最小化。在其他实施例中，扩散势垒区域不完全覆盖衬底的上表面。在一些实施例中，该层可以覆盖衬底的大部分上表面(例如，大于上表面积的大约50％或大于大约75％)。
应该理解，术语“区域”可以指代一个层或者可以指代多个层。作为一个非限制性示例，扩散势垒区域可以由单层构成，或者其可以包括多个层。图1C是包括多个层140A和140B的扩散势垒区域140的截面示意图。在一组实施例中，层140A和140B对应于高温AlN层和低温AlN层，如下面更详细描述的。在图1C中示出的多层扩散势垒区域140可以与本文描述的任何实施例结合使用。或者，如上所述，本文描述的扩散势垒区域可以是单层结构。
类似地，III族氮化物材料区域可以由单层构成，或者其可以包括多个层。在一些情况下，III族氮化物材料区域还可以包括非III族氮化物材料层或特征。图1D是包括多个层的III族氮化物材料区域120的截面示意图。在图1D中示出的多层III族氮化物材料区域120可以与本文描述的任何实施例结合使用。或者，如上所述，本文描述的III族氮化物材料区域可以是单层结构。
在某些实施例中，III族氮化物材料区域包括可选的III族氮化物材料成核层。例如，参照图1D的示例性实施例，III族氮化物材料区域120包括III族氮化物材料成核层155。应当理解，成核层155是可选的，并且在其他实施例中，III族氮化物材料区域120不包括成核层155。
根据某些实施例，成核层可以制备衬底的表面，以用于在衬底之上生长III族氮化物材料。在某些情况下，III族氮化物材料(例如，氮化镓材料和/或其它III族氮化物材料)可能难以直接在衬底(和/或衬底表面之上的另一个区域)上异质外延生长，例如，因为希望生长的III族氮化物材料可能具有与衬底或其他下面的区域显著不同的晶格结构和/或晶格常数。根据某些实施例，成核层形成合适的模板以从衬底(或其他下层)的晶格转变成更适合于III族氮化物生长的模板。在某些实施例中，成核层可以适应III族氮化物材料区域(例如，与成核层直接接触的III族氮化物材料区域部分)中的上层的晶格常数与成核层之下的区域(例如，衬底和/或另一个下面的区域，在一些情况下，其可以与成核层直接接触)的晶格常数的差异。在一些实施例中，成核层可以适应III族氮化物材料区域(例如，与成核层直接接触的III族氮化物材料区域部分)中的上层的热膨胀系数与成核层之下的区域(例如，衬底和/或另一个下面的区域，其在某些情况下可以与成核层直接接触)的热膨胀系数的差异。根据某些实施例，成核层可以适应III族氮化物材料区域中的上层和成核层之下的区域的晶格常数差异和热膨胀系数差异。
根据某些实施例，成核层包含氮化铝材料。如本文所使用的，短语“氮化铝材料”是指氮化铝(AlN)及其任何合金，例如氮化铝镓(Al(1-x)GaxN)、氮化铝铟(Al(1-x)In(x)N)、氮化铝铟镓(Al(1-x-y)In(x)Ga(y)N)、氮化铝铟镓砷磷化物(Al(1-x-y)InxGayAsaPbN(1-a-b))等。在某些实施例中，氮化铝材料具有高浓度的铝并且包含少量或不包括镓和/或铟。在高铝浓度的实施例中，(x+y)之和可以小于0.4、小于0.2、小于0.1或甚至更小。在一些情况下，氮化铝材料优选具有AlN的组分(即，x+y＝0)。氮化铝材料可以被掺杂成n型或p型，或者可以是本征的。在某些实施例中，在III族氮化物材料形成在衬底上而没有在III族氮化物材料和衬底之间使用扩散势垒区域的某些情况下，使用氮化铝材料作为成核层可能是优选的。在某些实施例中，如果采用包括更适合或更利于III族氮化物材料区域的生长的晶格类型和/或晶格常数的、在衬底和III族氮化物材料区域之间的扩散势垒区域，则可能优选放弃使用成核层。这种扩散势垒区域的非限制性示例包括但不限于氮化铝扩散势垒区域、稀土氧化物和/或稀土氮化物扩散势垒区域、碳化硅扩散势垒区域和元素二硼化物扩散势垒区域，其示例将在下面更详细地描述。
根据某些实施例，成核层可以包含一个或更多个层。当存在多个成核层时，成核层可以由相同材料或不同材料制成。此外，在存在多个成核层的某些实施例中，可以使用不同的半导体生长条件来形成成核层。例如，在一些实施例中，成核层可以包括在不同的生长温度下(例如，一个在相对低的温度下而另一个在较高的温度下)形成的两个或更多个氮化铝材料层。在一些实施例中，其他生长条件(例如，压力、反应物流率等)可以从一个成核层的生长到另一个成核层的生长而变化。
可以形成III族氮化物材料成核层的合适材料包括但不限于氮化铝材料(例如，氮化铝、氮化铝合金)和氮化镓材料。III族氮化物材料成核层通常具有恒定的组分。
在一些实施例中，成核层包括第一氮化铝基层和第二氮化铝基层。氮化铝基成核层可以包括氮化铝以及其他可选元素，例如硅和/或氧。例如，在一些实施例中，氮化铝基成核层可以是包含铝和氮(并且可选地包括硅和/或氧)的薄的(例如，从约10埃到约20埃或更薄的)非结晶或非晶(无序)材料。在一些实施例中，如下面进一步讨论的，非结晶氮化铝基层还可以充当扩散势垒区域。在其他实施例中，可以将一个或更多个单独的扩散势垒层与氮化铝基层结合使用。
在某些实施例中，III族氮化物材料成核层具有单晶结构。在一些但不一定是全部实施例中，III族氮化物材料成核层具有单晶结构可能是有利的，因为这样的结构可能有利于在III族氮化物材料成核层之上形成一个或更多个单晶层(例如，氮化镓材料层)。
还应该理解的是，III族氮化物材料成核层可以不具有单晶结构并且可以是非结晶的或多晶的，但是在一些这样的实施例中可能无法实现与单晶成核层相关联的某些优点。
III族氮化物材料成核层可以具有任何合适的厚度。例如，III族氮化物材料成核层可具有约10纳米至约5微米的厚度，但其他厚度也是可能的。在其中使用一个以上成核层的某些实施例中，成核层的组合厚度可以为约10纳米到约5微米，但是其他厚度也是可能的。
在某些实施例中，III族氮化物材料区域包括可选的III族氮化物材料过渡层。例如，参照图1D的示例性实施例，III族氮化物材料区域120包括III族氮化物材料过渡层170。应该理解，过渡层170是可选的，并且在其他实施例中，III族氮化物材料区域120不包括过渡层170。
在图1D中，过渡层170直接形成在成核层155上。在其他实施例中，一种或更多种材料可以位于过渡层170和成核层155之间。
在一些实施例中，III族氮化物材料过渡层包含组分渐变(compositionallygraded)III族氮化物材料。例如在2003年11月18日授权的名称为“Gallium NitrideMaterials and Methods”的美国专利第6,649,287号中描述了这种材料的示例，出于所有目的，通过引用将其全部内容并入本文。组分渐变过渡层具有在该层的至少一部分上变化的组分(例如，在该层的至少一部分厚度上)。例如，根据其中过渡层包括III族氮化物材料层的某些实施例，III族氮化物材料的元素(例如，Ga、Al、In)中的至少一种元素的浓度在过渡层的至少一部分厚度上变化。根据某些实施例，组分渐变过渡层在例如通过降低由氮化镓材料与衬底(例如硅)间的热膨胀率差异导致的热应力来降低过渡层上形成的氮化镓材料区域中的裂缝形成是特别有效的。组分渐变过渡层还可能有助于降低III族氮化物材料层/区域(例如，氮化镓材料层)中螺旋位错的产生。在一些情况下，组分渐变过渡层还可能有助于降低混合和边缘位错密度。
组分渐变III族氮化物材料层的组分可以例如不连续地(例如步进地)或连续地渐变(grade)。组分渐变层的组分可以在层的整个厚度上或仅在层的一部分厚度上渐变。
根据一组实施例，过渡层是组分渐变的并且由诸如AlxInyGa(1-x-y)N、AlxGa(1-x)N和InyGa(1-y)N等的氮化镓合金形成。在一些这样的实施例中，合金的元素(例如，Ga、Al、In)中的至少一种的浓度在过渡层的至少一部分厚度上是变化的。在其中过渡层具有AlxInyGa(1-y)N组分的某些实施例中，x和/或y可以变化。在其中过渡层具有AlxGa(1-x)N组分的某些实施例中，x可以变化。在其中过渡层具有InyGa(1-y)N组分的某些实施例中，y可以变化。
在某些实施例中，期望过渡层在后表面处具有低的镓浓度，其在前表面处渐变至高的镓浓度。已经发现，这样的过渡层可以特别有效地缓解上面氮化镓材料层内的内部应力。例如，过渡层可以具有AlxGa(1-x)N的组分，其中x从过渡层的后表面到前表面减小(例如，x从过渡层后表面处的值1减小到过渡层前表面处的值0)。
在一些实施例中，半导体结构包括氮化铝成核层和组分渐变过渡层。在一些实施例中，组分渐变过渡层具有AlxGa(1-x)N的组分，其中x从过渡层后表面处的值1连续地渐变成过渡层前表面处的值0。一个不连续的渐变可以包括在朝向氮化镓材料层的方向上进行AlN、Al0.6Ga0.4N和Al0.3Ga0.7N的分步(分步渐变(step grade))。在不连续渐变的III族氮化物材料过渡层的另一个示例中，可以在构成分步渐变的分步层中的一个或更多个之间插入周期层和/或中间层。例如，周期层和/或中间层可以是在与用于形成分步渐变层的温度相同或不同(例如，更低)的温度下形成的氮化铝材料(例如，AlN或AlGaN)层。周期层或中间层的另一个示例包括氮化硅和/或氮化铝硅层，其可以充当掩膜层以固定可以从一层延伸到下一层的垂直螺纹和螺旋位错。
应该理解的是，在其他情况下，过渡层可以具有恒定的组分并且可以不是组分渐变的。在一些情况下(例如，在衬底不是硅衬底的某些情况下和/或在扩散势垒层位于衬底和III族氮化物材料区域之间的某些情况下)，过渡层可以具有恒定的组分。合适的组分包括但不限于氮化铝基材料(例如氮化铝、氮化铝合金)和氮化镓材料。在这些恒定组分的实施例中，过渡层可以与上述的成核层相似。在利用扩散势垒层的某些实施例中，III族氮化物过渡层的恒定组分可以具有接近扩散势垒层的晶格常数的晶格常数。
根据某些实施例，过渡层可以至少部分地由一个或更多个超晶格(包括应变层超晶格(SLS)或多量子阱(MQW))和/或组分渐变的超晶格或组分渐变的MQW构成。
在某些实施例中，III族氮化物材料区域包括可选的III族氮化物材料缓冲层。例如，参照图1D的示例性实施例，III族氮化物材料区域120包括III族氮化物材料缓冲层180。应该理解，缓冲层180是可选的，并且在其他实施例中，III族氮化物材料区域120不包括缓冲层180。
根据某些实施例，缓冲层可以提供用于在缓冲层之上生长外延III族氮化物材料的表面。
根据某些实施例，缓冲层包括氮化铝镓材料。在一些这样的实施例中，缓冲层包含AlxGa(1-x)N。在缓冲层包含AlxGa(1-x)N的某些实施例中，x可以小于约0.2、小于约0.1、小于约0.05、或小于约0.01。在一些实施例中，缓冲层包含GaN。
例如，可以使用许多已知的生长技术中的任何一种来在过渡层之上形成缓冲层。例如，根据某些实施例，缓冲层可以使用分子束外延(MBE)或金属有机气相外延(MOVPE)在过渡层之上形成。在某些实施例中(包括其中期望的外延材料结构将用于制造诸如场效应晶体管(FET)和/或高电子迁移率晶体管(HEMT)之类的晶体管的某些实施例中)，可能期望在缓冲层之上形成沟道层。通常，在一些这样的实施例中，会期望缓冲层的带隙大于或等于沟道层的带隙。例如，在使用后势垒层的某些晶体管设计中，沟道层可以包括氮化镓，而缓冲层可以包括氮化铝镓。在一些这样的情况下，缓冲层可以包括基本上均匀组分AlGaN，其具有大于沟道层但小于下方过渡层合金组分的带隙。在其他示例中，缓冲层本身可以是组分渐变层，其具有在过渡层附近形成的较大的铝组分，以及在沟道层附近形成的较小的铝浓度。
在一些实施例中，沟道层和缓冲层的组成可以基本相同。虽然GaN材料的固有材料性质理论上可以允许形成高性能器件，但是GaN氮化物材料的常规生长环境通常包括杂质源。例如，由金属有机前体产生的碳杂质在一些情况下可能被引入到使用MOCVD(更一般地，也称为有机金属气相外延(OMVPE))生长的GaN材料中。这些杂质在GaN生长环境中的存在会导致在关键器件层(例如，沟道层)中或其附近的无意的掺杂。在某些实施例(例如，包括需要增强隔绝(standoff)电压的某些实施例)中，可能期望将杂质加入到缓冲层中。例如，将诸如碳(C)和铁(Fe)等杂质添加到氮化镓基晶体管的缓冲层中可以增加垂直和横向击穿电压能力和/或降低器件的泄漏水平。然而，在沟道层的附近内添加某些杂质可能导致分散的器件性能(例如，表现为高水平的漏极和栅极滞后)。由此，在某些实施例中，形成缓冲层使得在缓冲层的整个厚度上具有大体上低的杂质浓度可能是有益的。在某些其他实施例中，在缓冲层内可能存在渐变(连续或不连续)的杂质水平，在过渡层附近具有较高的杂质浓度，而在更靠近沟道层处形成较低的杂质浓度。在某些其他实施例中，过渡层还可以包括一种或更多种杂质。在一些这样的实施例中，过渡层中的杂质浓度可以高于缓冲层内和/或沟道层内的杂质浓度。
根据某些实施例，III族氮化物材料区域包括可选的III族氮化物材料器件区域。例如，参照图1D的示例性实施例，III族氮化物材料区域120包括III族氮化物材料器件区域190。应该理解，器件区域190是可选的，并且在其他实施例中，III族氮化物材料区域120不包括器件区域190。
在一些实施例中，III族氮化物材料区域包括至少一个氮化镓材料层。例如，在某些实施例中，III族氮化物材料器件区域包括至少一个氮化镓材料层。参照图1D，例如，在一些实施例中，III族氮化物材料器件区域190可以包括至少一个氮化镓材料层。如下面进一步描述的，该结构通常包括部分地形成器件的有源区的一个以上的氮化镓材料层。
如上所述，在一些实施例中，器件区域包括一个或更多个III族氮化物材料层。图1E是根据某些实施例的III族氮化物材料器件区域190的截面示意图。在一些实施例中，III族氮化物材料器件区域包括可选的后势垒层。根据某些实施例，当存在时，可选的后势垒层是III族氮化物材料区域的最靠近下面衬底的层。例如，在1E中，示例性III族氮化物材料器件区域190包括可选的后势垒层190A，如图1E所示，其是III族氮化物材料区域内与衬底110最接近的层。当使用时，可选的后势垒层可以产生双异质结构(例如，由于与缓冲层(例如，GaN缓冲层)的带隙偏移设置)。在某些情况下，在较高漏极偏置下操作的器件中，这可能是期望的，因为它们可以防止电子从沟道层注入到缓冲层中，从而降低器件的漏极泄漏和穿通。此外，在一些情况下，缓冲层可能含有较高水平的杂质，这可以是有意地(例如，用于增加击穿电压的铁和碳)或无意地(例如，作为所采用的晶体生长方法的副产物而被加入缓冲层中的碳杂质)。在某些情况下，这些杂质和/或其他缺陷可能充当俘获中心，并且如果来自沟道层的电子穿透到下面的缓冲层中，则可能对器件造成有害的性能结果(例如记忆效应)。在某些情况下，后势垒层可以帮助将电子限制在沟道层中并且防止溢出到更多缺陷的缓冲层和/或其他下面的III族氮化物层中。在某些实施例中，可以使用一个或更多个AlGaN后势垒层。在某些实施例中，可以使用一个或更多个InGaN后势垒层。在一些实施例中，可以采用一个或更多个AlInN后势垒层。根据某些实施例，后势垒的厚度(以单层或层的组合的形式)约1～300埃。
在一些实施例中，III族氮化物材料器件区域包括可选的沟道层。根据某些实施例，当存在时，沟道层可以被设置在后势垒层之上。例如，在图1E中，示例性III族氮化物材料器件区域190包括可选的沟道层190B，如图1E所示，其设置在可选的后势垒层190A之上。在其中不存在后势垒层的其他实施例中，沟道层可以是III族氮化物材料器件区域内最接近下面衬底的层。根据某些实施例，选择具有比间隔层和/或前势垒层(下面更详细描述)更小的带隙的沟道层组合物。这样的布置可以在沟道层和上层(例如，间隔层和/或前势垒层，下面更详细描述)之间的界面附近产生形成二维电子气(2DEG)的异质结构。例如，这种布置可以存在于高电子迁移率晶体管(HEMT)中。在一些情况下，通过器件的源极和漏极之间的HEMT和HFET的电子流可以由用于中断源极和漏极之间的电子电流流动的器件的栅极来控制。在某些情况下，沟道层可以形成为使得杂质或其他点缺陷(其可以用作俘获中心)保持在较低的水平，例如以避免阻碍电子的迁移和/或避免将记忆效应添加到器件。俘获中心可能会对RF器件的线性度以及功率管理器件的导通和关断(开关)速度产生不利影响。例如，沟道层的厚度可以根据器件所需的工作电压而变化。随着漏极电压的增加，栅极和漏极之间的耗尽区的深度通常会增加。在某些情况下，如果沟道形成得太薄，会发生缓冲层穿通，这可能导致漏极泄漏和器件击穿。
根据某些实施例，III族氮化物材料器件区域包括可选的间隔层(有时也称为中间层)。根据某些实施例，当存在时，间隔层可以定位在沟道层和/或后势垒层之上。例如，在图1E中，示例性的III族氮化物材料器件区域190包括可选的间隔层190C，如图1E所示，其设置在可选的后势垒层190A之上和可选的沟道层190B之上。在一些实施例中，沟道层和间隔层之间的界面可以形成二维电子气区域(即，“2DEG区域”)。例如，在图1E中，2DEG区域191位于间隔层190C和沟道层190B的界面处。通常，间隔层在使用时由高的铝含量形成。在一些实施例中，间隔层被配置为具有与下面的沟道层较高的带隙偏移(例如，通过在间隔层中使用较高的铝含量)，这可能导致2DEG的增强。在某些实施例中，间隔层包含AlxGa(1-x)N。在某些这样的实施例中，(1-x)＝0.5或更大。在一些实施例中，间隔层包含AlN。根据某些实施例，间隔层较薄(例如，小于约50埃，小于约20埃或更小)。使用相对薄的间隔层可以避免在一些情况下不利地影响源极和漏极对器件的2DEG和沟道层的欧姆接触电阻。
在一些实施例中，III族氮化物材料器件区域包括可选的前势垒层。根据某些实施例，当存在时，前势垒层可以设置在间隔层、沟道层和/或后势垒层之上。例如，在图1E中，示例性III族氮化物材料器件区域190包括可选的前势垒层190D，如图1E所示，其可以设置在可选的后势垒层190A之上，可选的沟道层190B之上、以及可选的间隔层190C之上。根据某些实施例(并且如上所述)，如果器件结构是HEMT和/或如果期望2DEG，则可选的前势垒可以形成在沟道(或间隔层，如果使用的话)上以形成异质结。根据某些实施例，选择前势垒的组分，使得2DEG的载流子密度和/或片电荷针对期望的器件被定制(例如，优化)。在某些实施例中，前势垒层包含AlGaN。根据其中使用包含AlGaN的前势垒层的某些实施例，AlGaN前势垒层的铝浓度小于约30原子百分比(at％)、小于约25at％或在约15at％和约20at％之间。在某些实施例中，可能期望匹配或实质上匹配沟道与前势垒之间的晶格常数，并维持带隙偏移，例如以产生2DEG。在一些这样的情况下，可以创建AlInN或InGaN前势垒层以提供带隙偏移并且使晶格常数匹配或基本匹配。
根据一些实施例，III族氮化物材料器件区域包括可选的覆层。根据某些实施例，当存在时，覆层可以设置在前势垒层、间隔层、沟道层和/或后势垒层上。例如，在图1E中，示例性III族氮化物材料器件区域190包括可选的覆层190E，如图1E所示，其设置在可选的后势垒层190A之上、可选的沟道层190B之上、可选的间隔层190C之上以及可选的前势垒层190D之上。根据某些实施例，覆层被发现可用于优化器件结构的半导体表面。例如，在覆层包含GaN的某些情况下，相对于当不存在覆层时形成的表面，所得到的表面形态可以更平滑和/或包括更少的缺陷。另外，在一些情况下，还可以提供更均匀的源组分(即，以镓原子而不是镓和铝原子的混合物终止)，其在某些情况下可以有助于半导体表面的表面化学处理和/或降低HFET的栅极之下的表面缺陷的数量。例如，这样的表面缺陷可能充当浅的俘获中心并且例如由于器件的增加的栅极泄漏或横向击穿、增加的色散、器件的增加的栅极和漏极滞后以及其他性能下降而损害器件的性能。此外，在某些情况下，通过提供更一致终止的半导体表面，可以提高接触电阻的可重复性和一致性，这可以导致更高的制造产量。在一些实施例中，可能期望掺杂覆层。在势垒层被掺杂的一些情况下，可能期望使用被n型掺杂(例如使用硅)的GaN覆层。根据某些实施例，使用n型掺杂的覆层可以降低器件的Idss退化。在一些实施例中，覆层可以包括导电GaN材料层，例如，用作导电场板。
在某些实施例中，覆层可以例如用镁掺杂为p型。例如，在制造常闭或增强型HFET的某些情况下，这种掺杂可能是期望的。作为一个非限制性示例，通过在HFET的栅极之下形成局部化的p型GaN区域，2DEG可以被破坏并且沟道耗尽，使得在没有偏压的情况下，器件是常闭的。在某些情况下，会需要对栅极施加正偏压，以在栅极之下局部恢复2DEG，并允许电流从源极流向漏极。应该注意的是，一个或更多个层可以用作覆层，并且使用单个覆层还是多个覆层可以取决于例如设计器件结构的规范。
在一些实施例中，覆层可以包括原位氮化硅覆层和/或钝化层。这样的层可以用于终止III族氮化物结构和/或稳定GaN材料的表面。
在一些实施例中，III族氮化物材料器件区域包括至少三个器件层。在一些实施例中，第一器件层可以是三层中最靠近衬底的层，第二器件层可以是中间层(即，在第一器件层和第三器件层之间)，并且第三器件层可以是三层中离衬底最远的层。在一些这样的实施例中，第一层可以是沟道层，第二器件层可以是前势垒层，并且第三器件层可以是覆层。参照图1E，例如，III族氮化物材料器件区域190可以包括沟道层190B、前势垒层190D和覆层190E。在一些这样的实施例中，后势垒层190A和间隔层190C每个都是可选的，并且其中的一个或者两个可以存在或不存在。根据一些这样的实施例，沟道层190B可以是这三个层(即，沟道层190B、前势垒层190D和覆层190E)中最靠近下面衬底的层。在某些实施例中，第二器件层优选具有比第一层和/或第三层中的铝浓度更高的铝浓度。例如，参照图1E，在一些实施例中，前势垒层190D可具有比沟道层190B和覆层190E中的铝浓度更高的铝浓度。在一些实施例中，第一层和第二层(例如，分别为图1E中的沟道层190B和前势垒层190D)可以是氮化镓材料层，并且第二氮化镓材料层中的x(如在本文其他位置使用的，参考氮化镓材料层，作为下标以表示化合物中铝的相对量(例如，AlxGa(1-x)N)中的“x”))的值可以比第一氮化镓材料层中的x的值大约0.15～约0.3、或者约0.15～大约0.75。例如，第二器件层可以由Al0.26Ga0.74N形成，而第一器件层可以由GaN形成。铝浓度的这种差异可导致在第二和第一器件层的界面(即，2DEG区域)处形成高导电性区域。在一些实施例中，第一器件层可以由GaN形成。
根据某些实施例，III族氮化物材料器件区域(例如，其可以包括至少一个氮化镓材料层)具有低裂缝水平。如上所述，过渡层(特别是当组分渐变时)和/或成核层可降低裂缝形成。例如，在美国专利第6,649,287号中描述了具有低裂缝水平的氮化镓材料和其他III族氮化物材料，出于所有目的，其全部内容通过引用加入本文。在一些情况下，III族氮化物材料器件区域(例如，其可以包括至少一个氮化镓材料层)具有小于0.005μm/μm2的裂缝水平。在一些实施例中，III族氮化物材料器件区域(例如，其可包括至少一个氮化镓材料层)具有小于0.001μm/μm2的非常低的裂缝水平。在某些情况下，III族氮化物材料器件区域(例如，其可包括至少一个氮化镓材料层)可以优选地，如裂缝水平小于0.0001μm/μm2所限定的，基本上没有裂缝。
在某些情况下，III族氮化物材料器件区域(例如，其可包含至少一个氮化镓材料层)具有单晶(即单晶体)结构。在一些情况下，III族氮化物材料器件区域(例如，其可以包括至少一个氮化镓材料层)包括具有纤锌矿(六角形)结构的一个或更多个层。
III族氮化物材料器件区域(例如，其可以包括至少一个氮化镓材料层)的厚度和III族氮化物材料器件区域内的不同层的数量至少部分地取决于使用该结构的应用。根据某些实施例，III族氮化物材料器件区域(或III族氮化物材料器件区域内的任何单独层)的总厚度至少足以允许形成期望的结构或器件。根据一些实施例，III族氮化物材料器件区域的总厚度大于约0.1微米，尽管不总是如此。在一些实施例中，总厚度大于约2.0微米，或甚至大于约5.0微米。在一些实施例中，III族氮化物材料器件区域内的至少一个层的厚度大于约0.1微米，大于约2.0微米或大于约5.0微米。
可选的III族氮化物材料成核层、可选的III族氮化物材料过渡层和可选的III族氮化物材料缓冲层通常不是(但可以是)由本文描述的实施例的结构形成的器件的有源区的一部分。如上所述，可以形成这些层以促进III族氮化物材料器件区域的层的沉积。然而，在一些情况下，可选的III族氮化物材料成核层、可选的III族氮化物材料过渡层和/或可选的III族氮化物材料缓冲层可以具有其他功能，包括用作散热层，在器件工作期间帮助从半导体结构的有源区移除热量。例如，用作散热层的这种过渡层已经在2002年8月29日公开的名为“Gallium Nitride Materials Including Thermally-Conductive Regions”的美国专利申请公开第2002/0117695号中描述，出于所有目的，其全部内容通过引用加入本文。
由本文所述的某些结构形成的器件的有源区可以部分地形成在III族氮化物材料器件区域的一个或更多个层(例如，氮化镓材料层)中。合适的氮化镓材料层布置已经在例如2006年7月4日授权的名为“Gallium Nitride Material Devices Including anElectrode-Defining Layer and Methods of Forming the Same”的美国专利第7,071,498号中描述，出于所有目的，其全部内容通过引用加入本文。其他常用的III族氮化物材料器件层包括在用于设计增强模式(常关(normally OFF))晶体管设计的栅电极下使用的P型层、沟道层、间隔层、势垒层和覆层。根据某些实施例，除了表现出不同合金组分的各种III族氮化物层之外，这些III族氮化物材料器件层还可以包括有意掺杂的层。
根据某些实施例，本文描述的半导体结构可以形成各种半导体器件的基础。合适的器件包括但不限于晶体管(例如，FET)、肖特基二极管以及包括LED和激光二极管的发光器件。根据某些实施例但不一定是全部实施例，可能特别有利的是，将本发明的结构用于以高频工作的器件。使用在较高频率下工作的III族氮化物器件的应用的非限制性示例包括用于开关、整流、监视或控制从电源到负载的电功率的功率管理分立器件和集成电路(例如，降压转换器、升压转换器、半桥、H桥、全桥、三相桥和多相桥)。RF应用的其他非限制性示例包括用于无线和有线通信、RF能量、RF等离子照明、无线充电、RF感应和微波加热、RF火花塞、ISM、医疗设备、雷达和电子战和对抗设备的分立器件和集成电路。在某些实施例中，在结合了用于监视、开关或控制从电源到负载的电源输送的开关设备和RF器件的芯片上，可能有集成电路和/或多个小片。
根据某些实施例，器件具有通常至少部分地形成在III族氮化物材料区域(例如，在III族氮化物材料器件区域的一个或更多个层中，例如一个或更多个氮化镓材料层)内的有源区。根据一些实施例，器件包括各种其他功能层和/或特征(例如电极、介电层、场板层等)。
根据某些实施例，半导体结构包括晶体管(例如，场效应晶体管(FET))。根据某些实施例，晶体管可以包括源电极和漏电极。源电极和漏电极可以彼此电隔离。例如，在一些实施例中，源电极和漏电极在空间上被介电材料分隔开。在一些实施例中，晶体管还包括栅电极。栅电极可以是肖特基栅极或绝缘栅电极。根据某些实施例，在使用期间，在栅电极处施加电压可以产生和/或改变至少部分地位于源电极和漏电极之间的电场，使得电子从源电极转移到漏极电极。可以与本文描述的某些实施例结合使用的合适的晶体管(例如，FET)包括耗尽型(常开)晶体管和增强型(常关)晶体管。晶体管可以与本文其它地方描述的半导体结构中的任何一个相关联，包括但不限于参照图1A-1B描述的那些半导体结构。
图2A是根据某些实施例的包括晶体管210的半导体结构200A的示例性截面示意图。在图2A中，晶体管210包括源电极220和漏电极230。晶体管210还包括栅电极240。源电极220、漏电极230和栅电极240位于III族氮化物材料区域120上。该器件还包括介电层250。介电层可以是保护和钝化III族氮化物材料区域的表面的钝化层。在介电层250内形成通孔260，栅电极240部分形成在该通孔中。在图2A中，如上所述，III族氮化物材料区域120直接形成在衬底110上。还应注意，栅电极240与III族氮化物材料器件区域190直接接触的配置形成了肖特基栅极FET。在其他实施例(未示出)中，可以在栅电极240与被配置为金属绝缘场效应晶体管(MISFET)或者更一般地被配置为绝缘栅晶体管的III族氮化物材料器件区域190之间形成绝缘层。还应该注意的是，尽管图2A示出了形成在介电层250内的通孔260，但在某些其他实施例中，通孔260可以向下延伸并终止在III族氮化物材料区域120内。
图2B是包括晶体管210(例如，FET)的半导体结构200B的另一个示例性截面示意图。在图2B中，晶体管210的电极形成在半导体结构100B之上，如图1B所示。与图2A不同，III族氮化物材料区域120形成在可选的扩散势垒区域140之上，并且可选的扩散势垒区域140形成在衬底110之上。
图2A-2B所示的晶体管结构是示例性的，并且也可以使用其他结构。例如，图2C-2E是根据某些实施例的另一示例性半导体结构200C的示意图。图2C是半导体结构200C的俯视示意图。图2D是来自图2C的半导体结构200C的正视截面图，截面沿着图2C所示的线2D截取。图2E是来自图2C的半导体结构200C的侧视截面图，截面沿着图2C中所示的线2E截取。
在一些实施例中，晶体管包括耦合到多个源极指状电极部分的一个或更多个源极焊盘。例如，在图2C中，半导体结构200C的晶体管210包括耦合到源极指状电极部分220B的多个源极焊盘220A。在一些实施例中，晶体管包括耦合到多个漏极指状电极部分的一个或更多个漏极焊盘。例如，在图2C中，半导体结构200C的晶体管210包括耦合到漏极指状电极部分230B的多个漏极焊盘230A。根据某些实施例，晶体管包括耦合到多个栅极指状电极部分的一个或更多个栅极焊盘。例如，在图2C中，半导体结构200C的晶体管210包括经由栅极导体240C耦合到栅极指状电极部分240B的多个栅极焊盘240A。晶体管210还可以包括其他部件，例如一个或更多个介电层，但是为清楚起见，这些另外的部件从图2C中省略。
根据某些实施例，多个源极指状电极部分可以是细长的(例如具有至少约2：1，至少约3：1，至少约5：1，至少约10：1的纵横比，或更长)。在一些实施例中，多个源极指状电极部分彼此基本平行(即，源极指状电极部分的纵轴在约5°内、约2°内或约1°内彼此平行)。例如，在图2C中，半导体结构200C的晶体管210包括细长的源极指状电极部分220B，它们具有彼此平行的纵轴(在页面上水平延伸)。在一些实施例中，多个漏极指状电极部分可以是细长的(例如，具有至少约2:1，至少约3:1，至少约5:1，至少约10:1的纵横比，或更长)。在一些实施例中，多个漏极指状电极部分彼此基本平行(即，漏极指状电极部分的纵轴在约5°内、约2°内或约1°内彼此平行)。例如，在图2C中，半导体结构200C的晶体管210包括细长的漏极指状电极部分230B，它们具有彼此平行的纵轴(在页面上水平延伸)。在某些实施例中，多个栅极指状电极部分可以是细长的(例如，具有至少约2:1，至少约3:1，至少约5:1，至少约10:1的纵横比，或更长)。在一些实施例中，多个栅极指状电极部分彼此基本平行(即，栅极指状电极部分的纵轴在约5°内、约2°内或约1°内彼此平行)。例如，在图2C中，半导体结构200C的晶体管210包括细长的栅极指状电极部分240B，它们具有彼此平行的纵轴(在页面上水平延伸)。
根据某些实施例，源极指状电极部分中的至少一些与漏极指状电极部分相互交叉。在一些实施例中，漏极指状电极部分中的至少一些与源极指状电极部分相互交叉。一般地，当第一指状电极部分的纵轴线延伸到由其他指状电极部分产生的空间腔中时，第一指状电极部分被称为与其他指状电极部分“相互交叉”。在2C中，例如，漏极指状电极部分230B-1与源极指状电极部分220B-1和220B-2相互交叉。
应该理解的是，其他结构和器件可以在本发明的范围内，包括在此未具体描述的结构和器件。其他结构可以包括其他层和/或特征，以及其他差异。
在一些情况下，寄生沟道可存在于(或接近)衬底的表面(或衬底的上表面)处。在一些实施例中，寄生沟道可以形成在衬底的表面区域中，例如衬底的上表面区域。如别处所指出的，衬底的表面区域可以包括衬底的外表面和/或位于外表面之下并靠近外表面的衬底的一部分。在一些实施例中，衬底的表面区域延伸至约5微米的深度、约2微米的深度、约1微米的深度、约500纳米的深度、约200纳米的深度，或更少。例如，返回参照图1A，在一些情况下，寄生沟道可以形成在衬底110的表面区域130中，位于衬底表面135处或附近。当存在时，寄生沟道通常可以形成在衬底的上表面区域中，并且可以延伸到进入衬底表面中一定深度(d)。在大多数情况下，寄生沟道延伸至上表面，但上表面区域可能包括上表面处的非寄生的薄的部分，并且寄生沟道可能位于该部分之下并且因此接近上表面。一般地，深度(d)是到上表面的距离，在该距离内，寄生沟道的自由载流子浓度等于体衬底的自由载流子浓度。因此，深度(d)部分取决于体衬底的自由载流子浓度。在一些实施例中，例如当硅衬底具有高电阻时，体衬底的自由载流子浓度可能小于约1014/cm3(例如1012/cm3)。在一些情况下，典型的寄生沟道深度可以是至少约1微米，并且可以小于约5微米。在一些实施例中，寄生沟道的深度小于或等于约5微米、小于或等于约2微米、小于或等于约1微米、小于或等于约500nm、小于或等于等于约200nm或更小。
在一些实施例中，形成的器件没有寄生沟道或仅包括低电导率寄生沟道。在某些实施例中，器件的表面区域(例如器件的上表面区域)没有寄生沟道或仅包括低电导率寄生沟道。“低电导率寄生沟道”是具有小于约1017/cm3的峰值自由载流子浓度和/或具有小于约1012/cm2的总积分表面区域电荷(total integrated surface region charge)的寄生沟道。在一些实施例中，低电导率寄生沟道具有小于约1017/cm3、小于约5x1016/cm3、小于约1016/cm3或小于约1015/cm3的峰值自由载流子浓度。在一些实施例中，低电导率寄生沟道可以具有低至约1014/cm3或更低的峰值自由载流子浓度。在一些实施例中，低电导率寄生沟道具有小于约1011/cm2、小于约1010/cm2、小于约109/cm2或小于约108/cm2的总积分表面区域电荷。在一些实施例中，低电导率寄生沟道可具有低至约108/cm2、低至约105/cm2或更低的总积分表面区域电荷。具有较低自由载流子浓度(例如，小于约1014/cm3)和/或较低的总积分表面区域电荷的寄生沟道的部分可能对器件性能没有显著的(如果有的话)影响。“高电导率寄生沟道”是具有至少约1017/cm3的峰值自由载流子浓度并具有至少约1012/cm2的总积分表面区域电荷的寄生沟道。在一些情况下，高电导率寄生沟道可以具有至少约5×1017/cm3、至少约1018/cm3或至少约1019/cm3的峰值自由载流子浓度。在一些情况下，高电导率寄生沟道可具有至少约1013/cm2、至少约1014/cm2、至少约1015/cm2或至少约1016/cm2的总积分表面区域电荷。
在一些实施例中，本文描述的各种处理(例如，注入)方法可用于将峰值自由载流子浓度从高于第一阈值水平降低至低于第二阈值水平(其可与第一阈值水平相同或不同)。例如，在一些实施例中，可以执行处理(例如注入)，使得峰值自由载流子浓度从高于约1017/cm3的水平降低到低于约1017/cm3(或低于约5×1016/cm3、低于约1016/cm3、低于约1015/cm3或低于约1014/cm3)；从高于约5×1016/cm3的水平降低到低于约5×1016/cm3(或低于约1016/cm3、低于约1015/cm3或低于约1014/cm3)；从高于约1016/cm3的水平降低到低于约1016/cm3(或低于约1015/cm3或低于约1014/cm3)的水平；从高于约1015/cm3的水平降低到低于约1015/cm3(或低于约1014/cm3)的水平；或者从高于约1014/cm3的水平降低到低于约1014/cm3的水平。这种降低可以在本文所述的在其中描述自由载流子浓度降低的任何区域内实现。
在一些实施例中，本文描述的各种处理(例如，注入)方法可用于将总积分表面区域电荷从高于第一阈值水平降低到低于第二阈值水平(其可与第一阈值水平相同或不同)。例如，在一些实施例中，可以执行处理(例如注入)，使得总积分表面区域电荷从高于约1011/cm2的水平降低到低于约1011/cm2(或低于约1010/cm2、低于约109/cm2、低于约108/cm2或低于约105/cm2)；从高于约1010/cm2的水平降低到低于约1010/cm2(或低于约109/cm2、低于约108/cm2、或低于约105cm2)；从高于约109/cm2的水平降低到低于约109/cm2(或低于约108/cm2、或低于约105/cm2)的水平、或从高于约108/cm2的水平降低到低于约108/cm2(或低于约105/cm2)的水平。这种降低可以在本文所述的在其中描述自由载流子浓度降低的任何区域内实现。
寄生沟道的峰值自由载流子浓度可能取决于许多因素，包括用于降低自由载流子浓度的特定方法。寄生沟道的峰值自由载流子浓度是指寄生沟道内自由载流子的最高(或“峰值”)浓度，并且可以使用本领域普通技术人员已知的标准技术测量，包括扩展电阻分析(spreading resistance profiling,SRP)和次级离子质谱(SIMS)。寄生沟道中的自由载流子浓度通常随着到衬底上表面的距离增加而降低或随着到在衬底上表面之下一定深度的最大自由载流子浓度的距离增加而降低。作为一个示例，参照图1A，在一些实施例中，自由载流子浓度可从上表面135向下通过衬底110的厚度而减小。根据某些实施例，寄生沟道中的自由载流子浓度可以呈现出由SRP测量技术得到的分布，类似于如图5所示。在一些实施例中，自由载流子浓度呈现出被称为“峰值自由载流子浓度”的最大值。在一些情况下，峰值自由载流子浓度可以位于衬底的上表面处或附近。例如，在图5中，自由载流子浓度曲线510基本上如图5中的点512所指示的在衬底上表面(例如，图中的表面135)处或附近呈现出最大值。在一些情况下，自由载流子浓度在衬底内的某个深度(例如，在约1微米或更小的深度，约0.5微米或更小的深度，或约0.2微米或更小的深度)处减小到最小值。例如，在图5中，自由载流子浓度曲线510在点514处呈现最小值，其对应于约1.33微米的深度。在某些情况下，衬底背景自由载流子浓度主导最小值处的分布。
如上所述，本文描述的某些器件可能具有较低的总积分表面区域电荷。“总积分表面区域电荷”是指通过对从衬底表面到寄生沟道自由载流子浓度与衬底的背景自由载流子浓度相匹配处的深度的自由载流子浓度分布曲线进行积分而确定的每单位体积的自由载流子的平均量。自由载流子浓度分布曲线可以使用本领域普通技术人员已知的标准技术来确定，包括扩展电阻分析(SRP)和次级离子质谱(SIMS)。作为一个示例，图5中所示的器件的总积分表面区域电荷通过确定从x＝0(即，衬底的表面)到x＝1.33(即，与曲线510的值等于背景自由载流子浓度(由虚线516表示)的衬底内深度相对应的x轴上的位置)的曲线510下的面积，并且将所确定的面积除以1.33来计算。换句话说，通过对从x＝0(即，器件的表面)到x＝d(即，寄生沟道自由载流子浓度与衬底的背景自由载流子浓度相匹配处的深度)的自由载流子浓度分布曲线进行积分来确定给定自由载流子浓度分布的总积分表面区域电荷。
在一些情况下，寄生沟道区域内的自由载流子可以是第一类型的，并且本体背景自由载流子可以是相反类型的。例如，在一些情况下，寄生层内的自由载流子可以是受主，而衬底的本体背景自由载流子浓度可以是施主。由此，可以在衬底中形成P-N结。例如，P-N结可以包括P型寄生层和N型背景自由载流子区域(例如，高电阻率硅衬底的)。根据某些实施例，在形成III族氮化物材料区域之前，P-N结不存在于衬底内。事实上，在这样的实施例中，硅衬底中的P-N结和寄生层通常在III族氮化物材料区域(其可以包括例如可选的成核层、可选的过渡层、可选的缓冲层和/或III族氮化物材料器件区域的可选层)的半导体生长过程中形成。
本发明的某些实施例的一个特征是峰值自由载流子浓度可以较低。例如，在一些实施例中，峰值自由载流子浓度可以小于约1017/cm3；在一些情况下，小于约1016/cm3；在一些情况下，小于约1015/cm3；在一些情况下，小于约1014/cm3；在一些情况下，小于约1013/cm3；或更低。在一些实施例中，峰值自由载流子浓度是衬底本体中的自由载流子浓度的约100倍小、是衬底本体中的自由载流子浓度的约10倍小、是衬底本体中的自由载流子浓度的约5倍小、是衬底本体中的自由载流子浓度的约2倍小、是衬底本体中的自由载流子浓度的约1.5倍小或是衬底本体中的自由载流子浓度的约1.1倍小。根据某些实施例，峰值自由载流子浓度和背景本体衬底自由载流子浓度均小于约1013/cm3。深度分布可以使用上述的SRP和SIMS技术来生成。
根据某些实施例，衬底包括在上表面区域之下的体区域。例如，参考图1A-1B、2A-2B、2D-2E、3A-3B、3D-3E、3G-3H、3J和4A-4B，衬底110可以包括位于上表面区域130之下的体区域195。在一些实施例中，衬底的体区域具有比上表面区域更低的峰值自由载流子浓度。例如，衬底的上表面区域可以具有较高峰值自由载流子浓度(例如，当存在低电导率或高电导率寄生沟道时)，并且衬底的体区域可以具有较低的峰值自由载流子浓度。在一些实施例中，衬底的体区域以第一自由载流子类型掺杂，并且上表面区域以第二自由载流子类型(例如，诸如Al、Ga和/或In等的III族物质)掺杂。在一些实施例中，第二自由载流子类型是Al和/或Ga。根据某些实施例，体区域中的峰值自由载流子浓度小于约1013/cm3、小于约1012/cm3、小于约1011/cm3、小于约1010/cm3或小于约109/cm3。
如上所述，在一些实施例中，可以形成半导体结构，使得已有的寄生沟道的不利影响被降低或消除。例如，可以通过将一种或更多种物质注入到半导体结构中来降低或消除已有的寄生沟道的影响。根据某些实施例，将物质注入到半导体结构中可以破坏寄生沟道和/或降低寄生沟道内的电导率，或完全消除寄生沟道。
在某些实施例中，描述了一种形成半导体结构的方法，包括将相对原子质量小于5的物质注入到包含硅的衬底中。本领域的普通技术人员熟悉“相对原子质量”(有时也称为“原子量”)，其指的是元素的原子的平均质量与碳-12的原子质量的1/12(称为统一原子质量单位)的比。作为一个示例，原子氢的相对原子质量为1.008。原子氦的相对原子质量为4.003。相对原子质量小于5的物质的示例包括但不限于氢和氦。相对原子质量小于5的物质可以是原子(例如原子氦(He))、离子(例如，氢离子(H+)，本文中也称为质子)或分子(例如分子氢(H2))。在一些实施例中，相对原子质量小于5的单独一种物质被注入到衬底中，而在其他实施例中，相对原子质量小于5的多种物质被注入到衬底中。
在一些实施例中，注入相对原子质量小于5的物质产生包括低电导率寄生沟道的表面区域或不包括寄生沟道的表面区域。例如，参照图1A，在一些实施例中，相对原子质量小于5的物质可以被注入到衬底110中。在一些这样的实施例中，将物质注入到衬底110中可能导致在表面区域130中形成低电导率寄生沟道区域。在一些这样的实施例中，将物质注入到衬底110可能产生没有寄生沟道的表面区域130。
根据某些实施例，在注入步骤期间，相对原子质量小于5的物质的至少一部分通过半导体结构的III族氮化物材料区域注入。例如，参照图1A，在一些实施例中，相对原子质量小于5的物质通过III族氮化物材料区域120注入，穿过表面135并注入到衬底110中。在一些这样的实施例中，在第一步骤中，在衬底之上形成III族氮化物材料区域(例如，经由本文其他地方描述的任何方法)，之后通过该III族氮化物材料区域注入相对原子质量小于5的物质。
应该理解的是，如本文所述，当通过最终形成的III族氮化物材料区域注入物质时，以及当仅通过III族氮化物材料区域的中间部分(其可能仅具有完全形成的III族氮化物材料区域的一部分厚度)注入物质时，认为该物质是通过III族氮化物材料区域注入的。例如，如果通过部分形成的III族氮化物材料区域(或部分形成的III族氮化物材料层)注入物质，并且在物质注入之后，直接在通过其注入物质的III族氮化物材料上形成III族氮化物材料的额外部分(或III族氮化物材料层的额外部分)，仍将认为物质是通过III族氮化物材料区域注入的。
在某些实施例中，相对原子质量小于5的物质可以通过可选的III族氮化物材料成核层注入。例如，参照图1D，在一些实施例中，相对原子质量小于5的物质可以通过可选的III族氮化物材料成核层155注入(并且随后通过表面135并且进入衬底110)。在一些这样的实施例中，在第一步骤中，(例如，经由本文其他地方描述的任何方法)在衬底之上形成可选的III族氮化物材料成核层(或其一部分)，之后，通过该III族氮化物材料成核层注入相对原子质量小于5的物质。
在一些实施例中，相对原子质量小于5的物质可以通过可选的III族氮化物材料过渡层注入。例如，参照图1D，在一些实施例中，相对原子质量小于5的物质可以通过可选的III族氮化物材料过渡层170注入(并且随后通过表面135并且进入衬底110)。在一些这样的实施例中，在第一步骤中，(例如，经由本文其他地方描述的任何方法)在衬底之上形成可选的III族氮化物材料过渡层(或其一部分)，之后，通过该III族氮化物材料过渡层注入相对原子质量小于5的物质。
在一些实施例中，相对原子质量小于5的物质可以通过可选的III族氮化物材料缓冲层注入。例如，参照图1D，在一些实施例中，相对原子质量小于5的物质可以通过可选的III族氮化物材料缓冲层180注入(并且随后通过表面135并且进入衬底110)。在一些这样的实施例中，在第一步骤中，(例如，经由本文其他地方描述的任何方法)在衬底之上形成可选的III族氮化物材料缓冲层(或其一部分)，之后，通过该III族氮化物材料缓冲层注入相对原子质量小于5的物质。
在一些实施例中，相对原子质量小于5的物质可以通过III族氮化物材料器件区域的至少一个层(例如，GaN器件层)注入。例如，参照图1D，在一些实施例中，相对原子质量小于5的物质可以通过III族氮化物材料器件区域190的至少一个层注入(并且随后穿过表面135并进入衬底110)。在一些这样的实施例中，在第一步骤中，(例如，经由本文其他地方描述的任何方法)在衬底之上形成III族氮化物材料器件区域的层(或其一部分)，之后，通过III族氮化物材料器件区域的该层注入相对原子质量小于5的物质。在一些这样的实施例中，通过其注入物质的III族氮化物材料器件区域的层可以是外延的III族氮化物材料器件材料层(例如，外延的GaN层)。在一些这样的实施例中，通过其注入物质的III族氮化物材料器件区域的层可以是单晶III族氮化物材料器件层(例如，单晶GaN层)。
根据某些实施例，相对原子质量小于5的物质可以通过半导体结构的晶体管(例如，FET)注入。例如，参照图2A，在一些实施例中，相对原子质量小于5的物质可以通过晶体管210和III族氮化物材料区域120注入(并且随后通过表面135并且进入衬底110)。
在一些实施例中，相对原子质量小于5的物质可以在III族氮化物材料形成步骤之间被注入。例如，在一些实施例中，在通过第一III族氮化物材料区域注入物质之后，在通过其注入物质的第一III族氮化物材料区域之上形成第二III族氮化物材料区域。在一些这样的实施例中，第二III族氮化物材料可以直接形成在第一III族氮化物材料区域上。在一些这样的实施例中，第二III族氮化物材料可以是单晶III族氮化物材料(例如，单晶GaN层)。在一些这样的实施例中，第二III族氮化物材料可以是外延III族氮化物材料(例如，外延GaN层)。在某些实施例中，第二III族氮化物材料区域可以包括2DEG区域。根据某些实施例，通过在执行注入步骤之后形成第二III族氮化物材料，可以避免经由注入步骤损坏第二III族氮化物材料区域。例如，根据一些实施例，可以通过可选的III族氮化物材料成核层、可选的III族氮化物材料过渡层和/或可选的III族氮化物材料缓冲层来注入物质(例如，相对原子质量小于5)。在一些这样的实施例中，在注入步骤之后，可以在衬底(和/或可选的III族氮化物材料成核层，可选的III族氮化物材料过渡层，和/或可选的III族氮化物材料缓冲层)之上形成III族氮化物材料器件区域的至少一层。在一些实施例中，可以通过可选的III族氮化物材料成核层和/或可选的III族氮化物材料过渡层来注入物质(例如，相对原子质量小于5的物质)。在一些这样的实施例中，在注入步骤之后，可以在衬底(和/或可选的III族氮化物材料成核层和/或可选的III族氮化物材料过渡层)之上形成III族氮化物材料缓冲层和/或III族氮化物材料器件区域的至少一层。在一些实施例中，可以通过可选的III族氮化物材料成核层来注入物质(例如，相对原子质量小于5的物质)。在一些这样的实施例中，在注入步骤之后，可以在衬底(和/或可选的III族氮化物材料成核层)之上形成III族氮化物材料过渡层、III族氮化物材料缓冲层和/或III族氮化物材料器件区域的至少一层。根据某些实施例，可以通过可选的III族氮化物材料成核层来注入物质(例如，相对原子质量小于5的物质)。在一些这样的实施例中，在注入步骤之后，可以在衬底(和/或可选的III族氮化物材料成核层)之上形成III族氮化物材料过渡层、III族氮化物材料缓冲层和/或III族氮化物材料器件区域的至少一层。
根据某些实施例，在已经执行注入之后，可以在III族氮化物材料区域之上形成晶体管(例如，FET)。例如，在一些实施例中，在衬底之上形成III族氮化物材料区域，将相对原子质量小于5的物质注入到衬底中，之后形成晶体管的一个或更多个电极。在某些实施例中，晶体管的至少一部分在注入相对原子质量小于5的物质之前形成。例如，在一些实施例中，III族氮化物材料区域形成在衬底之上，晶体管形成在III族氮化物材料区域之上，并且随后，将相对原子质量小于5的物质注入到衬底中(例如，通过晶体管和III族氮化物材料区域)。
在一些实施例中，相对原子质量小于5的物质从衬底的背面注入到半导体衬底中。在一些这样的实施例中，消除了注入物质通过III族氮化物材料区域的传输，这在一些情况下可以帮助保留III族氮化物材料区域的功能和/或结构。
因此，某些本发明的方法包括将相对原子质量小于5的物质注入到包括III族氮化物材料区域和含硅衬底的结构中，其中至少一部分物质通过衬底注入而不通过III族氮化物材料区域注入。根据某些实施例，这可以通过将相对原子质量小于5的物质经由衬底的背面(即与其上设置扩散势垒区域、III族氮化物材料区域、和/或晶体管的衬底表面相反的衬底侧)注入到衬底中来实现。这种注入方法的一个示例在图4A中示出。在图4A中，物质315通过衬底110的背面410注入。然而，物质315不被注入通过III族氮化物材料区域120。此外，物质315不被注入通过晶体管210(例如，当在注入步骤期间存在晶体管210时)。这种注入的另一个示例在图4B中示出。在图4B中，物质315通过衬底110的背面410注入。然而，在图4B所示的实施例中，物质315不被注入通过III族氮化物材料区域120。在某些实施例中，相对原子质量小于5的物质不被注入通过可选的III族氮化物材料成核层。例如，在图4B中，物质315不被注入通过可选的III族氮化物材料成核层155。在某些实施例中，相对原子质量小于5的物质不被注入通过可选的III族氮化物材料过渡层。例如，在图4B中，物质315不被注入通过可选的III族氮化物材料过渡层170。在某些实施例中，相对原子质量小于5的物质不被注入通过III族氮化物材料器件区域。例如，在图4B中，物质315不被注入通过III族氮化物材料器件区域190。
在某些实施例中，不被注入通过特定区域(例如III族氮化物区域)的物质的部分可以被注入到该区域中，但不是完全通过该区域。例如，参照图4A和图4B，在一些情况下，物质315的至少一部分通过衬底110注入，跨过表面135并且进入III族氮化物材料区域120中，但没有被注入通过III族氮化物材料区域120。在其他情况下，没有被注入通过特定区域的物质的部分甚至没有被注入到该区域中。例如，参照图4A-4B，在一些实施例中，物质315的至少一部分被注入到衬底110中而没有跨过表面135(并且因此没有进入III族氮化物材料区域120)。因此，所述物质甚至没有被注入III族氮化物材料区域120中(并且所述物质不会被注入通过III族氮化物材料区域120)。
根据某些实施例，相对原子质量小于5的物质的至少一部分不被注入通过晶体管。例如，在图4B中，物质315没有被注入通过晶体管210(例如，当注入步骤期间存在晶体管210时)。在某些实施例中，可以直到注入相对原子质量小于5的物质之后才形成晶体管。
本文描述的各种注入方法可以产生半导体结构，其中衬底包括具有较高浓度的相对原子质量小于5的物质的区域。在一些实施例中，衬底的至少一个区域包括浓度为至少约1019/cm3(或至少约1020/cm3、至少约1021/cm3、至少约1022/cm3、至少约1023/cm3、或者更多)的相对原子质量小于5的至少一种物质。相对原子质量小于5的物质的浓度可以使用本领域普通技术人员已知的标准技术来测量，包括扩展电阻分析(SRP)和次级离子质谱(SIMS)。在其中使用氢作为注入物质的实施例中，氢前向散射光谱法(HFS)可用于确定半导体结构的区域内的氢浓度。
在一些这样的实施例中，具有较高浓度的相对原子质量小于5的物质的区域可以是衬底中的寄生沟道和/或表面区域的一部分。例如，参照图3A-3B，在一些实施例中，一个或更多个区域330可以包括浓度在上述任何范围内的相对原子质量小于5的物质。
根据其中相对原子质量小于5的物质被注入到衬底中的某些实施例，衬底还可以包括较高峰值浓度的III族物质(例如，Al、Ga、In、Tl和B)。根据一些实施例，较高峰值浓度的III族物质可以在注入相对原子质量小于5的物质之前存在。在某些实施例中，较高峰值浓度的III族物质可以在注入相对原子质量小于5的物质之后存在。相对原子质量小于5的物质的存在可以降低III族物质的电子电导率，抑制高电导率寄生沟道的形成。在其中将相对原子质量小于5的物质注入到衬底中的一些实施例中，衬底中的III族物质的浓度之和的峰值(例如，在衬底中的Al、Ga、In、Tl和B浓度之和的峰值)为至少约1017/cm3、至少约1018/cm3、至少约1019/cm3、至少约1020/cm3、至少约1021/cm3、至少约1022/cm3或至少约1023/cm3。在其中相对原子质量小于5的物质被注入到衬底中的一些实施例中，衬底中Al、Ga和In的浓度之和的峰值为至少约1017/cm3、至少约1018/cm3、至少约1019/cm3、至少约1020/cm3、至少约1021/cm3、至少约1022/cm3或至少约1023/cm3。在其中相对原子质量小于5的物质被注入到衬底中的一些实施例中，衬底中Al、Ga和/或In的峰值浓度为至少约1017/cm3、至少约1018/cm3、至少约1019/cm3、至少约1020/cm3、至少约1021/cm3、至少约1022/cm3或至少约1023/cm3。
在一些实施例中，在注入相对原子质量小于5的物质之前，衬底包括高电导率寄生沟道，并且在注入相对原子质量小于5的物质之后，衬底包括低电导率寄生沟道(或没有寄生沟道)。在一些实施例中，在注入相对原子质量小于5的物质之前和/或之后，衬底的体区域都具有比衬底的上表面区域更低的峰值自由载流子浓度。在一些实施例中，在注入相对原子质量小于5的物质之前和/或之后，衬底的体区域以第一自由载流子类型掺杂并且上表面区域以第二自由载流子类型(例如，诸如Al、Ga、In和/或Tl等III族物质)掺杂。根据某些实施例，在注入相对原子质量小于5的物质之前和/或之后，体区域中的峰值自由载流子浓度小于约1013/cm3、小于约1012/cm3、小于约1011/cm3、小于约1010/cm3或小于约109/cm3。
在一些实施例中，至少一种物质以空间限定的图案被注入到衬底中。因此，本文描述的本发明的半导体结构中的一些包括以空间限定的图案位于衬底内(例如，衬底的表面区域中，例如，图中的表面区域130中)的物质。以空间限定的图案注入物质可以允许选择物质通过其传输的半导体结构的区域，潜在地限制或消除由注入物质在某些区域内引起的损害。物质的图案化注入可以使用本文所述的任何半导体结构来执行。
本领域普通技术人员将能够使用例如次级离子质谱(SIMS)来确定给定半导体器件的各种区域内的注入物质的量。
某些实施例包括将物质注入到衬底中(例如，注入到衬底的表面区域中)，使得注入物质形成在衬底的至少一个横向维度(并且在一些实施例中，在衬底的两个横向维度)上空间限定的图案。衬底的“横向维度”对应于垂直于衬底厚度的衬底维度。衬底的横向维度可以限定其上形成有势垒区域、III族氮化物材料区域和/或晶体管(或其他器件)的衬底的面。衬底的厚度可以是衬底的三个坐标维度中的最小者。例如，在硅晶片的情况下，晶片可以具有对应于其最薄的坐标维度的厚度和两个横向维度(其形成晶片的面)，横向维度彼此垂直，并且每个横向维度垂直于晶片的厚度。参照图1A，作为非限制性示例，衬底110包括厚度196和横向维度197(衬底110还具有延伸进入和离开图1A的绘制平面的第二横向维度)。在某些实施例中，注入物质可以形成也在衬底的第二横向维度上空间限定的图案。在一些实施例中，其中根据其来注入物质的空间限定图案在衬底的深度(即，通过衬底的厚度)上可以变化。根据某些实施例，根据这样的图案注入物质可以提供下面更详细讨论的许多优点。
在一些实施例中，可以将至少一种物质注入到衬底的表面区域中(例如，进入图中的表面区域130中)，使得注入物质形成在衬底的表面区域的至少一个横向维度(并且在一些实施例中，在两个横向维度)上空间限定的图案。在一些这样的实施例中，注入到衬底中的物质可以通过III族氮化物材料区域注入并随后注入到衬底中。在一些这样的实施例中，在注入步骤之后，注入物质以至少约1019/cm3(和/或，在一些实施例中，至少约1020/cm3、至少约1021/cm3、至少约1022/cm3或至少约1023/cm3)的浓度存在于衬底的表面区域的至少一部分内。根据一些这样的实施例，在注入步骤之后，衬底的表面区域的至少第二部分基本没有第一注入物质(即，注入物质以小于约1015/cm3，并且在一些情况下，以小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3、小于约1010/cm3或更小的量存在于第二部分内)。
根据某些实施方式，以空间限定的图案注入到衬底中的物质可以具有小于5的相对原子质量。相对原子质量小于5的物质可以是原子(例如，原子氦(He))、离子(例如，氢阳离子(H+))或分子(例如，分子氢(H2))。还可以使用其他物质，包括但不限于p型掺杂物(例如硼、铝、镓和/或铟)和n型掺杂物(例如氮、磷、氧和/或砷)。在一些实施例中，根据其注入物质的空间限定的图案可以是预先选择的空间限定的图案。这种预先选择的空间限定的图案可以例如使用注入掩模来实现。根据某些实施例，通过掩模执行注入，使得半导体结构的第一部分基本上不暴露于注入物质，并且半导体结构的第二部分暴露于注入物质。例如，可以采用包括一个或更多个开口区域(其允许注入物质穿过掩模)和一个或更多个阻挡区域(其抑制或防止注入物质穿过掩模)的注入掩模。示出这种图案化的示例性示意图在图3A中示出。在图3A中，掩模300包括开口区域310，其允许注入物质315A穿过掩模；以及阻挡区域320，其抑制(或防止)注入物质315B穿过掩模300。这种图案化的另一示例在图3B中示出，其中掩模300包括开口区域310，其允许注入物质315A穿过掩模；以及阻挡区域320，其抑制(或防止)注入物质315B穿过掩模300。尽管图3A和3B中的开口区域大致是矩形的，但也可以使用其他形状(例如圆形或大致圆形、六边形或大致六边形、平行四边形等)的掩模开口。
根据一些实施例，执行图案化注入，使得(例如，衬底的表面区域(例如图中的表面区域130)内)寄生沟道的至少一个区域暴露于注入物质。在一些这样的实施例中，III族氮化物材料区域的至少一部分不暴露于注入物质。在某些这样的实施例中，可以避免对未暴露于注入物质的III族氮化物材料区域的部分的损坏。例如，参照图3A-3B，在一些实施例中，表面区域130内的寄生沟道的区域330(和/或III族氮化物材料区域120的区域331)暴露于注入物质，而III族氮化物材料区域120的区域335(该区域335可以包括2DEG区域)以及表面区域130内的寄生沟道的区域340不暴露于注入物质。根据一些这样的实施例，区域335内的材料的结构(在一些实施例中，包括区域335内的2DEG区域)被保留，而区域330内的自由载流子的数量被减少或消除。根据某些实施例，区域335内的2DEG被保留，而区域331内的2DEG被减少、消除或中断，并且区域330内的自由载流子的数量被减少或消除。
根据某些实施例，图案化注入可以在保留III族氮化物材料区域(例如，2DEG区域)的一个或更多个功能区域的结构的同时降低寄生沟道区域的电导率或消除寄生沟道区域)。在一些实施例中，在将物质注入到半导体结构中之后，物质基本上不存在于III族氮化物材料区域内。因此，在一些实施例中，半导体结构的III族氮化物材料区域(物质可以通过其注入)可以基本上没有注入物质(即，注入物质不存在或以小于约1015/cm3以及在一些情况下以小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3、小于约1010/cm3或更小的量存在)。在一些实施例中，III族氮化物材料区域包括2DEG区域，并且2DEG区域(物质可通过其注入)基本上没有第一注入物质(例如，在物质被注入之后)。
在一些实施例中，注入物质不被注入到晶体管的源极和晶体管的漏极之间的区域的至少一部分中。在一些实施例中，不通过其注入物质的晶体管的源极和晶体管的漏极之间的区域可以对应于2DEG区域。因此，在一些实施例中，半导体的III族氮化物材料区域包括基本上没有注入物质的2DEG区域(即，注入物质不存在或以小于约1015/cm3，并且在一些情况下以小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3、小于约1010/cm3或更小的量存在)。根据某些实施例，物质不被注入到晶体管的源极和晶体管的栅极之间的区域的至少一部分中。在一些实施例中，物质不被注入到晶体管的漏极和晶体管的栅极之间的区域的至少一部分中。
在某些实施例中，在注入步骤之后，晶体管的源极与晶体管的漏极之间的沟道之下的衬底的至少一部分基本上没有注入物质(即，注入物质不存在或以小于约1015/cm3，并且在一些情况下以小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3、小于约1010/cm3或更小的量存在)。在一些实施例中，晶体管的源极与晶体管的栅极之间的区域之下的衬底的至少一部分基本上没有注入物质。例如，参照图3A-3B，在一些实施例中，区域340(其位于晶体管210的源极220与漏极230之间的区域之下，并且具有晶体管210的源极220与栅极240之间以及晶体管210的栅极240与漏极230之间的部分)基本上没有注入物质。
在一些实施例中，注入物质不被注入到晶体管的源电极的至少一部分与晶体管的漏电极的至少一部分之间的区域的至少一部分中。例如，在一些实施例中，注入物质不被注入到源极指状电极部分和漏极指状电极部分之间的区域的至少一部分中。例如，可以使用注入掩模来实现注入物质的这种布置。图3C是示出其中使用包括阻挡区域320(示出为虚线矩形内的阴影区域)的掩模以避免在晶体管(其可以对应于来自图2C-2E的半导体结构200C的晶体管210)的源极指状电极部分和漏极指状电极部分之间的多个区域中注入物质的实施例的俯视示意图。图3D是来自图3C的半导体结构200C的正视截面图，其截面沿着图3C所示的线3D截取。图3E是来自图3C的半导体结构200C的侧视截面图，其截面沿图3C所示的线3E截取。如图3D-3E所示，掩模300包括开口区域310，其允许注入物质315A穿过掩模；以及阻挡区域320，其抑制(或防止)注入物质315B穿过掩模300。因此，在一些实施例中，表面区域130内的寄生沟道的区域330(和/或III族氮化物材料区域120的区域331)暴露于注入物质，而III族氮化物材料区域120的区域335(该区域335可以包括2DEG区域)和表面区域130内的寄生沟道的区域340不暴露于注入物质。根据一些这样的实施例，在区域335(在一些实施例中，包括区域335内的2DEG区域)内的材料的结构被保留，而区域330内的自由载流子的数量被减少或消除。根据某些实施例，区域335内的2DEG被保留，而区域331内的2DEG被减少、消除或中断，并且区域330内的自由载流子的数量被减少或消除。
根据某些实施例，将注入物质注入到晶体管的源电极、栅电极和/或漏电极下面的衬底区域(例如，衬底表面区域)的至少一部分中。在一些实施例中，可以在晶体管的有源区的至少一部分(并且在一些实施例中，较大百分比(例如，至少约50％、至少约75％、或至少约90％))上抑制物质的注入，而将该物质注入到晶体管的源电极、漏电极和/或栅电极之下的一个或更多个区域中。例如，在一些实施例中，可以抑制在源电极和栅电极之间的至少一个衬底表面区域内和/或在栅电极和漏电极之间的至少一个衬底表面区域内注入物质，而在同时，可以将物质注入到源电极、栅电极和/或漏电极之下的至少一个衬底表面区域中。例如，可以使用注入掩模来实现这样的图案化注入。例如，在一些实施例中，注入掩模可以用于抑制在晶体管的有源区(并且在一些情况下，在晶体管的有源区的较大百分比)内注入物质，但是可以允许在源电极(例如，源电极焊盘)、栅电极(例如，栅电极焊盘)和/或漏电极(例如，漏电极焊盘)下的一个或更多个区域之下注入物质。
图3F是示出其中使用包括阻挡区域320(示出为虚线矩形内的阴影区域)的掩模以避免在半导体结构200C的晶体管210(其可以对应于来自图2C-2E的半导体结构200C的晶体管210)的有源区的大面积内注入的实施例的俯视示意图。图3G是来自图3F的半导体结构200C的正视截面图，其中，截面沿着图3F中所示的线3G截取。图3H是来自图3F的半导体结构200C的侧视截面图，截面沿着图3F中所示的线3H截取。在图3F-3H所示的示例性实施例中，基本上晶体管的整个有源区被掩蔽以防止物质注入有源区。然而，注入物质的注入可以发生在有源区外部(例如，在晶体管的场区域中，例如在源极、栅极和/或漏极焊盘之下；在晶体管的隔离区域中，和/或在晶体管和相邻晶体管之间的锯道中)。根据某些实施例，通过在晶体管的有源区外部注入，高电导率寄生沟道区域可以在晶体管的有源区中保持完整，而只有低电导率寄生沟道(或无寄生沟道)保持在有源区外部，这是由于进入衬底的表面区域的注入物质的相互作用。例如，如图3F-3H所示，掩模300包括开口区域310，其允许注入物质315A穿过掩模；以及阻挡区域320，其抑制(或防止)注入物质315B穿过掩模300。因此，在一些实施例中，表面区域130内的寄生沟道的区域330(和/或III族氮化物材料区域120的区域331)暴露于注入物质，而III族氮化物材料区域120的区域335(该区域335可以包括2DEG区域)和表面区域130内的寄生沟道的区域340不暴露于注入物质。根据一些这样的实施例，区域335内的材料的结构(在一些实施例中，包括区域335内的2DEG区域)被保留，而区域330内的自由载流子的数量被减少或消除。根据某些实施例，区域335内的2DEG被保留，而区域331内的2DEG被减少、消除或中断，并且区域330内的自由载流子的数量被减少或消除。
如上所述，在一些实施例中，可以将物质注入到半导体结构的场区域中以降低寄生沟道的电导率或消除寄生沟道。例如，这种注入方案可以用于消除晶体管的接触焊盘之下和/或半导体结构的相邻晶体管之间的高电导率寄生沟道。
在一些实施例中，半导体结构包括第一晶体管和与第一晶体管横向间隔开的第二晶体管。例如，参照图3I-3J，半导体结构390包括第一晶体管210-1和与第一晶体管210-1横向间隔开(即，沿着衬底110的横向维度197间隔开)的第二晶体管210-2。在某些实施例中，可以存在两个以上的晶体管。例如，在图3I-3J中，半导体结构390还包括与第一晶体管210-1和第二晶体管210-2横向间隔开的可选的第三晶体管210-3，以及与第一晶体管210-1、第二晶体管210-2和第三晶体管210-3横向间隔开的可选的第四晶体管210-4。在图3I-3J中，为了保持图的清晰，电极(例如，源电极、漏电极和栅电极)和电极之间的绝缘材料简单地示出为框362。因此，框362A、362B、362C和362D中的每一个可以包括以任何合适的配置(包括但不限于本文描述的配置中的任何一个)方式布置的源电极、栅电极、漏电极和/或一个或更多个介电层。
根据某些实施例，在注入步骤之后，第一晶体管和第二晶体管之间的衬底的表面区域的至少一部分具有至少约1019/cm3(或者在一些实施例中，至少约1020/cm3、至少约1021/cm3、至少约1022/cm3、至少约1023/cm3或更多)的浓度的注入物质。例如，参照图3J，在一些实施例中，第一晶体管210-1和第二晶体管210-2之间(和/或第二晶体管210-2和第三晶体管210-3之间，和/或第三晶体管210-3和第四晶体管210-4之间)的衬底110的表面区域130的区域330具有至少约1019/cm3的浓度的注入物质。根据某些实施例，在注入步骤之后，在第一晶体管和第二晶体管之间(和/或在第二晶体管和第三晶体管之间，和/或在第三晶体管和第四晶体管之间)的衬底的表面区域内存在注入物质可以降低衬底110的表面区域130内的寄生沟道区域的电导率，使得之前的高电导率寄生沟道区域变成低电导率寄生沟道区域或不再是寄生沟道区域。根据某些实施例，在注入步骤之后，第一晶体管和/或第二晶体管之下的衬底的表面区域的至少一部分基本上没有注入物质(即，注入物质不存在或以小于约1015/cm3并且在一些情况下以小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3、小于约1010/cm3或更低的量存在)。例如，参照图3J，在一些实施例中，第一晶体管210-1下的区域340可以基本上没有注入物质。在一些实施例中，第二晶体管210-2(和/或第三晶体管210-3和/或第四晶体管210-4)之下的区域340可以基本上没有注入物质。
根据某些实施例，在注入步骤之后，在第一晶体管与第二晶体管之间(和/或在第二晶体管与第三晶体管之间，和/或在第三晶体管与第四晶体管之间)的衬底的表面区域内存在注入物质可以降低衬底的表面区域内的寄生沟道区域的电导率，使得之前的高电导率寄生沟道区域变成低电导率寄生沟道区域(或者不再是寄生沟道区域)，而III族氮化物材料区域内的2DEG被减少、消除或中断。
图3K-3M是示出根据某些实施例的可以用于将一种或更多种物质注入到包括多个器件(例如，诸如FET等晶体管)的半导体结构中的示例性注入掩模的俯视示意图。晶体管可以在衬底的上表面横向间隔开，例如以阵列方式。例如，在图3K-3M中，晶体管210(包括晶体管210-1，210-2，210-3和210-4)以二维阵列布置。掩模可以包括多个阻挡区域，其可以抑制或防止物质注入到下方的半导体结构中。例如，在图3K-3M中，所示出的掩模包括阻挡区域320，其抑制或防止物质注入到区域320下面的半导体结构中。图3K包括与针对图3F描述的图案类似的图案，其针对衬底上的每个晶体管重复。图3L包括与针对图3C描述的图案类似的图案，其针对衬底上的每个晶体管重复。在某些实施例中，掩模可以被配置为使得这些开口区域覆盖被电极焊盘覆盖的衬底区域的较大百分比(例如，至少约80％、至少约90％、至少约95％或至少约99％)，并且阻挡区域覆盖剩余衬底的较大百分比(例如，至少约80％、至少约90％、至少约95％或至少约99％)。一个特定的示例在图3M中示出，其中掩模包括位于晶体管210的接触焊盘之上的开口区域310，以及覆盖衬底110的剩余部分的阻挡区域320。尽管3K-3M中的开口区域的形状基本上为矩形，但也可以使用其他形状(例如，圆形或基本圆形、六边形或大致六边形、平行四边形等)的掩模开口。
某些实施例包括将第一物质和第二物质注入到半导体结构中。根据某些这样的实施例，第一物质和第二物质可以以不同的深度注入到半导体结构中。这可以例如产生如下半导体结构，其中第一物质以第一深度注入(例如，衬底的表面区域内)，并且第二物质存在于不同的深度处(例如，III族氮化物材料区域内，例如2DEG区域内)。
根据某些实施例，第一注入物质和第二注入物质在组成上不同。在一些实施例中，注入到半导体结构中的第一物质可以具有小于5的相对原子质量。相对原子质量小于5的物质可以是原子(例如原子氦(He))、离子(例如氢阳离子(H+))或分子(例如分子氢(H2))。在某些实施例中，可以注入相对原子质量小于5的一种以上的第一物质。在一些实施例中，注入到半导体结构中的第二物质可以是p型掺杂物(例如硼、铝、镓和/或铟)或n型掺杂物(例如氮、氧、磷和/或砷)。
在一些实施例中，将第一物质注入到半导体结构的衬底中，例如注入到衬底的表面区域(例如图中的表面区域130)中。在一些这样的实施例中，第一注入物质以在衬底的至少一个横向维度上(并且在一些实施例中，在衬底的两个横向维度上)空间限定的第一图案布置在衬底内(例如，在衬底的表面区域内)。上面描述了各种这样的图案，例如针对图3A-3J。在一些实施例中，在注入第一物质的过程中，第一物质的至少一部分通过III族氮化物材料区域注入。例如，参照图3A-3B，在一些实施例中，第一物质通过III族氮化物材料区域120注入到衬底110的表面区域130中(例如，表面区域130的区域330中)。类似地，参照图3D-3E和3G-3H，在一些实施例中，第一物质通过III族氮化物材料区域120注入到衬底110的表面区域130中(例如，表面区域130的区域330中)。
根据某些实施方式，在第一物质被注入之后，第一物质以至少约1019/cm3(或者在一些实施例中，至少约1020/cm3、至少约1021/cm3、至少约1022/cm3、至少约1023/cm3或更高)的浓度存在于衬底的表面区域的至少一部分内。例如，参照图3A-3B，在一些实施例中，在通过III族氮化物材料区域120将第一物质注入到衬底110的表面区域130中(例如，表面区域130的区域330中)之后，表面区域130内(例如表面区域130的区域330内)的第一物质的浓度可以是至少约1019/cm3。作为另一个示例，参照图3D-3E和3G-3H，在一些实施例中，在通过III族氮化物材料区域120将第一物质注入到衬底110的表面区域130中(例如，表面区域130的区域330中)之后，表面区域130内(例如，表面区域130的区域330内)的第一物质的浓度可以为至少约1019/cm3。
在一些实施例中，在注入第一物质之后，衬底的表面区域的至少第二部分基本上没有第一注入物质(即，第一注入物质不存在或以小于约1015/cm3并且在一些情况下以小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3、小于约1010/cm3或更低的量存在)。例如，参照图3A-3B，在一些实施例中，在通过III族氮化物材料区域120将第一物质注入到衬底110的表面区域130中(例如，表面区域130的区域330中)之后，衬底110的表面区域130的区域340可以基本上没有第一注入物质。作为另一个示例，根据某些实施例，参照图3D-3E和3G-3H，在通过III族氮化物材料区域120将第一物质注入到衬底110的表面区域130中(例如，表面区域130的区域330中)之后，衬底110的表面区域130的区域340可以基本上没有第一注入物质。
根据某些实施例，在注入第一物质之后，III族氮化物材料区域基本上没有第一物质(即，第一物质不存在或以小于约1015/cm3，在一些情况下，以小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3、小于约1010/cm3或更低的量存在)。例如，参照图3A-3B，在一些实施例中，在通过III族氮化物材料区域120将第一物质注入到衬底110的表面区域130中(例如，表面区域130的区域330中)之后，III族氮化物材料区域120可以基本上没有第一种注入物质。作为另一个示例，参照图3D-3E和3G-3H，根据某些实施例，在通过III族氮化物材料区域120将第一物质注入衬底110的表面区域130中(例如，表面区域130的区域330中)之后，III族氮化物材料区域120可以基本上没有第一种注入物质。在一些这样的实施例中，III族氮化物材料区域包括2DEG区域，并且该2DEG区域(例如，在第一物质被注入之后)基本上没有第一注入物质。例如，参照图3A-3B，在一些实施例中，III族氮化物材料区域120包括2DEG区域，并且在通过III族氮化物材料区域120将第一物质注入到衬底110的表面区域130中(例如，表面区域130的区域330中)之后，该2DEG区域可以基本上没有第一注入物质。作为另一个示例，参照图3D-3E和3G-3H，根据某些实施例，III族氮化物材料区域120包括2DEG区域，并且在通过III族氮化物材料区域120将第一物质注入到衬底110的表面区域130中(例如，表面区域130的区域330中)之后，2DEG区域可以基本上没有第一注入物质。
在某些实施例中，将第二物质注入到半导体结构的III族氮化物材料区域中。根据某些实施例，第二注入物质可以以在衬底的至少一个横向维度上(并且在一些实施例中，在两个横向维度上)空间限定的第二图案布置在III族氮化物材料区域内。第二注入物质也可以布置在III族氮化物材料区域内，使得该第二物质形成在III族氮化物材料区域的至少一个横向维度(并且在一些实施例中，在两个横向维度)上空间限定的图案。
根据一些实施例，第一注入物质可以用于在半导体结构内的寄生沟道区域中形成空间限定的注入图案，并且第二注入物质可以用于在半导体结构内的III族氮化物材料区域(例如III族氮化物材料区域内的2DEG区域)中形成空间限定的注入图案。在一些这样的实施例中，第一注入物质可以用于降低或消除衬底的表面区域内的寄生沟道的某些区域的电导率(例如，如上所述)。在一些这样的实施例中，第二注入物质可以用于降低或消除半导体结构的III族氮化物材料区域内的2DEG区域的某些部分的电导率。在一些实施例中，第二注入物质可以用作制造工艺中的注入隔离步骤(例如，除了刻蚀隔离步骤之外或代替刻蚀隔离步骤)。在一些实施例中，可以使用第二注入物质来增强来自器件的源电极和/或漏电极以及2DEG和/或沟道层的欧姆接触。在一些这样的实施例中，注入物质可以是诸如硅或锗的n型掺杂物。
这种图案化注入的示例在图3A中示出。在图3A中，可以执行可选的第二注入步骤，其中第二物质(例如，高能量的硼或氮，用于破坏III族氮化物晶格并且破坏2DEG)被注入到半导体结构200A的区域331中。在一些这样的实施例中，半导体结构既包括第一注入物质，以降低或消除衬底的图案化或选定区域中(例如，衬底的表面区域的选定区域中)的寄生沟道的电导率，以及包括第二注入物质，以降低或消除III族氮化物材料区域中的2DEG区域的图案化或选定区域的电导率。根据某些(但是不一定是全部)实施例，以这种方式注入多种物质可能是有利的，例如在当在半导体结构的场区域中使用注入隔离以将一个器件(例如，晶体管)与另一个器件(例如，晶体管)电隔离时以及当注入物质还被用于消除或减少已有的寄生沟道的影响时的某些情况下。示出了以不同深度注入多种物质的另一个示例在图3B和3H中示出。在图3B和3H中，可以执行可选的第二注入步骤，其中第二物质被注入到半导体结构200A的区域331中。
在某些实施例中，半导体器件可以包括其中例如已经通过注入第二物质(例如，硼或氮)降低或消除了2DEG区域的电导率的区域。在一些这样的实施例中，半导体器件还可以包括其中寄生沟道的电导率已经被降低或消除的区域，该区域位于其中已经降低或消除了2DEG区域的电导率的区域之下。例如，参照图3A-3B，在某些实施例中，半导体结构200可以包括区域331，其中III族氮化物材料区域120内的2DEG区域的电导率已经被降低、中断或消除(例如，通过注入第二物质)和位于区域331之下的区域330，其中寄生沟道的电导率已经被降低(或甚至消除)。在一些这样的实施例中，区域331具有一定浓度的寄生物质(例如Ga、Al等)和一定浓度的第一注入物质(例如，相对原子质量小于5的物质)。在一些实施例中，半导体器件还可以包括具有高电导率2DEG的区域和位于高电导率2DEG区域之下并且具有高电导率寄生沟道的区域。例如，参照图3A-3B，在一些实施例中，半导体器件可以具有包括高电导率2DEG的区域335，以及形成在区域335之下的区域340，区域340包括高电导率寄生沟道(例如，由于较高浓度的一种或更多种寄生物质(例如Ga、Al等))。
根据某些实施方式，相对于在注入第二物质之前的2DEG的电导率，第二物质的注入可以将2DEG的电导率降低至少约5％、至少约10％、至少约25％、至少约50％、至少约75％、至少约90％、至少约95％、至少约99％或更多。
例如，可以使用注入掩模来实现第二物质的图案化注入。如在图3A、3B和3G中所示的，使用用于图案化第一物质的注入的相同注入掩模300将第二物质注入到区域331中。在其他实施例中，可以使用不同于第一注入掩模的第二注入掩模来实现第二物质的注入。例如，在使用图3C所示的注入掩模来注入第一物质的某些实施例中，可以使用不同的注入掩模来注入第二物质(例如，以避免在晶体管的有源区内注入第二物质)。作为一个示例，在一些实施例中，图3C所示的掩膜可以用于注入第一物质并且图3F中所述的掩膜可以用于注入第二物质。
在一些实施例中，被注入第二物质的III族氮化物材料区域可以包括2DEG区域。在一些这样的实施例中，可以将第二注入物质注入III族氮化物材料区域的2DEG区域内。在一些这样的实施例中，在将第二物质注入2DEG区域之后，第二注入物质形成在2DEG区域的至少一个横向维度(并且在一些实施例中，在2DEG区域的两个横向维度)上空间限定的图案。
在一些实施例中，III族氮化物材料区域内的第二注入物质的浓度较高。例如，在一些情况下，在将第二物质注入到半导体结构中之后，第二物质以至少约1016/cm3(和/或，在一些实施例中，以至少约1017/cm3、至少约1018/cm3、至少约1019/cm3、至少约1020/cm3或者更高)的浓度存在于III族氮化物材料区域的至少一部分内(例如，III族氮化物材料的2DEG区域的至少一部分内)。参照图3A-3B，例如，在一些实施例中，在将第二物质注入到III族氮化物材料区域120中之后，III族氮化物材料区域120内(例如III族氮化物材料区域120的区域331内)的第二物质的浓度可以是至少约1016/cm3。作为另一个示例，参照图3G，在一些实施例中，在将第二物质注入III族氮化物材料区域120中之后，表面区域130内(例如，III族氮化物材料区域120的区域331内)的第二物质的浓度可以是至少约1016/cm3。
在一些实施例中，在注入第二物质之后，III族氮化物材料区域的至少第二部分基本上没有第二注入物质(即，第二注入物质不存在或以小于约1015/cm3并且在一些情况下以小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3、小于约1010/cm3或更低的量存在)。参照图3A-3B，例如，在一些实施例中，在第二物质注入到III族氮化物材料区域120中之后，III族氮化物材料区域120的区域335可以基本上没有第二注入物质。作为另一个示例，参照图图3G，在一些实施例中，在第二物质注入到III族氮化物材料区域120中之后，III族氮化物材料区域120的区域335可以基本上没有第二注入物质。根据某些实施例，第一和第二物质可以被注入包括位于衬底之上的晶体管(例如，FET)的半导体结构中。根据一些这样的实施例，在将第一物质注入到半导体结构中之后，位于晶体管的源极和晶体管的漏极之间的沟道之下的衬底的至少一部分基本上没有第一注入物质(即，第一注入物质不存在或以小于约1015/cm3并且在一些情况下以小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3、小于约1010/cm3或更低的量存在)。例如，参照图3A-3B，在一些实施例中，在第一物质被注入之后(例如，使用图3A-3B所示的掩模300)，区域335和340可以基本上没有第一注入物质。作为另一个示例，参照图3E和图3G，在一些实施例中，在第一物质被注入之后，区域335和340可以基本上没有第一注入物质。在一些这样的实施例中，在第二物质被注入之后，在晶体管的源极与晶体管的漏极之间的沟道之下的III族氮化物材料区域的至少一部分基本上没有第二注入物质(即，第二物质不存在或者以小于约1015/cm3并且在一些情况下以小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3、小于约1010/cm3或更低的量存在)。例如，参照图3A-3B，在一些实施例中，在注入第二物质之后，区域335和340可以基本上没有第二注入物质。作为另一个示例，参照图3E和图3G，在一些实施例中，在第二物质被注入之后，区域335和340可以基本上没有第二注入物质。
在一些实施例中，第一和/或第二物质可以被注入到包括多个晶体管的半导体结构中的第一和第二晶体管之间。例如，如上所述，在一些实施例中，半导体结构包括位于衬底之上的第一晶体管和位于衬底之上并与第一晶体管横向间隔开的第二晶体管。在一些这样的实施例中，在注入第一物质之后，第一晶体管和第二晶体管之间的衬底的表面区域的一部分具有至少约1019/cm3(或者在一些实施例中，至少约1020/cm3、至少约1021/cm3、至少约1022/cm3、至少约1023/cm3或更高)的浓度的第一注入物质。例如，参照图3J，在一些实施例中，在第一物质被注入之后，第一晶体管210-1和第二晶体管210-2之间的衬底110的表面区域130的区域330具有至少约1019/cm3的浓度的第一注入物质。在一些实施例中，第二晶体管210-2与第三晶体管210-3之间的区域330和/或第三晶体管210-3与第四晶体管210-4之间的区域330具有至少约1019/cm3的浓度的第一注入物质。
在一些这样的实施例中，在注入第二物质之后，第一晶体管和第二晶体管之间的III族氮化物材料区域的一部分具有至少约1016/cm3(或者在一些实施例中，至少约1017/cm3、至少约1018/cm3、至少约1019/cm3、至少约1020/cm3或更高)的浓度的第二注入物质。根据一些实施例，可以注入第二物质，使得第一晶体管和第二晶体管之间的2DEG区域的一部分具有至少约1016/cm3(或者在一些实施例中，至少约1017/cm3、至少约1018/cm3、至少约1019/cm3、至少约1020/cm3或更高)的浓度的第二注入物质。例如，参照图3J，在一些实施例中，在第二物质被注入之后，第一晶体管210-1和第二晶体管210-2之间的III族氮化物材料区域120的区域331(其可以包括第一晶体管210-1和第二晶体管210-2之间的2DEG区域191的一部分)具有至少约1016/cm3的浓度的第二注入物质。在一些实施例中，第二晶体管210-2和第三晶体管210-3之间的区域331和/或第三晶体管210-3和第四晶体管210-4之间的区域331(其分别可以包括第二晶体管210-2和第三晶体管210-3之间和/或第三晶体管210-3和第四晶体管210-4之间的2DEG区域191的部分)具有至少约1016/cm3的浓度的第二注入物质。
根据某些实施例，可以注入第二物质，使得它围绕半导体结构的至少一个晶体管。作为一个示例，在一些实施例中，可以使用类似于图3K中所示的掩模的注入掩模来图案化第二物质的注入。在一些这样的情况下，当在开口区域310中注入第二物质时，第二注入物质可以围绕位于衬底110之上的晶体管210中的每一个。
基于本说明书提供的指导，本领域普通技术人员将能够选择适当的注入条件来实现期望的注入图案。当在半导体结构内以不同深度注入多种物质时，在一些情况下，可以使用不同的注入条件(例如，剂量、能量、和/或注入物质)来执行每个注入步骤。例如，在一些情况下，用于注入第一物质(例如，具有小于5的原子质量)以降低或消除已有的寄生沟道的电导率的条件(例如，剂量，能量等)可以不同于用于注入第二物质(例如，p型掺杂物或n型掺杂物)或引入氮空位以降低或消除III族氮化物材料器件区域的2DEG区域的电导率)的条件(例如，剂量，能量等)。在某些情况下，这种差异可能是(至少部分地)由于寄生沟道和2DEG区域处于不同深度。例如，寄生沟道可以位于较深的位置(例如，在衬底的表面135以下2～5微米或更多)，而2DEG区域可以较浅。
根据某些实施例，第一和/或第二物质的图案化注入可以使得形成在半导体结构的一部分上横向限定的至少一个p-n结。
例如，根据某些实施例，将第一物质图案化注入到衬底的表面区域中可以形成在衬底的表面区域上横向限定的p-n结。参照图3A，衬底110的表面区域130可能具有原始掺杂分布(例如，n型或p型)。在一些情况下，III族氮化物材料区域120的形成可导致一种或更多种掺杂物(例如，Ga、In、As、N等)扩散到衬底110中，导致表面区域130的掺杂类型改变(例如，从n型区域变成p型区域，或从p型区域变成n型区域)。在一些实施例中，将第一物质图案化注入到表面区域130的区域330中可能导致区域330的掺杂类型再次改变(例如，从n型变成p型或从p型变成n型)。在一些这样的实施例中，由于未暴露于第一注入物质，区域340在寄生物质扩散到表面区域130中之后，保持了已存在的掺杂类型。在一些这样的实施例中，区域330与区域340形成p-n结。
作为另一个示例，根据某些实施例，将第二物质图案化注入到III族氮化物材料区域中(例如，III族氮化物材料区域的2DEG区域中)可以形成在半导体结构的III族氮化物材料区域上横向限定(例如，在III族氮化物材料区域内的2DEG区域上横向限定)的p-n结。参照图3A，例如，III族氮化物材料区域120可以具有原始掺杂分布(例如，n型或p型)。在一些实施例中，将第二物质图案化注入III族氮化物材料区域120的区域331中可以使得区域331的掺杂类型改变(例如，从p型变成为n型，或者从n型变成p型)。在一些这样的实施例中，由于未暴露于第二注入物质，区域335在形成III族氮化物材料区域之后，保持了已存在的掺杂类型。在一些这样的实施例中，区域331与区域335形成p-n结。
根据某些实施例，可以使用一种或更多种反掺杂物来抵消半导体结构的寄生区域内的掺杂物的电子效应。根据一些这样的实施例，可以执行反掺杂以降低半导体结构的寄生区域内的自由载流子浓度。
因此，某些实施例包括将反掺杂物注入到半导体结构中，使得反掺杂物的浓度分布与衬底内存在的第二掺杂物的浓度分布基本匹配。通常，当第一和第二掺杂类型都存在于衬底中时，第一掺杂类型的浓度分布与区域内(例如衬底内)的第二掺杂类型的浓度分布匹配，并且该区域的厚度上(例如衬底的厚度上)的最大自由载流子浓度小于约1017/cm3。在一些实施例中，第一掺杂类型的浓度分布与区域内(例如，衬底内)的第二掺杂类型的浓度分布匹配，使得该区域的厚度(例如，衬底的厚度)上的最大自由载流子浓度小于约1016/cm3、小于约1015/cm3、小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3或小于约1010/cm3。本领域普通技术人员将理解，当确定n型掺杂物浓度分布时，所有n型掺杂物的贡献被整体考虑。因此，当存在多种n型掺杂物时，n型掺杂物的浓度分布对应于当在衬底的厚度上对所有n型掺杂物的浓度求和时产生的分布。类似地，当确定p型掺杂物的浓度分布时，所有p型掺杂物的贡献被整体考虑。因此，当存在多种p型掺杂物时，p型掺杂物的浓度分布对应于当在衬底的厚度上对所有p型掺杂物的浓度求和时产生的分布。
最初存在于衬底的寄生沟道中的反掺杂物和第二掺杂物可以是相反的类型。例如，在一些实施例中，寄生沟道包括p型掺杂物(例如，Al和/或Ga)，并且反掺杂物包括n型掺杂物(例如，As和/或P)。在某些实施例中，寄生沟道包括n型掺杂物(例如，As和/或P)，并且反掺杂物包括p型掺杂物(例如Al和/或Ga)。
本领域普通技术人员熟悉可以用于执行反掺杂的各种系统和方法。例如，反掺杂可以通过在衬底之上(例如异位)生长反掺杂层(例如，反掺杂外延层)来执行。例如，还可以通过将反掺杂物注入(或扩散)到衬底的表面(例如图中的衬底110的表面135)中来执行反掺杂。作为又一示例，反掺杂可以通过使用高能量注入反掺杂物来执行(例如，使得衬底的表面区域变得不导电)。
某些实施例涉及包含具有浓度分布基本匹配的多种掺杂物的衬底的半导体结构。例如，可以使用上述的反掺杂方法来形成这样的结构。根据某些实施例，半导体结构(例如，本文其他地方描述的任何半导体结构)的衬底包括具有第一浓度分布的p型掺杂物，以及具有与第一浓度分布基本匹配的第二浓度分布的n型掺杂物。该n型掺杂物可以是例如As和/或P。该p型掺杂物可以是例如Al和/或Ga。
根据其中反掺杂物被注入衬底的某些实施例，衬底还可以包括较高峰值浓度的III族物质(例如，Al、Ga、In、Tl和B)。根据一些实施例，较高峰值浓度的III族物质可以在注入步骤之前存在。在某些实施例中，较高峰值浓度的III族物质可以在注入步骤之后存在。在一些实施例中，反掺杂物的存在可以降低III族物质的电导率，从而抑制高电导率寄生沟道的形成。在反掺杂物被注入到衬底中的一些实施例中，衬底中III族物质的浓度之和的峰值(例如，衬底中的Al、Ga、In、Tl和B的浓度之和的峰值)为至少约1017/cm3、至少约1018/cm3、至少约1019/cm3、至少约1020/cm3、至少约1021/cm3、至少约1022/cm3或者至少约1023/cm3。在反掺杂物被注入衬底中的一些实施例中，衬底中Al、Ga和In的浓度之和的峰值为至少约1017/cm3、至少约1018/cm3、至少约1019/cm3、至少约1020/cm3、至少约1021/cm3、至少约1022/cm3或至少约1023/cm3。在反掺杂物被注入衬底的一些实施例中，衬底中Al、Ga和/或In的峰值浓度为至少约1017/cm3、至少约1018/cm3、至少约1019/cm3、至少约1020/cm3、至少约1021/cm3、至少约1022/cm3或至少约1023/cm3。
在一些实施例中，衬底在注入反掺杂物之前包括高电导率寄生沟道，并且在注入反掺杂物之后包括低电导率寄生沟道(或无寄生沟道)。在一些实施例中，在注入反掺杂物之前和/或之后，衬底的体区域具有比衬底的上表面区域更低的峰值自由载流子浓度。在一些实施例中，在注入反掺杂物之前和/或之后，衬底的体区域以第一自由载流子类型掺杂，并且上表面区域以第二自由载流子类型(例如，诸如Al、Ga、In和/或T1等III族物质)掺杂。根据某些实施例，在注入反掺杂物之前和/或之后，体区域中的峰值自由载流子浓度小于约1013/cm3、小于约1012/cm3、小于约1011/cm3、小于约1010/cm3或小于约109/cm3。
根据某些实施例，能够与源自衬底外部位置的物质(在本文中也称为“外部物质”)反应的一种或更多种活性物质被加入到衬底(例如，加入到衬底的表面区域，其可以是硅层的全部或部分)中。衬底内的活性物质可以通过例如与扩散到或以其他方式传输到衬底中(例如，在III族氮化物材料区域的生长期间)的一种或更多种外部物质反应来抑制(或防止)在衬底内(例如，在衬底的表面区域内)形成寄生沟道。在一些这样的实施例中，活性物质的存在确保了衬底内(例如，衬底的表面区域内)的峰值自由载流子浓度保持低于在不存在活性物质但其他条件相同时的峰值自由载流子浓度。
因此，某些本发明的方法包括在衬底的表面之上形成III族氮化物材料区域，使得在形成III族氮化物材料区域期间，衬底内(例如，衬底的表面区域内)的活性物质与接触衬底的外部物质的至少一部分反应。例如，参照图1A-图1B，在一些实施例中，在时间(在该时间期间形成III族氮化物材料区域120的至少一部分)的至少一部分期间，衬底110内(例如，衬底110的表面区域130内)的活性物质可以与衬底110外部的物质反应。在一些这样的实施例中，表面区域130内的寄生沟道内的自由载流子浓度可以保持较低。在某些实施例中，甚至可以从衬底110完全消除表面区域130内的寄生沟道。
可以使用能够与源自衬底外部位置的物质反应的各种活性物质。一般地，这种物质是非硅物质。活性物质可以是分子或原子的，并且可以带电或不带电。在一些实施例中，能够与外部物质反应的物质包括氧(例如O2、O+)、氮(例如N2)、碳、铜(例如金属形式)和/或铁(例如金属形式)。根据某些实施例，能够与外部物质反应的物质包括O+。在一些实施例中，能够与外部物质反应的活性物质包括氧，并且在时间(在该时间期间形成III族氮化物材料区域)的至少一部分期间，氧使得扩散到衬底中的外部物质氧化。
在一些实施例中，能够与衬底外部的物质反应的活性物质可以在III族氮化物材料区域生长步骤之前形成在衬底中。用于在衬底中形成这种区域的合适工艺是本领域普通技术人员已知的。例如，在一些实施例中，可以通过在衬底之上(例如异位)生长包含活性物质的层来在衬底中形成活性物质。在某些实施例中，可以通过将活性物质注入(或扩散)到衬底的表面(例如图中的衬底110的表面135)中来在衬底中形成活性物质。作为又一个示例，可以通过使用高能量注入活性物质来在衬底中形成活性物质。
衬底外部的物质(活性物质与之反应)可能来自各种源。在一些情况下，例如，衬底外部的物质，在被引入在其中放置有衬底的反应室之后，但在衬底上形成III族氮化物材料区域之前，可以积聚在衬底表面上(或上层/区域)。例如，衬底外部的物质可以是源自供给反应器的反应物的污染物。衬底外部的物质也可以是源自反应器外部的非反应物源的污染物。例如，在一些实施例中，衬底外部的物质可以在衬底被引入反应器之前在衬底(或上层)上积聚并且可以在衬底被引入反应器时伴随衬底。在某些情况下，衬底外部的物质可以在衬底插入反应器之前存在于反应器内。例如，在一些情况下，衬底外部的物质可以是形成在其中生长III族氮化物材料区域的反应器的一部分的物质(例如，Fe、Ni和/或Cr等金属)。作为另一个示例，在一些情况下，衬底外部的物质可以是在衬底插入反应器之前存在的反应器内的污染物。在更进一步的情况下，衬底外部的物质可以是先前反应过程剩余的残余反应物。在某些实施例中，外部物质是III族氮化物材料的前体的全部或部分。在一些实施例中，衬底外部的物质是有机物质(例如III族氮化物材料的反应前体的有机组分)。在一些实施例中，衬底外部的物质也可以是III族元素(例如，Ga、In和/或Al)。任一种或所有上述衬底外部的物质的组合也是可能的。
某些实施例涉及包括含有至少一种活性物质的衬底的半导体结构。当活性物质存在于衬底(例如衬底的表面区域)中时，可以与外部物质偶联(即，与源自衬底外部的物质偶联)，或者可以是能够与衬底外部的物质(例如，上述外部物质中的任一种)反应的。在一些实施例中，偶联至外部物质或能够与外部物质反应的活性物质在衬底内(例如，衬底的表面区域内)的浓度为至少约1019/cm3(或至少约1020/cm3、至少约1021/cm3、至少约1022/cm3、至少约1023/cm3或更高)。可以使用本领域普通技术人员已知的标准技术(包括次级离子质谱法(SIMS))来测量(偶联到外部物质或者能够与外部物质反应的)活性物质的浓度。
根据其中衬底中包括活性物质的某些实施例，例如，在生长III族氮化物区域和/或形成晶体管之后，衬底也可以包括较低峰值浓度的III族物质(例如，Al、Ga、In、Tl和B)。在一些这样的实施例中，一种或更多种活性物质可以与III族物质反应，抑制III族物质在衬底中的积聚。在衬底中包括活性物质的一些实施例中，衬底中III族物质的浓度之和的峰值(例如，衬底中Al、Ga、In、Tl和B的浓度之和的峰值)小于约1017/cm3、小于约1016/cm3、小于约1015/cm3、小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3或小于约1010/cm3(例如，在形成III族氮化物区域之后和/或在形成晶体管之后)。在衬底中包括活性物质的一些实施例中，衬底中的Al、Ga和In的浓度之和的峰值小于约1017/cm3、小于约1016/cm3、小于约1015/cm3、小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3或小于约1010/cm3(例如，在形成III族氮化物区域之后和/或在形成晶体管之后)。在衬底中包括活性物质的一些实施例中，衬底中Al、Ga和/或In的峰值浓度小于约1017/cm3、小于约1016/cm3、小于约1015/cm3、小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3或小于约1010/cm3(例如，在形成III族氮化物区域之后和/或形成晶体管之后)。
如上所述，某些实施例涉及其中使用扩散势垒区域来抑制或防止材料扩散的方法(和相关结构)，材料扩散增加了衬底的电导率，增加的电导率可能导致形成高电导率寄生沟道。掺杂物和/或其他物质通常可以在积聚在衬底表面上之后或者在积聚在衬底上面的层(掺杂物也可以扩散通过该层)的表面上之后扩散到衬底中。因此，如下面进一步描述的那样，某些方法可以包括形成了抑制或防止掺杂物或其他物质扩散到衬底中的一个或更多个层。
根据半导体结构中包括扩散势垒区域的某些实施例，例如，在生长III族氮化物区域之后和/或形成晶体管之后，衬底也可以包括较低峰值浓度的III族物质(例如，Al、Ga、In、Tl和B)。在一些这样的实施例中，扩散势垒区域可以抑制或防止III族物质扩散到衬底中，由此抑制III族物质在衬底中的累积。
在半导体结构中包括扩散势垒区域的一些实施例中，衬底中的III族物质的浓度之和的峰值(例如，衬底中的Al、Ga、In、Tl和B的浓度之和的峰值)小于约1017/cm3、小于约1016/cm3、小于约1015/cm3、小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3或小于约1010/cm3(例如，在形成III族氮化物区域之后和/或形成晶体管之后)。在半导体结构中包括扩散势垒区域的一些实施例中，衬底中Al、Ga和In的浓度之和的峰值小于约1017/cm3、小于约1016/cm3、小于约1015/cm3、小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3或小于约1010/cm3(例如，在形成III族氮化物区域之后和/或形成晶体管之后)。在半导体结构中包括扩散势垒区域的一些实施例中，衬底中Al、Ga和/或In的峰值浓度小于约1017/cm3、小于约1016/cm3、小于约1015/cm3、小于约1014/cm3、小于约1013/cm3、小于约1012/cm3、小于约1011/cm3或小于约1010/cm3(例如，在形成III族氮化物区域和/或形成晶体管之后)。
根据某些实施例，在随后的在衬底之上形成III族氮化物材料区域的步骤期间，扩散势垒层可以抑制或防止在衬底中形成寄生沟道。例如，一些实施例包括在其上已经设置(例如形成)扩散势垒区域的衬底之上形成III族氮化物材料区域。根据一些这样的实施例，在扩散势垒区域之上形成III族氮化物材料区域之后，其上形成有III族氮化物材料的衬底的表面区域包括低电导率寄生沟道，或者表面区域(和/或衬底的其余部分)没有寄生沟道。这可以使得形成包括设置在衬底之上的III族氮化物材料区域的半导体器件，其中，衬底没有寄生沟道或者仅包括低电导率寄生沟道(例如，在其上形成有III族氮化物材料区域的表面区域中)。例如，参照图1B，在一些实施例中，在扩散势垒区域140之上形成III族氮化物材料区域120之后，其上形成有III族氮化物材料区域120的衬底110的表面区域130包括低电导率寄生沟道，或者表面区域130(和/或衬底110的其余部分)没有寄生沟道。
在一些实施例中，扩散势垒区域可以包括单晶扩散势垒层。在一些实施例中，扩散势垒区域包括外延层。
根据某些实施例，扩散势垒区域包括AlN区域。在一些这样的实施例中，扩散势垒层包括位于衬底之上的低温AlN区域和位于衬底之上的高温AlN区域。例如，在图1C所示的实施例中，扩散势垒区域140包括低温AlN区域140A(其可以位于衬底110之上)。此外，扩散势垒区域140包括高温AlN区域140B(其可以位于衬底110之上并且在低温AlN区域140A之上)。此外，如图1B所示，半导体结构100B包括III族氮化物材料区域120，该III族氮化物材料区域120可以位于低温AlN区域140A之上和高温AlN区域140B之上(当扩散势垒区域140包括这样的层时)。尽管结合图1C图示和描述了多层AlN扩散势垒区域，但应该理解的是，这种扩散势垒区域可以用在附图中所示的任何一个扩散势垒区域140中。
本领域普通技术人员将能够确定在低温(例如，低于约950℃的温度)还是高温(例如约950℃或更高的温度)下形成特定的AlN区域。低温AlN区域通常呈现相对粗糙的形态，通常包括三维表面结构。这种低温AlN区域可以包括三角形和/或圆柱形截面的突起。另一方面，高温AlN区域通常具有更平滑的形态并形成二维梯级表面。根据某些实施例，可以先形成低温AlN区域，然后可以形成高温AlN区域。在一些这样的实施例中，低温AlN区域不适合于氮化镓材料生长，并且高温AlN区域可以用于为随后的氮化镓材料生长提供合适的衬底。使用低温和高温AlN成核双层的另一个结果是两层内存在的杂质水平(例如碳杂质浓度)的变化。通常，较高生长温度的AlN层包含较低的碳杂质水平，而较低生长温度AlN包含较高的碳杂质水平。因此，在某些情况下，如果对AlN层使用两种不同的生长温度，则将存在两个不同的碳杂质水平。因此，在一些实施例中，半导体结构包括具有第一杂质(例如，碳杂质)水平的第一AlN层和具有不同于第一杂质水平的第二杂质(例如，碳杂质)水平(例如，相对于第一AlN层中的杂质水平，至少约2at％不同、至少约5at％不同或更多)的第二AlN层。
某些实施例涉及用于形成包括多个AlN区域的半导体结构的本发明方法。根据某些实施例，在衬底之上形成第一AlN区域，其中形成该第一AlN区域的环境的温度低于约950℃(例如，约700℃至约950℃)。一些实施例包括在衬底之上形成第二AlN区域，其中形成第二AlN区域的环境温度为至少约950℃(例如约950℃至约1150℃)。某些这样的实施例包括在第一AlN区域之上和第二AlN材料区域之上形成III族氮化物材料区域。
在一些实施例中，先形成低温AlN区域，并且在形成低温AlN区域之后形成高温AlN区域。例如，参照图1C，在一些实施例中，在衬底110之上形成低温AlN区域140A，随后，在衬底110之上和低温AlN区域140A之上形成高温AlN区域140B。在一些这样的实施例中，随后形成III族氮化物材料区域。例如，在图1C中，在衬底110之上已经形成低温AlN区域140A和高温AlN区域140B之后，可以在衬底110之上形成III族氮化物材料区域120。
在某些实施例中，先形成高温AlN区域，并且在形成高温AlN区域之后形成低温AlN区域。在这样的实施例中，高温AlN区域可以位于衬底之上，并且低温AlN区域可以位于衬底和高温AlN区域之上。
在某些实施例中，该器件包括衬底和III族氮化物材料成核层之间的非结晶或非单晶的氮化硅基或氮化铝基层。在一些这样的实施例中，非结晶或非单晶层可以由SixNy和/或AlxSi(1-x)N形成，并且可以可选地包含一种或更多种另外的元素(例如氧)。根据一些实施例，非结晶或非单晶层可以是相对薄的。例如，在一些实施例中，非结晶或非单晶层可以具有小于约30埃、小于约20埃或小于约10埃的厚度(和/或在一些实施例中，厚度低至5埃或以下)。使用相对薄的层可以允许避免破坏用于执行异质外延III族氮化物材料生长的外延模板。
在一些实施例中，非结晶或非单晶氮化硅基或氮化铝基层可以是非结晶的。在某些实施例中，非结晶或非单晶氮化硅基或氮化铝基层可以直接形成在衬底(例如，衬底的硅部分)上。在一些这样的实施例中，可以通过对硅衬底的上表面进行氮化来形成非结晶或非单晶氮化硅基或氮化铝基层。在氮化过程中，氮与硅衬底的上表面区域反应以形成氮化硅基层。可以通过在升高的温度下将硅衬底暴露于氮的气态源来对上表面进行氮化。例如，可以将氨引入其中放置有硅衬底的工艺室中。工艺室中的温度可以为大约1000℃至大约1100℃，并且压力可以为大约20托至大约40托(在一些情况下，大约30托)。氮和硅衬底之间的反应可以进行选定的反应时间以产生具有期望厚度的层。应该理解，可以使用其他工艺来形成氮化硅基层，包括使用分离的氮源和硅源的工艺(例如CVD工艺)。
根据某些实施例，扩散势垒区域包括包含稀土氧化物和/或稀土氮化物的层。类别“稀土氧化物和/或稀土氮化物”包括稀土氧化物、稀土氮化物以及稀土氧化物和稀土氮化物的组合(例如稀土氮氧化物)。在一些实施例中，参照图1B，扩散势垒区域140可以包括包含稀土氧化物和/或稀土氮化物的层。
一些实施例涉及形成包括包含稀土氧化物和/或稀土氮化物的层的半导体结构的方法。例如，在一些实施例中，在衬底之上形成包含稀土氧化物和/或稀土氮化物的层。在一些这样的实施例中，在包含稀土氧化物和/或稀土氮化物的层之上形成III族氮化物材料区域。参照图1B，例如，在一些实施例中，包含稀土氧化物和/或稀土氮化物的层被形成为扩散势垒区域140的一部分(或全部)。在一些这样的实施例中，随后，在扩散势垒区域140之上形成III族氮化物材料区域120。
尽管结合图1B示出和描述了包含稀土氧化物和/或稀土氮化物的扩散势垒区域，但应该理解的是，这种扩散势垒区域可以用在附图中所示的任何扩散势垒区域140中。
在扩散势垒区域中可以使用各种类型的稀土氧化物和/或稀土氮化物。如本文所使用的，“稀土”元素是指选自铈(Ce)、镝(Dy)、铒(Er)、铕(Eu)、钆(Gd)、钬(Ho)、镧(La)、镥(Lu)、钕(Nd)、镨(Pr)、钷(Pm)、钐(Sm)、钪(Sc)、铽(Tb)、铥(Tm)、镱(Yb)和钇(Y)中的元素。
“稀土氧化物”是含有至少一种稀土元素的任何氧化物物质。在一些实施例中，稀土氧化物包含单一稀土元素。在其他实施例中，稀土氧化物包含两种或更多种稀土元素。在一些实施例中，扩散势垒区域包括氧化铒(例如Er2O3)、氧化钆(例如Gd2O3)、氧化铈(例如CeO2)和/或氧化钇(例如Y2O3)。在一些实施例中，稀土氧化物不含氮。在某些实施例中，稀土氧化物不是稀土氮氧化物。
“稀土氮化物”是含有至少一种稀土元素的任何氮化物物质。在一些实施例中，稀土氮化物包含单一稀土元素。在其他实施例中，稀土氮化物包含两种或更多种稀土元素。在一些实施例中，扩散势垒区域包括氮化铒(例如Er2N)、氮化钆(例如GdN)、氮化铈(例如CeN)和/或氮化钇(例如YN)。在一些实施例中，稀土氮化物不含氧。在某些实施例中，稀土氮化物不是稀土氮氧化物。
“稀土氮氧化物”是其中存在氧和氮二者以及至少一种稀土元素的化合物。稀土氮氧化物既被认为是稀土氧化物也被认为是稀土氮化物。在一些实施例中，稀土氮氧化物包含单一的稀土元素。在其他实施例中，稀土氮氧化物包含两种或更多种稀土元素。在一些实施例中，扩散势垒区域包括氮氧化铒、氮氧化钆、氮氧化铈和/或氮氧化钇。
在某些实施例中，稀土氧化物和/或稀土氮化物的一种或多种稀土元素的量可以在稀土氧化物和/或稀土氮化物的整个厚度上以各种渐变方案(例如，组分渐变、步进渐变、连续或不连续渐变)渐变。根据一些实施例，氧和/或氮的量可以在稀土氧化物和/或稀土氮化物的整个厚度上以各种渐变方案(例如，组分渐变、步进渐变、连续或不连续渐变)渐变。在一些实施例中，一种或多种稀土元素的量以及氧和/或氮的量都可以以各种渐变方案(例如，组分渐变、步进渐变、连续或不连续渐变)渐变。
根据某些实施例，含有稀土氧化物和/或稀土氮化物的扩散势垒区域可以由较高百分比的稀土氧化物和/或稀土氮化物材料构成。例如，在一些实施例中，扩散势垒区域的至少约80重量百分比(wt％)、至少约90wt％、至少约95wt％、至少约98wt％、至少约99wt％或至少约99.9wt％由稀土氧化物和/或稀土氮化物材料组成。在一些实施例中，扩散势垒区域的至少约80wt％、至少约90wt％、至少约95wt％、至少约98wt％、至少约99wt％或至少约99.9wt％由稀土氧化物材料组成。在一些实施例中，扩散势垒区域的至少约80wt％、至少约90wt％、至少约95wt％、至少约98wt％、至少约99wt％或至少约99.9wt％区域由稀土氮化物材料组成。在一些实施例中，扩散势垒区域的至少约80wt％、至少约90wt％、至少约95wt％、至少约98wt％、至少约99wt％或至少约99.9wt％由稀土氮氧化物材料组成。
在一些实施例中，扩散势垒区域140可以包括多个稀土氧化物和/或稀土氮化物材料层。例如，扩散势垒区域140可以包括至少一个含稀土氧化物的层和至少一个含稀土氮化物的层。在一些实施例中，扩散势垒区域140可以包括至少两个含稀土氧化物的层和/或至少两个含稀土氮化物的层。
在其中扩散势垒区域包含稀土氧化物和/或稀土氮化物材料的一些实施例中，包含稀土氧化物和/或稀土氮化物的扩散势垒区域可以较薄。例如，在一些实施例中，包含稀土氧化物和/或稀土氮化物(以单层形式或多层形式)的扩散势垒区域的厚度可以小于约500nm、小于约200nm，小于约100nm、小于约50nm、小于约20nm或小于约10nm(和/或，在一些实施例中，薄至5nm、1nm或更薄)。
根据某些实施例，扩散势垒区域包括碳化硅区域。例如，参照图1B，根据一些实施例，扩散势垒区域140可以包括包含碳化硅的层。
一些实施例涉及形成包括包含碳化硅的层的半导体结构的方法。例如，在一些实施例中，在衬底之上形成碳化硅区域。在一些这样的实施例中，在碳化硅区域和衬底之上形成III族氮化物材料区域。
尽管结合图1B示出并描述了包含碳化硅区域的扩散势垒区域，但应该理解的是，这种扩散势垒区域可以用在附图中所示的任何扩散势垒区域140中。
在一些实施例中，碳化硅区域包括3C-SiC的外延层(例如，形成在衬底的表面上)。在某些实施例中，通过硅衬底的硅表面与碳物质的反应和/或消耗来形成碳化硅区域。例如，在一些实施例中，通过使碳与硅衬底的近表面层接触以及对硅衬底的近表面层进行碳化和渗碳来形成碳化硅区域。在一些实施例中，碳化硅区域可以由使用不同生长技术形成的两层或更多层3C-SiC形成。例如，在一个实施例中，碳化硅区域包括形成在硅表面上的薄碳化层，以及接下来在该碳化层之上的较厚的外延生长的3C-SiC层。在一些实施例中，碳化硅的两层或更多层可以包括其他类型的碳化硅，但不限于3C-SiC多型体。例如，在一些实施例中，碳化硅区域可以包括4H-SiC、6H-SiC或另一碳化硅多型体的层。
在某些实施例中，包含碳化硅的扩散势垒区域可以较厚。例如，在一些实施例中，碳化硅区域的厚度可以大于约0.1微米、大于约1微米或者大于约2微米(和/或，在一些实施例中，达3微米，或者更厚)。根据某些实施例，由于碳化硅的较高的导热性，可以使用这种大厚度的碳化硅。
在某些实施例中，扩散势垒区域可以包括至少一个掺杂的3C-SiC层。例如，沉积的外延3C-SiC可以具有较低的电阻率(例如，约100ohm-cm或更小)。在某些实施例中，可能期望使用高电阻率的3C-SiC扩散势垒。某些实施例包括对3C-SiC进行掺杂(例如利用钒掺杂物)。对3C-SiC进行掺杂可以将3C-SiC层的电阻率增加至例如大于约100ohm-cm、大于约1000ohm-cm或大于约10000ohm-cm。在某些实施例中，可能期望使用导电衬底。在一些这样的情况下，可以将N或P型掺杂物添加到3C-SiC层以增加电导率和/或在3C-SiC扩散势垒内产生P-N结。
根据某些实施例，扩散势垒区域包括元素二硼化物扩散势垒层。例如，参照图1B，根据一些实施例，扩散势垒区域140可以包括包含元素二硼化物的层。如本文所用，“元素二硼化物”是指具有分子式(X)1B2的化合物，其中B是硼且X是任何其它元素或元素组合。使用分子式(X)1B2来表示化合物中X元素(无论存在单个X元素，还是存在一个以上X元素)的总原子数与化合物中的硼原子的数量的化学计量比是1：2。在一些实施例中，X可以是金属或金属的组合。在一些实施例中，X可以包含过渡金属(或过渡金属的组合)。在一些实施例中，X可以选自铝(Al)、锆(Zr)、铪(Hf)以及它们的组合和/或合金。这样的化合物的示例包括ZrB2、HfB2、AlB2、Hf(x)Zr(1-x)B2、Hf(x)Al(1-x)B2、Al(x)Zr(1-x)B2和Al(x)Hf(y)Zr(1-x-y)B2。在一些实施例中，元素二硼化物包含二硼化锆(ZrB2)。
在一些实施例中，元素二硼化物层可以是单晶元素二硼化物层。在一些实施例中，元素二硼化物层可以是外延层。在一些实施例中，元素二硼化物层内(例如，在元素二硼化物晶格内的间隙空间中)可能存在杂质原子。
一些实施例涉及形成包括包含元素二硼化物材料层的扩散势垒区域的半导体结构的方法。例如，在一些实施例中，在衬底之上形成包含元素二硼化物材料层(例如，二硼化锆(ZrB2)材料层或本文所述的任何其他元素二硼化物材料)的扩散势垒区域。在一些这样的实施例中，在包含元素二硼化物的扩散势垒区域之上形成III族氮化物材料区域。
尽管结合图1B示出和描述了包含元素二硼化物的势垒区域，但应该理解的是，这些势垒区域可以用在附图中所示的任何势垒区域140中。
在其中扩散势垒区域包含元素二硼化物材料的一些实施例中，包含元素二硼化物的扩散势垒区域可以较薄。例如，在一些实施例中，包含元素二硼化物的扩散势垒区域的厚度可以小于约500nm、小于约200nm、小于约100nm、小于约50nm或小于约25nm(和/或，在一些实施例中，薄至15nm、薄至10nm或更薄)。
在其中扩散势垒区域140包含元素二硼化物的某些实施例中，使用斜切硅衬底可能(但不一定)是有利的。根据某些实施例，使用斜切硅衬底可以帮助根据一些这样的实施例的外延元素二硼化物层的质量。
根据某些实施例，本文描述的两种或更多种寄生沟道减轻/防止策略可以组合使用。例如，在一些实施例中，多个扩散势垒层(例如，AlN、稀土氧化物和/或稀土氮化物、碳化硅和元素二硼化物中的两种或更多种)可以与每个扩散势垒层内的一种或更多种类型的扩散势垒材料结合使用。在一些实施例中，一个或更多个扩散势垒层可以与能够与外部物质反应的物质的注入、原子质量小于5的物质的注入和/或一种或更多种物质的反掺杂结合使用。此外，能够与外部物质反应的物质的注入可以与原子质量小于5的物质的注入、与一种或更多种物质的反掺杂和/或与一个或更多个扩散势垒层的使用结合使用。根据某些实施例，原子质量小于5的物质的注入可以与能够与外部物质反应的物质的注入、一种或更多种物质的反掺杂和/或一个或更多个扩散势垒层的使用结合使用。在一些实施例中，一种或更多种物质的反掺杂可以与原子质量小于5的物质的注入、能够与外部物质反应的物质的注入和/或一个或更多个扩散势垒层的使用结合使用。一个或更多个深度处的图案化注入也可以与这些策略中的任何一个结合使用。
这里描述的各种器件可以使用传统的半导体工艺技术来制造。这样的工艺技术可以涉及，例如，在真空条件下的工艺室中在衬底上生长层。
一些方法可以包括在生长上面的层之前，并且通常在被引入工艺室之前，清洁衬底表面。可以清洁衬底表面以去除在处理期间可能扩散到衬底中的残余掺杂物质。例如，衬底可以通过诸如缓冲氧化物蚀刻液(BOE)、氢氟酸(HF)、RCA清洁剂(其是商业的、专用的硅表面清洁剂)等湿化学清洁剂来清洁。衬底也可以由这些清洁剂的组合清理。例如，可以利用有机溶剂(例如丙酮、甲醇、三氯乙烯、异丙醇等)清洁衬底的表面以从表面去除有机污染物。
在一些实施例中，方法可以包括控制工艺室中的掺杂物的残余量(例如，残余反应副产物)。例如，可以在将衬底引入该室之前，通过用气体(例如NH3)清洗该室，同时加热至高温来降低残余掺杂物的量。已经发现清洗能最小化反应室壁和部件上的反应副产物的积聚。
在存在扩散势垒层的某些实施例中，扩散势垒层可以与结构的上层(例如，III族氮化物材料区域)原位形成。也就是说，扩散势垒层可以与III族氮化物材料区域(例如，包括可选的III族氮化物材料成核层、可选的III族氮化物材料过渡层、可选的III族氮化物材料缓冲层和/或III族氮化物材料器件区域)在同一沉积步骤期间形成。
III族氮化物材料区域可以使用已知的生长技术来形成。
在一些实施例中，使用金属有机化学气相沉积(MOCVD)工艺来生长可选的III族氮化物成核层、可选的III族氮化物过渡层、可选的III族氮化物缓冲层和/或III族氮化物器件区域。应该理解的是，也可以利用本领域已知的其他合适的技术来沉积这些层，包括分子束外延(MBE)、氢化物气相外延(HVPE)等。在某些实施例中，可使用一种以上的生长技术来生长不同的III族氮化物材料层。例如，在一组实施例中，可以使用MBE来生长成核层，并且可以使用MOCVD来形成其余的III族氮化物材料层。其他组合也是可能的。
通常，MOCVD工艺涉及将不同的反应源气体(例如，Al源气体、Ga源气体、N源气体)引入工艺室中并提供促进气体之间反应以形成层的条件。反应进行，直到取得期望厚度的层。如下面进一步描述的，可以通过几种因素(包括气体组分、气体浓度和反应条件(例如，温度和压力))来控制层的组分。
用于可选的III族氮化物材料成核层、可选的III族氮化物材料过渡层、可选的III族氮化物材料缓冲层和/或III族氮化物材料器件区域的MOCVD生长的合适源气体的示例包括作为铝源的三甲基铝(TMA)或三乙基铝(TEA)；作为铟源的三甲基铟(TMI)或三乙基铟(TEI)；作为镓源的三甲基镓(TMG)或三乙基镓(TEG)；以及作为氮源的氨(NH3)。使用的特定源气体取决于期望的层的组分。例如，使用铝源(例如，TMA或TEA)、镓源(TMG或TEG)和氮源来沉积具有AlxGa1-xN组分的膜。
可以控制源气体的流率、源气体的比和源气体的绝对浓度，以提供具有期望组分的层(例如，过渡层和氮化镓材料区域)。对于AlxGa1-xN层的生长，典型的TMA流率为约5μmol/min至约50μmol/min，在一些情况下优选约20μmol/min的流率；典型的TMG流率为约5μmol/min至250μmol/min，在一些情况下优选115μmol/min的流率；并且氨的流率通常为约3slpm至约10slpm。根据某些实施方式，可以使用较高的流率(以及更高的气体速度)，已经发现这对于最小化掺杂物的积聚特别有效。
根据某些实施方案，反应温度通常为约900℃至约1200℃。在一些实施例中，工艺压力为约1托至约760托。应该理解，工艺条件、特别是流率，高度依赖于工艺系统配置。通常，较小吞吐量系统比较大吞吐量系统需要更少的流量。
当形成组分渐变层(例如，可能在例如过渡层170内形成的组分渐变过渡层)时，可以适当地调整工艺参数以控制组分渐变。可以通过改变工艺条件来使组分渐变以有利于特定组分的生长。例如，为了增加镓在过渡层中的加入从而增加镓浓度，可以增加镓源(例如TMG或TEG)的流率和/或浓度。类似地，为了增加铝到过渡层中的加入从而增加铝浓度，可以增加铝源(例如TMA或TEA)的流率和/或浓度。源的流率和/或浓度增加(或减少)的方式可以控制组分渐变的方式。在其他实施方式中，调节温度和/或压力以有利于特定化合物的生长。有利于将镓加入过渡层的生长温度和压力不同于有利于将铝加入过渡层的生长温度和压力。因此，可以通过适当调节温度和压力来使组分渐变。
然而，当沉积具有恒定组分的层(例如，过渡层、氮化镓材料层等)时，工艺参数可以保持恒定以提供具有恒定组分的层。当III族氮化物材料区域(例如，氮化镓材料区域)包括具有不同的相应组分的一个以上材料层(例如，一个以上氮化镓材料层)时，可以在适当的时间改变工艺参数以改变正在形成的层的组分。
应该理解的是，衬底上的所有层/区域(例如，可选的III族氮化物材料成核层、可选的III族氮化物材料过渡层、可选的III族氮化物材料缓冲层和/或III族氮化物材料器件区域)可以用相同的工艺生长，或者可以单独生长各个层/区域。
本文描述的工艺已被描述为涉及以垂直生长工艺生长层/区域(例如，可选的III族氮化物材料成核层、可选的III族氮化物材料过渡层、可选的III族氮化物材料缓冲层和/或III族氮化物材料器件区域)。也就是说，这些层/区域已被描述为相对于下面的层/区域(包括衬底)在垂直方向上生长。然而，在本发明的其他实施例中(未示出)，例如，可以使用如美国专利第6,051,849号中所述的横向外延过生长(LEO)技术或者如美国专利第6,265,289号所描述的悬吊外延(pendeoepitaxial)技术来生长III族氮化物材料区域的层的至少一部分(例如，氮化镓材料层)，悬吊外延技术涉及将氮化镓材料柱的侧壁生长到沟槽中，直到来自相邻侧壁的生长聚结(coalesce)以形成氮化镓材料区域为止。2003年12月17日提交并且在2006年7月4日公布的，名称为“Gallium Nitride Material Devices Including anElectrode-Defining Layer and Methods of Forming the Same”的美国专利第7,071,498号进一步描述了用于生长本文描述的各种实施例中所示的其他层和特征的技术，该专利通过上述引用加入本文。
还应该理解，如本领域普通技术人员已知的，可以使用其他工艺来形成本发明的结构和器件。
某层和/或区域被称为“在”另一个层或区域(例如，衬底)“上形成”、“在”另一个层或区域(例如，衬底)“之上形成”、“直接在”另一个层或区域(例如，衬底)“上形成”、“直接在”另一个层或区域(例如，衬底)“之上形成”和/或“覆盖”另一个层或区域(例如，衬底)。应该理解的是，这样的短语包括下面的区域或层(例如衬底)的上表面被转换成正在形成的层或区域的情况。这样的短语也指通过在下面的层和/或区域(例如，衬底)的上表面上沉积新的隔离层来形成新的层的情况。
如上所述，术语“区域”可以指一层或可以指多层。还应该理解的是，根据某些实施例，无论何处描述单个层，可以用多个层来替换单个层。例如，在某些情况下，本文描述的单个层可以用执行类似功能的多个层来代替。
以下实施例旨在说明本发明的某些实施方案，但并未举例说明本发明的全部范围。
示例1
该示例描述将相对原子质量小于5的物质离子注入到Si上GaN HEMT外延结构上以降低已有的寄生沟道的影响。在该实施例中，质子(H+)被用作注入物质。图6是通过SRP确定的载流子浓度(以cm-3为单位)随进入衬底的深度(以微米计)变化的曲线。
此演示中使用了两种类似的Si上GaN HEMT外延晶片。未被注入的晶片的寄生沟道水平在图6以“对照”表示。对于“对照”，在晶片中间测量自由载流子浓度，以表征寄生沟道。
第二晶片(在图6中显示为“注入晶片”)接收能量为400keV且质子注入剂量为1014cm-2的质子注入。在晶片上的三个位置(冠顶、中心和平坦区域)上执行SRP，以评估质子注入后的寄生沟道水平。质子注入对寄生沟道水平的影响是深远的。与对照晶片相比，质子注入将峰值自由载流子浓度降低了三个数量级。积分背景载流子电荷减少了两个以上的数量级。质子注入还将载流子类型从p型完全改变为n型。
已经在一对以上的对照和注入晶片上确认了质子注入的寄生沟道减小。
示例2
该示例描述了一组实验，其中将氧注入到硅衬底中以降低GaN形成后的衬底中的自由载流子浓度。图7是由SRP确定的载流子浓度(以cm-3为单位)随进入衬底的深度(以微米计)变化的曲线图。
使用包含相似的Si上GaN HEMT外延结构的两个硅晶片。在衬底之上生长外延GaN层之前，用氧(O+)对一个硅晶片进行注入。使用40keV加速电压和5x1015cm-2的氧注入剂量进行氧注入。在GaN生长之前，对照衬底不接收氧注入。使用相同的外延生长条件在每个衬底上沉积外延GaN膜。
如图7所示，与没有注入氧的、其上生长GaN的晶片(在图中显示为“对照”)相比，在生长GaN之前将氧注入其中的晶片(在图中显示为“O+注入”)具有显著降低的寄生沟道。特别是，对于氧掺杂衬底，相对于未掺杂衬底，峰值载流子浓度几乎小了两个数量级，并且总积分寄生沟道电荷几乎小了三个数量级。
尽管本文已经描述和说明了本发明的几个实施例，但是本领域普通技术人员将容易想到用于执行功能和/或获得本文描述的结果和/或优点中的一个或更多个的各种其他装置和/或结构，并且这些变化和/或修改中的每一个都被认为是在本发明的范围内。更一般地，本领域技术人员将容易理解，本文所述的所有参数、尺寸、材料和配置都是示例性的，并且实际参数、尺寸、材料、和/或配置将取决于特定应用或适于使用本发明的教导的应用。本领域技术人员将认识到，或仅仅使用常规实验就能够确定本文描述的本发明的具体实施方式的许多等同物。因此，应该理解，前述实施例仅作为示例呈现，并且在所附权利要求及其等同物的范围内，本发明可以以与具体描述和要求保护的方式不同的方式实施。本发明针对本文描述的每个单独的特征、系统、物品、材料和/或方法。此外，如果这些特征、系统、物品、材料和/或方法不是相互不一致，则两个或更多个这样的特征、系统、物品、材料和/或方法的任意组合都包括在本发明的范围内。
除非有明确的相反指示，否则本文在说明书和权利要求书中使用的不定冠词“一”应理解为意指“至少一个”。
本文在说明书和权利要求书中使用的短语“和/或”应理解为意指如此结合的元素的“一个或两个”，即，元素在一些情况下相结合地存在并且在其他情况下分离地存在。除了由“和/或”分句特别标识的元素之外的其他元素可以可选地存在，无论是否与那些明确标识的元素相关或不相关，除非有明确的相反指示。因此，作为非限制性示例，当与诸如“包括”的开放式语言结合使用时，对“A和/或B”的引用在一个实施例中可以指代有A没有B(可选地包括B以外的元素)；在另一个实施例中，指代有B没有A(可选地包括A以外的元素)；在又一个实施例中，指代A和B二者(可选地包括其他元素)等。
如本文中在说明书和权利要求中所使用的，“或”应当被理解为具有与以上定义的“和/或”相同的含义。例如，当分离列表中的项目时，“或”或“和/或”应被解释为包含性的，即包含多个元素或元素列表中的至少一个，但也包括多于一个元素，以及可选的其他未列出项目。只有明确相反指示的术语，例如“仅一个”或“正好一个”，或者当在权利要求中使用时，“由...组成”将指包含多个元素或元素列表中的正好一个元素。一般而言，当在排他性术语(例如“任一个”，“…中的一个”，“…中的仅一个”或“…中的正好一个”)之前时，本文使用的术语“或”应当仅被解释为指示排他性替代(即“一个或另一个，但不是两者”)。当在权利要求中使用时，“基本上由...组成”应具有其在专利法领域中使用的普通含义。
如本文中在说明书和权利要求书中所使用的，关于一个或更多个元素的列表的短语“至少一个”应该理解为是指从元素列表中的任何一个或更多个元素中选择至少一个元素，但不一定包括在元素列表内具体列出的每个元素中的至少一个，并且不排除元素列表中元素的任何组合。该定义还允许可以可选地存在短语“至少一个”所指的元素列表内具体标识的元素之外的元素，不管与具体标识的那些元素相关还是不相关。因此，作为非限制性示例，“A和B中的至少一个”(或者等同地，“A或B中的至少一个”，或者等同地“A和/或B中的至少一个”)，在一个实施例中，可以指代至少一个(可选地包括一个以上的)A，没有B(并且可选地包括除了B之外的元素)；在另一个实施例中，指代至少一个(可选地包括一个以上的)B，没有A(并且可选地包括除了A之外的元素)；在又一个实施例中，指代至少一个(可选地包括一个以上的)A，以及至少一个(可选地包括一个以上的)B(并且可选地包括其他元素)等。
在权利要求以及以上说明书中，诸如“包括”，“包含”，“携带”，“具有”，“含有”，“涉及”，“保持”等所有过渡性短语被理解为是开放式的，即意味着包括但不限于。如美国专利局专利审查程序手册第2111.03节所述，只有过渡短语“由......组成”和“基本上由...组成”应分别是封闭式或半封闭式过渡性短语。

Claims (349)

1.一种半导体结构，包括：
衬底，包含硅；以及
位于所述衬底的表面区域之上的III族氮化物材料区域，
其中：
所述衬底的表面区域包括低电导率寄生沟道，或者所述衬底不包括寄生沟道，
所述衬底的至少一个区域包含浓度为至少约1019/cm3的相对原子质量小于5的至少一种物质。
2.根据权利要求1所述的半导体结构，其中所述衬底的表面区域的至少一部分包含浓度为至少约1019/cm3的相对原子质量小于5的至少一种物质。
3.根据权利要求1所述的半导体结构，其中所述衬底包括电阻率大于约102Ohm-cm的至少一层。
4.根据权利要求1至3中任一项所述的半导体结构，其中所述衬底是硅衬底。
5.根据权利要求4所述的半导体结构，其中所述衬底是体硅晶片。
6.根据权利要求4所述的半导体结构，其中所述衬底是绝缘体上硅衬底。
7.根据权利要求1所述的半导体结构，其中所述衬底是碳化硅衬底。
8.根据权利要求1至7中任一项所述的半导体结构，其中所述III族氮化物材料区域包含GaN。
9.根据权利要求1至8中任一项所述的半导体结构，其中所述相对原子质量小于5的物质包括氢和/或氦。
10.根据权利要求1至9中任一项所述的半导体结构，其中所述相对原子质量小于5的物质以空间限定的图案位于所述衬底内。
11.根据权利要求1至10中任一项所述的半导体结构，其中所述半导体结构包括位于所述衬底的表面区域之上的晶体管。
12.根据权利要求11所述的半导体结构，其中所述晶体管的源极与所述晶体管的漏极之间的沟道之下的所述衬底的至少一部分基本上不具有所述相对原子质量小于5的物质。
13.根据权利要求11所述的半导体结构，其中所述半导体结构包括2DEG区域，并且所述2DEG区域基本上不具有所述相对原子质量小于5的物质。
14.根据权利要求1至13中任一项所述的半导体结构，其中所述衬底的表面区域包括低电导率寄生沟道。
15.根据权利要求14所述的半导体结构，其中所述低电导率寄生沟道具有小于约1017/cm3的峰值自由载流子浓度。
16.根据权利要求14所述的半导体结构，其中所述低电导率寄生沟道具有小于约1012/cm2的总积分表面区域电荷。
17.根据权利要求14所述的半导体结构，其中所述衬底包括所述表面区域之下的体区域，所述体区域具有比所述表面区域低的峰值自由载流子浓度。
18.根据权利要求17所述的半导体结构，其中所述体区域以第一自由载流子类型掺杂并且所述表面区域以第二自由载流子类型掺杂。
19.根据权利要求18所述的半导体结构，其中所述第二自由载流子类型是Al和/或Ga。
20.根据权利要求17至19中任一项所述的半导体结构，其中所述体区域中的峰值自由载流子浓度小于约1013/cm3。
21.根据权利要求1至20中任一项所述的半导体结构，其中所述III族氮化物材料区域包括III族氮化物成核层。
22.根据权利要求1至21中任一项所述的半导体结构，其中所述III族氮化物材料区域包括III族氮化物过渡层。
23.根据权利要求22所述的半导体结构，其中所述III族氮化物过渡层是组分渐变的。
24.根据权利要求1至22中任一项所述的半导体结构，其中所述III族氮化物材料区域包括III族氮化物缓冲层。
25.根据权利要求1至24中任一项所述的半导体结构，其中所述III族氮化物材料区域包括III族氮化物器件区域。
26.根据权利要求1至25中任一项所述的半导体结构，包括在所述III族氮化物材料区域和所述衬底之间的扩散势垒区域。
27.根据权利要求26所述的半导体结构，其中所述扩散势垒区域包括以下中的至少一个：AlN区域、稀土氧化物和/或稀土氮化物区域、碳化硅区域和/或元素二硼化物区域。
28.根据权利要求1至27中任一项所述的半导体结构，其中所述衬底包括与外部物质偶联或能够与外部物质反应的活性物质。
29.一种形成半导体结构的方法，包括：
将相对原子质量小于5的物质注入到包含硅的衬底中以产生不包括寄生沟道或包括低电导率寄生沟道的表面区域，其中在所述注入步骤期间，通过III族氮化物材料区域注入所述物质中的至少一部分。
30.根据权利要求29所述的方法，其中所述III族氮化物材料区域是外延III族氮化物材料区域。
31.根据权利要求29至30中任一项所述的方法，包括在所述注入步骤之后，在所述III族氮化物材料区域之上形成第二III族氮化物材料区域。
32.根据权利要求31所述的方法，其中所述第二III族氮化物材料区域是外延III族氮化物材料区域。
33.根据权利要求31至32中任一项所述的方法，其中所述第二III族氮化物材料区域包括III族氮化物器件区域。
34.根据权利要求29至33中任一项所述的方法，其中所述衬底包括电阻率大于约102Ohm-cm的至少一层。
35.根据权利要求29至34中任一项所述的方法，其中所述衬底是硅衬底。
36.根据权利要求35所述的方法，其中所述衬底是体硅晶片。
37.根据权利要求35所述的方法，其中所述衬底是绝缘体上硅衬底。
38.根据权利要求29至33中任一项所述的方法，其中所述衬底是碳化硅衬底。
39.根据权利要求29至38中任一项所述的方法，其中所述III族氮化物材料区域包含GaN。
40.根据权利要求29至39中任一项所述的方法，其中所述相对原子质量小于5的物质包括氢和/或氦。
41.根据权利要求29至40中任一项所述的方法，其中通过掩模执行所述注入，使得所述半导体结构的第一部分基本上不暴露于所述相对原子质量小于5的物质，并且所述半导体结构的第二部分暴露于所述相对原子质量小于5的物质。
42.根据权利要求41所述的方法，其中在所述注入步骤之后，位于所述衬底的表面区域之上的晶体管的源极与所述晶体管的漏极之间的沟道之下的所述衬底的至少一部分基本上不具有所述相对原子质量小于5的物质。
43.根据权利要求41所述的方法，其中在所述注入步骤之后，所述半导体结构包含2DEG区域，并且所述2DEG区域基本上不具有所述相对原子质量小于5的物质。
44.根据权利要求31至43中任一项所述的方法，其中所述第二III族氮化物材料区域包括2DEG。
45.根据权利要求29至44中任一项所述的方法，其中所述半导体结构包括位于所述衬底的表面区域之上的晶体管。
46.根据权利要求29至45中任一项所述的方法，其中不向所述晶体管的源极与所述晶体管的漏极之间的区域的至少一部分中注入所述物质。
47.根据权利要求29至46中任一项所述的方法，其中将所述相对原子质量小于5的物质注入到所述衬底中产生包括低电导率寄生沟道的表面区域。
48.根据权利要求47所述的方法，其中所述低电导率寄生沟道具有小于约1017/cm3的峰值自由载流子浓度。
49.根据权利要求47所述的方法，其中所述低电导率寄生沟道具有小于约1012/cm2的总积分表面区域电荷。
50.根据权利要求47所述的方法，其中在所述注入步骤之后，所述衬底包括在所述表面区域之下的体区域，所述体区域具有比所述表面区域低的峰值自由载流子浓度。
51.根据权利要求50所述的方法，其中，以第一自由载流子类型掺杂所述体区域，并且以第二自由载流子类型掺杂所述表面区域。
52.根据权利要求51所述的方法，其中所述第二自由载流子类型为Al和/或Ga。
53.根据权利要求50至52中任一项所述的方法，其中所述体区域中的峰值自由载流子浓度小于约1013/cm3。
54.根据权利要求29至53中任一项所述的方法，其中所述III族氮化物材料区域包括III族氮化物成核层。
55.根据权利要求29至54中任一项所述的方法，其中所述III族氮化物材料区域包括III族氮化物过渡层。
56.根据权利要求55所述的方法，其中所述过渡层是组分渐变的。
57.根据权利要求29至56中任一项所述的方法，其中所述III族氮化物材料区域包括III族氮化物缓冲层。
58.根据权利要求29至57中任一项所述的方法，其中所述III族氮化物材料区域包括III族氮化物器件区域。
59.根据权利要求29至58中任一项所述的方法，其中扩散势垒区域在所述III族氮化物材料区域与所述衬底之间设置。
60.根据权利要求59所述的方法，其中所述扩散势垒区域包括AlN区域、稀土氧化物和/或稀土氮化物、碳化硅和/或元素二硼化物。
61.根据权利要求29至60中任一项所述的方法，其中所述衬底包含与外部物质偶联或能够与外部物质反应的活性物质。
62.根据权利要求29至61中任一项所述的方法，其中，在所述注入步骤之前，所述衬底包括包含高电导率寄生沟道的表面区域。
63.根据权利要求62所述的方法，其中在所述注入步骤之前，所述衬底包括在所述表面区域之下的体区域，所述体区域具有比所述表面区域低的峰值自由载流子浓度。
64.根据权利要求62所述的方法，其中以第一自由载流子类型掺杂所述体区域，并且以第二自由载流子类型掺杂所述表面区域。
65.根据权利要求64所述的方法，其中所述第二自由载流子类型是Al和/或Ga。
66.根据权利要求63至65中任一项所述的方法，其中所述体区域中的峰值自由载流子浓度小于约1013/cm3。
67.一种形成半导体结构的方法，包括：
将相对原子质量小于5的物质注入包括III族氮化物材料区域和衬底的结构中，所述衬底包含硅，
其中所述物质的至少一部分通过所述衬底注入而不通过所述III族氮化物材料区域注入，并且注入所述物质产生不包括寄生沟道或包括低电导率寄生沟道的表面区域。
68.根据权利要求67所述的方法，其中所述衬底包括电阻率大于约102Ohm-cm的至少一个层。
69.根据权利要求67至68中任一项所述的方法，其中所述衬底是硅衬底。
70.根据权利要求69所述的方法，其中所述衬底是体硅晶片。
71.根据权利要求69所述的方法，其中所述衬底是绝缘体上硅衬底。
72.根据权利要求67所述的方法，其中所述衬底是碳化硅衬底。
73.根据权利要求67至72中任一项所述的方法，其中所述III族氮化物材料区域包含GaN。
74.根据权利要求67至73中任一项所述的方法，其中所述相对原子质量小于5的物质包括氢和/或氦。
75.根据权利要求67至74中任一项所述的方法，其中所述半导体结构包括位于所述衬底的表面区域之上的晶体管。
76.根据权利要求67至75中任一项所述的方法，其中在所述注入步骤之后，所述半导体结构包括2DEG区域，并且所述2DEG区域基本上不具有所述相对原子质量小于5的物质。
77.根据权利要求67至76中任一项所述的方法，其中将所述相对原子质量小于5的物质注入所述衬底中产生包括低电导率寄生沟道的表面区域。
78.根据权利要求77所述的方法，其中所述低电导率寄生沟道具有小于约1017/cm3的峰值自由载流子浓度。
79.根据权利要求77所述的方法，其中所述低电导率寄生沟道具有小于约1012/cm2的总积分表面区域电荷。
80.根据权利要求67至79中任一项所述的方法，其中，在所述注入步骤之后，所述衬底包括在表面区域之下的体区域，所述体区域具有比所述表面区域低的峰值自由载流子浓度。
81.根据权利要求80所述的方法，其中以第一自由载流子类型掺杂所述体区域，并且以第二自由载流子类型掺杂所述表面区域。
82.根据权利要求81所述的方法，其中所述第二自由载流子类型是Al和/或Ga。
83.根据权利要求80至82中任一项所述的方法，其中所述体区域中的峰值自由载流子浓度小于约1013/cm3。
84.根据权利要求67至83中任一项所述的方法，其中所述III族氮化物材料区域包括III族氮化物成核层。
85.根据权利要求67至84中任一项所述的方法，其中所述III族氮化物材料区域包括III族氮化物过渡层。
86.根据权利要求85所述的方法，其中所述过渡层是组分渐变的。
87.根据权利要求67至86中任一项所述的方法，其中所述III族氮化物材料区域包括III族氮化物缓冲层。
88.根据权利要求67至87中任一项所述的方法，其中所述III族氮化物材料区域包括III族氮化物器件区域。
89.根据权利要求67至88中任一项所述的方法，其中扩散势垒区域在所述III族氮化物材料区域与所述衬底之间设置。
90.根据权利要求89所述的方法，其中所述扩散势垒区域包括AlN区域、稀土氧化物和/或稀土氮化物、碳化硅和/或元素二硼化物。
91.根据权利要求67至90中任一项所述的方法，其中所述衬底包含与外部物质偶联或能够与外部物质反应的活性物质。
92.根据权利要求67至91中任一项所述的方法，其中，在所述注入步骤之前，所述衬底包括包含高电导率寄生沟道的表面区域。
93.根据权利要求92所述的方法，其中在所述注入步骤之前，所述衬底包括在所述表面区域之下的体区域，所述体区域具有比所述表面区域低的峰值自由载流子浓度。
94.根据权利要求93所述的方法，其中以第一自由载流子类型掺杂所述体区域，并且以第二自由载流子类型掺杂所述表面区域。
95.根据权利要求94所述的方法，其中所述第二自由载流子类型是Al和/或Ga。
96.根据权利要求93至95中任一项所述的方法，其中所述体区域中的峰值自由载流子浓度小于约1013/cm3。
97.一种半导体结构，包括：
衬底，包含硅；以及
III族氮化物材料区域，位于所述衬底的表面区域之上，
其中：
所述衬底包括限定p型掺杂物浓度分布的至少一种p型掺杂物，以及
所述衬底包括至少一种n型掺杂物，其限定与所述p型掺杂物浓度分布基本匹配的n型掺杂物浓度分布。
98.根据权利要求97所述的半导体结构，其中所述至少一种p型掺杂物包含Ga、In和/或Al。
99.根据权利要求97至98中任一项所述的半导体结构，其中所述至少一种n型掺杂物包括As和/或P。
100.根据权利要求97至99中任一项所述的半导体结构，其中所述衬底中的III族物质的浓度之和的峰值为至少约1017/cm3。
101.根据权利要求97至100中任一项所述的半导体结构，其中所述衬底中的Al、Ga和In的浓度之和的峰值为至少约1017/cm3。
102.根据权利要求97至101中任一项所述的半导体结构，其中所述衬底中的Al、Ga和/或In的峰值浓度为至少约1017/cm3。
103.一种形成半导体结构的方法，包括：
将反掺杂物注入到包括III族氮化物材料区域和包含硅的衬底的半导体结构中，使得所述反掺杂物的浓度分布与所述衬底内存在的第二掺杂物的浓度分布基本匹配。
104.根据权利要求103所述的方法，其中所述反掺杂物包括n型掺杂物。
105.根据权利要求104所述的方法，其中所述n型掺杂物包含As和/或P。
106.根据权利要求103至105中任一项所述的方法，其中所述第二掺杂物包括p型掺杂物。
107.根据权利要求106所述的方法，其中所述p型掺杂物包括Ga和/或Al。
108.根据权利要求103至107中任一项所述的方法，其中在所述注入步骤之后，所述衬底中的III族物质的浓度之和的峰值为至少约1017/cm3。
109.根据权利要求103至108中任一项所述的方法，其中，在所述注入步骤之后，所述衬底中Al、Ga和In的浓度之和的峰值为至少约1017/cm3。
110.根据权利要求103至109中任一项所述的方法，其中在所述注入步骤之后，所述衬底中的Al、Ga和/或In的峰值浓度为至少约1017/cm3。
111.根据权利要求103至110中任一项所述的方法，其中，在所述注入步骤之前，所述衬底包括包含高电导率寄生沟道的表面区域。
112.根据权利要求111所述的方法，其中在所述注入步骤之前，所述衬底包括在所述表面区域之下的体区域，所述体区域具有比所述表面区域低的峰值自由载流子浓度。
113.根据权利要求112所述的方法，其中，以第一自由载流子类型掺杂所述体区域，并且以第二自由载流子类型掺杂所述表面区域。
114.根据权利要求113所述的方法，其中所述第二自由载流子类型是Al和/或Ga。
115.根据权利要求110至114中任一项所述的方法，其中所述体区域中的峰值自由载流子浓度小于约1013/cm3。
116.根据权利要求97至115中任一项所述的半导体结构或方法，其中所述衬底包括电阻率大于约102Ohm-cm的至少一层。
117.根据权利要求97至116中任一项所述的半导体结构或方法，其中所述衬底是硅衬底。
118.根据权利要求97至117中任一项所述的半导体结构或方法，其中所述衬底是体硅晶片。
119.根据权利要求97至118中任一项所述的半导体结构或方法，其中所述衬底是绝缘体上硅衬底。
120.根据权利要求97至116中任一项所述的半导体结构或方法，其中所述衬底是碳化硅衬底。
121.根据权利要求97至120中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包含GaN。
122.根据权利要求97至121中任一项所述的半导体结构或方法，其中所述半导体结构包括位于所述衬底之上的晶体管。
123.根据权利要求97至122中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物成核层。
124.根据权利要求97至123中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物过渡层。
125.根据权利要求124所述的半导体结构或方法，其中所述III族氮化物过渡层是组分渐变的。
126.根据权利要求97至125中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物缓冲层。
127.根据权利要求97至126中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物器件区域。
128.根据权利要求97至127中任一项所述的半导体结构或方法，其中扩散势垒区域位于所述III族氮化物材料区域与所述衬底之间。
129.根据权利要求128所述的半导体结构或方法，其中所述扩散势垒区域包括AlN区域、稀土氧化物和/或稀土氮化物、碳化硅和/或元素二硼化物。
130.根据权利要求97至129中任一项所述的半导体结构或方法，其中所述衬底包含与外部物质偶联或能够与外部物质反应的活性物质。
131.根据权利要求97至130中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括2DEG。
132.一种半导体结构，包括：
衬底，包含硅和与外部物质偶联或能够与外部物质反应的至少一种活性物质；以及
位于所述衬底的表面区域之上的III族氮化物材料区域，
其中所述活性物质的浓度为至少约1019/cm3。
133.根据权利要求132所述的半导体结构，其中所述至少一种活性物质包括氧、氮、碳、铜和/或铁。
134.根据权利要求132至133中任一项所述的半导体结构，其中所述衬底中的III族物质的浓度之和的峰值小于约1017/cm3。
135.根据权利要求132至134中任一项所述的半导体结构，其中所述衬底中的Al、Ga和In的浓度之和的峰值小于约1017/cm。
136.根据权利要求132至135中任一项所述的半导体结构，其中所述衬底中的Al、Ga和/或In的峰值浓度小于约1017/cm3。
137.一种形成半导体结构的方法，包括：
在包含硅的衬底的表面区域之上形成III族氮化物材料区域，使得在形成所述III族氮化物材料区域期间，所述衬底内的物质与接触所述衬底的外部物质的至少一部分反应。
138.根据权利要求137所述的方法，其中在所述反应之前，与所述外部物质反应的所述衬底内的物质的浓度为至少约1019/cm3。
139.根据权利要求137至138中任一项所述的方法，其中与外部物质的至少一部分反应的所述衬底内的物质包括氧、氮、碳、铜和/或铁。
140.根据权利要求137至139中任一项所述的方法，其中，在形成III族氮化物材料之后，所述衬底中的III族物质的浓度之和的峰值小于约1017/cm3。
141.根据权利要求137至140中任一项所述的方法，其中在形成III族氮化物材料之后，所述衬底中的Al、Ga和In的浓度之和的峰值小于约1017/cm。
142.根据权利要求137至141中任一项所述的方法，其中在形成III族氮化物材料之后，所述衬底中的Al、Ga和/或In的峰值浓度小于约1017/cm3。
143.根据权利要求132至142中任一项所述的半导体结构或方法，其中所述衬底包括电阻率大于约102Ohm-cm的至少一层。
144.根据权利要求132至143中任一项所述的半导体结构或方法，其中所述衬底是硅衬底。
145.根据权利要求144所述的半导体结构或方法，其中所述衬底是体硅晶片。
146.根据权利要求144所述的半导体结构或方法，其中所述衬底是绝缘体上硅衬底。
147.根据权利要求132至143中任一项所述的半导体结构或方法，其中所述衬底是碳化硅衬底。
148.根据权利要求132至147中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包含GaN。
149.根据权利要求132至148中任一项所述的半导体结构或方法，其中所述外部物质包括反应器内的污染物和/或形成所述反应器的一部分的物质。
150.根据权利要求132至149中任一项所述的半导体结构或方法，其中所述外部物质包括所述III族氮化物材料的前体的全部或部分。
151.根据权利要求150所述的半导体结构或方法，其中所述外部物质包括有机物质。
152.根据权利要求150所述的半导体结构或方法，其中所述外部物质包括III族元素。
153.根据权利要求152所述的半导体结构或方法，其中所述外部物质包括Al、Ga和/或In。
154.根据权利要求132至153中任一项所述的半导体结构或方法，其中所述半导体结构包括位于所述衬底的表面区域之上的晶体管。
155.根据权利要求132至154中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物成核层。
156.根据权利要求132至155中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物过渡层。
157.根据权利要求156所述的半导体结构或方法，其中所述III族氮化物过渡层是组分渐变的。
158.根据权利要求132至157中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物缓冲层。
159.根据权利要求132至158中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物器件区域。
160.根据权利要求132至159中任一项所述的半导体结构或方法，其中扩散势垒区域位于所述III族氮化物材料区域与所述衬底之间。
161.根据权利要求160所述的半导体结构或方法，其中所述扩散势垒区域包括AlN区域、稀土氧化物和/或稀土氮化物、碳化硅和/或元素二硼化物。
162.一种半导体结构，包括：
衬底，包含硅并且包括电阻率大于102Ohm-cm的至少一层；
位于所述衬底之上的低温AlN区域；
位于所述衬底之上的高温AlN区域；以及
位于所述低温AlN区域之上和所述高温AlN区域之上的III族氮化物材料区域。
163.根据权利要求162所述的半导体结构，其中所述衬底中的III族物质的浓度之和的峰值小于约1017/cm3。
164.根据权利要求162至163中任一项所述的半导体结构，其中所述衬底中的Al、Ga和In的浓度之和的峰值小于约1017/cm。
165.根据权利要求162至164中任一项所述的半导体结构，其中所述衬底中的Al、Ga和/或In的峰值浓度小于约1017/cm3。
166.根据权利要求162至165中任一项所述的半导体结构，其中所述低温AlN区域位于所述高温AlN区域之上。
167.根据权利要求162至166中任一项所述的半导体结构，其中，所述高温AlN区域位于所述低温AlN区域之上。
168.一种形成半导体结构的方法，包括：
在包含硅并且包括电阻率大于102Ohm-cm的至少一层的衬底之上形成第一AlN区域，其中形成所述第一AlN区域的环境的温度为约700℃到约950℃；
在所述衬底之上形成第二AlN区域，其中形成所述第二AlN区域的环境的温度为约950℃至约1150℃；以及
在所述第一AlN区域之上和所述第二AlN区域之上形成III族氮化物材料区域。
169.根据权利要求168所述的方法，其中所述第二AlN区域形成在所述第一AlN区域之上。
170.根据权利要求168至169中任一项所述的方法，其中所述第一AlN区域形成在所述第二AlN区域之上。
171.根据权利要求168至170中任一项所述的方法，其中在形成III族氮化物材料之后，所述衬底中的III族物质的浓度之和的峰值小于约1017/cm3。
172.根据权利要求168至171中任一项所述的方法，其中在形成III族氮化物材料之后，所述衬底中的Al、Ga和In的浓度之和的峰值小于约1017/cm。
173.根据权利要求168至172中任一项所述的方法，其中在形成III族氮化物材料之后，所述衬底中的Al、Ga和/或In的峰值浓度小于约1017/cm3。
174.根据权利要求162至173中任一项所述的半导体结构或方法，其中所述衬底包括电阻率大于约102Ohm-cm的至少一层。
175.根据权利要求162至174中任一项所述的半导体结构或方法，其中所述衬底是硅衬底。
176.根据权利要求175所述的半导体结构或方法，其中所述衬底是体硅晶片。
177.根据权利要求175所述的半导体结构或方法，其中所述衬底是绝缘体上硅衬底。
178.根据权利要求162至174中任一项所述的半导体结构或方法，其中所述衬底是碳化硅衬底。
179.根据权利要求162至178中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包含GaN。
180.根据权利要求162至179中任一项所述的半导体结构或方法，其中所述半导体结构包括位于所述衬底之上的晶体管。
181.根据权利要求162至180中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物成核层。
182.根据权利要求162至181中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物过渡层。
183.根据权利要求162至182中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物缓冲层。
184.根据权利要求162至183中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物器件区域。
185.根据权利要求162至184中任一项所述的半导体结构或方法，其中扩散势垒区域位于所述III族氮化物材料区域与所述衬底之间。
186.根据权利要求185所述的半导体结构或方法，其中所述扩散势垒区域包含稀土氧化物、稀土氮化物、碳化硅和/或元素二硼化物。
187.根据权利要求162至186中任一项所述的半导体结构或方法，其中所述衬底包括与外部物质偶联或能够与外部物质反应的活性物质。
188.一种半导体结构，包括：
衬底，包含硅并且包括电阻率大于102Ohm-cm的至少一层；
位于所述衬底的表面之上的扩散势垒区域，包含稀土氧化物和/或稀土氮化物；以及
位于包含稀土氧化物和/或稀土氮化物的扩散势垒区域之上的III族氮化物材料区域。
189.根据权利要求188所述的半导体结构，其中包含稀土氧化物和/或稀土氮化物的扩散势垒区域的厚度小于约200nm。
190.根据权利要求188所述的半导体结构，其中所述衬底中的III族物质的浓度之和的峰值小于约1017/cm3。
191.根据权利要求188至190中任一项所述的半导体结构，其中所述衬底中的Al、Ga和In的浓度之和的峰值小于约1017/cm。
192.根据权利要求188至191中任一项所述的半导体结构，其中所述衬底中的Al、Ga和/或In的峰值浓度小于约1017/cm3。
193.根据权利要求188至192中任一项所述的半导体结构，其中所述衬底包括与所述衬底的表面相关联的表面区域，并且所述表面区域包括低电导率寄生沟道或者所述衬底不包括寄生沟道。
194.根据权利要求193所述的半导体结构，其中所述低电导率寄生沟道具有小于约1017/cm3的峰值自由载流子浓度。
195.根据权利要求193所述的半导体结构，其中所述低电导率寄生沟道具有小于约1012/cm2的总积分表面区域电荷。
196.一种形成半导体结构的方法，包括：
在包含硅的衬底之上形成包含稀土氧化物和/或稀土氮化物的扩散势垒区域，所述衬底包括电阻率大于102Ohm-cm的至少一层；以及
在包含稀土氧化物和/或稀土氮化物的扩散势垒区域之上形成III族氮化物材料区域。
197.根据权利要求196所述的方法，其中包含稀土氧化物和/或稀土氮化物的扩散势垒区域的厚度小于约200nm。
198.根据权利要求196至197中任一项所述的方法，其中，在形成III族氮化物材料之后，所述衬底中的III族物质的浓度之和的峰值小于约1017cm3。
199.根据权利要求196至198中任一项所述的方法，其中在形成III族氮化物材料之后，所述衬底中的Al、Ga和In的浓度之和的峰值小于约1017/cm。
200.根据权利要求196至199中任一项所述的方法，其中，在形成III族氮化物材料之后，所述衬底中的Al、Ga和/或In的峰值浓度小于约1017/cm3。
201.根据权利要求196至200中任一项所述的方法，其中在所述扩散势垒区域之上形成III族氮化物材料区域之后，其之上形成有所述III族氮化物材料的所述衬底的表面区域包括低电导率寄生沟道或者不包括寄生沟道。
202.根据权利要求201所述的方法，其中，在所述扩散势垒区域之上形成III族氮化物材料区域之后，其之上形成有III族氮化物材料的所述衬底的表面区域包括低电导率寄生沟道。
203.根据权利要求202所述的方法，其中所述低电导率寄生沟道具有小于约1017/cm3的峰值自由载流子浓度。
204.根据权利要求202所述的方法，其中所述低电导率寄生沟道具有小于约1012/cm2的总积分表面区域电荷。
205.根据权利要求188至204中任一项所述的半导体结构或方法，其中所述扩散势垒区域包括氧化铒、氧化钆、氧化铈、氧化钇、氮化铒、氮化钆、氮化铈和/或氮化钇。
206.根据权利要求205所述的半导体结构或方法，其中所述扩散势垒区域包括氮氧化铒、氮氧化钆、氮氧化铈和/或氮氧化钇。
207.根据权利要求188至206中任一项所述的半导体结构或方法，其中所述衬底是硅衬底。
208.根据权利要求207所述的半导体结构或方法，其中所述衬底是体硅晶片。
209.根据权利要求208所述的半导体结构或方法，其中所述衬底是绝缘体上硅衬底。
210.根据权利要求188至206中任一项所述的半导体结构或方法，其中所述衬底是碳化硅衬底。
211.根据权利要求188至210中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包含GaN。
212.根据权利要求188至211中任一项所述的半导体结构或方法，其中所述半导体结构包括位于所述衬底之上的晶体管。
213.根据权利要求188至212中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物成核层。
214.根据权利要求188至213中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物过渡层。
215.根据权利要求214所述的半导体结构或方法，其中所述III族氮化物过渡层是组分渐变的。
216.根据权利要求188至215中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物缓冲层。
217.根据权利要求188至216中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物器件区域。
218.根据权利要求188至217中任一项所述的半导体结构或方法，其中第二扩散势垒区域位于所述III族氮化物材料区域与所述衬底之间。
219.根据权利要求218所述的半导体结构或方法，其中所述第二扩散势垒区域包括AlN区域、碳化硅和/或元素二硼化物。
220.根据权利要求188至219中任一项所述的半导体结构或方法，其中所述衬底包括与外部物质偶联或能够与外部物质反应的活性物质。
221.一种半导体结构，包括：
衬底，包含硅并且包括电阻率大于102Ohm-cm的至少一层；
位于所述衬底的表面之上的包含碳化硅的扩散势垒区域；以及
位于包含碳化硅的所述扩散势垒区域之上的III族氮化物材料区域。
222.根据权利要求221所述的半导体结构，其中所述衬底中的III族物质的浓度之和的峰值小于约1017/cm3。
223.根据权利要求221至222中任一项所述的半导体结构，其中所述衬底中的Al、Ga和In的浓度之和的峰值小于约1017/cm3。
224.根据权利要求221至223中任一项所述的半导体结构，其中所述衬底中的Al、Ga和/或In的峰值浓度小于约1017/cm3。
225.根据权利要求221至224中任一项所述的半导体结构，其中所述衬底包括与所述衬底的表面相关联的表面区域，并且所述表面区域包括低电导率寄生沟道或者所述衬底不包括寄生沟道。
226.根据权利要求225所述的半导体结构，其中所述低电导率寄生沟道具有小于约1017/cm3的峰值自由载流子浓度。
227.根据权利要求225所述的半导体结构，其中所述低电导率寄生沟道具有小于约1012/cm2的总积分表面区域电荷。
228.一种形成半导体结构的方法，包括：
在包含硅的衬底之上形成包含碳化硅的扩散势垒区域，所述衬底包括电阻率大于102Ohm-cm的至少一层；以及
在包含碳化硅的所述扩散势垒区域之上形成III族氮化物材料区域。
229.根据权利要求228所述的方法，其中，在形成III族氮化物材料之后，所述衬底中的III族物质的浓度之和的峰值小于约1017/cm3。
230.根据权利要求228至229中任一项所述的方法，其中在形成III族氮化物材料之后，所述衬底中的Al、Ga和In的浓度之和的峰值小于约1017/cm。
231.根据权利要求228至230中任一项所述的方法，其中在形成III族氮化物材料之后，所述衬底中的Al、Ga和/或In的峰值浓度小于约1017/cm3。
232.根据权利要求228至231中任一项所述的方法，其中，在所述扩散势垒区域之上形成所述III族氮化物材料区域之后，其之上形成有III族氮化物材料的所述衬底的表面区域包括低电导率寄生沟道或不包括寄生沟道。
233.根据权利要求232所述的方法，其中在所述扩散势垒区域之上形成所述III族氮化物材料区域之后，其之上形成有III族氮化物材料的所述衬底的表面区域包括低电导率寄生沟道。
234.根据权利要求233所述的方法，其中所述低电导率寄生沟道具有小于约1017/cm3的峰值自由载流子浓度。
235.根据权利要求233所述的方法，其中所述低电导率寄生沟道具有小于约1012/cm2的总积分表面区域电荷。
236.根据权利要求221至235中任一项所述的半导体结构或方法，其中所述衬底是硅衬底。
237.根据权利要求236所述的半导体结构或方法，其中所述衬底是体硅晶片。
238.根据权利要求236所述的半导体结构或方法，其中所述衬底是绝缘体上硅衬底。
239.根据权利要求221至235中任一项所述的半导体结构或方法，其中所述衬底是碳化硅衬底。
240.根据权利要求221至239中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包含GaN。
241.根据权利要求221至240中任一项所述的半导体结构或方法，其中所述半导体结构包括位于所述衬底之上的晶体管。
242.根据权利要求221至241中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物成核层。
243.根据权利要求221至242中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物过渡层。
244.根据权利要求243所述的半导体结构或方法，其中所述III族氮化物过渡层是组分渐变的。
245.根据权利要求221至244中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物缓冲层。
246.根据权利要求221至245中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物器件区域。
247.根据权利要求221至246中任一项所述的半导体结构或方法，其中第二扩散势垒区域位于所述III族氮化物材料区域与所述衬底之间。
248.根据权利要求247所述的半导体结构或方法，其中所述第二扩散势垒区域包括AlN区域、稀土氧化物和/或稀土氮化物和/或元素二硼化物。
249.根据权利要求221至248中任一项所述的半导体结构或方法，其中所述衬底包含与外部物质偶联或能够与外部物质反应的活性物质。
250.一种半导体结构，包括：
衬底，包含硅并且包括电阻率大于102Ohm-cm的至少一层；
位于所述衬底的表面之上的包含元素二硼化物的扩散势垒区域；以及
位于所述扩散势垒区域之上的III族氮化物材料区域。
251.根据权利要求250所述的半导体结构，其中所述衬底中的III族物质的浓度之和的峰值小于约1017/cm3。
252.根据权利要求250至251中任一项所述的半导体结构，其中所述衬底中的Al、Ga和In的浓度之和的峰值小于约1017/cm。
253.根据权利要求250至252中任一项所述的半导体结构，其中所述衬底中的Al、Ga和/或In的峰值浓度小于约1017/cm3。
254.根据权利要求250至253中任一项所述的半导体结构，其中所述衬底包括与所述衬底的表面相关联的表面区域，并且所述表面区域包括低电导率寄生沟道或者所述衬底不包括寄生沟道。
255.根据权利要求254所述的半导体结构，其中所述低电导率寄生沟道具有小于约1017/cm3的峰值自由载流子浓度。
256.根据权利要求254所述的半导体结构，其中所述低电导率寄生沟道具有小于约1012/cm2的总积分表面区域电荷。
257.一种形成半导体结构的方法，包括：
在包含硅的衬底之上形成包含元素二硼化物的扩散势垒区域，所述衬底包括电阻率大于102Ohm-cm的至少一层；以及
在所述扩散势垒区域之上形成III族氮化物材料区域。
258.根据权利要求257所述的方法，其中在形成III族氮化物材料之后，所述衬底中的III族物质的浓度之和的峰值小于约1017/cm3。
259.根据权利要求257至258中任一项所述的方法，其中，在形成III族氮化物材料之后，所述衬底中的Al、Ga和In的浓度之和的峰值小于约1017/cm。
260.根据权利要求257至259中任一项所述的方法，其中，在形成III族氮化物材料之后，所述衬底中的Al、Ga和/或In的峰值浓度小于约1017/cm3。
261.根据权利要求257至260中任一项所述的方法，其中在所述扩散势垒区域之上形成III族氮化物材料区域之后，其之上形成有III族氮化物材料的所述衬底的表面区域包括低电导率寄生沟道或不包括寄生沟道。
262.根据权利要求261所述的方法，其中，在所述扩散势垒区域之上形成III族氮化物材料区域之后，其之上形成有III族氮化物材料的所述衬底的表面区域包括低电导率寄生沟道。
263.根据权利要求262所述的方法，其中所述低电导率寄生沟道具有小于约1017/cm3的峰值自由载流子浓度。
264.根据权利要求262所述的方法，其中所述低电导率寄生沟道具有小于约1012/cm2的总积分表面区域电荷。
265.根据权利要求250至264中任一项所述的半导体结构或方法，其中所述衬底是硅衬底。
266.根据权利要求265所述的半导体结构或方法，其中所述衬底是体硅晶片。
267.根据权利要求265所述的半导体结构或方法，其中所述衬底是绝缘体上硅衬底。
268.根据权利要求250至264中任一项所述的半导体结构或方法，其中所述衬底是碳化硅衬底。
269.根据权利要求250至268中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包含GaN。
270.根据权利要求250至269中任一项所述的半导体结构或方法，其中所述半导体结构包括位于所述衬底之上的晶体管。
271.根据权利要求250至270中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物成核层。
272.根据权利要求250至271中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物过渡层。
273.根据权利要求272所述的半导体结构或方法，其中所述III族氮化物过渡层是组分渐变的。
274.根据权利要求250至273中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物缓冲层。
275.根据权利要求250至274中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物器件区域。
276.根据权利要求250至275中任一项所述的半导体结构或方法，其中第二扩散势垒区域位于所述III族氮化物材料区域与所述衬底之间。
277.根据权利要求276所述的半导体结构或方法，其中所述第二扩散势垒区域包括AlN区域、碳化硅和/或稀土氧化物和/或稀土氮化物。
278.根据权利要求250至277中任一项所述的半导体结构或方法，其中所述衬底包含与外部物质偶联或能够与外部物质反应的活性物质。
279.根据权利要求250至278中任一项所述的半导体结构或方法，其中所述元素二硼化物包括二硼化锆、二硼化铝、二硼化铪和/或这些的一种或更多种合金。
280.一种半导体结构，包括：
衬底，包含硅；
III族氮化物材料区域，位于所述衬底的表面区域之上；以及
注入物质，以在所述衬底的至少一个横向维度上空间限定的图案布置在所述衬底的表面区域内，其中所述注入物质以至少约1019/cm3的浓度存在于所述衬底的表面区域的至少一部分内。
281.根据权利要求280所述的半导体结构，其中所述半导体结构包括位于所述衬底之上的晶体管。
282.根据权利要求281所述的半导体结构，其中所述晶体管的源极与所述晶体管的漏极之间的沟道之下的所述衬底的至少一部分基本上不具有所述注入物质。
283.根据权利要求280至282中任一项所述的半导体结构，其中所述半导体结构包括与第一晶体管横向间隔开的第二晶体管，其中所述第一晶体管和所述第二晶体管之间的所述衬底的表面区域的一部分具有至少约1019/cm3的浓度的注入物质。
284.根据权利要求280至283中任一项所述的半导体结构，其中所述III族氮化物材料区域包括2DEG区域，并且所述2DEG区域基本上不具有所述注入物质。
285.一种形成半导体结构的方法，包括：
将物质注入到包含硅的衬底的表面区域中，使得注入物质形成在所述衬底的至少一个横向维度上空间限定的图案，其中：
在所述注入步骤期间，通过III族氮化物材料区域注入所述物质的至少一部分，以及
在所述注入步骤之后，注入物质以至少约1019/cm3的浓度存在于所述衬底的表面区域的至少一部分内。
286.根据权利要求285所述的方法，其中所述半导体结构包括位于所述衬底之上的晶体管。
287.根据权利要求286所述的方法，其中在所述注入步骤之后，所述晶体管的源极与所述晶体管的漏极之间的沟道之下的所述衬底的至少一部分基本上不具有所述注入物质。
288.根据权利要求285至287中任一项所述的方法，其中所述半导体结构包括与第一晶体管横向间隔开的第二晶体管，并且其中在所述注入步骤之后，所述第一晶体管和所述第二晶体管之间的所述衬底的表面区域的一部分具有至少约1019/cm3的浓度的注入物质。
289.根据权利要求285至288中任一项所述的方法，其中所述III族氮化物材料区域包括2DEG区域，并且在所述注入步骤之后，所述2DEG区域基本不具有所述注入物质。
290.根据权利要求280至289中任一项所述的半导体结构或方法，其中所述衬底包括电阻率大于约102Ohm-cm的至少一层。
291.根据权利要求280至290中任一项所述的半导体结构或方法，其中所述衬底是硅衬底。
292.根据权利要求291所述的半导体结构或方法，其中所述衬底是体硅晶片。
293.根据权利要求291所述的半导体结构或方法，其中所述衬底是绝缘体上硅衬底。
294.根据权利要求280至290中任一项所述的半导体结构或方法，其中所述衬底是碳化硅衬底。
295.根据权利要求280至294中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包含GaN。
296.根据权利要求280至295中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物成核层。
297.根据权利要求280至296中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物过渡层。
298.根据权利要求297所述的半导体结构或方法，其中所述III族氮化物过渡层是组分渐变的。
299.根据权利要求280至298中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物缓冲层。
300.根据权利要求280至299中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物器件区域。
301.根据权利要求280至300中任一项所述的半导体结构或方法，其中扩散势垒区域位于所述III族氮化物材料区域与所述衬底之间。
302.根据权利要求301所述的半导体结构或方法，其中所述扩散势垒区域包括以下中的至少一个：含AlN和/或SixNy的材料区域、稀土氧化物和/或稀土氮化物区域、碳化硅区域和/或元素二硼化物区域。
303.根据权利要求280至302中任一项所述的半导体结构或方法，其中所述衬底包含与外部物质偶联或能够与外部物质反应的活性物质。
304.根据权利要求280至303中任一项所述的半导体结构或方法，其中所述注入物质的相对原子质量小于5。
305.根据权利要求304所述的半导体结构或方法，其中相对原子质量小于5的物质包括氢和/或氦。
306.一种半导体结构，包括：
衬底，包含硅；
III族氮化物材料区域，位于所述衬底的表面区域之上；
第一注入物质，以在所述衬底的至少一个横向维度上空间限定的第一图案布置在所述衬底的表面区域内；以及
第二注入物质，以在所述衬底的至少一个横向维度上空间限定的第二图案布置在所述III族氮化物材料区域内。
307.根据权利要求306所述的半导体结构，其中所述半导体结构包括位于所述衬底之上的晶体管。
308.根据权利要求307所述的半导体结构，其中所述晶体管的源极与所述晶体管的漏极之间的沟道之下的所述衬底的至少一部分基本上不具有所述第一注入物质。
309.根据权利要求307至308中任一项所述的半导体结构，其中所述晶体管的源极与所述晶体管的漏极之间的沟道之下的所述III族氮化物材料区域的至少一部分基本上不具有所述第二注入物质。
310.根据权利要求306至309中任一项所述的半导体结构，其中所述半导体结构包括位于所述衬底之上并且与第一晶体管横向间隔开的第二晶体管。
311.根据权利要求310所述的半导体结构，其中所述第一晶体管与所述第二晶体管之间的所述衬底的表面区域的一部分具有至少约1019/cm3的浓度的第一注入物质。
312.根据权利要求310至311中任一项所述的半导体结构，其中所述第一晶体管与所述第二晶体管之间的所述III族氮化物材料区域的一部分具有至少约1016/cm3的浓度的第二注入物质。
313.根据权利要求306至312中任一项所述的半导体结构，其中所述III族氮化物材料区域包括2DEG区域，并且所述2DEG区域基本上不具有所述第一注入物质。
314.根据权利要求306至313中任一项所述的半导体结构，其中所述III族氮化物材料区域包括2DEG区域，并且所述2DEG区域内存在所述第二注入物质。
315.一种形成半导体结构的方法，包括：
将第一物质和第二物质注入到半导体结构中，所述半导体结构包括包含硅的衬底和位于所述衬底之上的III族氮化物材料区域，其中：
将第一物质注入到所述衬底的表面区域中，使得所述第一物质形成在所述衬底的至少一个横向维度上空间限定的图案；以及
将第二物质注入到所述III族氮化物材料区域中，使得第二物质形成在所述III族氮化物材料区域的至少一个横向维度上空间限定的图案。
316.根据权利要求315所述的方法，其中在所述第一物质被注入之后，所述第一物质以至少约1019/cm3的浓度存在于所述衬底的所述表面区域的至少一部分内。
317.根据权利要求315至316中任一项所述的方法，其中在所述第二物质被注入之后，所述第二物质以至少约1016/cm3的浓度存在于所述III族氮化物材料区域的至少一部分内。
318.根据权利要求317所述的方法，其中在所述第二物质被注入之后，所述第二物质以至少约1016/cm3的浓度存在于所述III族氮化物材料区域的2DEG区域的至少一部分内。
319.根据权利要求318所述的方法，其中所述半导体结构包括位于所述衬底之上的晶体管。
320.根据权利要求319所述的方法，其中，在所述第一物质被注入之后，所述晶体管的源极与所述晶体管的漏极之间的沟道之下的所述衬底的至少一部分基本上不具有所述第一注入物质。
321.根据权利要求319至320中任一项所述的方法，其中，在所述第二物质被注入之后，所述第一晶体管的源极与所述晶体管的漏极之间的沟道之下的所述衬底的至少一部分基本上不具有所述第二注入物质。
322.根据权利要求315至321中任一项所述的方法，其中所述半导体结构包括位于所述衬底之上并且与所述第一晶体管横向间隔开的第二晶体管。
323.根据权利要求322所述的方法，其中，在所述第一物质被注入之后，所述第一晶体管与所述第二晶体管之间的所述衬底的表面区域的一部分具有至少约1019/cm3的浓度的第一注入物质。
324.根据权利要求322至323中任一项所述的方法，其中，在所述第二物质被注入之后，所述第一晶体管与所述第二晶体管之间的III族氮化物材料区域的一部分具有至少约1016/cm3的浓度的第二注入物质。
325.根据权利要求315至324中任一项所述的方法，其中所述III族氮化物材料区域包括2DEG区域，并且在所述第一物质被注入之后，所述2DEG区域基本上不具有所述第一注入物质。
326.根据权利要求315至325中任一项所述的方法，其中所述III族氮化物材料区域包括2DEG区域，并且所述2DEG区域内存在所述第二注入物质。
327.根据权利要求315至326中任一项所述的方法，其中在注入所述第一物质期间，通过所述III族氮化物材料区域注入所述第一物质的至少一部分。
328.根据权利要求306至327中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括2DEG区域。
329.根据权利要求328所述的半导体结构或方法，其中所述第二注入物质形成在所述2DEG区域的至少一个横向维度上空间限定的图案。
330.根据权利要求306至329中任一项所述的半导体结构或方法，其中所述第一注入物质的相对原子质量小于5。
331.根据权利要求330所述的半导体结构或方法，其中所述第一注入物质包括氢和/或氦。
332.根据权利要求306至331中任一项所述的半导体结构或方法，其中所述第二注入物质包括p型掺杂物。
333.根据权利要求332所述的半导体结构或方法，其中所述p型掺杂物包括硼、铝、镓和/或铟。
334.根据权利要求306至333中任一项所述的半导体结构或方法，其中所述第二注入物质包括n型掺杂物。
335.根据权利要求334所述的半导体结构或方法，其中所述n型掺杂物包含氮、磷和/或砷。
336.根据权利要求306至335中任一项所述的半导体结构或方法，其中所述衬底包括电阻率大于约102Ohm-cm的至少一层。
337.根据权利要求306至336中任一项所述的半导体结构或方法，其中所述衬底是硅衬底。
338.根据权利要求337所述的半导体结构或方法，其中所述衬底是体硅晶片。
339.根据权利要求337所述的半导体结构或方法，其中所述衬底是绝缘体上硅衬底。
340.根据权利要求306至339中任一项所述的半导体结构或方法，其中所述衬底是碳化硅衬底。
341.根据权利要求306至340中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包含GaN。
342.根据权利要求306至341中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物成核层。
343.根据权利要求306至342中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物过渡层。
344.根据权利要求343所述的半导体结构或方法，其中所述III族氮化物过渡层是组分渐变的。
345.根据权利要求306至344中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物缓冲层。
346.根据权利要求306至345中任一项所述的半导体结构或方法，其中所述III族氮化物材料区域包括III族氮化物器件区域。
347.根据权利要求306至346中任一项所述的半导体结构或方法，其中扩散势垒区域位于所述III族氮化物材料区域与所述衬底之间。
348.根据权利要求347所述的半导体结构或方法，其中所述扩散势垒区域包括以下中的至少一个：含AlN和/或SixNy的材料区域、稀土氧化物和/或稀土氮化物区域、碳化硅区域和/或元素二硼化物区域。
349.根据权利要求306至348中任一项所述的半导体结构或方法，其中所述衬底包括与外部物质偶联或能够与外部物质反应的活性物质。
CN201680064508.5A 2015-09-08 2016-09-07 Iii族氮化物材料半导体结构中的寄生沟道减轻 Active CN108352412B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210020773.0A CN114420545A (zh) 2015-09-08 2016-09-07 Iii族氮化物材料半导体结构中的寄生沟道减轻

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/847,325 US9627473B2 (en) 2015-09-08 2015-09-08 Parasitic channel mitigation in III-nitride material semiconductor structures
US14/847,325 2015-09-08
PCT/US2016/050515 WO2017044467A1 (en) 2015-09-08 2016-09-07 Parasitic channel mitigation in iii-nitride material semiconductor structures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210020773.0A Division CN114420545A (zh) 2015-09-08 2016-09-07 Iii族氮化物材料半导体结构中的寄生沟道减轻

Publications (2)

Publication Number Publication Date
CN108352412A true CN108352412A (zh) 2018-07-31
CN108352412B CN108352412B (zh) 2022-01-25

Family

ID=58190228

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210020773.0A Pending CN114420545A (zh) 2015-09-08 2016-09-07 Iii族氮化物材料半导体结构中的寄生沟道减轻
CN201680064508.5A Active CN108352412B (zh) 2015-09-08 2016-09-07 Iii族氮化物材料半导体结构中的寄生沟道减轻

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210020773.0A Pending CN114420545A (zh) 2015-09-08 2016-09-07 Iii族氮化物材料半导体结构中的寄生沟道减轻

Country Status (6)

Country Link
US (1) US9627473B2 (zh)
EP (1) EP3347920A4 (zh)
JP (1) JP2018528614A (zh)
CN (2) CN114420545A (zh)
TW (1) TW201719732A (zh)
WO (1) WO2017044467A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394283A (zh) * 2021-06-25 2021-09-14 电子科技大学 具有复合层结构的高压hemt器件
CN113410285A (zh) * 2021-08-04 2021-09-17 苏州汉骅半导体有限公司 半导体器件及其制备方法
WO2023216167A1 (en) * 2022-05-12 2023-11-16 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
TWI833198B (zh) * 2021-04-15 2024-02-21 中國商蘇州晶湛半導體有限公司 半導體結構及其製作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US9799520B2 (en) 2015-09-08 2017-10-24 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via back side implantation
US9806182B2 (en) 2015-09-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using elemental diboride diffusion barrier regions
EP3731260A4 (en) * 2017-12-19 2021-12-22 Sumco Corporation GROUP III SEMICONDUCTOR NITRIDE SUBSTRATE PRODUCTION PROCESS
US10644142B2 (en) 2017-12-22 2020-05-05 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
TWI701717B (zh) * 2019-08-12 2020-08-11 環球晶圓股份有限公司 磊晶結構
WO2021195506A1 (en) 2020-03-26 2021-09-30 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
US20220375874A1 (en) * 2021-03-30 2022-11-24 Innoscience (Suzhou) Technology Co., Ltd. Iii nitride semiconductor devices on patterned substrates

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1203285A (zh) * 1997-04-09 1998-12-30 松下电子工业株式会社 氮化镓结晶的制造方法
US6160833A (en) * 1998-05-06 2000-12-12 Xerox Corporation Blue vertical cavity surface emitting laser
US20040011280A1 (en) * 2002-03-27 2004-01-22 Takamitsu Higuchi Device substrate and method for producing device substrate
US20060118819A1 (en) * 2004-12-03 2006-06-08 Nitronex Corporation III-nitride material structures including silicon substrates
CN103325843A (zh) * 2012-03-23 2013-09-25 株式会社东芝 结型场效应晶体管及其制造方法
CN103325677A (zh) * 2013-06-14 2013-09-25 西安电子科技大学 含有SiNx插入层的极性c面GaN基的半导体器件的制备方法
CN103646961A (zh) * 2013-11-19 2014-03-19 中国电子科技集团公司第五十五研究所 含高阻寄生导电层的硅基iii族氮化物薄膜及生长方法

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3544864A (en) 1967-08-31 1970-12-01 Gen Telephone & Elect Solid state field effect device
US3717790A (en) 1971-06-24 1973-02-20 Bell Telephone Labor Inc Ion implanted silicon diode array targets for electron beam camera tubes
US4843440A (en) 1981-12-04 1989-06-27 United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration Microwave field effect transistor
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US5633192A (en) 1991-03-18 1997-05-27 Boston University Method for epitaxially growing gallium nitride layers
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6440823B1 (en) 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US5838029A (en) 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5592501A (en) 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5679965A (en) 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
US5739554A (en) 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
WO1996041906A1 (en) 1995-06-13 1996-12-27 Advanced Technology Materials, Inc. Bulk single crystal gallium nitride and method of making same
JP2795226B2 (ja) 1995-07-27 1998-09-10 日本電気株式会社 半導体発光素子及びその製造方法
DE69633203T2 (de) 1995-09-18 2005-09-01 Hitachi, Ltd. Halbleiterlaservorrichtungen
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
JP3409958B2 (ja) 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
US5874747A (en) 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
US5929467A (en) 1996-12-04 1999-07-27 Sony Corporation Field effect transistor with nitride compound
US5741724A (en) 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
WO1998037584A1 (en) * 1997-02-20 1998-08-27 The Board Of Trustees Of The University Of Illinois Solid state power-control device using group iii nitrides
JP3491492B2 (ja) 1997-04-09 2004-01-26 松下電器産業株式会社 窒化ガリウム結晶の製造方法
EP2234142A1 (en) 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
US6069021A (en) 1997-05-14 2000-05-30 Showa Denko K.K. Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JPH10335637A (ja) 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6261931B1 (en) 1997-06-20 2001-07-17 The Regents Of The University Of California High quality, semi-insulating gallium nitride and method and system for forming same
JP2002511831A (ja) 1997-07-03 2002-04-16 シービーエル テクノロジーズ エピタキシャル蒸着により自立形基板を形成する熱的不整合の補償
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3517867B2 (ja) 1997-10-10 2004-04-12 豊田合成株式会社 ＧａＮ系の半導体素子
JP3036495B2 (ja) 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6180270B1 (en) 1998-04-24 2001-01-30 The United States Of America As Represented By The Secretary Of The Army Low defect density gallium nitride epilayer and method of preparing the same
US6064078A (en) 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
SG94712A1 (en) 1998-09-15 2003-03-18 Univ Singapore Method of fabricating group-iii nitride-based semiconductor device
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6329063B2 (en) 1998-12-11 2001-12-11 Nova Crystals, Inc. Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates
US20010042503A1 (en) 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
TW449937B (en) 1999-02-26 2001-08-11 Matsushita Electronics Corp Semiconductor device and the manufacturing method thereof
US6426512B1 (en) 1999-03-05 2002-07-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
TW474024B (en) 1999-08-16 2002-01-21 Cornell Res Foundation Inc Passivation of GaN based FETs
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6441393B2 (en) 1999-11-17 2002-08-27 Lumileds Lighting U.S., Llc Semiconductor devices with selectively doped III-V nitride layers
US6291319B1 (en) 1999-12-17 2001-09-18 Motorola, Inc. Method for fabricating a semiconductor structure having a stable crystalline interface with silicon
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6498111B1 (en) 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
FR2810159B1 (fr) 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
JP4186032B2 (ja) 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US6610144B2 (en) 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
US6624452B2 (en) 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
EP2276059A1 (en) 2000-08-04 2011-01-19 The Regents of the University of California Method of controlling stress in gallium nitride films deposited on substrates
JP2002076023A (ja) 2000-09-01 2002-03-15 Nec Corp 半導体装置
US6391748B1 (en) 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6956250B2 (en) 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6841409B2 (en) 2002-01-17 2005-01-11 Matsushita Electric Industrial Co., Ltd. Group III-V compound semiconductor and group III-V compound semiconductor device using the same
JP2004134750A (ja) * 2002-09-19 2004-04-30 Toyoda Gosei Co Ltd ｐ型ＩＩＩ族窒化物系化合物半導体の製造方法
US7115896B2 (en) 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US7141489B2 (en) 2003-05-20 2006-11-28 Burgener Ii Robert H Fabrication of p-type group II-VI semiconductors
US7170095B2 (en) * 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7138648B2 (en) * 2003-12-17 2006-11-21 Palo Alto Research Center Incorporated Ultraviolet group III-nitride-based quantum well laser diodes
KR101045573B1 (ko) * 2005-07-06 2011-07-01 인터내쇼널 렉티파이어 코포레이션 Ⅲ족 질화물 인헨스먼트 모드 소자
US8022465B2 (en) * 2005-11-15 2011-09-20 Macronrix International Co., Ltd. Low hydrogen concentration charge-trapping layer structures for non-volatile memory
US8853065B2 (en) * 2006-05-16 2014-10-07 Cree, Inc. Methods for fabricating semiconductor devices having reduced implant contamination
US7872252B2 (en) * 2006-08-11 2011-01-18 Cyrium Technologies Incorporated Method of fabricating semiconductor devices on a group IV substrate with controlled interface properties and diffusion tails
US20090050980A1 (en) * 2007-08-21 2009-02-26 Texas Instruments Incorporated Method of forming a semiconductor device with source/drain nitrogen implant, and related device
US8785944B2 (en) * 2011-12-07 2014-07-22 Samsung Electronics Co., Ltd. High electron mobility transistor
US8501635B1 (en) * 2012-09-29 2013-08-06 Translucent, Inc. Modification of REO by subsequent III-N EPI process
US9460917B2 (en) * 2014-02-12 2016-10-04 Translucent, Inc. Method of growing III-N semiconductor layer on Si substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1203285A (zh) * 1997-04-09 1998-12-30 松下电子工业株式会社 氮化镓结晶的制造方法
US6160833A (en) * 1998-05-06 2000-12-12 Xerox Corporation Blue vertical cavity surface emitting laser
US20040011280A1 (en) * 2002-03-27 2004-01-22 Takamitsu Higuchi Device substrate and method for producing device substrate
US20060118819A1 (en) * 2004-12-03 2006-06-08 Nitronex Corporation III-nitride material structures including silicon substrates
CN103325843A (zh) * 2012-03-23 2013-09-25 株式会社东芝 结型场效应晶体管及其制造方法
CN103325677A (zh) * 2013-06-14 2013-09-25 西安电子科技大学 含有SiNx插入层的极性c面GaN基的半导体器件的制备方法
CN103646961A (zh) * 2013-11-19 2014-03-19 中国电子科技集团公司第五十五研究所 含高阻寄生导电层的硅基iii族氮化物薄膜及生长方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833198B (zh) * 2021-04-15 2024-02-21 中國商蘇州晶湛半導體有限公司 半導體結構及其製作方法
CN113394283A (zh) * 2021-06-25 2021-09-14 电子科技大学 具有复合层结构的高压hemt器件
CN113394283B (zh) * 2021-06-25 2023-04-14 电子科技大学 具有复合层结构的高压hemt器件
CN113410285A (zh) * 2021-08-04 2021-09-17 苏州汉骅半导体有限公司 半导体器件及其制备方法
CN113410285B (zh) * 2021-08-04 2023-02-28 苏州汉骅半导体有限公司 半导体器件及其制备方法
WO2023216167A1 (en) * 2022-05-12 2023-11-16 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US9627473B2 (en) 2017-04-18
CN114420545A (zh) 2022-04-29
CN108352412B (zh) 2022-01-25
JP2018528614A (ja) 2018-09-27
EP3347920A1 (en) 2018-07-18
WO2017044467A1 (en) 2017-03-16
TW201719732A (zh) 2017-06-01
US20170069713A1 (en) 2017-03-09
EP3347920A4 (en) 2019-05-08

Similar Documents

Publication Publication Date Title
CN108352412A (zh) Iii族氮化物材料半导体结构中的寄生沟道减轻
US10312361B2 (en) Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage
US11810955B2 (en) Parasitic channel mitigation using silicon carbide diffusion barrier regions
US9773898B2 (en) III-nitride semiconductor structures comprising spatially patterned implanted species
US9673281B2 (en) Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US9704705B2 (en) Parasitic channel mitigation via reaction with active species
US9806182B2 (en) Parasitic channel mitigation using elemental diboride diffusion barrier regions
US9799520B2 (en) Parasitic channel mitigation via back side implantation
KR102592686B1 (ko) 질화 갈륨 물질 내에서의 확산에 의해 도핑된 영역을 형성하는 방법 및 시스템
KR20150120357A (ko) 헤테로기판 상의 iii족-질화물 버퍼 층 구조의 p-도핑
US10211294B2 (en) III-nitride semiconductor structures comprising low atomic mass species
US20170069716A1 (en) Parasitic channel mitigation using aluminum nitride diffusion barrier regions
US20170069723A1 (en) Iii-nitride semiconductor structures comprising multiple spatially patterned implanted species
US20170069744A1 (en) Parasitic channel mitigation via counterdopant profile matching
US20190013196A1 (en) Parasitic channel mitigation via reaction with active species
CN103003931A (zh) 半导体元件用外延基板、半导体元件、pn接合二极管元件以及半导体元件用外延基板的制造方法
US20170069742A1 (en) Parasitic channel mitigation via implantation of low atomic mass species
US8907377B2 (en) High electron mobility transistor and method of manufacturing the same
US20170069745A1 (en) Methods of spatially implanting multiple species in iii-nitride semiconductor structures
US20170069500A1 (en) Methods of spatially implanting species in iii-nitride semiconductor structures
You et al. Vertical GaN devices: Process and reliability
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
Geens et al. Demonstration of high-quality GaN epitaxy on 200 mm engineered substrates for vertical power device fabrication
KR20180063576A (ko) 반절연층을 구비한 질화물 반도체 소자 및 그 제조 방법
KR20180070076A (ko) 수직형 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant