JP2004134750A - ｐ型ＩＩＩ族窒化物系化合物半導体の製造方法 - Google Patents

ｐ型ＩＩＩ族窒化物系化合物半導体の製造方法 Download PDF

Info

Publication number
JP2004134750A
JP2004134750A JP2003279732A JP2003279732A JP2004134750A JP 2004134750 A JP2004134750 A JP 2004134750A JP 2003279732 A JP2003279732 A JP 2003279732A JP 2003279732 A JP2003279732 A JP 2003279732A JP 2004134750 A JP2004134750 A JP 2004134750A
Authority
JP
Japan
Prior art keywords
compound semiconductor
group iii
iii nitride
semiconductor layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003279732A
Other languages
English (en)
Other versions
JP2004134750A5 (ja
Inventor
Tetsuya Taki
瀧　　哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2003279732A priority Critical patent/JP2004134750A/ja
Priority to US10/665,475 priority patent/US7041519B2/en
Publication of JP2004134750A publication Critical patent/JP2004134750A/ja
Publication of JP2004134750A5 publication Critical patent/JP2004134750A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　
【課題】　ｐ型III族窒化物系化合物半導体層の抵抗率を低減する。
【解決手段】　ｐ型不純物を添加した第１のIII族窒化物系化合物半導層の上に、不純物無添加の、若しくはｎ型不純物を添加した若しくはｎ型不純物及びｐ型不純物を添加した第２のIII族窒化物系化合物半導層を形成し、第２のIII族窒化物系化合物半導層を形成中又は形成後に加熱処理により低抵抗化処理を行う。
【選択図】　図１

Description

　本発明は、紫外領域から赤色の発光ダイオード、レーザダイオード等の光デバイスや高温デバイス等の電子デバイスに使用されるIII族窒化物系化合物半導体に関し、特に低抵抗のｐ型III族窒化物系化合物半導体の製造方法に関する。
　一般に有機金属気相成長法（ＭＯＶＰＥ法）で作製したIII族窒化物系化合物半導体においては、ｐ型不純物を添加しただけでは同じIII−ｖ族化合物半導体である燐化ガリウム（ＧａＰ）や砒化ガリウム（ＧａＡｓ）系半導体のように低抵抗のｐ型半導体結晶を得ることができない。それは、例えば、ｐ型不純物であるＭｇ（マグネシウム）がIII族窒化物系化合物半導体結晶内で、アクセプタとして本来機能しうるIII族元素と置き換わった位置に入ったとしても、原料ガス（例えば、ＴＭＧ（トリメチルガリウム）又は、アンモニア）に含まれ結晶成長時に分離した水素と結合することにより、Ｍｇがアクセプタとして機能する活性化を妨げていることが原因と考えられている（例えば、非特許文献１を参照）。
そのため、III族窒化物系化合物半導体においては、低抵抗のｐ型結晶を得るために、ｐ型不純物を添加した後に電子線を照射する等の熱処理を行うことで２〜１０Ω・ｃｍの抵抗率（ホールキャリア濃度においては、１〜２×１０１７／ｃｍ３程度）を得ている。この熱処理による低抵抗率化については、ｐ型不純物であるＭｇと結合している水素が熱により切り離され、結晶内から脱離するという考え方が報告されている（例えば、非特許文献２、特許文献１、特許文献２を
参照）。
Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ．３１（１９９２）ｐｐ．１２５８−１２６６ 応用物理、第６０巻、１９９１年、１６３頁 特開平５−１８３１８９号公報（第６頁、図１） 特開平５−１９８８４１号公報（第５頁、図１）
しかし、ｐ型のIII族窒化物系化合物半導体の抵抗率は前述のＧａＰ系やＧａＡｓ系の化合物半導体に比較して依然として１桁程度高く、ｐ型不純物の活性化は充分達成されたとは言えない。一方、特開平８−９７４７１号公報の図１２に見られるように、III族窒化物系化合物半導体の場合、ｐ型不純物であるＭｇの添加量を増加させた場合、ある添加量まではホールキャリア濃度に増加傾向、即ち、抵抗率に減少傾向が見られるものの、ある添加量を越えるとホールキャリア濃度は減少傾向、即ち、抵抗率に増加傾向が見られるようになる。このホールキャリア濃度飽和現象は、ｐ型不純物であるＭｇの活性化を妨げている原因が原料ガスに含まれる水素とＭｇとの結合にあることのみでは説明することができない。本発明者はこの原因が、ｐ型不純物であるＭｇがIII族窒化物系化合物半導体の結晶成長過程で、例えば、III族元素であるＧａ（ガリウム）と置き換わるＭｇの他にIII族窒化物系化合物半導体の結晶間隙に保持されるＭｇが存在し、この結晶間隙に保持されるＭｇがＧａの位置に置き換わるＭｇとコンペンセイトすること（自己補償効果）にあると考えた。
従って、本発明の目的は、結晶間隙に保持されるｐ型不純物を効率良く結晶内から脱離させ、前述のＧａＰ系やＧａＡｓ系化合物半導体と同等な低抵抗のｐ型のIII族窒化物系化合物半導体の製造方法を提供することにある。
本発明の低抵抗なｐ型のIII族窒化物系化合物半導体の製造方法は、請求項１によれば、ｐ型不純物を添加した第１のIII族窒化物系化合物半導層の形成工程と、不純物無添加の、若しくはｎ型不純物を添加した若しくはｎ型不純物及びｐ型不純物を添加した第２のIII族窒化物系化合物半導層の形成工程を有し、第２のIII族窒化物系化合物半導層の形成工程の後又は第２のIII族窒化物系化合物半導層の形成工程に重ねて低抵抗化処理工程を有することである。なお、ｎ型不純物若しくはｎ型不純物及びｐ型不純物を添加するのは、ｎ型不純物を添加する場合は、第１のIII族窒化物系化合物半導体層に添加されているアクセプタとして機能するｐ型不純物とは反対の性質を有するドナーとして機能するｎ型不純物を添加することにより、第１のIII族窒化物系化合物半導体の結晶間隙に存在するｐ型不純物が第２のIII族窒化物系化合物半導体層中に取り込まれる、即ち、溶解度を増大させるためである。ｎ型不純物及びｐ型不純物を添加する場合は、上記のｎ型不純物添加の効果に加え、第１のIII族窒化物系化合物半導体の結晶間隙に存在するｐ型不純物の第２のIII族窒化物系化合物半導体層中への拡散を促進させるためである。
　また、請求項２によれば、請求項１の発明に加え、低抵抗化処理工程の後又は低抵抗化処理工程に重ねて第２のIII族窒化物系化合物半導体層を除去する工程を有することである。第２のIII族窒化物系化合物半導体層を除去することにより、低抵抗化処理された第１のIII族窒化物系化合物半導体層上に電極を形成することが可能となるからである。
また、請求項３によれば、第２のIII族窒化物系化合物半導体層の膜厚は１ｎｍ以上１００ｎｍ以下である。１ｎｍより薄いと第１のIII族窒化物系化合物半導体内の結晶間隙に存在するｐ型不純物を取り込むことが充分できず、また、１００ｎｍより厚いと第２のIII族窒化物系化合物半導体自体は第１のIII族窒化物系化合物半導体よりも抵抗率が高い（即ち、ホールキャリア濃度が低い）ため、デバイスにした場合に駆動電圧が上昇するという不具合や金属とのオーミック接触を考慮する場合は、オーミック接合が得られないという不具合をも生ずるからである。
　更に請求項４によれば、第２のIII族窒化物系化合物半導体層のｐ型不純物の添加量は、前記第１のIII族窒化物系化合物半導層のｐ型不純物の添加量よりも少ないことである。不純物濃度差により、第１のIII族窒化物系化合物半導層から第２のIII族窒化物系化合物半導層へのｐ型不純物の移動（拡散）を可能とするためである。
上記のように、ｐ型不純物を添加した第１のIII族窒化物系化合物半導体層の形成工程と、不純物無添加の、若しくはｎ型不純物を添加した若しくはｎ型不純物及びｐ型不純物を添加した第２のIII族窒化物系化合物半導体層の形成工程を有することにより、第１のIII族窒化物系化合物半導体層と第２のIII族窒化物系化合物半導体層との間のｐ型不純物の濃度に差をつけ、ｐ型不純物の濃度の高い第１のIII族窒化物系化合物半導体層からｐ型不純物の濃度の低い第２のIII族窒化物系化合物半導体層へｐ型不純物が移動する拡散現象を利用して第１のIII族窒化物系化合物半導体層の結晶間隙に存在するｐ型不純物を第２のIII族窒化物系化合物半導体層に移動させることにより第１のIII族窒化物系化合物半導体層から脱離させ、更に第２のIII族窒化物系化合物半導体層の形成工程の後又は第２のIII族窒化物系化合物半導体層の形成工程に重ねて行う低抵抗化処理によって第１のIII族窒化物系化合物半導体層のｐ型不純物の活性化率を向上させることができるのである。
　（III族窒化物系化合物半導体）
　III族窒化物系化合物半導体とは、一般式としてＡｌＸＧａＹＩn１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表され、ＡｌＮ、ＧａＮ及びＩnＮのいわゆる２元系、ＡｌｘＧａ１−ｘＮ、ＡｌｘＩn１−ｘＮ及びＧａｘＩn１−ｘＮ（以上において０＜ｘ＜１）のいわゆる３元系を包含するものをいう。なお、III族元素の少なくとも一部をＢ（ホウ素）、Ｔｌ（タリウム）等で置換しても良く、また、Ｎ（窒素）の少なくとも一部もＰ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）等で置換することができる。
（ｐ型不純物）
ｐ型不純物とは、II族元素であるＭｇ、Ｚn（亜鉛）、Ｂｅ（ベリリウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）をいう。
（ｎ型不純物）
ｎ型不純物とは、Iｖ族元素であるＳｉ（シリコン）、Ｇｅ（ゲルマニウム）、Ｃ（炭素）及びｖI族元素であるＳｅ（セレン）、Ｔｅ（テルル）をいう。
　（低抵抗化処理）
　低抵抗化処理は熱処理によって行われる。熱処理の方法としては、既存の電子線照射、レーザ照射による加熱処理やオーブンのような炉内で加熱することにより行うことが出来る。なお、熱処理を行う場合の雰囲気は真空中、Ｎ２、Ｈｅ、Ａｒ等の不活性ガス若しくは酸素を含む雰囲気中で行い、水素を含まない雰囲気で行うことが好ましい。水素が含まれていると、ｐ型不純物と結合していた水素がIII族窒化物系化合物半導体結晶内から脱離するのを阻害するからである。また、熱処理温度は３５０℃以上に維持することが好ましい。ｐ型不純物と水素との結合を切るためのエネルギーが必要だからである。
　以下、実施例を用いて本発明の構成をより詳細に説明する。
実施例１は、第２のIII族窒化物系化合物半導体層に不純物を添加しない場合である。図１は本実施例の構成を模式的に示した図である。各層のスペックは次の通りである。
層 ： 組成（不純物）
第２のIII族窒化物系化合物半導体層１４：Ｇａ０．８５Ｉｎ０．１５Ｎ
第１のIII族窒化物系化合物半導体層１３：ＧａＮ（Ｍｇ）
バッファ層１２ ：ＡｌＮ
基板１１ ：サファイア
まず良く洗浄したサファイア基板をＭＯＶＰＥ装置（以下「反応装置」という。）内のサセプタに載置した。反応装置内を真空排気した後に、水素ガスを流しながら基板を１０５０℃で、２０分間、サファイア基板の表面をエッチングし清浄化した。その後、基板温度を４００℃まで降温し、Ａｌ源としてＴＭＡ（トリメチルアルミニウム）ガス、Ｎ源としてアンモニアガス、キャリアガスとして水素ガスを流しながら、ＡｌＮバッファ層を３０ｎｍの膜厚で成長させた。
次にＴＭＡガスのみを止め、温度を１０００℃まで上昇させた後、Ｇａ源としてＴＭＧ（トリメチルガリウム）ガス、ｐ型不純物であるＭｇ源としてＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）ガスを流しながら２０分間成長させて、第１のIII族窒化物系化合物半導体層であるＭｇを添加したＧａＮ層を２００ｎｍの膜厚で成長させた。なお、Ｍｇの添加量は１×１０１９／ｃｍ３と２×１０２１／ｃｍ３の２水準を設定した。
次にＴＭＧガス、Ｃｐ２Ｍｇガス及び水素ガスを止め、キャリアガスとして窒素ガスを流し、温度を８００℃まで降温させた後、Ｉｎ源としてのＴＭＩ（トリメチルインジウム）ガスとＴＭＧガスを流しながら５分間成長させて、第２のIII族窒化物系化合物半導体層であるＧａ０．８５Ｉｎ０．１５Ｎ層を１０ｎｍの膜厚で成長させた。
次にＴＭＧガス、ＴＭＩガス、アンモニアガスを止め、温度を８００℃で、１０分間維持した後、室温まで冷却し、以上を成長させたウエハを反応装置から取りだし、電子線照射装置に入れ、加速電圧５ｋV、試料電流１０μＡの条件とすることで第１のIII族窒化物系化合物半導体層であるＭｇを添加したＧａＮ層及び第２のIII族窒化物系化合物半導体層であるＧａ０．８５Ｉｎ０．１５Ｎ層の温度を約６００℃にして電子線照射を行った。
電子線照射して得られた第１のIII族窒化物系化合物半導体層であるＭｇを添加したＧａＮ層のホール測定を行った結果、Ｍｇの添加量が１×１０１９／ｃｍ３の時は抵抗率０．８Ω・ｃｍ、ホールキャリア濃度５×１０１７／ｃｍ３であり、２×１０２１／ｃｍ３の時は抵抗率０．２Ω・ｃｍ、ホールキャリア濃度１×１０１８／ｃｍ３であった。これは、従来に比べて極めて優れた特性を示しており、Ｍｇ添加量の増加とともにホールキャリア濃度の増加、即ち、低抵抗化が可能となった。また、特開平８−９７４７１号公報の図１２に見られるホールキャリア濃度の飽和現象も解消したことを示している。
実施例２は、第２のIII族窒化物系化合物半導体層にｎ型不純物を添加した場合である。実施例１において、第１のIII族窒化物系化合物半導体層であるＭｇドープＧａＮ層を成長させた後の第２のIII族窒化物系化合物半導体層であるＧａ０．８５Ｉｎ０．１５Ｎ層を成長させる際に、ＴＭＩガス、ＴＭＧガス、アンモニアガス、窒素ガスにＳｉＨ４（シラン）ガスを同時に流してｎ型不純物としてＳｉを添加した。
実施例１と同様に電子線照射を行い得られた第１のIII族窒化物系化合物半導体層であるＭｇを添加したＧａＮ層のホール測定を行った結果は実施例１とほぼ同様であり、従来に比べて極めて優れた特性を示した。
実施例３は、第２のIII族窒化物系化合物半導体層にｎ型不純物とｐ型不純物を添加した場合である。実施例１において、第１のIII族窒化物系化合物半導体層であるＭｇを添加したＧａＮ層を成長させた後の第２のIII族窒化物系化合物半導体層であるＧａ０．８５Ｉｎ０．１５Ｎ層を成長させる際に、ＴＭＩガス、ＴＭＧガス、アンモニアガス、窒素ガスにＳｉＨ４（シラン）ガスとＤＥＺ（ジエチル亜鉛）ガスを同時に流してｎ型不純物としてＳｉ、ｐ型不純物としてＺｎを同時に添加した。
実施例１と同様に電子線照射を行い得られた第１のIII族窒化物系化合物半導体層であるＭｇを添加したＧａＮ層のホール測定を行った結果は実施例１とほぼ同様であり、従来に比べて極めて優れたｐ型特性を示した。
実施例４は、第２のIII族窒化物系化合物半導体層を除去する場合である。実施例１乃至実施例３に示したように、第１のIII族窒化物系化合物半導体層であるＭｇを添加したＧａＮ層の上に不純物無添加の、若しくはＳｉ添加、若しくはＳｉ及びＺｎ添加の第２のIII族窒化物系化合物半導体層であるＩｎ０．１５Ｇａ０．８５Ｎ層を成長させた。次に、窒素ガス以外のガスを止め、温度を１０００℃に上昇させ、１０分間維持した。この場合においては、第２のIII族窒化物系化合物半導体層であるＧａ０．８５Ｉｎ０．１５Ｎ層が熱分解すると共に、反応装置内において、第１のIII族窒化物系化合物半導体層の低抵抗化のための熱処理が同時に行われた。
このようにして得られた第１のIII族窒化物系化合物半導体層であるＭｇを添加したＧａＮ層のホール測定を行った結果は実施例１とほぼ同様であり、従来に比べて極めて優れたｐ型特性を示した。
実施例５は、本発明を用いた発光ダイオードの場合である。まず良く洗浄したサファイア基板を反応装置内のサセプタに載置した。反応装置内を真空排気した後に、水素ガスを流しながら基板を１０５０℃で、２０分間、サファイア基板の表面をエッチングし清浄化した。その後、基板温度を４００℃まで降温し、Ａｌ源としてＴＭＡ（トリメチルアルミニウム）ガス、Ｎ源としてアンモニアガス、キャリアガスとして水素ガスを流しながら、ＡｌＮバッファ層を３０ｎｍの膜厚で成長させた。
次にＴＭＡガスを止め、温度を１０００℃まで上昇させた後、Ｇａ源としてＴＭＧガス、アンモニアガス、ＳｉＨ４ガスを流しながら成長させて、Ｓｉを添加したＧａＮ層を４μｍの膜厚で成長させた。
次にＴＭＧガス、ＴＭＩガス、アンモニアガスを用いてＧａＮとＧａ０．８０Ｉｎ０．２０Ｎの積層構造からなる量子井戸構造の発光する層を含む層を成長させた。
次にＴＭＡ、ＴＭＧガス、Ｃｐ２Ｍｇガス、アンモニアガスを用い、温度１０００℃で第１のIII族窒化物系化合物半導体層であるＭｇを添加したＡｌ０．１５Ｇａ０．８５Ｎを成長させた。
次にキャリアガスとして窒素ガスを流し、温度を８００℃まで降温させた後、ＴＭＩガス、ＴＭＧガス、アンモニアガスを流しながら５分間成長させて、第２のIII族窒化物系化合物半導体層であるＧａ０．８５Ｉｎ０．１５Ｎ層を１０ｎｍの膜厚で成長させた。
次に温度を１０００℃に上昇させた。この昇温により第２のIII族窒化物系化合物半導体層であるＧａ０．８５Ｉｎ０．１５Ｎ層は熱分解し、消滅した。また、この昇温により第１のIII族窒化物系化合物半導体層であるＭｇを添加したＡｌ０．１５Ｇａ０．８５Ｎの熱処理が行われ、Ａｌ０．１５Ｇａ０．８５Ｎ層の低抵抗化が行われた。
次にキャリアガスとして水素ガスを流し、ＴＭＧガス、Ｃｐ２Ｍｇガス、アンモニアガスを用い、温度１０００℃で第１のIII族窒化物系化合物半導体層であるＭｇを添加したＧａＮを成長させた。
次にキャリアガスとして窒素ガスを流し、温度を８００℃まで降温させた後、ＴＭＩガス、ＴＭＧガス、アンモニアガスを流しながら５分間成長させて、第２のIII族窒化物系化合物半導体層であるＧａ０．８５Ｉｎ０．１５Ｎ層を１０ｎｍの膜厚で成長させた。
次にＴＭＧガス、ＴＭＩガス、アンモニアガスを止め、温度を８００℃で、１０分間維持した後、室温まで冷却し、以上を成長させたウエハを反応装置から取りだし、電子線照射装置に入れ、加速電圧５ｋV、試料電流１０μＡの条件にて第１のIII族窒化物系化合物半導体層であるＭｇを添加したＧａＮ層及び第２のIII族窒化物系化合物半導体層であるＧａ０．８５Ｉｎ０．１５Ｎ層の温度を約６００℃にして電子線照射を行った。
次にウエハの一部をエッチングしてＳｉを添加したＧａＮ層を露出させ、Ｓｉを添加したＧａＮ層及び第２のIII族窒化物系化合物半導体層であるＧａ０．８５Ｉｎ０．１５Ｎ層上にオーミック電極を形成した後、ダイシングソーでチップ状にカットした。その後、リードフレーム上に実装し、ワイヤーボンディング、樹脂封止してランプを作製した。電流を印加したところ、従来では、電極直下にのみに観測された発光に広がりが観測され、順方向電圧も２０ｍＡで３．２Ｖと従来に比較して５％程度の改善が見られた。
実施例６は、実施例５と同様に本発明を用いた発光ダイオードの場合である。まず良く洗浄したサファイア基板６１を反応装置内のサセプタに載置した。反応装置内を真空排気した後に、水素ガスを流しながら基板を１０５０℃で、２０分間、サファイア基板６１の表面をエッチングし清浄化した。その後、基板温度を４００℃まで降温し、Ａｌ源としてＴＭＡガス、Ｎ源としてアンモニアガス、キャリアガスとして水素ガスを流しながら、ＡｌＮバッファ層６２を３０ｎｍの膜厚で成長させた。
次にＴＭＡガスを止め、温度を１０００℃まで上昇させた後、Ｇａ源としてＴＭＧガス、アンモニアガス、ＳｉＨ４ガスを流しながら成長させて、Ｓｉを添加したＧａＮ層６３を４μｍの膜厚で成長させた。
次にＴＭＧガス、ＴＭＩガス、アンモニアガスを用いてＧａＮとＧａ０．８０Ｉｎ０．２０Ｎの積層構造からなる量子井戸構造の発光する層を含む層６４を成長させた。
次にＴＭＡ、ＴＭＧガス、Ｃｐ２Ｍｇガス、アンモニアガスを用い、温度１０００℃でＭｇを添加したＡｌ０．１５Ｇａ０．８５Ｎ層６５を成長させた。
次にＴＭＧガス、Ｃｐ２Ｍｇガス、アンモニアガスを用い、温度１０００℃でＭｇを添加したＧａＮ層６６を成長させた。
次にキャリアガスとして窒素ガスを流し、温度を８００℃まで降温させた後、ＴＭＩガス、ＴＭＧガス、Ｃｐ２Ｍｇガス、ＳｉＨ４ガスアンモニアガスを流しながら５分間成長させて、ＳｉとＭｇを添加したＧａ０．８０Ｉｎ０．２０Ｎ層６７を１．５ｎｍの膜厚で成長させた。
次にＴＭＧガス、ＴＭＩガス、アンモニアガスを止め、温度を８００℃で、１０分間維持した後、室温まで冷却し、以上を成長させたウエハを反応装置から取りだし、電子線照射装置に入れ、温度を約６００℃にして加速電圧５ｋV、試料電流１０μＡの条件にてＭｇを添加したＡｌ０．１５Ｇａ０．８５Ｎ層６５、Ｍｇを添加したＧａＮ層６６及びＳｉとＭｇを添加したＧａ０．８０Ｉｎ０．２０Ｎ層６７に電子線照射を行った。なお、この実施例においては、第１のIII族窒化物系化合物半導体層にはＭｇを添加したＡｌ０．１５Ｇａ０．８５Ｎ層６５及びＭｇを添加したＧａＮ層６６が該当し、第２のIII族窒化物系化合物半導体層にはＳｉとＭｇを添加したＧａ０．８０Ｉｎ０．２０Ｎ層６７が該当する。
次にウエハの一部をエッチングしてＳｉを添加したＧａＮ層６３を露出させ、Ｓｉを添加したＧａＮ層６３及びＳｉとＭｇを添加したＧａ０．８０Ｉｎ０．２０Ｎ層６７上にオーミック電極６８、６９を形成した後、ダイシングソーでチップ状にカットした。チップ断面構造を図２に示す。その後、リードフレーム上に実装し、ワイヤーボンディング、樹脂封止してランプを作製した
図３はＳｉとＭｇを添加したＧａ０．８０Ｉｎ０．２０Ｎ層６７の存在しない場合（従来）と本件発明のＳｉとＭｇを添加したＧａ０．８０Ｉｎ０．２０Ｎ層６７の存在する場合の順方向電流２０ｍＡにおける順方向電圧（Ｖｆ）と発光光度（明るさ）を比較した図である。なお、縦軸の数値は、従来を１とした場合の相対値で示した。本発明の場合にＶｆ及び明るさともに５％程度の改善が見られることがわかる。
上記実施例では基板にはサファイア（Ａｌ２Ｏ３）を用いたが、これに限定されることはなく、スピネル（ＭｇＡｌ２Ｏ４）、シリコン（Ｓｉ）、炭化珪素（ＳｉＣ）、酸化亜鉛（ＺｎＯ）、燐化ガリウム（ＧａＰ）、砒化ガリウム（ＧａＡｓ）、酸化マグネシウム（ＭｇＯ）、酸化マンガン（ＭｎＯ２）、ＹＳＺ（安定化ジルコニアイットリア）、ＺｒＢ２（ジルコニウムジボライド）等からなる基板を用いることができる。勿論、III族窒化物系化合物半導体単結晶等を用いることができることはいうまでもない。また、又、バッファ層はＡｌＮを用いたが、ＡｌＮ以外のＧａＮ、ＩnＮ、ＡｌＧａＮ、ＧａＩｎＮ及びＡｌＧａＩｎＮ等のIII族窒化物系化合物半導体でもよく、窒化チタン（ＴｉＮｘ）等の金属窒化物でもよい。なお、III族窒化物系化合物半導体を基板として用いた場合は、当該バッファ層を省略することができる。更にバッファ層はＭＯＶＰＥ法で形成されるがこれに限定されることはなく、材料としてはＧａＮ、ＩnＮ、ＡｌＧａＮ、ＧａＩｎＮ及びＡｌＧａＩｎＮ等を用いることができ、製法としては分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等を用いることができる。さらに基板とバッファ層は半導体デバイス形成後に、必要に応じて、除去することもできる。
また、ＳｉとＭｇを添加した層、第１のIII族窒化物系化合物半導体層、第２のIII族窒化物系化合物半導体層はＧａＮ、ＡｌＧａＮ、ＧａＩｎＮ層を用いたが、その他のＡｌＮやＡｌＧａＩｎＮなどの他の化合物を用いることができる。なお、第２のIII族窒化物系化合物半導体層はＩｎを含む化合物であることが望ましい。なぜならば、Ｉｎを含むIII族窒化物系化合物半導体は、ＩｎＮの結合が弱いため、Ｉｎは容易に第１のIII族窒化物系化合物半導体層に拡散しやすい。そのため、第１のIII族窒化物系化合物半導体層のｐ型不純物が、第２のIII族窒化物系化合物半導体層により拡散しやすくなり、その結果、拡散した第２のIII族窒化物系化合物半導体層のｐ型不純物が、第１のIII族窒化物系化合物半導体層内におけるＩｎの位置に収まり、アクセプタとして機能するからである。
　Ｓｉを添加した層、ｐ型不純物を添加した層は単層に限られず、不純物濃度やバンドギャップエネルギーの異なる複数の層で構成することも可能である。また、超格子構造を採ることもできる。
　発光する層を含む層は量子井戸構造を例としたが、発光ダイオードの構造としてはシングルへテロ型、ダブルへテロ型及びホモ接合型のものなどでもよい。
　更に、第２のIII族窒化物系化合物半導体層を除去する工程は、昇温による熱分解により行ったが、エッチングや研磨によっても可能である。エッチングはプラズマ等を用いるドライエッチング法や酸やアルカリ溶液を用いるウエットエッチング法が適用できる。なお、実施例４におけるＭｇを添加した第１のIII族窒化物系化合物半導体であるＡｌ０．１５Ｇａ０．８５Ｎ層上の第２のIII族窒化物系化合物半導体であるＧａ０．８５Ｉｎ０．１５Ｎ層をエッチングや研磨で除去する場合は、第２のIII族窒化物系化合物半導体であるＧａ０．８５Ｉｎ０．１５Ｎ層形成後に室温まで降温し、反応装置からウエハを取出して、エッチング装置や研磨装置により処理した後に、再度、反応装置にウエハを載置して昇温の後、第１のIII族窒化物系化合物半導体であるＭｇを添加したＧａＮ層の結晶成長を行う。
実施例ではデバイスとしては発光ダイオードを例に説明したが、この発明は前述のようにIII族窒化物系化合物半導体を用いた各種半導体デバイスに適用される。ここにデバイスには、発光ダイオード、受光ダイオード、レーザダイオード、太陽電池等の光デバイスの他、整流器、サイリスタ及びトランジスタ等のバイポーラデバイス、ＦＥＴ等のユニポーラデバイス並びにマイクロウェーブデバイスなどの電子デバイスが挙げられる。
本発明の実施例１の構成を模式的に示した図である。 本発明の実施例６の構成を模式的に示した図である。 本発明の実施例６の効果を従来構成と比較した図である。
符号の説明
１１、６１　基板
１２、６２　バッファ層
１３　第１のIII族窒化物系化合物半導体層
１４　第２のIII族窒化物系化合物半導体層
６３　Ｓｉを添加したＧａＮ層
６４　ＧａＮとＧａ０．８０Ｉｎ０．２０Ｎの積層構造からなる量子井戸構造の発光する層を含む層
６５　Ｍｇを添加したＡｌ０．１５Ｇａ０．８５Ｎ層６５
６６　Ｍｇを添加したＧａＮ層６６
６７　ＳｉとＭｇを添加したＧａ０．８０Ｉｎ０．２０Ｎ層６７
６８、６９ オーミック電極

Claims (4)

  1. ｐ型不純物を添加した第１のIII族窒化物系化合物半導層の形成工程と、不純物無添加の、若しくはｎ型不純物を添加した若しくはｎ型不純物及びｐ型不純物を添加した第２のIII族窒化物系化合物半導層の形成工程を有し、第２のIII族窒化物系化合物半導層の形成工程の後又は第２のIII族窒化物系化合物半導層の形成工程に重ねて低抵抗化処理工程を有することを特徴とするｐ型III族窒化物系化合物半導体の製造方法。
  2. 前記低抵抗化処理工程の後又は前記低抵抗化処理工程に重ねて第２のIII族窒化物系化合物半導体層を除去する工程を有することを特徴とする請求項１に記載のｐ型III族窒化物系化合物半導体の製造方法。
  3. 前記第２のIII族窒化物系化合物半導体層の膜厚は１ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１及び請求項２に記載のｐ型III族窒化物系化合物半導体の製造方法。
  4. 前記第２のIII族窒化物系化合物半導体層のｎ型不純物及びｐ型不純物の添加量は、前記第１のIII族窒化物系化合物半導層のｐ型不純物の添加量よりも少ないことを特徴とする請求項１乃至請求項３に記載のｐ型III族窒化物系化合物半導体の製造方法。
JP2003279732A 2002-09-19 2003-07-25 ｐ型ＩＩＩ族窒化物系化合物半導体の製造方法 Withdrawn JP2004134750A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003279732A JP2004134750A (ja) 2002-09-19 2003-07-25 ｐ型ＩＩＩ族窒化物系化合物半導体の製造方法
US10/665,475 US7041519B2 (en) 2002-09-19 2003-09-22 Method for producing p-type group III nitride compound semiconductor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002272554 2002-09-19
JP2003279732A JP2004134750A (ja) 2002-09-19 2003-07-25 ｐ型ＩＩＩ族窒化物系化合物半導体の製造方法

Publications (2)

Publication Number Publication Date
JP2004134750A true JP2004134750A (ja) 2004-04-30
JP2004134750A5 JP2004134750A5 (ja) 2007-04-12

Family

ID=31996196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003279732A Withdrawn JP2004134750A (ja) 2002-09-19 2003-07-25 ｐ型ＩＩＩ族窒化物系化合物半導体の製造方法

Country Status (2)

Country Link
US (1) US7041519B2 (ja)
JP (1) JP2004134750A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110015510A (ko) * 2008-06-13 2011-02-16 오스람 옵토 세미컨덕터스 게엠베하 반도체 몸체 및 반도체 몸체 제조 방법
JP2014103384A (ja) * 2012-11-19 2014-06-05 Genesis Photonics Inc 窒化物半導体構造及び半導体発光デバイス
KR101422313B1 (ko) 2007-01-26 2014-07-22 오스람 옵토 세미컨덕터스 게엠베하 반도체칩 및 반도체칩의 제조 방법
US9640712B2 (en) 2012-11-19 2017-05-02 Genesis Photonics Inc. Nitride semiconductor structure and semiconductor light emitting device including the same
US9685586B2 (en) 2012-11-19 2017-06-20 Genesis Photonics Inc. Semiconductor structure
US9780255B2 (en) 2012-11-19 2017-10-03 Genesis Photonics Inc. Nitride semiconductor structure and semiconductor light emitting device including the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050006635A1 (en) * 2003-03-26 2005-01-13 Kyocera Corporation Semiconductor apparatus, method for growing nitride semiconductor and method for producing semiconductor apparatus
US20070045607A1 (en) * 2005-08-26 2007-03-01 Nai-Chuan Chen Algainn nitride substrate structure using tin as buffer layer and the manufacturing method thereof
US7682953B2 (en) * 2006-06-30 2010-03-23 Seoul Opto Device Co., Ltd. Method of forming p-type compound semiconductor layer
DE102007019079A1 (de) * 2007-01-26 2008-07-31 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JPWO2011135866A1 (ja) * 2010-04-28 2013-07-18 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP6190582B2 (ja) * 2012-10-26 2017-08-30 古河電気工業株式会社 窒化物半導体装置の製造方法
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US9627473B2 (en) * 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
WO2020073285A1 (zh) * 2018-10-11 2020-04-16 中山大学 低接触电阻的三族氮化物p型欧姆电极结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306662A (en) * 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JPH05198841A (ja) 1992-01-22 1993-08-06 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体のｐ型化方法
JP2540791B2 (ja) 1991-11-08 1996-10-09 日亜化学工業株式会社 ｐ型窒化ガリウム系化合物半導体の製造方法。
JP2666237B2 (ja) 1994-09-20 1997-10-22 豊田合成株式会社 ３族窒化物半導体発光素子
JPH08222797A (ja) * 1995-01-17 1996-08-30 Hewlett Packard Co <Hp> 半導体装置およびその製造方法
US6020602A (en) * 1996-09-10 2000-02-01 Kabushiki Kaisha Toshba GaN based optoelectronic device and method for manufacturing the same
JP2000031084A (ja) * 1998-05-08 2000-01-28 Samsung Electron Co Ltd 化合物半導体薄膜のｐ型への活性化方法
US6838705B1 (en) * 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
US6562129B2 (en) * 2000-04-21 2003-05-13 Matsushita Electric Industrial Co., Ltd. Formation method for semiconductor layer
JP2002043619A (ja) * 2000-07-27 2002-02-08 Shiro Sakai 窒化ガリウム系化合物半導体素子の製造方法
US20020157596A1 (en) * 2001-04-30 2002-10-31 Stockman Stephen A. Forming low resistivity p-type gallium nitride
US6479313B1 (en) * 2001-05-25 2002-11-12 Kopin Corporation Method of manufacturing GaN-based p-type compound semiconductors and light emitting diodes
US6537838B2 (en) * 2001-06-11 2003-03-25 Limileds Lighting, U.S., Llc Forming semiconductor structures including activated acceptors in buried p-type III-V layers
TW502438B (en) * 2001-07-23 2002-09-11 Uni Light Technology Inc Semiconductor device with ohmic contact and method for producing the same
US6911079B2 (en) * 2002-04-19 2005-06-28 Kopin Corporation Method for reducing the resistivity of p-type II-VI and III-V semiconductors

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422313B1 (ko) 2007-01-26 2014-07-22 오스람 옵토 세미컨덕터스 게엠베하 반도체칩 및 반도체칩의 제조 방법
KR20110015510A (ko) * 2008-06-13 2011-02-16 오스람 옵토 세미컨덕터스 게엠베하 반도체 몸체 및 반도체 몸체 제조 방법
JP2011523219A (ja) * 2008-06-13 2011-08-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体ボディおよび半導体ボディの製造方法
US8581264B2 (en) 2008-06-13 2013-11-12 Osram Opto Semiconductors Gmbh Semiconductor body and method of producing a semiconductor body
KR101642524B1 (ko) 2008-06-13 2016-07-25 오스람 옵토 세미컨덕터스 게엠베하 반도체 몸체 및 반도체 몸체 제조 방법
JP2014103384A (ja) * 2012-11-19 2014-06-05 Genesis Photonics Inc 窒化物半導体構造及び半導体発光デバイス
US9640712B2 (en) 2012-11-19 2017-05-02 Genesis Photonics Inc. Nitride semiconductor structure and semiconductor light emitting device including the same
US9685586B2 (en) 2012-11-19 2017-06-20 Genesis Photonics Inc. Semiconductor structure
US9780255B2 (en) 2012-11-19 2017-10-03 Genesis Photonics Inc. Nitride semiconductor structure and semiconductor light emitting device including the same

Also Published As

Publication number Publication date
US20040058465A1 (en) 2004-03-25
US7041519B2 (en) 2006-05-09

Similar Documents

Publication Publication Date Title
JPH05183189A (ja) ｐ型窒化ガリウム系化合物半導体の製造方法。
JP2004134750A (ja) ｐ型ＩＩＩ族窒化物系化合物半導体の製造方法
JP2001230447A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3603598B2 (ja) ３−５族化合物半導体の製造方法
JP4901115B2 (ja) 窒化ガリウム系半導体素子
JP2010534933A (ja) 半導体発光素子及びその製造方法
JPH1032349A (ja) 半導体の成長方法
JP2001156003A (ja) Ｐ型窒化ガリウム系半導体の製造方法及びｐ型窒化ガリウム系半導体を用いた発光素子
JP4609917B2 (ja) 窒化アルミニウムガリウム層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
JPH09298311A (ja) 窒化ガリウム系化合物半導体発光素子
JP2009543331A (ja) ｐ型化合物半導体層の形成方法
JPH05198841A (ja) 窒化ガリウム系化合物半導体のｐ型化方法
JP4285337B2 (ja) 窒化ガリウム系化合物半導体ウエハーの製造方法
JPH08213656A (ja) 窒化ガリウム系化合物半導体発光素子
JP3180710B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP3797280B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3301345B2 (ja) ｐ型窒化ガリウム系化合物半導体層の形成方法
JP2017117845A (ja) 半導体発光素子およびその製造方法
JP3505167B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP2007201145A (ja) ｎ型ＩＩＩ族窒化物系化合物半導体層の成長方法
JP4293061B2 (ja) 窒化ガリウム系化合物半導体のウエハー
JP3884717B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP3038806U (ja) 窒化ガリウム系化合物半導体発光素子
JP2004535687A (ja) 窒化ガリウムをベースとしたｌｅｄおよびその製造方法
JPH10178213A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090622