JPWO2011135866A1 - 窒化物系半導体素子およびその製造方法 - Google Patents

窒化物系半導体素子およびその製造方法 Download PDF

Info

Publication number
JPWO2011135866A1
JPWO2011135866A1 JP2012512678A JP2012512678A JPWO2011135866A1 JP WO2011135866 A1 JPWO2011135866 A1 JP WO2011135866A1 JP 2012512678 A JP2012512678 A JP 2012512678A JP 2012512678 A JP2012512678 A JP 2012512678A JP WO2011135866 A1 JPWO2011135866 A1 JP WO2011135866A1
Authority
JP
Japan
Prior art keywords
layer
plane
gan
nitride
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012512678A
Other languages
English (en)
Inventor
尚美 安杖
尚美 安杖
横川 俊哉
俊哉 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2011135866A1 publication Critical patent/JPWO2011135866A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

GaN系基板10を用意する工程と、AlxInyGazN(x+y+z=1,x≧0,y≧0,z≧0)半導体から形成され、表面がm面であるp型のAldGaeN層(p型半導体領域)26を有する窒化物系半導体積層構造を基板上に形成する工程と、p型のAldGaeN層26の表面上にMgおよびZnの少なくとも一方を含む金属層28を形成して加熱処理を行う工程と、金属層28を除去する工程とp型のAldGaeN層26の表面上にp型電極を形成する工程とを含み、加熱処理により、p型のAldGaeN層26におけるN濃度は、Ga濃度よりも高くなる。

Description

本発明は窒化物半導体素子およびその製造方法に関するものである。特に、本発明は、紫外から青色、緑色、オレンジ色および白色などの可視域全般の波長域における発光ダイオード、レーザダイオード等のGaN系半導体発光素子に関する。このような発光素子は、表示、照明および光情報処理分野等への応用が期待されている。また、本発明は、窒化物系半導体素子に用いる電極の製造方法にも関する。
V族元素として窒素(N)を有する窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。そのなかでも、窒化ガリウム系化合物半導体(GaN系半導体:AlxGayInzN(x+y+z=1,x≧0,y≧0,z≧0))の研究は盛んに行われ、青色発光ダイオード(LED)、緑色LED、ならびにGaN系半導体を材料とする半導体レーザも実用化されている。
GaN系半導体は、ウルツ鉱型結晶構造を有している。図1は、GaNの単格子を模式的に示している。AlxGayInzN(x+y+z=1,x≧0,y≧0,z≧0)半導体の結晶では、図1に示すGaの一部がAlおよび/またはInに置換され得る。
図2は、ウルツ鉱型結晶構造の面を4指標表記(六方晶指数)で表すために一般的に用いられている4つのベクトルa1、a2、a3、cを示している。基本ベクトルcは、[0001]方向に延びており、この方向は「c軸」と呼ばれる。c軸に垂直な面(plane)は「c面」または「(0001)面」と呼ばれている。なお、「c軸」および「c面」は、それぞれ、「C軸」および「C面」と表記される場合もある。
GaN系半導体を用いて半導体素子を製作する場合、GaN系半導体結晶を成長させる基板として、c面すなわち(0001)面を表面とする基板が使用される。しかしながら、c面においてはGaの原子層と窒素の原子層の位置がc軸方向に僅かにずれているため、分極(Electrical Polarization)が形成される。このため、「c面」は「極性面」とも呼ばれている。分極の結果、活性層におけるInGaNの量子井戸方向にはc軸方向に沿ってピエゾ電界が発生する。このようなピエゾ電界が発生層に発生すると、キャリアの量子閉じ込めシュタルク効果により活性層内における電子およびホールの分布に位置ずれが生じるため、内部量子効率が低下する。このため、半導体レーザであれば、しきい値電流の増大が引き起こされる。LEDであれば、消費電力の増大や発光効率の低下が引き起こされる。また、注入キャリア密度の上昇と共にピエゾ電界のスクリーニングが起こり、発光波長の変化も生じる。
そこで、これらの課題を解決するため、非極性面、例えば[10−10]方向に垂直な、m面と呼ばれる(10−10)面を表面に有する基板を使用することが検討されている。ここで、ミラー指数を表すカッコ内の数字の左に付された「−」は、「バー」を意味する。m面は、図2に示されるように、c軸(基本ベクトルc)に平行な面であり、c面と直行している。m面においてはGa原子と窒素原子は同一原子面上に存在するため、m面に垂直な方向に分極は発生しない。その結果、m面に垂直な方向に半導体積層構造を形成すれば、活性層にピエゾ電界も発生しないため、上記課題を解決することができる。
m面は、(10−10)面、(−1010)面、(1−100)面、(−1100)面、(01−10)面、(0−110)面の総称である。なお、本明細書において、「X面成長」とは、六方晶ウルツ鉱構造のX面(X=c、m)に垂直な方向にエピタキシャル成長が生じることを意味するものとする。X面成長において、X面を「成長面」と称する場合がある。また、X面成長によって形成された半導体の層を「X面半導体層」と称する場合がある。
特開2005―197631号公報
上述のように、m面基板上で成長させたGaN系半導体素子は、c面基板上で成長させたものと比較して顕著な効果を発揮し得るが、次のような問題がある。すなわち、M面基板上で成長させたGaN系半導体素子は、c面基板上で成長させたものよりもコンタクト抵抗が高く、それが、m面基板上で成長させたGaN系半導体素子を使用する上で大きな技術的な障害となっている。
そのような状況の中、本願発明者は、非極性面であるm面上に成長させたGaN系半導体素子が持つコンタクト抵抗が高いという課題を解決すべく、鋭意検討した結果、コンタクト抵抗を低くすることができる手段を見出した。
本発明はかかる点に鑑みてなされたものであり、その主な目的は、表面がm面であるGaN系半導体素子におけるコンタクト抵抗を低減する構造および製造方法を提供することにある。
本発明の窒化物系半導体発光素子の製造方法は、基板を用意する工程(a)と、AlxInyGazN(x+y+z=1,x≧0,y≧0,z≧0)半導体から形成され、表面がm面であるp型半導体領域を有する窒化物系半導体積層構造を前記基板上に形成する工程(b)と、前記p型半導体領域の表面上にMgおよびZnの少なくとも一方を含む金属層を形成して加熱処理を行う工程(c)と、前記金属層を除去する工程(d)と、前記p型半導体領域の表面上にp型電極を形成する工程(e)と、を含み、前記工程(c)の加熱処理により、前記p型半導体領域におけるN濃度は、Ga濃度よりも高くなる。
ある実施形態において、前記工程(c)の加熱処理により、前記p型半導体領域におけるGa空孔濃度は、N空孔濃度よりも高くなる。
ある実施形態において、前記工程(c)の加熱処理により、前記金属層から前記p型半導体領域へのMgまたはZnの拡散はほとんど無い。
ある実施形態において、前記p型電極は、AgまたはAg合金を含む。
ある実施形態において、前記工程(e)は、前記金属層を400℃以上600℃以下の温度で加熱する工程を含む。
ある実施形態において、前記工程(c)では、Mg層を含む前記金属層を形成し、前記Mg層は、パルス的に電子ビームを照射することによってMgを前記p型半導体領域に蒸着させることによって形成される。
ある実施形態において、前記金属層がMg層である場合、前記工程(c)における前記加熱処理は550℃以上800℃以下の温度で行い、前記金属層がZn層またはMgおよびZnの合金層である場合、前記工程(c)における前記加熱処理は400℃以上700℃以下の温度で行う。
ある実施形態において、前記工程(c)における前記加熱処理は、不活性ガス雰囲気下で行う。
ある実施形態において、前記工程(b)の後に、前記基板を除去する工程を含む。
本発明の窒化物系半導体発光素子は、本発明の表面がm面であるp型半導体領域を有する窒化物系半導体積層構造と、前記p型半導体領域上に設けられた電極とを備え、前記p型半導体領域は、AlxInyGazN(x+y+z=1,x≧0,y≧0,z≧0)半導体から形成され、前記p型半導体領域におけるN濃度は、Ga濃度よりも高い。
ある実施形態において、前記p型半導体領域におけるGa空孔濃度は、N空孔濃度よりも高い。
ある実施形態において、前記電極は、AgまたはAg合金を含む。
本発明の窒化物半導体発光素子及びその製造方法によれば、p型半導体層に形成されたGa空孔がキャリアとして働くことにより、p型半導体層の抵抗を低減することができる。
GaNの単位格子を模式的に示す斜視図 ウルツ鉱型結晶構造の基本並進ベクトルa1、a2、a3を示す斜視図 第1の実施形態の窒化物系半導体発光素子100の断面模式図 m面の結晶構造を表す図 c面の結晶構造を表す図 第1の実施形態の窒化物系半導体発光素子100の断面模式図 第1の実施形態の窒化物系半導体発光素子100の断面模式図 (a)から(c)は、第1の実施形態の窒化物系半導体発光素子100の製造工程のうち、p型半導体層に金属層を形成する工程、最適温度にて熱処理を行う工程、金属層を除去する工程を示す断面図 SIMS分析によるm面GaN/Mg/PtにおけるGaの深さ方向のプロファイル図 SIMS分析によるm面GaN/Mg/PtにおけるNの深さ方向のプロファイル図 SIMS分析によるm面GaN/Mg/PtにおけるPtの深さ方向のプロファイル図 SIMS分析によるm面GaN/Mg/PtにおけるMgの深さ方向のプロファイル図 p型半導体層上に形成されたAg/Pt層からなる電極(比較例)の固有コンタクト抵抗の熱処理温度依存性を示すグラフ p型半導体層上にMg層を形成して熱処理を行い、Mg層を除去した後に形成されたAg/Pt層からなる電極(実施例)の固有コンタクト抵抗の熱処理温度依存性を示すグラフ 比較例および実施例の電極に対して熱処理を行わない状態と、最適温度において熱処理を行った状態の固有コンタクト抵抗を示すグラフ TLM電極パターン図 図4(a)に示す金属層28に用いる金属とコンタクト抵抗との関係を示すグラフ、(b)は、電流-電圧特性の測定結果を示すグラフ (a)、(b)、および(c)は第2の実施形態に係る窒化物系半導体発光素子100bの断面模式図 白色光源を示す断面図
(第1の実施形態)
以下、図面を参照しながら、本発明による窒化物系半導体発光素子の第1の実施形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
図3Aは、第1の実施形態の窒化物系半導体発光素子100を模式的に示す断面図である。図3Aに示した窒化物系半導体発光素子100は、GaN系半導体からなる半導体デバイスであり、窒化物系半導体積層構造を有している。
本実施形態の窒化物系半導体発光素子100は、m面を表面(成長面)12とするGaN系基板10と、GaN系基板10の上に形成された半導体積層構造20と、半導体積層構造20の上に形成された電極30とを備えている。本実施形態では、半導体積層構造20は、m面成長によって形成されたm面半導体積層構造であり、その表面はm面である。なお、r面サファイア基板上にはa面GaNが成長するという事例もあることから、成長条件によっては必ずしもGaN系基板10の表面がm面であることが必須とならない。本発明の構成においては、少なくとも半導体積層構造20のうち、電極と接触する半導体領域の表面がm面であればよい。
本実施形態の窒化物系半導体発光素子100は、半導体積層構造20を支持するGaN系基板10を備えているが、GaN系基板10に代えて他の基板を備えていても良いし、基板が取り除かれた状態で使用されることも可能である。
図3Bは、表面がm面である窒化物系半導体の断面(基板表面に垂直な断面)における結晶構造を模式的に示している。Ga原子と窒素原子は、m面に平行な同一原子面上に存在するため、m面に垂直な方向に分極は発生しない。すなわち、m面は非極性面であり、m面に垂直な方向に成長した活性層内ではピエゾ電界が発生しない。なお、添加されたInおよびAlは、Gaのサイトに位置し、Gaを置換する。Gaの少なくとも一部がInやAlで置換されていても、m面に垂直な方向に分極は発生しない。
m面を表面に有するGaN系基板は、本明細書では「m面GaN系基板」と称される。m面に垂直な方向に成長したm面窒化物系半導体積層構造を得るには、典型的には、m面GaN系基板を用い、その基板のm面上に半導体を成長させればよい。GaN系基板の表面の面方位が、半導体積層構造の面方位に反映されるからである。しかし、前述したように、基板の表面がm面である必要は必ずしも無く、また、最終的なデバイスに基板が残っている必要もない。
参考のために、図3Cに、表面がc面である窒化物系半導体の断面(基板表面に垂直な断面)における結晶構造を模式的に示す。Ga原子と窒素原子は、c面に平行な同一原子面上に存在しない。その結果、c面に垂直な方向に自発的な分極が発生する。c面を表面に有するGaN系基板を、本明細書では「c面GaN系基板」と称する。
c面GaN系基板は、GaN系半導体結晶を成長させるための一般的な基板である。c面に平行なGaの原子層と窒素の原子層の位置がc軸方向に僅かにずれているため、c軸方向に沿って分極が形成される。
再び、図3Aを参照する。m面GaN系基板10の表面(m面)12の上には、半導体積層構造20が形成されている。半導体積層構造20は、AlaInbGacN層(a+b+c=1,a≧0, b≧0, c≧0)を含む活性層24と、AldGaeN層(d+e=1, d≧0, e≧0)26を含んでいる。AldGaeN層26は、活性層24を基準にしてM面12の側とは反対の側に位置している。ここで、活性層24は、窒化物系半導体発光素子100における電子注入領域である。
本実施形態の活性層24は、Ga0.9In0.1N井戸層(例えば、厚さ9nm)とGaNバリア層(例えば、厚さ9nm)とが交互に積層されたGaInN/GaN多重量子井戸(MQW)構造(例えば、厚さ81nm)を有している。
本実施形態の半導体積層構造20には、他の層も含まれており、活性層24とGaN系基板10との間には、AluGavInwN層(u+v+w=1, u≧0, v≧0, w≧0)22が形成されている。本実施形態のAluGavInwN層22は、第1導電型(n型)のAluGavInwN層22である。また、活性層24とAldGaeN層26との間に、アンドープのGaN層を設けてもよい。
p型のAldGaeN層26の厚さは、例えば、0.2〜2μmである。AldGaeN層26において、Alの組成比率dは、厚さ方向に一様である必要はない。AldGaeN層26において、Alの組成比率dが厚さ方向に連続的または階段的に変化していても良い。すなわち、AldGaeN層26は、Alの組成比率dが異なる複数の層が積層された多層構造を有していても良いし、ドーパントの濃度も厚さ方向に変化していてもよい。
AldGaeN層26には、第2導電型(p型)のドーパントがドープされている。p型ドーパントとしては、Mgが一般的に使用されるが、例えばZn、Beなどがドープされていてもよい。
なお、コンタクト抵抗低減の観点から、AldGaeN層26の上部(電極30と接する部分)において、Alの組成比は0であることが好ましい。この場合、図3Aに示すように、AldGaeN層26として、例えば厚さ70nmのp−Al0.14Ga0.86N層26Aと、厚さ0.5μmのp型GaN層26Bとを形成すればよい。このp型GaN層26Bには、AldGaeN層26の他の部分(p−Al0.14Ga0.86N層26A)よりもより高い濃度のp型不純物が含まれていてもよい。
AldGaeN層26の上部(電極30と接する部分)において、Al組成dはゼロでなくてもよく、例えば、Al組成を0.05程度とした、Al0.05Ga0.95Nを用いることもできる。
AldGaeN層26の表面側には、表面改質層27が存在する。表面改質層27はAldGaeN層26の一部であって、明瞭な境界を有する積層構造になっている必要はない。表面改質層27は、AldGaeN層26の他の領域と比べて、Gaの空孔が多数存在している。そのため、Gaのサイトに置換される活性なドーパントの量が多くなり、キャリア濃度が高くて抵抗が低いという性質を有する。
表面改質層27の厚さは特に限定されないが、5nm以上50nm以内であることが好ましい。
図3Aの例では、GaN層26Bの上部に表面改質層27が形成されている。GaN層26Bと表面改質層27との位置関係は、図3Aに示される形態に限られない。すなわち、表面改質層27のほうがGaN層26Bよりも深い領域まで存在していてもよいし、表面改質層27の厚さとGaN層26Bの厚さとがほぼ一致していてもよい。
電極30は、表面改質層27に接触しており、p型電極(p側電極)として機能する。
本実施形態では、電極30のうち表面改質層27に接する部分が、AgまたはAg合金によって構成されている。発光素子100から効率よく光を取り出すためには、本実施形態のように光の吸収が少ない、すなわち光に対して高い反射率を有するAgまたはAg合金を電極30の材料として選択するのが望ましい。例えば青色光の反射率で比較した場合、Agは約97%、Ptは約55%、Auは約40%である。ここで、Ag合金とは、例えば、Agを主体として微量の他の金属(例えば、Mg、Ni、Cu、Zn、Ga、Pd、In、Sn、Nd、Sm、Pt、Au、Bi等)を一種類以上添加して合金化したものである。Ag合金では、添加される金属の種類によって、純Agよりも耐酸化性や耐硫化性が向上し、反射率の劣化が抑制される。
電極30は、AgまたはAg合金からなる単層であっても良いし、AgまたはAg合金からなる層と、Ag以外の金属層との積層構造でも良い。ただし、電極30のうちAgまたはAg合金層が、表面改質層27に接するように形成されていることが好ましい。
電極30の第2層目以降に用いられる金属には、Ag層に拡散して光反射率が低い合金を形成したり、半導体積層構造20に拡散してコンタクト抵抗を劣化させたりしない金属を選択することが好ましい。すなわち電極30の第2層目以降に使用することが好ましい金属としては、Fe、WのようにAg層と混ざり合いにくい金属、または、Pd、Pt、Ni、MoのようにAlxGayInzN(x+y+z=1,x≧0,y≧0,z≧0)中に拡散しにくいもしくは拡散してもドーパントと相殺しない金属を選択する。
電極30の層厚が薄すぎると後述する熱処理で凝集が起こりアイランド状になってしまい、厚すぎると歪が生じて剥がれやすくなってしまう。そのため、本実施形態の電極30の厚さは、例えば、20nm以上500nm以下の範囲にすることが好ましい。
本実施の形態においては、AgまたはAg合金層が表面改質層27と接するように設けられている。そのため、GaN系半導体と金属電極との接触界面において、金属による光吸収が抑制される。これにより、光取り出し効率が高い窒化物系半導体発光素子が得られる。特願2009−091506号(以下、先願と称する。)には、m面を表面とするp型GaN層上にMg−Agから構成される電極構造を設けることにより、コンタクト抵抗および光吸収損失が低減されることが開示されている。先願発明において、p型GaN層にはMg層が接しており、このMg層によって、活性層からの光が吸収される。これに対し、本実施形態では、反射率の高いAg層が表面改質層27に接しているため、先願発明と比較して、より顕著に光吸収損失を低減することができる。
半導体素子の運転環境下において電極30の劣化を抑制するためには、電極30と反応が進みにくい材料を用いて電極30を被覆することが望ましい。例えば、図3Dに示すように、電極30を金属層31によって覆ってもよい。また、図3Eに示すように、配線層33を電極30の上面に設けて、電極30の外周部(電極30の表面のうち配線層33によって覆われていない部分)を誘電体層32によって被覆してもよい。金属層31および配線層33としては、上述したように、Fe、W、およびPd、Pt、Ni、Moからなる金属層または合金層を用いることが望ましいが、これらの金属以外の金属または合金からなる電極層や配線層を形成してもよい。誘電体層32としては、SiOx、SiN等を用いることができる。
また、m面の表面12を有するGaN系基板10の厚さは、例えば、100〜400μmである。これはおよそ100μm以上の基板厚であればウエハのハンドリングに支障が生じないためである。なお、本実施形態のGaN系基板10は、GaN系材料からなるm面の表面12を有していれば、積層構造を有していても構わない。すなわち、本実施形態のGaN系基板10は、少なくとも表面12にm面が存在している基板も含み、したがって、基板全体がGaN系であってもよいし、他の材料との組み合わせであっても構わない。
本実施形態の構成では、GaN系基板10の上に、n型のAluGavInwN層(例えば、厚さ0.2〜2μm)22の一部に、電極40(n型電極)が形成されている。図示した例では、半導体積層構造20のうち電極40が形成される領域は、n型のAluGavInwN層22の一部が露出するように凹部42が形成されている。その凹部42において露出したn型のAluGavInwN層22の表面に電極40が設けられている。電極40は、例えば、Ti層とAl層とPt層との積層構造から構成されており、電極40の厚さは、例えば、100〜200nmである。
次に、引き続き図3および4を参照しながら、本実施形態の窒化物系半導体発光素子100の製造方法を説明する。
まず、m面GaN系基板10を用意する。本実施形態では、GaN系基板10として、GaN基板を用いる。本実施形態のGaN基板は、HVPE(Hydride Vapor Phase Epitaxy)法を用いて得られる。
例えば、まずc面サファイア基板上に数mmオーダの厚膜GaNを成長する。その後、厚膜GaNをc面に垂直方向、m面で切り出すことによりm面GaN基板が得られる。GaN基板の作製方法は、上記に限らず、例えばナトリウムフラックス法などの液相成長やアモノサーマル法などの融液成長方法を用いてバルクGaNのインゴットを作製し、それをm面で切り出す方法でも良い。
GaN系基板10としては、GaN基板を用いることができる。その他、基板として、例えば、酸化ガリウム、SiC基板、Si基板、サファイア基板などを用いることができる。基板上にm面から成るGaN系半導体をエピタキシャル成長するためには、SiCやサファイア基板の面方位もm面である方が良い。ただし、r面サファイア基板上にはa面GaNが成長するという事例もあることから、成長条件によっては必ずしも成長用表面がm面であることが必須とならない場合もあり得る。少なくとも半導体積層構造20の表面がm面であれば良い。本実施形態では、GaN系基板10の上に、MOCVD(Metal Organic Chemical Vapor Deposition)法により結晶層を順次形成していく。
次に、m面GaN系基板10の上に、AluGavInwN層22を形成する。AluGavInwN層22として、例えば、厚さ3μmのAlGaNを形成する。GaNを形成する場合には、m面GaN系基板10の上に、1100℃でTMG(Ga(CH33)、TMA(Al(CH33)およびNH3を供給することによってGaN層を堆積する。
次に、AluGavInwN層22の上に、活性層24を形成する。この例では、活性層24は、厚さ9nmのGa0.9In0.1N井戸層と、厚さ9nmのGaNバリア層が交互に積層された厚さ81nmのGaInN/GaN多重量子井戸(MQW)構造を有している。Ga0.9In0.1N井戸層を形成する際には、Inの取り込みを行うために、成長温度を800℃に下げることが好ましい。
次に、活性層24の上に、例えば厚さ30nmのアンドープGaN層を堆積する。次いで、アンドープGaN層の上に、AldGaeN層26を形成する。ここで、AldGaeN層26としては、例えば、厚さ70nmのp−Al0.14Ga0.86N層26Aと、厚さ0.5μmのp型GaN層26Bとを形成する。この場合、まずp−Al0.14Ga0.86N層26Aを形成するために、例えば、TMG、NH3、TMA、TMIおよびp型不純物の原料としてCp2Mg(シクロペンタジエニルマグネシウム)を供給する。
次に、p型GaN層26Bを形成するために、Alの原料ガスであるTMAの供給を停止する。また、p型不純物の原料であるCp2Mgの量を増加させる。これにより、p−Al0.14Ga0.86N層26Aの上に、p型GaN層26Bを形成することができる。
次に、図4(a)から(c)を参照しながら、AldGaeN層26とp型電極30との間のコンタクト抵抗を低下させるための工程を説明する。
まず、AldGaeN層26におけるp型GaN層26Bの上に、真空蒸着法(抵抗加熱法、電子ビーム法など)によって例えば厚さ10nmの金属層28を堆積する。
金属層28は、MgおよびZnの少なくとも一方を含んでいる。金属層28は、Mg層の単層でもZn層の単層でもよいし、MgとZnからなる合金の層であってもよい。なお、金属層28には、本実施形態の効果を奏する範囲内において、MgおよびZn以外の金属が不純物として含まれていてもよい。
金属層28の厚さは、例えば5nm以上500nm以下であることが好ましい。金属層28の厚さが5nm未満であれば均一に成膜することが難しく、500nmより大きければ応力歪による剥がれが起こるからである。
金属層28は、厚さ方向で均一な組成分布を持つ必要はなく、例えばMg/Znのような積層構造であってもよい。
金属層28がMg層を有する場合には、Mg層は、原料金属(Mg)をパルス的に蒸発させながら蒸着を行う手法(パルス蒸着法)によって形成することが好ましい。パルス蒸着法によって形成されたMg層は緻密で均一であり、熱処理時にPtが半導体層に拡散するのを抑制する効果も併せ持つからである。金属層28がMgおよびZnの合金からなる場合には、Mg層を形成した後にZn層を形成(またはZn層を形成した後にMg層を形成)して、その後に熱処理を行うことにより、Mg層とZn層との合金化を進行させてもよい。また、MgとZnとの混合物または化合物を蒸着源として蒸着を行った後に熱処理を行うことによって形成してもよい。
金属層28(MgおよびZnのうち少なくとも一方を含む層)の上面(AldGaeN層26と対向する側)は、他の金属層によって被覆されていてもよい。MgおよびZnのうち少なくとも一方を含む層を被覆する金属層としては、例えば、Pd、Pt、Ni、Mo、Agなどが使用され、半導体層側に拡散して高抵抗な層を形成しないように、層厚や積層構造を決定する必要がある。
その後、図4(b)に示すように、例えば、窒素雰囲気等の不活性雰囲気中、600℃の温度で10分間の熱処理を行う。p型GaN層26Bの上に金属層28を形成した状態で熱処理を行うことによって、p型GaN層26Bから金属層28にGaが移動し、AldGaeN層26内にGa空孔が発生する。これにより、Ga空孔を有する表面改質層27が形成される。そのメカニズムについては後に説明する。
金属層28としてMg層を形成した場合、金属層28を形成した状態で行う熱処理の温度が500℃以上になると、十分にGaの拡散が進行する。600℃の温度では、Gaの拡散はさらに進行すると考えられる。700℃を超えて所定温度(例えば800℃)以上になると、電極やGaN層の膜質の劣化が進むため、熱処理温度の上限は800℃以下が好ましく、そして、550℃以上700℃以下の温度範囲であることがさらに好ましい。加えて、600℃近傍(例えば、600℃±50℃)がより好適な熱処理温度である(PCT/JP2009/002532)。
金属層28としてZn層を形成した場合、金属層28を形成した状態で行う熱処理の温度が400℃以上であれば、十分にGaの拡散が進行する。熱処理温度が700℃を超えて所定温度(例えば800℃)以上になると、電極やGaN層の膜質の劣化が進むため、熱処理温度の上限は700℃以下が好ましい。400℃以上650℃以下の温度範囲であることがさらに好ましい。450℃以上600℃以下がより好適な熱処理温度である(PCT/JP2010/001921)。
金属層28としてMgとZnとの合金層を形成した場合、金属層28を形成した状態で行う熱処理の温度が400℃以上であれば、十分にGaの拡散が進行する。熱処理温度が700℃を超えて所定温度(例えば800℃)以上になると、電極やGaN層の膜質の劣化が進むため、上限は700℃以下が好ましい。そして、600℃近傍(例えば、600℃±50℃)がより好適な熱処理温度である(特願2010−008376号)。
Mgは酸化されやすい金属であるため、例えば酸素雰囲気中で熱処理を行うと、Mgが酸化されてしまうおそれがある。そのため、熱処理を行うときの雰囲気は、窒素などの不活性雰囲気中で行うことが好ましい。
次に、図4(c)に示すように、金属層28をエッチング等によって除去する。このとき、金属層28には、表面改質層27から拡散してきたGa原子が含まれる。金属層28は、例えば10%に希釈した硝酸水溶液に浸漬するウェットエッチングによって除去される。金属層28の上を、Ptなどのイオン化傾向が低い金属によって被膜している場合は、この被膜および金属層28をドライエッチングで除去してもよい。この場合も、表面改質層27までダメージが及ばない条件で行う。例えば、金属層28の上部のみをドライエッチングによって除去して、金属層28の下部のMgまたはZn層をウェットエッチングによって除去してもよい。
金属層28は、完全に除去されている必要はなく、一部が残っていても良い。ただし、残存する部分に光が吸収されて光の反射率が低下するのを避けるために、エッチング工程後において金属層28が残存する部分の厚さは1nm以下であることが好ましい。
また、ウェットエッチング工程において用いるエッチング液と金属層28とが反応して不動態が生じると、半導体素子の直列抵抗が高くなってしまう。そのため、不動態が形成されにくいエッチング条件を選ぶことが必要である。具体的には、例えば、金属層28としてMg層を形成する場合には、エッチング液としてフッ酸、アンモニウム溶液等を用いることが好ましい。また、Zn層を形成する場合には、硝酸等を用いることが好ましい。また、MgおよびZnの両方を用いる場合には、これら両方のエッチング液を用いることが好ましい。
なおエッチング工程を経た後に、膜状ではなくアイランド状、またはポーラス状の金属層28が残ってもよい。
表面改質層27は、Ga空孔が形成されたp型GaNであり、金属層28の一部残渣を含む場合もある。
その後、表面改質層27の表面をSiO2などで被覆し、レジストパターンを形成して、表面改質層27を含むAldGaeN層26、アンドープGaN層および活性層24の一部を塩素系ドライエッチングによって除去する。これにより、凹部42を形成し、AlxGayInzN層22のn型電極形成領域を露出させる。次いで、凹部42の底部に位置するn型電極形成領域の上に、n型電極40として、Ti/Al/Pt層を形成する。
さらに、表面改質層27の上に、真空蒸着法(抵抗加熱法、電子ビーム法など)を用いて、Ag、Ptの順に金属を積層する。続いて、窒素雰囲気下で600℃の加熱処理を行う。
なお、その後、レーザリフトオフ、エッチング、研磨などの方法を用いて、GaN系基板10、AluGavInwN層22の一部までを除去してもよい。このとき、GaN系基板10のみを除去してもよいし、GaN系基板10およびAluGavInwN層22の一部だけを選択的に除去してもよい。もちろん、GaN系基板10、AluGavInwN層22を除去せずに残してもよい。以上の工程により、本実施形態の窒化物系半導体発光素子100が形成される。
本実施形態の窒化物系半導体発光素子100において、n型電極40とp型電極30との間に電圧を印加すると、p型電極30から活性層24に向かって正孔が、n型電極40から活性層24に向かって電子が注入され、例えば450nm波長の発光が生じる。
なお、AgまたはAg合金はマイグレーションを起こしやすく、さらには大気中の硫黄(S)成分によって容易に硫化するため、実用的な半導体発光素子の電極として用いる場合には、Ag層またはAg合金層の上を、これとは異なる金属(例えばTi、Pt、Mo、Pd、Au、W、など)からなる保護電極で覆うことが好ましい。ただし、これらの金属はAgと比較して光吸収損失が大きいので、Ag層またはAg合金層の厚さを光の侵入長である10nm以上にすることで、すべての光をAg層またはAg合金層で反射させて保護電極まで光が透過しないようにする。一方、光吸収損失が比較的小さい金属を保護電極として用いる場合には、この保護電極が反射膜の効果をも併せ持つことになるため、Agの厚さは必ずしも10nm以上でなくてもよい。
また、Ag層またはAg合金層を保護する膜は金属ではなくてもよく、例えば誘電体(SiO2やSiNなど)を用いることも可能である。これらは低屈折率であり、さらに高い反射率を得ることができる。
さらに、前述の金属保護電極または誘電体保護膜の上に、配線用の金属(Au、AuSnなど)を形成してもよい。
次に、本実施形態によって、コンタクト抵抗の低いp型電極が得られる原理を図5Aから図5Dを用いて詳述する。図5Aから図5Dは、Ga、N、Pt、MgそれぞれのSIMS(Secondary Ion−microprobe Mass Spectrometer)分析結果を示すグラフである。図5Aから図5Dの測定に用いた試料は、Mg層からなる金属層28と、金属層28の上を覆うPt層とを積層し、窒素雰囲気中で10分間600℃の熱処理を行うことによって形成した。この測定は、金属層28を除去する前の状態で行った。金属層28におけるMg層は、原料金属(Mg)をパルス的に蒸発させながら蒸着を行う手法(パルス蒸着法)によって形成した。
1次イオンとしてCs+を試料に入射し、スパッタされた2次イオンの質量を測定することで、試料を構成する元素および量に関する深さ方向のプロファイルが得られた。図5Aから図5Dにおける横軸は試料中の位置(深さ)を示している。横軸の位置は、SIMS測定後のスパッタ痕の深さから、スパッタレートを一定と仮定して算出した値である。
図5A、図5B、図5Cの縦軸は、それぞれGa、N、Ptの任意単位の検出強度を示す。熱処理前後で比較しやすいように、図5A、図5B、図5Cの縦軸として、Ga、NおよびPtの検出強度を、Gaの最大検出強度を1として規格化した値を示している。図5Dの縦軸としては、検出された強度をMgの濃度に換算をした値を示している。なお、縦軸に示した「1.0E+01」は「1×101」を、「1E−01」は「1×10-1」を、「1E−02」は「1×10-2」をそれぞれ意味し、すなわち、「1E+X」は、「1×10X」の意味である。
Gaの強度が半減している位置を金属層28/半導体界面と定義し、その位置を、図5Aから図5Dにおける横軸の距離がゼロ(横軸の値=0.00)とした。
すなわち、横軸のマイナス側は金属層28、プラス側は半導体層中の位置を示している。熱処理前のMg層の厚さは7nmであり、Pt層の厚さは75nmである。図5Aから図5Dにおいて、「○」は熱処理前のas−depoの状態のプロファイルを、「●」は600℃の熱処理後の状態のプロファイルを示している。
図5Aに示すように、as−depoの状態における金属層28中のGa強度はバックグラウンドレベルであったが、600℃の熱処理後の強度は、熱処理前よりも1桁以上大きくなっている。この結果から、熱処理を行うことによってGa原子が半導体層中から金属層28側に拡散していることは明らかである。
対して、図5Bに示すように、Nのプロファイルは、熱処理前後においてほぼ変化していない。この結果から、本実施形態において、金属層28を表面改質層27の上に堆積して熱処理を行うことによって、半導体積層構造側からGa原子のみが金属層28側に拡散し、窒素原子はほとんど拡散していないことがわかる。Ga原子のみが金属層28側に拡散することにより、表面改質層27の最表面には、Ga原子が不足する状態、すなわちGa空孔の形成された状態が実現できる(図4(b))。
Ga原子のみが金属層28側に拡散した場合には、p型GaNにおける金属層28との界面の近傍では、N濃度はGa濃度よりも高くなる。すなわち、p型GaNにおける金属層28との界面の近傍では、Ga空孔濃度がN空孔濃度よりも高くなると考えられる。Ga空孔はアクセプター的性質を有するため、金属層28とp型GaNとの界面のGa空孔濃度が高くなると、この界面のショットキー障壁をトンネリングによって正孔が通過しやすくなる。これに対し、Ga原子とともにN原子も金属層28側に拡散すると、表面改質層27の最表面に、Nの不足する状態、すなわちN空孔も形成される。N空孔はドナー的性質を有するため、Ga空孔との間で電荷補償を起こす。そのため、この場合には、コンタクト抵抗の低減効果は得られないと予想される。
また、図5C、図5Dに示す測定結果から、金属層28を構成するMgと、金属層28を覆うPtは、ほとんど表面改質層27側に拡散していないことが確認された。
なお、本願発明者は、c面窒化物系半導体層の上にMg/Ptからなる電極を形成して、同様の実験を行った(特願2009−536554号参照)。この実験では、Ga原子だけではなくN原子も電極側に拡散していることが確認された。また、電極を構成するMgおよびPtが窒化物半導体層側に拡散していることが確認された。このように、c面とm面とでは、各元素(Mg、Ga、N、Pt)の挙動が大きく異なる。
なお、このような各元素の挙動は、電極が接触するGaN層において、Gaの一部がAlやInで置換されていても同様に生じると推定される。また、Mg層が接触するGaN系半導体層中にドーパントとしてMg以外の元素がドープされている場合でも同様であると推定される。さらには、金属層28としてMgとZnとの合金層、またはZn層を用いた場合や、Zn層の上を他の金属(MgおよびZn以外の金属層)によって被膜した場合でも同様であると推定される。
次に、図6を参照しながら、本実施形態の特徴をさらに説明する。
図6A、図6Bは、固有コンタクト抵抗Rc(Ω・cm2)を測定した結果を示すグラフである。固有コンタクト抵抗Rcは、図6Dに示す電極パターン間の電流−電圧測定を行い、TLM(Transmission Line Method)法を用いて評価した結果である。
コンタクト抵抗は、一般に、コンタクトの面積S(cm2)に反比例する。ここで、コンタクト抵抗をR(Ω)とすると、R=Rc/Sの関係が成立する。比例定数のRcは、固有コンタクト抵抗と称され、コンタクト面積Sが1cm2のときのコンタクト抵抗Rに相当する。すなわち、固有コンタクト抵抗の大きさは、コンタクト面積Sに依存せず、コンタクト特性を評価するための指標となる。以下、「固有コンタクト抵抗」を「コンタクト抵抗」と略記する場合がある。
図6Aは、比較例の試料の固有コンタクト抵抗と熱処理温度との関係を示す。図6Aの試料は、図4(a)から(c)に示すような一連の前処理を行わず、p型のm面GaN層上に、Ag層(100nm)、およびPt層(40nm)をこの順に形成したm面GaN(Ag/Pt)電極である。図6Aの横軸に示す熱処理温度は、Ag層およびPt層を形成した後に行う熱処理の温度である。
図6Aに示すように、熱処理を行わないas−depoにおける固有コンタクト抵抗(図6Aにおいて横軸が約20℃の位置に示す値)は、平均7.5×10-2(Ω・cm2)であった。600℃の熱処理を行うと平均6.0×10-3(Ω・cm2)まで低下した。さらに700℃に昇温するとコンタクト抵抗は上昇した。したがって、m面GaN(Ag/Pt)電極の熱処理温度としては、例えば、400℃以上が好ましい。700℃を超えて所定温度(例えば800℃)以上になると、電極やGaN層の膜質の劣化が進むため、上限は700℃以下が好ましい。そして、600℃近傍(例えば、600℃±50℃)がより好適な熱処理温度である。
図6Bは、本実施形態の試料の固有コンタクト抵抗と熱処理温度との関係を示す。図6Bの試料は、p型のm面GaN層上に、パルス蒸着法を用いてMg層(7nm)を堆積し、600℃の加熱処理を窒素雰囲気中で10分間行い、10%硝酸を用いてMg層をウェットエッチング除去した後、Ag層(100nm)、およびPt層(40nm)をこの順で形成したm面GaN(Mg−Ag/Pt)電極である。図6Bの横軸に示す熱処理温度は、Ag層およびPt層を形成した後に行う熱処理の温度である。
本実施形態では、m面およびc面の上のMg層を、いずれもパルス蒸着法によって堆積している。一方、Mg以外の金属(Pt、Agなど)は、いずれも、通常の電子ビーム蒸着法によって堆積している。
図6Bに示すように、m面GaN(Mg−Ag/Pt)電極のas−depoにおける固有コンタクト抵抗(図6Bにおいて横軸が約20℃の位置に示す値)は、平均2.3×10-2(Ω・cm2)であり、図6Aに示すm面GaN(Ag/Pt)電極のas−depoにおける固有コンタクト抵抗よりも低くなっている。
さらに、m面GaN(Mg−Ag/Pt)電極に対して熱処理を行うと、熱処理温度が400℃の場合は平均1.2×10-2(Ω・cm2)、500℃の場合は平均2.0×10-3(Ω・cm2)まで固有コンタクト抵抗は低下している。さらに、熱処理温度が500℃の場合と比較して、熱処理温度が600℃の場合の固有コンタクト抵抗は増加し、平均1.5×10-2(Ω・cm2)となっている。熱処理温度が600℃以上になれば、温度の上昇に従って固有コンタクト抵抗の値も増加している。したがって、電極30を形成した後の熱処理温度は、400℃以上600℃以下が好ましい。さらには、500℃付近(450℃以上550℃以下)がより好ましい。このような熱処理温度の好ましい範囲は、Mgの代わりにZnを用いた場合、Ag単膜の場合、Ag合金の場合、及びAgの上に形成されているPtの代わりにPtとは異なる金属を用いた場合であっても同様であると推定される。
図6Cは、m面GaN(Ag/Pt)電極(比較例)とm面GaN(Mg−Ag/Pt)電極(本実施形態)の、as−depoにおける固有コンタクト抵抗「△」と、最適温度熱処理した場合のコンタクト抵抗「●」とを示すグラフである。図6Cに示すように、熱処理を行わないas−depoの状態において、本実施形態の試料のほうが比較例よりも低い固有コンタクト抵抗を示している。本実施形態は、Ag/Pt電極を有するという点で比較例と同じである。本実施形態が比較例と異なるのは、Ag/Pt電極を形成する前に、m面GaN層上にMg層を形成した後に熱処理を行い、Mg層を除去するという一連の前処理を行っている点である。この結果から、本実施形態における一連の処理によって、m面GaNの表面状態に変化が起きていることは明らかである。
また、本実施形態の測定結果では、Ag/Pt電極を形成した状態(as−depo)よりも熱処理後のほうが、m面GaN(Mg−Ag/Pt)電極の固有コンタクト抵抗はさらに低下している。この結果から、Ag/Pt電極を形成した後に熱処理を行うことにより、m面GaN層の表面のオーミック性はさらに高まっていることがわかる。
以上に示すように、図6Cに示すTLM測定結果では、固有コンタクト抵抗に明らかな差異が見られた。このような結果が得られたのは、m面GaN層上にMg層を堆積して熱処理を行うことで、m面GaN層中のGa原子がMg層側に移動し、Ga空孔が発生したためであると考えられる。これは、前述のSIMS測定結果(図5Aに示すGaの挙動)から説明可能である。
なお、本発明の実施形態と本質的に構成は異なるが、関連する構造として、特許文献1に開示された構成がある。しかしながら、特許文献1に、GaN系半導体層の結晶面がm面であることの記載は一切無く、特許文献1の開示は、c面のGaN系半導体層の上に電極を形成した技術に関するものである。また、特許文献1には、p型GaN系半導体層のGa元素が金属層に固溶するだけではなく、Au、Mg、Mn、Mo、Pd、Pt、Sn、TiおよびZnからなる群から選択された少なくとも一つの金属層の元素もp型GaN系半導体に拡散し、元素が相互に置き換わることにより、コンタクト抵抗が低くなると記載されている。しかしながら、この方法では、金属層の元素が半導体層で深いバンド内準位を形成し、Ga空孔を電荷補償してしまうため、低抵抗化効果を十分に引き出すことができない。
これに対し、本実施形態では、図5Dに示すようにp型GaN系半導体層に、金属層の元素(Mg)は実質的に拡散せず、図5Aに示すようにp型GaN系半導体層のGa元素のみが金属層側に移動して、p型GaN系半導体層内に空孔が形成される。このように、本実施形態は特許文献1と全く異なる。Gaの空孔の形成がm面p型GaNのコンタクト抵抗低減に重要であることは、本願発明者が見出したことである。
なお、本発明ではGaの空孔が形成されることでアクセプターが形成され、正孔がトンネリングによって通過しやすくなり、コンタクト抵抗が低減できるというメカニズムが重要である。したがって本発明のように金属層を堆積させて熱処理を行う方法以外に、例えばp型GaNの最表面の結晶成長条件を適正な条件にすることにより、例えばV/III原料ガス供給比を低減するなどにより、エピ成長中にGaの空孔を形成する方法や、また窒素イオン照射などでGaの空孔を形成する方法なども同様な効果が期待される。
図7(a)は、図4(a)に示す金属層28に用いる金属とコンタクト抵抗との関係を示すグラフである。サンプル(I)は、金属層28を形成し、熱処理を行った後に金属層28を除去する一連の前処理を行わなかったサンプルである。サンプル(II)は、金属層28として厚さ20nmのニッケル層を形成して前処理を行ったサンプルである。サンプル(III)は、金属層28として厚さ7nmのMg層を、サンプル(IV)は、金属層28として厚さ20nmのZn層をそれぞれ形成して前処理を行ったサンプルである。サンプル(II)から(IV)のいずれにおいても、前処理における熱処理は、窒素雰囲気下、600℃で10分間行った。サンプル(I)から(IV)のいずれにおいても、p型電極30として、Ag(厚さ100nm)/Pt(厚さ40nm)電極を形成した後、最適温度(600℃)で窒素雰囲気下、10分間の熱処理を行った。なお、サンプル(I)、(III)は、図6Cに示す測定に用いたサンプルと同じであり、サンプル(I)、(III)の固有コンタクト抵抗は図6Cの結果と同じである。
図7(a)に示すように、金属層28としてニッケルを用いた場合の固有コンタクト抵抗は、Mg層およびZn層を用いた場合と比較して、高い値である。
図7(b)は、電流-電圧特性の測定結果を示すグラフである。図7(b)のプロファイル(a)は、図7(a)のサンプル(II)を用いることにより得られた。プロファイル(b)は、図7(a)のサンプル(III)を用いることにより得られた。サンプル(II)、(III)における電極間の距離(図6Dに示す距離)は、8μmとした。
図7(b)に示すように、金属層28としてニッケルを用いた場合のプロファイル(a)では、低電流領域における電圧が大きい。この結果から、p型GaN系半導体層とp型電極との間の界面は、ショットキー接触になっていることがわかる。
図7(a)、(b)に示す結果から、前処理の金属層28としてニッケル層を用いた場合には、Mg層またはZn層を用いた場合と比較して、コンタクト抵抗も高く、p型GaN系半導体層とp型電極との界面のショットキー性も高くなる。これらの結果から、本願発明の前処理に用いられる金属は何であってもよいのではなく、MgまたはZnである必要があることがわかる。
(第2の実施形態)
次に、本発明による窒化物系半導体発光素子の第2の実施形態を説明する。
図8(a)から(c)は、第2の実施形態の窒化物系半導体発光素子100bを示す断面図である。本実施形態の窒化物系半導体発光素子100bは、電極30bが、AgおよびAg合金以外の金属から形成されているがことが主たる特徴部分である。それ以外の構成は、窒化物系半導体発光素子100と同様であるため、その説明を省略する。電極30bは、AgおよびAg合金以外のいかなる金属または合金から形成されていてもよい。例えば、Al、Ni、Pd、Pt、Ir等の金属または合金を用いることができる。例えば、Alを用いた場合、青色光の反射率が92%と高く、光吸収損失を低減することができる。また、電極30bは単層である必要はなく、複数の層から構成されていてもよい。なお、電極30bの上には、これらの金属以外の金属または合金からなる電極層や配線層が形成されていても良い。
本実施形態では、第1の実施形態と同様に、電極30bを形成する前に、表面改質層27の表面上にMgまたはZnの少なくとも一方を含む金属層を形成して加熱処理を行い、当該金属層をエッチングにより除去する工程を行う。
このような構成を持つ化合物系半導体発光素子100bにおいても、表面改質層27は電荷保障されていないGa空孔を有するため、コンタクト抵抗を大幅に低減することができる。
第1、第2の実施形態の発光素子は、そのまま光源として使用されても良い。しかし、第1、第2の実施形態に係る発光素子は、波長変換のための蛍光物質を備える樹脂などと組み合わせれば、波長帯域の拡大した光源(例えば白色光源)として好適に使用され得る。
図9は、このような白色光源の一例を示す模式図である。図9の光源は、図3Aに示す構成を有する発光素子100(または図8に示す発光素子100b)と、この発光素子100から放射された光の波長を、より長い波長に変換する蛍光体(例えばYAG:Yttrium Alumninum Garnet)が分散された樹脂層200とを備えている。発光素子100は、表面に配線パターンが形成された支持部材220上に搭載されており、支持部材220上には発光素子100を取り囲むように反射部材240が配置されている。樹脂層200は、発光素子100を覆うように形成されている。
なお、電極30と接触するp型のAldGaeN層(p型半導体領域)26がGaN、もしくはAlGaNから構成される場合について説明したが、Inを含む層、例えばInGaNであってもよい。この場合、Inの組成を例えば0.2とした「In0.2Ga0.8N」を、電極30と接するp型半導体領域として用いることができる。GaNにInを含ませることにより、AlaGabN(a+b=1、a≧0、>0)のバンドギャップをGaNのバンドギャップよりも小さくできるため、コンタクト抵抗を低減することができる。以上のことから、電極30が接するp型半導体領域は、AlxInyGazN(x+y+z=1,x≧0,y≧0,z≧0)半導体から形成されていればよい。
コンタクト抵抗低減の効果は、当然に、LED以外の発光素子(半導体レーザ)や、発光素子以外のデバイス(例えばトランジスタや受光素子)においても得ることが可能である。
なお、実際のm面は、m面に対して完全に平行な面である必要はなく、m面から所定の角度で傾斜していてもよい。傾斜角度は、窒化物半導体層における実際の主面の法線とm面(傾斜していない場合のm面)の法線とが形成する角度により規定される。実際の主面は、m面(傾斜していない場合のm面)から、c軸方向およびa軸方向によって表されるベクトルの方向に向って傾斜することができる。傾斜角度θの絶対値は、c軸方向において5°以下、好ましくは1°以下の範囲であればよい。また、a軸方向において5°以下、好ましくは1°以下の範囲であればよい。すなわち、本発明においては、「m面」は、±5°の範囲内でm面(傾斜していない場合のm面)から所定の方向に傾斜している面を含む。このような傾斜角度の範囲内であれば、窒化物半導体層の主面は全体的にm面から傾斜しているが、微視的には多数のm面領域が露出していると考えられる。これにより、m面から絶対値で5°以下の角度で傾斜している面は、m面と同様の性質を有すると考えられる。なお、傾斜角度θの絶対値が5°より大きくなると、ピエゾ電界によって内部量子効率が低下する。したがって、傾斜角度θの絶対値を5°以下に設定する。
本発明によれば、m面基板上で結晶成長させたGaN系半導体素子、または、m面を表面とするGaN系半導体積層構造体において、そのコンタクト抵抗の大幅な低減が可能である。
10 基板(GaN系基板)
12 基板の表面(m面)
20 半導体積層構造
22 AluGavInwN層
24 活性層
26 AldGaeN層
26A p−Al0.14Ga0.86N層
26B p型GaN層
27 表面改質層
28 金属層
30、30b p型電極
40 n型電極
42 凹部
100、100b 窒化物系半導体発光素子
200 波長を変換する蛍光体が分散された樹脂層
220 支持部材
240 反射部材

Claims (12)

  1. 基板を用意する工程(a)と、
    AlxInyGazN(x+y+z=1,x≧0,y≧0,z≧0)半導体から形成され、表面がm面であるp型半導体領域を有する窒化物系半導体積層構造を前記基板上に形成する工程(b)と、
    前記p型半導体領域の表面上にMgおよびZnの少なくとも一方を含む金属層を形成して加熱処理を行う工程(c)と、
    前記金属層を除去する工程(d)と、
    前記p型半導体領域の表面上にp型電極を形成する工程(e)と、
    を含み、
    前記工程(c)の加熱処理により、前記p型半導体領域におけるN濃度は、Ga濃度よりも高くなる、窒化物系半導体発光素子の製造方法。
  2. 前記工程(c)の加熱処理により、前記p型半導体領域におけるGa空孔濃度は、N空孔濃度よりも高くなる、請求項1に記載の窒化物系半導体発光素子の製造方法。
  3. 前記工程(c)の加熱処理により、前記金属層から前記p型半導体領域へのMgまたはZnの拡散はほとんど無い、請求項1または2に記載の窒化物系半導体発光素子の製造方法。
  4. 前記p型電極は、AgまたはAg合金を含む、請求項1から3の何れかに記載の窒化物系半導体発光素子の製造方法。
  5. 前記工程(e)は、
    前記金属層を400℃以上600℃以下の温度で加熱する工程を含む、請求項1から4の何れかに記載の窒化物系半導体発光素子の製造方法。
  6. 前記工程(c)では、Mg層を含む前記金属層を形成し、
    前記Mg層は、パルス的に電子ビームを照射することによってMgを前記p型半導体領域に蒸着させることによって形成される、請求項1から5のいずれかに記載の窒化物系半導体発光素子の製造方法。
  7. 前記金属層がMg層である場合、前記工程(c)における前記加熱処理は550℃以上800℃以下の温度で行い、
    前記金属層がZn層またはMgおよびZnの合金層である場合、前記工程(c)における前記加熱処理は400℃以上700℃以下の温度で行う、請求項1から6のいずれかに記載の窒化物系半導体発光素子の製造方法。
  8. 前記工程(c)における前記加熱処理は、不活性ガス雰囲気下で行う、請求項1から7のいずれかに記載の窒化物系半導体発光素子の製造方法。
  9. 前記工程(b)の後に、前記基板を除去する工程を含む、請求項1から8のいずれかに記載の窒化物系半導体発光素子の製造方法。
  10. 表面がm面であるp型半導体領域を有する窒化物系半導体積層構造と、
    前記p型半導体領域上に設けられた電極と
    を備え、
    前記p型半導体領域は、AlxInyGazN(x+y+z=1,x≧0,y≧0,z≧0)半導体から形成され、
    前記p型半導体領域におけるN濃度は、Ga濃度よりも高い窒化物系半導体発光素子。
  11. 前記p型半導体領域におけるGa空孔濃度は、N空孔濃度よりも高い請求項10に記載の窒化物系半導体発光素子。
  12. 前記電極は、AgまたはAg合金を含む請求項10または11に記載の窒化物系半導体発光素子。
JP2012512678A 2010-04-28 2011-04-28 窒化物系半導体素子およびその製造方法 Pending JPWO2011135866A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010104363 2010-04-28
JP2010104363 2010-04-28
PCT/JP2011/002509 WO2011135866A1 (ja) 2010-04-28 2011-04-28 窒化物系半導体素子およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2011135866A1 true JPWO2011135866A1 (ja) 2013-07-18

Family

ID=44861187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012512678A Pending JPWO2011135866A1 (ja) 2010-04-28 2011-04-28 窒化物系半導体素子およびその製造方法

Country Status (5)

Country Link
US (1) US8647907B2 (ja)
EP (1) EP2565943A1 (ja)
JP (1) JPWO2011135866A1 (ja)
CN (1) CN102859724A (ja)
WO (1) WO2011135866A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2555258B1 (en) * 2010-04-02 2018-09-12 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor element and manufacturing method therefor
JP6183235B2 (ja) * 2014-01-31 2017-08-23 日亜化学工業株式会社 窒化物半導体発光素子
CN107358780B (zh) * 2017-07-30 2020-01-03 王旭兰 基于pn结芯片的智能电火花检测报警系统及其制备方法
EP3748701A4 (en) * 2018-07-09 2022-03-02 Seoul Viosys Co., Ltd LIGHT EMITTING ELEMENT AND METHOD OF MANUFACTURE THEREOF

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003007390A1 (fr) * 2001-07-12 2003-01-23 Nichia Corporation Dispositif semi-conducteur
JP2005197631A (ja) * 2003-12-26 2005-07-21 Samsung Electro Mech Co Ltd 窒化ガリウム系半導体発光素子の製造方法
JP2008147587A (ja) * 2006-12-13 2008-06-26 Idemitsu Kosan Co Ltd 有機薄膜トランジスタ及び有機薄膜発光トランジスタ
JP2008153285A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体装置および窒化物半導体製造方法
JP2009534830A (ja) * 2006-04-18 2009-09-24 ソウル オプト デバイス カンパニー リミテッド オーミック電極の形成方法及び半導体発光素子
JP2009238834A (ja) * 2008-03-26 2009-10-15 Sanyo Electric Co Ltd 窒化物系半導体層を有する支持基板およびその形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916726B2 (ja) 1997-05-27 2007-05-23 星和電機株式会社 化合物半導体発光素子
EP0881686A3 (en) * 1997-05-28 2000-04-19 Oki Data Corporation LED array and LED printer head
JP2004134750A (ja) * 2002-09-19 2004-04-30 Toyoda Gosei Co Ltd p型III族窒化物系化合物半導体の製造方法
JP4140606B2 (ja) 2005-01-11 2008-08-27 ソニー株式会社 GaN系半導体発光素子の製造方法
US7755172B2 (en) * 2006-06-21 2010-07-13 The Regents Of The University Of California Opto-electronic and electronic devices using N-face or M-plane GaN substrate prepared with ammonothermal growth
US7534234B2 (en) 2006-05-09 2009-05-19 Fojtik Shawn P Hand-held aspiration syringe and methods
JP2009091506A (ja) 2007-10-11 2009-04-30 Lion Corp コアシェル型ハイパーブランチポリマー、レジスト組成物およびコアシェル型ハイパーブランチポリマーの製造方法
JP4431838B2 (ja) 2008-06-30 2010-03-17 シャープ株式会社 サンプル分離吸着器具
EP2226853B1 (en) 2008-11-06 2014-02-26 Panasonic Corporation Nitride semiconductor element and method for manufacturing the same
WO2010113237A1 (ja) 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
WO2010113238A1 (ja) 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
EP2369645A4 (en) 2010-01-18 2012-11-14 Panasonic Corp NITRIDE SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD THEREFOR

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003007390A1 (fr) * 2001-07-12 2003-01-23 Nichia Corporation Dispositif semi-conducteur
JP2005197631A (ja) * 2003-12-26 2005-07-21 Samsung Electro Mech Co Ltd 窒化ガリウム系半導体発光素子の製造方法
JP2009534830A (ja) * 2006-04-18 2009-09-24 ソウル オプト デバイス カンパニー リミテッド オーミック電極の形成方法及び半導体発光素子
JP2008147587A (ja) * 2006-12-13 2008-06-26 Idemitsu Kosan Co Ltd 有機薄膜トランジスタ及び有機薄膜発光トランジスタ
JP2008153285A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体装置および窒化物半導体製造方法
JP2009238834A (ja) * 2008-03-26 2009-10-15 Sanyo Electric Co Ltd 窒化物系半導体層を有する支持基板およびその形成方法

Also Published As

Publication number Publication date
US20130040411A1 (en) 2013-02-14
CN102859724A (zh) 2013-01-02
WO2011135866A1 (ja) 2011-11-03
US8647907B2 (en) 2014-02-11
EP2565943A1 (en) 2013-03-06

Similar Documents

Publication Publication Date Title
JP4568379B1 (ja) 窒化物系半導体素子およびその製造方法
JP4792136B2 (ja) 窒化物系半導体素子およびその製造方法
JP4568380B1 (ja) 窒化物系半導体素子およびその製造方法
JP4558846B1 (ja) 窒化物系半導体素子およびその製造方法
US8890175B2 (en) Nitride-based semiconductor element and method for fabricating the same
JP5373230B2 (ja) 窒化物半導体発光素子およびその製造方法
JP5776021B2 (ja) 窒化物系半導体素子及び光源
WO2011135866A1 (ja) 窒化物系半導体素子およびその製造方法
WO2010113399A1 (ja) 窒化物系半導体素子およびその製造方法
JP4843123B2 (ja) 窒化物系半導体素子およびその製造方法
JP4909448B2 (ja) 窒化物系半導体素子およびその製造方法
JP4820465B1 (ja) 窒化物系半導体素子およびその製造方法
JP5547279B2 (ja) 窒化物系半導体素子およびその製造方法
JPWO2011077704A1 (ja) 窒化物系半導体素子およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140325