WO2010113399A1 - 窒化物系半導体素子およびその製造方法 - Google Patents

窒化物系半導体素子およびその製造方法 Download PDF

Info

Publication number
WO2010113399A1
WO2010113399A1 PCT/JP2010/001879 JP2010001879W WO2010113399A1 WO 2010113399 A1 WO2010113399 A1 WO 2010113399A1 JP 2010001879 W JP2010001879 W JP 2010001879W WO 2010113399 A1 WO2010113399 A1 WO 2010113399A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride
plane
electrode
semiconductor region
Prior art date
Application number
PCT/JP2010/001879
Other languages
English (en)
French (fr)
Inventor
大屋満明
横川俊哉
山田篤志
磯崎瑛宏
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN201080001393.8A priority Critical patent/CN102007611B/zh
Priority to EP10758184A priority patent/EP2416387A4/en
Priority to US12/993,305 priority patent/US8441108B2/en
Priority to JP2010524272A priority patent/JP4659926B2/ja
Publication of WO2010113399A1 publication Critical patent/WO2010113399A1/ja
Priority to US13/167,664 priority patent/US8164109B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present invention relates to a nitride semiconductor device and a method for manufacturing the same.
  • the present invention relates to a GaN-based semiconductor light-emitting element such as a light-emitting diode and a laser diode in the wavelength range of the visible range such as ultraviolet to blue, green, orange and white.
  • a GaN-based semiconductor light-emitting element such as a light-emitting diode and a laser diode in the wavelength range of the visible range such as ultraviolet to blue, green, orange and white.
  • Such light-emitting elements are expected to be applied to display, illumination, optical information processing fields, and the like.
  • the present invention also relates to a method for manufacturing an electrode used for a nitride semiconductor device.
  • a nitride semiconductor having nitrogen (N) as a group V element is considered promising as a material for a short-wavelength light-emitting element because of its large band gap.
  • LEDs blue light emitting diodes
  • FIG. 1 schematically shows a unit cell of GaN.
  • FIG. 2 shows four basic vectors a 1 , a 2 , a 3 , and c that are generally used to represent the surface of the wurtzite crystal structure in the 4-index notation (hexagonal crystal index).
  • the basic vector c extends in the [0001] direction, and this direction is called “c-axis”.
  • a plane perpendicular to the c-axis is called “c-plane” or “(0001) plane”.
  • c-axis” and “c-plane” may be referred to as “C-axis” and “C-plane”, respectively.
  • a c-plane substrate that is, a substrate having a (0001) plane on the surface is used as a substrate on which a GaN-based semiconductor crystal is grown.
  • polarization Electro Mechanical Polarization
  • the “c-plane” is also called “polar plane”.
  • a piezoelectric field is generated along the c-axis direction in the InGaN quantum well in the active layer.
  • a substrate having a nonpolar plane, for example, a (10-10) plane called m-plane perpendicular to the [10-10] direction is used. It is being considered.
  • “-” attached to the left of the number in parentheses representing the Miller index means “bar”.
  • the m-plane is a plane parallel to the c-axis (basic vector c), and is orthogonal to the c-plane.
  • Ga atoms and nitrogen atoms exist on the same atomic plane, and therefore no polarization occurs in the direction perpendicular to the m plane.
  • the m-plane is a general term for the (10-10) plane, the (-1010) plane, the (1-100) plane, the (-1100) plane, the (01-10) plane, and the (0-110) plane.
  • the X plane may be referred to as a “growth plane”, and a semiconductor layer formed by the X plane growth may be referred to as an “X plane semiconductor layer”.
  • a GaN-based semiconductor element grown on an m-plane substrate can exhibit a remarkable effect as compared with that grown on a c-plane substrate, but has the following problems. That is, a GaN-based semiconductor device grown on an m-plane substrate has a higher contact resistance than that grown on a c-plane substrate, which uses a GaN-based semiconductor device grown on an m-plane substrate. It has become a major technical obstacle.
  • the inventor of the present application diligently studied to solve the problem that the contact resistance of the GaN-based semiconductor element grown on the non-polar m-plane is high. Found a means that can be.
  • the present invention has been made in view of such a point, and a main object thereof is to provide a structure and a manufacturing method capable of reducing contact resistance in a GaN-based semiconductor element grown on a m-plane substrate.
  • a first nitride-based semiconductor element of the present invention includes a nitride-based semiconductor multilayer structure having a p-type semiconductor region whose surface is an m-plane, and an electrode formed on the surface of the p-type semiconductor region.
  • the electrodes, the surface of the p-type semiconductor region Includes a Zn layer in contact.
  • the electrode includes the Zn layer and a metal layer formed on the Zn layer, and the metal layer is at least one selected from the group consisting of Pt, Mo, and Pd. Made of metal.
  • the p-type semiconductor region is a p-type contact layer.
  • the thickness of the Zn layer is equal to or less than the thickness of the Pt layer.
  • a semiconductor substrate that supports the semiconductor multilayer structure is provided.
  • At least a part of the Zn layer is alloyed.
  • the light source of the present invention is a light source including a nitride-based semiconductor light-emitting device and a wavelength conversion unit including a fluorescent material that converts a wavelength of light emitted from the nitride-based semiconductor light-emitting device, the nitride-based semiconductor light-emitting device
  • At least a part of the Zn layer is alloyed.
  • the method for producing a nitride-based semiconductor device of the present invention includes a step (a) of preparing a substrate and a step of forming a nitride-based semiconductor multilayer structure having a p-type semiconductor region whose surface is an m-plane on the substrate ( b) and a step (c) of forming an electrode on the surface of the p-type semiconductor region of the semiconductor multilayer structure, wherein the step (c) includes Zn on the surface of the p-type semiconductor region. Forming a layer.
  • the step (c) includes a step of forming a metal layer made of at least one metal selected from the group consisting of Pt, Mo and Pd after forming the Zn layer.
  • the step of heat-treating the Zn layer is performed in the step (c).
  • the heat treatment is performed at a temperature of 400 ° C. or higher and 650 ° C. or lower.
  • the heat treatment is performed at a temperature of 450 ° C. or higher and 600 ° C. or lower.
  • the method includes a step of removing the substrate after performing the step (b).
  • At least a part of the Zn layer is alloyed.
  • a second nitride-based semiconductor element of the present invention includes a nitride-based semiconductor multilayer structure having a p-type semiconductor region whose surface is an m-plane, and an electrode formed on the surface of the p-type semiconductor region.
  • the island-shaped Zn formed in the is included.
  • the electrode includes a metal layer formed on the island-shaped Zn, and the metal layer is made of at least one metal selected from the group consisting of Pt, Mo, and Pd.
  • a third nitride-based semiconductor element of the present invention includes a nitride-based semiconductor multilayer structure having a p-type semiconductor region whose surface is an m-plane, and an electrode formed on the surface of the p-type semiconductor region.
  • the Zn layer includes a contacted Zn layer, and the Zn layer is formed of an alloy of Zn and at least one metal selected from the group consisting of Pt, Mo, and Pd.
  • a fourth nitride-based semiconductor element of the present invention includes a nitride-based semiconductor multilayer structure having a p-type semiconductor region whose surface is an m-plane, and an electrode provided on the p-type semiconductor region.
  • the alloy layer is composed of only layers, and is formed of Zn and at least one metal selected from the group consisting of Pt, Mo and Pd.
  • the alloy layer is formed by performing a heat treatment after forming a Zn layer in contact with the surface of the p-type semiconductor region and a metal layer positioned on the Zn layer. It is.
  • the electrode on the surface (m-plane) of the p-type impurity region in the semiconductor multilayer structure includes the Zn layer, and the Zn layer is the surface (m-plane) of the p-type impurity region.
  • Contact resistance can reduce the contact resistance.
  • a perspective view schematically showing a unit cell of GaN Perspective view showing basic vectors a 1 , a 2 , a 3 and c of wurtzite crystal structure (A) is a cross-sectional schematic diagram of the nitride-based semiconductor light emitting device 100 according to the embodiment of the present invention, (b) is a diagram showing an m-plane crystal structure, and (c) is a diagram showing a c-plane crystal structure. (A) to (c) are diagrams schematically showing the distribution of Zn and Pt in an electrode.
  • the graph which shows the value of the specific contact resistance (ohm * cm ⁇ 2 >) of the electrode which consists of a Pd / Pt layer, and the electrode which consists of a Zn / Pt layer Graph showing the dependence of heat treatment temperature on contact resistance A graph showing current-voltage characteristics of a light emitting diode using an electrode made of a Zn / Pt layer, and a graph showing current-voltage characteristics of a light emitting diode using an electrode made of a conventional Pd / Pt layer Sectional drawing which shows embodiment of a white light source
  • FIG. 3A schematically shows a cross-sectional configuration of the nitride-based semiconductor light-emitting device 100 according to the embodiment of the present invention.
  • a nitride-based semiconductor light emitting device 100 shown in FIG. 3A is a semiconductor device made of a GaN-based semiconductor, and has a nitride-based semiconductor multilayer structure.
  • the nitride-based semiconductor light-emitting device 100 of this embodiment is formed on a GaN-based substrate 10 having an m-plane as a surface 12, a semiconductor multilayer structure 20 formed on the GaN-based substrate 10, and the semiconductor multilayer structure 20.
  • the electrode 30 is provided.
  • the semiconductor multilayer structure 20 is an m-plane semiconductor multilayer structure formed by m-plane growth, and its surface is an m-plane.
  • the surface of the GaN-based substrate 10 is an m-plane depending on the growth conditions.
  • at least the surface of the semiconductor region in contact with the electrode in the semiconductor multilayer structure 20 may be an m-plane.
  • the nitride-based semiconductor light-emitting device 100 of the present embodiment includes the GaN substrate 10 that supports the semiconductor multilayer structure 20, but may include another substrate instead of the GaN substrate 10, or the substrate may be removed. It is also possible to use it in the state.
  • FIG. 3B schematically shows a crystal structure in a cross section (cross section perpendicular to the substrate surface) of the nitride-based semiconductor whose surface is an m-plane. Since Ga atoms and nitrogen atoms exist on the same atomic plane parallel to the m-plane, no polarization occurs in the direction perpendicular to the m-plane. That is, the m-plane is a nonpolar plane, and no piezo electric field is generated in the active layer grown in the direction perpendicular to the m-plane.
  • the added In and Al are located at the Ga site and replace Ga. Even if at least part of Ga is substituted with In or Al, no polarization occurs in the direction perpendicular to the m-plane.
  • a GaN-based substrate having an m-plane on the surface is referred to as an “m-plane GaN-based substrate” in this specification.
  • an m-plane GaN substrate is used and a semiconductor is grown on the m-plane of the substrate.
  • the surface of the substrate does not need to be an m-plane, and the substrate does not need to remain in the final device.
  • FIG. 3C schematically shows a crystal structure in a nitride semiconductor cross section (cross section perpendicular to the substrate surface) having a c-plane surface.
  • Ga atoms and nitrogen atoms do not exist on the same atomic plane parallel to the c-plane.
  • polarization occurs in a direction perpendicular to the c-plane.
  • a GaN-based substrate having a c-plane on the surface is referred to as a “c-plane GaN-based substrate” in this specification.
  • the c-plane GaN-based substrate is a general substrate for growing GaN-based semiconductor crystals. Since the positions of the Ga (or In) atomic layer and the nitrogen atomic layer parallel to the c-plane are slightly shifted in the c-axis direction, polarization is formed along the c-axis direction.
  • a semiconductor multilayer structure 20 is formed on the surface (m-plane) 12 of the m-plane GaN-based substrate 10.
  • the Al d Ga e N layer 26 is located on the side opposite to the m-plane 12 side with respect to the active layer 24.
  • the active layer 24 is an electron injection region in the nitride semiconductor light emitting device 100.
  • the Al u Ga v In w N layer 22 of the present embodiment is a first conductivity type (n-type) Al u Ga v In w N layer 22.
  • an undoped GaN layer may be provided between the active layer 24 and the Al d Ga e N layer 26.
  • the Al composition ratio d need not be uniform in the thickness direction.
  • the Al composition ratio d may change continuously or stepwise in the thickness direction. That is, the Al d Ga e N layer 26 may have a multilayer structure in which a plurality of layers having different Al composition ratios d are stacked, and the dopant concentration may also change in the thickness direction. .
  • the uppermost part of the Al d Ga e N layer 26 (upper surface part of the semiconductor multilayer structure 20) is composed of a layer (GaN layer) in which the Al composition ratio d is zero. Is preferred.
  • An electrode 30 is formed on the semiconductor multilayer structure 20.
  • the electrode 30 of this embodiment is an electrode including a Zn layer 32, and a metal layer 34 made of Pt is formed on the Zn layer 32.
  • the Zn layer 32 in the electrode 30 is in contact with the p-type semiconductor region of the semiconductor multilayer structure 20 and functions as a part of the p-type electrode. At least a part of the Zn layer 32 may be alloyed. That is, only the portion of the Zn layer 32 located at the boundary with the metal layer 34 may be alloyed, or the entire Zn layer 32 may be alloyed.
  • FIGS. 4A to 4C are views for explaining alloying of the Zn layer 32.
  • FIG. FIG. 4A shows a state where a part (upper part) of the Zn layer 32 is alloyed.
  • the electrode 30 ⁇ / b > A includes a Zn layer 32 that is in contact with the Al d Ga e N layer 26 and a metal layer 34 that exists on the Zn layer 32.
  • the upper part of the Zn layer 32 is composed of a Zn—Pt alloy layer 61A.
  • FIG. 4B shows a state in which the alloying of Zn and Pt has progressed to a portion in contact with the Al d Ga e N layer 26.
  • the Zn layer 32 (the portion of the electrode 30B that contacts the Al d Ga e N layer 26) of the electrode 30B is formed of a Zn—Pt alloy.
  • the metal layer 34 exists on the Zn layer 32.
  • FIG. 4C shows the electrode 30C in a state where the entire Zn layer and Pt layer are alloyed.
  • the electrode 30C is composed only of the Zn—Pt alloy layer 61C.
  • the Zn—Pt alloy shown in FIGS. 4A to 4C is composed of Zn and Pt (the main components are Zn and Pt).
  • the structure shown in FIGS. 4A to 4C can be formed by performing a heat treatment after forming a metal layer on the Zn layer. Note that the structure shown in FIG. 4C may be formed by performing heat treatment after performing vapor deposition using a mixture or compound of metal and Zn constituting the metal layer 34 as a vapor deposition source.
  • the Zn layer 32 is in contact with the Al d Ga e N layer 26 doped with the second conductivity type (p-type) dopant.
  • the Al d Ga e N layer 26 is doped with Mg as a dopant, for example.
  • Mg As a p-type dopant other than Mg, for example, Zn or Be may be doped.
  • a metal for example, Mo or Pd
  • a metal that is difficult to form an alloy with Zn as compared with Au
  • at least one metal selected from the group consisting of Pt, Mo, and Pd may be used.
  • Au gold
  • Au gold
  • the Zn layer 32 may be formed in an island shape (island shape) by heat treatment after lamination and spaced apart from each other. At this time, Pt constituting the metal layer 34 enters between the island-like Zn. At least a part of the metal layer 34 may be aggregated in an island shape.
  • the thickness of the electrode 30 of the present embodiment is, for example, not less than 10 nm and not more than 200 nm.
  • the Zn layer 32 in the electrode 30 is thinner than the metal layer 34, and the thickness of the Zn layer 32 is, for example, not less than 2 nm and not more than 50 nm.
  • the thickness of the Zn layer 32 is the thickness of the Zn layer after the heat treatment. If the thickness of the Zn layer 32 is 50 nm or less, electrode peeling in a process for manufacturing a light-emitting element can be prevented.
  • the thickness of the metal layer (for example, Pt layer) 34 is, for example, not less than 10 nm and not more than 200 nm.
  • the reason why the Zn layer 32 is thinner than the thickness of the metal layer 34 is that the strain balance between the Zn layer 32 and the metal layer 34 is lost and the Zn layer 32 and the Al d Ga e N layer 26 are separated. It is intended to prevent peeling.
  • the thickness of the GaN-based substrate 10 having the m-plane surface 12 is, for example, 100 to 400 ⁇ m. This is because if the substrate thickness is about 100 ⁇ m or more, there will be no trouble in handling the wafer.
  • the substrate 10 of the present embodiment may have a laminated structure as long as it has an m-plane surface 12 made of a GaN-based material. That is, the GaN-based substrate 10 of the present embodiment includes a substrate having an m-plane at least on the surface 12, and therefore, the entire substrate may be GaN-based or a combination with other materials. It doesn't matter.
  • an electrode 40 (n-type electrode) is formed on a part of an n-type Al u Ga v In w N layer (for example, thickness 0.2 to 2 ⁇ m) 22 located on the substrate 10. Is formed.
  • a recess 42 is formed in the region where the electrode 40 is formed in the semiconductor multilayer structure 20 so that a part of the n-type Al u Ga v In w N layer 22 is exposed.
  • An electrode 40 is provided on the surface of the n-type Al u Ga v In w N layer 22 exposed at the recess 42.
  • the electrode 40 is composed of, for example, a laminated structure of a Ti layer, an Al layer, and a Pt layer, and the thickness of the electrode 40 is, for example, 100 to 200 nm.
  • the active layer 24 of the present embodiment includes a GaInN / GaN multiple quantum well (GaInN / GaN multiple quantum well) in which Ga 0.9 In 0.1 N well layers (eg, 9 nm thick) and GaN barrier layers (eg, 9 nm thick) are alternately stacked.
  • MQW MQW structure
  • a p-type Al d Ga e N layer 26 is provided on the active layer 24.
  • the thickness of the p-type Al d Ga e N layer 26 is, for example, 0.2 to 2 ⁇ m.
  • an undoped GaN layer may be provided between the active layer 24 and the Al d Ga e N layer 26.
  • a second conductivity type (for example, p-type) GaN layer may be formed on the Al d Ga e N layer 26.
  • a contact layer composed of p + -GaN further to the contact layer made of p + -GaN, it is also possible to form a Zn layer 32.
  • a contact layer made of GaN instead think of the Al d Ga e N layer 26 is another layer, it can be considered to be a part of the Al d Ga e N layer 26.
  • FIG. 5 is a graph showing the specific contact resistance ( ⁇ ⁇ cm 2 ) of the Pd / Pt electrode and the Zn / Pt electrode.
  • a Pd / Pt electrode after depositing a Pd layer having a thickness of 40 nm and a Pt layer having a thickness of 35 nm on a p-type m-plane GaN layer, heat treatment is performed in a nitrogen atmosphere at 500 ° C. for 10 minutes. (M-plane GaN (Pd / Pt)) was used.
  • Zn / Pt electrode As a Zn / Pt electrode, after depositing a 7 nm thick Zn layer and a 75 nm thick Pt layer on a p-type m-plane GaN layer, heat treatment is performed in a nitrogen atmosphere at 500 ° C. for 10 minutes. (M-plane GaN (Zn / Pt)) was used. In all the experimental examples disclosed in the present application, the Zn layer and the Pt layer were deposited by an ordinary electron beam evaporation method.
  • the Zn / Pt electrode and the Pd / Pt electrode are in contact with the m-plane GaN layer doped with Mg.
  • Mg of 7 ⁇ 10 19 cm ⁇ 3 is doped in a region 20 nm deep from the surface (the outermost surface region having a thickness of 20 nm). Further, a region where the depth from the surface of the m-plane GaN layer exceeds 20 nm is doped with 1 ⁇ 10 19 cm ⁇ 3 of Mg.
  • the contact resistance R is generally inversely proportional to the contact area S (cm 2 ).
  • R Rc / S
  • the proportional constant Rc is called a specific contact resistance and corresponds to the contact resistance R when the contact area S is 1 cm 2 . That is, the magnitude of the specific contact resistance does not depend on the contact area S and is an index for evaluating the contact characteristics.
  • specific contact resistance may be abbreviated as “contact resistance”.
  • the specific contact resistance ( ⁇ ⁇ cm 2 ) of the Zn / Pt electrode is nearly an order of magnitude lower than the contact resistance of the Pd / Pt electrode.
  • a contact resistance equal to or slightly higher than that obtained when the Pd / Pt electrode is brought into contact with the c-plane GaN layer.
  • the contact surface is an m-plane
  • an electrode containing Zn exhibits a significantly lower contact resistance than a Pd / Pt electrode. From this result, it is presumed that the present invention using a Zn / Pt electrode shows the same tendency.
  • the current-voltage characteristic of the conventional Pd / Pt electrode is a Schottky non-ohmic characteristic (Schottky voltage: about 2 V), but the current-voltage characteristic of the Zn / Pt electrode. From the characteristics, it was found that no Schottky voltage appeared, and that the Zn / Pt electrode formed almost ohmic contact with the p-type m-plane GaN layer. The disappearance of the Schottky voltage is very important in reducing the operating voltage of devices such as light emitting diodes and laser diodes.
  • the work function (4.3 eV) of Zn is smaller than that of other contact electrode materials.
  • the inventor of the present application formed a Zn layer as a p-type electrode on a p-type c-plane GaN layer, and evaluated the contact resistance using the TLM method.
  • a Zn layer to be evaluated a Zn layer deposited at a thickness of 200 nm was subjected to a heat treatment at 500 ° C. for 10 minutes in a nitrogen atmosphere.
  • the contact resistance of the Zn layer formed on the c-plane GaN layer was a very high value of about 3.0 ⁇ 10 ⁇ 1 ⁇ ⁇ cm 2 .
  • this inventor measured contact resistance using various metals with different work functions, such as Al, Ni, Au, Pd, and Pt, as an electrode material of m-plane GaN. As a result, it has been experimentally shown that the contact resistance of the metal (Pd or Pt) having a higher work function is lower in the case of m-plane GaN (Japanese Patent Application No. 2009-030147).
  • FIG. 6 is a graph showing the heat treatment temperature dependence of the specific contact resistance of the Pd / Pt electrode and the Zn / Pt electrode.
  • the Pd / Pt electrode is formed by depositing a Pd layer having a thickness of 40 nm and a Pt layer having a thickness of 35 nm on a p-type m-plane GaN layer and then performing a heat treatment at each temperature in a nitrogen atmosphere. Electrode (m-plane GaN (Pd / Pt)) was used.
  • the Zn / Pt electrode is formed by depositing a Zn layer having a thickness of 7 nm and a Pt layer having a thickness of 75 nm on a p-type m-plane GaN layer and then performing a heat treatment at each temperature in a nitrogen atmosphere. Electrode (m-plane GaN (Zn / Pt)) was used.
  • the contact resistance suddenly decreased when the temperature exceeded 400 ° C.
  • the contact resistance further decreased at a temperature of 500 ° C.
  • the contact resistance was higher than that at the temperature of 500 ° C., but was lower than the contact resistance in the case of the conventional m-plane GaN (Pd / Pt) electrode.
  • the heat treatment temperature of m-plane GaN is preferably 400 ° C. or higher, for example.
  • the temperature exceeds 700 ° C. and becomes a predetermined temperature (for example, 800 ° C.) or more, the film quality of the electrode and the GaN layer progresses. Therefore, the upper limit is preferably 700 ° C. or less, and the temperature range is 400 ° C. or more and 650 ° C. or less. Is more preferable. 450 ° C. or higher and 600 ° C. or lower is a more preferable heat treatment temperature.
  • the contact resistance drastically decreases because only Ga atoms are diffused to the electrode side by heat treatment, and N atoms are electrode Presumably because it has not spread to the side. Since only Ga out of GaN diffuses to the electrode side, it is presumed that the N concentration is lower than the Ga concentration in the Zn layer.
  • Ga vacancies have an acceptor property, when Ga vacancies increase near the interface between the electrode and p-type GaN, holes easily pass through the Schottky barrier at this interface by tunneling. Thereby, it is considered that the contact resistance is reduced when the Zn layer is formed so as to be in contact with the p-type GaN layer having the m-plane as the surface.
  • N atoms diffuse together with Ga atoms to the electrode side, a state where N is insufficient on the outermost surface of p-type GaN, that is, N vacancies are also formed. Since N vacancies have donor properties, charge compensation occurs between Ga vacancies and N vacancies on the outermost surface of p-type GaN. Further, it is considered that the crystallinity of the GaN crystal is deteriorated by the elimination of N atoms. Therefore, when N atoms as well as Ga atoms diffuse to the electrode side, the contact resistance between the p-type GaN layer and the electrode is high.
  • the m-plane GaN substrate 10 is an n-type GaN substrate (for example, a thickness of 100 ⁇ m)
  • the Al u Ga v In w N layer 22 is an n-type GaN layer (for example, a thickness of 2 ⁇ m).
  • An active layer 24 is formed on the Al u Ga v In w N layer 22.
  • the semiconductor multilayer structure 20 including at least the active layer 24 is formed on the m-plane GaN substrate 10.
  • the active layer 24 is composed of, for example, an InGaN well layer and a GaN barrier layer having an In composition ratio of about 25%, the well layer thickness is 9 nm, the barrier layer thickness is 9 nm, and the well layer period is three periods. .
  • the Al d Ga e N layer 26 of this embodiment is doped with Mg as a p-type dopant.
  • Mg is doped to the Al d Ga e N layer 26 by, for example, about 10 18 cm ⁇ 3 .
  • an undoped GaN layer (not shown) is formed between the active layer 24 and the Al d Ga e N layer 26.
  • a second conductivity type (for example, p-type) GaN layer (not shown) is formed on the Al d Ga e N layer 26.
  • a Zn layer 32 is formed on the contact layer made of p + -GaN, and a Pt layer 34 is formed thereon.
  • the stacked structure of the Zn layer 32 and the Pt layer 34 becomes an electrode (p-type electrode) 30.
  • the semiconductor multilayer structure 20, Al u Ga v In w recess (recess) 42 for exposing the surface of the N layer 22 is formed, it is located on the bottom surface of the recess 42 Al u Ga v In w N layer 22
  • An electrode (n-type electrode) 40 is formed on the substrate.
  • the size of the recess 42 is, for example, a width (or diameter) of 20 ⁇ m and a depth of 1 ⁇ m.
  • the electrode 40 is, for example, an electrode having a laminated structure of a Ti layer, an Al layer, and a Pt layer (for example, the thicknesses are 5 nm, 100 nm, and 10 nm, respectively).
  • the operating voltage (Vop) can be reduced by about 2.0 V compared to the case of a conventional m-plane LED using a Pd / Pt electrode, and as a result. It was found that power consumption can be reduced.
  • an m-plane substrate 10 is prepared.
  • a GaN substrate is used as the substrate 10.
  • the GaN substrate of the present embodiment is obtained by using the HVPE (Hydride Vapor Phase Epitaxy) method.
  • a thick film GaN on the order of several mm is grown on a c-plane sapphire substrate.
  • an m-plane GaN substrate is obtained by cutting the thick film GaN in the direction perpendicular to the c-plane and the m-plane.
  • the production method of the GaN substrate is not limited to the above, and a method of producing an ingot of bulk GaN using a liquid phase growth method such as a sodium flux method or a melt growth method such as an ammonothermal method, and cutting it in the m plane But it ’s okay.
  • a gallium oxide, a SiC substrate, a Si substrate, a sapphire substrate, or the like can be used in addition to a GaN substrate.
  • the plane orientation of the SiC or sapphire substrate is preferably the m-plane.
  • the growth surface may not necessarily be the m-plane depending on the growth conditions. It is sufficient that at least the surface of the semiconductor multilayer structure 20 is m-plane.
  • crystal layers are sequentially formed on the substrate 10 by MOCVD (Metal Organic Chemical Vapor Deposition).
  • an Al u Ga v In w N layer 22 is formed on the m-plane GaN substrate 10.
  • Al u Ga v In w N layer 22 for example, AlGaN having a thickness of 3 ⁇ m is formed.
  • a GaN layer is formed by supplying TMG (Ga (CH 3 ) 3 ), TMA (Al (CH 3 ) 3 ), and NH 3 on the m-plane GaN substrate 10 at 1100 ° C. accumulate.
  • the active layer 24 is formed on the Al u Ga v In w N layer 22.
  • the active layer 24 has a GaInN / GaN multiple quantum well (MQW) structure with a thickness of 81 nm in which a Ga 0.9 In 0.1 N well layer with a thickness of 9 nm and a GaN barrier layer with a thickness of 9 nm are alternately stacked.
  • MQW multiple quantum well
  • an Al d Ga e N layer 26 is formed on the undoped GaN layer.
  • the Al d Ga e N layer 26 for example, by supplying TMG, NH 3 , TMA, TMI and Cp 2 Mg (cyclopentadienyl magnesium) as a p-type impurity, p-Al 0.14 Ga 0.86 having a thickness of 70 nm is provided. N is formed.
  • Cp 2 Mg is supplied as a p-type impurity.
  • the p-GaN contact layer, the Al d Ga e N layer 26, the undoped GaN layer, and a part of the active layer 24 are removed to form a recess 42, and Al x Ga y InzN
  • the n-type electrode formation region of the layer 22 is exposed.
  • a Ti / Pt layer is formed as the n-type electrode 40 on the n-type electrode formation region located at the bottom of the recess 42.
  • a Zn layer 32 is formed on the p-GaN contact layer by performing a normal vacuum deposition method (resistance heating method, electron beam deposition method, etc.), and a Pt layer 34 is further formed on the Zn layer 32. To do. Thereby, the p-type electrode 30 is formed.
  • a method for forming the Zn layer 32 sputtering, thermal CVD, or molecular beam epitaxy (MBE) may be performed in addition to the vacuum deposition method.
  • the substrate 10 and part of the Al u Ga v In w N layer 22 may be removed by using a method such as laser lift-off, etching, and polishing. At this time, only the substrate 10 may be removed, or only a part of the substrate 10 and the Al u Ga v In w N layer 22 may be selectively removed. Of course, the substrate 10 and the Al u Ga v In w N layer 22 may be left without being removed.
  • the nitride-based semiconductor light-emitting device 100 of this embodiment is formed.
  • nitride-based semiconductor light emitting device 100 of the present embodiment when a voltage is applied between the n-type electrode 40 and the p-type electrode 30, holes are transferred from the p-type electrode 30 toward the active layer 24. Electrons are injected from the active layer 24 toward the active layer 24 to emit light having a wavelength of 450 nm, for example.
  • FIG. 7 shows the current-voltage characteristics of a light emitting diode using an electrode made of a Zn / Pt layer.
  • the characteristics of a light-emitting diode using an electrode composed of a Pd / Pt layer with the same structure of the nitride semiconductor of the light-emitting diode are also shown.
  • the thickness of each layer before the heat treatment is 7 nm for the Zn layer in the Zn / Pt electrode and 75 nm for the Pt layer, 40 nm for the Pd layer in the Pd / Pt electrode, and 35 nm for the Pt layer.
  • the Zn / Pt electrode was heat-treated at 500 ° C. for 10 minutes, and the Pd / Pt electrode was heat-treated at 500 ° C. for 10 minutes.
  • the rising voltage of a light emitting diode using an electrode made of a Pd / Pt layer is about 3.7V.
  • the rising voltage of a light emitting diode using an electrode made of a Zn / Pt layer is about 2.7 V, and the rising voltage is significantly reduced. Comparing the operating voltage at a current value of 20 mA, it can be seen that the light emitting diode using the electrode made of the Zn / Pt layer is 2.0 V or more smaller than the electrode made of the Pd / Pt layer.
  • Zn that is more abundant on the earth than Pd is used as the material of the p-type electrode.
  • Zn has a property that it is less likely to be oxidized than Mg, and there is an advantage that the Zn layer can be formed by a normal vapor deposition method. It was also confirmed that the adhesion between the m-plane GaN layer and the Zn layer was good.
  • the above light emitting element may be used as a light source as it is.
  • a resin having a fluorescent substance for wavelength conversion according to the present invention it can be suitably used as a light source (for example, a white light source) having an extended wavelength band.
  • FIG. 8 is a schematic diagram showing an example of such a white light source.
  • the light source in FIG. 8 includes a light emitting element 100 having the configuration shown in FIG. 3A and a phosphor that converts the wavelength of light emitted from the light emitting element 100 into a longer wavelength (for example, YAG: Yttrium Aluminum Garnet). And a resin layer 200 in which is dispersed.
  • the light emitting element 100 is mounted on a support member 220 having a wiring pattern formed on the surface, and a reflection member 240 is disposed on the support member 220 so as to surround the light emitting element 100.
  • the resin layer 200 is formed so as to cover the light emitting element 100.
  • the above-described excellent effect is exhibited.
  • Such an effect of reducing the contact resistance
  • the actual m-plane need not be a plane that is completely parallel to the m-plane, and may be inclined at a slight angle (0 to ⁇ 1 °) from the m-plane.
  • the nitride-based semiconductor device of the present invention can be particularly suitably used as a light emitting diode (LED) because it can reduce the contact resistance between a p-type semiconductor region having an m-plane surface and a p-type electrode. .
  • LED light emitting diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　窒化物系半導体発光素子１００は、ｍ面１２を表面とするＧａＮ基板１０と、ＧａＮ基板１０のｍ面１２の上に形成された半導体積層構造２０と、半導体積層構造２０の上に形成された電極３０とを備えている。電極３０は、Ｚｎ層３２と、Ｚｎ層３２の上に形成された金属層３４とを含み、Ｚｎ層３２は、半導体積層構造２０におけるｐ型半導体領域の表面に接触している。

Description

窒化物系半導体素子およびその製造方法
　本発明は、窒化物系半導体素子およびその製造方法に関する。特に、本発明は、紫外から青色、緑色、オレンジ色および白色などの可視域全般の波長域における発光ダイオード、レーザダイオード等のＧａＮ系半導体発光素子に関する。このような発光素子は、表示、照明および光情報処理分野等への応用が期待されている。また、本発明は、窒化物系半導体素子に用いる電極の製造方法にも関する。
　Ｖ族元素として窒素（Ｎ）を有する窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。そのなかでも、窒化ガリウム系化合物半導体（ＧａＮ系半導体：ＡｌxＧａyＩｎzＮ（０≦ｘ，ｙ，ｚ≦１、ｘ＋ｙ＋ｚ＝１）の研究は盛んに行われ、青色発光ダイオード（ＬＥＤ）、緑色ＬＥＤ、ならびに、ＧａＮ系半導体を材料とする半導体レーザも実用化されている。
　ＧａＮ系半導体は、ウルツ鉱型結晶構造を有している。図１は、ＧａＮの単位格子を模式的に示している。ＡｌxＧａyＩｎzＮ（０≦ｘ，ｙ，ｚ≦１、ｘ＋ｙ＋ｚ＝１）半導体の結晶では、図１に示すＧａの一部がＡｌおよび／またはＩｎに置換され得る。
　図２は、ウルツ鉱型結晶構造の面を４指数表記（六方晶指数）で表すために一般的に用いられている４つの基本ベクトルａ1、ａ2、ａ3、ｃを示している。基本ベクトルｃは、［０００１］方向に延びており、この方向は「ｃ軸」と呼ばれる。ｃ軸に垂直な面（ｐｌａｎｅ）は「ｃ面」または「（０００１）面」と呼ばれている。なお、「ｃ軸」および「ｃ面」は、それぞれ、「Ｃ軸」および「Ｃ面」と表記される場合もある。
　ＧａＮ系半導体を用いて半導体素子を作製する場合、ＧａＮ系半導体結晶を成長させる基板として、ｃ面基板すなわち（０００１）面を表面に有する基板が使用される。しかしながら、ｃ面においてはＧａの原子層と窒素の原子層の位置がｃ軸方向に僅かにずれているため、分極（Ｅｌｅｃｔｒｉｃａｌ　Ｐｏｌａｒｉｚａｔｉｏｎ）が形成される。このため、「ｃ面」は「極性面」とも呼ばれている。分極の結果、活性層におけるＩｎＧａＮの量子井戸にはｃ軸方向に沿ってピエゾ電界が発生する。このようなピエゾ電界が活性層に発生すると、活性層内における電子およびホールの分布に位置ずれが生じるため、キャリアの量子閉じ込めシュタルク効果により、内部量子効率が低下し、半導体レーザであれば、しきい値電流の増大が引き起こされ、ＬＥＤであれば、消費電力の増大や発光効率の低下が引き起こされる。また、注入キャリア密度の上昇と共にピエゾ電界のスクリーニングが起こり、発光波長の変化も生じる。
　そこで、これらの課題を解決するため、非極性面、例えば［１０－１０］方向に垂直な、ｍ面と呼ばれる（１０－１０）面を表面に有する基板（ｍ面ＧａＮ系基板）を使用することが検討されている。ここで、ミラー指数を表すカッコ内の数字の左に付された「－」は、「バー」を意味する。ｍ面は、図２に示されるように、ｃ軸（基本ベクトルｃ）に平行な面であり、ｃ面と直交している。ｍ面においてはＧａ原子と窒素原子は同一原子面上に存在するため、ｍ面に垂直な方向に分極は発生しない。その結果、ｍ面に垂直な方向に半導体積層構造を形成すれば、活性層にピエゾ電界も発生しないため、上記課題を解決することができる。ｍ面は、（１０－１０）面、（－１０１０）面、（１－１００）面、（－１１００）面、（０１－１０）面、（０－１１０）面の総称である。
　なお、本明細書では、六方晶ウルツ鉱構造のＸ面（Ｘ＝ｃ、ｍ）に垂直な方向にエピタキシャル成長が生じることを「Ｘ面成長」と表現する。Ｘ面成長において、Ｘ面を「成長面」と称し、Ｘ面成長によって形成された半導体の層を「Ｘ面半導体層」と称する場合がある。
特開２００１－３０８４６２号公報 特開２００３－３３２６９７号公報
　上述のように、ｍ面基板上で成長させたＧａＮ系半導体素子は、ｃ面基板上で成長させたものと比較して顕著な効果を発揮し得るが、次のような問題がある。すなわち、ｍ面基板上で成長させたＧａＮ系半導体素子は、ｃ面基板上で成長させたものよりもコンタクト抵抗が高く、それが、ｍ面基板上で成長させたＧａＮ系半導体素子を使用する上で大きな技術的な障害となっている。
　そのような状況の中、本願発明者は、非極性面であるｍ面上に成長させたＧａＮ系半導体素子が持つコンタクト抵抗が高いという課題を解決すべく、鋭意検討した結果、コンタクト抵抗を低くすることができる手段を見出した。
　本発明はかかる点に鑑みてなされたものであり、その主な目的は、ｍ面基板上で結晶成長させたＧａＮ系半導体素子におけるコンタクト抵抗を低減できる構造および製造方法を提供することにある。
　本発明の第１の窒化物系半導体素子は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域の前記表面上に形成された電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、前記電極は、前記ｐ型半導体領域の前記表面に接触したＺｎ層を含む。
　ある実施形態において、前記電極は、前記Ｚｎ層と、前記Ｚｎ層の上に形成された金属層とを含み、前記金属層は、Ｐｔ、ＭｏおよびＰｄからなる群から選択される少なくとも１種の金属からなる。
　ある実施形態において、前記半導体積層構造は、ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０，ｂ≧０，ｃ≧０）を含む活性層を有し、前記活性層は光を発する。
　ある実施形態において、前記ｐ型半導体領域は、ｐ型コンタクト層である。
　ある実施形態において、前記Ｚｎ層の厚さは前記Ｐｔ層の厚さ以下である。
　ある実施形態において、前記半導体積層構造を支持する半導体基板を有している。
　ある実施形態において、前記Ｚｎ層の少なくとも一部が合金化している。
　本発明の光源は、窒化物系半導体発光素子と、前記窒化物系半導体発光素子から放射された光の波長を変換する蛍光物質を含む波長変換部とを備える光源であって、前記窒化物系半導体発光素子は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域の前記表面上に形成された電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体からなり、前記電極は、前記ｐ型半導体領域の前記表面に接触したＺｎ層を含む。
　ある実施形態において、前記Ｚｎ層の少なくとも一部が合金化している。
　本発明の窒化物系半導体素子の製造方法は、基板を用意する工程（ａ）と、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造を前記基板上に形成する工程（ｂ）と、前記半導体積層構造の前記ｐ型半導体領域の前記表面上に電極を形成する工程（ｃ）とを含み、前記工程（ｃ）は、前記ｐ型半導体領域の前記表面上に、Ｚｎ層を形成する工程を含む。
　ある実施形態において、前記工程（ｃ）は、前記Ｚｎ層を形成した後に、Ｐｔ、ＭｏおよびＰｄからなる群から選択される少なくとも１種の金属からなる金属層を形成する工程を含む。
　ある実施形態では、前記工程（ｃ）において、前記Ｚｎ層を加熱処理する工程を実行する。
　ある実施形態において、前記加熱処理は、４００℃以上６５０℃以下の温度で実行される。
　ある実施形態において、前記加熱処理は、４５０℃以上６００℃以下の温度で実行される。
　ある実施形態では、前記工程（ｂ）を実行した後において、前記基板を除去する工程を含む。
　ある実施形態において、前記Ｚｎ層の少なくとも一部が合金化している。
　本発明の第２の窒化物系半導体素子は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域の前記表面上に形成された電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、前記電極は、前記ｐ型半導体領域の前記表面上に形成されたアイランド状Ｚｎを含む。
　ある実施形態において、前記電極は、前記アイランド状Ｚｎの上に形成された金属層を含み、前記金属層は、Ｐｔ、ＭｏおよびＰｄからなる群から選択される少なくとも１種の金属からなる。
　本発明の第３の窒化物系半導体素子は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域の前記表面上に形成された電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、前記電極は、前記ｐ型半導体領域の前記表面に接触したＺｎ層を含み、前記Ｚｎ層は、Ｚｎと、Ｐｔ、ＭｏおよびＰｄからなる群から選択される少なくとも１種の金属との合金から形成されている。
　本発明の第４の窒化物系半導体素子は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域上に設けられた電極とを備え、前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、前記電極は、前記ｐ型半導体領域の前記表面に接触した合金層のみから構成され、前記合金層は、Ｚｎと、Ｐｔ、ＭｏおよびＰｄからなる群から選択される少なくとも１種の金属とから形成されている。
　ある実施形態において、前記合金層は、前記ｐ型半導体領域の前記表面に接触するＺｎ層と、前記Ｚｎ層の上に位置する金属層とを形成した後、熱処理を行うことにより形成された層である。
　本発明の窒化物系半導体発光素子によれば、半導体積層構造におけるｐ型不純物領域の表面（ｍ面）上の電極がＺｎ層を含み、そのＺｎ層がｐ型不純物領域の表面（ｍ面）に接触していることにより、そのコンタクト抵抗を低減することができる。
ＧａＮの単位格子を模式的に示す斜視図 ウルツ鉱型結晶構造の基本ベクトルａ1、ａ2、ａ3、ｃを示す斜視図 （ａ）は、本発明の実施形態に係る窒化物系半導体発光素子１００の断面模式図、（ｂ）はｍ面の結晶構造を表す図、（ｃ）はｃ面の結晶構造を表す図 （ａ）から（ｃ）は、電極におけるＺｎおよびＰｔの分布を模式的に示す図 Ｐｄ／Ｐｔ層からなる電極およびＺｎ／Ｐｔ層からなる電極の固有コンタクト抵抗（Ω・ｃｍ2）の値を示すグラフ コンタクト抵抗について熱処理温度の依存性を示すグラフ Ｚｎ／Ｐｔ層からなる電極を用いた発光ダイオードの電流－電圧特性を示すグラフ、および、従来のＰｄ／Ｐｔ層からなる電極を用いた発光ダイオードの電流－電圧特性を示すグラフ 白色光源の実施形態を示す断面図
　以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
　図３（ａ）は、本発明の実施形態に係る窒化物系半導体発光素子１００の断面構成を模式的に示している。図３（ａ）に示した窒化物系半導体発光素子１００は、ＧａＮ系半導体からなる半導体デバイスであり、窒化物系半導体積層構造を有している。
　本実施形態の窒化物系半導体発光素子１００は、ｍ面を表面１２とするＧａＮ系基板１０と、ＧａＮ系基板１０の上に形成された半導体積層構造２０と、半導体積層構造２０の上に形成された電極３０とを備えている。本実施形態では、半導体積層構造２０は、ｍ面成長によって形成されたｍ面半導体積層構造であり、その表面はｍ面である。ただし、ｒ面サファイア基板上にはａ面ＧａＮが成長するという事例もあることから、成長条件によっては必ずしもＧａＮ系基板１０の表面がｍ面であることが必須とならない。本発明の構成においては、少なくとも半導体積層構造２０のうち、電極と接触する半導体領域の表面がｍ面であればよい。
　本実施形態の窒化物系半導体発光素子１００は、半導体積層構造２０を支持するＧａＮ基板１０を備えているが、ＧａＮ基板１０に代えて他の基板を備えていても良いし、基板が取り除かれた状態で使用されることも可能である。
　図３（ｂ）は、表面がｍ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示している。Ｇａ原子と窒素原子は、ｍ面に平行な同一原子面上に存在するため、ｍ面に垂直な方向に分極は発生しない。すなわち、ｍ面は非極性面であり、ｍ面に垂直な方向に成長した活性層内ではピエゾ電界が発生しない。なお、添加されたＩｎおよびＡｌは、Ｇａのサイトに位置し、Ｇａを置換する。Ｇａの少なくとも一部がＩｎやＡｌで置換されていても、ｍ面に垂直な方向に分極は発生しない。
　ｍ面を表面に有するＧａＮ系基板は、本明細書では「ｍ面ＧａＮ系基板」と称される。ｍ面に垂直な方向に成長した窒化物系半導体積層構造を得るには、典型的には、ｍ面ＧａＮ基板を用い、その基板のｍ面上に半導体を成長させればよい。しかし、前述したように、基板の表面がｍ面である必要は無く、また、最終的なデバイスに基板が残っている必要もない。
　参考のために、図３（ｃ）に、表面がｃ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示す。Ｇａ原子と窒素原子は、ｃ面に平行な同一原子面上に存在しない。その結果、ｃ面に垂直な方向に分極が発生する。ｃ面を表面に有するＧａＮ系基板を、本明細書では「ｃ面ＧａＮ系基板」と称する。
　ｃ面ＧａＮ系基板は、ＧａＮ系半導体結晶を成長させるための一般的な基板である。ｃ面に平行なＧａ（又はＩｎ）の原子層と窒素の原子層の位置がｃ軸方向に僅かにずれているため、ｃ軸方向に沿って分極が形成される。
　再び、図３（ａ）を参照する。ｍ面ＧａＮ系基板１０の表面（ｍ面）１２の上には、半導体積層構造２０が形成されている。半導体積層構造２０は、ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０，ｂ≧０，ｃ≧０）を含む活性層２４と、ＡｌdＧａeＮ層（ｄ＋ｅ＝１，ｄ≧０，ｅ≧０）２６とを含んでいる。ＡｌdＧａeＮ層２６は、活性層２４を基準にしてｍ面１２の側とは反対の側に位置している。ここで、活性層２４は、窒化物系半導体発光素子１００における電子注入領域である。
　本実施形態の半導体積層構造２０には、他の層も含まれており、活性層２４と基板１０との間には、ＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１，ｕ≧０，ｖ≧０，ｗ≧０）２２が形成されている。本実施形態のＡｌuＧａvＩｎwＮ層２２は、第１導電型（ｎ型）のＡｌuＧａvＩｎwＮ層２２である。また、活性層２４とＡｌdＧａeＮ層２６との間に、アンドープのＧａＮ層を設けてもよい。
　ＡｌdＧａeＮ層２６において、Ａｌの組成比率ｄは、厚さ方向に一様である必要はない。ＡｌdＧａeＮ層２６において、Ａｌの組成比率ｄが厚さ方向に連続的または階段的に変化していても良い。すなわち、ＡｌdＧａeＮ層２６は、Ａｌの組成比率ｄが異なる複数の層が積層された多層構造を有していても良いし、ドーパントの濃度も厚さ方向に変化していてもよい。なお、コンタクト抵抗低減の観点から、ＡｌdＧａeＮ層２６の最上部（半導体積層構造２０の上面部分）は、Ａｌの組成比率ｄがゼロである層（ＧａＮ層）から構成されていることが好ましい。
　半導体積層構造２０の上には、電極３０が形成されている。本実施形態の電極３０はＺｎ層３２を含む電極であり、Ｚｎ層３２の上には、Ｐｔからなる金属層３４が形成されている。電極３０におけるＺｎ層３２は、半導体積層構造２０のｐ型半導体領域に接触しており、ｐ型電極の一部として機能する。Ｚｎ層３２の少なくとも一部は合金化されていてもよい。すなわち、Ｚｎ層３２のうち金属層３４との境界に位置する部分のみが合金化されていてもよいし、Ｚｎ層３２の全体が合金化されていてもよい。
　図４（ａ）から（ｃ）は、Ｚｎ層３２の合金化を説明するための図である。図４（ａ）は、Ｚｎ層３２の一部（上部）が合金化した状態を示している。電極３０Ａは、ＡｌdＧａeＮ層２６に接するＺｎ層３２と、Ｚｎ層３２の上に存在する金属層３４とから構成されている。Ｚｎ層３２の上部は、Ｚｎ-Ｐｔ合金層６１Ａから構成されている。
　図４（ｂ）は、ＺｎとＰｔとの合金化がＡｌdＧａeＮ層２６に接する部分まで進行した状態を示している。図４（ｂ）に示す状態において、電極３０ＢにおけるＺｎ層３２（電極３０ＢのうちＡｌdＧａeＮ層２６と接触する部分）は、Ｚｎ－Ｐｔ合金から形成されている。図４（ｂ）に示す電極３０Ｂの例では、Ｚｎ層３２の上には、金属層３４が存在している。
　図４（ｃ）に、Ｚｎ層およびＰｔ層の全体が合金化されている状態の電極３０Ｃを示す。この場合、電極３０Ｃは、Ｚｎ－Ｐｔ合金層６１Ｃのみから構成されている。
　図４（ａ）から（ｃ）に示すＺｎ－Ｐｔ合金は、ＺｎおよびＰｔから構成されている（主成分がＺｎおよびＰｔである）。図４（ａ）から（ｃ）に示す構造は、Ｚｎ層の上に金属層を形成した後に、熱処理を行うことによって形成することができる。なお、図４（ｃ）に示す構造は、金属層３４を構成する金属とＺｎとの混合物または化合物を蒸着源として蒸着を行った後に熱処理を行うことによって形成してもよい。
　本実施形態では、Ｚｎ層３２は、第２導電型（ｐ型）のドーパントがドープされたＡｌdＧａeＮ層２６に接触している。ＡｌdＧａeＮ層２６には、例えば、ドーパントとしてＭｇがドープされている。Ｍｇ以外のｐ型ドーパントとして、例えばＺｎ、Ｂｅなどがドープされていてもよい。
　Ｚｎ層３２の表面に接触する金属層３４としては、Ｐｔ層の他、Ａｕに比べるとＺｎと合金を形成し難い金属（例えば、ＭｏやＰｄ）を用いることができる。すなわち、Ｐｔ、ＭｏおよびＰｄからなる群から選択される少なくとも１種の金属を用いればよい。逆に、Ｚｎ層３２と接触する金属層３４として、Ｚｎと合金を形成し易いＡｕ（金）は好ましくない。
　なお、Ｚｎ層３２の少なくとも一部は、積層後の熱処理によってアイランド状（島状）に凝集を起こし、互いに間隔を置いて形成されていてもよい。このとき、金属層３４を構成するＰｔは各アイランド状Ｚｎの間に入り込んでいる。金属層３４の少なくとも一部がアイランド状に凝集していてもよい。
　本実施形態の電極３０の厚さは、例えば、１０ｎｍ以上２００ｎｍ以下である。電極３０におけるＺｎ層３２は、金属層３４の厚さよりも薄い層であり、Ｚｎ層３２の厚さは、例えば、２ｎｍ以上５０ｎｍ以下である。なお、ここでのＺｎ層３２の厚さは、熱処理後のＺｎ層の厚さである。Ｚｎ層３２の厚さが５０ｎｍ以下であれば、発光素子を作製するためのプロセスにおける電極剥がれを防止することができる。
　金属層（例えば、Ｐｔ層）３４の厚さは、例えば１０ｎｍ以上２００ｎｍ以下である。Ｚｎ層３２が金属層３４の厚さよりも薄い層であるのは、Ｚｎ層３２と金属層３４との歪みのバランスが崩れることによるＺｎ層３２とＡｌdＧａeＮ層２６との間での剥離が生じないようにするものである。
　また、ｍ面の表面１２を有するＧａＮ系基板１０の厚さは、例えば、１００～４００μｍである。これはおよそ１００μｍ以上基板厚であればウエハのハンドリングに支障が生じないためである。なお、本実施形態の基板１０は、ＧａＮ系材料からなるｍ面の表面１２を有していれば、積層構造を有していても構わない。すなわち、本実施形態のＧａＮ系基板１０は、少なくとも表面１２にｍ面が存在している基板も含み、したがって、基板全体がＧａＮ系であってもよいし、他の材料との組み合わせであっても構わない。
　本実施形態の構成では、基板１０の上に位置するｎ型のＡｌuＧａvＩｎwＮ層（例えば、厚さ０．２～２μｍ）２２の一部に、電極４０（ｎ型電極）が形成されている。図示した例では、半導体積層構造２０のうち電極４０が形成される領域は、ｎ型のＡｌuＧａvＩｎwＮ層２２の一部が露出するように凹部４２が形成されている。その凹部４２にて露出したｎ型のＡｌuＧａvＩｎwＮ層２２の表面に電極４０が設けられている。電極４０は、例えば、Ｔｉ層とＡｌ層とＰｔ層との積層構造から構成されており、電極４０の厚さは、例えば、１００～２００ｎｍである。
　また、本実施形態の活性層２４は、Ｇａ0.9Ｉｎ0.1Ｎ井戸層（例えば、厚さ９ｎｍ）とＧａＮバリア層（例えば、厚さ９ｎｍ）とが交互に積層されたＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造（例えば、厚さ８１ｎｍ）を有している。
　活性層２４の上には、ｐ型のＡｌdＧａeＮ層２６が設けられている。ｐ型のＡｌdＧａeＮ層２６の厚さは、例えば、０．２～２μｍである。なお、上述したように、活性層２４とＡｌdＧａeＮ層２６との間には、アンドープのＧａＮ層を設けてもよい。
　加えて、ＡｌdＧａeＮ層２６の上に、第２導電型（例えば、ｐ型）のＧａＮ層を形成することも可能である。そして、そのＧａＮ層の上に、ｐ+－ＧａＮからなるコンタクト層を形成し、さらに、ｐ+－ＧａＮからなるコンタクト層上に、Ｚｎ層３２を形成することも可能である。なお、ＧａＮからなるコンタクト層を、ＡｌdＧａeＮ層２６とは別の層であると考える代わりに、ＡｌdＧａeＮ層２６の一部であると考えることもできる。
　次に、図５および図６を参照しながら、本実施形態の特徴あるいは特異性を更に詳細に説明する。
　図５は、Ｐｄ／Ｐｔ電極、およびＺｎ／Ｐｔ電極の固有コンタクト抵抗（Ω・ｃｍ2）を示すグラフである。Ｐｄ／Ｐｔ電極としては、ｐ型のｍ面ＧａＮ層上に厚さ４０ｎｍのＰｄ層と、厚さ３５ｎｍのＰｔ層とを堆積した後、５００℃で１０分間、窒素雰囲気中で熱処理を行うことによって形成した電極（ｍ面ＧａＮ（Ｐｄ／Ｐｔ））を用いた。Ｚｎ／Ｐｔ電極としては、ｐ型のｍ面ＧａＮ層上に厚さ７ｎｍのＺｎ層と、厚さ７５ｎｍのＰｔ層とを堆積した後、５００℃で１０分間、窒素雰囲気中で熱処理を行なうことによって形成した電極（ｍ面ＧａＮ（Ｚｎ／Ｐｔ））を用いた。本願に開示している全ての実験例では、Ｚｎ層およびＰｔ層を通常の電子ビーム蒸着法によって堆積した。
　Ｚｎ／Ｐｔ電極、およびＰｄ／Ｐｔ電極は、Ｍｇがドープされたｍ面ＧａＮ層に接触している。これらの電極が接触するｍ面ＧａＮ層では、表面から深さ２０ｎｍの領域（厚さ２０ｎｍの最表面領域）に７×１０19ｃｍ-3のＭｇがドープされている。また、ｍ面ＧａＮ層の表面からの深さが２０ｎｍを超える領域には、１×１０19ｃｍ-3のＭｇがドープされている。このように、ｐ型電極が接触するＧａＮ層の最表面領域においてｐ型不純物の濃度を局所的に高めると、コンタクト抵抗を最も低くすることができる。また、このような不純物ドーピングを行なうことにより、電流―電圧特性の面内ばらつきも低減するため、駆動電圧のチップ間ばらつきを低減できるという利点も得られる。このため、本願に開示している実験例では、いずれも、電極が接触するｐ型ＧａＮ層の表面から深さ２０ｎｍの領域に７×１０19ｃｍ-3のＭｇをドープし、それよりも深い領域には１×１０19ｃｍ-3のＭｇをドープしている。
　固有コンタクト抵抗はＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｌｉｎｅ　Ｍｅｔｈｏｄ）法を用いて評価した。なお、縦軸に示した「１．０Ｅ－０１」は「１．０×１０-1」を意味し、「１．０Ｅ－０２」は「１．０×１０-2」を意味し、すなわち、「１．０Ｅ＋Ｘ」は、「１．０×１０X」の意味である。
　コンタクト抵抗Ｒは、一般に、コンタクトの面積Ｓ（ｃｍ2）に反比例する。ここで、コンタクト抵抗をＲ（Ω）とすると、Ｒ＝Ｒｃ／Ｓの関係が成立する。比例定数のＲｃは、固有コンタクト抵抗と称され、コンタクト面積Ｓが１ｃｍ2のときのコンタクト抵抗Ｒに相当する。すなわち、固有コンタクト抵抗の大きさは、コンタクト面積Ｓに依存せず、コンタクト特性を評価するための指標となる。以下、「固有コンタクト抵抗」を「コンタクト抵抗」と略記する場合がある。
　図５に示すように、Ｐｄ／Ｐｔ電極のコンタクト抵抗よりも、Ｚｎ／Ｐｔ電極の固有コンタクト抵抗（Ω・ｃｍ2）のほうが一桁近くも低くなっている。　なお、ＰＣＴ/ＪＰ２００９/００７２８４には、Ｚｎを含む電極をｃ面ｐ型ＧａＮ層と接触させた場合には、Ｐｄ/Ｐｔ電極をｃ面ＧａＮ層と接触させた場合と同等または若干高いコンタクト抵抗が得られることが開示されている。一方、接触面がｍ面の場合には、Ｚｎを含む電極は、Ｐｄ/Ｐｔ電極より顕著に低いコンタクト抵抗を示すことが開示されている。この結果から、Ｚｎ／Ｐｔ電極を用いた本発明でも同様の傾向を示すと推測される。
　また、本願発明者の検討によると、従来のＰｄ／Ｐｔ電極の電流－電圧特性はショットキー型の非オーミック特性（ショットキー電圧：約２Ｖ）であったが、Ｚｎ／Ｐｔ電極の電流－電圧特性からはショットキー電圧が現れておらず、Ｚｎ／Ｐｔ電極はｐ型のｍ面ＧａＮ層とほぼオーミックコンタクトを形成することがわかった。ショットキー電圧の消失は、発光ダイオードやレーザダイオード等のデバイス動作電圧を低減する上で非常に重要である。
　一般に、ｃ面ＧａＮに対してコンタクト抵抗の低い良好なｐ型電極を作製するには、仕事関数の大きい金属、例えばＰｄ（仕事関数＝５．１ｅＶ）やＰｔ（仕事関数＝５．６ｅＶ）を用いることが技術常識である。Ｚｎの仕事関数（４．３ｅＶ）は他のコンタクト電極材料の仕事関数に比べて小さい。
　本願発明者は、比較のため、ｐ型のｃ面ＧａＮ層上にｐ型電極としてＺｎ層を形成して、ＴＬＭ法を用いてコンタクト抵抗を評価した。評価対象のＺｎ層としては、厚さ２００ｎｍで堆積されたＺｎ層に、窒素雰囲気中、５００℃で１０分間の熱処理を行ったものを用いた。その結果、ｃ面ＧａＮ層上に形成されたＺｎ層のコンタクト抵抗は、約３．０×１０-1Ω・ｃｍ2という非常に高い値となった。
　以上に述べた理由から、Ｚｎ層をｍ面ＧａＮのｐ型コンタクト電極に使用しても、決して好ましいコンタクト特性を実現することはできないと予想される。本発明者は、敢えてｐ型ＧａＮのｍ面にＺｎ層を接触させ、熱処理を行ったところ、適切な熱処理を行うことにより、コンタクト抵抗を大幅に低減できる現象を見出し、本発明を完成するに至った。コンタクト抵抗が減少する理由の詳細は不明であるが、後述するように、ｍ面ＧａＮの表面近傍におけるＧａ原子およびＮ原子の特異な挙動に起因すると推定される。
　なお、本願発明者は、ｍ面ＧａＮの電極材料としてＡｌ、Ｎｉ、Ａｕ、Ｐｄ、Ｐｔなどの仕事関数の異なるさまざまな金属を用いて、コンタクト抵抗を測定した。その結果、ｍ面ＧａＮの場合にも、仕事関数が大きい金属（ＰｄやＰｔ）ほどコンタクト抵抗が低くなることを実験的に示した（特願２００９－０３０１４７号）。
　次に、好ましい熱処理条件について述べる。図６は、Ｐｄ／Ｐｔ電極およびＺｎ／Ｐｔ電極の固有コンタクト抵抗の熱処理温度依存性を示すグラフである。Ｐｄ／Ｐｔ電極としては、ｐ型のｍ面ＧａＮ層上に厚さ４０ｎｍのＰｄ層と、厚さ３５ｎｍのＰｔ層とを堆積した後、窒素雰囲気中でそれぞれの温度の熱処理を行うことによって形成した電極（ｍ面ＧａＮ（Ｐｄ／Ｐｔ））を用いた。Ｚｎ／Ｐｔ電極としては、ｐ型のｍ面ＧａＮ層上に厚さ７ｎｍのＺｎ層と、厚さ７５ｎｍのＰｔ層とを堆積した後、窒素雰囲気中でそれぞれの温度の熱処理を行なうことによって形成した電極（ｍ面ＧａＮ（Ｚｎ／Ｐｔ））を用いた。
　図６に示すように、ｍ面ＧａＮ（Ｐｄ／Ｐｔ）電極の場合、ｍ面ＧａＮのコンタクト抵抗は、５００℃の熱処理の前後で、ほとんど変化しなかった。さらに、５００℃を超える熱処理温度においては、コンタクト抵抗の上昇が見られた。
　一方、ｍ面ＧａＮ（Ｚｎ／Ｐｔ）電極の場合は、４００℃を超えた温度になると、コンタクト抵抗は急に低下した。そして、５００℃の温度ではさらにコンタクト抵抗は低下した。さらに昇温して６００℃の温度では、コンタクト抵抗は５００℃の温度のときよりも上昇するものの、従来のｍ面ＧａＮ（Ｐｄ／Ｐｔ）の電極の場合のコンタクト抵抗よりは小さかった。
　したがって、ｍ面ＧａＮ（Ｚｎ／Ｐｔ）の熱処理温度としては、例えば、４００℃以上が好ましい。７００℃を超えて所定温度（例えば８００℃）以上になると、電極やＧａＮ層の膜質の劣化が進むため、上限は７００℃以下が好ましく、そして、４００℃以上６５０℃以下の温度範囲であることがさらに好ましい。４５０℃以上６００℃以下がより好適な熱処理温度である。
　本実施の形態における電極構造（Ｚｎ／Ｐｔ）をｍ面ＧａＮ上に配置させた場合にコンタクト抵抗が飛躍的に下がるのは、熱処理によって、Ｇａ原子のみが電極側に拡散し、Ｎ原子は電極側に拡散していないためと推測される。ＧａＮのうちＧａのみが電極側に拡散するため、Ｚｎ層では、Ｎ濃度がＧａ濃度よりも低くなっていると推測される。
　ｐ型ＧａＮにおいてＧａが電極側に拡散すると、ｐ型ＧａＮの最表面でＧａ原子が不足する状態、すなわちＧａ空孔が形成される。Ｇａ空孔はアクセプター的性質を有するため、電極とｐ型ＧａＮとの界面の近傍でＧａ空孔が増加すると、この界面のショットキー障壁を正孔がトンネリングによって通過しやすくなる。これにより、ｍ面を表面とするｐ型ＧａＮ層と接するようにＺｎ層を形成した場合には、コンタクト抵抗が低減されると考えられる。
　これに対し、Ｇａ原子とともにＮ原子も電極側に拡散すると、ｐ型ＧａＮの最表面にＮが不足する状態、すなわちＮ空孔も形成される。Ｎ空孔はドナー的性質を有するため、ｐ型ＧａＮの最表面では、Ｇａ空孔とＮ空孔との間で電荷補償が起こる。また、Ｎ原子が抜けることによってＧａＮ結晶の結晶性は悪化すると考えられる。そのため、Ｇａ原子とともにＮ原子も電極側に拡散した場合には、ｐ型ＧａＮ層と電極との間のコンタクト抵抗は高い。
　なお、このような各元素（Ｇａ、Ｎ）の挙動は、Ｚｎ層が接触するＧａＮ層において、Ｇａの一部がＡｌやＩｎで置換されていても同様に生じると推定される。また、Ｚｎ層が接触するＧａＮ系半導体層中にドーパントとしてＭｇ以外の元素がドープされている場合でも同様であると推定される。
　次に、再び図３（ａ）を参照しながら、本実施形態の構成をさらに詳述する。
　図３（ａ）に示すように、本実施形態の発光素子１００では、ｍ面ＧａＮ基板１０と、基板１０上に形成されたＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１，ｕ≧０，ｖ≧０，ｗ≧０）２２とが形成されている。この例では、ｍ面ＧａＮ基板１０は、ｎ型ＧａＮ基板（例えば、厚さ１００μｍ）であり、ＡｌuＧａvＩｎwＮ層２２は、ｎ型ＧａＮ層（例えば、厚さ２μｍ）である。ＡｌuＧａvＩｎwＮ層２２の上には活性層２４が形成されている。言い換えると、ｍ面ＧａＮ基板１０の上には、少なくとも活性層２４を含む半導体積層構造２０が形成されている。
　半導体積層構造２０において、ＡｌxＧａyＩｎzＮ層２２の上には、ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０，ｂ≧０，ｃ≧０）を含む活性層２４が形成されている。活性層２４は、例えば、Ｉｎ組成比が約２５％のＩｎＧａＮ井戸層とＧａＮバリア層で構成され、井戸層の厚さは９ｎｍ、バリア層の厚さは９ｎｍ、井戸層周期は３周期である。活性層２４の上には、第２導電型（ｐ型）のＡｌdＧａeＮ層（ｄ＋ｅ＝１，ｄ≧０，ｅ≧０）２６が形成されている。第２導電型（ｐ型）のＡｌdＧａeＮ層（ｄ＋ｅ＝１，ｄ≧０，ｅ≧０）２６は例えば、Ａｌ組成比が１０％のＡｌＧａＮ層で厚さは０．２μｍである。本実施形態のＡｌdＧａeＮ層２６には、ｐ型のドーパントとして、Ｍｇがドープされている。ここでＭｇは、ＡｌdＧａeＮ層２６に対して、例えば、１０18ｃｍ-3程度ドープされている。またこの例では、活性層２４とＡｌdＧａeＮ層２６との間に、アンドープのＧａＮ層（不図示）が形成されている。
　さらに、この例においては、ＡｌdＧａeＮ層２６の上には、第２導電型（例えば、ｐ型）のＧａＮ層（不図示）が形成されている。さらに、ｐ+－ＧａＮからなるコンタクト層上には、Ｚｎ層３２が形成されており、その上にＰｔ層３４が形成されている。このＺｎ層３２とＰｔ層３４の積層構造が電極（ｐ型電極）３０となる。
　なお、半導体積層構造２０には、ＡｌuＧａvＩｎwＮ層２２の表面を露出させる凹部（リセス）４２が形成されており、凹部４２の底面に位置するＡｌuＧａvＩｎwＮ層２２には、電極（ｎ型電極）４０が形成されている。凹部４２の大きさは、例えば、幅（または径）２０μｍであり、深さは１μｍである。電極４０は、例えば、Ｔｉ層とＡｌ層とＰｔ層（例えば、厚さはそれぞれ、５ｎｍ、１００ｎｍ、１０ｎｍ）の積層構造から成る電極である。
　本実施形態の窒化物系半導体発光素子１００によれば、動作電圧（Ｖｏｐ）を、従来のＰｄ／Ｐｔ電極を用いたｍ面ＬＥＤの場合よりも約２．０Ｖ低減させることができ、その結果、消費電力を低減できることがわかった。
　次に、引き続き図３（ａ）を参照しながら、本実施形態の窒化物系半導体発光素子１００の製造方法を説明する。
　まず、ｍ面基板１０を用意する。本実施形態では、基板１０として、ＧａＮ基板を用いる。本実施形態のＧａＮ基板は、ＨＶＰＥ（Ｈｙｄｒｉｄｅ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）法を用いて得られる。
　例えば、まずｃ面サファイア基板上に数ｍｍオーダの厚膜ＧａＮを成長する。その後、厚膜ＧａＮをｃ面に垂直方向、ｍ面で切り出すことによりｍ面ＧａＮ基板が得られる。ＧａＮ基板の作製方法は、上記に限らず、例えばナトリウムフラックス法などの液相成長やアモノサーマル法などの融液成長方法を用いてバルクＧａＮのインゴットを作製し、それをｍ面で切り出す方法でも良い。
　基板１０としては、ＧａＮ基板の他、例えば、酸化ガリウム、ＳｉＣ基板、Ｓｉ基板、サファイア基板などを用いることができる。基板上にｍ面から成るＧａＮ系半導体をエピタキシャル成長するためには、ＳｉＣやサファイア基板の面方位もｍ面である方が良い。ただし、ｒ面サファイア基板上にはａ面ＧａＮが成長するという事例もあることから、成長条件によっては必ずしも成長用表面がｍ面であることが必須とならない場合もあり得る。少なくとも半導体積層構造２０の表面がｍ面であれば良い。本実施形態では、基板１０の上に、ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により結晶層を順次形成していく。
　次に、ｍ面ＧａＮ基板１０の上に、ＡｌuＧａvＩｎwＮ層２２を形成する。ＡｌuＧａvＩｎwＮ層２２として、例えば、厚さ３μｍのＡｌＧａＮを形成する。ＧａＮを形成する場合には、ｍ面ＧａＮ基板１０の上に、１１００℃でＴＭＧ（Ｇａ（ＣＨ3）3）、ＴＭＡ（Ａｌ（ＣＨ3）3）およびＮＨ3を供給することによってＧａＮ層を堆積する。
　次に、ＡｌuＧａvＩｎwＮ層２２の上に、活性層２４を形成する。この例では、活性層２４は、厚さ９ｎｍのＧａ0.9Ｉｎ0.1Ｎ井戸層と、厚さ９ｎｍのＧａＮバリア層が交互に積層された厚さ８１ｎｍのＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造を有している。Ｇａ0.9Ｉｎ0.1Ｎ井戸層を形成する際には、Ｉｎの取り込みを行うために、成長温度を８００℃に下げることが好ましい。
　次に、活性層２４の上に、例えば厚さ３０ｎｍのアンドープＧａＮ層を堆積する。次いで、アンドープＧａＮ層の上に、ＡｌdＧａeＮ層２６を形成する。ＡｌdＧａeＮ層２６として、例えば、ＴＭＧ、ＮＨ3、ＴＭＡ、ＴＭＩおよびｐ型不純物としてＣｐ2Ｍｇ（シクロペンタジエニルマグネシウム）を供給することにより、厚さ７０ｎｍのｐ－Ａｌ0.14Ｇａ0.86Ｎを形成する。
　次に、ＡｌdＧａeＮ層２６の上に、例えば厚さ０．５μｍのｐ－ＧａＮコンタクト層を堆積する。ｐ－ＧａＮコンタクト層を形成する際には、ｐ型不純物としてＣｐ2Ｍｇを供給する。
　その後、塩素系ドライエッチングを行なうことにより、ｐ－ＧａＮコンタクト層、ＡｌdＧａeＮ層２６、アンドープＧａＮ層および活性層２４の一部を除去して凹部４２を形成し、ＡｌxＧａyＩｎｚＮ層２２のｎ型電極形成領域を露出させる。次いで、凹部４２の底部に位置するｎ型電極形成領域の上に、ｎ型電極４０として、Ｔｉ／Ｐｔ層を形成する。
　さらに、ｐ－ＧａＮコンタクト層の上には、通常の真空蒸着法（抵抗加熱法、電子ビーム蒸着法など）を行なうことによってＺｎ層３２を形成し、さらにＺｎ層３２上にＰｔ層３４を形成する。これにより、ｐ型電極３０を形成する。Ｚｎ層３２を形成する方法としては、真空蒸着法のほかに、スパッタリング、熱ＣＶＤ法や分子線エピタキシ（ＭＢＥ）を行なってもよい。
　なお、その後、レーザリフトオフ、エッチング、研磨などの方法を用いて、基板１０、ＡｌuＧａvＩｎwＮ層２２の一部までを除去してもよい。このとき、基板１０のみを除去してもよいし、基板１０およびＡｌuＧａvＩｎwＮ層２２の一部だけを選択的に除去してもよい。もちろん、基板１０、ＡｌuＧａvＩｎwＮ層２２を除去せずに残してもよい。以上の工程により、本実施形態の窒化物系半導体発光素子１００が形成される。
　本実施形態の窒化物系半導体発光素子１００において、ｎ型電極４０とｐ型電極３０との間に電圧を印加すると、ｐ型電極３０から活性層２４に向かって正孔が、ｎ型電極４０から活性層２４に向かって電子が注入され、例えば４５０ｎｍ波長の発光が生じる。
　ここで、図７に、Ｚｎ／Ｐｔ層からなる電極を用いた発光ダイオードの電流－電圧特性を示す。比較のため、発光ダイオードの窒化物系半導体の構造が同じで、Ｐｄ／Ｐｔ層からなる電極を用いた発光ダイオードの特性も示す。熱処理前における各層の厚さは、Ｚｎ／Ｐｔ電極におけるＺｎ層が７ｎｍ、Ｐｔ層が７５ｎｍであり、Ｐｄ／Ｐｔ電極におけるＰｄ層が４０ｎｍ、Ｐｔ層が３５ｎｍである。Ｚｎ／Ｐｔ電極に対しては５００℃で１０分間の熱処理を行ない、Ｐｄ／Ｐｔ電極に対しては５００℃で１０分間の熱処理を行なった。
　Ｐｄ／Ｐｔ層からなる電極を用いた発光ダイオードの立ち上がり電圧は約３．７Ｖである。これに対し、Ｚｎ／Ｐｔ層からなる電極を用いた発光ダイオードの立ち上がり電圧は、約２．７Ｖとなり、立ち上がり電圧の大幅な低減が見られる。電流値２０ｍＡでの動作電圧で比較すると、Ｚｎ／Ｐｔ層からなる電極を用いた発光ダイオードでは、Ｐｄ／Ｐｔ層からなる電極よりも２．０Ｖ以上小さくなっていることがわかる。
　本実施形態では、ｐ型電極の材料として、Ｐｄよりも地球上に豊富に存在するＺｎを用いている。Ｚｎは、Ｍｇと比較して酸化されにくい性質を有し、Ｚｎ層は通常の蒸着法によって形成することができるという利点がある。また、ｍ面ＧａＮ層とＺｎ層との間の密着性は良好であることを確認した。
　以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。
　上記の発光素子は、そのまま光源として使用されても良い。しかし、本発明に係る波長変換のための蛍光物質を備える樹脂などと組み合わせれば、波長帯域の拡大した光源（例えば白色光源）として好適に使用され得る。
　図８は、このような白色光源の一例を示す模式図である。図８の光源は、図３（ａ）に示す構成を有する発光素子１００と、この発光素子１００から放射された光の波長を、より長い波長に変換する蛍光体（例えばＹＡＧ：Ｙｔｔｒｉｕｍ　Ａｌｕｍｎｉｎｕｍ　Ｇａｒｎｅｔ）が分散された樹脂層２００とを備えている。発光素子１００は、表面に配線パターンが形成された支持部材２２０上に搭載されており、支持部材２２０上には発光素子１００を取り囲むように反射部材２４０が配置されている。樹脂層２００は、発光素子１００を覆うように形成されている。
　なお、本発明におけるコンタクト構造は、Ｚｎ層と接触するｐ型半導体領域がＧａＮ系半導体、すなわちＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体からなる場合に前述の優れた効果を発揮する。このようなコンタクト抵抗低減の効果は、当然に、ＬＥＤ以外の発光素子（半導体レーザ）や、発光素子以外のデバイス（例えばトランジスタや受光素子）においても得ることが可能である。
　現実のｍ面は、ｍ面に対して完全に平行な面である必要は無く、ｍ面から僅かな角度（０～±１°）だけ傾斜していても良い。
　本発明の窒化物系半導体素子は、ｍ面を表面とするｐ型半導体領域とｐ型電極との間のコンタクト抵抗を低減することができるため、発光ダイオード（ＬＥＤ）として特に好適に利用される。
　１０　　基板（ＧａＮ系基板）
　１２　　基板の表面（ｍ面）
  ２０　　半導体積層構造
　２２　　ＡｌuＧａvＩｎwＮ層
　２４　　活性層
　２６　　ＡｌdＧａeＮ層
　３０、３０Ａ、３０Ｂ、３０Ｃ　　ｐ型電極
　３２　　Ｚｎ層
　３４　　金属層（Ｐｔ層）
　４０　　ｎ型電極
　４２　　凹部
　６１Ａ、６１Ｃ　Ｚｎ-Ｐｔ合金層
　１００　　窒化物系半導体発光素子
　２００　　波長を変換する蛍光体が分散された樹脂層
　２２０　　支持部材
　２４０　　反射部材

Claims (21)

  1. 　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域の前記表面上に形成された電極と
    　を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、
    　前記電極は、前記ｐ型半導体領域の前記表面に接触したＺｎ層を含む、窒化物系半導体素子。
  2. 　前記電極は、前記Ｚｎ層と、前記Ｚｎ層の上に形成された金属層とを含み、
    　前記金属層は、Ｐｔ、ＭｏおよびＰｄからなる群から選択される少なくとも１種の金属からなる、請求項１に記載の窒化物系半導体素子。
  3. 　前記半導体積層構造は、
    　ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０，ｂ≧０，ｃ≧０）を含む活性層を有し、前記活性層は光を発する、請求項１に記載の窒化物系半導体素子。
  4. 　前記ｐ型半導体領域は、ｐ型コンタクト層である、請求項１に記載の窒化物系半導体素子。
  5. 　前記Ｚｎ層の厚さは前記Ｐｔ層の厚さ以下である、請求項１に記載の窒化物系半導体素子。
  6. 　前記半導体積層構造を支持する半導体基板を有している、請求項１に記載の窒化物系半導体素子。
  7. 　前記Ｚｎ層の少なくとも一部が合金化している、請求項１に記載の窒化物系半導体素子。
  8. 　窒化物系半導体発光素子と、
    　前記窒化物系半導体発光素子から放射された光の波長を変換する蛍光物質を含む波長変換部と
    を備える光源であって、
    　前記窒化物系半導体発光素子は、
    　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域の前記表面上に形成された電極と
    　を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体からなり、
    　前記電極は、前記ｐ型半導体領域の前記表面に接触したＺｎ層を含む、光源。
  9. 　前記Ｚｎ層の少なくとも一部が合金化している、請求項８に記載の光源。
  10. 基板を用意する工程（ａ）と、
    　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造を前記基板上に形成する工程（ｂ）と、
    　前記半導体積層構造の前記ｐ型半導体領域の前記表面上に電極を形成する工程（ｃ）と
    　を含み、
    　前記工程（ｃ）は、
    　前記ｐ型半導体領域の前記表面上に、Ｚｎ層を形成する工程を含む、窒化物系半導体素子の製造方法。
  11. 　前記工程（ｃ）は、
    　前記Ｚｎ層を形成した後に、Ｐｔ、ＭｏおよびＰｄからなる群から選択される少なくとも１種の金属からなる金属層を形成する工程を含む、請求項１０に記載の窒化物系半導体素子の製造方法。
  12. 　前記工程（ｃ）において、前記Ｚｎ層を加熱処理する工程を実行する、請求項１０に記載の窒化物系半導体素子の製造方法。
  13. 　前記加熱処理は、４００℃以上６５０℃以下の温度で実行される、請求項１２に記載の窒化物系半導体素子の製造方法。
  14. 　前記加熱処理は、４５０℃以上６００℃以下の温度で実行される、請求項１３に記載の窒化物系半導体素子の製造方法。
  15. 　前記工程（ｂ）を実行した後において、前記基板を除去する工程を含む、請求項１０から１４の何れか一つに記載の窒化物系半導体素子の製造方法。
  16. 　前記Ｚｎ層の少なくとも一部が合金化している、請求項１０から１５の何れか一つに記載の窒化物系半導体素子の製造方法。
  17. 　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域の前記表面上に形成された電極と
    　を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、
    　前記電極は、前記ｐ型半導体領域の前記表面上に形成されたアイランド状Ｚｎを含む、窒化物系半導体素子。
  18. 　前記電極は、前記アイランド状Ｚｎの上に形成された金属層を含み、
    　前記金属層は、Ｐｔ、ＭｏおよびＰｄからなる群から選択される少なくとも１種の金属からなる、請求項１７に記載の窒化物系半導体素子。
  19. 　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域の前記表面上に形成された電極と
    　を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、
    　前記電極は、前記ｐ型半導体領域の前記表面に接触したＺｎ層を含み、
    　前記Ｚｎ層は、Ｚｎと、Ｐｔ、ＭｏおよびＰｄからなる群から選択される少なくとも１種の金属との合金から形成されている、窒化物系半導体素子。
  20. 　表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    　前記ｐ型半導体領域上に設けられた電極と
    を備え、
    　前記ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、
    　前記電極は、前記ｐ型半導体領域の前記表面に接触した合金層のみから構成され、
    　前記合金層は、Ｚｎと、Ｐｔ、ＭｏおよびＰｄからなる群から選択される少なくとも１種の金属とから形成されている、窒化物系半導体素子。
  21. 　前記合金層は、前記ｐ型半導体領域の前記表面に接触するＺｎ層と、前記Ｚｎ層の上に位置する金属層とを形成した後、熱処理を行うことにより形成された層である、請求項２０に記載の窒化物系半導体素子。
PCT/JP2010/001879 2009-04-02 2010-03-16 窒化物系半導体素子およびその製造方法 WO2010113399A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201080001393.8A CN102007611B (zh) 2009-04-02 2010-03-16 氮化物系半导体元件及其制造方法
EP10758184A EP2416387A4 (en) 2009-04-02 2010-03-16 NITRIDE SEMICONDUCTOR ELEMENT AND PRODUCTION METHOD THEREOF
US12/993,305 US8441108B2 (en) 2009-04-02 2010-03-16 Nitride semiconductor element having electrode on m-plane and method for producing the same
JP2010524272A JP4659926B2 (ja) 2009-04-02 2010-03-16 窒化物系半導体素子およびその製造方法
US13/167,664 US8164109B2 (en) 2009-04-02 2011-06-23 Nitride semiconductor element and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-090064 2009-04-02
JP2009090064 2009-04-02

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/993,305 A-371-Of-International US8441108B2 (en) 2009-04-02 2010-03-16 Nitride semiconductor element having electrode on m-plane and method for producing the same
US13/167,664 Continuation US8164109B2 (en) 2009-04-02 2011-06-23 Nitride semiconductor element and method for producing the same

Publications (1)

Publication Number Publication Date
WO2010113399A1 true WO2010113399A1 (ja) 2010-10-07

Family

ID=42827717

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/001879 WO2010113399A1 (ja) 2009-04-02 2010-03-16 窒化物系半導体素子およびその製造方法

Country Status (5)

Country Link
US (2) US8441108B2 (ja)
EP (1) EP2416387A4 (ja)
JP (1) JP4659926B2 (ja)
CN (1) CN102007611B (ja)
WO (1) WO2010113399A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125289A1 (ja) * 2010-04-01 2011-10-13 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US8823026B2 (en) 2011-05-18 2014-09-02 Panasonic Corporation Nitride semiconductor light-emitting element and manufacturing method therefor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872174B2 (en) * 2012-06-01 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288321A (ja) * 1994-02-28 1995-10-31 Sumitomo Chem Co Ltd ３−５族化合物半導体用電極材料とその電極
JPH10233531A (ja) * 1997-02-21 1998-09-02 Toshiba Corp 半導体素子およびその製造方法
JPH1116852A (ja) * 1997-06-25 1999-01-22 Sumitomo Chem Co Ltd ３−５族化合物半導体用電極の製造方法と３−５族化合物半導体素子
JP2001308462A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP2003332697A (ja) 2002-05-09 2003-11-21 Sony Corp 窒化物半導体素子及びその製造方法
JP2008109066A (ja) * 2006-09-29 2008-05-08 Rohm Co Ltd 発光素子
JP2009007284A (ja) 2007-06-27 2009-01-15 Panasonic Corp 酸化セリウムを内包するフェリチンを形成する方法
JP2009030147A (ja) 2007-06-22 2009-02-12 Sumitomo Metal Ind Ltd 冷延鋼板およびめっき鋼板ならびに該鋼板の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708301A (en) 1994-02-28 1998-01-13 Sumitomo Chemical Company, Limited Electrode material and electrode for III-V group compound semiconductor
JPH08306643A (ja) 1995-04-28 1996-11-22 Sumitomo Chem Co Ltd ３−５族化合物半導体用電極および発光素子
JP3525061B2 (ja) 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP2001156335A (ja) 1999-11-29 2001-06-08 Seiwa Electric Mfg Co Ltd 窒化ガリウム系半導体発光素子及びその電極
JP4024994B2 (ja) 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
US6998281B2 (en) * 2000-10-12 2006-02-14 General Electric Company Solid state lighting device with reduced form factor including LED with directional emission and package with microoptics
JP2003142732A (ja) 2001-10-31 2003-05-16 Sharp Corp オーミック電極、ｎ型電極、窒化物系化合物半導体発光素子およびその製造方法
KR100647278B1 (ko) * 2003-10-27 2006-11-17 삼성전자주식회사 ＩＩＩ - Ｖ 족 ＧａＮ 계 화합물 반도체 및 이에적용되는 ｐ-형 전극
CN100590898C (zh) 2004-07-29 2010-02-17 昭和电工株式会社 用于半导体发光器件的正电极
US8115212B2 (en) 2004-07-29 2012-02-14 Showa Denko K.K. Positive electrode for semiconductor light-emitting device
JP4622426B2 (ja) * 2004-09-29 2011-02-02 豊田合成株式会社 半導体発光素子
US7291865B2 (en) 2004-09-29 2007-11-06 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device
JP5214128B2 (ja) 2005-11-22 2013-06-19 シャープ株式会社 発光素子及び発光素子を備えたバックライトユニット
JP4804930B2 (ja) 2006-01-23 2011-11-02 ローム株式会社 窒化物半導体素子の製造方法
JP2007214384A (ja) 2006-02-09 2007-08-23 Rohm Co Ltd 窒化物半導体素子
TWI364119B (en) 2007-08-17 2012-05-11 Epistar Corp Light emitting diode device and manufacturing method therof
JP4974867B2 (ja) 2007-12-12 2012-07-11 昭和電工株式会社 発光ダイオード及びその製造方法
JP2010062460A (ja) 2008-09-05 2010-03-18 Sharp Corp 窒化物半導体発光素子
WO2010027016A1 (ja) 2008-09-05 2010-03-11 シャープ株式会社 窒化物半導体発光素子および半導体発光素子
EP2555257A1 (en) 2010-04-01 2013-02-06 Panasonic Corporation Nitride semiconductor element and manufacturing method therefor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288321A (ja) * 1994-02-28 1995-10-31 Sumitomo Chem Co Ltd ３−５族化合物半導体用電極材料とその電極
JPH10233531A (ja) * 1997-02-21 1998-09-02 Toshiba Corp 半導体素子およびその製造方法
JPH1116852A (ja) * 1997-06-25 1999-01-22 Sumitomo Chem Co Ltd ３−５族化合物半導体用電極の製造方法と３−５族化合物半導体素子
JP2001308462A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP2003332697A (ja) 2002-05-09 2003-11-21 Sony Corp 窒化物半導体素子及びその製造方法
JP2008109066A (ja) * 2006-09-29 2008-05-08 Rohm Co Ltd 発光素子
JP2009030147A (ja) 2007-06-22 2009-02-12 Sumitomo Metal Ind Ltd 冷延鋼板およびめっき鋼板ならびに該鋼板の製造方法
JP2009007284A (ja) 2007-06-27 2009-01-15 Panasonic Corp 酸化セリウムを内包するフェリチンを形成する方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
NORIAKI MOCHIDA ET AL.: "Crystal Orientation Dependence of Contact Resistance of GaN in p-side Contact Layer", DAI 44 KAI EXTENDED ABSTRACTS, JAPAN SOCIETY OF APPLIED PHYSICS AND RELATED SOCIETIES, no. 1, 28 March 1997 (1997-03-28), pages 184, XP008138638 *
See also references of EP2416387A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125289A1 (ja) * 2010-04-01 2011-10-13 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP4909448B2 (ja) * 2010-04-01 2012-04-04 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US8823026B2 (en) 2011-05-18 2014-09-02 Panasonic Corporation Nitride semiconductor light-emitting element and manufacturing method therefor

Also Published As

Publication number Publication date
CN102007611A (zh) 2011-04-06
US8164109B2 (en) 2012-04-24
EP2416387A4 (en) 2012-12-12
CN102007611B (zh) 2013-01-02
JP4659926B2 (ja) 2011-03-30
US20110101372A1 (en) 2011-05-05
US20110248307A1 (en) 2011-10-13
JPWO2010113399A1 (ja) 2012-10-04
US8441108B2 (en) 2013-05-14
EP2416387A1 (en) 2012-02-08

Similar Documents

Publication Publication Date Title
JP4568379B1 (ja) 窒化物系半導体素子およびその製造方法
JP4568380B1 (ja) 窒化物系半導体素子およびその製造方法
JP4558846B1 (ja) 窒化物系半導体素子およびその製造方法
JP5232338B2 (ja) 窒化物系半導体素子およびその製造方法
JP4659926B2 (ja) 窒化物系半導体素子およびその製造方法
JP5776021B2 (ja) 窒化物系半導体素子及び光源
JP4909448B2 (ja) 窒化物系半導体素子およびその製造方法
JP4843123B2 (ja) 窒化物系半導体素子およびその製造方法
JP4820465B1 (ja) 窒化物系半導体素子およびその製造方法
JP5547279B2 (ja) 窒化物系半導体素子およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080001393.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2010524272

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12993305

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10758184

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010758184

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE