JP4820465B1 - 窒化物系半導体素子およびその製造方法 - Google Patents

窒化物系半導体素子およびその製造方法 Download PDF

Info

Publication number
JP4820465B1
JP4820465B1 JP2011526156A JP2011526156A JP4820465B1 JP 4820465 B1 JP4820465 B1 JP 4820465B1 JP 2011526156 A JP2011526156 A JP 2011526156A JP 2011526156 A JP2011526156 A JP 2011526156A JP 4820465 B1 JP4820465 B1 JP 4820465B1
Authority
JP
Japan
Prior art keywords
layer
based semiconductor
nitride
electrode
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011526156A
Other languages
English (en)
Other versions
JPWO2011125301A1 (ja
Inventor
俊哉 横川
満明 大屋
篤志 山田
瑛宏 磯崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011526156A priority Critical patent/JP4820465B1/ja
Application granted granted Critical
Publication of JP4820465B1 publication Critical patent/JP4820465B1/ja
Publication of JPWO2011125301A1 publication Critical patent/JPWO2011125301A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明の窒化物系半導体素子は、表面１２がｍ面から１°以上５°以下の角度で傾斜したｐ型半導体領域を有する半導体積層構造２０と、ｐ型半導体領域上に設けられた電極３０とを備える。ｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）層２６から形成されている。電極３０は、Ｚｎ層３２と、Ｚｎ層３２の上に形成されたＡｇ層３４とを含み、Ｚｎ層３２は、半導体積層構造２０におけるｐ型半導体領域の表面１２に接触している。
【選択図】図１１

Description

本発明は、窒化物系半導体素子およびその製造方法に関する。特に、本発明は、紫外から青色、緑色、オレンジ色および白色などの可視域全般の波長域における発光ダイオード、レーザダイオード等のＧａＮ系半導体発光素子に関する。このような発光素子は、表示、照明および光情報処理分野等への応用が期待されている。また、本発明は、窒化物系半導体素子に用いる電極の製造方法にも関する。
Ｖ族元素として窒素（Ｎ）を有する窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。そのなかでも、窒化ガリウム系化合物半導体（ＧａＮ系半導体：ＡｌxＧａyＩｎzＮ（０≦ｘ，ｙ，ｚ≦１、ｘ＋ｙ＋ｚ＝１）の研究は盛んに行なわれ、青色発光ダイオード（ＬＥＤ）、緑色ＬＥＤ、ならびに、ＧａＮ系半導体を材料とする半導体レーザも実用化されている。
ＧａＮ系半導体は、ウルツ鉱型結晶構造を有している。図１は、ＧａＮの単位格子を模式的に示している。ＡｌxＧａyＩｎzＮ（０≦ｘ，ｙ，ｚ≦１、ｘ＋ｙ＋ｚ＝１）半導体の結晶では、図１に示すＧａの一部がＡｌおよび／またはＩｎに置換され得る。
図２は、ウルツ鉱型結晶構造の面を４指数表記（六方晶指数）で表すために一般的に用いられている４つの基本ベクトルａ1、ａ2、ａ3、ｃを示している。基本ベクトルｃは、［０００１］方向に延びており、この方向は「ｃ軸」と呼ばれる。ｃ軸に垂直な面（ｐｌａｎｅ）は「ｃ面」または「（０００１）面」と呼ばれている。なお、「ｃ軸」および「ｃ面」は、それぞれ、「Ｃ軸」および「Ｃ面」と表記される場合もある。
ＧａＮ系半導体を用いて半導体素子を作製する場合、ＧａＮ系半導体結晶を成長させる基板として、ｃ面基板すなわち（０００１）面を表面に有する基板が使用される。しかしながら、ｃ面においてはＧａの原子層と窒素の原子層の位置がｃ軸方向に僅かにずれているため、分極（Ｅｌｅｃｔｒｉｃａｌ Ｐｏｌａｒｉｚａｔｉｏｎ）が形成される。このため、「ｃ面」は「極性面」とも呼ばれている。分極の結果、活性層におけるＩｎＧａＮの量子井戸にはｃ軸方向に沿ってピエゾ電界が発生する。このようなピエゾ電界が活性層に発生すると、活性層内における電子およびホールの分布に位置ずれが生じるため、キャリアの量子閉じ込めシュタルク効果により、内部量子効率が低下する。このため、半導体レーザであれば、しきい値電流の増大が引き起こされる。ＬＥＤであれば、消費電力の増大や発光効率の低下が引き起こされる。また、注入キャリア密度の上昇と共にピエゾ電界のスクリーニングが起こり、発光波長の変化も生じる。
そこで、これらの課題を解決するため、非極性面、例えば［１０−１０］方向に垂直な、ｍ面と呼ばれる（１０−１０）面を表面に有する基板（ｍ面ＧａＮ系基板）を使用することが検討されている。ここで、ミラー指数を表すカッコ内の数字の左に付された「−」は、「バー」を意味する。ｍ面は、図２に示されるように、ｃ軸（基本ベクトルｃ）に平行な面であり、ｃ面と直交している。ｍ面においてはＧａ原子と窒素原子は同一原子面上に存在するため、ｍ面に垂直な方向に分極は発生しない。その結果、ｍ面に垂直な方向に窒化物系半導体積層構造を形成すれば、活性層にピエゾ電界も発生しないため、上記課題を解決することができる。ｍ面は、（１０−１０）面、（−１０１０）面、（１−１００）面、（−１１００）面、（０１−１０）面、（０−１１０）面の総称である。
なお、本明細書では、六方晶ウルツ鉱構造のＸ面（Ｘ＝ｃ、ｍ）に垂直な方向にエピタキシャル成長が生じることを「Ｘ面成長」と表現する。Ｘ面成長において、Ｘ面を「成長面」と称し、Ｘ面成長によって形成された半導体の層を「Ｘ面半導体層」と称する場合がある。
特開２００６−２４７５０号公報 特許第３８２１１２８号公報
上述のように、ｍ面基板上で成長させたＧａＮ系半導体素子は、ｃ面基板上で成長させたものと比較して顕著な効果を発揮し得るが、次のような問題がある。すなわち、ｍ面基板上で成長させたＧａＮ系半導体素子は、ｃ面基板上で成長させたものよりもｐ型電極のコンタクト抵抗が高く、それが、ｍ面基板上で成長させたＧａＮ系半導体素子を使用する上で大きな技術的な障害となっている。
さらに、特に発光素子の電極においては、コンタクト抵抗の低減に加えて、電極部での光吸収損失を低減させることにより外部量子効率を向上させることも要求される。ＧａＮ系半導体発光素子のｐ型電極として通常用いられている仕事関数の大きい金属（Ｐｄ、Ａｕ、Ｐｔなど）は光吸収が非常に大きく、これらの金属を電極として用いたのでは高い外部量子効率を実現することは不可能である。なお、外部量子効率とは、発光素子への注入キャリア数に対する発光素子外部への放射光子数の割合である。
そのような状況の中、本願発明者は、非極性面であるｍ面上に成長させたＧａＮ系半導体素子が持つコンタクト抵抗が高いという課題、および、電極部における光吸収損失が高いという課題を同時に解決すべく、鋭意検討した結果、コンタクト抵抗を低くするとともに高い外部量子効率を実現することができる手段を見出した。
本発明はかかる点に鑑みてなされたものであり、その主な目的は、ｍ面基板上で結晶成長させたＧａＮ系半導体素子におけるコンタクト抵抗を低減し、さらには電極部での光吸収損失を低減して高い外部量子効率を実現することができるｐ型電極の構造および製造方法を提供することにある。
本発明の窒化物系半導体素子は、ｐ型ＧａＮ系半導体領域を有する窒化物系半導体積層構造と、前記ｐ型ＧａＮ系半導体領域の主面上に形成された電極とを備え、前記ｐ型ＧａＮ系半導体領域における前記主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であり、前記電極は、前記ｐ型ＧａＮ系半導体領域の前記主面に接触したＺｎ層と、前記Ｚｎ層の上に形成されたＡｇ層とを含む。
ある実施形態において、前記ｐ型ＧａＮ系半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成される。
ある実施形態において、前記Ａｇ層は、Ａｇとは異なる金属からなる保護電極で覆われている。
ある実施形態において、前記Ａｇ層は、誘電体からなる保護層で覆われている。
ある実施形態において、前記窒化物系半導体積層構造は、ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０，ｂ≧０，ｃ≧０）を含む活性層を有し、前記活性層は光を発する。
ある実施形態において、前記ｐ型ＧａＮ系半導体領域は、ｐ型コンタクト層である。
ある実施形態において、前記Ｚｎ層の厚さは前記Ａｇ層の厚さ以下である。
ある実施形態において、前記窒化物系半導体積層構造を支持する半導体基板を有している。
ある実施形態において、前記Ｚｎ層中のＮ濃度はＧａ濃度よりも低い。
ある実施形態において、前記ｐ型ＧａＮ系半導体領域はＧａＮである。
ある実施形態において、前記Ｚｎ層および前記Ａｇ層の少なくとも一部が合金化している。
ある実施形態において、前記Ｚｎ層はアイランド状である。
ある実施形態において、前記Ｚｎ層は、Ｚｎ-Ａｇ合金から形成されている。
本発明の光源は、窒化物系半導体発光素子と、前記窒化物系半導体発光素子から放射された光の波長を変換する蛍光物質を含む波長変換部とを備える光源であって、前記窒化物系半導体発光素子は、ｐ型ＧａＮ系半導体領域を有する窒化物系半導体積層構造と、前記ｐ型ＧａＮ系半導体領域の主面上に形成された電極とを備え、前記ｐ型ＧａＮ系半導体領域における前記主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であり、前記電極は、前記ｐ型ＧａＮ系半導体領域の前記主面に接触したＺｎ層と、前記Ｚｎ層の上に形成されたＡｇ層とを含む。
ある実施形態において、前記ｐ型ＧａＮ系半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体からなる。
ある実施形態において、前記ｐ型ＧａＮ系半導体領域はＧａＮである。
ある実施形態において、前記Ｚｎ層および前記Ａｇ層の少なくとも一部が合金化している。
本発明の窒化物系半導体素子の製造方法は、基板を用意する工程（ａ）と、主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であるｐ型ＧａＮ系半導体領域を有する窒化物系半導体積層構造を前記基板上に形成する工程（ｂ）と、前記窒化物系半導体積層構造の前記ｐ型ＧａＮ系半導体領域の前記主面上に電極を形成する工程（ｃ）とを含み、前記工程（ｃ）は、前記ｐ型ＧａＮ系半導体領域の前記主面上に、Ｚｎ層を形成する工程と、前記Ｚｎ層の上にＡｇ層を形成する工程とを含む。
ある実施形態において、前記ｐ型ＧａＮ系半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体からなる。
ある実子形態の前記工程（ｃ）において、前記Ｚｎ層を加熱処理する工程を実行する。
ある実施形態において、前記加熱処理は、４００℃以上７００℃以下の温度で実行される。
前記加熱処理は、５００℃以上６００℃以下の温度で実行される。
ある実施形態は、前記工程（ｂ）を実行した後において、前記基板を除去する工程を含む。
ある実施形態において、前記ｐ型ＧａＮ系半導体領域はＧａＮである。
ある実施形態において、前記Ｚｎ層中のＮ濃度はＧａ濃度よりも低い。
ある実施形態において、前記Ｚｎ層および前記Ａｇ層の少なくとも一部が合金化している。
本発明の他の窒化物系半導体素子は、ｐ型ＧａＮ系半導体領域を有する窒化物系半導体積層構造と、前記ｐ型ＧａＮ系半導体領域上に設けられた電極とを備え、前記ｐ型ＧａＮ系半導体領域における主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であり、前記電極は、前記ｐ型ＧａＮ系半導体領域の前記主面に接触した合金層のみから構成され、前記合金層は、ＺｎおよびＡｇから形成されている。
ある実施形態において、前記ｐ型ＧａＮ系半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成される。
ある実施形態において、前記合金層は、前記ｐ型ＧａＮ系半導体領域の前記主面に接触するＺｎ層と、前記Ｚｎ層の上に位置するＡｇ層とを形成した後、熱処理を行うことにより形成された層である。
ある実施形態において、前記合金層は、ＺｎとＡｇとの混合物または化合物を、前記ｐ型ＧａＮ系半導体領域の前記主面上に蒸着した後、加熱処理を行うことにより形成された層である。
本発明の窒化物系半導体発光素子によれば、窒化物系半導体積層構造上の電極がＺｎ層を含み、そのＺｎ層がｐ型ＧａＮ系半導体領域の表面（ｍ面）に接触していることにより、そのコンタクト抵抗を低減することができる。さらに、Ｚｎ層の上に設けられたＡｇ層によって光を反射させることにより、高い光外部量子効率を実現することができる。本発明では、ｍ面から１°以上５°以下の角度で傾斜した面を主面とするｐ型ＧａＮ系半導体領域を用いた場合であっても、ｍ面ｐ型ＧａＮ系半導体領域（ｍ面からの傾斜が１°未満の面を主面とするｐ型ＧａＮ系半導体領域）を用いた場合と同様の効果を奏する。
ＧａＮの単位格子を模式的に示す斜視図 ウルツ鉱型結晶構造の基本ベクトルａ1、ａ2、ａ3、ｃを示す斜視図 （ａ）は、本発明の実施形態に係る窒化物系半導体発光素子１００の断面模式図、（ｂ）はｍ面の結晶構造を表す図、（ｃ）はｃ面の結晶構造を表す図 （ａ）から（ｃ）は、電極におけるＺｎおよびＡｇの分布を模式的に示す図 ２つのＰｄ／Ｐｔ電極をｐ型ＧａＮ層に接触させて最適温度で熱処理を行なった場合の電流−電圧特性を示すグラフ ２つのＺｎ／Ａｇ電極をｐ型ＧａＮ層に接触させて最適温度で熱処理を行なった場合の電流−電圧特性を示すグラフ Ｐｄ／Ｐｔ層からなる電極およびＺｎ／Ａｇ層からなる電極の、各々最適温度にて熱処理を行なった場合における固有コンタクト抵抗（Ω・ｃｍ2）の値を示すグラフ 半導体層において電極と接する面（接触面）がｍ面の半導体素子のコンタクト抵抗（測定値）と、接触面がｃ面の半導体素子のコンタクト抵抗（測定値）とを示すグラフ Ｐｄ／Ｐｔ層からなる電極およびＺｎ／Ａｇ層からなる電極の固有コンタクト抵抗値の熱処理温度依存性を示すグラフ ＴＬＭ電極のパターン図 各温度で熱処理を行なった後の電極の表面状態を示す光学顕微鏡の図面代用写真 ｍ面ＧａＮの上にＺｎ／Ａｇ電極が配置された構造におけるＧａ原子の深さ方向のプロファイルを、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ−ｍｉｃｒｏｐｒｏｂｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ）を用いて測定した結果を示すグラフ ｍ面ＧａＮの上にＺｎ／Ａｇ電極が配置された構造における窒素原子の深さ方向のプロファイルを、ＳＩＭＳを用いて測定した結果を示すグラフ Ｚｎ／Ａｇ層からなる電極を用いた発光ダイオードの電流−電圧特性を示すグラフ、および、従来のＰｄ／Ｐｔ層からなる電極を用いた発光ダイオードの電流−電圧特性を示すグラフ （ａ）は本発明の実施形態に係る窒化物系半導体発光素子１００の電極３０の表面に保護電極５０が形成された構成を示す断面図、（ｂ）は本発明の実施形態に係る窒化物系半導体発光素子１００の電極３０の上に保護層５１が形成された構成を示す断面図 白色光源の実施形態を示す断面図 本発明の他の実施形態に係る窒化物系半導体発光素子１００ａを示す断面図 （ａ）は、ＧａＮ系化合物半導体の結晶構造（ウルツ鉱型結晶構造）を模式的に示す図であり、（ｂ）は、ｍ面の法線と、＋ｃ軸方向およびａ軸方向との関係を示す斜視図 （ａ）および（ｂ）は、それぞれ、ＧａＮ系化合物半導体層の主面とｍ面との配置関係を示す断面図 （ａ）および（ｂ）は、それぞれ、ｐ型ＧａＮ系化合物半導体層の主面とその近傍領域を模試的に示す断面図 ｍ面から−ｃ軸方向に１°傾斜したｐ型半導体領域の断面ＴＥＭ写真 ｍ面から−ｃ軸方向に０°、２°、または５°傾斜したｐ型半導体領域の上にＭｇ/Ｐｔ層の電極を形成し、そのコンタクト抵抗（Ω・ｃｍ2）を測定した結果を示すグラフ
以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
図３（ａ）は、本発明の実施形態に係る窒化物系半導体発光素子１００の断面構成を模式的に示している。図３（ａ）に示した窒化物系半導体発光素子１００は、ＧａＮ系半導体からなる半導体デバイスであり、窒化物系半導体積層構造を有している。
本実施形態の窒化物系半導体発光素子１００は、ｍ面を表面１２とするＧａＮ系基板１０と、ＧａＮ系基板１０の上に形成された半導体積層構造２０と、半導体積層構造２０の上に形成された電極３０とを備えている。本実施形態では、半導体積層構造２０は、ｍ面成長によって形成されたｍ面半導体積層構造であり、その表面はｍ面である。ただし、ｒ面サファイア基板上にはａ面ＧａＮが成長するという事例もあることから、成長条件によっては必ずしもＧａＮ系基板１０の表面がｍ面であることが必須とならない。本発明の構成においては、少なくとも半導体積層構造２０のうち、電極と接触する半導体領域の表面がｍ面であればよい。
本実施形態の窒化物系半導体発光素子１００は、半導体積層構造２０を支持するＧａＮ系基板１０を備えているが、ＧａＮ系基板１０に代えて他の基板を備えていても良いし、基板が取り除かれた状態で使用されることも可能である。
図３（ｂ）は、表面がｍ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示している。Ｇａ原子と窒素原子は、ｍ面に平行な同一原子面上に存在するため、ｍ面に垂直な方向に分極は発生しない。すなわち、ｍ面は非極性面であり、ｍ面に垂直な方向に成長した活性層内ではピエゾ電界が発生しない。なお、添加されたＩｎおよびＡｌは、Ｇａのサイトに位置し、Ｇａを置換する。Ｇａの少なくとも一部がＩｎやＡｌで置換されていても、ｍ面に垂直な方向に分極は発生しない。
ｍ面を表面に有するＧａＮ系基板は、本明細書では「ｍ面ＧａＮ系基板」と称される。ｍ面に垂直な方向に成長した窒化物系半導体積層構造を得るには、典型的には、ｍ面ＧａＮ基板を用い、その基板のｍ面上に半導体を成長させればよい。しかし、前述したように、基板の表面がｍ面である必要は無く、また、最終的なデバイスに基板が残っている必要もない。
参考のために、図３（ｃ）に、表面がｃ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示す。Ｇａ原子と窒素原子は、ｃ面に平行な同一原子面上に存在しない。その結果、ｃ面に垂直な方向に分極が発生する。ｃ面を表面に有するＧａＮ系基板を、本明細書では「ｃ面ＧａＮ系基板」と称する。
ｃ面ＧａＮ系基板は、ＧａＮ系半導体結晶を成長させるための一般的な基板である。ｃ面に平行なＧａ（又はＩｎ）の原子層と窒素の原子層の位置がｃ軸方向に僅かにずれているため、ｃ軸方向に沿って分極が形成される。
再び、図３（ａ）を参照する。ＧａＮ系基板１０の表面（ｍ面）１２の上には、半導体積層構造２０が形成されている。半導体積層構造２０は、ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０，ｂ≧０，ｃ≧０）を含む活性層２４と、ＡｌdＧａeＮ層（ｄ＋ｅ＝１，ｄ≧０，ｅ≧０）２６とを含んでいる。ＡｌdＧａeＮ層２６は、活性層２４を基準にして表面（ｍ面）１２の側とは反対の側に位置している。ここで、活性層２４は、窒化物系半導体発光素子１００における電子注入領域である。
本実施形態の半導体積層構造２０には、他の層も含まれており、活性層２４とＧａＮ系基板１０との間には、ＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１，ｕ≧０，ｖ≧０，ｗ≧０）２２が形成されている。本実施形態のＡｌuＧａvＩｎwＮ層２２は、第１導電型（ｎ型）のＡｌuＧａvＩｎwＮ層２２である。また、活性層２４とＡｌdＧａeＮ層２６との間に、アンドープのＧａＮ層を設けてもよい。
ＡｌdＧａeＮ層２６において、Ａｌの組成比率ｄは、厚さ方向に一様である必要はない。ＡｌdＧａeＮ層２６において、Ａｌの組成比率ｄが厚さ方向に連続的または階段的に変化していても良い。すなわち、ＡｌdＧａeＮ層２６は、Ａｌの組成比率ｄが異なる複数の層が積層された多層構造を有していても良いし、ドーパントの濃度も厚さ方向に変化していてもよい。なお、コンタクト抵抗低減の観点から、ＡｌdＧａeＮ層２６の最上部（半導体積層構造２０の上面部分）は、Ａｌの組成比率ｄがゼロである層（ＧａＮ層）から構成されていることが好ましい。
半導体積層構造２０の上には、電極３０が形成されている。本実施形態の電極３０は、Ｚｎ層３２と、Ｚｎ層３２の上に形成されたＡｇ層３４とを含んでいる。Ｚｎ層３２およびＡｇ層３４の少なくとも一部が合金化していてもよい。すなわち、Ｚｎ層３２とＡｇ層３４との境界部分のみが合金化されていてもよいし、電極３０の全体が合金化されていてもよい。
図４（ａ）から（ｃ）は、Ｚｎ層３２とＡｇ層３４との間の合金化を説明するための図である。図４（ａ）は、Ｚｎ層３２およびＡｇ層３４の一部が合金化した状態を示している。この場合、図４（ａ）に示すように、電極３０Ａは、ＡｌdＧａeＮ層２６に接するＺｎ層３２と、Ｚｎ層３２の上に存在するＺｎ−Ａｇ合金層６１Ａと、Ｚｎ−Ａｇ合金層６１Ａの上に存在するＡｇ層３４とから構成されている。
図４（ｂ）は、ＺｎとＡｇとの合金化がＡｌdＧａeＮ層２６に接する部分まで進行した状態を示している。図４（ｂ）に示す状態において、電極３０ＢにおけるＺｎ層３２（電極３０ＢのうちＡｌdＧａeＮ層２６と接触する部分）は、Ｚｎ−Ａｇ合金から形成されている。
図４（ｂ）に示す電極３０Ｂの例では、Ｚｎ層３２の上には、Ａｇ層３４が存在している。
図４（ｃ）に、Ｚｎ層およびＡｇ層の全体が合金化されている状態の電極３０Ｃを示す。この場合、電極３０Ｃは、Ｚｎ−Ａｇ合金層６１Ｃのみから構成されている。
図４（ａ）から（ｃ）に示すＺｎ−Ａｇ合金は、ＺｎおよびＡｇから構成されている（主成分がＺｎおよびＡｇである）。図４（ａ）から（ｃ）に示す構造は、Ｚｎ層３２の上にＡｇ層３４を形成した後に、熱処理を行うことによって形成することができる。なお、図４（ｃ）に示す構造は、ＺｎとＡｇとの混合物または化合物を蒸着源として蒸着を行った後に熱処理を行うことによって形成してもよい。
Ａｇ層３４は、Ａｇを主成分として微量の他の金属（例えば、Ｃｕ、Ａｕ、Ｐｄ、Ｎｄ、Ｓｍ、Ｓｎ、Ｉｎ、Ｂｉ等）を一種類以上添加して合金化したものであってもよい。これらの金属によって合金化したＡｇ層３４は、Ａｇと比較して耐熱性や信頼性等において優れている。
Ａｇ層は、光に対して高い反射率を有している。例えば青色光の反射率で比較した場合、Ａｇは約９７％、Ｐｔは約５５％、Ａｕは約４０％である。
電極３０におけるＺｎ層３２は、半導体積層構造２０のｐ型半導体領域に接触しており、ｐ型電極の一部として機能する。本実施形態では、Ｚｎ層３２は、第２導電型（ｐ型）のドーパントがドープされたＡｌdＧａeＮ層２６に接触している。ＡｌdＧａeＮ層２６には、例えば、ドーパントとしてＭｇがドープされている。Ｍｇ以外のｐ型ドーパントとして、例えばＺｎ、Ｂｅなどがドープされていてもよい。
なお、Ｚｎ層３２の少なくとも一部は、積層後の熱処理によってアイランド状（島状）に凝集を起こし、ＡｌdＧａeＮ層２６の表面上に、互いに間隔を置いて形成されていてもよい。このとき、Ａｇ層３４を構成するＡｇは各アイランド状Ｚｎの間に入り込んでいる。Ａｇ層３４の少なくとも一部がアイランド状に凝集されていてもよい。
本実施形態の電極３０の厚さは、例えば、１０ｎｍ以上２００ｎｍ以下である。電極３０におけるＺｎ層３２は、Ａｇ層３４の厚さよりも薄い層であり、Ｚｎ層３２の好適な厚さは、例えば、０．５ｎｍ以上１０ｎｍ以下である。なお、ここでのＺｎ層３２の厚さとは熱処理後のＺｎ層の厚さを意味する。
Ｚｎ層３２の厚さが１０ｎｍ以下であれば、半導体積層構造２０の活性層２４から放射された光がＺｎ層３２にはほとんど吸収されずＡｇ層３４まで到達する。そのため、より多くの光がＡｇ層３４において反射する。Ｚｎ層３２の厚さは小さいほうがよく、例えば１ｎｍ以上２ｎｍ以下であることが好ましい。Ａｇ層３４による光の反射を期待しないのであればＺｎ層３２の厚さは必ずしも１０ｎｍ以下である必要はない。Ｚｎ層３２の厚さが４５ｎｍ以上である場合のコンタクト抵抗は従来のＰｄ系電極を用いた場合と比較してほとんど変わらず、さらに電極剥がれの問題も生じるため、Ｚｎ層３２の厚さは４５ｎｍ以下とすることが望ましい。
Ａｇ層３４の厚さは、例えば１０ｎｍ以上２００ｎｍ以下である。Ａｇ層３４における光（例えば青色領域の波長の光）の侵入長は約１０ｎｍであるので、Ａｇ層の厚さが侵入長の１０ｎｍ以上であれば、光を十分反射させることができる。また、Ｚｎ層３２がＡｇ層３４の厚さよりも薄い層であるのは、Ｚｎ層３２とＡｇ層３４との歪みのバランスが崩れることによるＺｎ層３２とＡｌdＧａeＮ層２６との間での剥離が生じないようにするものである。
また、ｍ面の表面１２を有するＧａＮ系基板１０の厚さは、例えば、１００〜４００μｍである。これはおよそ１００μｍ以上基板厚であればウエハのハンドリングに支障が生じないためである。なお、本実施形態のＧａＮ系基板１０は、ＧａＮ系材料からなるｍ面の表面１２を有していれば、積層構造を有していても構わない。すなわち、本実施形態のＧａＮ系基板１０は、少なくとも表面１２にｍ面が存在している基板も含み、したがって、基板全体がＧａＮ系であってもよいし、他の材料との組み合わせであっても構わない。
本実施形態の構成では、ＧａＮ系基板１０の上に位置するｎ型のＡｌuＧａvＩｎwＮ層（例えば、厚さ０．２〜２μｍ）２２の一部に、電極４０（ｎ型電極）が形成されている。図示した例では、半導体積層構造２０のうち電極４０が形成される領域は、ｎ型のＡｌuＧａvＩｎwＮ層２２の一部が露出するように凹部４２が形成されている。その凹部４２にて露出したｎ型のＡｌuＧａvＩｎwＮ層２２の表面に電極４０が設けられている。電極４０は、例えば、Ｔｉ層とＡｌ層とＰｔ層との積層構造から構成されており、電極４０の厚さは、例えば、１００〜２００ｎｍである。
また、本実施形態の活性層２４は、Ｇａ0.9Ｉｎ0.1Ｎ井戸層（例えば、厚さ９ｎｍ）とＧａＮバリア層（例えば、厚さ９ｎｍ）とが交互に積層されたＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造（例えば、厚さ８１ｎｍ）を有している。
活性層２４の上には、ｐ型のＡｌdＧａeＮ層２６が設けられている。ｐ型のＡｌdＧａeＮ層２６の厚さは、例えば、０．２〜２μｍである。なお、上述したように、活性層２４とＡｌdＧａeＮ層２６との間には、アンドープのＧａＮ層を設けてもよい。
加えて、ＡｌdＧａeＮ層２６の上に、第２導電型（例えば、ｐ型）のＧａＮ層を形成することも可能である。そして、そのＧａＮ層の上に、ｐ+−ＧａＮからなるコンタクト層を形成し、さらに、ｐ+−ＧａＮからなるコンタクト層上に、Ｚｎ層３２を形成することも可能である。なお、ＧａＮからなるコンタクト層を、ＡｌdＧａeＮ層２６とは別の層であると考える代わりに、ＡｌdＧａeＮ層２６の一部であると考えることもできる。
次に、図５Ａから図６を参照しながら、本実施形態の特徴あるいは特異性を更に詳細に説明する。
図５Ａは、２つのＰｄ／Ｐｔ電極をｐ型ＧａＮ層に接触させた場合の電流−電圧特性を、図５Ｂは、２つのＺｎ／Ａｇ電極をｐ型ＧａＮ層に接触させた場合の電流−電圧特性を示す。Ｐｄ／Ｐｔ電極としては、ｐ型のｍ面ＧａＮ層上に厚さ４０ｎｍのＰｄ層と、厚さ３５ｎｍのＰｔ層とを堆積した後、５００℃で１０分間、窒素雰囲気中で熱処理を行なうことによって形成した電極（ｍ面ＧａＮ（Ｐｄ／Ｐｔ））を用いた。Ｚｎ／Ａｇ電極としては、ｐ型のｍ面ＧａＮ層上に厚さ７ｎｍのＺｎ層と、厚さ７５ｎｍのＡｇ層とを堆積した後、６００℃で１０分間、窒素雰囲気中で熱処理を行なうことによって形成した電極（ｍ面ＧａＮ（Ｚｎ／Ａｇ））を用いた。本願に開示している全ての実験例では、Ｚｎ層およびＡｇ層を通常の電子ビーム蒸着法によって堆積した。
Ｚｎ／Ａｇ電極、およびＰｄ／Ｐｔ電極は、Ｍｇがドープされたｍ面ＧａＮ層に接触している。これらの電極が接触するｍ面ＧａＮ層では、表面から深さ２０ｎｍの領域（厚さ２０ｎｍの最表面領域）に７×１０19ｃｍ-3のＭｇがドープされている。また、ｍ面ＧａＮ層の表面からの深さが２０ｎｍを超える領域には、１×１０19ｃｍ-3のＭｇがドープされている。このように、ｐ型電極が接触するＧａＮ層の最表面領域においてｐ型不純物の濃度を局所的に高めると、コンタクト抵抗を最も低くすることができる。また、このような不純物ドーピングを行なうことにより、電流―電圧特性の面内ばらつきも低減するため、駆動電圧のチップ間ばらつきを低減できるという利点も得られる。このため、本願に開示している実験例では、いずれも、電極が接触するｐ型ＧａＮ層の表面から深さ２０ｎｍの領域に７×１０19ｃｍ-3のＭｇをドープし、それよりも深い領域には１×１０19ｃｍ-3のＭｇをドープしている。
図５Ａ、図５Ｂに示す電流−電圧特性の各曲線は、図５Ｆに示すＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｅｔｈｏｄ）電極パターンの電極間距離に対応したものである。図５Ｆは、１００μｍ×２００μｍの複数の電極が、８μｍ、１２μｍ、１６μｍ、２０μｍだけ間隔を空けて配置された状態を示している。
Ｐｄはｐ型電極として従来用いられてきた仕事関数の大きな金属である。Ｐｄ／Ｐｔ電極ではＰｄ層がｐ型ＧａＮ層に接触している。図５Ａのグラフ（Ｐｄ／Ｐｔ電極の電流−電圧特性）は、ショットキー型の非オーミック特性（ショットキー電圧：約２Ｖ）を示している。一方、図５Ｂのグラフ（Ｚｎ／Ａｇ電極の電流−電圧特性）にはショットキー電圧が現れておらず、このＺｎ／Ａｇ電極は、ｐ型ＧａＮ層とほぼオーミックコンタクトを形成することがわかる。ショットキー電圧の消失は、発光ダイオードやレーザダイオード等のデバイス動作電圧を低減する上で非常に重要である。
図５Ｃは、上述のＰｄ／Ｐｔ電極、およびＺｎ／Ａｇ電極の固有コンタクト抵抗（Ω・ｃｍ2）を示すグラフである。Ｐｄ／Ｐｔ電極は５００℃、Ｚｎ／Ａｇ電極は６００℃で熱処理されている。図５Ｃの固有コンタクト抵抗を測定した試料の熱処理前の各層の厚さは、Ｚｎ／Ａｇ電極におけるＺｎ層が７ｎｍ、Ａｇ層が７５ｎｍであり、Ｐｄ／Ｐｔ電極におけるＰｄ層が４０ｎｍ、Ｐｔ層が３５ｎｍである。
コンタクト抵抗はＴＬＭ法を用いて評価した。なお、縦軸に示した「１．０Ｅ−０１」は「１．０×１０-1」を意味し、「１．０Ｅ−０２」は「１．０×１０-2」を意味し、すなわち、「１．０Ｅ＋Ｘ」は、「１．０×１０X」の意味である。
コンタクト抵抗Ｒは、一般に、コンタクト面積Ｓ（ｃｍ2）に反比例する。ここで、コンタクト抵抗をＲ（Ω）とすると、Ｒ＝Ｒｃ／Ｓの関係が成立する。比例定数のＲｃは、固有コンタクト抵抗と称され、コンタクト面積Ｓが１ｃｍ2のときのコンタクト抵抗Ｒに相当する。すなわち、固有コンタクト抵抗の大きさは、コンタクト面積Ｓに依存せず、コンタクト特性を評価するための指標となる。以下、「固有コンタクト抵抗」を「コンタクト抵抗」と略記する場合がある。
図５Ｃに示すように、Ｐｄ／Ｐｔ電極よりもＺｎ／Ａｇ電極のほうが一桁近くも低い固有コンタクト抵抗（Ω・ｃｍ2）を示す。
図５Ｄは、半導体層において電極と接する面（接触面）がｍ面の半導体素子のコンタクト抵抗（測定値）と、接触面がｃ面の半導体素子のコンタクト抵抗（測定値）とを示すグラフである。この測定には、Ｚｎ／Ａｇ電極およびＰｄ／Ｐｔ電極のいずれかをｐ型ＧａＮ層に接触させたサンプルを用いた。いずれのサンプルにおいても、電極が接触するｐ型ＧａＮ層の表面から深さ２０ｎｍの領域に７×１０19ｃｍ-3のＭｇをドープし、それよりも深い領域には１×１０19ｃｍ-3のＭｇをドープした。
図５Ｄから明らかなように、接触面がｃ面の場合には、Ｐｄ／Ｐｔ電極よりＺｎ／Ａｇ電極のほうが若干高いコンタクト抵抗を示す。しかしながら、接触面がｍ面の場合には、Ｚｎ／Ａｇ電極のコンタクト抵抗は、Ｐｄ／Ｐｔ電極のコンタクト抵抗と比較して顕著に低い値である。
次に、コンタクト抵抗の熱処理温度依存性を説明する。従来のＰｄ／Ｐｔ電極と、本実施形態のＺｎ／Ａｇ電極のそれぞれについて述べる。図５Ｅは、Ｐｄ／Ｐｔ電極およびＺｎ／Ａｇ電極の固有コンタクト抵抗値の熱処理温度依存性を示すグラフである。図５Ｅの固有コンタクト抵抗を測定した試料の熱処理前における各層の厚さは、Ｚｎ／Ａｇ電極におけるＺｎ層が７ｎｍ、Ａｇ層が７５ｎｍであり、Ｐｄ／Ｐｔ電極におけるＰｄ層が４０ｎｍ、Ｐｔ層が３５ｎｍである。
図５Ｅに示すように、ｍ面ＧａＮ（Ｐｄ／Ｐｔ）電極の場合、ｍ面ＧａＮのコンタクト抵抗は、５００℃の熱処理の前後で、ほとんど変化しなかった。さらに、５００℃を超える熱処理温度においては、コンタクト抵抗の上昇が見られた。
一方、ｍ面ＧａＮ（Ｚｎ／Ａｇ）電極の場合は、４００℃においてコンタクト抵抗が低下している。熱処理温度が６００℃のときには、コンタクト抵抗はさらに低下している。さらに、７００℃の温度では、コンタクト抵抗は６００℃の温度のときよりも上昇するものの、従来のｍ面ＧａＮ（Ｐｄ／Ｐｔ）電極のコンタクト抵抗よりは小さい。
したがって、ｍ面ＧａＮ（Ｚｎ／Ａｇ）電極の熱処理温度としては、例えば、４００℃以上が好ましい。７００℃を超えて所定温度（例えば８００℃）以上になると、電極やＧａＮ層の膜質の劣化が進むため、上限は７００℃以下が好ましい。
次に、各温度で熱処理を行なった後の電極の表面状態を示す写真を図６に示す。図６では、ａｓ−ｄｅｐｏ（熱処理を行なわない場合）、熱処理温度４００℃、５００℃、６００℃、７００℃の結果を示している。
図６からわかるように、ｐ型のｍ面ＧａＮ層の上にＰｄ層およびＰｔ層を形成した場合（ｍ面ＧａＮ（Ｐｄ／Ｐｔ）電極）は、６００℃、７００℃の熱処理において金属表面の荒れが見られ、劣化が認められる。なお、ｃ面ＧａＮ層の上にＰｄ／Ｐｔ電極を形成して６００℃から７００℃の温度で熱処理を行なっても金属表面の荒れは見られないことが本願発明者の実験からわかっている。これらの結果から、熱処理による電極の劣化が、ｍ面ＧａＮの電極に特有な課題であることがわかる。
一方、ｐ型のｍ面ＧａＮ層の上にＺｎ層およびＡｇ層を形成した場合（本実施形態の構成であるｍ面ＧａＮ（Ｚｎ／Ａｇ）電極）の場合は、７００℃の熱処理温度ではわずかに凹凸は見られるものの、４００℃、６００℃、７００℃のすべての熱処理温度において電極に大幅な劣化がないことを確認した。
図５Ｅに示すコンタクト抵抗の測定結果から、ｍ面ＧａＮ（Ｚｎ／Ａｇ）電極の場合には、熱処理温度が６００℃近傍のときに、コンタクト抵抗が最も低くなることがわかる。一方、図６に示す結果から、ｍ面ＧａＮ（Ｚｎ／Ａｇ）電極では、熱処理温度が７００℃まで高くなっても表面の劣化は少ないものの、熱処理温度が低いほうが電極の表面がより良好な状態に保たれることがわかる。Ａｇ層の表面が劣化すると光反射率が低下するため、電極の表面は良好な状態に保たれることが好ましい。コンタクト抵抗の値と電極表面の状態との兼ね合いから、５００℃以上６００℃以下の温度で熱処理を行なうのが特に好適であると考えられる。
一般に、ｃ面ＧａＮに対してコンタクト抵抗の低い良好なｐ型電極を作製するには、仕事関数の大きい金属、例えばＰｄ（仕事関数＝５．１ｅＶ）やＰｔ（仕事関数＝５．６ｅＶ）を用いることが技術常識である。Ｚｎの仕事関数（４．３ｅＶ）は他のコンタクト電極材料の仕事関数に比べて小さく、Ｚｎ層はｐ型コンタクト電極の材料として好ましくないとされている。
本願発明者は、比較のため、ｐ型のｃ面ＧａＮ層上にｐ型電極としてＺｎ層を形成して、ＴＬＭ法を用いてコンタクト抵抗を評価した。評価対象のＺｎ層としては、厚さ２００ｎｍで堆積されたＺｎ層に、窒素雰囲気中、５００℃で１０分間の熱処理を行なったものを用いた。その結果、ｃ面ＧａＮ層上に形成されたＺｎ層のコンタクト抵抗は、約３．０×１０-1Ω・ｃｍ2という非常に高い値となった。
コンタクト抵抗が減少する理由の詳細は不明であるが、後述するように、ｍ面ＧａＮの表面近傍におけるＧａ原子およびＮ原子の特異な挙動に起因すると推定される。
なお、本願発明者は、ｍ面ＧａＮの電極材料としてＡｌ、Ｎｉ、Ａｕ、Ｐｄ、Ｐｔなどの仕事関数の異なるさまざまな金属を用いて、コンタクト抵抗を測定した。その結果、ｍ面ＧａＮの場合にも、仕事関数が大きい金属（ＰｄやＰｔ）ほどコンタクト抵抗が低くなることを実験的に示した（国際公開第２０１０／０５２８１０）。
本実施の形態における電極構造（Ｚｎ／Ａｇ）をｍ面ＧａＮ上に配置させた場合にコンタクト抵抗が飛躍的に下がるのは、熱処理によって、Ｇａ原子のみが電極側に拡散し、Ｎ原子は電極側に拡散していないためと推測される。ＧａＮのうちＧａのみが電極側に拡散するため、Ｚｎ層では、Ｎ濃度がＧａ濃度よりも低くなっている。
ｐ型ＧａＮにおいてＧａが電極側に拡散すると、ｐ型ＧａＮの最表面でＧａ原子が不足する状態、すなわちＧａ空孔が形成される。Ｇａ空孔はアクセプター的性質を有するため、電極とｐ型ＧａＮとの界面の近傍でＧａ空孔が増加すると、この界面のショットキー障壁を正孔がトンネリングによって通過しやすくなる。これにより、ｍ面を表面とするｐ型ＧａＮ層と接するようにＺｎ層を形成した場合には、コンタクト抵抗が低減されると考えられる。
これに対し、Ｇａ原子とともにＮ原子も電極側に拡散すると、ｐ型ＧａＮの最表面にＮが不足する状態、すなわちＮ空孔も形成される。Ｎ空孔はドナー的性質を有するため、ｐ型ＧａＮの最表面では、Ｇａ空孔とＮ空孔との間で電荷補償が起こる。また、Ｎ原子が抜けることによってＧａＮ結晶の結晶性は悪化すると考えられる。そのため、Ｇａ原子とともにＮ原子も電極側に拡散した場合には、ｐ型ＧａＮ層と電極との間のコンタクト抵抗は高い。
図７Ａに、ｍ面ＧａＮの上にＺｎ／Ａｇ電極が配置された構造におけるＧａ原子の深さ方向のプロファイルを、ＳＩＭＳを用いて測定した結果を示す。図７Ａには、熱処理前（ａｓ−ｄｅｐｏ）のプロファイルと、熱処理後（６００℃熱処理後）のプロファイルとを示す。グラフの縦軸は強度（Ｇａ濃度に相当）を示し、横軸は深さ方向の距離を示す。縦軸の１×１０1の強度は、１×１０19ｃｍ-3のＧａ濃度に相当する。横軸の数値が「−」の領域は電極側であり、「＋」の領域はｐ型ＧａＮ側である。横軸の原点（０μｍ）は、Ｚｎのピーク位置であり、ｐ型ＧａＮ層とＺｎ層との界面の位置にほぼ相当する。
測定に用いた試料の熱処理は、６００℃の温度で１０分間行った。熱処理前のＺｎ層の厚さは７ｎｍであり、Ａｇ層の厚さは７５ｎｍであった。いずれの試料においても、熱処理前に、電極が接触するｐ型ＧａＮ層の表面から深さ２０ｎｍの領域に７×１０19ｃｍ-3のＭｇをドーピングし、それよりも深い領域には１×１０19ｃｍ-3のＭｇをドーピングした。
図７Ａに示すように、ａｓ−ｄｅｐｏの状態では、表面側（−側）に近づくにつれて、Ｇａ濃度が単調に減少している。図７Ａには表れていないが、ａｓ−ｄｅｐｏの状態のＧａ濃度は、横軸の値が−０．０５μｍ付近のときに検出限界以下となる。この結果から、ａｓ−ｄｅｐｏの状態では、Ｇａが金属側にほとんど拡散していないことがわかる。一方、熱処理を行った後には、熱処理前と比較して、０．０１μｍから０μｍまで、および−０．０１μｍから−０．０４μｍまでの領域においてＧａ濃度が高くなっている。この結果は、熱処理後の状態では、熱処理前と比較して、電極中にＧａが拡散していることを示す。
次に、窒素の挙動を説明する。図７Ｂは、ｍ面ＧａＮの上にＺｎ／Ａｇ電極が配置された構造における窒素原子の深さ方向のプロファイルを、ＳＩＭＳを用いて測定した結果を示すグラフである。グラフの縦軸は強度（Ｎ濃度に相当）であり、横軸は深さ方向の距離である。縦軸の１×１０1の強度は１×１０19ｃｍ-3のＮ濃度にほぼ相当する。横軸の数値が「−」の領域は電極側であり、「＋」の領域はｐ型ＧａＮ側である。横軸の原点（０μｍ）は、Ｚｎのピーク位置であり、ｐ型ＧａＮ層とＺｎ層との界面の位置にほぼ相当する。
測定に用いた試料の熱処理は、６００℃の温度で１０分間行った。熱処理前のＺｎ層の厚さは７ｎｍであり、Ａｇ層の厚さは７５ｎｍであった。電極の構造およびｐ型ＧａＮのドーピング条件は、図７Ａに示す測定結果が得られたサンプルにおけるものと同様である。
図７Ｂに示すように、熱処理前（ａｓ−ｄｅｐｏ）と熱処理後（６００℃熱処理後）とを同じ横軸の値（０から−０．０２）で比較すると、熱処理後のほうが熱処理前よりも電極内の窒素濃度が低下しているように見える。しかしながら、これは、２つのプロファイルの深さ方向の位置がずれて観測された測定誤差に起因するものであると考えられる。熱処理前（ａｓ−ｄｅｐｏ）および熱処理後（６００℃熱処理後）のいずれのプロファイルも、窒素濃度がほぼ一定の領域（ｐ型ＧａＮ側）と、電極の表面側に近づくにつれて単調に窒素濃度が低下する領域（電極側）とを有し、類似した挙動を示す。この結果から、熱処理によって窒素がほとんど拡散していないことがわかる。
図７Ａ、７Ｂに示す結果から、ｍ面ＧａＮでは、Ｇａ原子のみが電極側に拡散し、窒素原子は拡散していないことがわかる。
なお、このような各元素（Ｇａ、Ｎ）の挙動は、Ｚｎ層が接触するＧａＮ層において、Ｇａの一部がＡｌやＩｎで置換されていても同様に生じると推定される。また、Ｚｎ層が接触するＧａＮ系半導体層中にドーパントとしてＭｇ以外の元素がドープされている場合でも同様であると推定される。
次に、再び図３（ａ）を参照しながら、本実施形態の構成をさらに詳述する。
図３（ａ）に示すように、本実施形態の窒化物系半導体発光素子１００では、ｍ面を表面に有するＧａＮ系基板１０と、ＧａＮ系基板１０上に形成されたＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１，ｕ≧０，ｖ≧０，ｗ≧０）２２とが形成されている。この例では、ＧａＮ系基板１０は、ｎ型ＧａＮ基板（例えば、厚さ、１００μｍ）であり、ＡｌuＧａvＩｎwＮ層２２は、ｎ型ＧａＮ層（例えば、厚さ２μｍ）である。ＡｌuＧａvＩｎwＮ層２２の上には活性層２４が形成されている。言い換えると、ＧａＮ系基板１０の上には、少なくとも活性層２４を含む半導体積層構造２０が形成されている。
半導体積層構造２０において、ＡｌxＧａyＩｎzＮ層２２の上には、ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０，ｂ≧０，ｃ≧０）を含む活性層２４が形成されている。活性層２４は、例えば、Ｉｎ組成比が約２５％のＩｎＧａＮ井戸層とＧａＮバリア層で構成され、井戸層の厚さは９ｎｍ、バリア層の厚さは９ｎｍ、井戸層周期は３周期である。活性層２４の上には、第２導電型（ｐ型）のＡｌdＧａeＮ層（ｄ＋ｅ＝１，ｄ≧０，ｅ≧０）２６が形成されている。第２導電型（ｐ型）のＡｌdＧａeＮ層（ｄ＋ｅ＝１，ｄ≧０，ｅ≧０）２６は例えば、Ａｌ組成比が１０％のＡｌＧａＮ層で厚さは０．２μｍである。本実施形態のＡｌdＧａeＮ層２６には、ｐ型のドーパントとして、Ｍｇがドープされている。ここでＭｇは、ＡｌdＧａeＮ層２６に対して、例えば、１０18ｃｍ-3程度ドープされている。またこの例では、活性層２４とＡｌdＧａeＮ層２６との間に、アンドープのＧａＮ層（不図示）が形成されている。
さらに、この例においては、ＡｌdＧａeＮ層２６の上には、第２導電型（例えば、ｐ型）のＧａＮ層（不図示）が形成されている。さらに、ｐ+−ＧａＮからなるコンタクト層上には、Ｚｎ層３２が形成されており、その上にＡｇ層３４が形成されている。このＺｎ層３２とＡｇ層３４の積層構造が電極（ｐ型電極）３０となる。
なお、半導体積層構造２０には、ＡｌuＧａvＩｎwＮ層２２の表面を露出させる凹部（リセス）４２が形成されており、凹部４２の底面に位置するＡｌuＧａvＩｎwＮ層２２には、電極（ｎ型電極）４０が形成されている。凹部４２の大きさは、例えば、幅（または径）２０μｍであり、深さは１μｍである。電極４０は、例えば、Ｔｉ層とＡｌ層とＰｔ層（例えば、厚さはそれぞれ、５ｎｍ、１００ｎｍ、１０ｎｍ）の積層構造から成る電極である。
本実施形態の窒化物系半導体発光素子１００によれば、動作電圧（Ｖｏｐ）を、従来のＰｄ／Ｐｔ電極を用いたｍ面ＬＥＤの場合よりも約２．０Ｖ低減させることができ、その結果、消費電力を低減できることがわかった。
さらに、Ａｇ層３４による光の反射効果により、従来のＰｄ／Ｐｔ電極を用いたｍ面ＬＥＤの場合よりも外部量子効率が大幅に向上することを確認した。
次に、引き続き図３（ａ）を参照しながら、本実施形態の窒化物系半導体発光素子１００の製造方法を説明する。
まず、ＧａＮ系基板１０を用意する。本実施形態では、ＧａＮ系基板１０として、ＧａＮ基板を用いる。本実施形態のＧａＮ基板は、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法を用いて得られる。
例えば、まずｃ面サファイア基板上に数ｍｍオーダの厚膜ＧａＮを成長する。その後、厚膜ＧａＮをｃ面に垂直方向、ｍ面で切り出すことによりｍ面ＧａＮ基板が得られる。ＧａＮ基板の作製方法は、上記に限らず、例えばナトリウムフラックス法などの液相成長やアモノサーマル法などの融液成長方法を用いてバルクＧａＮのインゴットを作製し、それをｍ面で切り出す方法でも良い。
ＧａＮ系基板１０としては、ＧａＮ基板の他、例えば、酸化ガリウム、ＳｉＣ基板、Ｓｉ基板、サファイア基板などを用いることができる。基板上にｍ面から成るＧａＮ系半導体をエピタキシャル成長するためには、ＳｉＣやサファイア基板の面方位もｍ面である方が良い。ただし、ｒ面サファイア基板上にはａ面ＧａＮが成長するという事例もあることから、成長条件によっては必ずしも成長用表面がｍ面であることが必須とならない場合もあり得る。少なくとも半導体積層構造２０の表面がｍ面であれば良い。本実施形態では、ＧａＮ系基板１０の上に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により結晶層を順次形成していく。
次に、ＧａＮ系基板１０の上に、ＡｌuＧａvＩｎwＮ層２２を形成する。ＡｌuＧａvＩｎwＮ層２２として、例えば、厚さ３μｍのＡｌＧａＮを形成する。ＧａＮを形成する場合には、ＧａＮ系基板１０の上に、１１００℃でＴＭＧ（Ｇａ（ＣＨ3）3）、ＴＭＡ（Ａｌ（ＣＨ3）3）およびＮＨ3を供給することによってＧａＮ層を堆積する。
次に、ＡｌuＧａvＩｎwＮ層２２の上に、活性層２４を形成する。この例では、活性層２４は、厚さ９ｎｍのＧａ0.9Ｉｎ0.1Ｎ井戸層と、厚さ９ｎｍのＧａＮバリア層が交互に積層された厚さ８１ｎｍのＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造を有している。Ｇａ0.9Ｉｎ0.1Ｎ井戸層を形成する際には、Ｉｎの取り込みを行なうために、成長温度を８００℃に下げることが好ましい。
次に、活性層２４の上に、例えば厚さ３０ｎｍのアンドープＧａＮ層を堆積する。次いで、アンドープＧａＮ層の上に、ＡｌdＧａeＮ層２６を形成する。ＡｌdＧａeＮ層２６として、例えば、ＴＭＧ、ＮＨ3、ＴＭＡ、ＴＭＩおよびｐ型不純物としてＣｐ2Ｍｇ（シクロペンタジエニルマグネシウム）を供給することにより、厚さ７０ｎｍのｐ−Ａｌ0.14Ｇａ0.86Ｎを形成する。
次に、ＡｌdＧａeＮ層２６の上に、例えば厚さ０．５μｍのｐ−ＧａＮコンタクト層を堆積する。ｐ−ＧａＮコンタクト層を形成する際には、ｐ型不純物としてＣｐ2Ｍｇを供給する。
その後、塩素系ドライエッチングを行なうことにより、ｐ−ＧａＮコンタクト層、ＡｌdＧａeＮ層２６、アンドープＧａＮ層および活性層２４の一部を除去して凹部４２を形成し、ＡｌxＧａyＩｎｚＮ層２２のｎ型電極形成領域を露出させる。次いで、凹部４２の底部に位置するｎ型電極形成領域の上に、電極４０として、Ｔｉ／Ａｌ／Ｐｔ層を形成する。
さらに、ｐ−ＧａＮコンタクト層の上にＺｎ層３２を形成し、さらにＺｎ層３２上にＡｇ層３４を形成する。その後、熱処理を行なう。これにより、電極（ｐ型電極）３０を形成する。Ｚｎ層３２およびＡｇ層３４は、共に、通常の真空蒸着法（抵抗加熱法、電子ビーム蒸着法など）によって形成することができる。Ｚｎ層３２を形成する方法としては、真空蒸着法のほかに、スパッタリング、熱ＣＶＤ法や分子線エピタキシ（ＭＢＥ）を行なってもよい。
なお、その後、レーザリフトオフ、エッチング、研磨などの方法を用いて、ＧａＮ系基板１０、ＡｌuＧａvＩｎwＮ層２２の一部までを除去してもよい。このとき、ＧａＮ系基板１０のみを除去してもよいし、ＧａＮ系基板１０およびＡｌuＧａvＩｎwＮ層２２の一部だけを選択的に除去してもよい。もちろん、ＧａＮ系基板１０、ＡｌuＧａvＩｎwＮ層２２を除去せずに残してもよい。以上の工程により、本実施形態の窒化物系半導体発光素子１００が形成される。
本実施形態の窒化物系半導体発光素子１００において、電極４０と電極３０との間に電圧を印加すると、電極３０から活性層２４に向かって正孔が、電極４０から活性層２４に向かって電子が注入され、例えば４５０ｎｍ波長の発光が生じる。
ここで、図８に、Ｚｎ／Ａｇ層からなる電極（５００℃、５５０℃、５７５℃、および６００℃で１０分間熱処理をしたもの）を用いた発光ダイオードの電流−電圧特性を示す。比較のため、発光ダイオードの窒化物系半導体の構造が同じで、Ｐｄ／Ｐｔ層からなる電極を用いた発光ダイオードの特性も示す。熱処理前における各層の厚さは、Ｚｎ／Ａｇ電極におけるＺｎ層が７ｎｍ、Ａｇ層が７５ｎｍであり、Ｐｄ／Ｐｔ電極におけるＰｄ層が４０ｎｍ、Ｐｔ層が３５ｎｍである。
この発光ダイオードの構成は、ｍ面ＧａＮ基板上に、ｎ型ＧａＮ層、ＩｎＧａＮ井戸層（３層）とＧａＮバリア層（２層）とが交互に積層された活性層、ｐ型ＧａＮ層が積層されたものである。さらにｐ型ＧａＮ層上にはｐ型電極として、Ｚｎ／Ａｇ電極またはＰｄ／Ｐｔ電極を設けている。ｎ型電極は、ｐ型ＧａＮ層、活性層をエッチングし、ｎ型ＧａＮ層を露出させ、ｎ型ＧａＮ層上に形成している。
Ｐｄ／Ｐｔ層からなる電極を用いた発光ダイオードの立ち上がり電圧は約３．８Ｖである。これに対し、Ｚｎ／Ａｇ層からなる電極を用いた発光ダイオードの立ち上がり電圧は約２．８Ｖであり、立ち上がり電圧の大幅な低減が見られる。一方、電流値２０ｍＡでの動作電圧で比較すると、Ｚｎ／Ａｇ層からなる電極を用いた発光ダイオードでは、Ｐｄ／Ｐｔ層からなる電極を用いた発光ダイオードよりも２．０Ｖ以上小さくなっていることがわかる。
本実施形態では、図９（ａ）に示すように、Ｚｎ層３２およびＡｇ層３４からなる電極３０の表面を、Ａｇ以外の金属（例えばＴｉ、Ｐｔ、Ｍｏ、Ｐｄ、Ａｕ、Ｗなど）からなる保護電極５０で覆ってもよい。ただし、これらの金属の光吸収損失はＡｇの光吸収損失と比較して大きいので、Ａｇ層３４の厚みを光の侵入長である１０ｎｍ以上にすることによって、すべての光をＡｇ層３４で反射させて保護電極５０まで透過しないようにすることが好ましい。光吸収損失が比較的小さい金属を保護電極５０として用いる場合には、この保護電極５０が反射膜の効果をも併せ持つことになるため、Ａｇ層３４の厚さは１０ｎｍ以上でなくてもよい。
保護電極５０は、電極３０の全体を覆ってもよいし、一部のみを覆ってもよい。保護電極５０は金属であるため、保護電極５０によって電極３０の全体を覆う場合でも、保護電極５０上にリード線（図示せず）をボンディングすれば、電極３０とリード線とが導通される。ただし、保護電極５０を構成する金属の抵抗が大きい場合には、保護電極５０の一部に開口を設け、電極３０におけるＡｇ層３４に直接リード線をボンディングすることが好ましい。
また、図９（ｂ）に示すように、電極３０を保護するために、誘電体（例えばＳｉＯ2やＳｉＮなど）からなる保護層５１を形成してもよい。このとき、電極３０の全体を保護層５１によって覆うと、電極３０と外部とを導通させることができないため、保護層５１の一部に開口５２を設け、電極３０におけるＡｇ層３４に直接リード線（図示せず）をボンディングする必要がある。ＳｉＯ2やＳｉＮなどの誘電体は屈折率が低い性質を有するため、保護層５１を形成した場合には、光の反射率をさらに高くすることができる。
図９（ａ）に示す保護電極５０または図９（ｂ）に示す保護層５１を形成することによって、マイグレーションしやすい性質を有するＡｇが拡散するのを防止することができる。また、Ａｇ層３４の表面を保護することによって、Ａｇ層３４が大気中の硫黄や酸素に接触しにくくなるため、Ａｇ層３４の硫化および酸化を防止することができる。なお、図９（ａ）、（ｂ）では、図３（ａ）に示す窒化物系半導体発光素子１００のうち、ＡｌdＧａeＮ層２６、Ｚｎ層３２およびＡｇ層３４以外の構成要素の図示を省略している。
なお、前述の保護電極５０または保護層５１の上に、配線用の金属（Ａｕ、ＡｕＳｎなど）を形成してもよい。
本実施形態では、ｐ型電極の材料として、Ｐｄよりも地球上に豊富に存在するＺｎを用いている。Ｚｎは、Ｍｇと比較して酸化されにくい性質を有し、Ｚｎ層は通常の蒸着法によって形成することができるという利点がある。また、ｍ面ＧａＮ層とＺｎ層との間の密着性は良好であることを確認した。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。
なお、本発明の実施形態と本質的に構成を異にするものであるが、関連する構造が特許文献１、２に開示されている。しかしながら、特許文献１及び２ともに、窒化ガリウム系半導体層の結晶面がｍ面であることの記載は一切無く、したがって、これらの文献の開示はｃ面の窒化ガリウム系半導体層の上に電極を形成した技術に関するものと考えられる。特に、特許文献１は、ｐ型ＧａＮ層の上に薄膜金属層を堆積した後にＡｇ合金層を堆積する構成を開示しているが、薄膜金属層に用いる金属として開示されているのは、Ｐｔ、Ｃｏ、Ｎｉ、Ｐｄのみである。これらは仕事関数の大きい金属であり、特許文献１では、仕事関数の大きい金属をｐ型電極として用いることが好ましいという技術常識に基づいてこれらの金属が使用されていると考えられる。ｍ面ＧａＮのｐ型電極の場合には、前述したように、単に仕事関数の大きい金属（Ｐｄ、Ｎｉ、Ｐｔ等）を用いても、これらの電極とｍ面ＧａＮとはオーミックコンタクトを形成しないことが本願発明者によって確認されている。一方、特許文献２は、Ａｇ、Ａｇ−Ｎｉ合金，Ａｇ−Ｐｄ合金，Ａｇ−Ｒｈ合金、Ａｇ−Ｐｔ合金からなる電極構造を開示している。特許文献２の電極構造では、仕事関数の大きい金属とＡｇとの合金が形成されており、この発想も技術常識に基づくものである。
本発明に係る上記の発光素子は、そのまま光源として使用されても良い。しかし、本発明に係る発光素子は、波長変換のための蛍光物質を備える樹脂などと組み合わせれば、波長帯域の拡大した光源（例えば白色光源）として好適に使用され得る。
図１０は、このような白色光源の一例を示す模式図である。図１０の光源は、図３（ａ）に示す構成を有する窒化物系半導体発光素子１００と、この窒化物系半導体発光素子１００から放射された光の波長を、より長い波長に変換する蛍光体（例えばＹＡＧ：Ｙｔｔｒｉｕｍ Ａｌｕｍｎｉｎｕｍ
Ｇａｒｎｅｔ）が分散された樹脂層２００とを備えている。窒化物系半導体発光素子１００は、表面に配線パターンが形成された支持部材２２０上に搭載されており、支持部材２２０上には窒化物系半導体発光素子１００を取り囲むように反射部材２４０が配置されている。樹脂層２００は、窒化物系半導体発光素子１００を覆うように形成されている。
図１０に示す窒化物系半導体発光素子１００において、Ｚｎ／Ａｇ電極である電極３０は、半導体積層構造２０よりも支持部材２２０側に配置されている。半導体積層構造２０における活性層２４において発生した光は、活性層２４から放射状に出射する。活性層２４から出射した光のうち光取り出し面１１を通過した光や反射部材２４０で反射された光は、樹脂層２００中を進んで窒化物系半導体発光素子１００の外部に取り出される。このとき、光の一部は樹脂層２００に含まれる蛍光体によってより長波長の光に変換される。一方、活性層２４から出射した光のうち電極３０に向かって進む光は、電極３０におけるＡｇ層で反射される。このとき、Ａｇは光に対して高い反射率を有するため、Ａｇ層に入射した光の多くがＡｇ層によって吸収されずに反射される。Ａｇ層で反射された光は、半導体積層構造２０および樹脂層２００中を進んで外部に取り出される。その結果、白色光源から取り出される光は増加する。このように、本実施形態では、外部量子効率を高めることができる。
なお、本発明におけるコンタクト構造は、Ｚｎ層と接触するｐ型半導体領域がＧａＮ系半導体、すなわちＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体からなる場合に前述の優れた効果を発揮する。このようなコンタクト抵抗低減の効果は、当然に、ＬＥＤ以外の発光素子（半導体レーザ）や、発光素子以外のデバイス（例えばトランジスタや受光素子）においても得ることが可能である。Ａｇ層による光の反射効果を利用しないとしても、Ｚｎ／Ａｇ電極を用いることにより、ｍ面ＧａＮに対してコンタクト抵抗の大幅な低減を得ることができる。
実際のｍ面半導体層の表面（主面）は、ｍ面に対して完全に平行な面である必要は無く、ｍ面から僅かな角度（０度より大きく±１°未満）で傾斜していても良い。表面がｍ面に対して完全に平行な表面を有する基板や半導体層を形成することは、製造技術の観点から困難である。このため、現在の製造技術によってｍ面基板やｍ面半導体層を形成した場合、現実の表面は理想的なｍ面から傾斜してしまう。傾斜の角度および方位は、製造工程によってばらつくため、表面の傾斜角度および傾斜方位を正確に制御することは難しい。なお、基板や半導体の表面（主面）をｍ面から１°以上の角度で傾斜させることを意図的に行う場合がある。以下に説明する実施形態における窒化ガリウム系化合物半導体発光素子は、ｍ面から１°以上の角度で傾斜した面を主面とするｐ型半導体領域を備えている。
[他の実施形態]
図１１は、本実施形態の窒化物系半導体発光素子１００ａを示す断面図である。ｍ面から１°以上の角度で傾斜した面を主面とするｐ型半導体領域を形成するため、本実施形態に係る窒化物系半導体発光素子１００ａは、ｍ面から１°以上の角度で傾斜した面を主面とするＧａＮ系基板１０ａを用いている。主面がｍ面から１°以上の角度で傾斜している基板は、一般に「オフ基板」と称される。オフ基板は、単結晶インゴットから基板をスライスし、基板の表面を研磨する工程で、意図的にｍ面から特定方位に傾斜した面を主面とするように作製され得る。このＧａＮ系基板１０ａ上に、半導体積層構造２０ａを形成する。図１１に示すＡｌuＧａvＩｎwＮ層２２ａ、活性層２４ａおよびＡｌdＧａeＮ層２６ａは主面がｍ面から１°以上の角度で傾斜している。これは傾斜した基板の主面上に、各種半導体層が積層されると、これらの半導体層の表面（主面）もｍ面から傾斜するからである。ＧａＮ系基板１０ａの代わりに、例えば、ｍ面から特定方向に傾斜した面を表面とするサファイア基板やＳｉＣ基板を用いてもよい。本実施形態の構成においては、半導体積層構造２０ａのうち、少なくとも電極３０ａと接触するｐ型半導体領域の表面がｍ面から１°以上の角度で傾斜していればよい。
次に、図１２〜図１６を参照しながら、本実施形態におけるｐ型半導体領域の傾斜について詳細を説明する。
図１２（ａ）は、ＧａＮ系化合物半導体の結晶構造（ウルツ鉱型結晶構造）を模式的に示す図であり、図２の結晶構造の向きを９０°回転させた構造を示している。ＧａＮ結晶のｃ面には、＋ｃ面および−ｃ面が存在する。＋ｃ面はＧａ原子が表面に現れた（０００１）面であり、「Ｇａ面」と称される。一方、−ｃ面はＮ（窒素）原子が表面に現れた（０００−１）面であり、「Ｎ面」と称される。＋ｃ面と−ｃ面とは平行な関係にあり、いずれも、ｍ面に対して垂直である。ｃ面は、極性を有するため、このように、ｃ面を＋ｃ面と−ｃ面に分けることができるが、非極性面であるａ面を、＋ａ面と−ａ面に区別する意義はない。
図１２（ａ）に示す＋ｃ軸方向は、−ｃ面から＋ｃ面に垂直に延びる方向である。一方、ａ軸方向は、図２の単位ベクトルａ2に対応し、ｍ面に平行な［−１２−１０］方向を向いている。図１２（ｂ）は、ｍ面の法線、＋ｃ軸方向、およびａ軸方向の相互関係を示す斜視図である。ｍ面の法線は、[１０−１０]方向に平行であり、図１２（ｂ）に示されるように、＋ｃ軸方向およびａ軸方向の両方に垂直である。
ＧａＮ系化合物半導体層の主面がｍ面から１°以上の角度で傾斜するということは、この半導体層の主面の法線がｍ面の法線から１°以上の角度で傾斜することを意味する。
次に、図１３を参照する。図１３（ａ）および（ｂ）は、それぞれ、ＧａＮ系化合物半導体層の主面およびｍ面の関係を示す断面図である。この図は、ｍ面およびｃ面の両方に垂直な断面図である。図１３には、＋ｃ軸方向を示す矢印が示されている。図１３に示したように、ｍ面は＋ｃ軸方向に対して平行である。従って、ｍ面の法線ベクトルは、＋ｃ軸方向に対して垂直である。
図１３（ａ）および（ｂ）に示す例では、ＧａＮ系化合物半導体層における主面の法線ベクトルが、ｍ面の法線ベクトルからｃ軸方向に傾斜している。より詳細に述べれば、図１３（ａ）の例では、主面の法線ベクトルは＋ｃ面の側に傾斜しているが、図１３（ｂ）の例では、主面の法線ベクトルは−ｃ面の側に傾斜している。本明細書では、前者の場合におけるｍ面の法線べクトルに対する主面の法線ベクトルの傾斜角度（傾斜角度θ）を正の値にとり、後者の場合における傾斜角度θを負の値にとることにする。いずれの場合でも、「主面はｃ軸方向に傾斜している」といえる。
本実施形態では、ｐ型半導体領域の傾斜角度が１°以上５°以下の範囲、および、傾斜角度が−５°以上−１°以下の範囲にあるので、ｐ型半導体領域の傾斜角度が０°より大きく±１°未満の場合と同様に本発明の効果を奏することができる。以下、図１４を参照しながら、この理由を説明する。図１４（ａ）および（ｂ）は、それぞれ、図１３（ａ）および（ｂ）に対応する断面図であり、ｍ面からｃ軸方向に傾斜したｐ型半導体領域における主面の近傍領域を示している。傾斜角度θが５°以下の場合には、図１４（ａ）および（ｂ）に示すように、ｐ型半導体領域の主面に複数のステップが形成される。各ステップは、単原子層分の高さ（２．７Å）を有し、ほぼ等間隔（３０Å以上）で平行に並んでいる。このようなステップの配列により、全体としてｍ面から傾斜した主面が形成されるが、微視的には多数のｍ面領域が露出していると考えられる。
図１５は、ｍ面から−ｃ軸方向に１°傾斜したｐ型半導体領域の断面ＴＥＭ写真である。ｐ型半導体領域の表面には、ｍ面が明確に表出しており、傾斜は原子ステップによって形成されていることが確認される。主面がｍ面から傾斜したＧａＮ系化合物半導体層の表面がこのような構造となるのは、ｍ面がもともと結晶面として非常に安定だからである。同様の現象は、主面の法線ベクトルの傾斜方向が＋ｃ面および−ｃ面以外の面方位を向いていても生じると考えられる。主面の法線ベクトルが例えばａ軸方向に傾斜していても、傾斜角度が１°以上５°以下の範囲にあれば同様であると考えられる。
以上より、ｐ型窒化ガリウム系化合物半導体層の表面（主面）がｍ面から１°以上の角度で傾斜している場合であっても、ｐ型電極に接触する面は多数のｍ面領域が露出しているため、コンタクト抵抗は傾斜角に依存しないものと考えられる。
図１６は、ｍ面から−ｃ軸方向に０°、２°、または５°傾斜したｐ型半導体領域の上にＭｇ/Ｐｔ層の電極を形成し、そのコンタクト抵抗（Ω・ｃｍ2）を測定した結果を示すグラフである。グラフの縦軸は固有コンタクト抵抗、横軸は傾斜角度（ｍ面の法線とｐ型半導体領域における表面の法線とが形成する角度）θである。なお、この固有コンタクト抵抗は、電極を形成して熱処理を行った後の固有コンタクト抵抗の値である。図１６の結果から分かるように、傾斜角度θが５°以下であれば、コンタクト抵抗は、ほぼ一定の値となる。Ｚｎ／Ａｇ層の電極を用いた場合にも、ｍ面からの傾斜角度θが５°以下であれば、コンタクト抵抗は、ほぼ一定の値となると考えられる。
以上から、ｐ型半導体領域の表面の傾斜角度θが５°以下であれば、本発明の構成によりコンタクト抵抗は低減されると考えられる。
なお、傾斜角度θの絶対値が５°より大きくなると、ピエゾ電界によって内部量子効率が低下する。このため、ピエゾ電界が顕著に発生するのであれば、ｍ面成長により半導体発光素子を実現することの意義が小さくなる。したがって、本発明では、傾斜角度θの絶対値を５°以下に制限する。しかし、傾斜角度θを例えば５°に設定した場合でも、製造ばらつきにより、現実の傾斜角度θは５°から±１°程度ずれる可能性がある。このような製造ばらつきを完全に排除することは困難であり、また、この程度の微小な角度ずれは、本発明の効果を妨げるものでもない。
本発明によれば、主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であるｐ型半導体領域とｐ型電極との間のコンタクト抵抗を低減することができ、かつｐ型電極における光吸収損失を少なくすることができるため、発光ダイオード（ＬＥＤ）として特に好適に利用される。
１０、１０ａ 基板（ＧａＮ系基板）
１１ 光取り出し面
１２、１２ａ 基板の表面（ｍ面）
２０、２０ａ 半導体積層構造
２２、２２ａ ＡｌuＧａvＩｎwＮ層
２４、２４ａ 活性層
２６、２６ａ ＡｌdＧａeＮ層
３０、３０Ａ、３０Ｂ、３０Ｃ ｐ型電極
３２ Ｚｎ層
３４ Ａｇ層
４０、４０ａ ｎ型電極
４２、４２ａ 凹部
５０ 保護電極
５１ 保護層
５２ 開口
６１Ａ、６１Ｃ Ｚｎ-Ａｇ合金層
１００、１００a 窒化物系半導体発光素子
２００ 波長を変換する蛍光体が分散された樹脂層
２２０ 支持部材
２４０ 反射部材

Claims (30)

  1. ｐ型ＧａＮ系半導体領域を有する窒化物系半導体積層構造と、
    前記ｐ型ＧａＮ系半導体領域の主面上に形成された電極と
    を備え、
    前記ｐ型ＧａＮ系半導体領域における前記主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であり、
    前記電極は、前記ｐ型ＧａＮ系半導体領域の前記主面に接触したＺｎ層と、前記Ｚｎ層の上に形成されたＡｇ層とを含む、窒化物系半導体素子。
  2. 前記ｐ型ＧａＮ系半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成される、請求項１に記載の窒化物系半導体素子。
  3. 前記Ａｇ層は、Ａｇとは異なる金属からなる保護電極で覆われている、請求項１または２に記載の窒化物系半導体素子。
  4. 前記Ａｇ層は、誘電体からなる保護層で覆われている、請求項１、２または３に記載の窒化物系半導体素子。
  5. 前記窒化物系半導体積層構造は、
    ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０，ｂ≧０，ｃ≧０）を含む活性層を有し、前記活性層は光を発する、請求項１から４の何れか一つに記載の窒化物系半導体素子。
  6. 前記ｐ型ＧａＮ系半導体領域は、ｐ型コンタクト層である、請求項１から５の何れか一つに記載の窒化物系半導体素子。
  7. 前記Ｚｎ層の厚さは前記Ａｇ層の厚さ以下である、請求項１から６の何れか一つに記載の窒化物系半導体素子。
  8. 前記窒化物系半導体積層構造を支持する半導体基板を有している、請求項１から７の何れか一つに記載の窒化物系半導体素子。
  9. 前記Ｚｎ層中のＮ濃度はＧａ濃度よりも低い、請求項１から８の何れか一つに記載の窒化物系半導体素子。
  10. 前記ｐ型ＧａＮ系半導体領域はＧａＮである、請求項１から９の何れか一つに記載の窒化物系半導体素子。
  11. 前記Ｚｎ層および前記Ａｇ層の少なくとも一部が合金化している、請求項１から１０の何れか一つに記載の窒化物系半導体素子。
  12. 前記Ｚｎ層はアイランド状である請求項１から１１の何れか一つに記載の窒化物系半導体素子。
  13. 前記Ｚｎ層は、Ｚｎ-Ａｇ合金から形成されている、請求項１から１２に記載の窒化物系半導体素子。
  14. 窒化物系半導体発光素子と、
    前記窒化物系半導体発光素子から放射された光の波長を変換する蛍光物質を含む波長変換部と
    を備える光源であって、
    前記窒化物系半導体発光素子は、
    ｐ型ＧａＮ系半導体領域を有する窒化物系半導体積層構造と、
    前記ｐ型ＧａＮ系半導体領域の主面上に形成された電極と
    を備え、
    前記ｐ型ＧａＮ系半導体領域における前記主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であり、
    前記電極は、前記ｐ型ＧａＮ系半導体領域の前記主面に接触したＺｎ層と、前記Ｚｎ層の上に形成されたＡｇ層とを含む、光源。
  15. 前記ｐ型ＧａＮ系半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体からなる、請求項１４に記載の光源。
  16. 前記ｐ型ＧａＮ系半導体領域はＧａＮである、請求項１４または１５に記載の光源。
  17. 前記Ｚｎ層および前記Ａｇ層の少なくとも一部が合金化している、請求項１４、１５または１６に記載の光源。
  18. 基板を用意する工程（ａ）と、
    主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であるｐ型ＧａＮ系半導体領域を有する窒化物系半導体積層構造を前記基板上に形成する工程（ｂ）と、
    前記窒化物系半導体積層構造の前記ｐ型ＧａＮ系半導体領域の前記主面上に電極を形成する工程（ｃ）とを含み、
    前記工程（ｃ）は、
    前記ｐ型ＧａＮ系半導体領域の前記主面上に、Ｚｎ層を形成する工程と、前記Ｚｎ層の上にＡｇ層を形成する工程とを含む、窒化物系半導体素子の製造方法。
  19. 前記ｐ型ＧａＮ系半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体からなる、請求項１８に記載の窒化物系半導体素子の製造方法。
  20. 前記工程（ｃ）において、前記Ｚｎ層を加熱処理する工程を実行する、請求項１８または１９に記載の窒化物系半導体素子の製造方法。
  21. 前記加熱処理は、４００℃以上７００℃以下の温度で実行される、請求項２０に記載の窒化物系半導体素子の製造方法。
  22. 前記加熱処理は、５００℃以上６００℃以下の温度で実行される、請求項２１に記載の窒化物系半導体素子の製造方法。
  23. 前記工程（ｂ）を実行した後において、前記基板を除去する工程を含む、請求項１８から２２の何れか一つに記載の窒化物系半導体素子の製造方法。
  24. 前記ｐ型ＧａＮ系半導体領域はＧａＮである、請求項１８から２３の何れか一つに記載の窒化物系半導体素子の製造方法。
  25. 前記Ｚｎ層中のＮ濃度はＧａ濃度よりも低い、請求項１８から２４の何れか一つに記載の窒化物系半導体素子の製造方法。
  26. 前記Ｚｎ層および前記Ａｇ層の少なくとも一部が合金化している、請求項１８から２５の何れか一つに記載の窒化物系半導体素子の製造方法。
  27. ｐ型ＧａＮ系半導体領域を有する窒化物系半導体積層構造と、
    前記ｐ型ＧａＮ系半導体領域上に設けられた電極と
    を備え、
    前記ｐ型ＧａＮ系半導体領域における主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であり、
    前記電極は、前記ｐ型ＧａＮ系半導体領域の前記主面に接触した合金層のみから構成され、
    前記合金層は、ＺｎおよびＡｇから形成されている、窒化物系半導体素子。
  28. 前記ｐ型ＧａＮ系半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成される、請求項２７に記載の窒化物系半導体素子。
  29. 前記合金層は、前記ｐ型ＧａＮ系半導体領域の前記主面に接触するＺｎ層と、前記Ｚｎ層の上に位置するＡｇ層とを形成した後、熱処理を行うことにより形成された層である、請求項２７または２８に記載の窒化物系半導体素子。
  30. 前記合金層は、ＺｎとＡｇとの混合物または化合物を、前記ｐ型ＧａＮ系半導体領域の前記主面上に蒸着した後、加熱処理を行うことにより形成された層である、請求項２７、２８または２９に記載の窒化物系半導体素子。
JP2011526156A 2010-04-02 2011-03-25 窒化物系半導体素子およびその製造方法 Expired - Fee Related JP4820465B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011526156A JP4820465B1 (ja) 2010-04-02 2011-03-25 窒化物系半導体素子およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010085983 2010-04-02
JP2010085983 2010-04-02
JP2011526156A JP4820465B1 (ja) 2010-04-02 2011-03-25 窒化物系半導体素子およびその製造方法
PCT/JP2011/001764 WO2011125301A1 (ja) 2010-04-02 2011-03-25 窒化物系半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP4820465B1 true JP4820465B1 (ja) 2011-11-24
JPWO2011125301A1 JPWO2011125301A1 (ja) 2013-07-08

Family

ID=44762272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011526156A Expired - Fee Related JP4820465B1 (ja) 2010-04-02 2011-03-25 窒化物系半導体素子およびその製造方法

Country Status (5)

Country Link
US (1) US20120326161A1 (ja)
EP (1) EP2530747A4 (ja)
JP (1) JP4820465B1 (ja)
CN (1) CN102511086A (ja)
WO (1) WO2011125301A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130193443A1 (en) * 2011-12-09 2013-08-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
JP6462274B2 (ja) * 2014-08-21 2019-01-30 株式会社東芝 半導体発光素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180504A (ja) * 2005-12-26 2007-07-12 Samsung Electro Mech Co Ltd 垂直構造の窒化物半導体発光素子及びその製造方法
JP2008258503A (ja) * 2007-04-06 2008-10-23 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
JP2008277323A (ja) * 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd 半導体発光素子およびウエハ
JP4568380B1 (ja) * 2009-04-03 2010-10-27 パナソニック株式会社 窒化物系半導体素子およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3821128B2 (ja) 2001-07-12 2006-09-13 日亜化学工業株式会社 半導体素子
KR100624411B1 (ko) * 2003-08-25 2006-09-18 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
KR100624416B1 (ko) * 2003-12-23 2006-09-18 삼성전자주식회사 플립칩형 질화물계 발광소자 및 그 제조방법
JP2006024750A (ja) 2004-07-08 2006-01-26 Matsushita Electric Ind Co Ltd 発光素子
KR100631967B1 (ko) * 2005-02-25 2006-10-11 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
KR100755649B1 (ko) * 2006-04-05 2007-09-04 삼성전기주식회사 ＧａＮ계 반도체 발광소자 및 그 제조방법
JP2007294804A (ja) * 2006-04-27 2007-11-08 Matsushita Electric Ind Co Ltd 半導体発光素子およびウエハ
JP5604102B2 (ja) * 2006-06-21 2014-10-08 独立行政法人科学技術振興機構 安熱法による成長で作製された、窒素面またはＭ面ＧａＮ基板を用いた光電子デバイスと電子デバイス
WO2008047907A1 (fr) * 2006-10-20 2008-04-24 Panasonic Electric Works Co., Ltd. Substrat de saphir, élément luminescent à semi-conducteur nitrure utilisant le substrat de saphir, et procédé destiné à fabriquer l'élément luminescent à semi-conducteur nitrure
EP2176878A4 (en) * 2007-08-08 2010-11-17 Univ California PLANAR NON-POLAR PLAN M GROUP III NITRIDE FILMS THAT ARE GROWN ON CUTTING ANGLE SUBSTRATES
WO2010052810A1 (ja) 2008-11-06 2010-05-14 パナソニック株式会社 窒化物系半導体素子およびその製造方法
WO2011086620A1 (ja) * 2010-01-18 2011-07-21 パナソニック株式会社 窒化物系半導体素子およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180504A (ja) * 2005-12-26 2007-07-12 Samsung Electro Mech Co Ltd 垂直構造の窒化物半導体発光素子及びその製造方法
JP2008258503A (ja) * 2007-04-06 2008-10-23 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
JP2008277323A (ja) * 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd 半導体発光素子およびウエハ
JP4568380B1 (ja) * 2009-04-03 2010-10-27 パナソニック株式会社 窒化物系半導体素子およびその製造方法

Also Published As

Publication number Publication date
US20120326161A1 (en) 2012-12-27
EP2530747A1 (en) 2012-12-05
CN102511086A (zh) 2012-06-20
JPWO2011125301A1 (ja) 2013-07-08
WO2011125301A1 (ja) 2011-10-13
EP2530747A4 (en) 2013-09-04

Similar Documents

Publication Publication Date Title
JP4568379B1 (ja) 窒化物系半導体素子およびその製造方法
JP4568380B1 (ja) 窒化物系半導体素子およびその製造方法
US8890175B2 (en) Nitride-based semiconductor element and method for fabricating the same
JP5776021B2 (ja) 窒化物系半導体素子及び光源
JP4659926B2 (ja) 窒化物系半導体素子およびその製造方法
JP4909448B2 (ja) 窒化物系半導体素子およびその製造方法
JP4843123B2 (ja) 窒化物系半導体素子およびその製造方法
WO2011135866A1 (ja) 窒化物系半導体素子およびその製造方法
JP4820465B1 (ja) 窒化物系半導体素子およびその製造方法
JP5547279B2 (ja) 窒化物系半導体素子およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4820465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees