WO2010027016A1 - 窒化物半導体発光素子および半導体発光素子 - Google Patents

窒化物半導体発光素子および半導体発光素子 Download PDF

Info

Publication number
WO2010027016A1
WO2010027016A1 PCT/JP2009/065408 JP2009065408W WO2010027016A1 WO 2010027016 A1 WO2010027016 A1 WO 2010027016A1 JP 2009065408 W JP2009065408 W JP 2009065408W WO 2010027016 A1 WO2010027016 A1 WO 2010027016A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride semiconductor
type
electrode
semiconductor light
Prior art date
Application number
PCT/JP2009/065408
Other languages
English (en)
French (fr)
Inventor
剛 神川
パブロ バッカロ
茂稔 伊藤
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008228741A external-priority patent/JP2010062460A/ja
Priority claimed from JP2008248530A external-priority patent/JP2010080741A/ja
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN200980134707.9A priority Critical patent/CN102144342B/zh
Priority to US13/062,460 priority patent/US20110220871A1/en
Publication of WO2010027016A1 publication Critical patent/WO2010027016A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Definitions

  • the present invention relates to a nitride semiconductor light emitting device, and more particularly to a nitride semiconductor light emitting device capable of reducing a drive voltage by allowing a tunnel current to flow satisfactorily.
  • the present invention also relates to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device having improved light emission efficiency by utilizing the surface plasmon effect.
  • Non-Patent Document 1 (IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL.8, NO.4, JULY / AUGUST 2002, pp.739-743), etc., describes nitride semiconductor light-emitting elements using nitride semiconductors.
  • a nitride semiconductor light emitting diode device using a tunnel junction is disclosed.
  • FIG. 11 is a schematic cross-sectional view of a nitride semiconductor light-emitting diode element using a conventional tunnel junction described in Non-Patent Document 1.
  • a nitride semiconductor light emitting diode element on a sapphire substrate 1101, a GaN buffer layer 1102, a Si-doped n-type GaN layer 1103 (layer thickness: 3 ⁇ m), an InGaN layer (layer thickness: 2 nm), and a GaN layer (layer thickness: 8 nm) and an active layer 1104 having an MQW made of a laminate in which six periods are alternately laminated, an Mg-doped p-type GaN layer 1105 (layer thickness: 50 nm), an Mg-highly doped p + -type GaN layer 1106 (layer thickness: 10 nm) ), A Si-doped n + -type GaN layer 1107 (layer thickness: 10 nm) and a Si-doped n-type Ga
  • the first n-electrode 1109 is formed on the Si-doped n-type GaN layer 1108, and the second n-electrode 1110 is formed on the Si-doped n-type GaN layer 1108.
  • a tunnel junction is formed by a pn junction between the Mg highly doped p + -type GaN layer 1106 and the Si highly doped n + -type GaN layer 1107.
  • the current is spread in the plane in the Si-doped n-type GaN layer 1108, and the Mg-highly doped p + -type GaN layer 1106, the Si-highly doped n + -type GaN layer 1107, A current is passed between the Mg-doped p-type GaN layer 1105 and the Si-doped n-type GaN layer 1108 using this tunnel junction.
  • FIG. 18 shows a nitride semiconductor light-emitting diode element using surface plasmons disclosed in Patent Document 1 (Japanese Patent Laid-Open No. 2005-108982).
  • Patent Document 1 Japanese Patent Laid-Open No. 2005-108982.
  • Multiple quantum well active layer 1804 including a GaN layer and a GaInN layer, a non-doped GaN protective layer 1805 (layer thickness: about 10 nm), a p-type AlGaN cladding layer 1806 (layer thickness: about 0.15 ⁇ m), and a p-type GaInN contact A layer 1807 (layer thickness: about 0.3 ⁇ m) is formed in this order.
  • a Pd first electrode layer 1808 (layer thickness: about 1 nm), an Ag second electrode layer 1809 (layer thickness: about 2 nm), and an Au protective layer 1810 (layer thickness: about 1 nm)
  • a plurality of island-shaped electrodes for p-type having a three-layer structure including the same is formed. These island-shaped p-type electrodes are periodically arranged in a two-dimensional manner. Each p-type electrode has a circular planar shape.
  • an n-type electrode 1811 is formed on the lower surface of the substrate 1801.
  • the surface plasmon frequency of Ag corresponds to the vicinity of the 430 nm band of the light wavelength, and the surface plasmon can be excited by light of a slightly longer wavelength blue region.
  • p-type electrodes are arranged at a predetermined period, and light in the blue region emitted from the multiple quantum well active layer 1804 is transmitted to the Ag second electrode layer 1809. As a result, surface plasmons are excited on the surface side of the Ag second electrode layer 1809 to obtain a surface plasmon effect.
  • the Pd first electrode layer 1808 included in the p-type electrode is provided in order to obtain good ohmic contact with the p-type GaInN contact layer 1807. This is because the Ag second electrode layer 1809 cannot obtain good ohmic contact with the p-type GaInN contact layer 1807.
  • the Pd first electrode layer 1808 is formed extremely thin on the surface side of the Ag second electrode layer 1809 so as not to inhibit excitation of surface plasmons.
  • Non-Patent Document 2 (Applied Physics Letters, Vol. 87, 071102 (2005)), in a nitride semiconductor light-emitting diode element, by arranging the semiconductor-Ag interface in the near field of the active layer, surface plasmon and A technique for effectively performing coupling with light is disclosed. That is, this technique produces an effect by setting the thickness of the semiconductor layer between the active layer and the Ag layer to a very thin 10 nm. In Non-Patent Document 2, it is reported that an improvement in spontaneous emission rate was actually observed in light emission from the active layer by optical pumping.
  • the Si-doped n-type GaN layer 1108 can be relatively easily manufactured because it can be doped with n-type impurities up to a carrier density of about 3 ⁇ 10 19 cm ⁇ 3. Can do.
  • the Mg highly doped p + -type GaN layer 1106 with good crystallinity cannot be formed, so the Mg highly doped p + -type GaN layer 1106 and the Si highly doped n
  • the depletion layer spreads to about 40 nm at the interface with the + -type GaN layer 1107, tunnel current does not flow well, and resistance is increased.
  • the light emission efficiency enhancement effect due to the effective surface plasmon effect has not been obtained yet. This is because it is practically difficult to sufficiently combine the surface plasmon on the surface side of the Ag second electrode layer 1809 and the light emitted from the multiple quantum well active layer 1804. That is, in the nitride semiconductor light emitting diode element disclosed in Patent Document 1, an extremely thin Pd first electrode layer 1808 is disposed between the Ag second electrode layer 1809 and the p-type GaInN contact layer 1807. This is because light from the multiple quantum well active layer 1804 is absorbed by the Pd first electrode layer 1808, and excitation of surface plasmons on the surface side of the Ag second electrode layer 1809 is reduced.
  • Non-Patent Document 2 discloses a technique for setting the thickness of the semiconductor layer between the active layer and the Ag layer to 10 nm in order to dispose the Ag layer in the near field of the active layer. Even when the technique disclosed in Non-Patent Document 2 is applied to the nitride semiconductor light-emitting diode device disclosed in Patent Document 1, it is difficult to emit light in the multiple quantum well active layer 1804 by current injection.
  • the first reason is that when the Ag second electrode layer 1809 and the p-type GaInN contact layer 1807 are in direct contact as in Non-Patent Document 2, good ohmic contact cannot be obtained.
  • the p-type GaInN contact layer 1807 has an extremely thin thickness of about 10 nm, the carrier concentration of the p-type GaInN contact layer 1807 having such a thin thickness cannot be increased, and holes for light emission are formed. This is because the multiple quantum well active layer 1804 cannot be sufficiently supplied.
  • an object of the present invention is to provide a nitride semiconductor light emitting device capable of reducing a driving voltage by allowing a tunnel current to flow satisfactorily.
  • an object of the present invention is to provide a semiconductor light emitting device having improved luminous efficiency by utilizing the surface plasmon effect.
  • the present invention relates to an n-type nitride semiconductor layer, a nitride semiconductor layer provided on the n-type nitride semiconductor layer, a p-type nitride semiconductor layer provided on the nitride semiconductor layer, and a p-type nitride
  • the present invention also provides an n-type nitride semiconductor layer, a nitride semiconductor layer having a polar surface at least partially provided on the n-type nitride semiconductor layer, and a p-type provided on the nitride semiconductor layer.
  • a nitride semiconductor light emitting device including a nitride semiconductor layer and an active layer provided on the p-type nitride semiconductor layer.
  • the nitride semiconductor layer preferably contains aluminum.
  • the nitride semiconductor layer is preferably Al x Ga 1-x N (0 ⁇ x ⁇ 1).
  • the first electrode that includes the second n-type nitride semiconductor layer provided on the active layer and is in contact with the n-type nitride semiconductor layer is an anode electrode
  • the second electrode in contact with the n-type nitride semiconductor layer 2 is preferably a cathode electrode.
  • the thickness of the nitride semiconductor layer is preferably 0.5 nm or more and 30 nm or less.
  • the active layer has a well layer made of a group III nitride semiconductor containing In, and the In composition ratio in the well layer is 0.15 or more and 0.4 or less. Preferably there is.
  • the active layer has a well layer made of a group III nitride semiconductor containing In, and the In composition ratio in the well layer is 0.2 or more and 0.4 or less. Preferably there is.
  • the In composition ratio is the ratio of the number of In atoms to the total number of group III element atoms constituting the group III nitride semiconductor ((In atom number) / (total number of group III element atoms)). ).
  • the present invention also includes a substrate, a first lower layer including an n-type semiconductor provided on the substrate, a second lower layer including a p-type semiconductor provided on the first lower layer, and a second lower layer.
  • An active layer provided thereon, an upper layer including an n-type semiconductor provided on the active layer, a first n-type electrode provided in contact with the substrate or the first lower layer, and an upper layer
  • the upper layer has a thickness of 40 nm or less, and the interface of the second n-type electrode in contact with the upper layer is light generated from the active layer. It is a semiconductor light-emitting device containing a metal whose surface plasmon can be excited by.
  • the metal whose surface plasmon can be excited by light generated from the active layer preferably contains either Ag, Au, or Al as a main component.
  • the first n-type electrode may be an anode electrode
  • the second n-type electrode may be a cathode electrode.
  • the semiconductor light emitting device of the present invention may be a nitride semiconductor light emitting device.
  • the semiconductor light emitting device of the present invention further includes an intermediate layer between the first lower layer and the second lower layer, and the intermediate layer is caused by a difference in lattice constant between the first lower layer and the second lower layer. It is preferable to include tensile strain.
  • the substrate may be an n-type conductive substrate, and the first n-type electrode is preferably provided in contact with the n-type conductive substrate.
  • a nitride semiconductor light emitting device capable of reducing the drive voltage by flowing a tunnel current satisfactorily.
  • FIG. 3 is a schematic cross-sectional view of a nitride semiconductor light-emitting diode element according to Example 1.
  • FIG. 3 is a theoretical calculation result of a band energy diagram in the vicinity of an AlN intermediate layer of the nitride semiconductor light-emitting diode element of Example 1.
  • FIG. 4 is a theoretical calculation result of a band energy diagram in the vicinity of the AlN intermediate layer when the thickness of the AlN intermediate layer of the nitride semiconductor light-emitting diode element of Example 1 is changed.
  • FIG. 6 is a schematic cross-sectional view of a nitride semiconductor laser element of Example 3.
  • FIG. It is typical sectional drawing of the nitride semiconductor light-emitting diode element of a comparative example. It is a typical top view when the nitride semiconductor light emitting diode element of a comparative example is seen from upper direction. It is typical sectional drawing of the tunnel junction layer vicinity of the nitride semiconductor light-emitting diode element of a comparative example. It is the theoretical calculation result of the band energy diagram of the tunnel junction layer vicinity of the nitride semiconductor light emitting diode element of the comparative example.
  • FIG. 6 is a schematic cross-sectional view of a nitride semiconductor laser element of Example 4.
  • FIG. (A) And (b) is a typical top view of an example of the resist pattern used for preparation of the nitride semiconductor laser element of Example 4, respectively.
  • It is typical sectional drawing of the nitride semiconductor light-emitting device which is another example of the semiconductor light-emitting device of this invention.
  • It is typical sectional drawing of the nitride semiconductor light-emitting device which is another example of the nitride semiconductor light-emitting device of this invention.
  • FIG. 6 is a schematic cross-sectional view of a nitride semiconductor light-emitting diode element according to Example 5.
  • FIG. 6 is a schematic cross-sectional view of a nitride semiconductor light-emitting diode element according to Example 7.
  • FIG. It is a typical sectional view of the conventional nitride semiconductor light emitting diode element using the surface polariton effect.
  • FIG. 1 shows a schematic cross-sectional view of an example (nitride semiconductor light-emitting diode element) of the nitride semiconductor light-emitting element of the present invention.
  • the nitride semiconductor light emitting device having the configuration shown in FIG. 1 includes a substrate 101, a first n-type nitride semiconductor layer 102 formed on the substrate 101, and a first n-type nitride semiconductor layer 102.
  • a semiconductor layer 104 and an active layer 105 formed on the p-type nitride semiconductor layer 104 are included.
  • a first n-electrode 107 is formed on the surface of the first n-type nitride semiconductor layer 102.
  • a second n-type nitride semiconductor layer 106 is formed on the active layer 105, and a second n-electrode 108 is formed on the second n-type nitride semiconductor layer 106.
  • the first n-electrode 107 is an anode electrode, and a positive bias voltage is applied from the outside.
  • the second electrode 108 is a cathode electrode, and a negative bias voltage is applied from the outside.
  • a forward bias voltage is applied to the pn junction including the p-type nitride semiconductor layer 104 and the second n-type nitride semiconductor layer 106 on both sides of the active layer 105. Is applied to emit light.
  • the nitride semiconductor layer 103 which will be described in detail below, is provided between the first n-type nitride semiconductor layer 102 and the p-type nitride semiconductor layer 104, thereby efficiently A current can be passed through the pn junction.
  • a hexagonal crystal substrate such as a sapphire substrate, a nitride semiconductor substrate, or a silicon carbide substrate is used as the substrate 101, and the first n-type is formed on the C-plane ( ⁇ 0001 ⁇ plane) of the substrate 101, for example.
  • the nitride semiconductor layer 102, the nitride semiconductor layer 103, and the p-type nitride semiconductor layer 104 are sequentially epitaxially grown by, for example, the MOCVD (Metal Organic Chemical Vapor Deposition) method, Al x Ga 1-x N (0 ⁇
  • the surface of the nitride semiconductor layer 103 made of a nitride semiconductor crystal represented by the formula x ⁇ 1) is a C plane.
  • the nitride semiconductor layer 103 made of a nitride semiconductor crystal represented by the formula of Al x Ga 1-x N (0 ⁇ x ⁇ 1) having such a C plane has a lattice caused by, for example, lattice mismatch.
  • the C-plane of the nitride semiconductor layer 103 is on the + C-axis side and ⁇ C-axis side.
  • the nitride semiconductor layer 103 Since the nitride semiconductor layer 103 exhibits different properties on the shaft side, the nitride semiconductor layer 103 has a polar surface at the interface with other layers.
  • the interface with other layers is the interface between the first n-type nitride semiconductor layer 102 and the nitride semiconductor layer 103, and the nitride semiconductor layer 103 and the p-type nitride semiconductor. This is an interface with the layer 104.
  • the energy band of the nitride semiconductor layer 103 is bent, and the gap between the first n-type nitride semiconductor layer 102 and the p-type nitride semiconductor layer 104 is changed. Since the width of the depletion layer can be reduced, the tunnel current easily flows, and the driving voltage of the nitride semiconductor light emitting device is reduced as compared with the device using the conventional tunnel junction having the configuration shown in FIG. can do.
  • a hexagonal crystal substrate is used as the substrate 101, and the first n-type nitride is formed on a semipolar plane such as the R plane ( ⁇ 1-102 ⁇ plane) or ⁇ 11-22 ⁇ plane of the substrate 101, for example.
  • the semiconductor semiconductor layer 102, the nitride semiconductor layer 103, and the p-type nitride semiconductor layer 104 can also be epitaxially grown sequentially by, for example, the MOCVD method.
  • the surface of the nitride semiconductor layer 103 made of the nitride semiconductor crystal represented by the formula of Al x Ga 1-x N (0 ⁇ x ⁇ 1) is an R plane ( ⁇ 1-102 ⁇ plane) or ⁇ It becomes a semipolar plane such as an 11-22 ⁇ plane.
  • a lattice strain is generated in the nitride semiconductor layer 103 made of a semiconductor crystal due to, for example, lattice mismatch
  • spontaneous polarization due to a piezoelectric field is generated in the nitride semiconductor layer 103, and both sides of the nitride semiconductor layer 103 are formed.
  • the nitride semiconductor layer 103 also has a polar surface.
  • the nitride semiconductor layer 103 made of the nitride semiconductor crystal represented by the formula of Al x Ga 1-x N (0 ⁇ x ⁇ 1) is a semipolar plane, the nitride semiconductor layer 103 Since the energy band is bent and the width of the depletion layer between the first n-type nitride semiconductor layer 102 and the p-type nitride semiconductor layer 104 can be narrowed, a tunnel current easily flows.
  • the driving voltage of the nitride semiconductor light emitting device can be reduced as compared with the conventional device using the tunnel junction having the configuration as shown in FIG.
  • the nitride semiconductor layer 103 may have a polar surface having a predetermined off angle from the C plane or a polar surface having a predetermined off angle from the R plane.
  • a polar surface which has a predetermined off angle from said C surface the surface which has the inclination of 0 degree or more and less than 45 degrees with respect to C surface is mentioned, for example.
  • a polar surface which has a predetermined off angle from said R surface the surface which has the inclination of 0 degree or more and less than 45 degrees with respect to R surface is mentioned, for example.
  • the nitride semiconductor layer 103 may have a polar surface having a predetermined off angle from the m-plane which is a nonpolar surface or a polar surface having a predetermined off-angle from the A surface which is a nonpolar surface.
  • a polar surface which has a predetermined off angle from said m surface the surface which has the inclination larger than 0 degree and less than 45 degrees with respect to m surface is mentioned, for example.
  • a polar surface which has a predetermined off angle from said A surface the surface which has an inclination larger than 0 degree and less than 45 degrees with respect to A surface is mentioned, for example.
  • FIG. 2 shows a schematic cross-sectional view of another example (nitride semiconductor light-emitting diode element) of the nitride semiconductor light-emitting element of the present invention.
  • the nitride semiconductor light emitting device having the configuration shown in FIG. 2 uses a conductive hexagonal n-type nitride semiconductor substrate 201 and a first n-electrode 107 is formed on the back surface of the n-type nitride semiconductor substrate 201.
  • the nitride semiconductor light emitting device having the upper and lower electrode structures is characteristic.
  • the nitride semiconductor light emitting device having the configuration shown in FIG. 2 includes an n-type nitride semiconductor substrate 201 and Al x Ga 1-x N (0 ⁇ x ⁇ 1) formed on the n-type nitride semiconductor substrate 201.
  • Nitride semiconductor layer 103 made of a nitride semiconductor crystal represented by the formula: p-type nitride semiconductor layer 104 formed on nitride semiconductor layer 103, and an activity formed on p-type nitride semiconductor layer 104
  • a first n-electrode 107 is formed on the back surface of the n-type nitride semiconductor substrate 201, and a second n-type nitride semiconductor layer 106 formed on the active layer 105.
  • a second n electrode 108 is formed on the second n-type nitride semiconductor layer 106.
  • the nitride semiconductor layer 103 and the p-type nitride semiconductor layer 104 are formed on the C-plane ( ⁇ 0001 ⁇ plane) of the n-type nitride semiconductor substrate 201 by, for example, the MOCVD method.
  • the surface of the nitride semiconductor layer 103 made of a nitride semiconductor crystal represented by the formula of Al x Ga 1-x N (0 ⁇ x ⁇ 1) is a C plane.
  • the nitride semiconductor layer 103 made of the nitride semiconductor crystal represented by the formula of Al x Ga 1-x N (0 ⁇ x ⁇ 1) having such a C plane has a lattice caused by, for example, lattice mismatch.
  • the nitride semiconductor layer 103 has a polar surface for the same reason as described above.
  • the energy band is bent, and the width of the depletion layer between the n-type nitride semiconductor substrate 201 and the p-type nitride semiconductor layer 104 can be reduced.
  • a tunnel current easily flows. Therefore, also in the nitride semiconductor light emitting device having the configuration shown in FIG. 2, the driving voltage of the nitride semiconductor light emitting device can be reduced as compared with the device using the conventional tunnel junction having the configuration shown in FIG. it can.
  • the nitride semiconductor layer 103 and the p-type nitride semiconductor layer 104 are formed on a semipolar plane such as the R plane ( ⁇ 1-102 ⁇ plane) or ⁇ 11-22 ⁇ plane of the n-type nitride semiconductor substrate 201, for example. Sequential epitaxial growth can also be performed by MOCVD or the like. In this case, a nitride semiconductor layer made of a nitride semiconductor crystal represented by the formula of Al x Ga 1-x N (0 ⁇ x ⁇ 1) is used as described above.
  • the surface of 103 is a semipolar plane such as an R plane ( ⁇ 1-102 ⁇ plane) or a ⁇ 11-22 ⁇ plane.
  • the nitride semiconductor layer 103 made of the nitride semiconductor crystal represented by the formula of Al x Ga 1-x N (0 ⁇ x ⁇ 1) having a semipolar surface is caused by, for example, lattice mismatching.
  • lattice strain occurs, spontaneous polarization due to a piezoelectric field occurs in the nitride semiconductor layer 103, and thus the semipolar planes on both surfaces of the nitride semiconductor layer 103 exhibit different properties, and the nitride semiconductor layer 103 has a polar surface.
  • the nitride semiconductor layer 103 When the nitride semiconductor layer 103 has a polar plane, the nitride semiconductor layer 103 is bent in an energy band, and a depletion layer between the n-type nitride semiconductor substrate 201 and the p-type nitride semiconductor layer 104 is formed. As a result, the tunnel current can easily flow. Therefore, also in this case, the driving voltage of the nitride semiconductor light emitting device can be reduced as compared with the device using the conventional tunnel junction having the configuration shown in FIG.
  • a substrate made of a hexagonal semiconductor crystal such as a sapphire substrate, a nitride semiconductor substrate, or a silicon carbide substrate can be used as described above.
  • a nitride semiconductor substrate is used as the substrate 101, the lattice constant difference from the nitride semiconductor layer formed on the substrate 101 is small, so that a nitride semiconductor layer with good crystallinity can be obtained. Because.
  • a substrate made of a semiconductor crystal can be used.
  • a substrate formed by doping a group III nitride semiconductor crystal represented by the formula with an n-type impurity can be used.
  • Al represents aluminum
  • In represents indium
  • Ga gallium
  • x0 represents the Al composition ratio
  • y0 represents the In composition ratio
  • z0 represents the Ga composition ratio.
  • silicon and / or germanium can be used as the n-type impurity.
  • the substrate 101 made of the nitride semiconductor substrate and the n-type nitride semiconductor substrate 201 each contain about 10 atomic% or less of nitrogen atoms within the range in which hexagonal crystals are maintained, as (arsenic) and P (phosphorus). Alternatively, it may be substituted with an atom such as Sb (antimony).
  • a single layer or a plurality of layers formed by doping a group III nitride semiconductor crystal with an n-type impurity can be used.
  • Al represents aluminum
  • In represents indium
  • Ga gallium
  • x1 represents an Al composition ratio
  • y1 represents an In composition ratio
  • z1 represents a Ga composition ratio.
  • n-type impurity for example, silicon and / or germanium can be used. From the viewpoint of imparting a polar surface to the nitride semiconductor layer 103, it is preferable to use a material different from that of the nitride semiconductor layer 103 as the first n-type nitride semiconductor layer 102.
  • a buffer layer and a thin non-doped layer are provided between the first n-type nitride semiconductor layer 102 and the substrate 101 and between the nitride semiconductor layer 103 and the n-type nitride semiconductor substrate 201.
  • a buffer layer and a thin non-doped layer are provided between the first n-type nitride semiconductor layer 102 and the substrate 101 and between the nitride semiconductor layer 103 and the n-type nitride semiconductor substrate 201.
  • a buffer layer and a thin non-doped layer for example, 0.5 ⁇ m
  • One or more other layers such as a non-doped layer having the following thickness may or may not be included.
  • the nitride semiconductor layer 103 is a group III nitride semiconductor crystal represented by the formula of Al x Ga 1-x N (0 ⁇ x ⁇ 1) and having a polar face.
  • Al represents aluminum
  • Ga represents gallium
  • x represents an Al composition ratio
  • (1-x) represents a Ga composition ratio.
  • the nitride semiconductor layer 103 may be n-type, p-type, or non-doped.
  • the thickness t of the nitride semiconductor layer 103 is preferably not less than 0.5 nm and not more than 30 nm.
  • the thickness t of the nitride semiconductor layer 103 is 0.5 nm or more, the tendency that the nitride semiconductor layer 103 can be made to be a layer having a uniform thickness in the plane increases, and when the thickness t is 30 nm or less. Tends to not deteriorate the crystallinity of the nitride semiconductor layer 103 due to generation of cracks due to lattice strain in the nitride semiconductor layer 103.
  • one or more other layers may be included between the nitride semiconductor layer 103 and the first n-type nitride semiconductor layer 102, but from the viewpoint of reducing the width of the depletion layer, the nitride layer
  • the metal semiconductor layer 103 and the first n-type nitride semiconductor layer 102 are preferably in contact with each other.
  • a conventionally known p-type nitride semiconductor can be used as the p-type nitride semiconductor layer 104.
  • a conventionally known p-type nitride semiconductor can be used.
  • Al represents aluminum
  • In represents indium
  • Ga gallium
  • x2 represents an Al composition ratio
  • y2 represents an In composition ratio
  • z2 represents a Ga composition ratio.
  • a p-type impurity magnesium and / or zinc etc. can be used, for example.
  • magnesium and / or zinc etc. can be used, for example.
  • One or more other layers may be included between the p-type nitride semiconductor layer 104 and the nitride semiconductor layer 103. From the viewpoint of reducing the width of the depletion layer, the p-type nitride is also included.
  • the semiconductor layer 104 and the nitride semiconductor layer 103 are preferably in contact with each other.
  • a conventionally known nitride semiconductor can be used as the active layer 105.
  • a conventionally known nitride semiconductor can be used.
  • a layer or a plurality of layers can be used.
  • the active layer 105 may have a conventionally known single quantum well (SQW) structure or multiple quantum well (MQW) structure.
  • SQL single quantum well
  • MQW multiple quantum well
  • one or more other layers may or may not be included between the active layer 105 and the p-type nitride semiconductor layer 104.
  • Al represents aluminum
  • In represents indium
  • Ga gallium
  • x4 represents the Al composition ratio
  • y4 represents the In composition ratio
  • z4 represents the Ga composition ratio.
  • the n-type impurity for example, silicon and / or germanium can be used.
  • one or more other layers may or may not be included between the second n-type nitride semiconductor layer 106 and the active layer 105.
  • first n-electrode 107 for example, a conventionally known metal that can make ohmic contact with the first n-type nitride semiconductor layer 102 can be used.
  • second n-electrode 108 for example, a conventionally known metal that can make ohmic contact with the second n-type nitride semiconductor layer 106 can be used.
  • the first n-electrode 107 and the second n-electrode 108 may be made of the same metal or different metals.
  • the second n-type nitride semiconductor layer 106 is formed after the active layer 105 is formed. Even when the oxide semiconductor layer 106 is formed, since the second n-type nitride semiconductor layer 106 is an n-type nitride semiconductor layer, the second n-type nitride semiconductor layer 106 has high resistance and remarkable crystallinity. Deterioration can be suppressed. In addition, since the second n-type nitride semiconductor layer 106 can be formed at a low temperature, thermal damage to the active layer 105 can be reduced.
  • a group III nitride semiconductor crystal containing In has a considerably lower decomposition temperature than a group III nitride semiconductor crystal containing no In.
  • In-free nitride semiconductor crystals such as GaN, AlN and mixed crystals thereof are relatively stable at a high temperature of about 1000 ° C., while InN decomposes even at a low temperature of about 600 to 700 ° C. Therefore, for example, a group III nitride semiconductor crystal containing In represented by the formula In y Ga 1-y N depends on the In composition ratio y, but generally the crystallinity deteriorates at temperatures exceeding 1000 ° C. .
  • the In composition ratio y of the group III nitride semiconductor crystal containing In represented by the formula In y Ga 1-y N is set to 0.15.
  • the composition needs to be as high as about 0.4, but in such a case, the tendency of the crystallinity to deteriorate with respect to the temperature of the nitride semiconductor crystal containing In is further increased.
  • a p-type nitride such as an Mg-doped p-type GaN layer 1105 is formed. It is necessary to form the semiconductor layer at a high temperature exceeding 1000 ° C.
  • the In composition ratio of InGaN constituting the active layer 1104 is 0.15 or more, particularly 0.2 or more, a p-type nitride semiconductor layer such as the Mg-doped p-type GaN layer 1105 is formed at a low temperature. Although necessary, the resistance of the p-type nitride semiconductor layer is increased and the crystallinity is deteriorated, and the drive voltage is increased.
  • the second n-type nitride semiconductor layer 106 is formed after forming the active layer 105, and it is necessary to form the p-type nitride semiconductor layer. Therefore, for example, when the active layer 105 has a group III nitride semiconductor layer containing In, in the configuration in which the In composition ratio is 0.15 or more, particularly in the configuration in which the In composition ratio is 0.2 or more, A configuration in which the second n-type nitride semiconductor layer 106 is formed after the active layer 105 is formed and no p-type nitride semiconductor layer is formed as shown in FIGS. 1 and 2 is considered effective.
  • the upper limit of the In composition ratio of the active layer 105 is not particularly limited. However, if the In composition ratio of the active layer 105 exceeds 0.4, the light emission efficiency may be reduced.
  • the In composition ratio is preferably 0.4 or less.
  • the structure of the nitride semiconductor light emitting diode element has been mainly described as the nitride semiconductor light emitting element of the present invention. Needless to say, the above structure can be applied to a nitride semiconductor laser element or the like.
  • FIG. 14 is a schematic cross-sectional view of a nitride semiconductor light emitting device (nitride semiconductor light emitting diode device) which is an example of the semiconductor light emitting device of the present invention.
  • the nitride semiconductor light emitting device includes a substrate 1401, a nitride semiconductor first lower layer 1402 formed on the substrate 1401, a nitride semiconductor intermediate layer 1403 formed on the first lower layer 1402, an intermediate A second lower layer 1404 of nitride semiconductor formed on the layer 1403; an active layer 1405 of nitride semiconductor formed on the second lower layer 1404; and an upper portion of the nitride semiconductor formed on the active layer 1405 Layer 1406.
  • a first n-type electrode 1407 is formed so as to be in contact with a partially exposed surface of the first lower layer 1402, and a second n-type electrode is formed so as to be in contact with the surface of the upper layer 1406. 1408 is formed.
  • the first lower layer 1402 includes one or more nitride semiconductor layers and has n-type conductivity as a whole.
  • having n-type conductivity as a whole mainly includes n-type conductivity layers, and even if a layer such as a thin non-doped layer is disposed in the middle or at the end, electrons as a whole are mainly present. It shows that it has the property to conduct.
  • the second lower layer 1404 includes one or a plurality of nitride semiconductor layers and has p-type conductivity as a whole.
  • having p-type conductivity as a whole mainly includes a p-type conductivity layer, and even if a layer such as a thin non-doped layer is arranged in the middle or at the end, holes as a whole are mainly formed. It shows that it has the property to conduct.
  • the upper layer 1406 includes one or more nitride semiconductor layers and has n-type conductivity as a whole.
  • the first n-type electrode 1407 is used as an anode electrode
  • the second n-type electrode 1408 is used as a cathode electrode. That is, when the nitride semiconductor light emitting device having the configuration shown in FIG. 14 is driven, a positive voltage is applied to the first n-type electrode 1407 from the outside, and a negative voltage is applied to the second n-type electrode 1408. Is done. Therefore, the current path from the positive voltage to the negative voltage is from the first n-type electrode 1407 to the first lower layer 1402 having the n-type conductivity as a whole, the intermediate layer 1403 and the first having the p-type conductivity as a whole. (2) A path is formed from the lower layer 1404, the active layer 1405, and the upper layer 1406 to the second n-type electrode 1408.
  • the p-type conductive second lower layer 1404 and the n-type conductive upper layer 1406 as a whole sandwiching the active layer 1405, A forward bias is applied to the pn junction, and light is emitted by driving a normal nitride semiconductor light emitting diode element.
  • the thickness and the doping amount of the second p-type conductive lower layer 1404 as a whole can be appropriately selected regardless of the coupling between the surface plasmon and the light. Therefore, the second lower layer 1404 can be doped with a p-type impurity at a sufficiently high concentration, and sufficient holes can be supplied to the active layer 1405 when the nitride semiconductor light emitting device is driven.
  • the thickness of the n-type conductive upper layer 1406 is limited to a thickness of at least 40 nm or less due to the coupling between the surface plasmon of the second n-type electrode 1408 and the light from the active layer 1405. There is a need. However, doping of the n-type impurity in the nitride semiconductor of the upper layer 1406 is easier than in the case of p-type impurity doping.
  • a p-type impurity (usually Mg) needs to be doped with an excessive amount of impurity to obtain a desired carrier (hole) concentration, and Mg diffuses to other layers. Therefore, it is difficult to generate sufficient carriers only in a very thin layer having a thickness of 40 nm or less.
  • Mg diffuses (or is added) into the active layer of the nitride semiconductor light emitting device, there is a problem that the quality of the active layer is degraded.
  • carriers generated in the n-type conductive upper layer 1406 as a whole having a very thin thickness of 40 nm or less are electrons, and there is a problem as in the case of a p-type conductive layer in which the carriers become holes. It is hard to occur.
  • n-type impurities usually Si
  • carriers electrons
  • the luminous efficiency is improved by adding Si to the active layer.
  • the active layer means from the lowest well layer to the uppermost well layer when it has a multiple quantum well structure, and when it has a single quantum well structure. It means only the well layer.
  • the p-type conductive second lower layer 1404 and the n-type conductive first lower layer 1402 as a whole sandwiching the intermediate layer 1403 A reverse bias is applied to the additional pn junction.
  • a normal pn junction is used, it is difficult for current to flow in the reverse bias direction.
  • the additional pn junction sandwiching the intermediate layer 1403 has a special configuration as exemplified later.
  • the second n-type electrode 1408 has at least a surface (interface) in contact with the upper layer 1406 made of Ag (Ag interface).
  • the upper layer 1406 is set to a thickness of 40 nm or less.
  • the semiconductor-Ag interface can be disposed in the near field of the active layer 1405, the light from the active layer 1405 is easily combined with the surface plasmon at the Ag interface of the second n-type electrode 1408 to emit light. Efficiency can be improved.
  • the thickness of the upper layer 1406 is preferably 20 nm or less, and typically about 10 nm.
  • the nitride semiconductor light emitting device having the configuration shown in FIG. 14 as described above, when current is injected into the nitride semiconductor light emitting device and the nitride semiconductor light emitting device is driven, holes and electrons are generated in the active layer 1405. It can be injected efficiently. Accordingly, a sufficient amount of light can be emitted from the active layer 1405, and surface plasmon polariton (SPP) in which the light from the active layer 1405 is combined with the surface plasmon is introduced to the Ag interface of the second n-type electrode 1408. Can be generated. Therefore, in the nitride semiconductor light emitting device having the configuration shown in FIG. 14, SPP can be efficiently generated by current injection, and the spontaneous emission rate is increased in light emission from the active layer 1405 as in Non-Patent Document 2. Since this can be realized, high luminous efficiency can be obtained.
  • SPP surface plasmon polariton
  • the Ag interface of the second n-type electrode 1408 in contact with the upper layer 1406 of the n-type nitride semiconductor is usually not homogeneous and microscopically includes grain boundaries or has minute irregularities. There are many cases. Therefore, the SPP generated as described above is modulated and converted into light again while propagating along the Ag interface of the second n-type electrode 1408, and the light is extracted outside. In consideration of this phenomenon, irregularities and patterns may be artificially provided on the Ag interface of the second n-type electrode 1408.
  • the Ag interface of the second n-type electrode 1408 can form a good ohmic contact with the upper layer 1406 of the n-type nitride semiconductor, it is possible to inject carriers into the active layer 1405 satisfactorily. This is an improvement over the prior art.
  • the following can be considered. That is, since SPP generated by light emission from the active layer is related to the surface plasmon frequency of the metal, Ag (wavelength of light corresponding to the surface plasmon frequency: about 440 nm) was used at the interface of the electrode in contact with the semiconductor. In this case, it is particularly effective for an active layer that emits light in the blue region (wavelength 440 to 500 nm), and for an active layer that emits light on a slightly longer wavelength side (wavelength 500 to 600 nm). The improvement effect of luminous efficiency can be expected.
  • the active layer emitting light in the deep ultraviolet region (wavelength 230 nm to 300 nm) is used. It is particularly effective, and it can be expected that the luminous efficiency can be improved even for an active layer that emits light having a slightly longer wavelength (wavelength of 300 to 400 nm).
  • the active layer emitting light in the green to red region (wavelength 540 to 600 nm) is used.
  • it is particularly effective, and it can be expected that the light emission efficiency is improved even for an active layer that emits light on a slightly longer wavelength side (wavelength 600 to 700 nm).
  • Al and Au can form good ohmic contact with the n-type nitride semiconductor, respectively, as in the case of Ag described above, carriers are good in the active layer when driving the nitride semiconductor light-emitting diode device. Can be injected.
  • Ag, Al, and Au are not limited to nitride semiconductors, and generally can form good ohmic contact with an n-type layer of a compound semiconductor. Therefore, Ag, Al, and Au are useful as electrode materials for semiconductor light emitting devices in general using compound semiconductors other than nitride semiconductors in addition to nitride semiconductor light emitting devices using nitride semiconductors.
  • the material of the second n-type electrode 1408 of the nitride semiconductor light emitting device having the configuration shown in FIG. 14 at least an Ag alloy (Ag atom concentration in the Ag alloy is 50 atomic% or more) can be used. Conceivable.
  • the material of the second n-type electrode 1408 of the nitride semiconductor light emitting device having the configuration shown in FIG. 14 is an Al alloy (the Al atom concentration in the Al alloy is 50 atomic% or more) and an Au alloy (the Au atom concentration in the Au alloy is 50 atomic% or more) can also be used.
  • electrode materials that can excite surface plasmons include surface plasmon vibration corresponding to the wavelength of light emitted from the active layer. A material having a number can be appropriately selected and used.
  • nitride semiconductor light emitting device having the configuration shown in FIG. 14, a hexagonal semiconductor crystal substrate such as a sapphire substrate, a nitride semiconductor substrate, or a silicon carbide substrate is used as the substrate 1401, and the C plane ( ⁇ 0001 ⁇ plane) is used.
  • the first lower layer 1402, the intermediate layer 1403, and the second lower layer 1404 are sequentially epitaxially grown by MOCVD (Metal Organic Chemical Vapor Deposition) method or the like, the epitaxially grown first lower layer 1402, intermediate layer 1403, The respective surfaces of the second lower layer 1404 are also C-planes. Such a C-plane orientation is most common in nitride semiconductor light emitting devices.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • the intermediate layer 1403 has a lower interface and an upper interface that are polar surfaces having different polarities. become.
  • the lower interface of the intermediate layer 1403 is a surface in contact with the n-type conductive first lower layer 1402
  • the upper interface of the intermediate layer 1403 is a surface in contact with the p-type conductive second lower layer 1404.
  • the intermediate layer 1403 having a polar surface is subjected to tensile stress due to a difference in lattice constant between the first lower layer 1402 and the second lower layer 1404 and has tensile strain
  • the intermediate layer 1403 The energy band is bent, and the width of the depletion layer between the first lower layer 1402 and the second lower layer 1404 can be reduced.
  • a tunnel current is likely to flow in an additional pn junction to which a reverse bias is applied between the first lower layer 1402 and the second lower layer 1404, and the nitride semiconductor is compared with a configuration not including the intermediate layer 1403.
  • the driving voltage of the light emitting element can be reduced.
  • the intermediate layer 1403 is formed of AlN or high Al concentration AlGaN
  • the intermediate layer is formed as described above.
  • 1403 can have a polar surface and a tensile strain. This is because in AlGaN, the lattice constant decreases as the Al concentration increases.
  • a hexagonal semiconductor crystal substrate is used as the substrate 1401, and the first lower layer 1402 and the intermediate layer are formed on a semipolar plane such as the R plane ( ⁇ 1-102 ⁇ plane) or ⁇ 11-22 ⁇ plane of the substrate 1401.
  • 1403 and the second lower layer 1404 may be sequentially epitaxially grown by MOCVD or the like.
  • the surface of the intermediate layer 1403 is also a semipolar surface such as an R plane ( ⁇ 1-102 ⁇ plane) or a ⁇ 11-22 ⁇ plane.
  • the surface of the substrate 1401 may be a surface having an off angle with respect to the C plane or the R plane.
  • Examples of the surface of the substrate 1401 in this case include a surface having an inclination of 0 ° to less than 45 ° with respect to the C plane, or a surface having an inclination of 0 ° to less than 45 ° with respect to the R plane.
  • the surface of the substrate 1401 may be a surface having an off angle with respect to a nonpolar surface of the M surface ( ⁇ 10-10 ⁇ surface) or the A surface ( ⁇ 11-20 ⁇ surface).
  • the surface of the substrate 1401 in this case is, for example, a surface having an inclination of greater than 0 ° and less than 45 ° with respect to the M plane, or a surface having an inclination of greater than 0 ° and less than 45 ° with respect to the A plane. Is mentioned.
  • the nitride is the same as when the surface of the substrate 1401 is the C-plane.
  • the driving voltage of the semiconductor light emitting element can be reduced.
  • the first lower layer 1402 and the second lower layer 1404 are joined without providing the intermediate layer 1403, and the n-type impurity concentration of the first lower layer 1402 is preferably 1 ⁇ 10 18 to 1 ⁇ at least in the vicinity of the junction.
  • the p-type impurity concentration of the second lower layer 1404 is preferably 1 ⁇ 10 19 to 1 ⁇ 10 20 / cm in the range of 3, and more preferably can have a structure that is in the range of 3 ⁇ 10 19 ⁇ 3 ⁇ 10 20 / cm 3.
  • the vicinity of the junction means a range from the junction interface that can promote a tunnel current by doping to about 50 nm.
  • a synergistic effect may be obtained by providing the intermediate layer 1403 having the above-described composition, and only the effect of high concentration doping is provided without providing or providing an intermediate layer having a composition different from the above-described composition. Can also be used.
  • FIG. 15 is a schematic cross-sectional view of a nitride semiconductor light emitting device (nitride semiconductor light emitting diode device) which is another example of the semiconductor light emitting device of the present invention.
  • a nitride semiconductor light emitting device having the configuration shown in FIG. 15
  • an n-type substrate 1501 made of an n-type conductive hexagonal nitride semiconductor is used, and a first n-type electrode 1507 is formed on the back surface of the n-type substrate 1501.
  • the nitride semiconductor light emitting device having the upper and lower electrode structure is characterized.
  • the 15 includes an n-type substrate 1501, a first lower layer 1502 formed on the n-type substrate 1501, and an intermediate layer 1503 formed on the first lower layer 1502.
  • a second lower layer 1504 formed on the intermediate layer 1503, an active layer 1505 formed on the second lower layer 1504, and an upper layer 1506 formed on the active layer 1505.
  • the first n-type electrode 1507 is formed in contact with the back surface of the n-type substrate 1501
  • the second n-type electrode 1508 is formed in contact with the surface of the upper layer 1506. ing.
  • the current path from the positive voltage to the negative voltage is from the first n-type electrode 1507 to the n-type substrate 1501 and the first lower portion having n-type conductivity as a whole.
  • a layer 1502, an intermediate layer 1503, a second lower layer 1504 having p-type conductivity as a whole, an active layer 1505, and an upper layer 1506, and the second n-type electrode 1508 are sequentially formed.
  • the semiconductor light emitting device of the present invention is a nitride semiconductor light emitting device having a structure as shown in FIGS. 14 and 15 in which a nitride semiconductor layer is laminated on a substrate
  • the substrates 1401 and 1501 are used.
  • a hexagonal semiconductor crystal substrate such as a sapphire substrate, a nitride semiconductor substrate, or a silicon carbide substrate can be used.
  • the difference in lattice constant between the substrates 1401 and 1501 and the nitride semiconductor layer stacked thereon is reduced. Since the difference in physical properties between the substrates 1401 and 1501 and the nitride semiconductor layer can be reduced, good crystallinity tends to be obtained in the nitride semiconductor layer.
  • the substrate can be used.
  • n-type impurities Si and / or Ge can be used, and group VI elements such as O and Se can also be used.
  • the active layers 1405 and 1505 can be configured to have a conventionally known single quantum well (SQW) structure or multiple quantum well (MQW) structure, for example.
  • SQL single quantum well
  • MQW multiple quantum well
  • the well-known metal etc. which can be used can be used.
  • the upper layers 1406 and 1506 can be formed after forming the active layers 1405 and 1505, but the upper layers 1406 and 1506 are formed at a low temperature.
  • the upper layers 1406 and 1506 are n-type nitride semiconductor layers, it is possible to prevent the upper layers 1406 and 1506 from increasing in resistance and remarkably deteriorating in crystallinity. Further, when the upper layers 1406 and 1506 are formed at a low temperature, the thermal damage received by the active layers 1405 and 1505 can be reduced.
  • a group III nitride semiconductor crystal containing In has a considerably lower decomposition temperature than a group III nitride semiconductor crystal containing no In.
  • In-free nitride semiconductor crystals such as GaN, AlN and mixed crystals thereof are relatively stable at a high temperature of about 1000 ° C., while InN decomposes even at a low temperature of about 600 to 700 ° C. Therefore, for example, a group III nitride semiconductor crystal containing In represented by the formula In y Ga 1-y N depends on the In composition ratio y, but generally the crystallinity deteriorates at temperatures exceeding 1000 ° C. .
  • the In composition of the group III nitride semiconductor crystal containing In represented by the formula In y Ga 1 -yN
  • the ratio y needs to be a high composition of about 0.15 to 0.4. In such a case, the tendency of the crystallinity to deteriorate with respect to the temperature of the nitride semiconductor crystal containing In is further increased.
  • FIG. 3 is a schematic cross-sectional view of the nitride semiconductor light-emitting diode element of Example 1 which is an example of the nitride semiconductor light-emitting element of the present invention.
  • the nitride semiconductor light-emitting diode device of Example 1 has a first n-type GaN layer 302 having a thickness of 5 ⁇ m, an AlN intermediate layer 303 having a thickness of 2.5 nm, a thickness on a sapphire substrate 301 having a thickness of 400 ⁇ m.
  • P-type GaN layer 304 having a thickness of 0.3 ⁇ m, p-type Al 0.1 Ga 0.9 N carrier blocking layer 309 having a thickness of 10 nm, multi-quantum well active layer 305 having a thickness of 0.168 ⁇ m, and a second n having a thickness of 0.3 ⁇ m.
  • the first n-type GaN layer 306 is stacked in this order.
  • a first n-electrode 307 is formed on the first n-type GaN layer 302, and a second n-type GaN layer 306 is formed on the second n-type GaN layer 306.
  • N electrode 308 is formed.
  • the multiple quantum well active layer 305 has a 60 nm thick non-doped GaN layer, a 8 nm thick non-doped In 0.02 Ga 0.98 N barrier layer, and a 4 nm thick layer from the p-type Al 0.1 Ga 0.9 N carrier blocking layer 309 side. It has a configuration in which a non-doped In 0.2 Ga 0.8 N well layer is alternately stacked in four cycles and a non-doped GaN layer having a thickness of 60 nm is stacked in this order.
  • the first n-electrode 307 is formed so as to be in contact with the first n-type GaN layer 302. From the first n-type GaN layer 302 side, a hafnium film (thickness 30 nm), an aluminum film ( A thickness of 200 nm), a molybdenum film (thickness of 30 nm), a platinum film (thickness of 50 nm), and a gold film (thickness of 200 nm) are stacked in this order.
  • the second n-electrode 308 has the same structure as the first n-electrode 307.
  • the nitride semiconductor light emitting diode element of Example 1 having the above-described configuration is manufactured as follows.
  • the first n-type GaN layer 302 and the AlN intermediate layer 303 are formed on the (0001) plane, which is the C plane of the sapphire substrate 301 having a diameter of 2 inches and having a thickness of 400 ⁇ m, by using an MOCVD deposition apparatus.
  • the p-type GaN layer 304, the p-type Al 0.1 Ga 0.9 N carrier block layer 309, the multiple quantum well active layer 305, and the second n-type GaN layer 306 are epitaxially grown in this order by the MOCVD method.
  • ammonia is used as the nitrogen source
  • TMG trimethylgallium
  • TMI trimethylindium
  • TMA trimethylaluminum
  • p-type impurities Cp2Mg (biscyclopentadienyl magnesium) is used as the magnesium source
  • silane is used as the silicon source of the n-type impurity.
  • the carrier density of the first n-type GaN layer 302 and the second n-type GaN layer 306 is about 1 ⁇ 10 18 cm ⁇ 3 .
  • the carrier density of the p-type GaN layer 304 is about 4 ⁇ 10 17 cm ⁇ 3 .
  • the AlN intermediate layer 303 is not intentionally doped with p-type impurities and n-type impurities.
  • the first n-type GaN layer 302 is formed with the temperature of the sapphire substrate 301 being 1125 ° C., and the AlN intermediate layer 303, the p-type GaN layer 304, and the p-type Al 0.1 Ga 0.9 N carrier block layer 309 are also continued.
  • the temperature of 301 is formed at 1125 ° C.
  • the temperature of the sapphire substrate 301 is lowered to 750 ° C. to form the multiple quantum well active layer 305, and the temperature of the sapphire substrate 301 is raised to 850 ° C. to form the second n-type GaN layer 306. Thereafter, the temperature of the sapphire substrate 301 is lowered to room temperature.
  • the second n-type GaN layer 306 is formed after the multiple quantum well active layer 305 is formed and the temperature of the sapphire substrate 301 is lowered to about 850 ° C.
  • the second n-type GaN layer 306 is Since the n-type nitride semiconductor layer is used, the second n-type GaN layer 306 can be prevented from having high resistance and significant deterioration in crystallinity.
  • the second n-type GaN layer 306 can be formed at a lower temperature than the conventional configuration shown in FIG. 11 in which a p-type nitride semiconductor layer is formed on the multiple quantum well active layer 305, multiple Thermal damage to the quantum well active layer 305 can be reduced.
  • a second n-electrode 308 is formed on the second n-type GaN layer 306 by EB (Electron Beam) evaporation.
  • the patterning of the second n-electrode 308 is performed as follows. First, after forming a photoresist on the entire surface of the second n-type GaN layer 306, an opening is formed in the shape of the second n-electrode 308 in the photoresist using a general photolithography technique and an etching technique. .
  • a second n electrode 308 is formed by EB vapor deposition so as to cover the entire surface of the photoresist, and then the photoresist is removed by lift-off, whereby the second n electrode 308 patterned into a predetermined shape is formed. Is formed on the second n-type GaN layer 306.
  • a mask for vapor phase etching is formed on the second n-type GaN layer 306, and the first n-type GaN layer 302 is halfway in the thickness direction using an ICP (Inductively Coupled Plasma) etching method. Etching is performed.
  • ICP Inductively Coupled Plasma
  • a first n-electrode 307 is formed on the exposed surface of the first n-type GaN layer 302 using EB vapor deposition and sputtering.
  • the patterning of the first n-electrode 307 is performed in the same manner as the patterning of the second n-electrode 308.
  • the thickness of the sapphire substrate 301 after forming the first n-electrode 307 is reduced to about 100 ⁇ m by general grinding and polishing, and then scribed with a diamond needle to form a square shape having a side of 350 ⁇ m.
  • the nitride semiconductor light-emitting diode element of Example 1 is obtained by dividing into chips having a surface.
  • the p-type nitride semiconductor layer doped with magnesium does not exhibit p-type conductivity unless it is formed at a high temperature of 1000 ° C. or higher, but the n-type nitride semiconductor layer doped with silicon has a low temperature of less than 1000 ° C. Even so, it exhibits n-type electrical conduction. Therefore, the second n-type GaN layer 306 can be formed by optimizing the formation conditions even at a low temperature of about 800 ° C.
  • nitride semiconductor light emitting diode device of Example 1 a positive voltage is applied to the first n-electrode 307 and a negative voltage is applied to the second n-electrode 308, so that the first n-electrode 307 is positive.
  • the second n-electrode 308 becomes a negative electrode (cathode electrode).
  • light is emitted from the multiple quantum well active layer 305 by applying a voltage to the nitride semiconductor light-emitting diode device of Example 1.
  • a nitride semiconductor light-emitting diode element having the configuration shown in the schematic cross-sectional view of FIG. 7 is manufactured.
  • the upper portion of the first n-type GaN layer 302 has a thickness of 10 nm.
  • 702 has the same configuration as that of the nitride semiconductor light emitting diode element of Example 1 except that a tunnel junction layer 703 having a tunnel junction formed by bonding them is formed.
  • the driving voltage when driven by injecting a current of 20 mA is 4.6V.
  • the drive voltage when driving by injecting a current of 20 mA into the nitride semiconductor light emitting diode element of the comparative example is about 7.5V. Therefore, the nitride semiconductor light-emitting diode element of Example 1 can reduce the driving voltage when driven by injecting a current of 20 mA, by about 3 V, compared with the nitride semiconductor light-emitting diode element of the comparative example.
  • the nitride semiconductor light emitting diode element of Example 1 when the light emission pattern of the nitride semiconductor light emitting diode element of Example 1 and the nitride semiconductor light emitting diode element of the comparative example was observed with an optical microscope, the nitride semiconductor light emitting diode element of the comparative example is shown in FIG. Thus, it can be seen that the region 801 having a high light emission intensity and the region 802 having a low light emission intensity are mixed, the light emission intensity unevenness is large, and the current injection is not uniform.
  • the light emission intensity of the region 801 having a high light emission intensity and the region 802 having a low light emission intensity differed by about 8 times, but the nitride semiconductor light emitting diode element of Example 1 In FIG. 5, the light emission intensity is suppressed to about three times between the region where the light emission intensity is high and the region where the light emission intensity is low.
  • FIG. 4 shows a theoretical calculation result of a band energy diagram in the vicinity of the AlN intermediate layer 303 of the nitride semiconductor light emitting diode element of Example 1
  • FIG. 10 shows a vicinity of the tunnel junction layer 703 of the nitride semiconductor light emitting diode element of the comparative example. The theoretical calculation result of the band energy diagram of is shown.
  • the horizontal axis indicates the position (nm) in the thickness direction
  • the vertical axis indicates the band energy (eV) and the carrier density (cm ⁇ 3 ).
  • the position of 50 (nm) on the horizontal axis in FIG. 4 indicates the position of the interface between the AlN intermediate layer 303 and the p-type GaN layer 304.
  • FIG. 10 indicates the position of the interface between the first n-type GaN layer 302 and the silicon highly doped layer 701, and the numerical value on the horizontal axis of FIG. The process proceeds toward the first n-type GaN layer 302, and proceeds toward the p-type GaN layer 304 as the numerical value on the horizontal axis in FIG. 10 decreases.
  • the band energy 401 of the conduction band and the band energy 405 of the valence band are joined so that their Fermi energies 402 coincide with each other, and the carrier density 403 of the p-type impurity is shown.
  • a region where the carrier density between the region and the region where the carrier density 404 of the n-type impurity is not shown is a depletion layer in which no carrier exists, and the width of the depletion layer is indicated by z. As the depletion layer has a smaller width z, a tunnel current easily flows.
  • the width z of the depletion layer in FIGS. 4 and 10 is approximately 2.5 nm, whereas the comparative example In the nitride semiconductor light emitting diode device, the width z of the depletion layer is about 30 nm.
  • the width of the depletion layer of the nitride semiconductor light-emitting diode element of Example 1 is about 1/10 of that of the nitride semiconductor light-emitting diode element of Comparative Example, thereby the nitride semiconductor light-emitting diode element of Example 1 In this case, it is considered that a good tunnel current flows and the driving voltage is reduced.
  • the lattice constant of AlN constituting the AlN intermediate layer 303 is greater than the lattice constant of GaN constituting the first n-type GaN layer 302 and the p-type GaN layer 304. Is also getting smaller. Therefore, in the AlN intermediate layer 303, lattice distortion due to lattice mismatch occurs due to this lattice constant difference, spontaneous polarization due to the piezoelectric field occurs along the C-axis direction, and the C plane of the AlN intermediate layer 303 becomes The AlN intermediate layer 303 has a polar surface because it exhibits different properties on the + C axis side and the ⁇ C axis side. In the AlN intermediate layer 303 having a polar surface, it is considered that the band is bent, and thus the width of the depletion layer can be reduced.
  • FIG. 5 shows a theoretical calculation result of a band energy diagram in the vicinity of the AlN intermediate layer 303 when the thickness of the AlN intermediate layer 303 of the nitride semiconductor light emitting diode element of Example 1 is changed to 4 nm.
  • the width z of the depletion layer is about 4 nm, which is about 1/7 of the width of the depletion layer of the nitride semiconductor light emitting diode element of the comparative example. Therefore, it can be seen that even when the thickness of the AlN intermediate layer 303 is changed to 4 nm, the effect of the present invention that a good tunnel current flows and the drive voltage is reduced can be obtained.
  • the other description in FIG. 5 is the same as the description in FIG.
  • the same effects as in the present embodiment are not limited to the case where the intermediate layer 303 is made of AlN, but can also be obtained when the intermediate layer 303 is made of Al x Ga 1-x N (0 ⁇ x ⁇ 1).
  • the first n-type GaN layer 302 is formed after forming the GaN buffer layer on the (0001) plane which is the C plane of the sapphire substrate 301 by setting the temperature of the sapphire substrate 301 to about 500 ° C. The same effect as the embodiment can be obtained.
  • an n-type nitride semiconductor substrate is used instead of the sapphire substrate 301, an intermediate layer 303 is directly formed on the polar surface or semipolar surface of the n-type nitride semiconductor substrate, and a p-type GaN layer is formed on the intermediate layer 303. Even when 304 is formed and the structure is changed to the structure of the upper and lower electrodes as shown in FIG. 2, the same effect as the present embodiment can be obtained.
  • the same effect as described above can be obtained. Further, the In composition ratio of the well layer constituting the multiple quantum well active layer 305 is appropriately changed. Even when the emission wavelength is changed, the same effect as in this embodiment can be obtained.
  • the active layer is formed on the p-type nitride semiconductor layer.
  • the multi-quantum well active layer 305 has a non-doped GaN layer having a thickness of 60 nm, a non-doped In 0.02 Ga 0.98 N barrier layer having a thickness of 8 nm, and a non-doped In 0.2 having a thickness of 4 nm from the p-type Al 0.1 Ga 0.9 N carrier blocking layer 309 side.
  • Ga 0.8 N well layers are formed in this order.
  • the emission intensity may be reduced due to diffusion of Mg as a p-type dopant into the active layer. It is preferable to leave a space of 5 nm or more between the layer and the well layer of the active layer. Note that it is preferable to form a non-doped nitride semiconductor layer at the interval as in this embodiment.
  • Example 2 The nitride is the same as in Example 1 except that the composition of the intermediate layer 303 of the nitride semiconductor light-emitting diode element of Example 1 is changed to Al 0.3 Ga 0.7 N and the thickness of the intermediate layer 303 is changed to 20 nm. A semiconductor light emitting diode element is produced.
  • the nitride semiconductor light-emitting diode element of Example 2 manufactured in this way is also light-emitting intensity as compared with the nitride semiconductor light-emitting diode element of Comparative Example, similarly to the nitride semiconductor light-emitting diode element of Example 1 described above. Unevenness can be suppressed and driving voltage can also be reduced.
  • FIG. 6 is a schematic cross-sectional view of the nitride semiconductor laser device of Example 3 which is an example of the nitride semiconductor light emitting device of the present invention.
  • the first n-type Al 0.05 Ga 0.95 N clad layer 602 a having a thickness of 2.5 ⁇ m and the thickness of 0.2 ⁇ m are formed on the n-type GaN substrate 601 having a thickness of 400 ⁇ m.
  • first n-type GaN guide layer 602b 1 ⁇ m first n-type GaN guide layer 602b, 2.5 nm thick Al 0.8 Ga 0.2 N intermediate layer 603, 0.2 ⁇ m thick p-type GaN guide layer 604, 0.01 ⁇ m thick p-type Al 0.1 Ga 0.9 N carrier blocking layer 609, multiple quantum well active layer 605 having a thickness of 0.144 ⁇ m, second n-type GaN guide layer 606 b having a thickness of 0.2 ⁇ m, and second n-type Al 0.05 having a thickness of 0.6 ⁇ m
  • a Ga 0.95 N clad layer 606a is stacked in this order.
  • a part of the second n-type Al 0.05 Ga 0.95 N clad layer 606a and a part of the second n-type GaN guide layer 606b are removed, respectively, so that a ridge stripe portion (ridge) extending in the cavity length direction is removed.
  • the stripe width of the stripe portion is 1.2 to 2.4 ⁇ m), and the side surface of the ridge stripe portion and the surface of the second n-type Al 0.05 Ga 0.95 N clad layer 606a are covered with an insulating film 611. Yes.
  • a first n-electrode 607 is formed on the back surface of the n-type GaN substrate 601, and a second n-electrode 608 is formed on the second n-type Al 0.05 Ga 0.95 N clad layer 606 a.
  • the multiple quantum well active layer 605 is formed by adjusting the mixed crystal ratio so that the wavelength of the laser light oscillated from the nitride semiconductor laser element of Example 3 is 500 nm.
  • a 60 nm thick non-doped GaN layer, a 8 nm thick non-doped In 0.02 Ga 0.98 N barrier layer, and a 4 nm thick non-doped In 0.2 Ga 0.8 N well layer alternately
  • the first n-electrode 607 is formed so as to be in contact with the n-type GaN substrate 601. From the n-type GaN substrate 601 side, a hafnium film (thickness 30 nm), an aluminum film (thickness 200 nm), molybdenum A film (thickness 30 nm), a platinum film (thickness 50 nm), and a gold film (thickness 200 nm) are stacked in this order.
  • the second n-electrode 608 has the same structure as the first n-electrode 607.
  • the insulating film 611 has a structure in which a silicon oxide layer having a thickness of 200 nm and a titanium oxide layer having a thickness of 50 nm are stacked in this order.
  • the first n-type Al 0.05 Ga 0.95 N clad layer 602a, the first n-type GaN guide layer 602b, the second n-type Al 0.05 Ga 0.95 N clad layer 606a, and the second n-type GaN guide layer 606b are also provided.
  • Each carrier density is about 1 ⁇ 10 18 cm ⁇ 3 .
  • the carrier density of the p-type GaN guide layer 604 is about 4 ⁇ 10 17 cm ⁇ 3 .
  • the Al 0.8 Ga 0.2 N intermediate layer 603 is not intentionally doped with p-type impurities and n-type impurities.
  • the nitride semiconductor laser device of Example 3 having the above-described configuration is manufactured as follows.
  • the first n-type Al 0.05 Ga 0.95 N clad is formed on the (0001) plane, which is the C plane of the 400 ⁇ m-thick n-type GaN substrate 601 having a surface of 2 inches in diameter, using an MOCVD film forming apparatus.
  • the n-type GaN guide layer 606b and the second n-type Al 0.05 Ga 0.95 N clad layer 606a are epitaxially grown in this order by the MOCVD method.
  • ammonia is used as the nitrogen source
  • TMG is used as the gallium source
  • TMI is used as the indium source
  • TMA is used as the aluminum source
  • Cp2Mg is used as the magnesium source of the p-type impurity
  • n-type impurity is used.
  • Silane is used as a silicon source.
  • the temperature of the n-type GaN substrate 601 is set to 1125 ° C. from the first n-type Al 0.05 Ga 0.95 N cladding layer 602a to the non-doped GaN layer on the side close to the n-type GaN substrate 601 of the multiple quantum well active layer 605. Thereafter, the temperature of the n-type GaN substrate 601 is lowered to 750 ° C. to form the remaining part of the multiple quantum well active layer 605. Then, the temperature of the n-type GaN substrate 601 is raised to 850 ° C. to form the second n-type GaN guide layer 606b and the second n-type Al 0.05 Ga 0.95 N clad layer 606a. Thereafter, the temperature of the n-type GaN substrate 601 is lowered to room temperature.
  • the temperature of the n-type GaN substrate 601 is set to a low temperature of about 850 ° C., and the second n-type GaN guide layer 606b and the second n-type Al 0.05 Ga 0.95 N cladding.
  • the second n-type GaN guide layer 606b and the second n-type Al 0.05 Ga 0.95 N cladding layer 606a are each an n-type nitride semiconductor layer.
  • the resistance of the layer 606b and the second n-type Al 0.05 Ga 0.95 N cladding layer 606a can be increased and the deterioration of crystallinity can be suppressed.
  • the second n-type GaN guide layer 606b and the second n-type Al 0.05 are formed at a lower temperature than the conventional configuration shown in FIG. 11 in which the p-type nitride semiconductor layer is formed on the multiple quantum well active layer 605. Since the Ga 0.95 N cladding layer 606a can be formed, thermal damage to the multiple quantum well active layer 605 can be reduced.
  • a second n-electrode 608 is formed on the second n-type Al 0.05 Ga 0.95 N clad layer 606a by EB (Electron Beam) evaporation. Then, after forming a photoresist on the entire surface of the second n-electrode 608, an opening is provided in a region where the ridge stripe portion of the photoresist is not formed by using a general photolithography technique and an etching technique. Thereafter, etching is performed halfway in the thickness direction of the second n-type GaN guide layer 606b using an ICP etching method.
  • an insulating film 611 is formed on the entire surface of the photoresist by laminating a silicon oxide layer and a titanium oxide layer in this order using an EB vapor deposition method and a sputtering method. Thereafter, the photoresist is removed by lift-off, whereby a second n-electrode 608 is formed on the second n-type Al 0.05 Ga 0.95 N cladding layer 606a, and an insulating film 611 patterned into a predetermined shape is formed. It is formed.
  • a first n-electrode 607 is formed on the back surface of the n-type GaN substrate 601 using EB vapor deposition.
  • the thickness of the n-type GaN substrate 601 after forming the first n-electrode 607 is reduced to about 100 ⁇ m by general grinding and polishing, it is scribed with a diamond needle and cleaved into a bar shape. Then, an end face coating film made of a dielectric film represented by the formula of AlO a N 1-a (0 ⁇ a) is formed to a thickness of about 30 nm on the resonator end face exposed by this cleavage.
  • the reflectance at the resonator end face on the light emitting side is set to 10%, and the reflectance at the resonator end face on the light reflecting side is set to 90%.
  • the nitride semiconductor laser element of Example 3 is obtained.
  • the lower part of the p-type GaN guide layer 604 is formed as a magnesium highly doped layer having a thickness of 50 nm and a carrier density of 3 ⁇ 10 18 cm ⁇ 3, and a tunnel junction layer having a tunnel junction is formed.
  • a nitride semiconductor laser device of a comparative example having the same configuration as that of the nitride semiconductor laser device of Example 3 is manufactured except that described above.
  • the driving voltage when driven by injecting a current of 20 mA is 6.2V.
  • the drive voltage when driving by injecting a current of 20 mA into the nitride semiconductor laser element of the comparative example is about 9.0V. Therefore, the nitride semiconductor laser element of Example 3 can reduce the driving voltage when driven by injecting a current of 20 mA, compared with the nitride semiconductor laser element of the comparative example, by about 3V.
  • the n-type nitride such as the second n-type GaN guide layer 606b and the second n-type Al 0.05 Ga 0.95 N clad layer 606a is formed after the multiple quantum well active layer 605 is formed. Since only the semiconductor layer is formed and not the p-type nitride semiconductor layer, the structure of the nitride semiconductor laser device of Example 3 is such that the In composition ratio of the well layer in the multiple quantum well active layer 605 is 0.15. As mentioned above, it can be said that it is an excellent structure especially when it is 0.2 or more.
  • the ridge stripe portion is formed by the p-type nitride semiconductor layer having a high resistance, so that the drive voltage becomes high.
  • the ridge stripe portion is formed by the n-type nitride semiconductor layer having a lower resistance than the p-type nitride semiconductor layer. This is preferable in that the drive voltage can be kept low.
  • the conventional nitride semiconductor laser element it is necessary to form a p-electrode in contact with the p-type nitride semiconductor layer and an n-electrode in contact with the n-type nitride semiconductor layer.
  • the contact resistance between the electrode and the nitride semiconductor can be reduced as compared with the conventional nitride semiconductor laser element. .
  • the first n-electrode 607 and the second n-electrode 608 may be the same or different, but the same may be used. In such a case, since it is not necessary to change the forming conditions, the productivity is improved, and the same material can be used, so that the manufacturing cost can be reduced. Note that the first n-electrode 607 and the second n-electrode 608 can also have a structure such as a stacked body of a titanium layer and an aluminum layer.
  • an oxide film for example, a silicon oxide film
  • a dielectric film represented by the formula of AlO a N 1-a (0 ⁇ a).
  • the configuration of the multiple quantum well active layer 605 may be changed as appropriate, for example, to oscillate laser light having a wavelength of 380 nm to 550 nm.
  • an n-type AlGaN substrate, an n-type AlN substrate, an n-type InGaN substrate, or the like may be used instead of the n-type GaN substrate 601.
  • the nitride semiconductor laser element of Example 3 may be a broad area type nitride semiconductor laser element used for illumination or the like with the width of the ridge stripe portion being, for example, about 2 ⁇ m to 100 ⁇ m.
  • FIG. 12 is a schematic cross-sectional view of a nitride semiconductor laser device of Example 4, which is an example of the nitride semiconductor light emitting device of the present invention.
  • the nitride semiconductor laser device of Example 4 is a nitride semiconductor laser device of Example 3 in that a nitride semiconductor laser device is manufactured by forming an intermediate layer having a polar surface using a substrate having a nonpolar surface. This is different from a semiconductor laser device.
  • the nitride semiconductor laser device of Example 4 has a first n-type Al 0.05 Ga 0.95 N clad layer 1202a having a thickness of 2.5 ⁇ m and a thickness of 0.2 ⁇ m on the m-plane of an n-type GaN substrate 1201 having a thickness of 400 ⁇ m.
  • first n-type GaN guide layer 1202b 1 ⁇ m first n-type GaN guide layer 1202b, 2.5 nm thick AlN intermediate layer 1203, 0.2 ⁇ m thick p-type GaN guide layer 1204, 0.01 ⁇ m thick p-type Al 0.1 Ga 0.9 N carrier Block layer 1209, multiple quantum well active layer 1205 having a thickness of 0.144 ⁇ m, second n-type GaN guide layer 1206b having a thickness of 0.2 ⁇ m, and second n-type Al 0.05 Ga 0.95 N clad having a thickness of 0.6 ⁇ m
  • the layers 1206a are stacked in this order.
  • a ridge stripe portion (ridge) extending in the cavity length direction is removed.
  • the stripe width of the stripe portion is 1.2 to 2.4 ⁇ m), and the side surface of the ridge stripe portion and the surface of the second n-type Al 0.05 Ga 0.95 N clad layer 1206a are covered with the insulating film 1211. Yes.
  • a first n-electrode 1207 is formed on the back surface of the n-type GaN substrate 1201, and a second n-electrode 1208 is formed on the second n-type Al 0.05 Ga 0.95 N clad layer 1206 a.
  • the first n electrode 1207 is an anode electrode to which a positive bias voltage is applied
  • the second n electrode 1208 is a cathode electrode to which a negative bias voltage is applied.
  • the multiple quantum well active layer 1205 is formed by adjusting the mixed crystal ratio so that the wavelength of the laser light oscillated from the nitride semiconductor laser element of Example 3 is 520 nm.
  • a 60 nm thick non-doped GaN layer, an 8 nm thick non-doped In 0.02 Ga 0.98 N barrier layer, and a 4 nm thick non-doped In 0.2 Ga 0.8 N well layer alternately
  • the first n-electrode 1207 is formed so as to be in contact with the n-type GaN substrate 1201. From the n-type GaN substrate 1201 side, a hafnium film (thickness 30 nm), an aluminum film (thickness 200 nm), molybdenum A film (thickness 30 nm), a platinum film (thickness 50 nm), and a gold film (thickness 200 nm) are stacked in this order.
  • the second n-electrode 1208 has the same structure as the first n-electrode 1207.
  • the insulating film 1211 has a structure in which a silicon oxide layer having a thickness of 200 nm and a titanium oxide layer having a thickness of 50 nm are stacked in this order.
  • the first n-type Al 0.05 Ga 0.95 N cladding layer 1202a, the first n-type GaN guide layer 1202b, the second n-type Al 0.05 Ga 0.95 N cladding layer 1206a, and the second n-type GaN guide layer 1206b Each carrier density is about 1 ⁇ 10 18 cm ⁇ 3 .
  • the carrier density of the p-type GaN guide layer 1204 is about 4 ⁇ 10 17 cm ⁇ 3 .
  • the Al 0.8 Ga 0.2 N intermediate layer 1203 is not intentionally doped with p-type impurities and n-type impurities.
  • the nitride semiconductor laser device of Example 4 having the above-described configuration is manufactured as follows.
  • a first n-type Al is formed on a (1-100) plane which is a non-polar m-plane of a 400 ⁇ m-thick n-type GaN substrate 1201 having a surface having a diameter of 2 inches by using a MOCVD film forming apparatus.
  • a 0.05 Ga 0.95 N clad layer 1202a and a first n-type GaN guide layer 1202b are grown.
  • the n-type GaN substrate 1201 after the growth of the first n-type GaN guide layer 1202b is once taken out from the MOCVD film forming apparatus, and the surface of the first n-type GaN guide layer 1202b is obtained by a general photolithography process.
  • a resist pattern 1301 having 1303 is formed.
  • the 13B is perpendicular to the surface of the first n-type GaN guide layer 1202b. Further, by removing a part of the first n-type GaN guide layer 1202b, irregularities are formed on the surface of the first n-type GaN guide layer 1202b. Note that the shape of the removed portion of the first n-type GaN guide layer 1202b is not limited to the circular shape and the rectangular shape described above, and may be other shapes such as a triangular shape.
  • the depth of the removed portion of the first n-type GaN guide layer 1202b is, for example, about 0.01 ⁇ m to 0.3 ⁇ m, and even if it is removed to a part of the first n-type Al 0.05 Ga 0.95 N cladding layer 1202a. Good.
  • the size of the surface of the removed portion can be set to, for example, about 0.1 ⁇ m to 5 ⁇ m. The size of the surface of the removed portion is the diameter in the case of a circle, and the length of the largest side in the case of a polygon such as a rectangle.
  • the n-type GaN substrate 1201 after the above unevenness is formed is returned to the MOCVD film forming apparatus, and the AlN intermediate layer 1203, the p-type GaN guide layer 1204, the p-type Al 0.1 Ga 0.9 N carrier block layer 1209, the multiple quantum well activity
  • the layer 1205, the second n-type GaN guide layer 1206b, and the second n-type Al 0.05 Ga 0.95 N cladding layer 1206a are epitaxially grown in this order by the MOCVD method. Thereafter, the nitride semiconductor laser device of Example 4 is obtained through the same steps as in Example 3.
  • the driving voltage when driven by injecting a current of 20 mA is 6.8V.
  • the drive voltage when driving the nitride semiconductor laser element of the above comparative example by injecting a current of 20 mA is about 9.0V. Therefore, the nitride semiconductor laser element of Example 4 can reduce the drive voltage by 2 V or more when driven by injecting a current of 20 mA, compared to the nitride semiconductor laser element of the comparative example.
  • the side surface of the first n-type GaN guide layer 1202b is formed.
  • a polar surface other than the m-plane is formed.
  • the AlN intermediate layer 1203 has a polar face at the interface with the first n-type GaN guide layer 1202b and the interface with the p-type GaN guide layer 1204, respectively, as shown by the arrows in FIG.
  • the tunnel current effectively flows using the polar face (side face).
  • FIG. 16 is a schematic cross-sectional view of the nitride semiconductor light-emitting diode element of Example 5 which is an example of the semiconductor light-emitting element of the present invention.
  • the nitride semiconductor light-emitting diode device of Example 5 includes a first n-type GaN layer 1602 having a thickness of 5 ⁇ m, an AlN intermediate layer 1603 having a thickness of 2.5 nm, a first layer on a sapphire substrate 1601 having a thickness of 150 ⁇ m.
  • multiple quantum well active layer 1605 and second n-type GaN layer 1606 having a thickness of 10 nm are stacked in this order, and the first n-type GaN layer 1602 has a first n-type layer.
  • An electrode 1607 is formed, and a second n-electrode 1608 is formed on the second n-type GaN layer 1606.
  • the second lower layer 1604 includes a p-type GaN layer 1604a having a thickness of 0.3 ⁇ m, a p-type Al 0.1 Ga 0.9 N carrier blocking layer 1604b having a thickness of 10 nm, and a non-doped GaN layer 1604c having a thickness of 60 nm, which are sequentially stacked. And a non-doped In 0.02 Ga 0.98 N layer 1604d having a thickness of 8 nm.
  • the non-doped GaN layer 1604c and a non-doped In 0.02 Ga 0.98 N layer 1604d on p-type Al 0.1 Ga 0.9 N carrier block layer 1604b is on p-type Al 0.1 Ga 0.9 N carrier block layer 1604b of relatively small lattice constant with the buffer layer specific role to form a good multi-quantum well active layer 1605, since when the multi-quantum well active layer 1605 Mg is diffused, there is a possibility that the luminous efficiency is lowered, p-type Al 0.1 It also plays a role of preventing Mg diffusion from the Ga 0.9 N carrier block layer 1604b to the multiple quantum well active layer 1605.
  • the multi-quantum well active layer 1605 is a stack in which a Si-doped InGaN well layer having a thickness of 4 nm, a Si-doped In 0.02 Ga 0.98 N barrier layer having a thickness of 8 nm, and a Si-doped InGaN well layer having a thickness of 4 nm are sequentially deposited. It has a structure.
  • a first n-electrode 1607 is formed on the partially exposed surface of the first n-type GaN layer 1602, and the first n-electrode 1607 is formed on the surface of the first n-type GaN layer 1602. It is formed to touch.
  • the first n-electrode 1607 includes an Hf layer (thickness: 30 nm), an Al layer (thickness: 200 nm), a Mo layer (thickness: 30 nm), Pt stacked in order from the first n-type GaN layer 1602 side.
  • a second n-electrode 1608 is formed on the surface of the second n-type GaN layer 1606, and the second n-electrode 1608 is formed so as to be in contact with the surface of the second n-type GaN layer 1606.
  • the second n-electrode 1608 includes an Ag layer (thickness 30 nm), a Pt layer (thickness 50 nm), and an Au layer that are sequentially stacked from the second n-type GaN layer 1606 side.
  • the surface plasmon polariton (SPP) is generated on the surface (Ag interface) of the Ag layer in contact with the second n-type GaN layer 1606.
  • the nitride semiconductor light-emitting diode element of Example 5 having the above-described configuration is manufactured as follows. First, the first n-type GaN layer 1602 to the second n are formed on the (0001) plane, which is the C plane of the 400 ⁇ m-thick sapphire substrate 1601 having a surface of 2 inches in diameter, using an MOCVD deposition apparatus. Up to the type GaN layer 1606 is epitaxially grown in order by MOCVD. Here, ammonia is used as the nitrogen source, TMG (trimethylgallium) is used as the gallium source, TMI (trimethylindium) is used as the indium source, TMA (trimethylaluminum) is used as the aluminum source, and p-type impurities. Cp2Mg (biscyclopentadienyl magnesium) is used as the magnesium source, and silane is used as the silicon source of the n-type impurity.
  • TMG trimethylgallium
  • TMI trimethylindium
  • TMA
  • the carrier density of the first n-type GaN layer 1602 and the second n-type GaN layer 1606 is about 1 ⁇ 10 18 cm ⁇ 3 .
  • the carrier density of the p-type GaN layer 1604a is about 4 ⁇ 10 17 cm ⁇ 3 .
  • the AlN intermediate layer 1603 is not intentionally doped with p-type impurities and n-type impurities.
  • the first n-type GaN layer 1602 is formed with the temperature of the sapphire substrate 1601 being 1125 ° C., and the AlN intermediate layer 1603, the p-type GaN layer 1604a, and the p-type Al 0.1 Ga 0.9 N carrier block layer 1604b are also successively formed.
  • a temperature of 1601 is formed at 1125 ° C.
  • the temperature of the sapphire substrate 1601 is lowered to 750 ° C. to form a non-doped GaN layer 1604c, a non-doped In 0.02 Ga 0.98 N layer 1604d and a multiple quantum well active layer 1605, and the temperature of the sapphire substrate 1601 is raised to 850 ° C.
  • a second n-type GaN layer 1606 is formed. As described above, even when the second n-type GaN layer 1606 is formed at a relatively low temperature of about 850 ° C. after the multiple quantum well active layer 1605 is formed, the second n-type GaN layer is formed.
  • the second n-type GaN layer 1606 can be prevented from having a high resistance and significant deterioration in crystallinity. In addition, even when the thickness of the second n-type GaN layer 1606 is as thin as about 10 nm, for example, good n-type impurity doping is possible.
  • the layer provided on the multiple quantum well active layer 1605 is a p-type nitride semiconductor layer, it is difficult to grow a nitride semiconductor crystal having p-type conductivity at a low temperature of about 850 ° C.
  • the temperature of the sapphire substrate 1601 is raised in order to provide p-type conductivity, the Si-doped InGaN well layer in the multiple quantum well active layer 1605 deteriorates due to the temperature rise.
  • an evaporation preventing layer for preventing evaporation can be provided on the multiple quantum well active layer 1605. It is difficult to provide an evaporation preventing layer on the multiple quantum well active layer 1605 under the conditions of the present invention in which only a thickness of about 40 nm is allowed at most.
  • the p-type nitride semiconductor layer doped with Mg does not exhibit p-type conductivity unless it is formed at a high temperature of 1000 ° C. or higher.
  • the n-type nitride semiconductor layer doped with Si is less than 1000 ° C. Even when formed at a low temperature, it exhibits n-type conductivity. Therefore, even if the temperature of the sapphire substrate 1601 is as low as about 800 ° C., the second n-type GaN layer 1606 can be formed by optimizing the formation conditions.
  • a second n-electrode 1608 is formed on the second n-type GaN layer 1606 by EB (Electron Beam) evaporation.
  • EB Electro Beam
  • a mask for vapor phase etching is formed on the second n-type GaN layer 1606 and the second n-electrode 1608, and the first n-type GaN layer 1602 is formed using an ICP (Inductively Coupled Plasma) etching method. Etching is performed up to the middle of the thickness.
  • a first n-electrode 1607 is formed on the partially exposed surface of the first n-type GaN layer 1602 using EB vapor deposition and sputtering.
  • the thickness of the sapphire substrate 1601 after the formation of the first n-electrode 1607 is reduced to about 150 ⁇ m by general grinding and polishing, and then scribed to have a square surface with a side of 350 ⁇ m.
  • the nitride semiconductor light emitting diode element of Example 5 is obtained by dividing into chips.
  • the first n-electrode 1607 is used as an anode electrode and the second n-electrode 1608 is used as a cathode electrode to apply a voltage, so that the blue light is emitted from the multiple quantum well active layer 1605.
  • Light having a peak wavelength of about 460 nm is emitted.
  • the driving voltage is 4 V, and the light emission is the sapphire substrate 1601 of the nitride semiconductor light emitting diode element of Example 5 and the implementation.
  • the nitride semiconductor light emitting diode device of Example 5 is taken out through the side surface.
  • the internal quantum efficiency of light emission of the nitride semiconductor light-emitting diode device of Example 5 was estimated, it was 90% or more when driven by injecting a current of 20 mA, and an extremely high value was obtained.
  • Example 6 The nitride semiconductor light-emitting diode element of Example 6 changes the peak emission wavelength of light emitted from the multiple quantum well active layer 1605 of the nitride semiconductor light-emitting diode element of Example 5 to 550 nm, and the second n-electrode 1608.
  • Example 2 is the same as Example 5 except that the metal layer on the second n-type GaN layer 1606 side is changed from an Ag layer to an Au layer.
  • the internal quantum efficiency of 50% is a very good value. Therefore, also in the nitride semiconductor light-emitting diode element of Example 6, the light emitted from the active layer and the surface plasmon at the Au interface were efficiently combined, and as a result, the light emission enhancement effect of light from the active layer (increased spontaneous emission rate) ).
  • FIG. 17 is a schematic cross-sectional view of the nitride semiconductor light-emitting diode element of Example 7 which is an example of the semiconductor light-emitting element of the present invention.
  • a first n-type AlGaN layer 1702 having a thickness of 5 ⁇ m and an n-type InAlGaN intermediate layer 1703 having a thickness of 4 nm are formed on an n-type AlGaN substrate 1701 having a thickness of 200 ⁇ m.
  • a second lower layer 1704, a multiple quantum well active layer 1705, and a second n-type AlGaN layer 1706 having a thickness of 20 nm are stacked in this order, and the first n-type AlGaN substrate 1701 has a first surface on the back surface thereof.
  • An n-electrode 1707 is formed, and a second n-electrode 1708 is formed on the second n-type AlGaN layer 1706.
  • the second lower layer 1704 includes a p-type AlGaN layer 1704a having a thickness of 0.3 ⁇ m, a p-type AlGaN carrier block layer 1704b having a thickness of 10 nm, a non-doped InAlGaN layer 1704c having a thickness of 60 nm, and a thickness.
  • An 8 nm non-doped InAlGaN layer 1704d is included.
  • the non-doped InAlGaN layer 1704c and the non-doped InAlGaN layer 1704d on the p-type AlGaN carrier block layer 1704b form a good multiple quantum well active layer 1705 on the p-type AlGaN carrier block layer 1704b having a relatively small lattice constant. Since the luminous efficiency may be lowered when Mg diffuses in the multiple quantum well active layer 1705, the p-type AlGaN carrier block layer 1704b is transferred to the multiple quantum well active layer 1705. It also plays a role in preventing Mg diffusion.
  • the multiple quantum well active layer 1705 has a stacked structure in which a Si-doped InAlGaN well layer having a thickness of 3 nm, a Si-doped InAlGaN barrier layer having a thickness of 4 nm, and a Si-doped InAlGaN well layer having a thickness of 3 nm are sequentially stacked.
  • the first n-electrode 1707 is formed on the back surface of the n-type AlGaN substrate 1701, and the first n-electrode 1707 is formed so as to be in contact with the back surface of the n-type AlGaN substrate 1701.
  • a second n-electrode 1708 is formed on the surface of the second n-type AlGaN layer 1706, and the second n-electrode 1708 is formed so as to be in contact with the surface of the second n-type AlGaN layer 1706.
  • the second n-electrode 1708 is composed of an Al layer (thickness 300 nm).
  • the surface plasmon polariton (SPP) is generated on the surface (Al interface) of the Al layer in contact with the second n-type AlGaN layer 1706.
  • the driving voltage when the nitride semiconductor light emitting diode element of Example 7 was caused to emit light by current injection of 20 mA was 8V.
  • ultraviolet light peak wavelength: about 270 nm
  • the ultraviolet light is extracted outside through the n-type AlGaN substrate 1701 of the nitride semiconductor light-emitting diode element of Example 7 and the side surface of the nitride semiconductor light-emitting diode element of Example 7.
  • the internal quantum efficiency of the nitride semiconductor light-emitting diode device of Example 7 was estimated, it was 10% or more when driven by injecting a current of 20 mA, and the light-emitting diode emitting light with a wavelength of 270 nm was extremely high. was gotten.
  • the nitride semiconductor light-emitting device of the present invention can be suitably used for lighting applications and display applications, for example.
  • the semiconductor light-emitting device of the present invention has high luminous efficiency, and can be suitably used, for example, for communication in the infrared region, illumination and display in the visible region, and sterilization and water purification in the ultraviolet region.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

　ｎ型窒化物半導体層（１０２，２０１，３０２，６０１，１２０１）上に、窒化物半導体層（１０３，３０３，６０３，１２０３）、ｐ型窒化物半導体層（１０４，３０４，６０４，１２０４）および活性層（１０５，３０５，６０５，１２０５）が順に積層されている窒化物半導体発光素子である。基板（１４０１，１５０１，１６０１，１７０１）上に第１下部層（１４０２，１５０２，１６０２，１７０２）、第２下部層（１４０４，１５０４，１６０４，１７０４）、活性層（１４０５，１５０５，１６０５，１７０５）、および４０ｎｍ以下の厚さの上部層（１４０６，１５０６，１６０６、１７０６）が順に積層されており、上部層（１４０６，１５０６，１６０６、１７０６）に接する第２のｎ型用電極（１４０８，１５０８，１６０８，１７０８）の界面が活性層（１４０５，１５０５，１６０５，１７０５）から生じた光によって表面プラズモンが励起され得る金属を含む半導体発光素子である。

Description

窒化物半導体発光素子および半導体発光素子
　本発明は、窒化物半導体発光素子に関し、特に、良好にトンネル電流を流すことによって駆動電圧を低減することができる窒化物半導体発光素子に関する。
　また、本発明は、半導体発光素子に関し、特に、表面プラズモン効果を利用して改善された発光効率を有する半導体発光素子に関する。
　たとえば非特許文献１（IEEE　JOURNAL　OF　SELECTED　TOPICS　IN　QUANTUM　ELECTRONICS,　VOL.8,　NO.4,　JULY/AUGUST　2002,　pp.739-743）等には、窒化物半導体を用いた窒化物半導体発光素子の一例としてトンネル接合を用いた窒化物半導体発光ダイオード素子が開示されている。
　図１１に、非特許文献１に記載されている従来のトンネル接合を用いた窒化物半導体発光ダイオード素子の模式的な断面図を示す。この窒化物半導体発光ダイオード素子においては、サファイア基板１１０１上に、ＧａＮバッファ層１１０２、Ｓｉドープｎ型ＧａＮ層１１０３（層厚：３μｍ）、ＩｎＧａＮ層（層厚：２ｎｍ）とＧａＮ層（層厚：８ｎｍ）とが交互に６周期積層されてなる積層体からなるＭＱＷを有する活性層１１０４、Ｍｇドープｐ型ＧａＮ層１１０５（層厚：５０ｎｍ）、Ｍｇハイドープｐ+型ＧａＮ層１１０６（層厚：１０ｎｍ）、Ｓｉハイドープｎ+型ＧａＮ層１１０７（層厚：１０ｎｍ）およびＳｉドープｎ型ＧａＮ層１１０８（層厚：２００ｎｍ）が順次積層された構造を有しており、Ｓｉドープｎ型ＧａＮ層１１０３上に第１のｎ電極１１０９が形成されており、Ｓｉドープｎ型ＧａＮ層１１０８上に第２のｎ電極１１１０が形成されている。そして、Ｍｇハイドープｐ+型ＧａＮ層１１０６とＳｉハイドープｎ+型ＧａＮ層１１０７とのｐｎ接合によりトンネル接合が形成されている。
　このようなトンネル接合を用いた窒化物半導体発光ダイオード素子においては、Ｓｉドープｎ型ＧａＮ層１１０８において電流を面内に広げ、Ｍｇハイドープｐ+型ＧａＮ層１１０６とＳｉハイドープｎ+型ＧａＮ層１１０７とのトンネル接合を用いてＭｇドープｐ型ＧａＮ層１１０５とＳｉドープｎ型ＧａＮ層１１０８との間に電流を流すものである。
　また、近年では、半導体発光素子において、表面プラズモンを利用することによって発光効率を向上させる試みがなされている。
　図１８の模式的な断面図は、特許文献１（特開２００５－１０８９８２号公報）に開示された表面プラズモンを利用する窒化物半導体発光ダイオード素子を示している。この窒化物半導体発光ダイオード素子においては、基板１８０１上に、ｎ型ＧａＮ層１８０２（層厚：約５μｍ）、ｎ型ＡｌＧａＮクラッド層１８０３（層厚：約０．１５μｍ）、交互に積層された複数のＧａＮ層とＧａＩｎＮ層とを含む多重量子井戸活性層１８０４、ノンドープＧａＮ保護層１８０５（層厚：約１０ｎｍ）、ｐ型ＡｌＧａＮクラッド層１８０６（層厚：約０．１５μｍ）、およびｐ型ＧａＩｎＮコンタクト層１８０７（層厚：約０．３μｍ）がこの順に形成されている。
　ｐ型ＧａＩｎＮコンタクト層１８０７上には、Ｐｄ第一電極層１８０８（層厚：約１ｎｍ）、Ａｇ第二電極層１８０９（層厚：約２ｎｍ）、およびＡｕ保護層１８１０（層厚：約１ｎｍ）を含む３層構造を有する複数のアイランド状のｐ型用電極が形成されている。これらのアイランド状のｐ型用電極は２次元的に周期配列されている。そして、各ｐ型用電極は、円形の平面形状を有している。他方、基板１８０１の下面には、ｎ型用電極１８１１が形成されている。
　Ａｇの表面プラズモン振動数は光波長の４３０ｎｍ帯付近に対応しており、それよりやや長波長の青色領域の光によって表面プラズモンが励起され得る。特許文献１に記載の窒化物半導体発光ダイオード素子においては、ｐ型用電極を所定の周期で配置し、多重量子井戸活性層１８０４から放射される青色領域の光をＡｇ第二電極層１８０９に透過させることによって、Ａｇ第二電極層１８０９の表面側に表面プラズモンを励起して表面プラズモン効果を得ている。
　なお、ｐ型用電極に含まれるＰｄ第一電極層１８０８は、ｐ型ＧａＩｎＮコンタクト層１８０７と良好なオーミック接触を得るために設けられている。これは、Ａｇ第二電極層１８０９がｐ型ＧａＩｎＮコンタクト層１８０７と良好なオーミック接触を得ることができないためである。また、Ｐｄ第一電極層１８０８は、Ａｇ第二電極層１８０９の表面側に表面プラズモンが励起するのを阻害しないように極めて薄く形成されている。
　また、非特許文献２（Applied　Physics　Letters,　Vol.　87,　071102　(2005)）には、窒化物半導体発光ダイオード素子において、半導体－Ａｇ界面を活性層の近接場内に配置することによって、表面プラズモンと光との結合を有効に行なわせる技術が開示されている。すなわち、この技術は、活性層とＡｇ層との間の半導体層の厚さを極めて薄い１０ｎｍにすることによって効果を生じさせる。そして、非特許文献２では、光ポンピングによる活性層からの発光において自然放出速度の向上が実際に観測されたことが報告されている。
特開２００５－１０８９８２号公報
Seong-Ran　Jeon　et　al.,　"GaN-Based　Light-Emitting　Diodes　Using　Tunnel　Junctions",　IEEE　JOURNAL　OF　SELECTED　TOPICS　IN　QUANTUM　ELECTRONICS,　VOL.8,　NO.4,　JULY/AUGUST　2002,　pp.739-743 K.　Okamoto et al.,　"Surface　plasmon　enhanced　spontaneous　emission　rate　of　InGaN/GaN　quantum　wells　probed　by　time-resolved　photoluminescence　spectroscopy",　Applied　Physics　Letters,　Vol.　87,　071102　(2005).
　図１１に示す構成の窒化物半導体発光ダイオード素子においては、Ｓｉドープｎ型ＧａＮ層１１０８については３×１０19ｃｍ-3程度のキャリア密度までｎ型不純物をドーピングできるため比較的容易に作製することができる。
　しかしながら、トンネル接合を形成するＭｇハイドープｐ+型ＧａＮ層１１０６については高いＭｇドーピング濃度を実現することが難しく、Ｍｇドーピング量が増大するにつれてＭｇハイドープｐ+型ＧａＮ層１１０６の結晶性が悪化して表面荒れを起こしたり、逆に高抵抗化するなどの問題があった。
　したがって、図１１に示す従来の窒化物半導体発光ダイオード素子においては、結晶性の良好なＭｇハイドープｐ+型ＧａＮ層１１０６を形成することができないため、Ｍｇハイドープｐ+型ＧａＮ層１１０６とＳｉハイドープｎ+型ＧａＮ層１１０７との界面において空乏層が４０ｎｍ弱程度に広がり、良好にトンネル電流が流れず、高抵抗化するという問題があった。
　また、特許文献１に開示された窒化物半導体発光ダイオード素子においては、未だ有効な表面プラズモン効果による発光効率増強効果が現実には得られていない。なぜならば、Ａｇ第二電極層１８０９の表面側における表面プラズモンと多重量子井戸活性層１８０４から放射される光との結合を十分に行なわせることは現実的には難しいからである。すなわち、特許文献１に開示された窒化物半導体発光ダイオード素子においては、Ａｇ第二電極層１８０９とｐ型ＧａＩｎＮコンタクト層１８０７との間に極めて薄いＰｄ第一電極層１８０８が設置されているが、このＰｄ第一電極層１８０８によって多重量子井戸活性層１８０４からの光が吸収されてしまい、Ａｇ第二電極層１８０９の表面側における表面プラズモンの励起が減少するためである。
　また、非特許文献２においては、Ａｇ層を活性層の近接場内に配置するために、活性層とＡｇ層との間の半導体層の厚さを１０ｎｍとする技術が開示されているが、このような非特許文献２に開示された技術を特許文献１に開示された窒化物半導体発光ダイオード素子に適用したとしても、電流注入による多重量子井戸活性層１８０４での発光自体が困難となる。
　その第１の理由としては、非特許文献２のようにＡｇ第二電極層１８０９とｐ型ＧａＩｎＮコンタクト層１８０７とを直接接触させた場合には、良好なオーミック接触が得られないためである。
　また、第２の理由としては、一般に窒化物半導体などの半導体においては、ｐ型不純物のドーピングによって十分に高いキャリア濃度を有するｐ型半導体を得ることが困難であるところ、非特許文献２のようにｐ型ＧａＩｎＮコンタクト層１８０７を１０ｎｍ程度の極めて薄い厚さとした場合には、そのような薄い厚さのｐ型ＧａＩｎＮコンタクト層１８０７のキャリア濃度を高くすることはできず、発光のためのホールを多重量子井戸活性層１８０４に十分供給することができないためである。
　以上のように、従来においては、表面プラズモン効果を利用して半導体発光素子の発光効率を改善することは実現できていなかった。
　上記の事情に鑑みて、本発明の目的は、良好にトンネル電流を流すことによって駆動電圧を低減することができる窒化物半導体発光素子を提供することにある。
　また、上記の事情に鑑みて、本発明の目的は、表面プラズモン効果を利用して改善された発光効率を有する半導体発光素子を提供することにある。
　本発明は、ｎ型窒化物半導体層と、ｎ型窒化物半導体層上に設けられた窒化物半導体層と、窒化物半導体層上に設けられたｐ型窒化物半導体層と、ｐ型窒化物半導体層上に設けられた活性層と、を含む、窒化物半導体発光素子である。
　また、本発明は、ｎ型窒化物半導体層と、ｎ型窒化物半導体層上に設けられた少なくとも一部に極性面を有する窒化物半導体層と、窒化物半導体層上に設けられたｐ型窒化物半導体層と、ｐ型窒化物半導体層上に設けられた活性層と、を含む、窒化物半導体発光素子である。
　また、本発明の窒化物半導体発光素子において、窒化物半導体層はアルミニウムを含むことが好ましい。
　また、本発明の窒化物半導体発光素子において、窒化物半導体層はＡｌxＧａ1-xＮ（０＜ｘ≦１）であることが好ましい。
　また、本発明の窒化物半導体発光素子において、活性層上に設けられた第２のｎ型窒化物半導体層を含み、ｎ型窒化物半導体層に接する第１の電極はアノード電極であり、第２のｎ型窒化物半導体層に接する第２の電極はカソード電極であることが好ましい。
　また、本発明の窒化物半導体発光素子において、窒化物半導体層の厚さが０．５ｎｍ以上３０ｎｍ以下であることが好ましい。
　また、本発明の窒化物半導体発光素子において、活性層はＩｎを含むＩＩＩ族窒化物半導体からなる井戸層を有しており、井戸層中におけるＩｎ組成比が０．１５以上０．４以下であることが好ましい。
　また、本発明の窒化物半導体発光素子において、活性層はＩｎを含むＩＩＩ族窒化物半導体からなる井戸層を有しており、井戸層中におけるＩｎ組成比が０．２以上０．４以下であることが好ましい。
　なお、本発明において、Ｉｎ組成比は、ＩＩＩ族窒化物半導体を構成するＩＩＩ族元素の原子数の総数に対するＩｎ原子数の比（（Ｉｎ原子数）／（ＩＩＩ族元素の原子数の総数））を意味する。
　また、本発明は、基板と、基板上に設けられたｎ型半導体を含む第１下部層と、第１下部層上に設けられたｐ型半導体を含む第２下部層と、第２下部層上に設けられた活性層と、活性層上に設けられたｎ型半導体を含む上部層と、基板または第１下部層に接して設けられた第１のｎ型用電極と、上部層上に接して設けられた第２のｎ型用電極と、を含み、上部層は４０ｎｍ以下の厚さを有し、上部層に接する第２のｎ型用電極の界面は、活性層から生じた光によって表面プラズモンが励起され得る金属を含む半導体発光素子である。
　また、本発明の半導体発光素子において、活性層から生じた光によって表面プラズモンが励起され得る金属は、Ａｇ、Ａｕ、またはＡｌのいずれかを主成分として含むことが好ましい。また、本発明の半導体発光素子において、第１のｎ型用電極はアノード電極であり、第２のｎ型用電極はカソード電極であってもよい。
　また、本発明の半導体発光素子は、窒化物半導体発光素子であり得る。また、本発明の半導体発光素子においては、第１下部層と第２下部層との間に中間層をさらに含み、中間層は第１下部層および第２下部層との格子定数差に起因する引っ張り歪を含むことが好ましい。さらに、本発明の半導体発光素子において、基板はｎ型導電性基板であってもよく、第１のｎ型用電極はそのｎ型導電性基板に接して設けられていることが好ましい。
　本発明によれば、良好にトンネル電流を流すことによって駆動電圧を低減することができる窒化物半導体発光素子を提供することができる。
　また、本発明によれば、表面プラズモン効果を利用して改善された発光効率を有する半導体発光素子を提供することができる。
本発明の窒化物半導体発光素子の一例の模式的な断面図である。 本発明の窒化物半導体発光素子の他の一例の模式的な断面図である。 実施例１の窒化物半導体発光ダイオード素子の模式的な断面図である。 実施例１の窒化物半導体発光ダイオード素子のＡｌＮ中間層近傍のバンドエネルギダイヤグラムの理論計算結果である。 実施例１の窒化物半導体発光ダイオード素子のＡｌＮ中間層の厚さを変更したときのＡｌＮ中間層近傍のバンドエネルギダイヤグラムの理論計算結果である。 実施例３の窒化物半導体レーザ素子の模式的な断面図である。 比較例の窒化物半導体発光ダイオード素子の模式的な断面図である。 比較例の窒化物半導体発光ダイオード素子を上方から見たときの模式的な平面図である。 比較例の窒化物半導体発光ダイオード素子のトンネル接合層近傍の模式的な断面図である。 比較例の窒化物半導体発光ダイオード素子のトンネル接合層近傍のバンドエネルギダイヤグラムの理論計算結果である。 従来のトンネル接合を用いた窒化物半導体発光ダイオード素子の模式的な断面図である。 実施例４の窒化物半導体レーザ素子の模式的な断面図である。 （ａ）および（ｂ）はそれぞれ、実施例４の窒化物半導体レーザ素子の作製に用いられるレジストパターンの一例の模式的な平面図である。 本発明の半導体発光素子の他の一例である窒化物半導体発光素子の模式的な断面図である。 本発明の窒化物半導体発光素子の他の一例である窒化物半導体発光素子の模式的な断面図である。 実施例５の窒化物半導体発光ダイオード素子の模式的な断面図である。 実施例７の窒化物半導体発光ダイオード素子の模式的な断面図である。 表面ポラリトン効果を利用する従来の窒化物半導体発光ダイオード素子の模式的な断面図である。
　以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。また、結晶面および方向を表わす場合に、本来であれば所要の数字の上にバーを付した表現をするべきであるが、表現手段に制約があるため、本明細書においては、所要の数字の上にバーを付す表現の代わりに、所要の数字の前に「－」を付して表現している。
　（実施の形態１）
　図１に、本発明の窒化物半導体発光素子の一例（窒化物半導体発光ダイオード素子）の模式的な断面図を示す。ここで、図１に示す構成の窒化物半導体発光素子は、基板１０１と、基板１０１上に形成された第１のｎ型窒化物半導体層１０２と、第１のｎ型窒化物半導体層１０２上に形成されたＡｌxＧａ1-xＮ（０＜ｘ≦１）の式で表わされる窒化物半導体結晶からなる窒化物半導体層１０３と、窒化物半導体層１０３上に形成されたｐ型窒化物半導体層１０４と、ｐ型窒化物半導体層１０４上に形成された活性層１０５とを含んでいる。
　また、第１のｎ型窒化物半導体層１０２の表面上には第１のｎ電極１０７が形成されている。また、活性層１０５上には第２のｎ型窒化物半導体層１０６が形成されており、第２のｎ型窒化物半導体層１０６上には第２のｎ電極１０８が形成されている。
　ここで、第１のｎ電極１０７はアノード電極であって正のバイアス電圧が外部から印加される。さらに、第２の電極１０８はカソード電極であって負のバイアス電圧が外部から印加される。このように窒化物半導体発光素子にバイアス電圧を印加することによって活性層１０５の両側のｐ型窒化物半導体層１０４と第２のｎ型窒化物半導体層１０６とを含むｐｎ接合には順バイアス電圧が印加されて発光する。しかしながら、この際に、第１のｎ型窒化物半導体層１０２とｐ型窒化物半導体層１０４とを直接接合してｐｎ接合を形成している場合にはこのｐｎ接合に逆バイアス電圧が印加されるために電流が流れにくくなるが、第１のｎ型窒化物半導体層１０２とｐ型窒化物半導体層１０４との間に下記に詳述される窒化物半導体層１０３を設置することによって効率良くこのｐｎ接合に電流を流すことができる。
　ここで、基板１０１として、たとえばサファイア基板、窒化物半導体基板または炭化ケイ素基板などの六方晶の結晶基板を用いて、たとえばその基板１０１のＣ面（｛０００１｝面）上に第１のｎ型窒化物半導体層１０２、窒化物半導体層１０３およびｐ型窒化物半導体層１０４をたとえばＭＯＣＶＤ（Metal　Organic　Chemical　Vapor　Deposition）法等により順次エピタキシャル成長させた場合には、ＡｌxＧａ1-xＮ（０＜ｘ≦１）の式で表わされる窒化物半導体結晶からなる窒化物半導体層１０３の表面はＣ面になる。
　そして、このようなＣ面を有するＡｌxＧａ1-xＮ（０＜ｘ≦１）の式で表わされる窒化物半導体結晶からなる窒化物半導体層１０３にたとえば格子不整合などに起因して格子歪が生じた場合には、窒化物半導体層１０３にピエゾ電界による自発分極が発生し、その自発分極方向がＣ軸方向に沿うため、窒化物半導体層１０３のＣ面が＋Ｃ軸側と－Ｃ軸側とで異なる性質を示すことから、窒化物半導体層１０３は他の層との界面にそれぞれ極性面を有することになる。なお、図１に示す構成において、他の層との界面とは、第１のｎ型窒化物半導体層１０２と窒化物半導体層１０３との界面、および窒化物半導体層１０３とｐ型窒化物半導体層１０４との界面である。
　このように窒化物半導体層１０３が極性面を有する場合には、窒化物半導体層１０３のエネルギバンドが曲がり、第１のｎ型窒化物半導体層１０２とｐ型窒化物半導体層１０４との間の空乏層の幅を狭くすることができるため、トンネル電流が流れやすくなり、図１１に示すような構成を有する従来のトンネル接合を用いた素子と比べて、窒化物半導体発光素子の駆動電圧を低減することができる。
　また、基板１０１として、たとえば六方晶の結晶基板を用い、たとえばその基板１０１のＲ面（｛１－１０２｝面）または｛１１－２２｝面などの半極性面上に第１のｎ型窒化物半導体層１０２、窒化物半導体層１０３およびｐ型窒化物半導体層１０４をたとえばＭＯＣＶＤ法等により順次エピタキシャル成長させることもできる。この場合には、ＡｌxＧａ1-xＮ（０＜ｘ≦１）の式で表わされる窒化物半導体結晶からなる窒化物半導体層１０３の表面はＲ面（｛１－１０２｝面）または｛１１－２２｝面などの半極性面になる。
　このようにＲ面（｛１－１０２｝面）または｛１１－２２｝面などの半極性面を表面に有するＡｌxＧａ1-xＮ（０＜ｘ≦１）の式で表わされる窒化物半導体結晶からなる窒化物半導体層１０３にたとえば格子不整合などに起因して格子歪が生じた場合にも、窒化物半導体層１０３にピエゾ電界による自発分極が発生し、窒化物半導体層１０３の両側の表面の半極性面がそれぞれ異なる性質を示すことから、この場合にも窒化物半導体層１０３は極性面を有することになる。
　したがって、ＡｌxＧａ1-xＮ（０＜ｘ≦１）の式で表わされる窒化物半導体結晶からなる窒化物半導体層１０３の表面が半極性面である場合にも、窒化物半導体層１０３のエネルギバンドの曲がりが生じ、第１のｎ型窒化物半導体層１０２とｐ型窒化物半導体層１０４との間の空乏層の幅を狭くすることができるため、トンネル電流が流れやすくなり、図１１に示すような構成を有する従来のトンネル接合を用いた素子と比べて、窒化物半導体発光素子の駆動電圧を低減することができる。
　また、窒化物半導体層１０３は、Ｃ面から所定のオフ角度を有する極性面またはＲ面から所定のオフ角度を有する極性面を有していてもよい。なお、上記のＣ面から所定のオフ角度を有する極性面としては、たとえば、Ｃ面に対して０°以上４５°未満の傾きを有する表面が挙げられる。また、上記のＲ面から所定のオフ角度を有する極性面としては、たとえば、Ｒ面に対して０°以上４５°未満の傾きを有する表面が挙げられる。
　また、窒化物半導体層１０３は、無極性面であるｍ面から所定のオフ角度を有する極性面または無極性面であるＡ面から所定のオフ角度を有する極性面を有していてもよい。なお、上記のｍ面から所定のオフ角度を有する極性面としては、たとえば、ｍ面に対して０°よりも大きく４５°未満の傾きを有する表面が挙げられる。また、上記のＡ面から所定のオフ角度を有する極性面としては、たとえば、Ａ面に対して０°よりも大きく４５°未満の傾きを有する表面が挙げられる。
　図２に、本発明の窒化物半導体発光素子の他の一例（窒化物半導体発光ダイオード素子）の模式的な断面図を示す。ここで、図２に示す構成の窒化物半導体発光素子は、導電性の六方晶のｎ型窒化物半導体基板２０１を用い、ｎ型窒化物半導体基板２０１の裏面に第１のｎ電極１０７を形成することによって、上下電極構造の窒化物半導体発光素子とされている点に特徴がある。
　すなわち、図２に示す構成の窒化物半導体発光素子は、ｎ型窒化物半導体基板２０１と、ｎ型窒化物半導体基板２０１上に形成されたＡｌxＧａ1-xＮ（０＜ｘ≦１）の式で表わされる窒化物半導体結晶からなる窒化物半導体層１０３と、窒化物半導体層１０３上に形成されたｐ型窒化物半導体層１０４と、ｐ型窒化物半導体層１０４上に形成された活性層１０５と、活性層１０５上に形成された第２のｎ型窒化物半導体層１０６とを有しており、ｎ型窒化物半導体基板２０１の裏面には第１のｎ電極１０７が形成され、第２のｎ型窒化物半導体層１０６上には第２のｎ電極１０８が形成されている。
　図２に示す構成の窒化物半導体発光素子においても、たとえばｎ型窒化物半導体基板２０１のＣ面（｛０００１｝面）上に窒化物半導体層１０３およびｐ型窒化物半導体層１０４をたとえばＭＯＣＶＤ法等により順次エピタキシャル成長させて形成した場合には、ＡｌxＧａ1-xＮ（０＜ｘ≦１）の式で表わされる窒化物半導体結晶からなる窒化物半導体層１０３の表面はＣ面になる。
　したがって、このようなＣ面を有するＡｌxＧａ1-xＮ（０＜ｘ≦１）の式で表わされる窒化物半導体結晶からなる窒化物半導体層１０３にたとえば格子不整合などに起因して格子歪が生じた場合には、上記と同様の理由により、窒化物半導体層１０３は極性面を有することになる。
　そして、極性面を有する窒化物半導体層１０３においては、エネルギバンドが曲がり、ｎ型窒化物半導体基板２０１とｐ型窒化物半導体層１０４との間の空乏層の幅を狭くすることができるため、トンネル電流が流れやすくなる。したがって、図２に示す構成の窒化物半導体発光素子においても、図１１に示すような構成を有する従来のトンネル接合を用いた素子と比べて、窒化物半導体発光素子の駆動電圧を低減することができる。
　また、ｎ型窒化物半導体基板２０１のＲ面（｛１－１０２｝面）または｛１１－２２｝面などの半極性面上に、窒化物半導体層１０３およびｐ型窒化物半導体層１０４をたとえばＭＯＣＶＤ法等により順次エピタキシャル成長させることもでき、この場合には、上記と同様に、ＡｌxＧａ1-xＮ（０＜ｘ≦１）の式で表わされる窒化物半導体結晶からなる窒化物半導体層１０３の表面はＲ面（｛１－１０２｝面）または｛１１－２２｝面などの半極性面になる。
　このように半極性面を表面に有するＡｌxＧａ1-xＮ（０＜ｘ≦１）の式で表わされる窒化物半導体結晶からなる窒化物半導体層１０３にたとえば格子不整合などに起因して格子歪が生じた場合には、窒化物半導体層１０３にピエゾ電界による自発分極が発生することから、窒化物半導体層１０３の両側の表面の半極性面がそれぞれ異なる性質を示し、窒化物半導体層１０３は極性面を有する。そして、窒化物半導体層１０３が極性面を有する場合には、窒化物半導体層１０３にエネルギバンドの曲がりが生じ、ｎ型窒化物半導体基板２０１とｐ型窒化物半導体層１０４との間の空乏層の幅を狭くすることができるため、トンネル電流が流れやすくなる。したがって、この場合も、図１１に示すような構成を有する従来のトンネル接合を用いた素子と比べて、窒化物半導体発光素子の駆動電圧を低減することができる。
　なお、本発明において、基板１０１としては、上述したように、たとえばサファイア基板、窒化物半導体基板、炭化ケイ素基板などの六方晶の半導体結晶からなる基板を用いることができる。なかでも、基板１０１として窒化物半導体基板を用いた場合には、基板１０１上に形成される窒化物半導体層との格子定数差が小さくなるため、良好な結晶性の窒化物半導体層が得られるためである。なお、窒化物半導体基板としては、たとえば、Ａｌx0Ｇａy0Ｉｎz0Ｎ（０≦ｘ０≦１、０≦ｙ０≦１、０≦ｚ０≦１、ｘ０＋ｙ０＋ｚ０＝１）の式で表わされるＩＩＩ族窒化物半導体結晶からなる基板を用いることができる。
　また、本発明において、ｎ型窒化物半導体基板２０１としては、たとえば、上記のＡｌx0Ｉｎy0Ｇａz0Ｎ（０≦ｘ０≦１、０≦ｙ０≦１、０≦ｚ０≦１、ｘ０＋ｙ０＋ｚ０＝１）の式で表わされるＩＩＩ族窒化物半導体結晶にｎ型不純物をドーピングして形成された基板などを用いることができる。
　なお、上記の式において、Ａｌはアルミニウムを示し、Ｉｎはインジウムを示し、Ｇａはガリウムを示し、ｘ０はＡｌ組成比を示し、ｙ０はＩｎ組成比を示し、ｚ０はＧａ組成比を示す。また、ｎ型不純物としては、たとえばシリコンおよび／またはゲルマニウムなどを用いることができる。
　また、上記の窒化物半導体基板からなる基板１０１およびｎ型窒化物半導体基板２０１にはそれぞれ六方晶が維持される範囲内で窒素原子の約１０原子％以下がＡｓ（砒素）、Ｐ（リン）またはＳｂ（アンチモン）などの原子で置換されていてもよい。
　また、第１のｎ型窒化物半導体層１０２としては、たとえば従来から公知のｎ型窒化物半導体を用いることができ、たとえば、Ａｌx1Ｉｎy1Ｇａz1Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｚ１≦１、ｘ１＋ｙ１＋ｚ１＝１）の式で表わされるＩＩＩ族窒化物半導体結晶にｎ型不純物をドーピングして形成された層の単層または複数層などを用いることができる。なお、上記の式において、Ａｌはアルミニウムを示し、Ｉｎはインジウムを示し、Ｇａはガリウムを示し、ｘ１はＡｌ組成比を示し、ｙ１はＩｎ組成比を示し、ｚ１はＧａ組成比を示す。また、ｎ型不純物としては、たとえばシリコンおよび／またはゲルマニウムなどを用いることができる。なお、窒化物半導体層１０３に極性面を付与する観点からは、第１のｎ型窒化物半導体層１０２としては、窒化物半導体層１０３とは異なる材料を用いることが好ましい。
　また、第１のｎ型窒化物半導体層１０２と基板１０１との間および窒化物半導体層１０３とｎ型窒化物半導体基板２０１との間には、それぞれバッファ層や薄いノンドープ層（たとえば０．５μｍ以下の厚さのノンドープ層）などの他の層が１層以上含まれていてもよく、含まれていなくてもよい。
　また、窒化物半導体層１０３としては、上述したように、ＡｌxＧａ1-xＮ（０＜ｘ≦１）の式で表わされ、極性面を有するＩＩＩ族窒化物半導体結晶が用いられる。ここで、Ａｌはアルミニウムを示し、Ｇａはガリウムを示し、ｘはＡｌ組成比を示し、（１－ｘ）はＧａ組成比を示す。なお、窒化物半導体層１０３は、ｎ型、ｐ型またはノンドープのいずれであってもよい。
　また、窒化物半導体層１０３の厚さｔは０．５ｎｍ以上３０ｎｍ以下であることが好ましい。窒化物半導体層１０３の厚さｔが０．５ｎｍ以上である場合には窒化物半導体層１０３が面内で均一な厚さの層にすることができる傾向が大きくなり、３０ｎｍ以下である場合には窒化物半導体層１０３に格子歪に起因するクラックの発生等による窒化物半導体層１０３の結晶性が悪化しない傾向が大きくなる。
　また、窒化物半導体層１０３と第１のｎ型窒化物半導体層１０２との間には、他の層が１層以上含まれていてもよいが、空乏層の幅を狭める観点からは、窒化物半導体層１０３と第１のｎ型窒化物半導体層１０２とは接触していることが好ましい。
　また、ｐ型窒化物半導体層１０４としては、たとえば従来から公知のｐ型窒化物半導体を用いることができ、たとえば、Ａｌx2Ｉｎy2Ｇａz2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｚ２≦１、ｘ２＋ｙ２＋ｚ２＝１）の式で表わされるＩＩＩ族窒化物半導体結晶にｐ型不純物をドーピングして形成された層の単層または複数層などを用いることができる。なお、上記の式において、Ａｌはアルミニウムを示し、Ｉｎはインジウムを示し、Ｇａはガリウムを示し、ｘ２はＡｌ組成比を示し、ｙ２はＩｎ組成比を示し、ｚ２はＧａ組成比を示す。また、ｐ型不純物としては、たとえばマグネシウムおよび／または亜鉛などを用いることができる。なお、窒化物半導体層１０３に極性面を付与する観点からは、ｐ型窒化物半導体層１０４としては、窒化物半導体層１０３とは異なる材料を用いることが好ましい。
　また、ｐ型窒化物半導体層１０４と窒化物半導体層１０３との間には、他の層が１層以上含まれていてもよいが、空乏層の幅を狭める観点からは、ｐ型窒化物半導体層１０４と窒化物半導体層１０３とは接触していることが好ましい。
　また、活性層１０５としては、たとえば従来から公知の窒化物半導体を用いることができ、たとえば、Ａｌx3Ｉｎy3Ｇａz3Ｎ（０≦ｘ３≦１、０≦ｙ３≦１、０≦ｚ３≦１、ｘ３＋ｙ３＋ｚ３＝１）の式で表わされるノンドープのＩＩＩ族窒化物半導体結晶またはこの式で表わされるＩＩＩ族窒化物半導体結晶にｐ型不純物およびｎ型不純物の少なくとも一方をドーピングして形成された層の単層または複数層などを用いることができる。なお、上記の式において、Ａｌはアルミニウムを示し、Ｉｎはインジウムを示し、Ｇａはガリウムを示し、ｘ３はＡｌ組成比を示し、ｙ３はＩｎ組成比を示し、ｚ３はＧａ組成比を示す。また、活性層１０５は、従来から公知の単一量子井戸（ＳＱＷ）構造または多重量子井戸（ＭＱＷ）構造を有する構成であってもよい。
　また、活性層１０５とｐ型窒化物半導体層１０４との間には、他の層が１層以上含まれていてもよく、含まれていなくてもよい。
　また、第２のｎ型窒化物半導体層１０６としては、たとえば従来から公知のｎ型窒化物半導体を用いることができ、たとえば、Ａｌx4Ｉｎy4Ｇａz4Ｎ（０≦ｘ４≦１、０≦ｙ４≦１、０≦ｚ４≦１、ｘ４＋ｙ４＋ｚ４＝１）の式で表わされるＩＩＩ族窒化物半導体結晶にｎ型不純物をドーピングして形成された層の単層または複数層などを用いることができる。なお、上記の式において、Ａｌはアルミニウムを示し、Ｉｎはインジウムを示し、Ｇａはガリウムを示し、ｘ４はＡｌ組成比を示し、ｙ４はＩｎ組成比を示し、ｚ４はＧａ組成比を示す。また、ｎ型不純物としては、たとえばシリコンおよび／またはゲルマニウムなどを用いることができる。
　また、第２のｎ型窒化物半導体層１０６と活性層１０５との間には、他の層が１層以上含まれていてもよく、含まれていなくてもよい。
　また、第１のｎ電極１０７としては、たとえば、第１のｎ型窒化物半導体層１０２とオーミック接触をとることが可能な従来から公知の金属などを用いることができる。また、第２のｎ電極１０８としては、たとえば、第２のｎ型窒化物半導体層１０６とオーミック接触をとることが可能な従来から公知の金属などを用いることができる。なお、第１のｎ電極１０７と第２のｎ電極１０８とはそれぞれ同一の金属から構成されていてもよく、異なる金属から構成されていてもよい。
　図１および図２に示す構成の窒化物半導体発光素子においては、活性層１０５を形成した後に第２のｎ型窒化物半導体層１０６を形成することになるが、低温で第２のｎ型窒化物半導体層１０６を形成した場合でも、第２のｎ型窒化物半導体層１０６はｎ型窒化物半導体層であるため、第２のｎ型窒化物半導体層１０６の高抵抗化および結晶性の著しい悪化を抑制することができる。また、低温で第２のｎ型窒化物半導体層１０６を形成することができるため、活性層１０５が受ける熱ダメージも低減することができる。
　なお、Ｉｎを含むＩＩＩ族窒化物半導体結晶は、Ｉｎを含まないＩＩＩ族窒化物半導体結晶に比べて分解温度がかなり低いことが知られている。たとえば、ＧａＮ、ＡｌＮおよびその混晶のようなＩｎを含まない窒化物半導体結晶は１０００℃程度の高温において比較的安定である一方で、ＩｎＮは６００～７００℃程度の低温でも分解する。そのため、たとえばＩｎyＧａ1-yＮの式で表わされるＩｎを含むＩＩＩ族窒化物半導体結晶はＩｎ組成比ｙにもよるが、一般的に１０００℃を超える温度では結晶性が悪化してしまう。また、緑色光や赤色光といった長波長域の光を発光させる場合には、ＩｎyＧａ1-yＮの式で表わされるＩｎを含むＩＩＩ族窒化物半導体結晶のＩｎ組成比ｙを０．１５～０．４程度の高い組成とする必要があるが、このような場合には、Ｉｎを含む窒化物半導体結晶の温度に対する結晶性の悪化の傾向がさらに大きくなる。
　図１１に示す構成の従来の窒化物半導体発光素子においては、ＩｎＧａＮを含む活性層１１０４をたとえば６００℃～８００℃程度の低温で形成した後に、Ｍｇドープｐ型ＧａＮ層１１０５等のｐ型窒化物半導体層を１０００℃を超える高温で形成する必要がある。
　図１１に示す構成の従来の窒化物半導体発光素子においては、Ｍｇドープｐ型ＧａＮ層１１０５等のｐ型窒化物半導体層を高温で形成する際の昇温時および形成時の温度による熱ダメージを活性層１１０４が受けてしまうため、活性層１１０４の結晶性が著しく悪化する。一方、活性層１１０４を構成するＩｎＧａＮのＩｎ組成比を０．１５以上、特に０．２以上とする場合には、Ｍｇドープｐ型ＧａＮ層１１０５等のｐ型窒化物半導体層を低温で形成する必要があるが、ｐ型窒化物半導体層の高抵抗化および結晶性の悪化を引き起こし、駆動電圧が上昇する。
　しかしながら、図１および図２に示す構成の窒化物半導体発光素子においては、活性層１０５を形成した後に第２のｎ型窒化物半導体層１０６が形成され、ｐ型窒化物半導体層を形成する必要がないため、たとえば、活性層１０５がＩｎを含むＩＩＩ族窒化物半導体層を有する場合に、Ｉｎ組成比を０．１５以上とした構成、特にＩｎ組成比を０．２以上とする構成において、図１および図２に示すような、活性層１０５を形成した後に第２のｎ型窒化物半導体層１０６を形成し、ｐ型窒化物半導体層を形成しない構成が有効であると考えられる。なお、本発明において、活性層１０５のＩｎ組成比の上限については特に限定されないが、活性層１０５のＩｎ組成比が０．４を超えると発光効率が低下することがあるため、活性層１０５のＩｎ組成比は０．４以下であることが好ましい。
　また、上記においては、本発明の窒化物半導体発光素子として、窒化物半導体発光ダイオード素子の構成について主に説明したが、上記の構成を窒化物半導体レーザ素子などにも適用できることは言うまでもない。
　（実施の形態２）
　図１４に、本発明の半導体発光素子の一例である窒化物半導体発光素子（窒化物半導体発光ダイオード素子）の模式的な断面図を示す。この窒化物半導体発光素子は、基板１４０１と、基板１４０１上に形成された窒化物半導体の第１下部層１４０２と、第１下部層１４０２上に形成された窒化物半導体の中間層１４０３と、中間層１４０３上に形成された窒化物半導体の第２下部層１４０４と、第２下部層１４０４上に形成された窒化物半導体の活性層１４０５と、活性層１４０５上に形成された窒化物半導体の上部層１４０６と、を含んでいる。
　また、第１下部層１４０２の部分的に露出した表面に接するようにして第１のｎ型用電極１４０７が形成されており、上部層１４０６の表面に接するようにして第２のｎ型用電極１４０８が形成されている。
　第１下部層１４０２は、単数または複数の窒化物半導体層を含み、全体としてｎ型導電性を有している。ここで、全体としてｎ型導電性を有しているとは、ｎ型導電性の層を主として含み、中間や端に薄いノンドープ層などの層が配置されていても、全体として主に電子が伝導する性質を有することを表している。第２下部層１４０４は、単数または複数の窒化物半導体層を含み、全体としてｐ型導電性を有している。ここで、全体としてｐ型導電性を有しているとは、ｐ型導電性の層を主として含み、中間や端に薄いノンドープ層などの層が配置されていても、全体として主にホールが伝導する性質を有することを表している。上部層１４０６は、単数または複数の窒化物半導体層を含み、全体としてｎ型導電性を有している。
　第１のｎ型用電極１４０７はアノード電極として用いられ、第２のｎ型用電極１４０８はカソード電極として用いられる。すなわち、図１４に示す構成の窒化物半導体発光素子の駆動時においては、第１のｎ型用電極１４０７に外部から正電圧が印加され、第２のｎ型用電極１４０８には負電圧が印加される。したがって、正電圧から負電圧への電流経路は、第１のｎ型用電極１４０７から、全体としてｎ型導電性を有する第１下部層１４０２、中間層１４０３、全体としてｐ型導電性を有する第２下部層１４０４、活性層１４０５、および上部層１４０６を経て、第２のｎ型用電極１４０８までの順路で構成されている。
　このように図１４に示す構成の窒化物半導体発光素子にバイアスをかけることにより、活性層１４０５を挟む全体としてｐ型導電性の第２下部層１４０４と全体としてｎ型導電性の上部層１４０６とによるｐｎ接合には順バイアスが印加され、通常の窒化物半導体発光ダイオード素子の駆動によって発光する。ここで、全体としてｐ型導電性の第２下部層１４０４の厚さやドーピング量については、表面プラズモンと光との結合とは関係なく適宜選択することができる。したがって、第２下部層１４０４には十分に高濃度でｐ型不純物をドーピングすることができ、窒化物半導体発光素子の駆動時に、十分なホールを活性層１４０５に供給することができる。
　全体としてｎ型導電性の上部層１４０６の厚さは、第２のｎ型用電極１４０８の表面プラズモンと活性層１４０５からの光との結合のために、少なくとも４０ｎｍ以下の厚さに制限される必要がある。しかしながら、上部層１４０６の窒化物半導体中のｎ型不純物のドーピングは、ｐ型不純物のドーピングの場合に比較して容易である。
　より具体的には、窒化物半導体中において、ｐ型不純物（通常Ｍｇ）は所望のキャリア（ホール）濃度を得るために過剰量の不純物をドーピングする必要があり、またＭｇは他の層に拡散しやすいので厚さ４０ｎｍ以下のごく薄い層のみに十分なキャリアを発生させることは困難である。また、窒化物半導体発光素子の活性層にＭｇが拡散（あるいは添加）した場合には、活性層の品質が低下するという問題もある。しかしながら、厚さ４０ｎｍ以下のごく薄い厚さの全体としてｎ型導電性の上部層１４０６で生じさせるキャリアは電子であり、キャリアがホールとなるｐ型導電性の層の場合のような問題が遥かに生じにくい。
　すなわち、窒化物半導体中において、ｎ型不純物（通常Ｓｉ）はドーピング量とほぼ同等の量のキャリア（電子）を発生させることができ、Ｓｉが活性層に拡散したとしても活性層の品質が低下するという問題が生じにくい。逆に、活性層にＳｉを添加することで、発光効率が向上するとの報告も存在する（Jpn.　J.　Appl.　Phys.,　Vol.37　(1998)　pp.L362-L364）。活性層自体にｎ型不純物をドーピングしても不都合はないし、その場合には複数層の結晶成長時にすばやくドーピングを切り替えるという必要もなくなるため窒化物半導体発光素子の製造が容易になる。なお、本明細書において、活性層とは、それが多重量子井戸構造を有する場合には最下井戸層から最上井戸層までを意味することとし、それが単一量子井戸構造を有する場合には井戸層のみを意味することとする。
　また、図１４に示す構成の窒化物半導体発光素子の駆動時においては、中間層１４０３を挟む全体としてｐ型導電性の第２下部層１４０４と全体としてｎ型導電性の第１下部層１４０２とによる付加的ｐｎ接合には逆バイアスが印加される。ここで、通常のｐｎ接合であれば逆バイアス方向には電流が流れにくいが、トンネル電流を有効に流せる構成（トンネル接合）などを利用することによって、付加的ｐｎ接合を通して効率よく電流を流すことができる。そのためには、中間層１４０３を挟む付加的ｐｎ接合は、後に例示されるような特別の構成にされることが好ましい。
　第２のｎ型用電極１４０８は、少なくとも上部層１４０６に接触する面（界面）がＡｇから構成されている（Ａｇ界面）。また、上部層１４０６は４０ｎｍ以下の厚さに設定される。これにより、活性層１４０５の近接場内に半導体－Ａｇ界面を配置することができるため、活性層１４０５からの光が第２のｎ型用電極１４０８のＡｇ界面の表面プラズモンと容易に結合し、発光効率を向上させることができる。なお、上部層１４０６の厚さは、２０ｎｍ以下とすることが好ましく、典型的には１０ｎｍ程度とすることができる。
　上述のような図１４に示す構成の窒化物半導体発光素子の構成によって、窒化物半導体発光素子に電流を注入して、窒化物半導体発光素子を駆動させた時に活性層１４０５にホールと電子とを効率良く注入することができる。これにより、活性層１４０５から十分な量の光を発光させることができ、活性層１４０５からの光が表面プラズモンと結合した表面プラズモンポラリトン（ＳＰＰ）を第２のｎ型用電極１４０８のＡｇ界面に発生させることができる。したがって、図１４に示す構成の窒化物半導体発光素子においては、電流注入によってＳＰＰを効率的に発生させることができ、非特許文献２におけるような活性層１４０５からの発光において自然放出速度の増大を実現することができるため、高い発光効率を得ることができる。
　なお、ｎ型窒化物半導体の上部層１４０６に接する第２のｎ型用電極１４０８のＡｇ界面は、通常均質でなくて微視的には粒界を含んだり、微小な凹凸を有していることが多い。したがって、上記のようにして発生したＳＰＰは、第２のｎ型用電極１４０８のＡｇ界面に沿って伝播するうちに変調されて再度光に変換され、その光が外部に取り出される。この事象を考慮すれば、人為的に第２のｎ型用電極１４０８のＡｇ界面に凹凸やパターンを設けていてもよい。また、第２のｎ型用電極１４０８のＡｇ界面は、ｎ型窒化物半導体の上部層１４０６と良好なオーミック接触を形成することができるため、これにより活性層１４０５へキャリアを良好に注入することが可能であることも従来技術に対する改善点になる。
　活性層と電極材料との組み合わせに関しては、以下のことが考えられる。すなわち、活性層からの発光によって発生するＳＰＰは、金属の表面プラズモン振動数と関係するため、半導体と接する電極の界面にＡｇ（表面プラズモン振動数に対応する光の波長：約４４０ｎｍ）を用いた場合には、青色領域（波長４４０～５００ｎｍ）の光を発光する活性層に対して特に効果的であり、それよりやや長波長側（波長５００～６００ｎｍ）の光を発光する活性層に対してまで発光効率の向上効果を期待することができる。
　また、半導体と接する電極の界面にＡｌ（表面プラズモン振動数に対応する光の波長：約２３０ｎｍ）を用いた場合には、深紫外領域（波長２３０ｎｍ～３００ｎｍ）の光を発光する活性層に対して特に効果的であり、それよりやや長波長側（波長３００～４００ｎｍ）の光を発光する活性層に対してまで発光効率の向上効果を期待することができる。
　さらに、半導体と接する電極の界面にＡｕ（表面プラズモン振動数に対応する光の波長：約５４０ｎｍ）を用いた場合には、緑色～赤色領域（波長５４０～６００ｎｍ）の光を発光する活性層に対して特に効果的であり、それよりやや長波長側（波長６００～７００ｎｍ）の光を発光する活性層に対してまで発光効率の向上効果を期待することができる。
　ＡｌおよびＡｕはそれぞれ、上述のＡｇの場合と同様に、ｎ型窒化物半導体に対して良好なオーミック接触を形成することができるため、窒化物半導体発光ダイオード素子の駆動時に活性層にキャリアを良好に注入することが可能である。なお、Ａｇ、Ａｌ、およびＡｕは、窒化物半導体に限らず一般的に化合物半導体のｎ型層に対して良好なオーミック接触を形成することができる。したがって、Ａｇ、Ａｌ、およびＡｕは、窒化物半導体を用いた窒化物半導体発光素子の他に、窒化物半導体以外の他の化合物半導体を用いた半導体発光素子全般の電極材料として有用である。
　また、Ａｇを主成分として他の成分を混合した合金の場合には、表面プラズモン振動数がどのように変化するかは不明な点が多くて予測し難いが、たとえば図１４に示す構成の窒化物半導体発光素子の第２のｎ型用電極１４０８の材料に、Ａｇを最も多い成分（主成分）として含む合金を用いた場合には、本発明の効果が期待できると考えられる。
　したがって、図１４に示す構成の窒化物半導体発光素子の第２のｎ型用電極１４０８の材料としては、少なくともＡｇ合金（Ａｇ合金中におけるＡｇ原子濃度が５０原子％以上）を用いることができると考えられる。
　また、上述のＡｇ合金の場合と同様の理由により、図１４に示す構成の窒化物半導体発光素子の第２のｎ型用電極１４０８の材料としては、Ａｌ合金（Ａｌ合金中におけるＡｌ原子濃度が５０原子％以上）およびＡｕ合金（Ａｕ合金中におけるＡｕ原子濃度が５０原子％以上）もそれぞれ用いることができると考えられる。また、表面プラズモンを励起させることができる電極材料としては、上述のＡｇ、Ａｇ合金、Ａｌ、Ａｌ合金、Ａｕ、およびＡｕ合金以外にも、活性層から発光する光の波長に対応する表面プラズモン振動数を有する材料を適宜選択して用いることができる。
　次に、付加的ｐｎ接合について検討する。図１４に示す構成の窒化物半導体発光素子において、基板１４０１としてサファイア基板、窒化物半導体基板、または炭化ケイ素基板などの六方晶の半導体結晶基板を用いて、そのＣ面（｛０００１｝面）上に第１下部層１４０２、中間層１４０３、および第２下部層１４０４をＭＯＣＶＤ（Metal　Organic　Chemical　Vapor　Deposition）法などにより順次エピタキシャル成長させた場合には、エピタキシャル成長させた第１下部層１４０２、中間層１４０３、および第２下部層１４０４のそれぞれの表面もＣ面になる。このようなＣ面方位は、窒化物半導体発光素子において最も一般的である。
　ここで、このようなＣ面を有する中間層１４０３にたとえば格子不整合などに起因して格子歪が生じている場合には、中間層１４０３に圧電分極によるピエゾ電界が発生し、その分極方向はＣ軸方向（＜０００１＞方向）に沿っている。その結果、中間層１４０３のＣ面が＋Ｃ軸側と－Ｃ軸側とで異なる電気的性質を示すため、中間層１４０３は互いに極性の異なる極性面である下側界面と上側界面とを有することになる。ここで、中間層１４０３の下側界面はｎ型導電性の第１下部層１４０２に接する面であり、中間層１４０３の上側界面はｐ型導電性の第２下部層１４０４に接する面である。
　このように極性面を有する中間層１４０３が第１下部層１４０２および第２下部層１４０４のそれぞれとの格子定数差に起因して引っ張り応力を受けて引っ張り歪を有する場合には、中間層１４０３のエネルギバンドが曲がり、第１下部層１４０２と第２下部層１４０４との間の空乏層の幅を狭くすることができる。その結果、第１下部層１４０２と第２下部層１４０４との間で逆バイアスが印加される付加的ｐｎ接合においてトンネル電流が流れやすくなり、中間層１４０３を含まない構成に比べて、窒化物半導体発光素子の駆動電圧を低減させることができる。たとえば、第１下部層１４０２および第２下部層１４０４をそれぞれＧａＮまたは低Ａｌ濃度のＡｌＧａＮで形成し、中間層１４０３をＡｌＮまたは高Ａｌ濃度のＡｌＧａＮで形成した場合には、上記のように中間層１４０３が極性面を有するとともに引っ張り歪を有する構成とすることができる。なぜならば、ＡｌＧａＮにおいては、Ａｌ濃度が増大するにしたがって格子定数が小さくなるからである。
　また、基板１４０１として六方晶の半導体結晶基板を用い、その基板１４０１のＲ面（｛１－１０２｝面）または｛１１－２２｝面などの半極性面上に第１下部層１４０２、中間層１４０３、および第２下部層１４０４をＭＯＣＶＤ法などによって順次エピタキシャル成長させることもできる。この場合には、中間層１４０３の表面も、Ｒ面（｛１－１０２｝面）または｛１１－２２｝面などの半極性面になる。このようにＲ面（｛１－１０２｝面）または｛１１－２２｝面などの半極性面を表面に有する中間層１４０３に格子不整合などに起因して格子歪が生じた場合にも、圧電分極によるピエゾ電界が発生し、中間層１４０３の半極性面である下側界面と上側界面とがそれぞれ異なる電気的性質を示すことになる。
　さらに、基板１４０１の表面（窒化物半導体層を成長させる表面）は、Ｃ面またはＲ面に対してオフ角度を有する面であってもよい。この場合の基板１４０１の表面としては、たとえば、Ｃ面に対して０°以上４５°未満の傾きを有する表面、またはＲ面に対して０°以上４５°未満の傾きを有する表面が挙げられる。
　また、基板１４０１の表面は、Ｍ面（｛１０－１０｝面）またはＡ面（｛１１－２０｝面）の無極性面に対してオフ角度を有する面であってもよい。
　この場合の基板１４０１の表面としては、たとえば、Ｍ面に対して０°よりも大きく４５°未満の傾きを有する表面、またはＡ面に対して０°よりも大きく４５°未満の傾きを有する表面が挙げられる。
　以上のように基板１４０１の表面がＣ面、Ｒ面、Ｍ面またはＡ面に対してオフ角度を有する面である場合には、基板１４０１の表面がＣ面である場合と同様に、窒化物半導体発光素子の駆動電圧を低減させることができる。
　また、付加的ｐｎ接合に逆バイアスの電流を流しやすくする構成としては、その接合部分に高濃度ドーピングを行なうことも有効である。たとえば、中間層１４０３を設けずに第１下部層１４０２と第２下部層１４０４とを接合し、少なくとも接合近傍において、第１下部層１４０２のｎ型不純物濃度を好ましくは１×１０18～１×１０21／ｃｍ3の範囲内、より好ましくは１×１０19～１×１０20／ｃｍ3の範囲内にするとともに、第２下部層１４０４のｐ型不純物濃度を好ましくは１×１０19～１×１０20／ｃｍ3の範囲内、より好ましくは３×１０19～３×１０20／ｃｍ3の範囲内にした構成とすることができる。ここで、接合近傍とは、ドーピングによってトンネル電流を促進し得る接合界面から５０ｎｍ程度までの範囲を言う。また、この場合には、上述の組成の中間層１４０３を設けて相乗的な効果を得てもよく、上述の組成とは異なる組成の中間層を設けまたは設けずに、高濃度ドーピングの効果のみを利用することもできる。
　図１５に、本発明の半導体発光素子の他の一例である窒化物半導体発光素子（窒化物半導体発光ダイオード素子）の模式的な断面図を示す。図１５に示す構成の窒化物半導体発光素子においては、ｎ型導電性の六方晶の窒化物半導体からなるｎ型基板１５０１が用いられ、ｎ型基板１５０１の裏面に第１のｎ型用電極１５０７が形成されることによって上下電極構造の窒化物半導体発光素子とされている点に特徴がある。
　すなわち、図１５に示す構成の窒化物半導体発光素子は、ｎ型基板１５０１と、ｎ型基板１５０１上に形成された第１下部層１５０２と、第１下部層１５０２上に形成された中間層１５０３と、中間層１５０３上に形成された第２下部層１５０４と、第２下部層１５０４上に形成された活性層１５０５と、活性層１５０５上に形成された上部層１５０６とを含んでいる。そして、ｎ型基板１５０１の裏面には第１のｎ型用電極１５０７が接するようにして形成されており、上部層１５０６の表面には第２のｎ型用電極１５０８が接するようにして形成されている。
　図１５に示す構成の窒化物半導体発光素子において、正電圧から負電圧への電流経路は、第１のｎ型用電極１５０７から、ｎ型基板１５０１、全体としてｎ型導電性を有する第１下部層１５０２、中間層１５０３、全体としてｐ型導電性を有する第２下部層１５０４、活性層１５０５、および上部層１５０６を経て、第２のｎ型用電極１５０８までの順に構成されている。
　図１５に示す構成の窒化物半導体発光素子における上記以外の説明は、図１４に示す構成の窒化物半導体発光素子と同様であるため、その説明については省略する。
　なお、本発明の半導体発光素子が、特に基板上に窒化物半導体層を積層してなる図１４および図１５に示すような構成の窒化物半導体発光素子である場合には、基板１４０１，１５０１としては上述のようにサファイア基板、窒化物半導体基板、または炭化ケイ素基板などの六方晶の半導体結晶基板を用いることができる。なかでも、窒化物半導体発光素子の基板１４０１，１５０１として窒化物半導体基板を用いた場合には、基板１４０１，１５０１とその上に積層される窒化物半導体層との格子定数差が小さくなるなどの基板１４０１，１５０１と窒化物半導体層との物性の差異を小さくすることができるため、窒化物半導体層において良好な結晶性を得ることができる傾向にある。
　窒化物半導体基板としては、たとえば、Ａｌx5Ｇａy5Ｉｎz5Ｎ（０≦ｘ５≦１、０≦ｙ５≦１、０≦ｚ５≦１、ｘ５＋ｙ５＋ｚ５＝１）の式で表わされるＩＩＩ族窒化物半導体結晶の基板を用いることができる。
　また、基板１４０１，１５０１上に積層される層（第１下部層１４０２，１５０２、中間層１５０２，１５０３、第２下部層１４０４，１５０４、活性層１４０５，１５０５、上部層１４０６，１５０６）としては、それぞれ独立に、たとえば、Ａｌx6Ｉｎy6Ｇａz6Ｎ（０≦ｘ６≦１、０≦ｙ６≦１、０≦ｚ６≦１、ｘ６＋ｙ６＋ｚ６＝１）の式で表わされるＩＩＩ族窒化物半導体結晶を用いることができる。ｎ型不純物としては、Ｓｉおよび／またはＧｅなどを用いることができ、Ｏ、ＳｅなどのＶＩ族元素を用いることも可能である。ｐ型不純物としては、Ｍｇおよび／またはＺｎなどを用いることができる。また、活性層１４０５，１５０５は、たとえば、従来から公知の単一量子井戸（ＳＱＷ）構造または多重量子井戸（ＭＱＷ）構造を有する構成とすることができる。
　図１４および図１５に示す構成の窒化物半導体発光素子における第１のｎ型用電極１４０７，１５０７としては、たとえば、ｎ型の第１下部層１４０２またはｎ型基板１５０１とオーミック接触を形成することが可能な公知の金属などを用いることができる。図１４および図１５に示す構成の窒化物半導体発光素子においては、活性層１４０５，１５０５を形成した後に上部層１４０６，１５０６を形成することができるが、上部層１４０６，１５０６を低温で形成した場合でも、上部層１４０６，１５０６はｎ型窒化物半導体層であるため、上部層１４０６，１５０６の高抵抗化および著しい結晶性の悪化を抑制することができる。また、上部層１４０６，１５０６を低温で形成した場合には、活性層１４０５，１５０５が受ける熱ダメージも低減することができる。
　なお、Ｉｎを含むＩＩＩ族窒化物半導体結晶は、Ｉｎを含まないＩＩＩ族窒化物半導体結晶に比べて分解温度がかなり低いことが知られている。たとえば、ＧａＮ、ＡｌＮおよびその混晶のようなＩｎを含まない窒化物半導体結晶は１０００℃程度の高温において比較的安定である一方で、ＩｎＮは６００～７００℃程度の低温でも分解する。そのため、たとえばＩｎyＧａ1-yＮの式で表わされるＩｎを含むＩＩＩ族窒化物半導体結晶はＩｎ組成比ｙにもよるが、一般的に１０００℃を超える温度では結晶性が悪化してしまう。また、緑色光や赤色光といった長波長域の光を活性層１４０５，１５０５から発光させる場合には、ＩｎyＧａ1-yＮの式で表わされるＩｎを含むＩＩＩ族窒化物半導体結晶のＩｎ組成比ｙを０．１５～０．４程度の高い組成とする必要があるが、このような場合には、Ｉｎを含む窒化物半導体結晶の温度に対する結晶性の悪化の傾向がさらに大きくなる。
　＜実施例１＞
　図３に、本発明の窒化物半導体発光素子の一例である実施例１の窒化物半導体発光ダイオード素子の模式的な断面図を示す。ここで、実施例１の窒化物半導体発光ダイオード素子は、厚さ４００μｍのサファイア基板３０１上に、厚さ５μｍの第１のｎ型ＧａＮ層３０２、厚さ２．５ｎｍのＡｌＮ中間層３０３、厚さ０．３μｍのｐ型ＧａＮ層３０４、厚さ１０ｎｍのｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層３０９、厚さ０．１６８μｍの多重量子井戸活性層３０５および厚さ０．３μｍの第２のｎ型ＧａＮ層３０６の順に積層された構成を有しており、第１のｎ型ＧａＮ層３０２上には第１のｎ電極３０７が形成され、第２のｎ型ＧａＮ層３０６上には第２のｎ電極３０８が形成されている。
　ここで、多重量子井戸活性層３０５は、ｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層３０９側から、厚さ６０ｎｍのノンドープＧａＮ層、厚さ８ｎｍのノンドープＩｎ0.02Ｇａ0.98Ｎバリア層と厚さ４ｎｍのノンドープＩｎ0.2Ｇａ0.8Ｎ井戸層とが交互に４周期積層された積層体および厚さ６０ｎｍのノンドープＧａＮ層がこの順に積層された構成を有している。
　また、第１のｎ電極３０７は、第１のｎ型ＧａＮ層３０２に接するようにして形成されており、第１のｎ型ＧａＮ層３０２側から、ハフニウム膜（厚さ３０ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、モリブデン膜（厚さ３０ｎｍ）、白金膜（厚さ５０ｎｍ）および金膜（厚さ２００ｎｍ）がこの順に積層された構成となっている。
　また、第２のｎ電極３０８は、第１のｎ電極３０７と同じ構造となっている。
　上記の構成を有する実施例１の窒化物半導体発光ダイオード素子は以下のようにして製造される。
　まず、直径が２インチの表面を有する厚さ４００μｍのサファイア基板３０１のＣ面である（０００１）面上に、ＭＯＣＶＤ成膜装置を用いて、第１のｎ型ＧａＮ層３０２、ＡｌＮ中間層３０３、ｐ型ＧａＮ層３０４、ｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層３０９、多重量子井戸活性層３０５および第２のｎ型ＧａＮ層３０６をこの順にＭＯＣＶＤ法によりエピタキシャル成長させる。ここで、窒素源としてはアンモニアを用い、ガリウム源としてはＴＭＧ（トリメチルガリウム）を用い、インジウム源としてはＴＭＩ（トリメチルインジウム）を用い、アルミニウム源としてはＴＭＡ（トリメチルアルミニウム）を用い、ｐ型不純物のマグネシウム源としてはＣｐ２Ｍｇ（ビスシクロペンタジエニルマグネシウム）を用い、ｎ型不純物のシリコン源としてシランを用いている。
　なお、第１のｎ型ＧａＮ層３０２および第２のｎ型ＧａＮ層３０６のキャリア密度はそれぞれ１×１０18ｃｍ-3程度である。また、ｐ型ＧａＮ層３０４のキャリア密度は４×１０17ｃｍ-3程度である。ＡｌＮ中間層３０３については、ｐ型不純物およびｎ型不純物のドーピングを意図的に行なっていない。
　また、第１のｎ型ＧａＮ層３０２はサファイア基板３０１の温度を１１２５℃として形成され、ＡｌＮ中間層３０３、ｐ型ＧａＮ層３０４およびｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層３０９も引き続いてサファイア基板３０１の温度を１１２５℃として形成される。
　そして、サファイア基板３０１の温度を７５０℃まで低下させて多重量子井戸活性層３０５を形成し、サファイア基板３０１の温度を８５０℃まで上昇させて第２のｎ型ＧａＮ層３０６を形成する。その後、サファイア基板３０１の温度を室温まで降温する。
　このように、多重量子井戸活性層３０５を形成した後に、サファイア基板３０１の温度を８５０℃程度の低温として第２のｎ型ＧａＮ層３０６を形成した場合でも、第２のｎ型ＧａＮ層３０６はｎ型窒化物半導体層であるため、第２のｎ型ＧａＮ層３０６の高抵抗化および結晶性の著しい悪化を抑制することができる。また、多重量子井戸活性層３０５上にｐ型窒化物半導体層を形成する図１１に示すような従来の構成と比べて低温で第２のｎ型ＧａＮ層３０６を形成することができるため、多重量子井戸活性層３０５が受ける熱ダメージを低減することができる。
　その後、第２のｎ型ＧａＮ層３０６上に第２のｎ電極３０８をＥＢ（Electron　Beam）蒸着法により形成する。ここで、第２のｎ電極３０８のパターンニングは、以下のようにして行なわれる。まず、第２のｎ型ＧａＮ層３０６の表面全面にフォトレジストを形成した後に、一般的なフォトリソグラフィ技術およびエッチング技術を用いてそのフォトレジストに第２のｎ電極３０８の形状に開口部を設ける。そして、フォトレジストの全面を覆うようにして第２のｎ電極３０８をＥＢ蒸着法により形成し、その後リフトオフによりフォトレジストを除去することによって、所定の形状にパターンニングされた第２のｎ電極３０８が第２のｎ型ＧａＮ層３０６上に形成される。
　次に、第２のｎ型ＧａＮ層３０６上に気相エッチング用のマスクを形成し、ＩＣＰ（Inductively　Coupled　Plasma）エッチング法を用いて、第１のｎ型ＧａＮ層３０２の厚さ方向の途中までエッチングを行なう。
　次に、ＥＢ蒸着法およびスパッタ法を用いて、第１のｎ型ＧａＮ層３０２の露出した表面上に第１のｎ電極３０７を形成する。ここで、第１のｎ電極３０７のパターンニングは、第２のｎ電極３０８のパターンニングと同様にして行なわれる。
　次に、上記の第１のｎ電極３０７の形成後のサファイア基板３０１の厚さを一般的な研削および研磨により１００μｍ程度に薄くした後に、ダイヤモンド針でスクライブすることにより一辺が３５０μｍの正方形状の表面を有するチップ状に分割して実施例１の窒化物半導体発光ダイオード素子を得る。
　なお、マグネシウムがドープされたｐ型窒化物半導体層は１０００℃以上の高温で形成しないとｐ型の電気伝導を示さないが、シリコンがドープされたｎ型窒化物半導体層は１０００℃未満の低温であってもｎ型の電気伝導を示す。したがって、８００℃程度の低温であっても、形成条件を最適化することにより、第２のｎ型ＧａＮ層３０６を形成することができる。
　また、実施例１の窒化物半導体発光ダイオード素子においては、第１のｎ電極３０７に正電圧を印加し、第２のｎ電極３０８に負電圧を印加するため、第１のｎ電極３０７が正電極（アノード電極）となり、第２のｎ電極３０８が負電極（カソード電極）となる。このように、実施例１の窒化物半導体発光ダイオード素子に電圧を印加することにより、多重量子井戸活性層３０５から光が発光する。
　一方、比較例として、図７の模式的断面図に示す構成の窒化物半導体発光ダイオード素子を作製する。ここで、比較例の窒化物半導体発光ダイオード素子は、ＡｌＮ中間層３０３の代わりに、図９の模式的断面図に示すように、第１のｎ型ＧａＮ層３０２の上部を１０ｎｍの厚さでキャリア密度を３．４×１０19ｃｍ-3としたシリコン高ドープ層７０１とし、ｐ型ＧａＮ層３０４の下部を１０ｎｍの厚さでキャリア密度を３×１０18ｃｍ-3としたマグネシウム高ドープ層７０２として、これらが接合したトンネル接合を有するトンネル接合層７０３を形成したこと以外は実施例１の窒化物半導体発光ダイオード素子と同様の構成となっている。
　実施例１の窒化物半導体発光ダイオード素子においては、２０ｍＡの電流を注入して駆動させるときの駆動電圧は４．６Ｖである。一方、比較例の窒化物半導体発光ダイオード素子に２０ｍＡの電流を注入して駆動させるときの駆動電圧は７．５Ｖ程度である。したがって、実施例１の窒化物半導体発光ダイオード素子は、比較例の窒化物半導体発光ダイオード素子と比べて、２０ｍＡの電流を注入して駆動させたときの駆動電圧を３Ｖ程度低減することができる。
　また、実施例１の窒化物半導体発光ダイオード素子と比較例の窒化物半導体発光ダイオード素子の発光パターンを光学顕微鏡にて観察したところ、比較例の窒化物半導体発光ダイオード素子においては、図８に示すように、発光強度が大きい領域８０１と発光強度が小さい領域８０２とが混在しており、発光強度ムラが大きく、電流の注入が不均一であることがわかる。
　一方、実施例１の窒化物半導体発光ダイオード素子においては、比較例の窒化物半導体発光ダイオード素子のような発光強度ムラはほとんど見られない。
　また、比較例の窒化物半導体発光ダイオード素子においては、発光強度が大きい領域８０１と発光強度が小さい領域８０２との発光強度は８倍程度違っていたが、実施例１の窒化物半導体発光ダイオード素子においては、発光強度が大きい領域と小さい領域とで発光強度は３倍程度に抑えられている。
　また、図４に実施例１の窒化物半導体発光ダイオード素子のＡｌＮ中間層３０３近傍のバンドエネルギダイヤグラムの理論計算結果を示し、図１０に比較例の窒化物半導体発光ダイオード素子のトンネル接合層７０３近傍のバンドエネルギダイヤグラムの理論計算結果を示す。
　図４および図１０において、横軸が厚さ方向における位置（ｎｍ）を示しており、縦軸がバンドエネルギ（ｅＶ）およびキャリア密度（ｃｍ-3）を示している。なお、図４の横軸の５０（ｎｍ）の位置は、ＡｌＮ中間層３０３とｐ型ＧａＮ層３０４との界面の位置を示しており、図４の横軸の数値が大きくなるほど第１のｎ型ＧａＮ層３０２側に進行し、図４の横軸の数値が小さくなるほどｐ型ＧａＮ層３０４側に進行する。また、図１０の横軸の５０（ｎｍ）の位置は、第１のｎ型ＧａＮ層３０２とシリコン高ドープ層７０１との界面の位置を示しており、図１０の横軸の数値が大きくなるほど第１のｎ型ＧａＮ層３０２側に進行し、図１０の横軸の数値が小さくなるほどｐ型ＧａＮ層３０４側に進行する。
　図４および図１０において、伝導帯のバンドエネルギ４０１と価電子帯のバンドエネルギ４０５とは互いのフェルミエネルギ４０２が一致するように接合されており、ｐ型不純物のキャリア密度４０３が示されている領域とｎ型不純物のキャリア密度４０４が示されている領域との間のキャリア密度が示されていない領域がキャリアの存在しない空乏層となり、空乏層の幅がｚで示されている。この空乏層の幅ｚが小さい方がトンネル電流が流れやすくなる。
　図４と図１０の空乏層の幅ｚを比較すればわかるように、実施例１の窒化物半導体発光ダイオード素子においては空乏層の幅ｚが２．５ｎｍ程度であるのに対して、比較例の窒化物半導体発光ダイオード素子では空乏層の幅ｚが３０ｎｍ程度となっている。したがって、実施例１の窒化物半導体発光ダイオード素子の空乏層の幅は、比較例の窒化物半導体発光ダイオード素子の１／１０程度となっており、これにより実施例１の窒化物半導体発光ダイオード素子においては良好なトンネル電流が流れ、駆動電圧の低減につながっているものと考えられる。
　すなわち、実施例１の窒化物半導体発光ダイオード素子においては、ＡｌＮ中間層３０３を構成するＡｌＮの格子定数が、第１のｎ型ＧａＮ層３０２およびｐ型ＧａＮ層３０４を構成するＧａＮの格子定数よりも小さくなっている。したがって、ＡｌＮ中間層３０３には、この格子定数差に起因して格子不整合による格子歪が生じ、ピエゾ電界による自発分極がＣ軸方向に沿って発生して、ＡｌＮ中間層３０３のＣ面が＋Ｃ軸側と－Ｃ軸側とで異なる性質を示すことから、ＡｌＮ中間層３０３は極性面を有する。そして、極性面を有するＡｌＮ中間層３０３においては、バンドの曲がりが生じるために、空乏層の幅を狭くすることができたものと考えられる。
　また、実施例１の窒化物半導体発光ダイオード素子において発光強度ムラがほとんど見られなかったのは、ＡｌＮ中間層３０３の挿入により、第１のｎ型ＧａＮ層３０２とｐ型ＧａＮ層３０４との間の電圧が低減して、これらの層間の抵抗が小さくなったため、均一に電流が注入できたことによるものと考えられる。
　図５に、実施例１の窒化物半導体発光ダイオード素子のＡｌＮ中間層３０３の厚さを４ｎｍに変更したときのＡｌＮ中間層３０３近傍のバンドエネルギダイヤグラムの理論計算結果を示す。この場合には、空乏層の幅ｚが４ｎｍ程度となり、比較例の窒化物半導体発光ダイオード素子の空乏層の幅の１／７程度となっている。したがって、ＡｌＮ中間層３０３の厚さを４ｎｍに変更した場合にも、良好なトンネル電流が流れ、駆動電圧が低減するという本発明の効果が得られることがわかる。図５におけるその他の説明は、図４における説明と同様である。
　なお、本実施例と同様の効果は、中間層３０３がＡｌＮからなる場合に限られず、中間層３０３がＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる場合にも得られる。
　また、サファイア基板３０１の温度を５００℃程度にして、サファイア基板３０１のＣ面である（０００１）面上にＧａＮバッファ層を形成してから第１のｎ型ＧａＮ層３０２を形成しても本実施例と同様の効果が得られる。
　また、サファイア基板３０１の代わりにｎ型窒化物半導体基板を用い、ｎ型窒化物半導体基板の極性面または半極性面上に中間層３０３を直接形成し、その中間層３０３上にｐ型ＧａＮ層３０４を形成して図２に示すような上下電極構造の構成に変更した場合にも、本実施例と同様の効果が得られる。
　また、多重量子井戸活性層３０５にＡｌを含む混晶を用いた場合でも上記と同様の効果が得られ、さらには多重量子井戸活性層３０５を構成する井戸層のＩｎ組成比を適宜変更して発光波長を変更した場合でも本実施例と同様の効果が得られる。
　本発明においては、従来の一般的な構造とは異なり、活性層はｐ型窒化物半導体層上に形成される。多重量子井戸活性層３０５は、ｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層３０９側から、厚さ６０ｎｍのノンドープＧａＮ層、厚さ８ｎｍのノンドープＩｎ0.02Ｇａ0.98Ｎバリア層と厚さ４ｎｍのノンドープＩｎ0.2Ｇａ0.8Ｎ井戸層の順に形成されている。ｐ型窒化物半導体層上に活性層の井戸層を直接形成した場合には、ｐ型ドーパントであるＭｇの活性層への拡散により発光強度が低下することがあることから、ｐ型窒化物半導体層と活性層の井戸層との間には５ｎｍ以上の間隔をあけることが好ましい。なお、当該間隔には、本実施例のように、ノンドープの窒化物半導体層を形成することが好ましい。
　＜実施例２＞
　実施例１の窒化物半導体発光ダイオード素子の中間層３０３の組成をＡｌ0.3Ｇａ0.7Ｎに変更するとともに、中間層３０３の厚さを２０ｎｍに変更したこと以外は実施例１と同様にして窒化物半導体発光ダイオード素子を作製する。
　このようにして作製した実施例２の窒化物半導体発光ダイオード素子も、上記の実施例１の窒化物半導体発光ダイオード素子と同様に、比較例の窒化物半導体発光ダイオード素子と比較して、発光強度ムラを抑制することができるとともに、駆動電圧も低減することができる。
　＜実施例３＞
　図６に、本発明の窒化物半導体発光素子の一例である実施例３の窒化物半導体レーザ素子の模式的な断面図を示す。ここで、実施例３の窒化物半導体レーザ素子は、厚さ４００μｍのｎ型ＧａＮ基板６０１上に、厚さ２．５μｍの第１のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０２ａ、厚さ０．１μｍの第１のｎ型ＧａＮガイド層６０２ｂ、厚さ２．５ｎｍのＡｌ0.8Ｇａ0.2Ｎ中間層６０３、厚さ０．２μｍのｐ型ＧａＮガイド層６０４、厚さ０．０１μｍのｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層６０９、厚さ０．１４４μｍの多重量子井戸活性層６０５、厚さ０．２μｍの第２のｎ型ＧａＮガイド層６０６ｂおよび厚さ０．６μｍの第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０６ａの順に積層された構成を有している。
　また、第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０６ａの一部および第２のｎ型ＧａＮガイド層６０６ｂの一部がそれぞれ除去されることによって、共振器長方向に伸びるリッジストライプ部（リッジストライプ部のストライプ幅：１．２～２．４μｍ）が形成されており、そのリッジストライプ部の側面および第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０６ａの表面が絶縁膜６１１で覆われている。
　また、ｎ型ＧａＮ基板６０１の裏面には第１のｎ電極６０７が形成され、第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０６ａ上には第２のｎ電極６０８が形成されている。
　ここで、多重量子井戸活性層６０５は、実施例３の窒化物半導体レーザ素子から発振するレーザ光の波長が５００ｎｍになるように混晶比を調節して形成されており、具体的には、ｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層６０９側から、厚さ６０ｎｍのノンドープＧａＮ層、厚さ８ｎｍのノンドープＩｎ0.02Ｇａ0.98Ｎバリア層と厚さ４ｎｍのノンドープＩｎ0.2Ｇａ0.8Ｎ井戸層とが交互に２周期積層された積層体および厚さ６０ｎｍのノンドープＧａＮ層がこの順に積層された構成を有している。
　また、第１のｎ電極６０７は、ｎ型ＧａＮ基板６０１に接するようにして形成されており、ｎ型ＧａＮ基板６０１側から、ハフニウム膜（厚さ３０ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、モリブデン膜（厚さ３０ｎｍ）、白金膜（厚さ５０ｎｍ）および金膜（厚さ２００ｎｍ）がこの順に積層された構成となっている。
　また、第２のｎ電極６０８は、第１のｎ電極６０７と同じ構造となっている。また、絶縁膜６１１は、厚さ２００ｎｍの酸化シリコン層および厚さ５０ｎｍの酸化チタン層がこの順序で積層された構成となっている。
　また、第１のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０２ａ、第１のｎ型ＧａＮガイド層６０２ｂ、第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０６ａおよび第２のｎ型ＧａＮガイド層６０６ｂのキャリア密度はそれぞれ１×１０18ｃｍ-3程度である。また、ｐ型ＧａＮガイド層６０４のキャリア密度は４×１０17ｃｍ-3程度である。Ａｌ0.8Ｇａ0.2Ｎ中間層６０３については、ｐ型不純物およびｎ型不純物のドーピングを意図的に行なっていない。
　上記の構成を有する実施例３の窒化物半導体レーザ素子は以下のようにして製造される。
　まず、直径が２インチの表面を有する厚さ４００μｍのｎ型ＧａＮ基板６０１のＣ面である（０００１）面上に、ＭＯＣＶＤ成膜装置を用いて、第１のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０２ａ、第１のｎ型ＧａＮガイド層６０２ｂ、Ａｌ0.8Ｇａ0.2Ｎ中間層６０３、ｐ型ＧａＮガイド層６０４、ｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層６０９、多重量子井戸活性層６０５、第２のｎ型ＧａＮガイド層６０６ｂおよび第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０６ａをこの順にＭＯＣＶＤ法によりエピタキシャル成長させる。ここで、窒素源としてはアンモニアを用い、ガリウム源としてはＴＭＧを用い、インジウム源としてはＴＭＩを用い、アルミニウム源としてはＴＭＡを用い、ｐ型不純物のマグネシウム源としてはＣｐ２Ｍｇを用い、ｎ型不純物のシリコン源としてシランを用いている。
　ここで、第１のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０２ａから多重量子井戸活性層６０５のｎ型ＧａＮ基板６０１に近い側のノンドープＧａＮ層まではｎ型ＧａＮ基板６０１の温度を１１２５℃として形成され、その後、ｎ型ＧａＮ基板６０１の温度を７５０℃まで低下させて多重量子井戸活性層６０５の残りの部分を形成する。そして、ｎ型ＧａＮ基板６０１の温度を８５０℃まで上昇させて第２のｎ型ＧａＮガイド層６０６ｂおよび第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０６ａを形成する。その後、ｎ型ＧａＮ基板６０１の温度を室温まで降温する。
　このように、多重量子井戸活性層６０５を形成した後に、ｎ型ＧａＮ基板６０１の温度を８５０℃程度の低温として第２のｎ型ＧａＮガイド層６０６ｂおよび第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０６ａを形成した場合でも、第２のｎ型ＧａＮガイド層６０６ｂおよび第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０６ａはそれぞれｎ型窒化物半導体層であるため、第２のｎ型ＧａＮガイド層６０６ｂおよび第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０６ａの高抵抗化および結晶性の著しい悪化を抑制することができる。また、多重量子井戸活性層６０５上にｐ型窒化物半導体層を形成する図１１に示すような従来の構成と比べて低温で第２のｎ型ＧａＮガイド層６０６ｂおよび第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０６ａを形成することができるため、多重量子井戸活性層６０５が受ける熱ダメージを低減することができる。
　その後、第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０６ａ上に第２のｎ電極６０８をＥＢ（Electron　Beam）蒸着法により形成する。そして、第２のｎ電極６０８の表面全面にフォトレジストを形成した後に、一般的なフォトリソグラフィ技術およびエッチング技術を用いてそのフォトレジストのリッジストライプ部を形成しない領域に開口部を設ける。その後、ＩＣＰエッチング法を用いて、第２のｎ型ＧａＮガイド層６０６ｂの厚さ方向の途中までエッチングを行なう。そして、フォトレジストの表面全面に、ＥＢ蒸着法およびスパッタ法を用いて、酸化シリコン層および酸化チタン層をこの順序に積層して、絶縁膜６１１を形成する。その後リフトオフによりフォトレジストを除去することによって、第２のｎ電極６０８が第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０６ａ上に形成されるとともに、所定の形状にパターンニングされた絶縁膜６１１が形成される。
　次に、ＥＢ蒸着法を用いて、ｎ型ＧａＮ基板６０１の裏面上に第１のｎ電極６０７を形成する。
　次に、上記の第１のｎ電極６０７の形成後のｎ型ＧａＮ基板６０１の厚さを一般的な研削および研磨により１００μｍ程度に薄くした後に、ダイヤモンド針でスクライブし、バー状に劈開する。そして、この劈開により露出した共振器端面にＡｌＯaＮ1-a（０≦ａ）の式で表わされる誘電体膜からなる端面コート膜を３０ｎｍ程度の厚さに形成する。ここで、光出射側の共振器端面における反射率は１０％とされ、光反射側の共振器端面における反射率は９０％に設定される。これにより、実施例３の窒化物半導体レーザ素子を得る。
　また、比較例として、Ａｌ0.8Ｇａ0.2Ｎ中間層６０３の代わりに、第１のｎ型ＧａＮガイド層６０２ｂの上部を５０ｎｍの厚さでキャリア密度を３．４×１０19ｃｍ-3としたシリコン高ドープ層とし、ｐ型ＧａＮガイド層６０４の下部を５０ｎｍの厚さでキャリア密度を３×１０18ｃｍ-3としたマグネシウム高ドープ層として、これらが接合したトンネル接合を有するトンネル接合層を形成したこと以外は実施例３の窒化物半導体レーザ素子と同様の構成とした比較例の窒化物半導体レーザ素子を作製する。
　実施例３の窒化物半導体レーザ素子においては、２０ｍＡの電流を注入して駆動させるときの駆動電圧は６．２Ｖである。一方、比較例の窒化物半導体レーザ素子に２０ｍＡの電流を注入して駆動させるときの駆動電圧は９．０Ｖ程度である。したがって、実施例３の窒化物半導体レーザ素子は、比較例の窒化物半導体レーザ素子と比べて、２０ｍＡの電流を注入して駆動させたときの駆動電圧を３Ｖ程度低減することができる。
　実施例３の窒化物半導体レーザ素子においては、多重量子井戸活性層６０５を形成した後に第２のｎ型ＧａＮガイド層６０６ｂおよび第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層６０６ａといったｎ型窒化物半導体層しか形成されず、ｐ型窒化物半導体層については形成されないため、実施例３の窒化物半導体レーザ素子の構成は、多重量子井戸活性層６０５中の井戸層のＩｎ組成比を０．１５以上、特に０．２以上とするときに優れた構成であると言える。
　また、従来の窒化物半導体レーザ素子においては、リッジストライプ部が抵抗の大きいｐ型窒化物半導体層により形成されていたため、駆動電圧が高くなる。しかしながら、実施例３の窒化物半導体レーザ素子においては、ｐ型窒化物半導体層に比べて抵抗の小さいｎ型窒化物半導体層によりリッジストライプ部が形成されるため、従来の窒化物半導体レーザ素子と比較して駆動電圧を低く抑えることができる点で好ましい。
　さらに、従来の窒化物半導体レーザ素子においては、ｐ型窒化物半導体層に接触するｐ電極とｎ型窒化物半導体層に接触するｎ電極をそれぞれ形成する必要がある。しかしながら、実施例３の窒化物半導体レーザ素子においては、ｎ電極のみを用いることができるため、従来の窒化物半導体レーザ素子と比べて、電極と窒化物半導体間の接触抵抗を低減することができる。
　また、実施例３の窒化物半導体レーザ素子において、第１のｎ電極６０７および第２のｎ電極６０８は同一のものを用いてもよく、異なるものを用いてもよいが、同一のものを用いた場合には、形成条件の変更等が不要となることから生産性が向上し、同一の材料を用いることができることから製造コストの低減を図ることができる。なお、第１のｎ電極６０７および第２のｎ電極６０８としては、チタン層とアルミニウム層との積層体等の構成も用いることができる。
　なお、実施例３の窒化物半導体レーザ素子においては、ＡｌＯaＮ1-a（０≦ａ）の式で表わされる誘電体膜からなる端面コート膜上に、酸化物膜（たとえば、酸化シリコン膜、酸化アルミニウム膜、酸化ジルコニウム膜、酸化タンタル膜、酸化チタン膜および酸化ニオブ膜等の少なくとも１種）、窒化物膜（たとえば、窒化シリコン膜および窒化アルミニウム膜等の少なくとも１種）、酸窒化物膜（たとえば、酸窒化シリコン膜および酸窒化アルミニウム膜等の少なくとも１種）などを形成してもよい。
　また、実施例３の窒化物半導体レーザ素子においては、多重量子井戸活性層６０５の構成を適宜変更することによって、たとえば波長３８０ｎｍ～５５０ｎｍのレーザ光を発振する構成としてもよい。
　また、実施例３の窒化物半導体レーザ素子においては、ｎ型ＧａＮ基板６０１に代えて、ｎ型ＡｌＧａＮ基板、ｎ型ＡｌＮ基板またはｎ型ＩｎＧａＮ基板などを用いてもよい。
　また、実施例３の窒化物半導体レーザ素子においては、リッジストライプ部の幅をたとえば２μｍ～１００μｍ程度の幅として、照明用途などで使用されるブロードエリア型の窒化物半導体レーザ素子としてもよい。
　＜実施例４＞
　図１２に、本発明の窒化物半導体発光素子の一例である実施例４の窒化物半導体レーザ素子の模式的な断面図を示す。ここで、実施例４の窒化物半導体レーザ素子は、無極性面を有する基板を用いて極性面を有する中間層を形成して窒化物半導体レーザ素子を作製している点で実施例３の窒化物半導体レーザ素子とは異なっている。
　実施例４の窒化物半導体レーザ素子は、厚さ４００μｍのｎ型ＧａＮ基板１２０１のｍ面上に、厚さ２．５μｍの第１のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層１２０２ａ、厚さ０．１μｍの第１のｎ型ＧａＮガイド層１２０２ｂ、厚さ２．５ｎｍのＡｌＮ中間層１２０３、厚さ０．２μｍのｐ型ＧａＮガイド層１２０４、厚さ０．０１μｍのｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層１２０９、厚さ０．１４４μｍの多重量子井戸活性層１２０５、厚さ０．２μｍの第２のｎ型ＧａＮガイド層１２０６ｂおよび厚さ０．６μｍの第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層１２０６ａの順に積層された構成を有している。
　また、第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層１２０６ａの一部および第２のｎ型ＧａＮガイド層１２０６ｂの一部がそれぞれ除去されることによって、共振器長方向に伸びるリッジストライプ部（リッジストライプ部のストライプ幅：１．２～２．４μｍ）が形成されており、そのリッジストライプ部の側面および第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層１２０６ａの表面が絶縁膜１２１１で覆われている。
　また、ｎ型ＧａＮ基板１２０１の裏面には第１のｎ電極１２０７が形成され、第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層１２０６ａ上には第２のｎ電極１２０８が形成されている。ここで、第１のｎ電極１２０７はアノード電極で正のバイアス電圧が印加され、第２のｎ電極１２０８はカソード電極で負のバイアス電圧が印加される。
　ここで、多重量子井戸活性層１２０５は、実施例３の窒化物半導体レーザ素子から発振するレーザ光の波長が５２０ｎｍになるように混晶比を調節して形成されており、具体的には、ｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層１２０９側から、厚さ６０ｎｍのノンドープＧａＮ層、厚さ８ｎｍのノンドープＩｎ0.02Ｇａ0.98Ｎバリア層と厚さ４ｎｍのノンドープＩｎ0.2Ｇａ0.8Ｎ井戸層とが交互に２周期積層された積層体および厚さ６０ｎｍのノンドープＧａＮ層がこの順に積層された構成を有している。
　また、第１のｎ電極１２０７は、ｎ型ＧａＮ基板１２０１に接するようにして形成されており、ｎ型ＧａＮ基板１２０１側から、ハフニウム膜（厚さ３０ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、モリブデン膜（厚さ３０ｎｍ）、白金膜（厚さ５０ｎｍ）および金膜（厚さ２００ｎｍ）がこの順に積層された構成となっている。
　また、第２のｎ電極１２０８は、第１のｎ電極１２０７と同じ構造となっている。また、絶縁膜１２１１は、厚さ２００ｎｍの酸化シリコン層および厚さ５０ｎｍの酸化チタン層がこの順序で積層された構成となっている。
　また、第１のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層１２０２ａ、第１のｎ型ＧａＮガイド層１２０２ｂ、第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層１２０６ａおよび第２のｎ型ＧａＮガイド層１２０６ｂのキャリア密度はそれぞれ１×１０18ｃｍ-3程度である。また、ｐ型ＧａＮガイド層１２０４のキャリア密度は４×１０17ｃｍ-3程度である。Ａｌ0.8Ｇａ0.2Ｎ中間層１２０３については、ｐ型不純物およびｎ型不純物のドーピングを意図的に行なっていない。
　上記の構成を有する実施例４の窒化物半導体レーザ素子は以下のようにして製造される。
　まず、直径が２インチの表面を有する厚さ４００μｍのｎ型ＧａＮ基板１２０１の無極性のｍ面である（１－１００）面上に、ＭＯＣＶＤ成膜装置を用いて、第１のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層１２０２ａおよび第１のｎ型ＧａＮガイド層１２０２ｂを成長させる。
　次に、第１のｎ型ＧａＮガイド層１２０２ｂの成長後のｎ型ＧａＮ基板１２０１をＭＯＣＶＤ成膜装置から一度取り出して、一般的なフォトリソグラフィ工程により、第１のｎ型ＧａＮガイド層１２０２ｂの表面上に、たとえば、図１３（ａ）の模式的平面図に示すような円形状の開口部１３０２を有するレジストパターン１３０１または図１３（ｂ）の模式的平面図に示すような矩形状の開口部１３０３を有するレジストパターン１３０１を形成する。その後、図１３（ａ）に示すレジストパターン１３０１の開口部１３０２または図１３（ｂ）に示すレジストパターン１３０１の開口部１３０３の形状に第１のｎ型ＧａＮガイド層１２０２ｂの表面に対して垂直方向に第１のｎ型ＧａＮガイド層１２０２ｂの一部を除去することによって、第１のｎ型ＧａＮガイド層１２０２ｂの表面に凹凸を形成する。なお、第１のｎ型ＧａＮガイド層１２０２ｂの除去部分の形状は、上記の円形状および矩形状に限定されず、三角形状等の他の形状であってもよい。また、第１のｎ型ＧａＮガイド層１２０２ｂの除去部分の深さは、たとえば０．０１μｍ～０．３μｍ程度として第１のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層１２０２ａの一部まで除去してもよい。また、除去部分の表面の大きさは、たとえば０．１μｍ～５μｍ程度とすることができる。なお、除去部分の表面の大きさとは、円形の場合には直径であり、矩形等の多角形の場合には最も大きい辺の長さのことを意味する。
　上記の凹凸の形成後のｎ型ＧａＮ基板１２０１をＭＯＣＶＤ成膜装置に再度戻して、ＡｌＮ中間層１２０３、ｐ型ＧａＮガイド層１２０４、ｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層１２０９、多重量子井戸活性層１２０５、第２のｎ型ＧａＮガイド層１２０６ｂおよび第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層１２０６ａをこの順にＭＯＣＶＤ法によりエピタキシャル成長させる。その後は、実施例３と同様の工程を経ることにより、実施例４の窒化物半導体レーザ素子を得る。
　実施例４の窒化物半導体レーザ素子においては、２０ｍＡの電流を注入して駆動させるときの駆動電圧は６．８Ｖである。一方、上記の比較例の窒化物半導体レーザ素子に２０ｍＡの電流を注入して駆動させるときの駆動電圧は９．０Ｖ程度である。したがって、実施例４の窒化物半導体レーザ素子は、比較例の窒化物半導体レーザ素子と比べて、２０ｍＡの電流を注入して駆動させたときの駆動電圧を２Ｖ以上低減することができる。
　たとえば、図１３（ａ）および図１３（ｂ）に示すレジストパターン１３０１を用いて図１２に示す構成の窒化物半導体レーザ素子を作製した場合には、第１のｎ型ＧａＮガイド層１２０２ｂの側面Ｘには、ｍ面以外の極性面が形成されることになる。このように、ＡｌＮ中間層１２０３が第１のｎ型ＧａＮガイド層１２０２ｂとの界面およびｐ型ＧａＮガイド層１２０４との界面にそれぞれ極性面を有している場合には、図１２の矢印に示すように、極性面（側面）を利用してトンネル電流が効果的に流れることになる。
　＜実施例５＞
　図１６に、本発明の半導体発光素子の一例である実施例５の窒化物半導体発光ダイオード素子の模式的な断面図を示す。ここで、実施例５の窒化物半導体発光ダイオード素子は、厚さ１５０μｍのサファイア基板１６０１上に、厚さ５μｍの第１のｎ型ＧａＮ層１６０２、厚さ２．５ｎｍのＡｌＮ中間層１６０３、第２下部層１６０４、多重量子井戸活性層１６０５および厚さ１０ｎｍの第２のｎ型ＧａＮ層１６０６の順に積層された構成を有しており、第１のｎ型ＧａＮ層１６０２上に第１のｎ電極１６０７が形成され、第２のｎ型ＧａＮ層１６０６上に第２のｎ電極１６０８が形成されている。
　ここで、第２下部層１６０４は、順次積層された厚さ０．３μｍのｐ型ＧａＮ層１６０４ａ、厚さ１０ｎｍのｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層１６０４ｂ、厚さ６０ｎｍのノンドープＧａＮ層１６０４ｃ、および厚さ８ｎｍのノンドープＩｎ0.02Ｇａ0.98Ｎ層１６０４ｄを含んでいる。なお、ｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層１６０４ｂ上のノンドープＧａＮ層１６０４ｃとノンドープＩｎ0.02Ｇａ0.98Ｎ層１６０４ｄは、相対的に小さな格子定数のｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層１６０４ｂ上に良好な多重量子井戸活性層１６０５を形成するためのバッファ層的な役割を果たすとともに、多重量子井戸活性層１６０５にＭｇが拡散した場合には発光効率が低下するおそれがあるため、ｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層１６０４ｂから多重量子井戸活性層１６０５へのＭｇの拡散を防止する役割をも果たしている。
　また、多重量子井戸活性層１６０５は、厚さ４ｎｍのＳｉドープＩｎＧａＮ井戸層、厚さ８ｎｍのＳｉドープＩｎ0.02Ｇａ0.98Ｎバリア層、および厚さ４ｎｍのＳｉドープＩｎＧａＮ井戸層が順次堆積された積層構造を有している。
　第１のｎ型ＧａＮ層１６０２の部分的に露出された表面上には第１のｎ電極１６０７が形成されているが、第１のｎ電極１６０７は第１のｎ型ＧａＮ層１６０２の表面に接するように形成されている。ここで、第１のｎ電極１６０７は、第１のｎ型ＧａＮ層１６０２側から順に積層されたＨｆ層（厚さ３０ｎｍ）、Ａｌ層（厚さ２００ｎｍ）、Ｍｏ層（厚さ３０ｎｍ）、Ｐｔ層（厚さ５０ｎｍ）、およびＡｕ層（厚さ２００ｎｍ）を含んでいる。
また、第２のｎ型ＧａＮ層１６０６の表面上には第２のｎ電極１６０８が形成されているが、第２のｎ電極１６０８は第２のｎ型ＧａＮ層１６０６の表面に接するように形成されている。ここで、第２のｎ電極１６０８は、第２のｎ型ＧａＮ層１６０６側から順に積層されたＡｇ層（厚さ３０ｎｍ）、Ｐｔ層（厚さ５０ｎｍ）、およびＡｕ層を含んでいる。こうして、第２のｎ型ＧａＮ層１６０６と接するＡｇ層の表面（Ａｇ界面）に表面プラズモンポラリトン（ＳＰＰ）を発生させる構成にしている。
　上記の構成を有する実施例５の窒化物半導体発光ダイオード素子は以下のようにして製造される。まず、直径が２インチの表面を有する厚さ４００μｍのサファイア基板１６０１のＣ面である（０００１）面上に、ＭＯＣＶＤ成膜装置を用いて、第１のｎ型ＧａＮ層１６０２から第２のｎ型ＧａＮ層１６０６までを順にＭＯＣＶＤ法によりエピタキシャル成長させる。ここで、窒素源としてはアンモニアを用い、ガリウム源としてはＴＭＧ（トリメチルガリウム）を用い、インジウム源としてはＴＭＩ（トリメチルインジウム）を用い、アルミニウム源としてはＴＭＡ（トリメチルアルミニウム）を用い、ｐ型不純物のマグネシウム源としてはＣｐ２Ｍｇ（ビスシクロペンタジエニルマグネシウム）を用い、ｎ型不純物のシリコン源としてシランを用いている。
　なお、第１のｎ型ＧａＮ層１６０２および第２のｎ型ＧａＮ層１６０６のキャリア密度はそれぞれ１×１０18ｃｍ-3程度である。また、ｐ型ＧａＮ層１６０４ａのキャリア密度は４×１０17ｃｍ-3程度である。ＡｌＮ中間層１６０３については、ｐ型不純物およびｎ型不純物のドーピングを意図的に行なっていない。
　また、第１のｎ型ＧａＮ層１６０２はサファイア基板１６０１の温度を１１２５℃として形成され、ＡｌＮ中間層１６０３、ｐ型ＧａＮ層１６０４ａおよびｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層１６０４ｂも引き続いてサファイア基板１６０１の温度を１１２５℃として形成される。
　そして、サファイア基板１６０１の温度を７５０℃まで低下させてノンドープＧａＮ層１６０４ｃ、ノンドープＩｎ0.02Ｇａ0.98Ｎ層１６０４ｄおよび多重量子井戸活性層１６０５を形成し、サファイア基板１６０１の温度を８５０℃まで上昇させて第２のｎ型ＧａＮ層１６０６を形成する。このように、多重量子井戸活性層１６０５を形成した後に、サファイア基板１６０１の温度を８５０℃程度の比較的低温で第２のｎ型ＧａＮ層１６０６を形成した場合でも、第２のｎ型ＧａＮ層１６０６はｎ型窒化物半導体層であるため、第２のｎ型ＧａＮ層１６０６の高抵抗化および結晶性の著しい悪化を抑制することができる。そして、第２のｎ型ＧａＮ層１６０６の厚さがたとえば１０ｎｍ程度の薄さである場合にも、良好なｎ型不純物のドーピングが可能である。
　仮に、多重量子井戸活性層１６０５上に設ける層をｐ型窒化物半導体層とした場合には、ｐ型導電性を持たせる窒化物半導体結晶の成長を８５０℃程度の低温で行なうことは困難であり、逆にｐ型導電性を持たせるためにサファイア基板１６０１の温度を上昇させた場合には多重量子井戸活性層１６０５中のＳｉドープＩｎＧａＮ井戸層がその温度上昇によって劣化する。この場合に、多重量子井戸活性層１６０５上に設ける層の厚みに制限がない場合には、多重量子井戸活性層１６０５上に蒸発を防止するための蒸発防止層を設けることが可能であるが、高々４０ｎｍ程度の厚みしか許容されない本発明の条件下においては、多重量子井戸活性層１６０５上に蒸発防止層を設けることは困難である。
　また、Ｍｇがドープされたｐ型窒化物半導体層は１０００℃以上の高温で形成しなければｐ型の導電性を示さないが、Ｓｉがドープされたｎ型窒化物半導体層は１０００℃未満の低温で形成してもｎ型の導電性を示す。したがって、サファイア基板１６０１の温度が８００℃程度の低温であっても、形成条件を最適化することによって、第２のｎ型ＧａＮ層１６０６を形成することができる。
　その後、第２のｎ型ＧａＮ層１６０６上に第２のｎ電極１６０８をＥＢ（Electron　Beam）蒸着法により形成する。続いて、第２のｎ型ＧａＮ層１６０６および第２のｎ電極１６０８上に気相エッチング用のマスクを形成し、ＩＣＰ（Inductively　Coupled　Plasma）エッチング法を用いて、第１のｎ型ＧａＮ層１６０２の厚さの途中までエッチングを行なう。そして、第１のｎ型ＧａＮ層１６０２の部分的に露出した表面上に、ＥＢ蒸着法およびスパッタ法を用いて、第１のｎ電極１６０７を形成する。
　次に、上記の第１のｎ電極１６０７の形成後のサファイア基板１６０１の厚さを一般的な研削および研磨により１５０μｍ程度に薄くした後に、スクライブすることにより一辺が３５０μｍの正方形状の表面を有するチップ状に分割して実施例５の窒化物半導体発光ダイオード素子を得る。
　この実施例５の窒化物半導体発光ダイオード素子においては、第１のｎ電極１６０７をアノード電極とし、第２のｎ電極１６０８をカソード電極として電圧を印加することにより、多重量子井戸活性層１６０５から青色（ピーク波長約４６０ｎｍ）の光が発せられる。また、実施例５の窒化物半導体発光ダイオード素子に２０ｍＡの電流を注入して発光させるときの駆動電圧は４Ｖであり、その発光は実施例５の窒化物半導体発光ダイオード素子のサファイア基板１６０１および実施例５の窒化物半導体発光ダイオード素子の側面を通して外部に取り出される。実施例５の窒化物半導体発光ダイオード素子の発光の内部量子効率を見積もったところ、２０ｍＡの電流を注入して駆動させた時に９０％以上となり、極めて高い値が得られた。
　これは、実施例５の窒化物半導体発光ダイオード素子においては、多重量子井戸活性層１６０５から発光した光と第２のｎ電極１６０８のＡｇ界面の表面プラズモンとが効率良く結合した結果、非輻射再結合が室温において問題にならない程に多重量子井戸活性層１６０５からの光の発光増強効果（自然放出速度の増大）を実現できたことによるものと考えられる。
　＜実施例６＞
　実施例６の窒化物半導体発光ダイオード素子は、実施例５の窒化物半導体発光ダイオード素子の多重量子井戸活性層１６０５から発光する光のピーク発光波長を５５０ｎｍに変更するとともに、第２のｎ電極１６０８における第２のｎ型ＧａＮ層１６０６側の金属層をＡｇ層からＡｕ層に変更したこと以外は実施例５と同様である。
　実施例６の窒化物半導体発光ダイオード素子における発光の内部量子効率を見積もったところ、実施例６の窒化物半導体発光ダイオード素子に２０ｍＡの電流を注入して駆動させた時に５０％以上となり、高い値が得られた。
　窒化物半導体活性層を用いた場合には、４００ｎｍ程度の波長において最も効率のよい発光が得られやすく、波長５５０ｎｍ程度の緑色領域の発光に関する従来の内部量子効率が１／４程度に低下することが知られていることからすれば、内部量子効率５０％は非常に良好な値である。したがって、実施例６の窒化物半導体発光ダイオード素子においても、活性層から発光した光とＡｕ界面の表面プラズモンとが効率良く結合した結果、活性層からの光の発光増強効果（自然放出速度の増大）を実現できたと考えられる。
　＜実施例７＞
　図１７に、本発明の半導体発光素子の一例である実施例７の窒化物半導体発光ダイオード素子の模式的な断面図を示す。ここで、実施例７の窒化物半導体発光ダイオード素子は、厚さ２００μｍのｎ型ＡｌＧａＮ基板１７０１上に、厚さ５μｍの第１のｎ型ＡｌＧａＮ層１７０２、厚さ４ｎｍのｎ型ＩｎＡｌＧａＮ中間層１７０３、第２下部層１７０４、多重量子井戸活性層１７０５、および厚さ２０ｎｍの第２のｎ型ＡｌＧａＮ層１７０６の順に積層された構成を有しており、ｎ型ＡｌＧａＮ基板１７０１の裏面に第１のｎ電極１７０７が形成され、第２のｎ型ＡｌＧａＮ層１７０６上に第２のｎ電極１７０８が形成されている。
　ここで、第２下部層１７０４は、順次積層された厚さ０．３μｍのｐ型ＡｌＧａＮ層１７０４ａ、厚さ１０ｎｍのｐ型ＡｌＧａＮキャリアブロック層１７０４ｂ、厚さ６０ｎｍのノンドープＩｎＡｌＧａＮ層１７０４ｃ、および厚さ８ｎｍのノンドープＩｎＡｌＧａＮ層１７０４ｄを含んでいる。なお、ｐ型ＡｌＧａＮキャリアブロック層１７０４ｂ上のノンドープＩｎＡｌＧａＮ層１７０４ｃとノンドープＩｎＡｌＧａＮ層１７０４ｄは、相対的に小さな格子定数のｐ型ＡｌＧａＮキャリアブロック層１７０４ｂ上に良好な多重量子井戸活性層１７０５を形成するためのバッファ層的な役割を果たすとともに、多重量子井戸活性層１７０５にＭｇが拡散した場合には発光効率が低下するおそれがあるため、ｐ型ＡｌＧａＮキャリアブロック層１７０４ｂから多重量子井戸活性層１７０５へのＭｇの拡散を防止する役割をも果たしている。
　多重量子井戸活性層１７０５は、厚さ３ｎｍのＳｉドープＩｎＡｌＧａＮ井戸層、厚さ４ｎｍのＳｉドープＩｎＡｌＧａＮバリア層、厚さ３ｎｍのＳｉドープＩｎＡｌＧａＮ井戸層が順次積層された積層構造を有している。
　ｎ型ＡｌＧａＮ基板１７０１の裏面には第１のｎ電極１７０７が形成されているが、第１のｎ電極１７０７はｎ型ＡｌＧａＮ基板１７０１の裏面に接するように形成されている。
　また、第２のｎ型ＡｌＧａＮ層１７０６の表面上には第２のｎ電極１７０８が形成されているが、第２のｎ電極１７０８は第２のｎ型ＡｌＧａＮ層１７０６の表面に接するように形成されている。ここで、第２のｎ電極１７０８は、Ａｌ層（厚さ３００ｎｍ）から構成されている。こうして、第２のｎ型ＡｌＧａＮ層１７０６と接するＡｌ層の表面（Ａｌ界面）に表面プラズモンポラリトン（ＳＰＰ）を発生させる構成にしている。
　この実施例７の窒化物半導体発光ダイオード素子に２０ｍＡの電流注入で発光させるときの駆動電圧は８Ｖであった。この場合に、多重量子井戸活性層１７０５から紫外光（ピーク波長約２７０ｎｍ）が発せられる。そして、その紫外光は、実施例７の窒化物半導体発光ダイオード素子のｎ型ＡｌＧａＮ基板１７０１および実施例７の窒化物半導体発光ダイオード素子の側面を通して外部に取り出される。実施例７の窒化物半導体発光ダイオード素子の内部量子効率を見積もったところ、２０ｍＡの電流を注入して駆動させた時に１０％以上となり、波長２７０ｎｍの光を発光する発光ダイオードとしては極めて高い発光効率が得られた。
　これは、実施例７の窒化物半導体発光ダイオード素子においては、多重量子井戸活性層１７０５から発光した光と第２のｎ電極１７０８のＡｌ界面の表面プラズモンとが効率良く結合した結果、非輻射再結合が室温において問題にならない程に多重量子井戸活性層１７０５からの光の発光増強効果（自然放出速度の増大）を実現できたことによるものと考えられる。
　今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明の窒化物半導体発光素子は、たとえば照明用途やディスプレイ用途に好適に用いることができる。
　本発明の半導体発光素子は高い発光効率を有し、たとえば赤外領域においては通信用途、可視領域においては照明用途やディスプレイ用途、紫外領域においては殺菌や浄水などに好適に用いることができる。
　１０１　基板、１０２　第１のｎ型窒化物半導体層、１０３　中間層、１０４　ｐ型窒化物半導体層、１０５　活性層、１０６　第２のｎ型窒化物半導体層、１０７　第１のｎ電極、１０８　第２のｎ電極、２０１　ｎ型窒化物半導体基板、３０１　サファイア基板、３０２　第１のｎ型ＧａＮ層、３０３　ＡｌＮ中間層、３０４　ｐ型ＧａＮ層、３０５　多重量子井戸活性層、３０６　第２のｎ型ＧａＮ層、３０７　第１のｎ電極、３０８　第２のｎ電極、３０９　ｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層、４０１　伝導帯のバンドエネルギ、４０２　フェルミエネルギ、４０３　ｐ型不純物のキャリア密度、４０４　ｎ型不純物のキャリア密度、４０５　価電子帯のバンドエネルギ、６０１　ｎ型ＧａＮ基板、６０２ａ　第１のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層、６０２ｂ　第１のｎ型ＧａＮガイド層、６０３　Ａｌ0.8Ｇａ0.2Ｎ中間層、６０４　ｐ型ＧａＮガイド層、６０５　多重量子井戸活性層、６０６ａ　第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層、６０６ｂ　第２のｎ型ＧａＮガイド層、６０７　第１のｎ電極、６０８　第２のｎ電極、６０９　ｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層、６１１　絶縁膜、７０１　シリコン高ドープ層、７０２　マグネシウム高ドープ層、７０３　トンネル接合層、８０１　発光強度が大きい領域、８０２　発光強度が小さい領域、１１０１　サファイア基板、１１０２　ＧａＮバッファ層、１１０３　Ｓｉドープｎ型ＧａＮ層、１１０４　活性層、１１０５　Ｍｇドープｐ型ＧａＮ層、１１０６　Ｍｇハイドープｐ+型ＧａＮ層、１１０７　Ｓｉハイドープｎ+型ＧａＮ層、１１０８　Ｓｉドープｎ型ＧａＮ層、１１０９　第１のｎ電極、１１１０　第２のｎ電極、１２０１　ｎ型ＧａＮ基板、１２０２ａ　第１のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層、１２０２ｂ　第１のｎ型ＧａＮガイド層、１２０３　ＡｌＮ中間層、１２０４　ｐ型ＧａＮガイド層、１２０５　多重量子井戸活性層、１２０６ａ　第２のｎ型Ａｌ0.05Ｇａ0.95Ｎクラッド層、１２０６ｂ　第２のｎ型ＧａＮガイド層、１２０７　第１のｎ電極、１２０８　第２のｎ電極、１２０９　ｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層、１２１１　絶縁膜、１３０１　レジストパターン、１３０２，１３０３　開口部、１４０１　基板、１４０２　第１下部層、１４０３　中間層、１４０４　第２下部層、１４０５　活性層、１４０６　上部層、１４０７　第１のｎ型用電極、１４０８　第２のｎ型用電極、１５０１　ｎ型基板、１５０２　第１下部層、１５０３　中間層、１５０４　第２下部層、１５０５　活性層、１５０６　上部層、１５０７　第１のｎ型用電極、１５０８　第２のｎ型用電極、１６０１　サファイア基板、１６０２　第１のｎ型ＧａＮ層、１６０３　ＡｌＮ中間層、１６０４　第２下部層、１６０４ａ　ｐ型ＧａＮ層、１６０４ｂ　ｐ型Ａｌ0.1Ｇａ0.9Ｎキャリアブロック層、１６０４ｃ　ノンドープＧａＮ層、１６０４ｄ　ノンドープＩｎ0.02Ｇａ0.98Ｎ層、１６０５　多重量子井戸活性層、１６０６　第２のｎ型ＧａＮ層、１６０７　第１のｎ電極、１６０８　第２のｎ電極、１７０１　ｎ型ＡｌＧａＮ基板、１７０２　第１のｎ型ＡｌＧａＮ層、１７０３　ｎ型ＩｎＡｌＧａＮ中間層、１７０４　第２下部層、１７０４ａ　ｐ型ＡｌＧａＮ層、１７０４ｂ　ｐ型ＡｌＧａＮキャリアブロック層、１７０４ｃ　ノンドープＩｎＡｌＧａＮ層、１７０４ｄ　ノンドープＩｎＡｌＧａＮ層、１７０５　多重量子井戸活性層、１７０６　第２のｎ型ＡｌＧａＮ層、１７０７　第１のｎ電極、１７０８　第２のｎ電極、１８０１　基板、１８０２　ｎ型ＧａＮ層、１８０３　ｎ型ＡｌＧａＮクラッド層、１８０４　多重量子井戸活性層、１８０５　ノンドープＧａＮ保護層、１８０６　ｐ型ＡｌＧａＮクラッド層、１８０７　ｐ型ＧａＩｎＮコンタクト層、１８０８　Ｐｄ第一電極層、１８０９　Ａｇ第二電極層、１８１０　Ａｕ保護層、１８１１　ｎ型用電極。

Claims (14)

  1. 　ｎ型窒化物半導体層（１０２，２０１，３０２，６０１，１２０１）と、
    　前記ｎ型窒化物半導体層（１０２，２０１，３０２，６０１，１２０１）上に設けられた窒化物半導体層（１０３，３０３，６０３，１２０３）と、
    　前記窒化物半導体層（１０３，３０３，６０３，１２０３）上に設けられたｐ型窒化物半導体層（１０４，３０４，６０４，１２０４）と、
    　前記ｐ型窒化物半導体層（１０４，３０４，６０４，１２０４）上に設けられた活性層（１０５，３０５，６０５，１２０５）と、を含む、窒化物半導体発光素子。
  2. 　ｎ型窒化物半導体層（１０２，２０１，３０２，６０１，１２０１）と、
    　前記ｎ型窒化物半導体層（１０２，２０１，３０２，６０１，１２０１）上に設けられた少なくとも一部に極性面を有する窒化物半導体層（１０３，３０３，６０３，１２０３）と、
    　前記窒化物半導体層（１０３，３０３，６０３，１２０３）上に設けられたｐ型窒化物半導体層（１０４，３０４，６０４，１２０４）と、
    　前記ｐ型窒化物半導体層（１０４，３０４，６０４，１２０４）上に設けられた活性層（１０５，３０５，６０５，１２０５）と、を含む、窒化物半導体発光素子。
  3. 　前記窒化物半導体層（１０３，３０３，６０３，１２０３）はアルミニウムを含むことを特徴とする、請求の範囲第２項に記載の窒化物半導体発光素子。
  4. 　前記窒化物半導体層（１０３，３０３，６０３，１２０３）はＡｌxＧａ1-xＮ（０＜ｘ≦１）であることを特徴とする、請求の範囲第２項に記載の窒化物半導体発光素子。
  5. 　前記活性層（１０５，３０５，６０５，１２０５）上に設けられた第２のｎ型窒化物半導体層（１０６，３０６，６０６ａ，１２０６ａ）を含み、
    　前記ｎ型窒化物半導体層（１０２，２０１，３０２，６０１，１２０１）に接する第１の電極（１０７，３０７，６０７，１２０７）はアノード電極であり、
    　前記第２のｎ型窒化物半導体層（１０６，３０６，６０６ａ，１２０６ａ）に接する第２の電極（１０８，３０８，６０８，１２０８）はカソード電極であることを特徴とする、請求の範囲第２項に記載の窒化物半導体発光素子。
  6. 　前記窒化物半導体層（１０３，３０３，６０３，１２０３）の厚さが０．５ｎｍ以上３０ｎｍ以下であることを特徴とする、請求の範囲第２項に記載の窒化物半導体発光素子。
  7. 　前記活性層（１０５，３０５，６０５，１２０５）はＩｎを含むＩＩＩ族窒化物半導体からなる井戸層を有しており、
    　前記井戸層中におけるＩｎ組成比が０．１５以上０．４以下であることを特徴とする、請求の範囲第２項に記載の窒化物半導体発光素子。
  8. 　前記活性層（１０５，３０５，６０５，１２０５）はＩｎを含むＩＩＩ族窒化物半導体からなる井戸層を有しており、
    　前記井戸層中におけるＩｎ組成比が０．２以上０．４以下であることを特徴とする、請求の範囲第２項に記載の窒化物半導体発光素子。
  9. 　基板（１４０１，１５０１，１６０１，１７０１）と、
    　前記基板（１４０１，１５０１，１６０１，１７０１）上に設けられたｎ型半導体を含む第１下部層（１４０２，１５０２，１６０２，１７０２）と、
    　前記第１下部層（１４０２，１５０２，１６０２，１７０２）上に設けられたｐ型半導体を含む第２下部層（１４０４，１５０４，１６０４，１７０４）と、
    　前記第２下部層（１４０４，１５０４，１６０４，１７０４）上に設けられた活性層（１４０５，１５０５，１６０５，１７０５）と、
    　前記活性層（１４０５，１５０５，１６０５，１７０５）上に設けられたｎ型半導体を含む上部層（１４０６，１５０６，１６０６、１７０６）と、
    　前記基板（１４０１，１５０１，１６０１，１７０１）または前記第１下部層（１４０２，１５０２，１６０２，１７０２）に接して設けられた第１のｎ型用電極（１４０７，１５０７，１６０７，１７０７）と、
    　前記上部層（１４０６，１５０６，１６０６、１７０６）上に接して設けられた第２のｎ型用電極（１４０８，１５０８，１６０８，１７０８）と、を含み、
    　前記上部層（１４０６，１５０６，１６０６、１７０６）は４０ｎｍ以下の厚さを有し、
    　前記上部層（１４０６，１５０６，１６０６、１７０６）に接する前記第２のｎ型用電極（１４０８，１５０８，１６０８，１７０８）の界面は、前記活性層（１４０５，１５０５，１６０５，１７０５）から生じた光によって表面プラズモンが励起され得る金属を含む、半導体発光素子。
  10. 　前記活性層（１４０５，１５０５，１６０５，１７０５）から生じた光によって表面プラズモンが励起され得る金属は、Ａｇ、Ａｕ、またはＡｌのいずれかを主成分として含むことを特徴とする、請求の範囲第９項に記載の半導体発光素子。
  11. 　前記第１のｎ型用電極（１４０７，１５０７，１６０７，１７０７）はアノード電極であり、前記第２のｎ型用電極（１４０８，１５０８，１６０８，１７０８）はカソード電極であることを特徴とする、請求の範囲第９項に記載の半導体発光素子。
  12. 　前記半導体発光素子は窒化物半導体発光素子であることを特徴とする、請求の範囲第９項に記載の半導体発光素子。
  13. 　前記第１下部層と前記第２下部層との間に中間層をさらに含み、前記中間層は前記第１下部層および前記第２下部層との格子定数差に起因する引っ張り歪を含むことを特徴とする、請求の範囲第１２項に記載の半導体発光素子。
  14. 　前記基板（１４０１，１５０１，１６０１，１７０１）はｎ型導電性基板であって、前記第１のｎ型用電極（１４０７，１５０７，１６０７，１７０７）は前記ｎ型導電性基板に接して設けられていることを特徴とする、請求の範囲第９項に記載の半導体発光素子。
PCT/JP2009/065408 2008-09-05 2009-09-03 窒化物半導体発光素子および半導体発光素子 WO2010027016A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200980134707.9A CN102144342B (zh) 2008-09-05 2009-09-03 氮化物半导体发光器件和半导体发光器件
US13/062,460 US20110220871A1 (en) 2008-09-05 2009-09-03 Nitride semiconductor light-emitting device and semiconductor light-emitting device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008-228741 2008-09-05
JP2008228741A JP2010062460A (ja) 2008-09-05 2008-09-05 窒化物半導体発光素子
JP2008-248530 2008-09-26
JP2008248530A JP2010080741A (ja) 2008-09-26 2008-09-26 半導体発光素子

Publications (1)

Publication Number Publication Date
WO2010027016A1 true WO2010027016A1 (ja) 2010-03-11

Family

ID=41797182

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/065408 WO2010027016A1 (ja) 2008-09-05 2009-09-03 窒化物半導体発光素子および半導体発光素子

Country Status (3)

Country Link
US (1) US20110220871A1 (ja)
CN (1) CN102144342B (ja)
WO (1) WO2010027016A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120153254A1 (en) * 2010-12-17 2012-06-21 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Inverted Light Emitting Diode Having Plasmonically Enhanced Emission
US20120211725A1 (en) * 2010-04-02 2012-08-23 Panasonic Corporation Nitride semiconductor element and manufacturing method therefor
WO2014054224A1 (ja) * 2012-10-01 2014-04-10 パナソニック株式会社 構造体及びその製造方法、並びに構造体を用いた窒化ガリウム系半導体発光素子及びその製造方法
WO2015129610A1 (ja) * 2014-02-26 2015-09-03 学校法人名城大学 ｎｐｎ型窒化物半導体発光素子の製造方法、およびｎｐｎ型窒化物半導体発光素子
JP2020021883A (ja) * 2018-08-02 2020-02-06 株式会社リコー 発光素子及びその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080896A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd 半導体素子
US8441108B2 (en) * 2009-04-02 2013-05-14 Panasonic Corporation Nitride semiconductor element having electrode on m-plane and method for producing the same
WO2010113237A1 (ja) * 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
KR101077990B1 (ko) * 2010-02-12 2011-10-31 삼성엘이디 주식회사 형광체, 발광장치, 면광원장치, 디스플레이 장치 및 조명장치
US8835965B2 (en) * 2012-01-18 2014-09-16 The Penn State Research Foundation Application of semiconductor quantum dot phosphors in nanopillar light emitting diodes
CN102544298A (zh) * 2012-02-07 2012-07-04 厦门大学 有效提高外量子效率的深紫外发光二极管及其制备方法
TWI470826B (zh) * 2012-03-30 2015-01-21 Phostek Inc 發光二極體裝置
US20140048824A1 (en) 2012-08-15 2014-02-20 Epistar Corporation Light-emitting device
US9356070B2 (en) 2012-08-15 2016-05-31 Epistar Corporation Light-emitting device
CN104583470A (zh) * 2012-09-11 2015-04-29 株式会社德山 氮化铝基板及iii族氮化物层叠体
EP2741381B1 (en) * 2012-12-06 2020-05-06 Nichia Corporation Semiconductor laser element
JP2015043413A (ja) * 2013-07-22 2015-03-05 パナソニックＩｐマネジメント株式会社 窒化物半導体発光素子
CN103441195B (zh) * 2013-08-30 2016-06-29 湘能华磊光电股份有限公司 Led外延片、其制作方法及包括其的led芯片
US9537054B2 (en) 2014-04-15 2017-01-03 Sensor Electronic Technology, Inc. Semiconductor heterostructure with stress management
US9799793B2 (en) 2014-04-15 2017-10-24 Sensor Electronics Technology, Inc. Semiconductor heterostructure with stress management
WO2016160720A1 (en) * 2015-03-27 2016-10-06 Ohio State Innovation Foundation Ultraviolet light emitting diodes with tunnel junction
US11211525B2 (en) 2017-05-01 2021-12-28 Ohio State Innovation Foundation Tunnel junction ultraviolet light emitting diodes with enhanced light extraction efficiency
US10243108B1 (en) * 2017-09-18 2019-03-26 High Power Opto. Inc. Light emitting diode having continuous electrode structure
WO2022178393A1 (en) * 2021-02-22 2022-08-25 The Regents Of The University Of California Monolithic, cascaded, multiple color light-emitting diodes with independent junction control

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319703A (ja) * 2001-04-20 2002-10-31 Ricoh Co Ltd 半導体装置およびその作製方法
JP2004165433A (ja) * 2002-11-13 2004-06-10 ▲さん▼圓光電股▲ふん▼有限公司 低抵抗層を具えた発光ダイオード
JP2006229242A (ja) * 2005-02-18 2006-08-31 Philips Lumileds Lightng Co Llc 半導体発光素子のための逆分極発光領域
DE102005035722A1 (de) * 2005-07-29 2007-02-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
WO2007106220A1 (en) * 2006-02-23 2007-09-20 Cree, Inc. High efficiency leds with tunnel junctions
JP2008130877A (ja) * 2006-11-22 2008-06-05 Sharp Corp 窒化物半導体発光素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7217882B2 (en) * 2002-05-24 2007-05-15 Cornell Research Foundation, Inc. Broad spectrum solar cell
US6847057B1 (en) * 2003-08-01 2005-01-25 Lumileds Lighting U.S., Llc Semiconductor light emitting devices
JP4130163B2 (ja) * 2003-09-29 2008-08-06 三洋電機株式会社 半導体発光素子
US7221000B2 (en) * 2005-02-18 2007-05-22 Philips Lumileds Lighting Company, Llc Reverse polarization light emitting region for a semiconductor light emitting device
WO2006130696A2 (en) * 2005-06-01 2006-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (ga,al,in,b)n thin films, heterostructures, and devices
JP2007214260A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
EP2041794A4 (en) * 2006-06-21 2010-07-21 Univ California OPTOELECTRONIC AND ELECTRONIC DEVICES USING N-FACIAL OR M-PLANNED GAN SUBSTRATES PREPARED BY AMMONIOTHERMIC GROWTH

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319703A (ja) * 2001-04-20 2002-10-31 Ricoh Co Ltd 半導体装置およびその作製方法
JP2004165433A (ja) * 2002-11-13 2004-06-10 ▲さん▼圓光電股▲ふん▼有限公司 低抵抗層を具えた発光ダイオード
JP2006229242A (ja) * 2005-02-18 2006-08-31 Philips Lumileds Lightng Co Llc 半導体発光素子のための逆分極発光領域
DE102005035722A1 (de) * 2005-07-29 2007-02-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
WO2007106220A1 (en) * 2006-02-23 2007-09-20 Cree, Inc. High efficiency leds with tunnel junctions
JP2008130877A (ja) * 2006-11-22 2008-06-05 Sharp Corp 窒化物半導体発光素子の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120211725A1 (en) * 2010-04-02 2012-08-23 Panasonic Corporation Nitride semiconductor element and manufacturing method therefor
US8933543B2 (en) * 2010-04-02 2015-01-13 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor element having m-plane angled semiconductor region and electrode including Mg and Ag
US20120153254A1 (en) * 2010-12-17 2012-06-21 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Inverted Light Emitting Diode Having Plasmonically Enhanced Emission
US8653550B2 (en) * 2010-12-17 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Inverted light emitting diode having plasmonically enhanced emission
WO2014054224A1 (ja) * 2012-10-01 2014-04-10 パナソニック株式会社 構造体及びその製造方法、並びに構造体を用いた窒化ガリウム系半導体発光素子及びその製造方法
JP5496436B1 (ja) * 2012-10-01 2014-05-21 パナソニック株式会社 構造体及びその製造方法、並びに構造体を用いた窒化ガリウム系半導体発光素子及びその製造方法
WO2015129610A1 (ja) * 2014-02-26 2015-09-03 学校法人名城大学 ｎｐｎ型窒化物半導体発光素子の製造方法、およびｎｐｎ型窒化物半導体発光素子
US9716209B2 (en) 2014-02-26 2017-07-25 Melio University Method of manufacturing n-p-n nitride-semiconductor light-emitting device, and n-p-n nitride-semiconductor light-emitting device
JP2020021883A (ja) * 2018-08-02 2020-02-06 株式会社リコー 発光素子及びその製造方法
JP7155723B2 (ja) 2018-08-02 2022-10-19 株式会社リコー 発光素子及びその製造方法

Also Published As

Publication number Publication date
CN102144342A (zh) 2011-08-03
US20110220871A1 (en) 2011-09-15
CN102144342B (zh) 2013-10-09

Similar Documents

Publication Publication Date Title
WO2010027016A1 (ja) 窒化物半導体発光素子および半導体発光素子
JP4475358B1 (ja) ＧａＮ系半導体光素子、ＧａＮ系半導体光素子を作製する方法、及びエピタキシャルウエハ
JP3705047B2 (ja) 窒化物半導体発光素子
JP4924185B2 (ja) 窒化物半導体発光素子
JP5004989B2 (ja) 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
WO2008041521A1 (en) Light-emitting device
KR20100099066A (ko) 질화갈륨계 반도체 광소자, 질화갈륨계 반도체 광소자를 제조하는 방법 및 에피택셜 웨이퍼
JP4659926B2 (ja) 窒化物系半導体素子およびその製造方法
US8405066B2 (en) Nitride-based semiconductor light-emitting device
JP2010062460A (ja) 窒化物半導体発光素子
JP2010080741A (ja) 半導体発光素子
JP3724213B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP5182407B2 (ja) ＧａＮ系半導体光素子、ＧａＮ系半導体光素子を作製する方法、エピタキシャルウエハ及びＧａＮ系半導体膜を成長する方法
JP3763701B2 (ja) 窒化ガリウム系半導体発光素子
WO2007032355A1 (ja) 半導体発光素子
JP2006324280A (ja) 半導体発光素子
JP5198390B2 (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP5319431B2 (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP2006135001A (ja) 半導体素子およびその製造方法
JP4055794B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2006324279A (ja) 半導体素子
JP5193966B2 (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP2012178609A (ja) 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置
JP5090396B2 (ja) 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980134707.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09811541

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13062460

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 09811541

Country of ref document: EP

Kind code of ref document: A1