JP2007080896A - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP2007080896A
JP2007080896A JP2005263264A JP2005263264A JP2007080896A JP 2007080896 A JP2007080896 A JP 2007080896A JP 2005263264 A JP2005263264 A JP 2005263264A JP 2005263264 A JP2005263264 A JP 2005263264A JP 2007080896 A JP2007080896 A JP 2007080896A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
substrate
nitride
composition ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005263264A
Other languages
English (en)
Other versions
JP2007080896A5 (ja
Inventor
Takashi Kano
隆司 狩野
Masayuki Hata
雅幸 畑
Yasuhiko Nomura
康彦 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005263264A priority Critical patent/JP2007080896A/ja
Priority to US11/518,235 priority patent/US7518204B2/en
Publication of JP2007080896A publication Critical patent/JP2007080896A/ja
Publication of JP2007080896A5 publication Critical patent/JP2007080896A5/ja
Priority to US12/402,196 priority patent/US8334577B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode

Abstract

【課題】素子特性の低下を抑制することが可能な半導体素子を提供する。
【解決手段】この半導体素子（窒化物系半導体レーザ素子）は、２種類の３族元素であるＡｌおよびＧａと窒素とからなるＡｌＧａＮ基板１と活性層５との間に、ＡｌＧａＮ基板１と同一の構成元素からなるとともに、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板１のＡｌ組成比（７％）より高いＡｌ組成比（１５％）を有するＡｌ０．１５Ｇａ０．８５Ｎからなる高Ａｌ組成層２が形成されている。
【選択図】図１

Description

本発明は、半導体素子に関し、特に、窒化物系半導体層を備えた半導体素子に関する。
近年、窒化物系半導体レーザ素子は、次世代の大容量光ディスク用光源としての利用が期待され、その開発が盛んに行われている。また、従来、窒化物系半導体基板としてのＧａＮ基板上に、窒化物系半導体層が形成された窒化物系半導体レーザ素子が知られている（たとえば、特許文献１参照）。
上記特許文献１には、ｎ型ＧａＮ基板上に、ｎ型層、ＡｌＧａＮ層からなるｎ型クラッド層、多重量子井戸（ＭＱＷ（Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ））構造を有するＩｎＧａＮ活性層を含む発光層、および、ＡｌＧａＮ層からなるｐ型クラッド層が順次成長されることによって形成される窒化物系半導体レーザ素子の構造が記載されている。この特許文献１に記載の窒化物系半導体レーザ素子では、ＧａＮ基板上に形成された発光素子構造の大半の厚みを占めるＡｌＧａＮクラッド層によって、ＩｎＧａＮ活性層が挟まれている。
しかしながら、上記特許文献１に記載された従来の窒化物系半導体レーザ素子では、ＧａＮ基板上に窒化物系半導体レーザ素子の積層構造を結晶成長により形成する過程において、ＧａＮ基板と発光素子構造の大半の厚みを占めるＡｌＧａＮクラッド層との格子定数差に起因して、ＧａＮ基板に反りが生じたり、クラックが発生するという不都合がある。このため、窒化物系半導体レーザ素子の歩留まりが低下するという不都合がある。
また、従来では、ＡｌＧａＮクラッド層と基板との格子定数差を小さくするために、ＡｌＧａＮクラッド層と実質的に同一のＡｌ組成比を有するＡｌＧａＮ基板を用いることによって、基板の反りおよびクラックの発生を抑制した半導体発光素子の構造も知られている。この従来の半導体発光素子の構造では、上記特許文献１と異なり、基板の反りやクラックに起因する歩留まりの低下を抑制することが可能である。
特開２００４−１４００５２号公報
しかしながら、上記した従来のＡｌＧａＮクラッド層とＡｌＧａＮ基板とのＡｌ組成比が実質的に同一である半導体発光素子では、基板の反りおよびクラックに起因する歩留まりの低下を抑制することができる一方、ＡｌＧａＮ基板上に成長する窒化物系半導体層の構成元素であるＡｌ、ＧａおよびＮの吸着力が弱くなるという不都合がある。このため、ＡｌＧａＮ基板上に成長させた発光素子中にピットや転位が発生し易くなるので、半導体素子の素子特性が低下するという問題点がある。
また、上記特許文献１に記載された窒化物系半導体レーザ素子では、基板上に形成された発光素子構造の厚みの大半を占めるＡｌＧａＮクラッド層によってＩｎＧａＮ活性層が挟まれているため、ＡｌＧａＮクラッド層とＩｎＧａＮ活性層との格子定数差に起因して、活性層に歪が生じるという不都合もある。このため、活性層（発光層）の歪によって発光効率の低下が生じるという不都合がある。その結果、これによっても、素子特性が低下するという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、素子特性の低下を抑制することが可能な半導体素子を提供することである。
課題を解決するための手段および発明の効果
上記目的を達成するために、この発明の第１の局面による半導体素子は、少なくとも２種類の３族元素と窒素とからなる半導体基板と、半導体基板上に形成される活性層と、半導体基板と活性層との間の半導体基板の上面に形成されるとともに、半導体基板の構成元素と同一の構成元素からなり、かつ、構成元素の少なくとも２種類の３族元素の内、最も軽い元素の組成比が半導体基板の対応する元素の組成比よりも高い窒化物系半導体層とを備えている。
この第１の局面による半導体素子では、上記のように、少なくとも２種類の３族元素と窒素とからなる半導体基板の上面に、半導体基板の構成元素と同一の構成元素からなり、かつ、構成元素の少なくとも２種類の３族元素の内、最も軽い元素の組成比が半導体基板の対応する元素の組成比より高い窒化物系半導体層を設けることによって、窒素との結合力が強い最も軽い元素の組成比を高くすることができるので、窒化物系半導体層上に半導体素子層を成長させる際に、半導体素子層の構成元素である窒素を、下層の窒化物系半導体層の構成元素中の３族元素の最も軽い元素に結合しやすくすることができる。このため、窒化物系半導体層上に形成する半導体素子を構成する半導体層中にピットが発生するのを抑制することができるので、半導体素子の素子特性の低下を抑制することができる。また、半導体基板の上面に形成される窒化物系半導体層の最も軽い元素の組成比を、半導体基板の組成比よりも高くすることによって、窒化物系半導体層を、半導体基板よりも硬くすることができるので、半導体基板と窒化物系半導体層との界面で、半導体基板に存在する転位を曲げることができる。これにより、半導体基板に存在する転位が、窒化物系半導体層を越えて上層の半導体素子層に伝播するのを抑制することができるので、半導体素子層の転位を従来に比べて減少することができる。これによっても、半導体素子の素子特性の低下を抑制することができる。また、半導体基板を、少なくとも２種類の３族元素と窒素とからなるように構成することによって、その半導体基板の構成元素を半導体基板上に形成されるクラッド層の構成元素と同一にした場合には、半導体基板とクラッド層との格子定数差を小さくすることができるので、半導体基板とクラッド層との格子定数差に起因して生じる半導体基板の反りおよびクラックの発生を抑制することができる。
上記第１の局面による半導体素子において、好ましくは、半導体基板の構成元素と同一の構成元素からなるクラッド層をさらに備える。半導体基板の構成元素と同一の構成元素からなるクラッド層をさらに備える。このように構成すれば、クラッド層と半導体基板との格子定数差を小さくすることができるので、クラッド層と半導体基板との格子定数差に起因して生じる半導体基板の反りおよびクラックの発生を容易に抑制することができる。
上記第１の局面による半導体素子において、好ましくは、半導体基板および窒化物系半導体層は、ＡｌＧａＮ層であり、窒化物系半導体層のＡｌ組成比は、半導体基板のＡｌ組成比より高い。このように構成すれば、Ａｌは、Ｇａに比べて窒素との結合力が強い性質を有するため、窒化物系半導体層上に半導体素子層を成長させる際に、半導体素子層の構成元素である窒素を容易に下層の窒化物系半導体層のＡｌに結合させることができる。このため、窒化物系半導体層上に形成する半導体素子層中にピットが発生するのを抑制することができる。また、このように構成すれば、Ａｌ組成比の低いＡｌＧａＮよりＡｌ組成比の高いＡｌＧａＮの方が硬いので、窒化物系半導体層を半導体基板より硬くすることができる。このため、半導体基板と窒化物系半導体層との界面で、半導体基板に存在する転位を曲げることができるので、窒化物系半導体層上に形成される半導体素子層に転位が伝播するのを有効に抑制することができる。
上記第１の局面による半導体素子において、好ましくは、半導体基板および窒化物系半導体層は、ＩｎＧａＮ層であり、窒化物系半導体層のＧａ組成比は、半導体基板のＧａ組成比より高い。このように構成すれば、Ｇａは、Ｉｎに比べて窒素との結合力が強い性質を有するため、窒化物系半導体層上に半導体素子層を成長させる際に、半導体素子層の構成元素である窒素を容易に下層の窒化物系半導体層のＧａに結合させることができる。このため、窒化物系半導体層上に形成する半導体素子層中にピットが発生するのを抑制することができる。また、このように構成すれば、Ｇａ組成比の低いＩｎＧａＮよりＧａ組成比の高いＩｎＧａＮの方が硬いので、窒化物系半導体層を半導体基板より硬くすることができる。このため、半導体基板と窒化物系半導体層との界面で、半導体基板に存在する転位を曲げることができるので、窒化物系半導体層上に形成される半導体素子層に転位が伝播するのを有効に抑制することができる。
上記第１の局面による半導体素子において、好ましくは、窒化物系半導体層は、半導体基板の上面上に接触するように形成されている。このように構成すれば、半導体基板中に存在する転位を、半導体基板の直上に形成された窒化物系半導体層によって曲げることができるので、窒化物系半導体層上に形成される半導体素子層に転位が伝播するのを有効に抑制することができる。
上記第１の局面による半導体素子において、好ましくは、窒化物系半導体層は、半導体基板の表面が変質された変質層からなる。このように構成すれば、半導体基板上に窒化物系半導体層を結晶成長させることなく、ピットの発生および転位の伝播を抑制可能な窒化物系半導体層を形成することができる。
この発明の第２の局面による半導体素子は、少なくとも２種類の３族元素と窒素とからなる半導体層と、活性層と、活性層の、半導体層とは反対側の面側に接着層により接着された基板と、半導体層と活性層との間の半導体層の表面に形成されるとともに、半導体層の構成元素と同一の構成元素からなり、かつ、構成元素の少なくとも２種類の３族元素の内、最も軽い元素の組成比が半導体層の対応する元素の組成比よりも高い窒化物系半導体層とを備えている。
この第２の局面による半導体素子では、上記のように、少なくとも２種類の３族元素と窒素とからなるクラッド層と、活性層と、クラッド層と活性層との間のクラッド層の表面に形成されるとともに、クラッド層の構成元素と同一の構成元素からなり、かつ、構成元素の少なくとも２種類の３族元素の内、最も軽い元素の組成比がクラッド層の対応する元素の組成比よりも高い窒化物系半導体層とを備えることによって、窒化物系半導体層を、クラッド層よりも硬くすることができるので、クラッド層と窒化物系半導体層との界面で、クラッド層に存在する転位を曲げることができる。これにより、クラッド層に存在する転位が、窒化物系半導体層を越えて活性層に伝播するのを抑制することができるので、活性層の転位を従来に比べて減少することができる。これによっても、半導体素子の素子特性の低下を抑制することができる。
上記第２の局面による半導体素子において、好ましくは、活性層には、活性層を構成する層の主表面に沿った方向の圧縮歪みが印加されている。このように構成すれば、活性層に圧縮歪が印加されている場合において、活性層を構成する層の主表面に沿った方向の圧縮歪と逆の引張歪を窒化物系半導体層中に生じさせることができるので、活性層中に発生する応力を窒化物系半導体層中に生じる応力により補償することができる。このため、半導体素子の活性層（発光層）での結晶欠陥の発生を抑制することができるので、半導体素子の特性（発光効率）および素子の寿命を向上させることができる。
上記第２の局面による半導体素子において、好ましくは、活性層の格子定数は半導体層の格子定数より大きい。このように構成すれば、窒化物系半導体層の格子定数が活性層の格子定数よりも小さくなり、半導体層と活性層との格子定数差に起因する活性層を構成する層の主表面に沿った方向の圧縮歪と逆の引張歪を窒化物系半導体層中に生じさせることができるので、活性層に発生する応力を窒化物系半導体層で発生する応力によって補償することができる。このため、半導体素子の活性層（発光層）での結晶欠陥の発生を抑制することができるので、半導体素子の特性（発光効率）および素子の寿命を向上させることができる。
上記第２の局面による半導体素子において、好ましくは、クラッド層および窒化物系半導体層は、ＡｌＧａＮ層であり、窒化物系半導体層のＡｌ組成比は、クラッド層のＡｌ組成比より高い。このように構成すれば、Ａｌ組成比の低いＡｌＧａＮよりＡｌ組成比の高いＡｌＧａＮの方が硬いため、窒化物系半導体層を、半導体層よりも硬くすることができるので、半導体基板と窒化物系半導体層との界面で、半導体基板中に存在する転位を曲げることができる。また、このように構成すれば、活性層の格子定数が半導体層の格子定数より大きい場合において、窒化物系半導体層の格子定数が半導体層の格子定数よりも小さいため、半導体層と活性層との格子定数差に起因する活性層を構成する層の主表面に沿った方向の圧縮歪と逆の引張歪を窒化物系半導体層に生じさせることができるので、容易に活性層に発生する応力を窒化物系半導体層に発生する応力によって補償することができる。
上記第２の局面による半導体素子において、好ましくは、半導体層および窒化物系半導体層は、ＩｎＧａＮ層であり、窒化物系半導体層のＧａ組成比は、半導体層のＧａ組成比より高い。このように構成すれば、Ｇａ組成比の低いＩｎＧａＮよりＧａ組成比の高いＩｎＧａＮの方が硬いため、窒化物系半導体層を、半導体層よりも硬くすることができるので、半導体基板と窒化物系半導体層との界面で、半導体基板中に存在する転位を曲げることができる。また、このように構成すれば、活性層の格子定数が半導体層の格子定数より大きい場合において、窒化物系半導体層の格子定数が半導体層の格子定数よりも小さいため、半導体層と活性層との格子定数差に起因する活性層を構成する層の主表面に沿った方向の圧縮歪と逆の引張歪を窒化物系半導体層に生じさせることができるので、容易に活性層に発生する応力を窒化物系半導体層に発生する応力によって補償することができる。
上記第２の局面による半導体素子において、好ましくは、窒化物系半導体層は、半導体層の活性層側の表面上に、半導体層に接触するように形成されている。このように構成すれば、半導体層に存在する転位を、半導体層の活性層側の表面上に形成された窒化物系半導体層によって曲げることができるので、窒化物系半導体素子の表面上に形成される半導体素子層に転位が伝播するのを有効に抑制することができる。
上記第２の局面による半導体素子において、好ましくは、窒化物系半導体層は、半導体層の活性層側の表面が変質された変質層からなる。このように構成すれば、半導体層上に窒化物系半導体層を結晶成長させることなく、半導体層と活性層との間に生じる歪を補償可能な歪を生じさせる窒化物系半導体層を形成することができる。
以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
図１は、本発明の第１実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図２は、図１に示した第１実施形態による窒化物系半導体レーザ素子の活性層の構造を示した断面図である。まず、図１および図２を参照して、第１実施形態による窒化物系半導体レーザ素子の構造について説明する。
第１実施形態による窒化物系半導体レーザ素子では、図１に示すように、約１００μｍの厚みを有するＡｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板１上に、約０．５ｎｍ〜約２０ｎｍの厚みを有するアンドープのＡｌ０．１５Ｇａ０．８５Ｎからなる高Ａｌ組成層２が形成されている。なお、高Ａｌ組成層２は、本発明の「窒化物系半導体層」の一例である。また、ＡｌＧａＮ基板１は、本発明の「半導体基板」の一例である。
ここで、第１実施形態では、高Ａｌ組成層２は、２種類の３族元素であるＡｌおよびＧａと窒素とから構成されている。また、高Ａｌ組成層２とＡｌＧａＮ基板１とは、同一の構成元素（Ａｌ、Ｇａ、Ｎ）で構成されている。また、高Ａｌ組成層２のＡｌ組成比（１５％）は、ＡｌＧａＮ基板１のＡｌ組成比（７％）よりも高くなるように構成されている。さらに、高Ａｌ組成層２は、ＡｌＧａＮ基板１上に接触するように形成されている。
高Ａｌ組成層２上には、約１．０μｍの厚みを有するアンドープのＡｌ０．０１Ｇａ０．９９Ｎからなるバッファ層３が形成されている。バッファ層３上には、約２．０μｍの厚みを有するＧｅがドープされたｎ型Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層４が形成されている。このｎ型クラッド層４は、ＡｌＧａＮ基板１と同一の元素（Ａｌ、Ｇａ、Ｎ）により構成されているとともに、ＡｌＧａＮ基板１と同一のＡｌ組成比（７％）を有する。なお、ｎ型クラッド層４は、本発明の「クラッド層」の一例である。ｎ型クラッド層４上には、ＭＱＷ構造を有する活性層５が形成されている。活性層５は、図２に示すように、約３．５ｎｍの厚みを有するアンドープのＩｎＸＧａ１−ＸＮからなる３つの量子井戸層５ａと、約２０ｎｍの厚みを有するアンドープのＩｎＹＧａ１−ＹＮからなる３つの量子障壁層５ｂとが交互に積層されて構成されている。なお、Ｘ＞Ｙであり、Ｘ＝０．１５、Ｙ＝０．０２である。
また、活性層５上には、図１に示すように、約８０ｎｍの厚みを有するアンドープのＩｎ０．０１Ｇａ０．９９Ｎからなるｐ側光ガイド層６が形成されている。ｐ側光ガイド層６上には、約２０ｎｍの厚みを有するアンドープのＡｌ０．２Ｇａ０．８Ｎからなるｐ側キャリアブロック層７が形成されている。また、ｐ側キャリアブロック層７上には、図１に示すように、平坦部と凸部とを有するＭｇがドープされたＡｌ０．０７Ｇａ０．９３Ｎからなるｐ型クラッド層８が形成されている。このｐ型クラッド層８の凸部の膜厚は、約０．４５μｍであり、ｐ型クラッド層８の凸部以外の平坦部の膜厚は、約０．０５μｍである。このｐ型クラッド層８は、ＡｌＧａＮ基板１と同一の元素（Ａｌ、Ｇａ、Ｎ）により構成されているとともに、ＡｌＧａＮ基板１と同一のＡｌ組成比（７％）を有する。なお、ｐ型クラッド層８は、本発明の「クラッド層」の一例である。ｐ型クラッド層８の凸部の上面上には、約２ｎｍの厚みを有するアンドープのＩｎ０．０７Ｇａ０．９３Ｎからなるｐ側コンタクト層９が形成されている。ｐ型クラッド層８の凸部と、ｐ側コンタクト層９とによって、電流通路となるリッジ部１５が構成されている。このリッジ部１５は、平面的に見て、光の出射方向に延びるストライプ状（細長状）に形成されている。また、リッジ部１５は、約１．５μｍの幅を有している。
また、リッジ部１５の側面と、ｐ型クラッド層８の平坦部の上面上とに、約０．２μｍの厚みを有するＳｉＯ２膜からなる電流ブロック層１０が形成されている。ｐ側コンタクト層９の上面上には、下層から上層に向かって、約１ｎｍの膜厚を有するＳｉ層と、約２０ｎｍの膜厚を有するＰｄ層と、約１０ｎｍの膜厚を有するＡｕ層とからなるｐ側オーミック電極１１が形成されている。
また、ｐ側オーミック電極１１の上面上と、電流ブロック層１０の上面上とに、ｐ側オーミック電極１１の上面に接触するように、下層から上層に向かって、約３０ｎｍの膜厚を有するＴｉ層と、約１５０ｎｍの膜厚を有するＰｄ層と、約３０００ｎｍの膜厚を有するＡｕ層とからなるｐ側パッド電極１２が形成されている。
また、ＡｌＧａＮ基板１の裏面上には、図１に示すように、ＡｌＧａＮ基板１の裏面に近い方から順に、約１ｎｍの膜厚を有するＳｉ層と、約６ｎｍの膜厚を有するＡｌ層と、約３０ｎｍの膜厚を有するＰｄ層とからなるｎ側オーミック電極１３が形成されている。ｎ側オーミック電極１３の裏面上には、約３００ｎｍの膜厚を有するＡｕ層からなるｎ側パッド電極１４が形成されている。
第１実施形態では、上記のように、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板１の上面に、ＡｌＧａＮ基板１の構成元素と同一の構成元素（Ａｌ、Ｇａ、Ｎ）からなり、かつ、Ａｌ組成比がＡｌＧａＮ基板１のＡｌ組成比よりも高い高Ａｌ組成層２を設けることによって、Ａｌは、Ｇａに比べて窒素との結合力が強い性質を有するため、高Ａｌ組成層２上に窒化物系半導体レーザ素子を構成するバッファ層３を成長させる際に、バッファ層３の構成元素である窒素を容易に高Ａｌ組成層２のＡｌに結合させることができる。このため、高Ａｌ組成層２上に形成する窒化物系半導体レーザ素子を構成するバッファ層３中にピットが発生するのを抑制することができるので、窒化物系半導体レーザ素子の素子特性の低下を抑制することができる。
また、第１実施形態では、ＡｌＧａＮ基板１の上面に形成される高Ａｌ組成層２のＡｌ組成比を、ＡｌＧａＮ基板１のＡｌ組成比よりも高くすることによって、高Ａｌ組成層２を、ＡｌＧａＮ基板１よりも硬くすることができるので、ＡｌＧａＮ基板１と高Ａｌ組成層２との界面で、ＡｌＧａＮ基板１に存在する転位を曲げることができる。これにより、ＡｌＧａＮ基板１に存在する転位が、高Ａｌ組成層２を越えて上層のバッファ層３、ｎ型クラッド層４、活性層５、ｐ側光ガイド層６、ｐ側キャリアブロック層７、ｐ型クラッド層８およびｐ側コンタクト層９に伝播するのを抑制することができる。これによっても、窒化物系半導体レーザ素子の素子特性の低下を抑制することができる。
また、第１実施形態では、ＡｌＧａＮ基板１の構成元素と同一の構成元素からなるｎ型クラッド層４およびｐ型クラッド層８をさらに備えることによって、ｎ型クラッド層４およびｐ型クラッド層８とＡｌＧａＮ基板１との格子定数差を小さくすることができるので、ｎ型クラッド層４およびｐ型クラッド層８とＡｌＧａＮ基板１との格子定数差に起因して生じるＡｌＧａＮ基板１の反りおよびクラックの発生を容易に抑制することができる。
また、第１実施形態では、高Ａｌ組成層２を、ＡｌＧａＮ基板１の上面上に接触するように形成することによって、ＡｌＧａＮ基板１中に存在する転位を、ＡｌＧａＮ基板１の直上に形成された高Ａｌ組成層２によって曲げることができるので、高Ａｌ組成層２条に形成されるバッファ層３、ｎ型クラッド層４、活性層５、ｐ側光ガイド層６、ｐ側キャリアブロック層７、ｐ型クラッド層８およびｐ側コンタクト層９に転位が伝播するのを有効に抑制することができる。
図３〜図６は、図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図１および図３〜図６を参照して、第１実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。
まず、図３に示すように、有機金属気相エピタキシー（ＭＯＶＰＥ）法を用いて、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板１上に、高Ａｌ組成層２、バッファ層３、ｎ型クラッド層４、活性層５、ｐ側光ガイド層６、ｐ側キャリアブロック層７、ｐ型クラッド層８およびｐ側コンタクト層９を順次成長させる。
具体的には、ＡｌＧａＮ基板１を、Ｈ２およびＮＨ３雰囲気の反応炉の中に挿入し、ＮＨ３ガスを供給した状態で、約１０００℃〜約１２００℃（たとえば、約１１５０℃）の単結晶成長温度まで加熱する。ＡｌＧａＮ基板１の温度が約１１５０℃に達すると、水素からなるキャリアガスと、トリメチルガリウム（ＴＭＧａ）およびトリメチルアルミニウム（ＴＭＡｌ）からなる原料ガスとを用いて、ＡｌＧａＮ基板１の（０００１）面上に約０．５ｎｍ〜約２０ｎｍの厚みを有するアンドープのＡｌ０．１５Ｇａ０．８５Ｎからなる高Ａｌ組成層２を成長させる。次に、ＡｌＧａＮ基板１を約１１５０℃に保持した状態で、高Ａｌ組成層２上に、約１．０μｍの厚みを有するアンドープのＡｌ０．０１Ｇａ０．９９Ｎからなるバッファ層３を成長させる。その後、ＡｌＧａＮ基板１を約１１５０℃に保持した状態で、水素からなるキャリアガスと、ＴＭＧａ、ＴＭＡｌおよびｎ型導電性を得るためのＧｅ不純物の原料であるＧｅＨ４（モノゲルマン）からなる原料ガスとを用いて、バッファ層３上に、約２．０μｍの厚みを有するＧｅがドープされたＡｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層４を成長させる。
次に、ＡｌＧａＮ基板１を約８５０℃に保持した状態で、トリエチルガリウム（ＴＥＧａ）およびトリメチルインジウム（ＴＭＩｎ）からなる原料ガスを用いて、ｎ型クラッド層４上に、約３．５ｎｍの厚みを有するアンドープＩｎ０．１５Ｇａ０．８５Ｎからなる３層の量子井戸層５ａと、約２０ｎｍの厚みを有するアンドープＩｎ０．０２Ｇａ０．９８Ｎからなる３層の量子障壁層５ｂとを交互に成長させることによりＭＱＷ構造を有する活性層５を形成する。
次に、ＡｌＧａＮ基板１を約８５０℃に保持した状態で、活性層５上に、約８０ｎｍの厚みを有するアンドープのＩｎ０．０１Ｇａ０．９９Ｎからなるｐ側光ガイド層６を成長させる。次に、ＴＭＧａおよびＴＭＡｌからなる原料ガスを用いて、約２０ｎｍの厚みを有するＡｌ０．２５Ｇａ０．７５Ｎからなるキャリアブロック層７を成長させる。
次に、Ｈ２およびＮＨ３雰囲気中において、ＡｌＧａＮ基板１を約１１５０℃に保持した状態で、キャリアブロック層７上に、ｐ型不純物のＭｇの原料であるＣｐ２Ｍｇ、ＴＭＧａおよびＴＭＡｌからなる原料ガスを用いて、約０．４５μｍの厚みを有するＭｇがドープされたＡｌ０．０７Ｇａ０．９３Ｎからなるｐ型クラッド層８を成長させる。
次に、ＡｌＧａＮ基板１を約８５０℃に保持した状態で、ＮＨ３雰囲気において、ｐ型クラッド層８上に、ＴＥＧａおよびＴＭＩｎからなる原料ガスを用いて、約２ｎｍの厚みを有するアンドープのＩｎ０．０７Ｇａ０．９３Ｎからなるｐ側コンタクト層９を成長させる。
この後、図４に示すように、プラズマＣＶＤ法などを用いて、ｐ側コンタクト層９上に、約１．５μｍの幅を有するＳｉＯ２膜１０ａを形成する。そして、ＳｉＯ２膜１０ａをマスクとして、Ｃｌ２ガスによる反応性イオンエッチング（ＲＩＥ）法により、ｐ側コンタクト層９およびｐ型クラッド層８の一部をエッチングすることにより、図５に示されるようなｐ側コンタクト層９とｐ型クラッド層８の凸部とからなるリッジ部１５が形成される。この場合、ｐ型クラッド層８の凸部は、約０．４５μｍの膜厚とするとともに、ｐ型クラッド層８の平坦部の膜厚が約０．０５μｍとなるように、エッチング深さを制御する。この後、ＳｉＯ２膜１０ａを除去する。
次に、図６に示すように、プラズマＣＶＤ法を用いて、約０．２μｍの膜厚を有するＳｉＯ２膜を全面に形成した後、フォトリソグラフィー技術と、Ｃｌ２ガスによるＲＩＥ法とを用いて、ｐ側コンタクト層９の上面が露出するようにＳｉＯ２膜の一部を除去することによって、ＳｉＯ２膜からなる電流ブロック層１０が形成される。
次に、図１に示したように、ｐ側コンタクト層９の上面上に、電子ビーム加熱蒸着法を用いて、下層から上層に向かって、約１ｎｍの膜厚を有するＳｉ層と、約２０ｎｍの膜厚を有するＰｄ層と、約１０ｎｍの膜厚を有するＡｕ層とからなるｐ側オーミック電極１１を形成する。そして、電子ビーム加熱蒸着法を用いて、ｐ側オーミック電極１１の上面上と、電流ブロック層１０の上面上とに、ｐ側オーミック電極１１の上面に接触するように、下層から上層に向かって、約３０ｎｍの膜厚を有するＴｉ層と、約１５０ｎｍの膜厚を有するＰｄ層と、約３０００ｎｍの膜厚を有するＡｕ層とからなるｐ側パッド電極１２を形成する。そして、ＡｌＧａＮ基板１の裏面を、劈開し易い厚みまで研磨する。その後、図１に示すように、電子ビーム加熱蒸着法を用いて、ＡｌＧａＮ基板１の裏面に近い側から、約１ｎｍの膜厚を有するＳｉ層と、約６ｎｍの膜厚を有するＡｌ層と、約３０ｎｍの膜厚を有するＰｄ層とからなるｎ側オーミック電極１３を形成する。そして、電子ビーム加熱蒸着法を用いて、ｎ側オーミック電極１３の裏面に接触するように、約３００ｎｍの厚みを有するＡｕ層からなるｎ側パッド電極１４を形成する。これにより、図１に示したような、第１実施形態による窒化物系半導体レーザ素子が完成される。
（第２実施形態）
図７は、本発明の第２実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。図７を参照して、この第２実施形態では、上記第１実施形態と異なり、高Ａｌ組成層２１ａが、ＡｌＧａＮ基板２１の表面が変質された変質層からなる場合の構造について説明する。なお、第２実施形態のＡｌＧａＮ基板２１および高Ａｌ組成層２１ａ以外の構造は、上記第１実施形態と同じであるため、高Ａｌ組成層２１ａ以外の構造については説明を省略する。なお、ＡｌＧａＮ基板２１は、本発明の「半導体基板」の一例である。
この第２実施形態では、図７に示すように、約１００μｍの厚みを有するＡｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板２１の上面に、高Ａｌ組成層２１ａが形成されている。なお、高Ａｌ組成層２１ａは、本発明の「窒化物系半導体層」の一例である。この高Ａｌ組成層２１ａは、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板２１の表面が変質されることにより、Ａｌ組成比が増加された変質層からなる。また、この変質層は、ＡｌＧａＮ基板２１と変質層との界面（Ａｌ組成比７％）から変質層の上面に向かって、Ａｌの組成比が徐々に増加しており、変質層の上面近傍でのＡｌ組成比が最も高くなっている。この変質層の上面近傍のＡｌ組成比の値は、約２０％である。また、高Ａｌ組成層２１ａの厚みは、約２ｎｍである。
第２実施形態では、上記のように、高Ａｌ組成層２１ａを、ＡｌＧａＮ基板２１の表面が変質された変質層からなるように構成することによって、ＡｌＧａＮ基板２１上に高Ａｌ組成層２１ａを結晶成長させることなく、ピットの発生および転位の伝播を抑制可能な高Ａｌ組成層２１ａを形成することができる。
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
次に、第２実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。まず、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板２１を、Ｈ２およびＮＨ３雰囲気の反応炉の中に挿入し、窒化物系半導体層の窒素原料であるＮＨ３ガスを供給した状態で、ＡｌＧａＮ基板２１を約１０００℃〜約１２００℃の間の温度（たとえば、約１１５０℃）まで加熱する。この際、ＮＨ３流量はＡｌＧａＮ成長に必要な流量（約６ＳＬＭ）（ＳＬＭ（Ｓｔａｎｄａｒｄ Ｌｉｔｅｒ ｐｅｒ Ｍｉｎｕｔｅｓ：１気圧、２５℃における１分間辺りの流量をリットルで表示した単位））の約５０％の約３ＳＬＭとする。ＮＨ３流量が少ない状態で基板温度を約１１５０℃にまで上昇することにより、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板２１の表面のＮおよびＧａが熱によりＡｌＧａＮ基板２１から離脱する一方、ＡｌＧａＮの中で熱的に安定なＡｌが脱離せずに残る。これにより、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板２１の表面が変質されてＡｌ組成比の高いＡｌＧａＮ層（変質層）からなる高Ａｌ組成層２１ａが形成される。
次に、ＡｌＧａＮ基板２１を約１１５０℃の温度に保持した状態で、水素からなるキャリアガスと、ＴＭＧａおよびＴＭＡｌからなる原料ガスとを用いて、高Ａｌ組成層２１ａ上に、約１．０μｍの厚みを有するアンドープのＡｌ０．０１Ｇａ０．９９Ｎからなるバッファ層３を成長させる。
第２実施形態のバッファ層３の形成後の製造プロセスは、上記第１実施形態と同様である。
なお、ＡｌＧａＮ基板２１の表面を変質させることによって、ＡｌＧａＮ基板２１の表面に変質層からなる高Ａｌ組成層２１ａを形成する方法としては、上記した第２実施形態の方法以外に以下の３つの第１変形例〜第３変形例による方法がある。
第２実施形態の第１変形例による方法としては、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板２１を、Ｈ２およびＮＨ３雰囲気の反応炉の中に挿入し、窒化物系半導体層の成長に必要なＨ２流量（約２０ＳＬＭ）の約２倍の約４０ＳＬＭのＨ２を流した状態で、ＡｌＧａＮ基板２１を約１０００℃〜約１２００℃の間の温度（たとえば、約１１５０℃）まで加熱する。Ｈ２流量が多い状態で、ＡｌＧａＮ基板２１温度を約１１５０℃まで上昇することにより、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板２１の表面のＮおよびＧａが熱によりＡｌＧａＮ基板２１から脱離する一方、ＡｌＧａＮの中で熱的に安定なＡｌが脱離せずに残る。これにより、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板２１の表面が変質されてＡｌ組成比の高いＡｌＧａＮ層（変質層）からなる高Ａｌ組成層２１ａが形成される。
また、第２実施形態の第２変形例による方法としては、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板２１を、Ｈ２およびＮＨ３雰囲気の反応炉の中に挿入し、ＡｌＧａＮ基板２１を約１０００℃〜約１２００℃の間の温度（たとえば、約１１５０℃）まで加熱する。ＡｌＧａＮ基板２１温度が約１１５０℃に達した後、ＮＨ３流量をＡｌＧａＮ成長に必要な流量の約５０％の約３ＳＬＭとして約５分間保持する。これにより、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板２１表面のＮおよびＧａが熱によりＡｌＧａＮ基板２１から脱離する一方、ＡｌＧａＮの中で熱的に安定なＡｌが脱離せずに残る。これにより、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板２１の表面が変質されてＡｌ組成比の高いＡｌＧａＮ層（変質層）からなる高Ａｌ組成層２１ａが形成される。
また、第２実施形態の第３変形例による方法としては、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板２１を、Ｈ２およびＮＨ３雰囲気の反応炉の中に挿入し、ＡｌＧａＮ基板２１を約１０００℃〜約１２００℃の間の温度（たとえば、約１１５０℃）まで加熱する。ＡｌＧａＮ基板２１温度が約１１５０℃に達した後、ＡｌＧａＮ基板２１温度を約１１５０℃に保持した状態で、Ｈ２流量をＡｌＧａＮ層の成長に必要な流量の約２倍の約４０ＳＬＭとして約５分間保持する。これにより、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板２１の表面のＮおよびＧａを熱によりＡｌＧａＮ基板２１の表面から脱離する一方、ＡｌＧａＮの中で熱的に安定なＡｌが脱離せずに残る。これにより、Ａｌ０．０７Ｇａ０．９３ＮからなるＡｌＧａＮ基板２１の表面が変質されてＡｌ組成比の高いＡｌＧａＮ層（変質層）からなる高Ａｌ組成層２１ａが形成される。
（第３実施形態）
図８は、本発明の第３実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図８を参照して、この第３実施形態では、上記第１および第２実施形態とは異なり、ＩｎＧａＮ基板３１上に変質層からなる高Ｇａ組成層３１ａを形成した場合について説明する。
第３実施形態による窒化物系半導体レーザ素子では、図８に示すように、約１００μｍ〜約２００μｍの厚みを有するＩｎ０．１５Ｇａ０．８５ＮからなるＩｎＧａＮ基板３１上に、高Ｇａ組成層３１ａが形成されている。なお、高Ｇａ組成層３１ａは、本発明の「窒化物系半導体層」の一例である。また、ＩｎＧａＮ基板３１は、本発明の「半導体基板」の一例である。
ここで、第３実施形態では、高Ｇａ組成層３１ａは、Ｉｎ０．１５Ｇａ０．８５ＮからなるＩｎＧａＮ基板３１の表面が変質されることによりＧａ組成比が増加された変質層からなる。また、この変質層は、ＩｎＧａＮ基板３１と変質層との界面（Ｇａ組成比８５％）から変質層の上面に向かってＧａの組成比が徐々に増加しており、変質層の上面近傍でのＧａ組成比が最も高くなっている。この変質層の上面近傍のＧａ組成比の値は、約９２％である。また、高Ｇａ組成層３１ａの厚みは、約５ｎｍである。また、高Ｇａ組成層３１ａは、ＩｎＧａＮ基板３１と同一の構成元素（Ｉｎ、Ｇａ、Ｎ）から構成されているとともに、高Ｇａ組成層３１ａの表面近傍のＧａ組成比（９２％）は、ＩｎＧａＮ基板３１のＧａ組成比（８５％）に比べて、高くなるように構成されている。
また、高Ｇａ組成層３１ａ上には、約１μｍの厚みを有するＳｉがドープされたＩｎ０．１Ｇａ０．９Ｎからなるｎ型クラッド層３２が形成されている。ｎ型クラッド層３２上には、約５０ｎｍの厚みを有するＳｉがドープされたＩｎ０．１５Ｇａ０．８５Ｎからなるｎ型光導波層３３が形成されている。ｎ型光導波層３３上には、ＭＱＷ構造を有する活性層３４が形成されている。この活性層３４は、約２．５ｎｍの厚みを有するＩｎ０．３Ｇａ０．７Ｎからなる２つの量子井戸層と、約１５ｎｍの厚みを有するＩｎ０．１７Ｇａ０．８３Ｎからなる３つの量子障壁層とが交互に積層されて構成されている。
また、活性層３４上には、約５０ｎｍの厚みを有するアンドープのＩｎ０．１５Ｇａ０．８５Ｎからなるｐ型光導波層３５が形成されている。ｐ型光導波層３５上には、Ｍｇがドープされた約２．５ｎｍの厚みを有するＩｎ０．１Ｇａ０．９Ｎ層と約２．５ｎｍの厚みを有するＧａＮ層との６０周期の超格子クラッド層３６が形成されている。超格子クラッド層３６は、図８に示すように、平坦部と凸部とを有している。また、超格子クラッド層３６上には、約０．１μｍの厚みを有するＭｇがドープされたＧａＮからなるｐ型コンタクト層３７が形成されている。超格子クラッド層３６の凸部と、ｐ型コンタクト層３７とによって、電流通路となるリッジ部３８が構成されている。このリッジ部３８は、平面的に見て、光の出射方向に延びるストライプ状（細長状）に形成されている。
また、リッジ部３８の上面の一部および側面と、超格子クラッド層３６の平坦部の上面上とに、ＳｉＯ２膜からなる電流ブロック層３９が形成されている。また、ｐ型コンタクト層３７の上面上および電流ブロック層３９の上面上には、ｐ型コンタクト層３７に近い方からＮｉ層とＡｕ層とからなるｐ側電極４０が形成されている。
また、ＩｎＧａＮ基板３１の裏面上には、図８に示すように、ＩｎＧａＮ基板３１の裏面に近い方から順に、Ｔｉ層と、Ａｕ層とからなるｎ側電極４１が形成されている。
第３実施形態では、上記のように、高Ｇａ組成層３１ａのＧａ組成比を、ＩｎＧａＮ基板３１のＧａ組成比より高くすることによって、Ｇａは、Ｉｎに比べて窒素との結合力が強い性質を有するため、高Ｇａ組成層３１ａ上に窒化物系半導体レーザ素子を構成するｎ型クラッド層３２を成長させる際に、ｎ型クラッド層３２の構成元素である窒素を容易に下層の高Ｇａ組成層３１ａのＧａに結合させることができる。このため、高Ｇａ組成層３１ａ上に形成する窒化物系半導体レーザ素子を構成するｎ型クラッド層３２中にピットが発生するのを抑制することができる。
また、第３実施形態では、高Ｇａ組成層３１ａを、ＩｎＧａＮ基板３１の表面が変質された変質層からなるように構成することによって、ＩｎＧａＮ基板３１上に高Ｇａ組成層３１ａを結晶成長させることなく、ピットの発生および転位の伝播を抑制可能な高Ｇａ組成層３１ａを形成することができる。
なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
図９〜図１１は、図８に示した第３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図８〜図１１を参照して、第３実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。
まず、図９に示すように、ハライド気相成長（ＨＶＰＥ）法を用いて、成長用基板としてのＧａＡｓ基板４２上に、低温バッファ層４３およびＧａＮ層４４を順次成長させる。
具体的には、ＧａＡｓ基板４２を約５００℃に保持した状態で、約２０ｎｍの厚みを有するＧａＮからなる低温バッファ層４３を成長させる。続いて、温度を約１０５０℃に保持した状態で、約２μｍの厚みを有するＧａＮ層４４を成長させる。
次に、プラズマＣＶＤ法などを用いて、ＧａＮ層４４上に、ＳｉＯ２膜４５を形成する。その後、通常のリソグラフィー技術を用いて、直径２μｍの開口部を約１０μｍの間隔の周期で正方格子状のパターンを形成する。これにより、ＧａＡｓ基板４２、低温バッファ層４３、ＧａＮ層４４およびＳｉＯ２膜４５から構成される選択成長下地４６を形成する。
その後、図９に示すように、選択成長下地４６を約７５０℃の温度に保持した状態で、ＧａＮ層４４およびＳｉＯ２膜４５上に、約２０μｍの厚みを有するＩｎ０．１Ｇａ０．９ＮからなるＩｎＧａＮ層４７を選択横方向成長させる。この際、ＩｎＧａＮ層４７の横方向の成長により、ＳｉＯ２膜４５間に露出されたＧａＮ層４４の表面上に成長した層が互いに合体してＩｎＧａＮ層４７の表面が平坦化される。引き続き、約７５０℃の温度に保持した状態で、約２００μｍの厚みを有する、ＳｉがドープされたＩｎ０．１５Ｇａ０．８５ＮからなるＩｎＧａＮ層３１を成長させる。
次に、研磨によって、ＧａＡｓ基板４２からなる成長用基板、低温バッファ層４３、ＧａＮ層４４、ＳｉＯ２膜４５およびＩｎＧａＮ層４７を除去し、ＩｎＧａＮ層３１の裏面を露出させ、これをＩｎＧａＮ基板３１とする。その後、ＩｎＧａＮ基板３１の成長面を化学的機械研磨（ＣＭＰ）によって、約０．５μｍの厚み分だけ研磨する。さらに、ＩｎＧａＮ基板３１の成長面をＣｌ２ガスを用いて、ＲＩＥエッチングによって約０．５μｍの厚み分だけ除去することによって、ＩｎＧａＮ基板３１の成長面を鏡面にする。そして、このＩｎＧａＮ基板３１を窒化物系半導体レーザ素子のＩｎＧａＮ基板３１として用いる。
次に、図１０に示すように、Ｉｎ０．１５Ｇａ０．８５ＮからなるＩｎＧａＮ基板３１の表面（成長面）に約５ｎｍの厚みを有する高Ｇａ組成層３１ａを形成する。具体的には、Ｉｎ０．１５Ｇａ０．８５ＮからなるＩｎＧａＮ基板３１を、ＮＨ３（２５％）、Ｎ２（６５％）およびＨ２（１０％）からなる雰囲気中に、約９００℃の温度に保持した状態で、約３０分間保持する。これにより、ＩｎＧａＮ基板３１の表面の付着物が脱離するとともに、ＩｎＧａＮ基板３１の表面のＩｎが脱離する。その結果、Ｉｎ０．１５Ｇａ０．８５ＮからなるＩｎＧａＮ基板３１の表面に、Ｇａ組成比がＩｎＧａＮ基板３１の８５％よりも大きい変質層からなる高Ｇａ組成層３１ａが形成される。さらに、ＭＯＶＰＥ法を用いて、ＩｎＧａＮ基板３１を約７５０℃の温度に保持した状態で、ＮＨ３（２５％）およびＨ２（７５％）の雰囲気において、ＩｎＧａＮ基板３１上に、約１μｍの厚みを有するＳｉがドープされたＩｎ０．１Ｇａ０．９Ｎからなるｎ型クラッド層３２を成長させる。続いて、ｎ型クラッド層３２上に、ＳｉがドープされたＩｎ０．１５Ｇａ０．８５Ｎからなるｎ型光導波層３３、ＭＷＱ構造を有する活性層３４、アンドープのＩｎ０．１５Ｇａ０．８５Ｎからなるｐ型光導波層３５、Ｍｇがドープされた約２．５ｎｍの厚みを有するＩｎ０．１Ｇａ０．９Ｎ層と約２．５ｎｍの厚みを有するＧａＮ層との６０周期の超格子クラッド層３６および約０．１μｍの厚みを有するＭｇがドープされたＧａＮからなるｐ型コンタクト層３７を、この順に成長させる。その後、ＩｎＧａＮ基板３１を、窒素雰囲気中でアニール処理することによって、ｐ型不純物であるＭｇを活性化させて、ｐ型化を行う。
次に、プラズマＣＶＤ法を用いて、ｐ型コンタクト層３７上にＳｉＯ２膜３９ａを形成した後、フォトリソグラフィー技術と、Ｃｌ２ガスによるＲＩＥ法とを用いて、ｐ型コンタクト層３７および超格子クラッド層３６の途中までエッチングを行い、ストライプ状のリッジ部３８を形成する。なお、このエッチングによって形成される超格子クラッド層３６の平坦部の厚みは、基本横モード発振が達成できる厚みとする。この後、ＳｉＯ２膜３９ａを除去する。
次に、図１１に示すように、プラズマＣＶＤ法を用いて、超格子クラッド層３６上およびｐ型コンタクト層３７上に、ＳｉＯ２膜を形成した後、通常のリソグラフィー技術を用いてリッジ部３８上部のＳｉＯ２膜の一部を除去することにより、ＳｉＯ２膜からなる電流ブロック層３９とする。
次に、図８に示したように、ｐ型コンタクト層３７の上面上および電流ブロック層３９の上面上に、電子ビーム加熱蒸着法を用いて、ＮｉとＡｕとからなるｐ側電極４０を形成する。そして、ＩｎＧａＮ基板３１の裏面を、約１００μｍの厚みまで研磨した後、ＩｎＧａＮ基板３１の裏面を、Ｃｌ２によるＲＩＥ法を用いてドライエッチングする。その後、電子ビーム加熱蒸着法を用いて、ＩｎＧａＮ基板３１の裏面に近い側から、Ｔｉ層と、Ａｕ層とからなるｎ側電極４１を形成する。これにより、図８に示したような、第３実施形態による窒化物系半導体レーザ素子が完成される。
（第４実施形態）
図１２は、本発明の第４実施形態による窒化物系半導体発光ダイオード（ＬＥＤ）素子（半導体素子）の構造を示した断面図である。図１３は、図１２に示した第４実施形態による窒化物系半導体ＬＥＤ素子内部の歪の補償構造を説明するための断面図である。図１２および図１３を参照して、この第４実施形態では、上記第１〜第３実施形態とは異なり、ＡｌＧａＮからなるｎ型クラッド層５８と活性層５６との間に歪補償層５７を形成する場合について説明する。
この第４実施形態では、図１２に示すように、光出射面６１とは反対側に、導電性の支持基板５１が設置されている。この導電性の支持基板５１は、Ｃｕ−Ｗからなる。また、支持基板５１の上面の全面には、支持基板５１側から約２００ｎｍの厚みを有するＡｇ層と約５ｎｍの厚みを有するＡｌ層とが順次形成されたｐ側電極５２が、半田層５１ａにより接着されている。なお、半田層５１ａは、本発明の「接着層」の一例である。また、ｐ側電極５２は、反射電極として機能する。なお、ｐ側電極５２としては、光の吸収の少ない金属を用いるとともに、光を反射させる電極で構成するのがより好ましい。
ｐ側電極５２上には、約０．３μｍの厚みを有するアンドープのＧａ０．９５Ｉｎ０．０５Ｎからなるｐ型コンタクト層５３が形成されている。ｐ型コンタクト層５３上には、約０．５μｍの厚みを有するＭｇがドープされた単結晶のＡｌ０．０７Ｇａ０．９３Ｎからなるｐ型クラッド層５４が形成されている。ｐ型クラッド層５４上には、約１０ｎｍの厚みを有するＭｇがドープされたＡｌ０．２Ｇａ０．８Ｎからなる保護層５５が形成されている。保護層５５上には、単一量子井戸（ＳＱＷ）構造を有する活性層５６が形成されている。この活性層５６は、ＬＥＤ素子の発光層として機能し、約５ｎｍの厚みを有するアンドープのＩｎ０．２Ｇａ０．８Ｎからなる井戸層を含む。活性層５６上には、約５ｎｍの厚みを有するＳｉがドープされた単結晶のＡｌ０．２Ｇａ０．８Ｎからなる歪補償層５７が形成されている。なお、歪補償層５７は、本発明の「窒化物系半導体層」の一例である。歪補償層５７上には、約０．５μｍの厚みを有するＳｉがドープされた単結晶のＡｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層５８が形成されている。なお、ｎ型クラッド層５８は、本発明の「半導体層」の一例である。
また、図１２に示すように、ｎ型クラッド層５８上には、約３μｍの厚みを有するＳｉがドープされたＧａＮからなるｎ型コンタクト層５９が形成されている。そして、ｐ型コンタクト層５３、ｐ型クラッド層５４、保護層５５、活性層５６、歪補償層５７、ｎ型クラッド層５８およびｎ型コンタクト層５９によって、窒化物系半導体素子層６０が構成されている。
また、窒化物系半導体素子層６０は、図１２に示すように、支持基板５１側から光出射面６１側に向かって先細り形状になるように構成されている。
また、ｎ型コンタクト層５９上の所定領域には、ｎ側電極６２が形成されている。このｎ側電極６２は、ｎ型コンタクト層５９側から順に、オーミック電極、バリア金属およびパッド金属によって構成されている。なお、ｎ側電極６２を構成するオーミック電極は、約１００ｎｍの厚みを有するＡｌからなる。また、ｎ側電極６２を構成するバリア金属は、約１００ｎｍの厚みを有するとともに、オーミック電極とパッド金属との反応を抑制するＰｔまたはＴｉからなる。また、ｎ側電極６２を構成するパッド金属は、約５００ｎｍの厚みを有するとともに、融着し易い金属であるＡｕまたはＡｕ−Ｓｎからなる。このｎ側電極６２は、光出射面６１から出射される光が低減するのを抑制するために、ｎ型コンタクト層５９上の全面ではなく、ｎ型コンタクト層５９上の一部の領域に配置されている。
第４実施形態では、上記のように、Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層５８とＩｎ０．２Ｇａ０．８Ｎからなる活性層５６との間のｎ型クラッド層５８の表面に接触するように形成されるとともに、ｎ型クラッド層５８の構成元素と同一の構成元素であるＡｌＧａＮ層からなり、かつ、Ａｌ組成比がｎ型クラッド層５８のＡｌ組成比より高いＡｌ０．２Ｇａ０．８Ｎからなる歪補償層５７を設けることによって、図１３に示すように、ｎ型コンタクト層５９との格子定数差に起因して、歪補償層５７を構成する層の主表面に沿った方向の引張歪が生じる。一方、ｎ型コンタクト層５９の格子定数より活性層５６の格子定数が大きいので、活性層５６を構成する層の主表面に沿った方向の圧縮歪が生じる。この結果、活性層５６に発生する応力を歪補償層５７に発生する応力によって補償することができる。このため、窒化物系半導体ＬＥＤ素子の活性層５６での結晶欠陥の発生を抑制することができるので、窒化物系半導体ＬＥＤ素子の発光効率および素子寿命（素子特性）を向上させることができる。
また、第４実施形態では、歪補償層５７のＡｌ組成比をｎ型クラッド層５８のＡｌ組成比より高くすることによって、歪補償層５７を、ｎ型クラッド層５８よりも硬くすることができるので、ｎ型クラッド層５８と歪補償層５７との界面で、ｎ型クラッド層５８に存在する転位を曲げることができる。これにより、ｎ型クラッド層５８に存在する転位が、歪補償層５７を越えて上層の活性層５６に伝播するのを抑制することができるので、活性層５６の転位を従来に比べて減少することができる。これによっても、窒化物系半導体ダイオード素子の素子特性の低下を抑制することができる。
図１４〜図２１は、図１２に示した第４実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスを説明するための断面図である。次に、図１２および図１４〜図２１を参照して、第４実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスについて説明する。
まず、図１４に示すように、ＭＯＶＰＥ法を用いて、成長用基板としてのサファイア基板６３上に、低温バッファ層６４、ｎ型コンタクト層５９、ｎ型クラッド層５８、歪補償層５７、活性層５６、保護層５５、ｐ型クラッド層５４およびｐ型コンタクト層５３を順次成長させる。
具体的には、サファイア基板６３を約４００℃〜約７００℃の成長温度に保持した状態で、ＮＨ３およびＴＭＧａからなる原料ガスと、ＳｉＨ４からなるドーパントガスとを用いて、サファイア基板６３の（０００１）面上に、約１０ｎｍ〜約５０ｎｍの厚みを有するアンドープＧａＮからなる低温バッファ層６４を成長させる。この際、ＮＨ３およびＴＭＡｌからなる原料ガスを用いることにより、ｎ型ＡｌＮからなる低温バッファ層６４を成長させてもよいし、ＮＨ３、ＴＭＧａおよびＴＭＡｌからなる原料ガスを用いることにより、ｎ型ＡｌＧａＮからなる低温バッファ層６４を成長させてもよい。
次に、サファイア基板６３を約１０００℃〜約１２００℃（たとえば、約１１５０℃）の単結晶成長温度に保持した状態で、Ｈ２およびＮ２からなるキャリアガス（Ｈ２の含有率は約５０％）と、ＮＨ３およびＴＭＧａからなる原料ガスと、ＳｉＨ４からなるドーパントガスとを用いて、低温バッファ層６４上に、約３μｍの厚みを有する不純物濃度約３×１０１８ｃｍ−３のＳｉがドープされた単結晶のｎ型ＧａＮからなるｎ型コンタクト層５９を約３μｍ／ｈの成長速度で成長させる。この後、キャリアガスをＨ２およびＮ２（Ｈ２の含有率は約１％〜約３％）に変えるとともに、原料ガスをＮＨ３、ＴＭＧａおよびＴＭＡｌに変えて、ｎ型コンタクト層５９上に、約０．５μｍの厚みを有するＳｉがドープされた単結晶のｎ型Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層５８を約１μｍ／ｈの成長速度で成長させる。
次に、ＴＭＡｌからなる原料ガスの供給量を増加させ、ｎ型クラッド層５８上に、約５ｎｍの厚みを有するＳｉがドープされた単結晶のＡｌ０．２Ｇａ０．８Ｎからなる歪補償層５７を成長させる。
次に、サファイア基板６３を約７００℃〜約１０００℃（たとえば、約８５０℃）の単結晶成長温度に保持した状態で、Ｈ２およびＮ２からなるキャリアガス（Ｈ２の含有率は約１％〜約５％）と、ＮＨ３、ＴＭＧａおよびＴＭＩｎからなる原料ガスとを用いて、歪補償層５７上に、約５ｎｍの厚みを有する単結晶のアンドープのＩｎ０．２Ｇａ０．８Ｎからなる井戸層を約０．１ｎｍ／ｓの成長速度で成長させる。これにより、井戸層を含むＳＱＷ構造の活性層５６が形成される。次に、活性層５６上に、約１０ｎｍの厚みを有する単結晶のＭｇがドープされたＡｌ０．２Ｇａ０．８Ｎからなる保護層５５を約０．３ｎｍ／ｓの成長速度で成長させる。
次に、サファイア基板６３を約１０００℃〜約１２００℃（たとえば、約１１５０℃）の単結晶成長温度に保持した状態で、Ｈ２およびＮ２からなるキャリアガス（Ｈ２の含有率は約１％〜約３％）と、ＮＨ３、ＴＭＧａおよびＴＭＡｌからなる原料ガスと、Ｃｐ２Ｍｇからなるドーパントガスとを用いて、保護層５５上に、約０．５μｍの厚みを有するＭｇがドープされた単結晶のｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型クラッド層５４を約１μｍ／ｈの成長速度で成長させる。
続いて、サファイア基板６３を約７００℃〜約１０００℃（たとえば、約８５０℃）の単結晶成長温度に保持した状態で、原料ガスをＮＨ３、ＴＭＧａおよびＴＭＩｎに変えるとともに、ドーパントガスを用いないで、ｐ型クラッド層５４上に、約０．３μｍの厚みを有するアンドープの単結晶のＧａ０．９５Ｉｎ０．０５Ｎからなるコンタクト層５３を約０．１ｎｍ／ｓの成長速度で成長させる。この後、サファイア基板６３を約４００℃〜約９００℃（たとえば、約８００℃）に保持した状態で、Ｎ２雰囲気中においてアニールすることによって、上記した窒化物系半導体各層の水素濃度を約５×１０１８ｃｍ−３以下に低下させる。そして、Ｎ２からなるキャリアガスと、Ｃｐ２Ｍｇからなるドーパントガスとを用いて、コンタクト層中に約１×１０１８ｃｍ−３〜約１×１０１９ｃｍ−３のＭｇを拡散させることによって、コンタクト層をＭｇがドープされたｐ型コンタクト層５３にする。このようにして、ｐ型コンタクト層５３、ｐ型クラッド層５４、保護層５５、活性層５６、歪補償層５７、ｎ型クラッド層５８およびｎ型コンタクト層５９によって構成される窒化物系半導体素子層６０を形成する。この後、熱処理または電子線処理を行うことにより、ｐ型コンタクト層５３およびｐ型クラッド層５４のｐ型化を行う。なお、上記の各層は、基本的な構成を示しており、ＬＥＤとして作用する限りは、各層を追加および削除することは設計変更の範囲内に含まれる。
次に、図１５に示すように、真空蒸着法などを用いて、ｐ型コンタクト層５３上に、Ａｌ層とＡｇ層とからなるｐ側電極５２を形成する。この際、約５ｎｍの厚みを有するＡｌ層を島状に形成した後、全面を覆うように、約２００ｎｍの厚みを有するＡｇ層を形成する。
次に、図１６に示すように、ｐ側電極５２に、Ｃｕ−Ｗからなる導電性の支持基板５１を接合する。この際、Ａｕ−ＳｎやＰｄ−Ｓｎなどからなる半田を介して、ｐ側電極５２に支持基板５１を接合してもよいし、Ａｇからなる導電性ペーストを介して、ｐ側電極５２に支持基板５１を接合してもよい。また、ｐ側電極５２に支持基板５１を直接貼り合せた後、約４００℃〜約１０００℃の温度条件下で加圧することによって、ｐ側電極５２に支持基板５１を接合してもよい。
この後、サファイア基板６３に対して研磨やレーザ照射などを行うことによって、サファイア基板６３からなる成長用基板を除去する。この際、ドライエッチング技術やウェットエッチング技術を用いて、サファイア基板６３を除去してもよい。そして、ＣＦ４ガスなどによるドライエッチング技術または熱リン酸液などによるウェットエッチング技術を用いて、低温バッファ層６４を除去する。これにより、図１７に示すように、ｎ型コンタクト層５９の表面が露出された状態にする。
次に、図１８に示すように、ｎ型コンタクト層５９の表面上に、ｎ型コンタクト層５９とは反対側に向かって先細り形状となる台形状のＡｌからなるマスク層６５を形成する。具体的には、まず、電子ビーム蒸着法を用いて、ｎ型コンタクト層５９の表面上に、約２．５μｍの厚みを有するＡｌ層（図示せず）を形成する。この後、フォトリソグラフィ技術およびエッチング技術を用いて、ｎ型コンタクト層５９とは反対側に向かって先細り形状となる台形状になるようにＡｌ層を加工することによって、マスク層６５を形成する。
次に、図１９に示すように、平行平板型ドライエッチング装置を用いて、エッチング深さがｐ側電極５２の表面に達するまで、マスク層６５と窒化物系半導体素子層６０とを同時にエッチングする。この際、エッチング条件として、放電出力および圧力を、それぞれ、約３００Ｗおよび約６．６×１０２Ｐａ〜約１．３ｋＰａに設定するとともに、ＣＦ４からなるエッチングガスを用いる。上記のようなエッチング条件に設定することによって、マスク層６５と窒化物系半導体素子層６０とのエッチングレートを実質的に等しくすることができるので、窒化物系半導体素子層６０は、マスク層６５の形状を反映した形状になる。すなわち、窒化物系半導体素子層６０は、支持基板５１側からｎ型コンタクト層５９に向かって先細り形状になるとともに、窒化物系半導体素子層６０の傾斜した側面６０ａとｎ型コンタクト層５９の表面とがなす角度が鈍角になる。この後、希塩酸を用いて、マスク層６５を除去することによって、図２０に示すような形状になる。
次に、図２１に示すように、真空蒸着法などを用いて、ｎ型コンタクト層５９の表面上の所定領域に、ｎ側電極６２を形成する。この際、ｎ型コンタクト層５９側から順に、オーミック電極、バリア金属およびパッド金属を形成する。なお、ｎ側電極６２を構成するオーミック電極は、約１００ｎｍの厚みを有するＡｌからなる。また、ｎ側電極６２を構成するバリア金属は、約１００ｎｍの厚みを有するＰｔまたはＴｉからなる。また、ｎ側電極６２を構成するパッド金属は、約５００ｎｍの厚みを有するＡｕまたはＡｕ−Ｓｎからなる。
この後、素子分離領域６６に沿って、素子分離を行う。この際、ダイシングを用いて素子分離領域６６に切込みを入れた後、その切込みに沿って素子を分離してもよい。また、エッチング技術を用いて素子分離領域６６に切込みを入れた後、その切込みに沿って素子を分離してもよい。また、ダイシングにより支持基板５１の素子分離領域６６に切込みを入れるとともに、エッチング技術により窒化物系半導体素子層６０の素子分離領域６６に切込みを入れた後、ダイシングおよびエッチング技術による切込みに沿って素子を分離してもよい。上記のようなダイシングとエッチング技術とを組み合わせた場合には、窒化物系半導体素子層６０に刃物が接触しないので、窒化物系半導体素子層６０へのダメージが低減される。このようにして、図１２に示した第４実施形態による窒化物系半導体ＬＥＤ素子が形成される。
なお、本発明の「半導体層」は、上記した第４実施形態の構成以外に以下の第１変形例および第２変形例の構成がある。
第４実施形態の第１変形例は、図１２のｎ型クラッド層５８およびｎ型コンタクト層５９を、ｎ型コンタクト層を兼ねる約３．５μｍの厚みを有するＳｉドープのＡｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層の単層で構成する。なお、ｎ型クラッド層の単層は、本発明の「半導体層」の一例である。
この第１変形例では、歪補償層５７を設けることによって、ｎ型クラッド層の単層との格子定数差に起因して、歪補償層５７を構成する層の主表面に沿った方向の引張歪が生じる。一方、ｎ型クラッド層の単層の格子定数より活性層５６の格子定数が大きいので、活性層５６を構成する層の主表面に沿った方向の圧縮歪が生じる。この結果、活性層５６に発生する応力を歪補償層５７に発生する応力によって補償することができる。
第４実施形態の第２変形例は、図１２のｎ型コンタクト層５９を、約３μｍの厚みを有するＳｉドープのＡｌ０．０１Ｇａ０．９９Ｎで構成し、さらにｎ型クラッド層５８とｎ型コンタクト層５９との間に、約５ｎｍの厚みを有するＳｉドープのＡｌ０．１Ｇａ０．９Ｎからなる高Ａｌ組成層を有する。なお、ｎ型コンタクト層５９および高Ａｌ組成層は、それぞれ、本発明の「半導体層」および「窒化物系半導体層」の一例である。
この第２変形例では、歪補償層５７を設けることによって、ｎ型コンタクト層５９との格子定数差に起因して、歪補償層５７を構成する層の主表面に沿った方向の引張歪が生じる。一方、ｎ型コンタクト層５９の格子定数より活性層５６の格子定数が大きいので、活性層５６を構成する層の主表面に沿った方向の圧縮歪が生じる。この結果、活性層５６に発生する応力を歪補償層５７に発生する応力によって補償することができる。
また、この第２変形例では、高Ａｌ組成層のＡｌ組成比をｎ型コンタクト層５９のＡｌ組成比より高くすることによって、高Ａｌ組成層をｎ型コンタクト層５９より硬くすることができるので、ｎ型コンタクト層５９と高Ａｌ組成層との界面で、ｎ型コンタクト層５９に存在する転位が、高Ａｌ組成層を越えて上層のｎ型クラッド層５８に伝播するのを抑制することができる。
（第５実施形態）
図２２は、本発明の第５実施形態による窒化物系半導体ＬＥＤ素子の構造を示した断面図である。図２２を参照して、この第５実施形態では、上記第１〜第４実施形態と異なり、ｎ型クラッド層６８と活性層５６との間に形成された歪補償層６８ａがｎ型クラッド層６８の変質層からなる場合の構造について説明する。なお、この第５実施形態では、ｎ型クラッド層６８および歪補償層６８ａ以外の構造については、上記第４実施形態と同様であるため、ｎ型クラッド層６８および歪補償層６８ａ以外の構造については説明を省略する。
この第５実施形態では、図２２に示すように、約０．５μｍの厚みを有するＳｉがドープされた単結晶のＡｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層６８の活性層５６側の表面に、歪補償層６８ａが形成されている。なお、ｎ型クラッド層６８および歪補償層６８ａは、それぞれ、本発明の「半導体層」および「窒化物系半導体層」の一例である。この歪補償層６８ａは、Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層６８の表面が変質されることによりＡｌ組成比が増加された変質層からなる。また、この変質層は、ｎ型クラッド層６８と変質層との界面（Ａｌ組成比７％）から変質層の表面に向かって、Ａｌの組成比が徐々に増加しており、変質層の表面近傍でのＡｌ組成比が最も高くなっている。この変質層の表面近傍のＡｌ組成比の値は、約１５％である。また、歪補償層６８ａの厚みは、約２ｎｍである。
第５実施形態では、上記のように、歪補償層６８ａを、ｎ型クラッド層６８の活性層５６側の表面が変質された変質層からなるように構成することによって、ｎ型クラッド層６８上に歪補償層６８ａを結晶成長させることなく、歪補償層６８ａを構成する層の主表面に沿った方向の引張歪を有する歪補償層６８ａを形成できる。一方、ｎ型コンタクト層５９の格子定数より活性層５６の格子定数が大きいので、活性層５６を構成する層の主表面に沿った方向の圧縮歪が生じる。この結果、活性層５６に発生する応力を歪補償層６８ａに発生する応力によって補償することができる。
なお、第５実施形態のその他の効果は、上記第４実施形態と同様である。
次に、図２２を参照して、第５実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスについて説明する。なお、第５実施形態では、歪補償層６８ａの形成方法以外は、上記第４実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスと同様であるため、説明は省略する。したがって、第５実施形態では、歪補償層６８ａの形成方法についてのみ説明する。
まず、Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層６８を有する窒化物系ＬＥＤ素子を、Ｈ２およびＮＨ３雰囲気の反応炉の中に挿入し、窒化物系半導体層の窒素原料であるＮＨ３ガスを供給した状態でｎ型クラッド層６８の温度が約１０００℃〜約１２００℃（たとえば、約１１５０℃）になるまで加熱する。この際、ＮＨ３流量はＡｌＧａＮ成長に必要な流量の約５０％の約３ＳＬＭとする。ＮＨ３流量が少ない状態でｎ型クラッド層６８の温度を、約１１５０℃にまで上昇することにより、Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層６８の活性層５６側の表面のＮおよびＧａが熱によりｎ型クラッド層６８から離脱する一方、ＡｌＧａＮの中で熱的に安定なＡｌが脱離せずに残る。これにより、Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層６８の活性層５６側の表面が変質されてＡｌ組成比の高いＡｌＧａＮ層（変質層）からなる歪補償層６８ａが形成される。
第５実施形態の歪補償層６８ａの形成後の製造プロセスは、上記第４実施形態と同様である。
なお、ｎ型クラッド層６８の活性層５６側の表面を変質させることによって、ｎ型クラッド層６８の活性層５６側の表面に変質層からなる歪補償層６８ａを形成する方法としては、上記した第５実施形態の方法以外に以下の３つの第１変形例〜第３変形例による方法がある。
第５実施形態の第１変形例による方法としては、Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層６８を有する窒化物系ＬＥＤ素子を、Ｈ２およびＮＨ３雰囲気の反応炉の中に挿入し、窒化物系半導体層の成長に必要なＨ２流量の約２倍の約４０ＳＬＭのＨ２を流した状態で、ｎ型クラッド層６８の温度が、約１０００℃〜約１２００℃（たとえば、約１１５０℃）になるまで加熱する。Ｈ２流量が多い状態で、ｎ型クラッド層６８の温度を約１１５０℃まで上昇することにより、Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層６８の活性層５６側の表面のＮおよびＧａが熱によりｎ型クラッド層６８の活性層５６側の表面から脱離する一方、ＡｌＧａＮの中で熱的に安定なＡｌが脱離せずに残る。これにより、Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層６８の活性層５６側の表面が変質されてＡｌ組成比の高いＡｌＧａＮ層（変質層）からなる歪補償層６８ａが形成される。
また、第５実施形態の第２変形例による方法としては、Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層６８上に、Ｉｎ０．２Ｇａ０．８Ｎからなる活性層５６を成長させるために、保持温度を約１１５０℃から約８５０℃に下げる際に、ＮＨ３流量をＡｌＧａＮ成長に必要な流量の約５０％の約３ＳＬＭとする。これにより、Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層６８の活性層５６側の表面のＮおよびＧａが熱によりｎ型クラッド層６８の活性層５６側の表面から脱離する一方、ＡｌＧａＮの中で熱的に安定なＡｌが脱離せずに残る。これにより、Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層６８の活性層５６側の表面が変質されてＡｌ組成比の高いＡｌＧａＮ層（変質層）からなる歪補償層６８ａが形成される。
また、第５実施形態の第３変形例による方法としては、Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層６８上に、Ｉｎ０．２Ｇａ０．８Ｎからなる活性層５６を成長させるために、保持温度を約１１５０℃から約８５０℃に下げる際に、Ｈ２流量をＡｌＧａＮ成長に必要な流量の約２倍の約４０ＳＬＭとする。これにより、Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層６８の活性層５６側の表面のＮおよびＧａが熱によりｎ型クラッド層６８の活性層５６側の表面から脱離する一方、ＡｌＧａＮの中で熱的に安定なＡｌが脱離せずに残る。これにより、Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層６８の活性層５６側の表面が変質されてＡｌ組成比の高いＡｌＧａＮ層（変質層）からなる歪補償層６８ａが形成される。
（第６実施形態）
図２３は、本発明の第６実施形態による窒化物系半導体ＬＥＤ素子（半導体素子）の構造を示した断面図である。図２３を参照して、この第６実施形態では、上記第１〜第５実施形態とは異なり、Ｉｎ０．１Ｇａ０．９Ｎからなるｎ型クラッド層７７と活性層７５との間に歪補償層７６を形成する場合について説明する。
この第６実施形態では、図２３に示すように、光出射面９１とは反対側に、導電性の支持基板７１が設置されている。この導電性の支持基板７１は、Ｃｕ−Ｗからなる。また、支持基板７１の上面の全面には、支持基板７１側から約２００ｎｍの厚みを有するＡｇ層と約５ｎｍの厚みを有するＡｌ層とが順次形成されたｐ側電極７２が、半田層７１ａにより接着されている。なお、半田層７１ａは、本発明の「接着層」の一例である。このｐ側電極７２は、反射電極として機能する。なお、ｐ側電極７２としては、光の吸収の少ない金属を用いるとともに、光を反射させる電極で構成するのがより好ましい。
ｐ側電極７２上には、約１００ｎｍの厚みを有するＭｇがドープされたＧａＮからなるｐ型コンタクト層を兼ねたｐ型クラッド層７３が形成されている。ｐ型クラッド層７３上には、約５ｎｍの厚みを有するＭｇがドープされた単結晶のＡｌ０．０５Ｇａ０．９５Ｎからなる保護層７４が形成されている。保護層７４上には、ＭＱＷ構造を有する活性層７５が形成されている。この活性層７５は、約５ｎｍの厚みを有するアンドープの単結晶のＩｎ０．２５Ｇａ０．７５Ｎからなる２つの量子井戸層と、約２０ｎｍの厚みを有するアンドープの単結晶のＩｎ０．１５Ｇａ０．８５Ｎからなる３つの量子障壁層とが交互に積層されて構成されている。活性層７５上には、約５ｎｍの厚みを有する不純物濃度約３×１０１８ｃｍ−３のＳｉがドープされた単結晶のＩｎ０．０２Ｇａ０．９８Ｎからなる歪補償層７６が形成されている。なお、歪補償層７６は、本発明の「窒化物系半導体層」の一例である。歪補償層７６上には、約１．５μｍの厚みを有する不純物濃度約３×１０１８ｃｍ−３のＳｉがドープされた単結晶のＩｎ０．１Ｇａ０．９Ｎからなるｎ型コンタクト層を兼ねるｎ型クラッド層７７が形成されている。なお、ｎ型クラッド層７７は、本発明の「半導体層」の一例である。
また、ｎ型クラッド層７７上の所定領域には、ｎ側電極７８が形成されている。このｎ側電極７８は、ｎ型クラッド層７７側から順に、オーミック電極、バリア金属およびパッド金属によって構成されている。なお、ｎ側電極７８を構成するオーミック電極は、約１００ｎｍの厚みを有するＡｌからなる。また、ｎ側電極７８を構成するバリア金属は、約１００ｎｍの厚みを有するとともに、オーミック電極とパッド金属との反応を抑制するＰｔまたはＴｉからなる。また、ｎ側電極７８を構成するパッド金属は、約５００ｎｍの厚みを有するとともに、融着し易い金属であるＡｕまたはＡｕ−Ｓｎからなる。このｎ側電極７８は、光出射面９１から出射される光が低減するのを抑制するために、ｎ型クラッド層７７上の全面ではなく、ｎ型クラッド層７７上の一部の領域に配置されている。
第６実施形態では、上記のように、Ｉｎ０．１Ｇａ０．９Ｎからなるｎ型クラッド層７７と活性層７５との間のｎ型クラッド層７７の表面に接触するように形成されるとともに、ｎ型クラッド層７７の構成元素と同一の構成元素であるＩｎＧａＮ層からなり、かつ、Ｇａ組成比がｎ型クラッド層７７のＧａ組成比より高いＩｎ０．０２Ｇａ０．９８Ｎからなる歪補償層７６とを備えることによって、ｎ型クラッド層７７との格子定数差に起因して、歪補償層７６を構成する層の主表面に沿った方向の引張歪が生じる。一方、ｎ型クラッド層７７の格子定数より発光層７５の格子定数が大きいので、活性層７５を構成する層の主表面に沿った方向の圧縮歪が生じる。この結果、活性層７５に発生する応力を歪補償層７６に発生する応力によって補償することができる。このため、窒化物系半導体ＬＥＤ素子の活性層７５での結晶欠陥の発生を抑制することができるので、窒化物系半導体ＬＥＤ素子の発光効率および素子寿命（素子特性）を向上させることができる。
また、第６実施形態では、歪補償層７６のＧａ組成比をｎ型クラッド層７７のＧａ組成比より高くすることによって、歪補償層７６を、ｎ型クラッド層７７よりも硬くすることができるので、ｎ型クラッド層７７と歪補償層７６との界面で、ｎ型クラッド層７７に存在する転位を曲げることができる。これにより、ｎ型クラッド層７７に存在する転位が、歪補償層７６を越えて下層の活性層７５に伝播するのを抑制することができるので、活性層７５の転位を従来に比べて減少することができる。これによっても、窒化物系半導体ダイオード素子の素子特定の低下を抑制することができる。
なお、第６実施形態のその他の効果は、上記第４実施形態と同様である。
図２４〜図２８は、図２３に示した第６実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスを説明するための断面図である。次に、図２３〜図２８を参照して、第６実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスについて説明する。
まず、図２４に示すように、ＭＯＶＰＥ法を用いて、成長用基板としてのサファイア基板７９上に、低温バッファ層８０、ＧａＮ層８１、ＩｎＧａＮ層８２、ｎ型クラッド層（ｎ型コンタクト層）７７、歪補償層７６、活性層７５、保護層７４およびｐ型クラッド層（ｐ型コンタクト層）７３を順次成長させる。
具体的には、サファイア基板７９を約４００℃〜約７００℃の成長温度に保持した状態で、ＮＨ３およびＴＭＧａ（トリメチルガリウム）からなる原料ガスと、ＳｉＨ４からなるドーパントガスとを用いて、サファイア基板７９の（０００１）面上に、約１０ｎｍ〜約５０ｎｍの厚みを有するアンドープＧａＮからなる低温バッファ層８０を成長させる。この際、ＮＨ３およびＴＭＡｌからなる原料ガスを用いることにより、ｎ型ＡｌＮからなる低温バッファ層８０を成長させてもよいし、ＮＨ３、ＴＭＧａおよびＴＭＡｌからなる原料ガスを用いることにより、ｎ型ＡｌＧａＮからなる低温バッファ層８０を成長させてもよい。
次に、サファイア基板７９を約１０００℃〜約１２００℃（たとえば、約１１５０℃）の単結晶成長温度に保持した状態で、Ｈ２およびＮ２からなるキャリアガス（Ｈ２の含有率は約５０％）と、ＮＨ３およびＴＭＧａからなる原料ガスと、ＳｉＨ４からなるドーパントガスとを用いて、低温バッファ層８０上に、約３μｍの厚みを有するアンドープの単結晶のｎ型ＧａＮ層８１を約３μｍ／ｈの成長速度で成長させる。この後、サファイア基板７９を約７００℃の単結晶成長温度に保持した状態で、キャリアガスをＮ２に変えるとともに、原料ガスをＮＨ３、ＴＭＧａおよびＴＭＡｌに変えて、ＳｉＨ４からなるドーパントガスを用いて、ＧａＮ層８１上に、約５０ｎｍの厚みを有するアンドープの単結晶のｎ型Ｉｎ０．４Ｇａ０．６ＮからなるＩｎＧａＮ層８２を約０．１μｍ／ｈの成長速度で成長させる。
次に、サファイア基板７９を約５００℃〜約９５０℃（たとえば、約８００℃）の単結晶成長温度に保持した状態で、Ｎ２からなるキャリアガスと、ＮＨ３、ＴＭＧａおよびＴＭＩｎからなる原料ガスと、ＳｉＨ４からなるドーパントガスとを用いて、ＩｎＧａＮ層８２上に、約１．５μｍの厚みを有する不純物濃度約３×１０１８ｃｍ−３のＳｉがドープされたＩｎ０．１Ｇａ０．９Ｎからなるｎ型コンタクト層を兼ねるｎ型クラッド層７７を約０．８μｍ／ｈの成長速度で成長させる。
次に、サファイア基板７９を約５００℃〜約９５０℃（たとえば、約８００℃）の単結晶成長温度に保持した状態で、Ｈ２およびＮ２からなるキャリアガス（Ｈ２の含有率は約１％〜約５％）と、ＮＨ３、ＴＥＧａおよびＴＭＩｎからなる原料ガスとを用いて、ｎ型クラッド層７７上に、約５ｎｍの厚みを有する不純物濃度約３×１０１８ｃｍ−３のＳｉがドープされた単結晶のＩｎ０．０２Ｇａ０．９８Ｎからなる歪補償層７６を成長させる。
次に、サファイア基板７９を約５００℃〜約９５０℃（たとえば、約７５０℃）の単結晶成長温度に保持した状態で、Ｎ２からなるキャリアガスと、ＮＨ３、ＴＥＧａおよびＴＭＩｎからなる原料ガスとを用いて、歪補償層７６上に、約２０ｎｍの厚みを有するアンドープの単結晶のＩｎ０．１５Ｇａ０．８５Ｎからなる３つの量子障壁層と、約５ｎｍの厚みを有するアンドープの単結晶のＩｎ０．２５Ｇａ０．７５Ｎからなる２つの量子井戸層とが交互に積層されて構成されるＭＱＷ構造を有する活性層７５を約０．３μｍ／ｈの成長速度で成長させる。さらに、サファイア基板７９を約８００℃の単結晶成長温度に保持した状態で、活性層７５上に、約５ｎｍの厚みを有するＭｇがドープされた単結晶のＡｌ０．０５Ｇａ０．９５Ｎからなる保護層７４を約０．４ｎｍ／ｓの成長速度で成長させる。
その後、サファイア基板７９を約１０００℃〜約１２００℃（たとえば、約１１５０℃）の単結晶成長温度に保持した状態で、Ｈ２およびＮ２からなるキャリアガス（Ｈ２の含有率は約１％〜約３％）と、ＮＨ３、ＴＭＧａおよびＴＭＡｌからなる原料ガスと、Ｃｐ２Ｍｇからなるドーパントガスとを用いて、保護層７４上に、約１００ｎｍの厚みを有するＭｇがドープされた単結晶のｐ型ＧａＮからなるとともにｐ型コンタクト層を兼ねるｐ型クラッド層７３を約３μｍ／ｈの成長速度で成長させる。
次に、サファイア基板７９を約４００℃〜約９００℃（たとえば、約８００℃）に保持した状態で、Ｎ２雰囲気中においてアニールすることによって、ｐ型クラッド層（ｐ型コンタクト層）７３のｐ型化を行う。なお、上記の各層は、基本的な構成を示しており、ＬＥＤとして作用する限りは、各層を追加および削除することは設計変更の範囲内に含まれる。
次に、図２５に示すように、真空蒸着法などを用いて、ｐ型クラッド層（ｐ型コンタクト層）７３上に、ｐ側電極７２を形成する。そして、図２６に示すように、ｐ側電極７２に、半導体、金属、導電性樹脂フィルム、または、金属と金属酸化物との複合材料からなる導電性の支持基板７１を接合する。この際、Ａｕ−ＳｎやＰｄ−Ｓｎなどからなる半田を介して、ｐ側電極７２に支持基板７１を接合してもよいし、Ａｇからなる導電性ペーストを介して、ｐ側電極７２に支持基板７１を接合してもよい。また、ｐ側電極７２に支持基板７１を直接貼り合せた後、約４００℃〜約１０００℃の温度条件下で加圧することによって、ｐ側電極７２に支持基板７１を接合してもよい。
この後、約５３２ｎｍの波長のレーザ光をサファイア基板７９側から照射することによってＩｎＧａＮ層８２で吸収させ、ＩｎＧａＮ層８２を蒸発させることにより、サファイア基板７９からなる成長用基板、低温バッファ層８０、ｎ型ＧａＮ層８１およびＩｎＧａＮ層８２を除去する。この際、研磨、ドライエッチング技術やウェットエッチング技術を用いて、サファイア基板７９、低温バッファ層８０、ｎ型ＧａＮ層８１およびＩｎＧａＮ層８２を除去してもよい。これにより、図２７に示すように、ｎ型コンタクト層を兼ねたｎ型クラッド層７７の表面が露出された状態にする。そして、露出したｎ型クラッド層７７の表面をＣＭＰ研磨によって約０．１μｍの厚み分だけ研磨する。その後、露出したｎ型クラッド層７７の表面を約０．１μｍの厚み分だけ、Ｃｌ２ガスを用いてＲＩＥにより除去する。
次に、図２８に示すように、真空蒸着法などを用いて、ｎ型クラッド層７７の表面上の所定領域に、ｎ側電極７８を形成する。この際、ｎ型クラッド層７７側から順に、オーミック電極、バリア金属およびパッド金属を形成する。なお、ｎ側電極７８を構成するオーミック電極は、約１００ｎｍの厚みを有するＡｌからなる。また、ｎ側電極７８を構成するバリア金属は、約１００ｎｍの厚みを有するＰｔまたはＴｉからなる。また、ｎ側電極７８を構成するパッド金属は、約５００ｎｍの厚みを有するＡｕまたはＡｕ−Ｓｎからなる。
この後、素子分離領域８３に沿って、素子分離を行う。この際、ダイシングを用いて素子分離領域８３に切込みを入れた後、その切込みに沿って素子を分離してもよい。また、エッチング技術を用いて素子分離領域８３に切込みを入れた後、その切込みに沿って素子を分離してもよい。また、エッチング技術により窒化物系半導体ＬＥＤ素子の素子分離領域に沿って切込みを入れた後、ダイシングにより切込みに沿って素子を分離してもよい。上記のようなダイシングとエッチング技術とを組み合わせた場合には、窒化物系半導体ＬＥＤ素子に刃物が接触しないので、窒化物系半導体ＬＥＤ素子へのダメージが低減される。このようにして、図２３に示した第６実施形態による窒化物系半導体ＬＥＤ素子が形成される。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第１〜第３実施形態では、窒化物系半導体基板にＡｌＧａＮ基板およびＩｎＧａＮ基板を用いた例を示したが、本発明はこれに限らず、ＡｌＢＮ基板、ＢＧａＮ基板、ＡｌＧａＩｎＮ基板およびＩｎＴｌＮ基板などを用いるようにしてもよい。
また、上記第４〜第６実施形態では、クラッド層をＡｌＧａＮ層およびＩｎＧａＮ層で構成する例を示したが、本発明はこれに限らず、クラッド層をＡｌＢＮ層、ＢＧａＮ層、ＡｌＧａＩｎＮ層およびＩｎＴｌＮ層で構成してもよい。
また、上記第１〜第３実施形態では、窒化物系半導体レーザ素子を半導体基板上に形成する製造プロセスにおいて、ｎ型窒化物系半導体基板を用いた例を示したが、本発明はこれに限らず、ｐ型窒化物系半導体基板を用いて、窒化物系半導体レーザ素子を形成するようにしてもよい。
また、上記第１〜第３実施形態では、窒化物系半導体素子の各層を、ＭＯＶＰＥ法を用いて結晶成長させた例を示したが、本発明はこれに限らず、ＨＶＰＥ法を用いて結晶成長させるようにしてもよい。また、ＴＭＡｌ、ＴＭＧａ、ＮＨ３、ヒドラジン、ＳｉＨ４、ＧｅＨ４およびＭｇ（Ｃ５Ｈ５）２などを原料ガスとして用いるガスソースＭＢＥ法を用いてもよい。
また、上記第１〜第６実施形態では、（０００１）面を主表面とする発光層を用いた例を示したが、本発明はこれに限らず、窒化物系半導体基板の（１−１００）面または（１１−２０）面などの（Ｈ、Ｋ、−Ｈ−Ｋ、０）面を主表面とする活性層または発光層を用いてもよい。この場合、発光層にピエゾ電場が発生しないので、発光層の発光効率を向上させることができる。
また、上記第１〜第３実施形態では、ＭＱＷ構造を有する活性層を用いた例を示したが、本発明はこれに限らず、量子効果を有しない厚膜の単層またはＳＱＷ構造を有する活性層を用いるようにしてもよい。
また、上記第１〜第３実施形態では、本発明を半導体レーザ素子に適用する例を示したが、本発明はこれに限らず、ＬＥＤ素子に適用することも可能である。また、トランジスタなどの電子デバイス、受光素子、太陽電池および表面弾性素子などの他の半導体素子に適用することも可能である。
また、上記第１および第２実施形態では、ＡｌＧａＮ基板のＡｌ組成比を、ｎ型クラッド層およびｐ型クラッド層のＡｌ組成比（７％）と同一になるよう構成した例を示したが、本発明はこれに限らず、ＡｌＧａＮ基板のＡｌ組成比は、ｎ型クラッド層およびｐ型クラッド層のＡｌ組成比に比べて、約２％低い値から約１０％高い値までの範囲内であればよい。具体的には、たとえば、ｎ型クラッド層およびｐ型クラッド層のＡｌ組成比が約７％の場合、ＡｌＧａＮ基板のＡｌ組成比は、約４％〜約１７％の範囲内であればよい。
また、上記第３実施形態では、ＩｎＧａＮ基板上に変質層からなる高Ｇａ組成層を形成した例を示したが、本発明はこれに限らず、ＩｎＧａＮ基板上に結晶成長により高Ｇａ組成層を形成するようにしてもよい。
また、上記第４〜第６実施形態では、ｐ側電極を支持基板の全面に形成した例を示したが、本発明はこれに限らず、ｐ側電極を支持基板の一部に形成するようにしてもよい。なお、支持基板の一部にｐ側電極を形成する場合は、ｐ側電極が形成される領域以外の領域に光を反射させる層を形成するのが好ましい。また、支持基板との結合力を強くするために、ｐ側電極と支持基板との間にパッド電極を形成するのが好ましい。また、支持基板との接合に半田を用いる場合は、ｐ側電極の半田側の保護膜としてＰｔやＰｄなどからなるバリアメタルを形成するのが好ましい。
また、上記第４〜第６実施形態では、本発明をＬＥＤ素子に適用する例を示したが、本発明はこれに限らず、半導体レーザ素子に適用することも可能である。また、トランジスタなどの電子デバイス、受光素子、太陽電池および表面弾性素子などの他の半導体素子に適用することも可能である。
また、上記第４〜第６実施形態では、支持基板をＣｕ−Ｗにより構成した例を示したが、本発明はこれに限らず、導電性の支持基板は、半導体、金属、導電性樹脂フィルムまたは金属と金属酸化物との複合材料などの導電性を有する材料から構成されていればよい。支持基板に使用される半導体としては、劈開性を有するＳｉ、ＳｉＣ、ＧａＡｓおよびＺｎＯなどが有る。また、支持基板として使用される金属としては、ＡｌおよびＦｅ−Ｎｉでもよい。また、支持基板に使用される導電性樹脂フィルムとしては、金属などの微粒子が分散された樹脂フィルムなどがある。また、支持基板に使用される金属と金属酸化物の複合材料としては、Ｃｕ−ＣｕＯなどがある。
また、上記第４〜第６実施形態では、支持基板とｐ側電極とを半田層を介して接着した例を示したが、本発明はこれに限らず、半田層以外の接着層を介して、支持基板とｐ側電極とを接着するようにしてもよい。
また、上記第４〜第６実施形態では、成長用基板としてサファイア基板を用いた例を示したが、本発明はこれに限らず、窒化物系半導体の結晶成長の可能な基板であればよい。たとえば、ＳｉＣ基板、Ｓｉ基板、ＧａＡｓ基板、ＭｇＯ基板、ＺｎＯ基板およびスピネル基板などを用いるようにしてもよい。
また、上記第１、第２、第４および第５実施形態では、ＩｎＧａＮからなる活性層を用いた例を示したが、本発明はこれに限らず、ＩｎＧａＮ以外からなる活性層を用いるようにしてもよい。たとえば、ＧａＮ、ＡｌＧａＮなどからなる活性層を用いるようにしてもよい。
また、上記第３実施形態では、成長用基板としてＧａＡｓ基板を用いた例を示したが、本発明はこれに限らず、窒化物系半導体の結晶成長の可能な基板であればよい。たとえば、サファイア基板、ＳｉＣ基板、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板およびスピネル基板などを用いるようにしてもよい。
また、上記６実施形態では、ＩｎＧａＮからなるｎ型クラッド層と活性層との間に結晶成長により歪補償層を形成した例を示したが、本発明はこれに限らず、ｎ型クラッド層の表面を変質させた変質層からなる歪補償層をｎ型クラッド層の活性層側の表面上に形成するようにしてもよい。
本発明の第１実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の活性層の構造を示した断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第２実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。 本発明の第３実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。 図８に示した第３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図８に示した第３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図８に示した第３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第４実施形態による窒化物系半導体発光ダイオード（ＬＥＤ）素子（半導体素子）の構造を示した断面図である。 図１２に示した第４実施形態による窒化物系半導体ＬＥＤ素子内部の歪の補償構造を説明するための断面図である。 図１２に示した第４実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスを説明するための断面図である。 図１２に示した第４実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスを説明するための断面図である。 図１２に示した第４実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスを説明するための断面図である。 図１２に示した第４実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスを説明するための断面図である。 図１２に示した第４実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスを説明するための断面図である。 図１２に示した第４実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスを説明するための断面図である。 図１２に示した第４実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスを説明するための断面図である。 図１２に示した第４実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスを説明するための断面図である。 本発明の第５実施形態による窒化物系半導体ＬＥＤ素子の構造を示した断面図である。 本発明の第６実施形態による窒化物系半導体ＬＥＤ素子の構造を示した断面図である。 図２３に示した第６実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスを説明するための断面図である。 図２３に示した第６実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスを説明するための断面図である。 図２３に示した第６実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスを説明するための断面図である。 図２３に示した第６実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスを説明するための断面図である。 図２３に示した第６実施形態による窒化物系半導体ＬＥＤ素子の製造プロセスを説明するための断面図である。
符号の説明
１、２１ ＡｌＧａＮ基板（半導体基板）
２、２１ａ 高Ａｌ組成層（窒化物系半導体層）
３ バッファ層
４３、６４、８０ 低温バッファ層
４、３２、５８、６８、７７ ｎ型クラッド層
５、３４、５６、７５ 活性層
８、５４、７３ ｐ型クラッド層
９ ｐ側コンタクト層
３７、５３ ｐ型コンタクト層
１０、３９ 電流ブロック層
１５、３８ リッジ部
３１ ＩｎＧａＮ基板（半導体基板）
３１ａ 高Ｇａ組成層（窒化物系半導体層）
４０、５２、７２ ｐ側電極
４１、６２、７８ ｎ側電極
５７、６８ａ、７６ 歪補償層（窒化物系半導体層）
５９ ｎ型コンタクト層



Claims (13)

  1. 少なくとも２種類の３族元素と窒素とからなる半導体基板と、
    前記半導体基板上に形成される活性層と、
    前記半導体基板と前記活性層との間の前記半導体基板の上面に形成されるとともに、前記半導体基板の構成元素と同一の構成元素からなり、かつ、前記構成元素の少なくとも２種類の３族元素の内、最も軽い元素の組成比が前記半導体基板の対応する元素の組成比よりも高い窒化物系半導体層とを備えた、半導体素子。
  2. 前記半導体基板の構成元素と同一の構成元素からなるクラッド層をさらに備える、請求項１に記載の半導体素子。
  3. 前記半導体基板および前記窒化物系半導体層は、ＡｌＧａＮ層であり、
    前記窒化物系半導体層のＡｌ組成比は、前記半導体基板のＡｌ組成比より高い、請求項１または２に記載の半導体素子。
  4. 前記半導体基板および前記窒化物系半導体層は、ＩｎＧａＮ層であり、
    前記窒化物系半導体層のＧａ組成比は、前記半導体基板のＧａ組成比より高い、請求項１または２に記載の半導体素子。
  5. 前記窒化物系半導体層は、前記半導体基板の上面上に接触するように形成されている、請求項１〜４のいずれか１項に記載の半導体素子。
  6. 前記窒化物系半導体層は、前記半導体基板の表面が変質された変質層からなる、請求項１〜４のいずれか１項に記載の半導体素子。
  7. 少なくとも２種類の３族元素と窒素とからなる半導体層と、
    活性層と、
    前記活性層の前記半導体層とは反対側の面側に接着層により接着された基板と、
    前記半導体層と前記活性層との間の前記半導体層の表面に形成されるとともに、前記半導体層の構成元素と同一の構成元素からなり、かつ、前記構成元素の少なくとも２種類の３族元素の内、最も軽い元素の組成比が前記半導体層の対応する元素の組成比よりも高い窒化物系半導体層とを備えた、半導体素子。
  8. 前記活性層には、前記活性層を構成する層の主表面に沿った方向の圧縮歪が印加されている、請求項７に記載の半導体素子。
  9. 前記半導体層は、前記活性層よりも大きい格子定数を有する、請求項７または８に記載の半導体素子。
  10. 前記半導体層および前記窒化物系半導体層は、ＡｌＧａＮ層であり、
    前記窒化物系半導体層のＡｌ組成比は、前記半導体層のＡｌ組成比より高い、請求項７〜９のいずれか１項に記載の半導体素子。
  11. 前記半導体層および前記窒化物系半導体層は、ＩｎＧａＮ層であり、
    前記窒化物系半導体層のＧａ組成比は、前記半導体層のＧａ組成比より高い、請求項７〜９のいずれか１項に記載の半導体素子。
  12. 前記窒化物系半導体層は、前記半導体層の前記活性層側の表面上に、前記半導体層に接触するように形成されている、請求項７〜１１に記載の半導体素子。
  13. 前記窒化物系半導体層は、前記半導体層の前記活性層側の表面が変質された変質層からなる、請求項７〜１１に記載の半導体素子。

JP2005263264A 2005-09-12 2005-09-12 半導体素子 Pending JP2007080896A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005263264A JP2007080896A (ja) 2005-09-12 2005-09-12 半導体素子
US11/518,235 US7518204B2 (en) 2005-09-12 2006-09-11 Semiconductor device
US12/402,196 US8334577B2 (en) 2005-09-12 2009-03-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005263264A JP2007080896A (ja) 2005-09-12 2005-09-12 半導体素子

Publications (2)

Publication Number Publication Date
JP2007080896A true JP2007080896A (ja) 2007-03-29
JP2007080896A5 JP2007080896A5 (ja) 2007-09-20

Family

ID=37854237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005263264A Pending JP2007080896A (ja) 2005-09-12 2005-09-12 半導体素子

Country Status (2)

Country Link
US (2) US7518204B2 (ja)
JP (1) JP2007080896A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153531A (ja) * 2006-12-19 2008-07-03 Sumitomo Electric Ind Ltd 半導体発光素子
JP2008300700A (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co Ltd 窒化物系半導体レーザおよびその製造方法
JP2009238803A (ja) * 2008-03-26 2009-10-15 Furukawa Electric Co Ltd:The ＧａＮ系半導体基板、その製造方法および半導体素子
JP2009277724A (ja) * 2008-05-12 2009-11-26 Sumitomo Electric Ind Ltd 窒化物半導体レーザ
JP2010056234A (ja) * 2008-08-27 2010-03-11 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法
JP2010093128A (ja) * 2008-10-09 2010-04-22 Nec Corp 半導体発光素子
JP2010531058A (ja) * 2007-06-22 2010-09-16 エルジー イノテック カンパニー リミテッド 半導体発光素子及びその製造方法
JP2011513954A (ja) * 2008-02-29 2011-04-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法
JP2012074740A (ja) * 2011-12-28 2012-04-12 Sumitomo Electric Ind Ltd 半導体発光素子
JP2014508416A (ja) * 2011-02-28 2014-04-03 コーニング インコーポレイテッド インジウム含有クラッド層を有する半導体レーザ
JP2019091801A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 窒化物半導体レーザ素子

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7707603B2 (en) * 2005-01-28 2010-04-27 Microsoft Corporation Digital media transfer based on user behavior
JP2007080896A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd 半導体素子
KR100661602B1 (ko) * 2005-12-09 2006-12-26 삼성전기주식회사 수직 구조 질화갈륨계 ｌｅｄ 소자의 제조방법
US20090238227A1 (en) * 2008-03-05 2009-09-24 Rohm Co., Ltd. Semiconductor light emitting device
US20090301388A1 (en) * 2008-06-05 2009-12-10 Soraa Inc. Capsule for high pressure processing and method of use for supercritical fluids
US8871024B2 (en) * 2008-06-05 2014-10-28 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8097081B2 (en) 2008-06-05 2012-01-17 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8303710B2 (en) * 2008-06-18 2012-11-06 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US20100006873A1 (en) * 2008-06-25 2010-01-14 Soraa, Inc. HIGHLY POLARIZED WHITE LIGHT SOURCE BY COMBINING BLUE LED ON SEMIPOLAR OR NONPOLAR GaN WITH YELLOW LED ON SEMIPOLAR OR NONPOLAR GaN
US20090320745A1 (en) * 2008-06-25 2009-12-31 Soraa, Inc. Heater device and method for high pressure processing of crystalline materials
WO2010005914A1 (en) * 2008-07-07 2010-01-14 Soraa, Inc. High quality large area bulk non-polar or semipolar gallium based substrates and methods
US9404197B2 (en) 2008-07-07 2016-08-02 Soraa, Inc. Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
US8124996B2 (en) 2008-08-04 2012-02-28 Soraa, Inc. White light devices using non-polar or semipolar gallium containing materials and phosphors
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
US8021481B2 (en) 2008-08-07 2011-09-20 Soraa, Inc. Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US20100031873A1 (en) * 2008-08-07 2010-02-11 Soraa, Inc. Basket process and apparatus for crystalline gallium-containing nitride
US8430958B2 (en) 2008-08-07 2013-04-30 Soraa, Inc. Apparatus and method for seed crystal utilization in large-scale manufacturing of gallium nitride
US8323405B2 (en) 2008-08-07 2012-12-04 Soraa, Inc. Process and apparatus for growing a crystalline gallium-containing nitride using an azide mineralizer
US8979999B2 (en) 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US7976630B2 (en) 2008-09-11 2011-07-12 Soraa, Inc. Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
US8455894B1 (en) 2008-10-17 2013-06-04 Soraa, Inc. Photonic-crystal light emitting diode and method of manufacture
USRE47114E1 (en) 2008-12-12 2018-11-06 Slt Technologies, Inc. Polycrystalline group III metal nitride with getter and method of making
US20100147210A1 (en) * 2008-12-12 2010-06-17 Soraa, Inc. high pressure apparatus and method for nitride crystal growth
US8987156B2 (en) 2008-12-12 2015-03-24 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US8461071B2 (en) * 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US8878230B2 (en) * 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US9589792B2 (en) 2012-11-26 2017-03-07 Soraa, Inc. High quality group-III metal nitride crystals, methods of making, and methods of use
US20110100291A1 (en) * 2009-01-29 2011-05-05 Soraa, Inc. Plant and method for large-scale ammonothermal manufacturing of gallium nitride boules
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
US8306081B1 (en) * 2009-05-27 2012-11-06 Soraa, Inc. High indium containing InGaN substrates for long wavelength optical devices
US8509275B1 (en) 2009-05-29 2013-08-13 Soraa, Inc. Gallium nitride based laser dazzling device and method
US9800017B1 (en) 2009-05-29 2017-10-24 Soraa Laser Diode, Inc. Laser device and method for a vehicle
US9250044B1 (en) 2009-05-29 2016-02-02 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser diode dazzling devices and methods of use
DE102009040438A1 (de) * 2009-07-24 2011-01-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper mit einer Quantentopfstruktur
US8435347B2 (en) 2009-09-29 2013-05-07 Soraa, Inc. High pressure apparatus with stackable rings
US9175418B2 (en) 2009-10-09 2015-11-03 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
KR101007087B1 (ko) * 2009-10-26 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
KR20130108058A (ko) * 2010-09-16 2013-10-02 스미토모덴키고교가부시키가이샤 반도체 장치의 제조 방법
US8729559B2 (en) 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
JP5002703B2 (ja) * 2010-12-08 2012-08-15 株式会社東芝 半導体発光素子
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US8492185B1 (en) 2011-07-14 2013-07-23 Soraa, Inc. Large area nonpolar or semipolar gallium and nitrogen containing substrate and resulting devices
US9694158B2 (en) 2011-10-21 2017-07-04 Ahmad Mohamad Slim Torque for incrementally advancing a catheter during right heart catheterization
US10029955B1 (en) 2011-10-24 2018-07-24 Slt Technologies, Inc. Capsule for high pressure, high temperature processing of materials and methods of use
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
JP5319810B2 (ja) * 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法
US10145026B2 (en) 2012-06-04 2018-12-04 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
US9275912B1 (en) 2012-08-30 2016-03-01 Soraa, Inc. Method for quantification of extended defects in gallium-containing nitride crystals
US9299555B1 (en) 2012-09-28 2016-03-29 Soraa, Inc. Ultrapure mineralizers and methods for nitride crystal growth
US9650723B1 (en) 2013-04-11 2017-05-16 Soraa, Inc. Large area seed crystal for ammonothermal crystal growth and method of making
CN104134729B (zh) * 2013-05-03 2017-04-26 展晶科技(深圳)有限公司 发光芯片及其制造方法
US10174438B2 (en) 2017-03-30 2019-01-08 Slt Technologies, Inc. Apparatus for high pressure reaction
US11421843B2 (en) 2018-12-21 2022-08-23 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11239637B2 (en) 2018-12-21 2022-02-01 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system
EP4104201A1 (en) 2020-02-11 2022-12-21 SLT Technologies, Inc. Improved group iii nitride substrate, method of making, and method of use
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
CN117253948B (zh) * 2023-11-20 2024-03-08 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101140A (ja) * 1998-09-22 2000-04-07 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子の製造方法
JP2000200947A (ja) * 1998-11-06 2000-07-18 Matsushita Electronics Industry Corp 半導体装置
JP2000349396A (ja) * 1999-03-26 2000-12-15 Nec Corp Ｉｉｉ−ｖ族窒化物半導体レーザ
JP2001077423A (ja) * 1999-09-01 2001-03-23 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2003031552A (ja) * 2001-07-19 2003-01-31 Sharp Corp 窒化物半導体処理方法および窒化物半導体並びに窒化物半導体素子
JP2004165550A (ja) * 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd 窒化物半導体素子
JP2004247563A (ja) * 2003-02-14 2004-09-02 Sony Corp 半導体素子
JP2005217375A (ja) * 2004-02-02 2005-08-11 Sumitomo Electric Ind Ltd 化合物半導体素子の製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168158A (ja) * 1997-08-20 1999-03-09 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体装置
JPH11297631A (ja) * 1998-04-14 1999-10-29 Matsushita Electron Corp 窒化物系化合物半導体の成長方法
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
US6608330B1 (en) * 1998-09-21 2003-08-19 Nichia Corporation Light emitting device
JP3505405B2 (ja) * 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法
EP1003227B1 (en) * 1998-11-06 2010-01-13 Panasonic Corporation Semiconductor device
DE19852328C1 (de) 1998-11-13 2000-05-25 Rudolf Weyergans Verfahren zur Verbesserung der körperlichen Erscheinung bei Cellulite
US6456638B1 (en) * 1999-02-08 2002-09-24 Fuji Photo Film Co., Ltd. High-power short-wavelength semiconductor light emitting device having active layer with increased indium content
JP4282173B2 (ja) * 1999-09-03 2009-06-17 シャープ株式会社 窒素化合物半導体発光素子およびその製造方法
US6515313B1 (en) * 1999-12-02 2003-02-04 Cree Lighting Company High efficiency light emitters with reduced polarization-induced charges
JP3636976B2 (ja) * 2000-03-17 2005-04-06 日本電気株式会社 窒化物半導体素子およびその製造方法
JP3778765B2 (ja) * 2000-03-24 2006-05-24 三洋電機株式会社 窒化物系半導体素子およびその製造方法
JP2002016311A (ja) * 2000-06-27 2002-01-18 Sharp Corp 窒化ガリウム系発光素子
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP2002076522A (ja) * 2000-09-01 2002-03-15 Nec Corp 窒化物半導体レーザ
JP4030722B2 (ja) * 2001-02-15 2008-01-09 三星エスディアイ株式会社 有機エレクトロルミネッセンス素子およびこの製造方法
US6589857B2 (en) * 2001-03-23 2003-07-08 Matsushita Electric Industrial Co., Ltd. Manufacturing method of semiconductor film
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
EP1363318A1 (en) * 2001-12-20 2003-11-19 Matsushita Electric Industrial Co., Ltd. Method for making nitride semiconductor substrate and method for making nitride semiconductor device
US6954478B2 (en) * 2002-02-04 2005-10-11 Sanyo Electric Co., Ltd. Nitride-based semiconductor laser device
JPWO2003075425A1 (ja) * 2002-03-01 2005-06-30 三洋電機株式会社 窒化物系半導体レーザ素子
US6791120B2 (en) * 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
US7177336B2 (en) * 2002-04-04 2007-02-13 Sharp Kabushiki Kaisha Semiconductor laser device
JP2006135221A (ja) * 2004-11-09 2006-05-25 Mitsubishi Electric Corp 半導体発光素子
JP3857295B2 (ja) * 2004-11-10 2006-12-13 三菱電機株式会社 半導体発光素子
JP2007080896A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd 半導体素子
JP4872450B2 (ja) * 2006-05-12 2012-02-08 日立電線株式会社 窒化物半導体発光素子
JP5383974B2 (ja) * 2006-12-27 2014-01-08 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
JP5032171B2 (ja) * 2007-03-26 2012-09-26 株式会社東芝 半導体発光素子およびその製造方法ならびに発光装置
JP5223439B2 (ja) * 2007-05-28 2013-06-26 ソニー株式会社 半導体発光素子
JP2009071172A (ja) * 2007-09-14 2009-04-02 Sony Corp 半導体発光素子及びその製造方法、並びに、下地層の形成方法
JP2009164234A (ja) * 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体レーザ素子
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2010003768A (ja) * 2008-06-18 2010-01-07 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
CN102144342B (zh) * 2008-09-05 2013-10-09 夏普株式会社 氮化物半导体发光器件和半导体发光器件
JP5635246B2 (ja) * 2009-07-15 2014-12-03 住友電気工業株式会社 Ｉｉｉ族窒化物半導体光素子及びエピタキシャル基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101140A (ja) * 1998-09-22 2000-04-07 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子の製造方法
JP2000200947A (ja) * 1998-11-06 2000-07-18 Matsushita Electronics Industry Corp 半導体装置
JP2000349396A (ja) * 1999-03-26 2000-12-15 Nec Corp Ｉｉｉ−ｖ族窒化物半導体レーザ
JP2001077423A (ja) * 1999-09-01 2001-03-23 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2003031552A (ja) * 2001-07-19 2003-01-31 Sharp Corp 窒化物半導体処理方法および窒化物半導体並びに窒化物半導体素子
JP2004165550A (ja) * 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd 窒化物半導体素子
JP2004247563A (ja) * 2003-02-14 2004-09-02 Sony Corp 半導体素子
JP2005217375A (ja) * 2004-02-02 2005-08-11 Sumitomo Electric Ind Ltd 化合物半導体素子の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153531A (ja) * 2006-12-19 2008-07-03 Sumitomo Electric Ind Ltd 半導体発光素子
JP2008300700A (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co Ltd 窒化物系半導体レーザおよびその製造方法
US8664682B2 (en) 2007-06-22 2014-03-04 Lg Innotek Co., Ltd. Semiconductor light emitting device and method of fabricating the same
JP2010531058A (ja) * 2007-06-22 2010-09-16 エルジー イノテック カンパニー リミテッド 半導体発光素子及びその製造方法
US8994053B2 (en) 2007-06-22 2015-03-31 Lg Innotek Co., Ltd. Semiconductor light emitting device and method of fabricating the same
JP2011513954A (ja) * 2008-02-29 2011-04-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法
US8711893B2 (en) 2008-02-29 2014-04-29 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
JP2009238803A (ja) * 2008-03-26 2009-10-15 Furukawa Electric Co Ltd:The ＧａＮ系半導体基板、その製造方法および半導体素子
JP2009277724A (ja) * 2008-05-12 2009-11-26 Sumitomo Electric Ind Ltd 窒化物半導体レーザ
JP2010056234A (ja) * 2008-08-27 2010-03-11 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法
JP2010093128A (ja) * 2008-10-09 2010-04-22 Nec Corp 半導体発光素子
JP2014508416A (ja) * 2011-02-28 2014-04-03 コーニング インコーポレイテッド インジウム含有クラッド層を有する半導体レーザ
JP2012074740A (ja) * 2011-12-28 2012-04-12 Sumitomo Electric Ind Ltd 半導体発光素子
JP2019091801A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 窒化物半導体レーザ素子

Also Published As

Publication number Publication date
US8334577B2 (en) 2012-12-18
US20090174035A1 (en) 2009-07-09
US7518204B2 (en) 2009-04-14
US20070057337A1 (en) 2007-03-15

Similar Documents

Publication Publication Date Title
JP2007080896A (ja) 半導体素子
JP5041902B2 (ja) 半導体レーザ素子
JP4416297B2 (ja) 窒化物半導体発光素子、ならびにそれを使用した発光装置および光ピックアップ装置
JP5118392B2 (ja) 半導体発光素子およびその製造方法
JP4868709B2 (ja) 発光素子
JP5036617B2 (ja) 窒化物系半導体発光素子
JP4924185B2 (ja) 窒化物半導体発光素子
JP2010177651A (ja) 半導体レーザ素子
JP2008311640A (ja) 半導体レーザダイオード
JP2008109066A (ja) 発光素子
JP2009081374A (ja) 半導体発光素子
JP2008198952A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2008141187A (ja) 窒化物半導体レーザ装置
JP2009094360A (ja) 半導体レーザダイオード
JP2008187044A (ja) 半導体レーザ
JP5060055B2 (ja) 窒化化合物半導体基板及び半導体デバイス
JP2011003661A (ja) 半導体レーザ素子
JP4928811B2 (ja) 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
JP4162560B2 (ja) 窒化物系半導体発光素子
JP2010263251A5 (ja)
JP2010263251A (ja) 発光素子およびその製造方法
JP2008226865A (ja) 半導体レーザダイオード
JP5350070B2 (ja) 発光素子
JP4788138B2 (ja) 窒化物半導体素子
JP4509217B2 (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110511

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110603

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111221