JP4792136B2 - 窒化物系半導体素子およびその製造方法 - Google Patents

窒化物系半導体素子およびその製造方法 Download PDF

Info

Publication number
JP4792136B2
JP4792136B2 JP2011516185A JP2011516185A JP4792136B2 JP 4792136 B2 JP4792136 B2 JP 4792136B2 JP 2011516185 A JP2011516185 A JP 2011516185A JP 2011516185 A JP2011516185 A JP 2011516185A JP 4792136 B2 JP4792136 B2 JP 4792136B2
Authority
JP
Japan
Prior art keywords
layer
electrode
nitride
plane
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011516185A
Other languages
English (en)
Other versions
JPWO2011086620A1 (ja
Inventor
尚美 安杖
俊哉 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011516185A priority Critical patent/JP4792136B2/ja
Application granted granted Critical
Publication of JP4792136B2 publication Critical patent/JP4792136B2/ja
Publication of JPWO2011086620A1 publication Critical patent/JPWO2011086620A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は窒化物半導体素子およびその製造方法に関するものである。特に、本発明は、紫外から青色、緑色、オレンジ色および白色などの可視域全般の波長域における発光ダイオード、レーザダイオード等のＧａＮ系半導体発光素子に関する。このような発光素子は、表示、照明および光情報処理分野等への応用が期待されている。また、本発明は、窒化物系半導体素子に用いる電極の製造方法にも関する。
Ｖ族元素として窒素（Ｎ）を有する窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。そのなかでも、窒化ガリウム系化合物半導体（ＧａＮ系半導体：ＡｌxＧａyＩｎzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０））の研究は盛んに行われ、青色発光ダイオード（ＬＥＤ）、緑色ＬＥＤ、ならびにＧａＮ系半導体を材料とする半導体レーザも実用化されている。
ＧａＮ系半導体は、ウルツ鉱型結晶構造を有している。図１は、ＧａＮの単位格子を模式的に示している。ＡｌxＧａyＩｎzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体の結晶では、図１に示すＧａの一部がＡｌおよび／またはＩｎに置換され得る。
図２は、ウルツ鉱型結晶構造の面を４指標表記（六方晶指数）で表すために一般的に用いられている４つのベクトルａ１、ａ２、ａ３、ｃを示している。基本ベクトルｃは、［０００１］方向に延びており、この方向は「ｃ軸」と呼ばれる。ｃ軸に垂直な面（ｐｌａｎｅ）は「ｃ面」または「（０００１）面」と呼ばれている。なお、「ｃ軸」および「ｃ面」は、それぞれ、「Ｃ軸」および「Ｃ面」と表記される場合もある。
ＧａＮ系半導体を用いて半導体素子を製作する場合、ＧａＮ系半導体結晶を成長させる基板として、ｃ面すなわち（０００１）面を表面とする基板が使用される。しかしながら、ｃ面においてはＧａの原子層と窒素の原子層の位置がｃ軸方向に僅かにずれているため、分極（Ｅｌｅｃｔｒｉｃａｌ Ｐｏｌａｒｉｚａｔｉｏｎ）が形成される。このため、「ｃ面」は「極性面」とも呼ばれている。分極の結果、活性層におけるＩｎＧａＮの量子井戸方向にはｃ軸方向に沿ってピエゾ電界が発生する。このようなピエゾ電界が発生層に発生すると、キャリアの量子閉じ込めシュタルク効果により活性層内における電子およびホールの分布に位置ずれが生じるため、内部量子効率が低下する。このため、半導体レーザであれば、しきい値電流の増大が引き起こされる。ＬＥＤであれば、消費電力の増大や発光効率の低下が引き起こされる。また、注入キャリア密度の上昇と共にピエゾ電界のスクリーニングが起こり、発光波長の変化も生じる。
そこで、これらの課題を解決するため、非極性面、例えば［１０−１０］方向に垂直な、ｍ面と呼ばれる（１０−１０）面を表面に有する基板を使用することが検討されている。ここで、ミラー指数を表すカッコ内の数字の左に付された「−」は、「バー」を意味する。ｍ面は、図２に示されるように、ｃ軸（基本ベクトルｃ）に平行な面であり、ｃ面と直行している。ｍ面においてはＧａ原子と窒素原子は同一原子面状に存在するため、ｍ面に垂直な方向に分極は発生しない。その結果、ｍ面に垂直な方向に半導体積層構造を形成すれば、活性層にピエゾ電界も発生しないため、上記課題を解決することができる。
ｍ面は、（１０−１０）面、（−１０１０）面、（１−１００）面、（−１１００）面、（０１−１０）面、（０−１１０）面の総称である。なお、本明細書において、「Ｘ面成長」とは、六方晶ウルツ鉱構造のＸ面（Ｘ＝ｃ、ｍ）に垂直な方向にエピタキシャル成長が生じることを意味するものとする。Ｘ面成長において、Ｘ面を「成長面」と称する場合がある。また、Ｘ面成長によって形成された半導体の層を「Ｘ面半導体層」と称する場合がある。
特開平８−６４８７１号公報 特開平１１−４０８４６号公報 特開２００５―１９７６３１号広報
Ｍａｓｓａｌｓｋｉ， Ｔ．Ｂ．著「ＢＩＮＡＲＹ ＡＬＬＯＹ ＰＨＡＳＥ ＤＩＡＧＲＡＭＳ」ＡＳＭ Ｉｎｔｅｒｎａｔｉｏｎａｌ出版、１９９０
上述のように、ｍ面基板上で成長させたＧａＮ系半導体素子は、ｃ面基板上で成長させたものと比較して顕著な効果を発揮し得るが、次のような問題がある。すなわち、ｍ面基板上で成長させたＧａＮ系半導体素子は、ｃ面基板上で成長させたものよりもコンタクト抵抗が高く、それが、ｍ面基板上で成長させたＧａＮ系半導体素子を使用する上で大きな技術的な障害となっている。
そのような状況の中、本願発明者は、非極性面であるｍ面上に成長させたＧａＮ系半導体素子が持つコンタクト抵抗が高いという課題を解決すべく、鋭意検討した結果、コンタクト抵抗を低くすることができる手段を見出した。
本発明はかかる点に鑑みてなされたものであり、その主な目的は、ｍ面基板上で結晶成長させたＧａＮ系半導体素子におけるコンタクト抵抗を低減できる構造および製造方法を提供することにある。
本発明の窒化物系半導体素子は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域上に設けられた電極とを備え、前記ｐ型半導体領域は、ＡｌxＧａyＩｎzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、前記電極は、Ｍｇ、ＺｎおよびＡｇを含む。
ある実施形態において、前記ｐ型半導体領域にはＭｇがドープされ、前記電極におけるＭｇ濃度は、前記ｐ型半導体領域のＭｇ濃度よりも高い。
ある実施形態において、前記ｐ型半導体領域にはＺｎがドープされ、前記電極におけるＺｎ濃度は、前記ｐ型半導体領域のＺｎ濃度よりも高い。
ある実施形態において、前記電極は、前記電極のうち前記ｐ型半導体領域と接する部分に位置する第１の領域と、前記第１の領域よりも前記ｐ型半導体領域から遠い部分に位置する第２の領域とを含み、前記第１の領域よりも前記第２の領域のほうが前記Ｍｇおよび前記Ｚｎの濃度が高く、前記第１の領域よりも前記第２の領域のほうが前記Ａｇの濃度が低い。
ある実施形態において、前記電極におけるＧａ濃度はＮ濃度よりも高く、前記Ｇａ濃度は、前記ｐ型半導体領域と前記電極との界面側から、前記電極の表面側に向かって減少する。
ある実施形態において、前記電極の厚さは、２０ｎｍ以上５００ｎｍ以下である。
ある実施形態において、前記半導体積層構造を支持する半導体基板を有している。
ある実施形態において、前記ＭｇまたはＺｎは、前記電極内の一部に膜状に存在する。
ある実施形態において、前記ＭｇまたはＺｎは、前記電極内の一部にアイランド状に存在する。
本発明の光源は、窒化物系半導体発光素子と、前記窒化物系半導体発光素子から放射された光の波長を変換する蛍光物質を含む波長変換部とを備える光源であって、前記窒化物系半導体発光素子は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域の前記表面上に形成された電極とを備え、前記ｐ型半導体領域は、ＡｌxＧａyＩｎzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体からなり、前記電極は、Ｍｇ、ＺｎおよびＡｇを含む。
本発明の窒化物系半導体発光素子の製造方法は、基板を用意する工程（ａ）と、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造を前記基板上に形成する工程（ｂ）と、前記窒化物系半導体積層構造の前記ｐ型半導体領域の前記表面上に電極を形成する工程（ｃ）とを含み、前記工程（ｃ）では、Ｚｎ、ＭｇおよびＡｇを含む前記電極を形成する。
ある実施形態において、前記工程（ｃ）は、前記ｐ型半導体領域の前記表面上にＺｎ層を形成する工程と、前記Ｚｎ層の上にＭｇ層を形成する工程と、前記Ｍｇ層の上にＡｇ層を形成する工程とを含む。
ある実施形態において、前記工程（ｃ）は、前記ｐ型半導体領域の前記表面上にＭｇ層を形成する工程と、前記Ｍｇ層の上にＺｎ層を形成する工程と、前記Ｚｎ層の上にＡｇ層を形成する工程とを含む。
ある実施形態では、前記工程（ｃ）において、前記金属層を形成した後に、前記Ｍｇ層を加熱処理する工程を実行する。
ある実施形態において、前記加熱処理は、４００℃以上７００℃以下の温度で実行される。
ある実施形態では、前記工程（ｂ）を実行した後において、前記基板を除去する工程を含む。
本発明の他の窒化物系半導体素子は、表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域上に設けられた電極とを備え、前記ｐ型半導体領域は、ＡｌxＧａyＩｎzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、前記電極は、Ｚｎと、Ｍｇと、Ｐｄ、Ｐｔ、Ｍｏからなる群から選択される少なくとも１種の金属とを含む。
ある実施形態において、前記ｐ型半導体領域にはＭｇがドープされ、前記電極におけるＭｇ濃度は、前記ｐ型半導体領域のＭｇ濃度よりも高い。
ある実施形態において、前記ｐ型半導体領域にはＺｎがドープされ、前記電極におけるＺｎ濃度は、前記ｐ型半導体領域のＺｎ濃度よりも高い。
ある実施形態において、前記電極は、Ｍｇ層と、前記Ｍｇ層の上に形成されたＺｎ層と、前記Ｚｎ層の上に形成されたＰｄ、Ｐｔ、Ｍｏからなる群から選択される少なくとも１種の金属層とを含む。
ある実施形態において、前記電極は、Ｚｎ層と、前記Ｚｎ層の上に形成されたＭｇ層と、前記Ｍｇ層の上に形成されたＰｄ、Ｐｔ、Ｍｏからなる群から選択される少なくとも１種の金属層とを含む。
本発明の他の窒化物系半導体素子は、ｐ型半導体領域を有する窒化物系半導体積層構造と、前記ｐ型半導体領域上に設けられた電極とを備え、前記ｐ型半導体領域は、ＡｌxＧａyＩｎzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０, ｙ≧０, ｚ≧０）半導体から形成され、前記ｐ型半導体領域における主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であり、前記電極は、Ｍｇと、Ｚｎと、Ｐｄ、Ｐｔ、Ｍｏ、Ａｇからなる群から選択される少なくとも１種の金属とを含む。
本発明の他の窒化物系半導体発光素子の製造方法は、基板を用意する工程（ａ）と、主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であるｐ型半導体領域を有する窒化物系半導体積層構造を前記基板上に形成する工程（ｂ）と、前記窒化物系半導体積層構造の前記ｐ型半導体領域の前記表面上に電極を形成する工程（ｃ）とを含み、前記工程（ｃ）では、Ｚｎ、ＭｇおよびＡｇを含む前記電極を形成する。
本発明によれば、半導体積層構造上の電極がＭｇおよびＺｎ層を含むことにより、コンタクト抵抗の低い窒化物系半導体発光素子を得ることができる。
ＧａＮの単位格子を模式的に示す斜視図である。 ウルツ鉱型結晶構造の基本ベクトルａ1、ａ2、ａ3を示す斜視図である。 （ａ）は、本発明の実施形態に係る窒化物系半導体発光素子１００の断面模式図、（ｂ）はｍ面の結晶構造を表す図、（ｃ）はｃ面の結晶構造を表す図である。 Ｐｄ／Ｐｔ層からなる電極を形成後、最適温度にて熱処理を行った場合の電極間の電流−電圧特性を示すグラフである。 Ｚｎ／Ｍｇ／Ａｇ層からなる電極を形成後、最適温度にて熱処理を行った場合の電極間の電流−電圧特性を示すグラフである。 Ｐｄ／Ｐｔ層からなる電極およびＺｎ／Ｍｇ／Ａｇ層からなる電極に対して、各々最適温度にて熱処理を行った場合の固有コンタクト抵抗（Ω・ｃｍ2）の値を示すグラフである。 Ｐｄ／Ｐｔ層からなる電極およびＺｎ／Ｍｇ／Ａｇ層からなる電極の固有コンタクト抵抗値の熱処理温度依存性を示すグラフである。 ＴＬＭ（Ｔｒａｎｓｍｉｓｓｓｉｏｎ Ｌｉｎｅ Ｍｅｔｈｏｄ）電極パターンを示す図である。 各温度で熱処理を行った後の電極の表面状態を示す光学顕微鏡の図面代用写真である。 ｍ面ＧａＮ層の上にＺｎ／Ｍｇ／Ａｇ電極が配置された半導体素子の、熱処理を行っていない状態（ａｓ−ｄｅｐｏ）におけるＳＩＭＳ分析結果（各元素の深さ方向のプロファイル）を示す。 ｍ面ＧａＮ層の上にＺｎ／Ｍｇ／Ａｇ電極が配置された半導体素子の、６００℃で熱処理を行った後におけるＳＩＭＳ分析結果（各元素の深さ方向のプロファイル）を示す。 ｍ面ＧａＮ層の上にＺｎ／Ｍｇ／Ａｇ電極が配置された半導体素子の熱処理前後におけるＺｎの深さ方向のプロファイルを示す。 ｍ面ＧａＮ層の上にＺｎ／Ｍｇ／Ａｇ電極が配置された半導体素子の熱処理前後におけるＭｇの深さ方向のプロファイルを示す。 ｍ面ＧａＮ層の上にＺｎ／Ｍｇ／Ａｇ電極が配置された半導体素子の熱処理前後におけるＧａの深さ方向のプロファイルを示す。 ｍ面ＧａＮ層の上にＺｎ／Ｍｇ／Ａｇ電極が配置された半導体素子の熱処理前後におけるＮの深さ方向のプロファイルを示す。 （ａ）、（ｂ）は、ｍ面ＧａＮ層の上にＺｎ／Ａｇ電極が配置された半導体素子のＳＩＭＳ分析結果を示すプロファイル図である。（ａ）は、熱処理を行っていない状態（ａｓ−ｄｅｐｏ）の各元素の深さ方向のプロファイルを示す。（ｂ）は、６００℃で熱処理を行った後の各元素の深さ方向のプロファイルを示す。 （ａ）、（ｂ）は、ｍ面ＧａＮ層の上にＭｇ／Ａｇ電極が配置された半導体素子のＳＩＭＳ分析結果を示すプロファイル図である。（ａ）は、熱処理を行っていない状態（ａｓ−ｄｅｐｏ）の各元素の深さ方向のプロファイルを示す。（ｂ）は、６００℃で熱処理を行った後の各元素の深さ方向のプロファイルを示す。 Ｐｄ（４０ｎｍ）／Ｐｔ（３５ｎｍ）電極Ａと、本発明による実施形態の電極Ｂ〜Ｄとの固有コンタクト抵抗を示すグラフである。本発明による実施形態の電極Ｂは、Ｚｎ（７ｎｍ）／Ｍｇ（７ｎｍ）／Ａｇ（７５ｎｍ）、電極Ｃは、Ｚｎ（７ｎｍ）／Ｍｇ（２ｎｍ）／Ａｇ（７５ｎｍ）、電極Ｄは、Ｍｇ（７ｎｍ）／Ｚｎ（２ｎｍ）／Ａｇ（７５ｎｍ）の構成を有する。 （ａ）は、ｃ面ＧａＮ層またはｍ面ＧａＮ層に接するＺｎ／Ｍｇ／Ａｇ電極のコンタクト抵抗を示すグラフ、（ｂ）は、ｃ面ＧａＮ層およびｍ面ＧａＮ層に接するＺｎ／Ｍｇ／Ａｇ電極のＩＶ曲線を示すグラフである。 白色光源の実施形態を示す断面図である。 本発明の他の実施形態に係る窒化ガリウム系化合物半導体発光素子１００ａを示す断面図である。 （ａ）は、ＧａＮ系化合物半導体の結晶構造（ウルツ鉱型結晶構造）を模式的に示す図であり、（ｂ）は、ｍ面の法線と、＋ｃ軸方向およびａ軸方向との関係を示す斜視図である。 （ａ）および（ｂ）は、それぞれ、ＧａＮ系化合物半導体層の主面とｍ面との配置関係を示す断面図である。 （ａ）および（ｂ）は、それぞれ、ｐ型ＧａＮ系化合物半導体層の主面とその近傍領域を模式的に示す断面図である。 ｍ面から−ｃ軸方向に１°傾斜したｐ型半導体領域の断面ＴＥＭ写真である。 ｍ面から−ｃ軸方向に０°、２°、または５°傾斜したｐ型半導体領域の上にＭｇ/Ｐｔ層の電極を形成し、そのコンタクト抵抗（Ω・ｃｍ2）を測定した結果を示すグラフである。
以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
図３（ａ）は、本発明の実施形態に係る窒化物系半導体発光素子１００の断面構成を模式的に示している。図３（ａ）に示した窒化物系半導体発光素子１００は、ＧａＮ系半導体からなる半導体デバイスであり、窒化物系半導体積層構造を有している。
本実施形態の窒化物系半導体発光素子１００は、ｍ面を表面１２とするＧａＮ系基板１０と、ＧａＮ系基板１０の上に形成された半導体積層構造２０と、半導体積層構造２０の上に形成された電極３０とを備えている。本実施形態では、半導体積層構造２０は、ｍ面成長によって形成されたｍ面半導体積層構造であり、その表面はｍ面である。なお、ｒ面サファイア基板上にはａ面ＧａＮが成長するという事例もあることから、成長条件によっては必ずしもＧａＮ系基板１０の表面がｍ面であることが必須とならない。本発明の構成においては、少なくとも半導体積層構造２０のうち、電極と接触する半導体領域の表面がｍ面であればよい。
本実施形態の窒化物系半導体発光素子１００は、半導体積層構造２０を支持するＧａＮ基板１０を備えているが、ＧａＮ基板１０に代えて他の基板を備えていても良いし、基板が取り除かれた状態で使用されることも可能である。
図３（ｂ）は、表面がｍ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示している。Ｇａ原子と窒素原子は、ｍ面に平行な同一原子面上に存在するため、ｍ面に垂直な方向に分極は発生しない。すなわち、ｍ面は非極性面であり、ｍ面に垂直な方向に成長した活性層内ではピエゾ電界が発生しない。なお、添加されたＩｎおよびＡｌは、Ｇａのサイトに位置し、Ｇａを置換する。Ｇａの少なくとも一部がＩｎやＡｌで置換されていても、ｍ面に垂直な方向に自発分極は発生しない。
ｍ面を表面に有するＧａＮ系基板は、本明細書では「ｍ面ＧａＮ系基板」と称される。ｍ面に垂直な方向に成長したｍ面窒化物系半導体積層構造を得るには、典型的には、ｍ面ＧａＮ系基板を用い、その基板のｍ面上に半導体を成長させればよい。ＧａＮ系基板の表面の面方位が、半導体積層構造の面方位に反映されるからである。しかし、前述したように、基板の表面がｍ面である必要は必ずしも無く、また、最終的なデバイスに基板が残っている必要もない。
参考のために、図３（ｃ）に、表面がｃ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示す。Ｇａ原子と窒素原子は、ｃ面に平行な同一原子面上に存在しない。その結果、ｃ面に垂直な方向に自発的な分極が発生する。ｃ面を表面に有するＧａＮ系基板を、本明細書では「ｃ面ＧａＮ系基板」と称する。
ｃ面ＧａＮ系基板は、ＧａＮ系半導体結晶を成長させるための一般的な基板である。ｃ面に平行なＧａの原子層と窒素の原子層の位置がｃ軸方向に僅かにずれているため、ｃ軸方向に沿って分極が形成される。
再び、図３（ａ）を参照する。ｍ面ＧａＮ系基板１０の表面（ｍ面）１２の上には、半導体積層構造２０が形成されている。半導体積層構造２０は、ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０， ｂ≧０， ｃ≧０）を含む活性層２４と、ＡｌdＧａeＮ層（ｄ＋ｅ＝１， ｄ≧０， ｅ≧０）２６とを含んでいる。ＡｌdＧａeＮ層２６は、活性層２４を基準にしてｍ面１２の側とは反対の側に位置している。ここで、活性層２４は、窒化物系半導体発光素子１００における電子注入領域である。
本実施形態の半導体積層構造２０には、他の層も含まれており、活性層２４と基板１０との間には、ＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１， ｕ≧０， ｖ≧０， ｗ≧０）２２が形成されている。本実施形態のＡｌuＧａvＩｎwＮ層２２は、第１導電型（ｎ型）のＡｌuＧａvＩｎwＮ層２２である。また、活性層２４とＡｌdＧａeＮ層２６との間に、アンドープのＧａＮ層を設けてもよい。
ＡｌdＧａeＮ層２６において、Ａｌの組成比率ｄは、厚さ方向に一様である必要はない。ＡｌdＧａeＮ層２６において、Ａｌの組成比率ｄが厚さ方向に連続的または階段的に変化していても良い。すなわち、ＡｌdＧａeＮ層２６は、Ａｌの組成比率ｄが異なる複数の層が積層された多層構造を有していても良いし、ドーパントの濃度も厚さ方向に変化していてもよい。なお、コンタクト抵抗低減の観点から、ＡｌdＧａeＮ層２６の最上部（半導体積層構造２０の上面部分）は、Ａｌの組成比率ｄがゼロである層（ＧａＮ層）から構成されていることが好ましい。また、Ａｌ組成ｄはゼロでなくてもよく、Ａｌ組成を０．０５程度とした、Ａｌ0.05Ｇａ0.95Ｎを用いることもできる。このとき、後述するＭｇおよびＺｎを含む電極３０は、Ａｌ0.05Ｇａ0.95Ｎと接することになる。
電極３０は、半導体積層構造２０のｐ型半導体領域に接触しており、ｐ型電極（ｐ側電極）として機能する。本実施形態では、電極３０は、第２導電型（ｐ型）のドーパントがドープされたＡｌdＧａeＮ層２６に接触している。ＡｌdＧａeＮ層２６には、例えば、ドーパントとしてＭｇがドープされている。Ｍｇ以外のｐ型ドーパントとして、例えばＺｎ、Ｂｅなどがドープされていてもよい。
電極３０は、ＭｇおよびＺｎを含み、さらにＡｇを含む。言い換えれば、電極３０は、Ｍｇ、ＺｎおよびＡｇから形成されている（主成分がＭｇ、ＺｎおよびＡｇである）。また、電極３０には、Ｍｇ、ＺｎおよびＡｇの他に、ＡｌdＧａeＮ層２６から拡散したＡｌ、Ｇａ、Ｎが含まれていてもよい。
電極３０は、Ａｇに代えて、Ｐｄ、Ｐｔ、およびＭｏのうちのいずれか少なくとも１つを含んでいてもよい。すなわち、電極３０は、Ｍｇと、Ｚｎと、Ｐｄ、Ｐｔ、およびＭｏからなる群から選択される少なくとも１種の金属とから形成されていてもよい（Ｍｇと、Ｚｎと、Ｐｄ、Ｐｔ、およびＭｏからなる群から選択される少なくとも１種の金属とを主成分として有していてもよい）。ただし、電極３０の構成金属として、例えばＡｕのように半導体積層構造２０側に拡散しやすく、半導体積層構造２０側において高抵抗な領域を形成する金属を用いることは好ましくない。半導体積層構造２０側のＡｌxＧａyＩｎzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）中に拡散しにくい金属、もしくは拡散してもドーパントと相殺しない金属を電極の構成金属として用いることが好ましい。
特に、発光素子１００から効率よく光を取り出すためには、本実施形態のように、光の吸収が少ない、すなわち光に対して高い反射率を有するＡｇまたはＡｇを主成分とする合金を選択するのが望ましい。例えば青色光の反射率で比較した場合、Ａｇは約９７％、Ｐｔは約５５％、Ａｕは約４０％である。ここで、Ａｇを主成分とする合金とは、例えば、Ａｇを主体として微量の他の金属（例えば、Ｃｕ、Ａｕ、Ｐｄ、Ｎｄ、Ｓｍ、Ｓｎ、Ｉｎ、Ｂｉ等）を一種類以上添加して合金化したものである。Ａｇを主成分とする合金はＡｇと比較して耐熱性や信頼性等において優れている。本明細書において、「合金」とは、％オーダー以上の異種金属が混和している状態を意味している。なお、電極３０は製造工程で混入する不純物等を含んでいてもよい。
後に詳述するが、電極３０を構成するそれぞれの金属（Ｚｎ、Ｍｇ、Ａｇ）は電極３０内を拡散している。例えば、半導体積層構造２０の上に、電極３０として、Ｚｎ層、Ｍｇ層およびＡｇ層の順にそれぞれの層を形成した後に６００℃で１０分間の熱処理を行うと、ＺｎおよびＭｇは電極３０の表面（電極３０と半導体積層構造２０との界面とは反対側の面）側に移動し、Ａｇは電極３０の裏面（電極３０と半導体積層構造２０との界面）側に移動する。その結果、ＺｎおよびＭｇの濃度は、電極３０の裏面側よりも表面側において高くなる。このような電極３０内のＺｎ、Ｍｇ、Ａｇの混和によって、堆積時のＺｎ層、Ｍｇ層およびＡｇ層の境界は、視認しにくいものとなっていると考えられる。なお、各金属層の膜厚、または熱処理の時間や温度によっては、堆積時のＺｎ層、Ｍｇ層およびＡｇ層の境界が視認できる状態で残っている場合も考えられる。この場合、電極３０は、Ｚｎ層の上にＭｇ層が配設され、Ｍｇ層の上にはＡｇ層が配設された状態になっている。Ｚｎ層、Ｍｇ層、およびＡｇ層の少なくとも一部が合金化していてもよい。
本実施形態では、例えば厚さ７ｎｍのＺｎ層と、厚さ７ｎｍのＭｇ層と、厚さ７５ｎｍのＡｇ層とを形成した後、熱処理を行うことにより電極３０を形成する。この場合、Ｚｎ層およびＭｇ層の厚さに対するＡｇ層の厚さは１０倍以上であるため、熱処理を行うと、Ａｇ層の中にＺｎおよびＭｇが添加されたような状態になる。Ａｇ層中のＺｎおよびＭｇの濃度は、％オーダー以上であってもよいし（合金化）、１％より低くてもよい（不純物レベル）。
なお、電極３０には構成金属としてＭｇおよびＺｎが含まれ、半導体積層構造２０におけるＡｌdＧａeＮ層２６には、ｐ型ドーパントとしてＭｇまたはＺｎが含まれる。熱処理によって、電極３０中に含まれる金属は半導体積層構造２０側に拡散し、半導体積層構造２０に含まれる元素は電極３０側に拡散する。しかしながら、熱処理前の電極３０中のＺｎの濃度とＡｌdＧａeＮ層２６におけるＺｎ濃度（最大値）との大小関係は、熱処理後も通常は保持されると考えられる。同様に、電極３０中のＭｇの濃度とＡｌdＧａeＮ層２６におけるＭｇ濃度（最大値）との大小関係は、熱処理後も通常は保持されると考えられる。
ＡｌdＧａeＮ層２６と電極３０との間のコンタクト抵抗を低減するという観点から、Ａｇ層中に含まれるＺｎの濃度（最大値）は、ＡｌdＧａeＮ層２６におけるＺｎ濃度（最大値）より高く、Ｍｇの濃度（最大値）は、ＡｌdＧａeＮ層２６におけるＭｇ濃度（最大値）よりも高いことが好ましい。
電極３０を構成する金属として、Ａｇに代えてＰｔを用いた場合、ＺｎおよびＭｇの電極表面側（Ｐｔ層側）への拡散は、Ａｇを用いた場合と比較して少ない。従って、熱処理後でも、堆積時のＺｎ層、Ｍｇ層およびＰｔ層の境界が視認できる状態で残っていると考えられる。この場合、電極３０は、Ｚｎ層の上にＭｇ層が形成され、Ｍｇ層の上にＰｔ層が形成された状態になっている。Ｚｎ層、Ｍｇ層、およびＰｔ層の少なくとも一部が合金化していてもよい。ここで、「Ｚｎ層、Ｍｇ層、およびＰｔ層の少なくとも一部が合金化」とは、Ｚｎ層、Ｍｇ層およびＰｔ層の境界部分のみ合金化している形態、Ｚｎ、Ｍｇ、Ｐｔが互いに混和してＺｎ層、Ｍｇ層、Ｐｔ層の全てが合金化している形態が含まれる。なお、各金属層の膜厚、または熱処理の時間や温度によっては、堆積時のＺｎ層、Ｍｇ層およびＰｔ層の境界が視認できない状態となっている場合も考えられる。
電極３０を構成する金属として、ＡｇまたはＰｔの代わりにＭｏまたはＰｄを用いた場合も、電極３０を構成する各金属の挙動の傾向は、ＡｇまたはＰｔを用いた場合と同様であると考えられる。すなわち、用いる金属によって拡散しやすさの度合いは異なるものの、それぞれの金属が電極３０内で拡散すると考えられる。
電極３０を構成するそれぞれの金属は、膜状に凝集していてもよいし、アイランド状に凝集していてもよい。本明細書における「Ｍｇ層」とは、多数のアイランド状（島状）Ｍｇの集まりをも含み、「Ｚｎ層」とは、多数のアイランド状（島状）Ｚｎの集まりをも含むものとする。また、この「Ｍｇ層」、「Ｚｎ層」は、複数の開口部が存在する膜（例えばポーラスな膜）から構成されていても良い。
電極３０が薄すぎると後述する熱処理で凝集が起こり、電極３０が全体的にアイランド状になってしまう。一方、電極３０が厚すぎると歪が生じて剥がれやすくなってしまう。そのため、本実施形態の電極３０の厚さは、例えば、２０〜５００ｎｍの範囲で決定することが好ましい。なお、電極３０を構成する金属の組み合わせによって、それぞれの金属の凝集しやすさは異なる。そのため、電極３０が凝集することによって半導体層が露出するのを防止するためには、電極３０を構成する金属の組み合わせに応じて、それぞれの金属の厚さを決定する必要がある。例えば、ＡｇはＰｔよりも凝集しやすい性質を有するため、電極３０を構成する金属としてＡｇを用いる場合のＡｇ層は、Ｐｔを用いる場合のＰｔ層よりも厚くしておくことが好ましい。
電極３０の上には、上述のＡｇ、Ｐｄ、Ｐｔ、および、Ｍｏの層または合金層とは別に、これらの金属以外の金属または合金からなる電極層や配線層が形成されていても良い。
また、ｍ面の表面１２を有するＧａＮ系基板１０の厚さは、例えば、１００〜４００μｍである。これはおよそ１００μｍ以上基板厚であればウエハのハンドリングに支障が生じないためである。なお、本実施形態の基板１０は、ＧａＮ系材料からなるｍ面の表面１２を有していれば、積層構造を有していても構わない。すなわち、本実施形態のＧａＮ系基板１０は、少なくとも表面１２にｍ面が存在している基板も含み、したがって、基板全体がＧａＮ系であってもよいし、他の材料との組み合わせであっても構わない。
本実施形態の構成では、基板１０の上に、ｎ型のＡｌuＧａvＩｎwＮ層（例えば、厚さ０．２〜２μｍ）２２の一部に、電極４０（ｎ型電極）が形成されている。図示した例では、半導体積層構造２０のうち電極４０が形成される領域は、ｎ型のＡｌuＧａvＩｎwＮ層２２の一部が露出するように凹部４２が形成されている。その凹部４２にて露出したｎ型のＡｌuＧａvＩｎwＮ層２２の表面に電極４０が設けられている。電極４０は、例えば、Ｔｉ層とＡｌ層とＰｔ層との積層構造から構成されており、電極４０の厚さは、例えば、１００〜２００ｎｍである。
本実施形態の活性層２４は、Ｇａ0.9Ｉｎ0.1Ｎ井戸層（例えば、厚さ９ｎｍ）とＧａＮバリア層（例えば、厚さ９ｎｍ）とが交互に積層されたＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造（例えば、厚さ８１ｎｍ）を有している。
活性層２４の上には、ｐ型のＡｌdＧａeＮ層２６が設けられている。ｐ型のＡｌdＧａeＮ層２６の厚さは、例えば、０．２〜２μｍである。なお、上述したように、活性層２４とＡｌdＧａeＮ層２６との間には、アンドープのＧａＮ層を設けてもよい。
加えて、ＡｌdＧａeＮ層２６の上に、第２導電型（例えば、ｐ型）のＧａＮ層を形成することも可能である。そして、そのＧａＮ層の上に、ｐ+−ＧａＮからなるコンタクト層を形成し、さらに、ｐ+−ＧａＮからなるコンタクト層上に、電極３０を形成することも可能である。なお、ＧａＮからなるコンタクト層を、ＡｌdＧａeＮ層２６とは別の層であると考える代わりに、ＡｌdＧａeＮ層２６の一部であると考えることもできる。
次に、図４および図６を参照しながら、本実施形態の特徴あるいは特異性を更に詳細に説明する。
図４Ａは、２つのＰｄ／Ｐｔ電極をｐ型のｍ面ＧａＮ層に接触させた場合の電流−電圧特性を示す。図４Ｂは、２つのＺｎ／Ｍｇ／Ａｇ層電極をｐ型のｍ面ＧａＮ層に接触させた場合の電流−電圧特性を示す。
図４Ａの測定に用いたＰｄ／Ｐｔ電極は、Ｍｇがドープされたｐ型のｍ面ＧａＮ層上に、通常の電子ビーム蒸着法によってＰｄ層（４０ｎｍ）およびＰｔ層（３５ｎｍ）を形成し、最適温度（５００℃）で１０分間熱処理することによって形成した。図４Ｂの測定に用いたＺｎ／Ｍｇ／Ａｇ層電極は、Ｍｇがドープされたｐ型のｍ面ＧａＮ層上に、Ｚｎ層（７ｎｍ）、Ｍｇ層（７ｎｍ）およびＡｇ層（７５ｎｍ）をこの順に形成し、最適温度（６００℃）で１０分間熱処理することによって形成した。この電極におけるＺｎ層およびＡｇ層は通常の電子ビーム蒸着法を用いて形成し、Ｍｇ層はパルス蒸着法を用いて形成した。パルス蒸着法については後述する。
本願明細書の実施例において、ｍ面ＧａＮ層またはｃ面ＧａＮ層の上に形成されたＭｇ層は、いずれも、パルス蒸着法によって堆積したものである。本願明細書の実施例において、Ｍｇ以外の金属（Ｚｎ、Ｐｄ、Ｐｔ、Ａｕ、Ａｇ）は、いずれも、通常の電子ビーム蒸着法によって堆積したものである。
図４Ａ、図４Ｂの測定に用いた試料のｍ面ＧａＮ層では、表面から深さ２０ｎｍの領域（厚さ２０ｎｍの最表面領域）に７×１０19ｃｍ-3のＭｇがドープされている。また、ｍ面ＧａＮ層の表面からの深さが２０ｎｍを超える領域には、１×１０19ｃｍ-3のＭｇがドープされている。このように、ｐ型電極が接触するＧａＮ層の最表面領域においてｐ型不純物の濃度を局所的に高めると、コンタクト抵抗を最も低くすることができる。また、このような不純物ドーピングを行うことにより、電流―電圧特性の面内ばらつきも低減するため、駆動電圧のチップ間ばらつきを低減できるという利点も得られる。このため、本願明細書に開示している実験例では、いずれも、電極が接触するｐ型ＧａＮ層の表面から深さ２０ｎｍの領域に７×１０19ｃｍ-3のＭｇをドープし、それよりも深い領域には１×１０19ｃｍ-3のＭｇをドープしている。
ここで、図４Ａ、図４Ｂに示す電流−電圧特性の各曲線は、図４Ｅに示すＴＬＭ電極パターンの電極間距離に対応したものである。図４Ｅは、１００μｍ×２００μｍの複数の電極が、８μｍ、１２μｍ、１６μｍ、２０μｍだけ間隔を空けて配置された状態を示している。図４Ｅは、Ｐｄ／Ｐｔ層からなる電極およびＺｎ／Ｍｇ／Ａｇ層からなる電極の、各々最適温度にて熱処理を行った場合の固有コンタクト抵抗Ｒｃ（Ω・ｃｍ2）の値を示すグラフである。図４Ｄは、Ｐｄ／Ｐｔ層からなる電極およびＺｎ／Ｍｇ／Ａｇ層からなる電極の固有コンタクト抵抗値の熱処理温度依存性を示すグラフである。図４Ｄに示すすべての温度の熱処理は、窒素雰囲気下で１０分間行った。固有コンタクト抵抗はＴＬＭ法を用いて評価した結果を示している。なお、縦軸に示した「１．０Ｅ−０１」は「１．０×１０-1」を意味し、「１．０Ｅ−０２」は「１．０×１０-2」を意味し、すなわち、「１．０Ｅ＋Ｘ」は、「１．０×１０X」の意味である。
コンタクト抵抗は、一般に、コンタクトの面積Ｓ（ｃｍ2）に反比例する。ここで、コンタクト抵抗をＲ（Ω）とすると、Ｒ＝Ｒｃ／Ｓの関係が成立する。比例定数のＲｃは、固有コンタクト抵抗と称され、コンタクト面積Ｓが１ｃｍ2のときのコンタクト抵抗Ｒに相当する。すなわち、固有コンタクト抵抗の大きさは、コンタクト面積Ｓに依存せず、コンタクト特性を評価するための指標となる。以下、「固有コンタクト抵抗」を「コンタクト抵抗」と略記する場合がある。
Ｐｄは、ｐ型電極として従来用いられてきた仕事関数の大きな金属であり、Ｐｄ／Ｐｔ電極では、Ｐｄがｐ型ＧａＮ層に接触している。図４Ａに示すように、Ｐｄ／Ｐｔ電極を用いた測定では、ショットキー型の非オーミック特性（ショットキー電圧：約２Ｖ）が得られている。一方、図４Ｂに示すように、Ｚｎ／Ｍｇ／Ａｇ電極を用いた場合は、ショットキー電圧が現れておらず、ほぼオーミック特性が得られている。ショットキー電圧の消失の効果は、発光ダイオードやレーザダイオード等のデバイス動作電圧を低減する上で非常に重要である。
図４Ｃから明らかなように、Ｐｄ／Ｐｔ電極よりもＺｎ／Ｍｇ／Ａｇ電極の固有コンタクト抵抗（Ω・ｃｍ2）のほうが一桁近くも低い。本実施形態のＺｎ／Ｍｇ／Ａｇ電極により、仕事関数の大きな金属を用いるという従来のｐ型電極のアプローチでは得ることのできない非常に顕著なコンタクト抵抗低減の効果を得ることに成功している。
また、図４Ｄに示すように、熱処理を施さない場合（熱処理温度が０℃の場合）、ｍ面ＧａＮ（Ｐｄ／Ｐｔ）電極とｍ面ＧａＮ（Ｚｎ／Ｍｇ／Ａｇ）電極との固有コンタクト抵抗の値は同程度である。ｍ面ＧａＮ（Ｐｄ／Ｐｔ）電極では、熱処理温度が０℃の場合（熱処理を施さない場合）から熱処理温度が５００℃までの場合まで、ほぼ同じ固有コンタクト抵抗（約５×１０-1（Ωｃｍ2））を示し、熱処理温度が５００℃より大きくなると固有コンタクト抵抗が上昇している。一方、ｍ面ＧａＮ（Ｚｎ／Ｍｇ／Ａｇ）電極では、熱処理温度が６００℃までの間は温度が上昇するにつれて固有コンタクト抵抗が低下している。ｍ面ＧａＮ（Ｚｎ／Ｍｇ／Ａｇ）電極の固有コンタクト抵抗の値は熱処理温度が６００℃のときに１×１０-3（Ωｃｍ2）の最小の値をとり、熱処理温度が６００℃を超えると固有コンタクト抵抗の値は上昇している。図４Ｄに示すように、熱処理温度が０℃から７００℃までのいずれの値をとる場合でも、ｍ面ＧａＮ（Ｐｄ／Ｐｔ）電極よりもｍ面ＧａＮ（Ｚｎ／Ｍｇ／Ａｇ）電極のほうが低い固有コンタクト抵抗を示す。
ｍ面ＧａＮ（Ｚｎ／Ｍｇ／Ａｇ）電極の熱処理温度としては、例えば、４００℃以上が好ましい。実装工程において、半導体素子は４００℃程度まで加熱される可能性がある。そのため、ｐ側電極を形成した後の熱処理温度が４００℃以上であれば、実装工程において半導体素子が加熱された場合にも、コンタクト抵抗の値が大きく変化する現象が起こりにくい。そのため、信頼性を確保することができる。一方、熱処理温度が７００℃を超えて所定温度（例えば８００℃）以上になると、電極やＧａＮ層の膜質の劣化が進むため、上限は７００℃以下が好ましい。そして、６００℃近傍（例えば、６００℃±５０℃）がより好適な熱処理温度である。
図５は、各温度で熱処理を行った後の電極の表面状態を示す写真を示す。図５では、ａｓ−ｄｅｐｏ（熱処理を行わない場合）、熱処理温度４００℃、５００℃、６００℃、７００℃の結果を示している。
図５からわかるように、ｐ型のｍ面ＧａＮ層の上にＰｄ層、その上にＰｔ層を形成した場合（ｍ面ＧａＮ（Ｐｄ／Ｐｔ））、６００℃、７００℃の熱処理において金属表面の荒れが見られ、劣化が認められる。なお、ｃ面ＧａＮ層の上にＰｄ／Ｐｔ電極を形成して６００℃から７００℃の温度で熱処理を行っても、金属表面の荒れは見られないことが本願発明者の実験からわかっている。これらの結果から、熱処理による電極の劣化が、ｍ面ＧａＮの電極に特有な課題であることがわかる。
一方、ｐ型のｍ面ＧａＮ層の上にＺｎ層、その上にＭｇ層、さらにその上にＡｇ層を形成した場合（本実施形態の構成であるｍ面ＧａＮ（Ｚｎ／Ｍｇ／Ａｇ）の場合）は、７００℃の熱処理温度ではわずかに凹凸は見られるものの、６００℃以下の熱処理温度において電極に大幅な劣化がないことを確認した。
以上より、６００℃近傍の温度で熱処理を行った場合には、コンタクト抵抗が最も低く、電極の表面状態が良好であることがわかる。この結果から、最適熱処理温度は６００℃近傍であることが導かれる。熱処理温度を上昇させることによって電極の表面に凹凸が生じると、Ａｇ層の表面が劣化することによる光反射率の低下が推測される。光反射率とコンタクト抵抗値との兼ね合いや使用する製造装置によるばらつきから、４００℃から７００℃近傍の範囲が好適な熱処理温度であると考えられる。
一般に、コンタクト抵抗の低い良好なｐ型電極を作製するには、仕事関数の大きい金属、例えばＰｄ（仕事関数＝５．１ｅＶ）やＰｔ（仕事関数＝５．６ｅＶ）を用いることが技術的常識である。本実施形態において用いるＺｎとＭｇの仕事関数は、それぞれ４．３ｅＶおよび３．７ｅＶであり、ＰｄやＰｔと比較して低い値である。そのため、通常は、ＺｎやＭｇをｐ型電極として用いることは考えられない。
しかしながら、本実施形態では、Ｚｎ／Ｍｇ／Ａｇ電極をｍ面ＧａＮ層上に形成して熱処理を行うことにより、従来用いられてきた高い仕事関数を有するＰｄ／Ｐｔ電極と比較してコンタクト抵抗が一桁程度も低いという顕著な効果を得ることに成功した。
図６を参照しながら、本実施形態によって、コンタクト抵抗の低いｐ型電極が得られる原理について詳述する。図６は、ｍ面ＧａＮの表面に形成されたＺｎ／Ｍｇ／Ａｇ電極のＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ−ｍｉｃｒｏｐｒｏｂｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ）分析結果を示すグラフである。１次イオンとしてＣｓ+を試料に入射し、試料の表面から跳ね飛ばされた（スパッタされた）２次イオンの質量を測定することによって、試料を構成する元素および量に関する深さ方向のプロファイルが得られた。横軸の距離は、ＳＩＭＳ測定後のスパッタ痕の深さから、スパッタレート一定と仮定して算出した値である。Ｇａ、Ｎ、およびＡｇは任意単位の検出強度（左縦軸）、ＭｇおよびＺｎについては濃度換算をした値（右縦軸）を示している。熱処理前後で比較しやすいように、Ｇａ、ＮおよびＡｇの検出強度として、Ｇａの最大検出強度を１として規格化した値を示す。また、Ｇａの強度が半減している領域を電極／半導体層界面（距離＝０）と定義した。すなわち、横軸のマイナス側は電極中、プラス側は半導体層中における元素プロファイルである。熱処理前の試料の各層の厚さは、Ｚｎ（７ｎｍ）、Ｍｇ（７ｎｍ）、Ａｇ（７５ｎｍ）とした。また、試料のｐ型ＧａＮ層の最表面から深さ２０ｎｍの領域には、ｐ型ドーパントとして、Ｍｇが７×１０19ｃｍ-3、それよりも深い領域には、Ｍｇが１×１０19ｃｍ-3の濃度でドープした。
図６Ａは熱処理を行う前のａｓ−ｄｅｐｏの場合、図６Ｂは窒素雰囲気下で６００℃の熱処理を１０分間行った場合のＳＩＭＳプロファイルである。図６ＡおよびＢにおいて、「□」はＺｎ、「◆」はＭｇに関するデータを示している。
図６Ａに示すように、ａｓ−ｄｅｐｏの状態では、距離が０の位置、すなわち電極と半導体層との界面付近にＺｎおよびＭｇの濃度のピークが現れている。一方、Ａｇの濃度は、横軸の距離が−０．０１から−０．０５付近までほぼ一定の値（最大値）を示すが、横軸の距離が０の位置では、最大値よりも低下している。これは、本実施形態のＺｎ／Ｍｇ／Ａｇ電極が、半導体層の上に、Ｚｎ、ＭｇおよびＡｇの順に金属薄膜を積層することによって作製されたためである。
しかしながら、図６Ｂに示すように、熱処理後のＺｎ、ＭｇおよびＡｇの分布は、熱処理前から変化している。マイナス側、すなわち電極表面側にＺｎおよびＭｇの高濃度領域が現れている。また、熱処理前と比較して、電極内において電極と半導体層との界面に近い領域のＡｇ濃度が高くなっていることがわかる。
図６Ｂに示すように、電極を、電極のうち半導体層と接する部分に位置する第１の領域５０と、第１の領域５０よりも半導体層から遠い部分に位置する第２の領域５１とに区切ると、第１の領域５０よりも第２の領域５１のほうがＭｇおよびＺｎの濃度が高くなっている。また、第１の領域５０よりも第２の領域５１のほうがＡｇの濃度が低くなっている。
図６Ｃ〜図６Ｆは、熱処理前後のＺｎ、Ｍｇ、ＧａおよびＮそれぞれの熱処理前後のプロファイルを比較して示すグラフである。「○」はａｓ−ｄｅｐｏ、「●」は６００℃の熱処理を行った後のプロファイルを示している。
図６Ｃに示すように、ａｓ−ｄｅｐｏの状態では半導体と電極との界面付近にＺｎ濃度のピークが見られるが、熱処理後には、マイナス側のＺｎの濃度が最も高くなっている。この結果から、熱処理を行うことにより電極表面側にＺｎが拡散していることがわかる。
図６ＤのＭｇに関しても同様に、ａｓ−ｄｅｐｏの状態では半導体と電極との界面付近にＭｇ濃度のピークが見られるが、熱処理後には界面付近のＭｇ濃度が減少し、電極表面側にＭｇの高濃度領域が形成されている。ここで、試料の半導体層にはｐ型ドーパントとしてＭｇが含まれ、電極には電極を構成する金属としてＭｇが含まれる。そのため、図６ＤのＭｇのデータには、電極中のＭｇおよびｐ型ＧａＮ層中のＭｇが検出されている。
通常、ＺｎおよびＭｇはｐ型ドーパントとして用いられる。ｃ面ＧａＮにおいては、特許文献３に開示されるように、電極中のＭｇが半導体層中へ、半導体層中のＧａが電極中へ相互拡散することによって、コンタクト抵抗の低減効果が生じる。しかしながら、ｍ面ＧａＮを用いた本実施形態においては、図６Ｃ、図６Ｄから明らかなように、ＺｎおよびＭｇは熱処理によって半導体層中へ拡散せず、逆に電極表面側に移動している。このように、ｍ面ＧａＮを用いた場合には、特許文献３とは異なる現象が起こっていると考えられる。
ここで、図６Ａ〜図６Ｄ、図７および図８を参照し、Ｍｇ、ＺｎおよびＡｇ原子の挙動について詳述する。図６Ａ、図６Ｂにおいては、ＭｇとＺｎについては右縦軸の濃度、ＧａとＡｇについては左縦軸の強度を参照する。図７、図８においては、ＭｇもしくはＺｎについては右縦軸の濃度、ＧａとＡｇについては左縦軸の強度を参照する。
図７（ａ）、（ｂ）は、それぞれ、半導体積層構造２０の上にＺｎ（７ｎｍ）／Ａｇ（７５ｎｍ）の順に金属薄膜を積層させた試料のａｓ−ｄｅｐｏと熱処理後の状態のＳＩＭＳプロファイルを示すグラフである。図７（ａ）に示すように、形成時のＺｎ層の厚さは７ｎｍであるが、−７ｎｍよりもマイナス側の領域においても、Ｚｎ濃度は７．５×１０20ｃｍ-3以上の値を示す。そのため、ａｓ−ｄｅｐｏの状態でもＡｇの中にＺｎが拡散していると考えられる。図７（ｂ）に示すように、熱処理を行うことにより、半導体層と金属との界面のＺｎ濃度は一桁下がり、金属表面側に新たなＺｎの濃度ピークが現れる。
図８（ａ）、（ｂ）は、半導体積層構造２０の上にＭｇ（７ｎｍ）／Ａｇ（７５ｎｍ）の順に金属薄膜を積層させた試料のａｓ−ｄｅｐｏと熱処理後の状態のＳＩＭＳプロファイルを示すグラフである。図８（ａ）に示すように、ａｓ−ｄｅｐｏの状態でもＡｇの中にＭｇが拡散しており、金属表面側にＭｇ濃度１．５×１０20ｃｍ-3程度のプラトーな領域が見られる。また、半導体層と金属との界面付近に、Ｍｇ濃度１．０×１０21ｃｍ-3の領域が見られる。
熱処理を行うと、図８（ｂ）に示すように、半導体層と金属との界面のＭｇ最大濃度は１．０×１０20ｃｍ-3であり、ａｓ−ｄｅｐｏの状態とほぼ変わらない。しかしながら、電極内においてＭｇ濃度が１．０×１０20ｃｍ-3以下になる領域が現れ、金属表面側に新たなＭｇ濃度のピークが現れることから、Ｍｇが金属表面側にさらに拡散していることがわかる。
図７および図８の測定に用いた２種類のｐ型電極を比較すると、ａｓ−ｄｅｐｏの状態では、Ａｇ中のＺｎ濃度（図７（ａ））のほうがＡｇ中のＭｇ濃度（図８（ａ））と比較して、全体的に高い値を示している。この結果から、ａｓ−ｄｅｐｏの状態では、Ｍｇよりも多くのＺｎがＡｇ中に拡散していることがわかる。また、熱処理後の半導体層と金属との界面では、Ｚｎ濃度（図７（ｂ））のほうがＭｇ濃度（図８（ｂ））よりも低い値を示している。この結果から、熱処理後には、より多くのＺｎが、半導体層と金属との界面よりも電極表面側に移動していることがわかる。以上の結果から、ａｓ−ｄｅｐｏおよび熱処理後のいずれの状態でも、ＭｇよりもＺｎのほうがＡｇと混ざりやすいと言える。
非特許文献１に示されている状態図からも、ＺｎはＭｇよりもＡｇと低温で融解しやすく混ざりやすいことがわかる。
Ｚｎ／ＡｇまたはＭｇ／Ａｇのいずれの場合においても、ａｓ−ｄｅｐｏの状態で、ＺｎまたはＭｇが金属表面側へ拡散している。この拡散は、熱処理を行うことによってさらに進行する。言い換えると、熱処理によって、Ａｇも半導体層との界面側に拡散している。
一方、図６Ａ、図６Ｂにおいては、熱処理前後で、Ｚｎの半導体／金属界面付近における最大濃度は２．０×１０20ｃｍ-3から５．０×１０18ｃｍ-3まで２桁近く減少し、Ｍｇの半導体／金属界面付近における最大濃度は７．３×１０21ｃｍ-3から９．３×１０20ｃｍ-3まで減少している。一方、前述のＺｎ／Ａｇの構成においては、半導体／金属界面付近のＺｎ最大濃度は熱処理前後で約１桁減少し（図７（ａ）、（ｂ））、Ｍｇ／Ａｇの構成においては、Ｍｇの最大濃度は熱処理前後でほぼ変化がなかった（図８（ａ）、（ｂ））。これらの結果から、電極としてＺｎ／Ｍｇ／Ａｇの３層を形成することによって、Ｚｎ／ＡｇまたはＭｇ／Ａｇの２層を形成する場合と比較して、ＺｎおよびＭｇが金属表面側に、逆にＡｇが半導体／金属界面側に拡散しやすくなっていることがわかる。
前述したように、ＭｇよりもＺｎのほうがＡｇ層中に拡散しやすいことがわかっているが、Ｚｎ／Ｍｇ／Ａｇ電極では、ＺｎおよびＭｇの両方がより拡散しやすくなっている。ここで、Ｚｎ、ＭｇおよびＡｇの光反射率は、それぞれ約４９％、７４％、９７％であるから、反射率の低いＺｎおよびＭｇが金属表面側に、反射率の高いＡｇが半導体層との界面側に移動することによって、半導体層側から発せられる光に対する電極の反射率は高くなる。このように、Ｚｎ／Ｍｇ／Ａｇ電極を有する発光素子では、活性層から発生した光が電極に吸収される損失が低減できるため、光取り出し効率が向上する。
図６Ｅに示すように、ａｓ−ｄｅｐｏの状態における電極中のＧａ強度はバックグラウンドレベルであったが、６００℃の熱処理後のＧａ強度は熱処理前よりも２桁大きくなっている。この結果から、熱処理を行うことによってＧａ原子が半導体層中から電極側に拡散していることが明らかである。熱処理後の状態において、Ｇａの濃度は、半導体層と電極との界面側から、電極の表面側に向って減少している。対して、図６ＦのＮプロファイルでは、熱処理前後での変化は僅かであった。この結果から、本実施形態においてコンタクト抵抗が飛躍的に下がったのは、熱処理後に半導体積層構造側からＧａ原子のみが電極側に拡散して窒素原子はほとんど拡散しないため、ｐ型ＧａＮの最表面でＧａ原子が不足する状態、すなわちＧａ空孔が形成された状態になっているためと推測される。Ｇａ空孔はアクセプター的性質を有するため、電極とｐ型ＧａＮとの界面の近傍でＧａ空孔が増加すると、この界面のショットキー障壁を正孔がトンネリングによって通過しやすくなる。これに対し、Ｇａ原子とともにＮ原子も電極側に拡散すると、ｐ型ＧａＮの最表面にＮの不足する状態、すなわちＮ空孔も形成される。Ｎ空孔はドナー的性質を有し、Ｇａ空孔との間で電荷補償を起こすため、コンタクト抵抗の低減効果は得られないと予想される。
なお、このような各元素（Ｍｇ、Ｚｎ、Ｇａ、Ｎ、Ｐｔ）の挙動は、電極が接触するＧａＮ層において、Ｇａの一部がＡｌやＩｎで置換されていても同様に生じると推定される。また、Ｍｇ層が接触するＧａＮ系半導体層中にドーパントとしてＭｇ以外の元素がドープされている場合でも同様であると推定される。
次に、再び図３（ａ）を参照しながら、本実施形態の構成をさらに詳述する。
図３（ａ）に示すように、本実施形態の発光素子１００では、ｍ面ＧａＮ基板１０と、基板１０上に形成されたＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１，ｕ≧０，ｖ≧０，ｗ≧０）２２とが形成されている。この例では、ｍ面ＧａＮ基板１０は、ｎ型ＧａＮ基板（例えば、厚さ、１００μｍ）であり、ＡｌuＧａvＩｎwＮ層２２は、ｎ型ＧａＮ層（例えば、厚さ２μｍ）である。ＡｌuＧａvＩｎwＮ層２２の上には活性層２４が形成されている。言い換えると、ｍ面ＧａＮ基板１０の上には、少なくとも活性層２４を含む半導体積層構造２０が形成されている。
半導体積層構造２０において、ＡｌxＧａyＩｎzＮ層２２の上には、ＡｌaＩｎbＧａcＮ層（ａ＋ｂ＋ｃ＝１，ａ≧０，ｂ≧０，ｃ≧０）を含む活性層２４が形成されている。活性層２４は、例えば、Ｉｎ組成比が約２５％のＩｎＧａＮ井戸層とＧａＮバリア層で構成され、井戸層の厚さは９ｎｍ、バリア層の厚さは９ｎｍ、井戸層周期は３周期である。活性層２４の上には、第２導電型（ｐ型）のＡｌdＧａeＮ層（ｄ＋ｅ＝１，ｄ≧０，ｅ≧０）２６が形成されている。第２導電型（ｐ型）のＡｌdＧａeＮ層（ｄ＋ｅ＝１，ｄ≧０，ｅ≧０）２６は例えば、Ａｌ組成比が１０％のＡｌＧａＮ層で厚さは０．２μｍである。本実施形態のＡｌdＧａeＮ層２６には、ｐ型のドーパントとして、Ｍｇがドープされている。ここでＭｇは、ＡｌdＧａeＮ層２６に対して、例えば、１０19ｃｍ-3程度ドープされている。またこの例では、活性層２４とＡｌdＧａeＮ層２６との間に、アンドープのＧａＮ層（不図示）が形成されている。
さらに、この例においては、ＡｌdＧａeＮ層２６の上には、第２導電型（例えば、ｐ型）のＧａＮ層（不図示）が形成されている。さらに、ｐ+−ＧａＮからなるコンタクト層上には、Ｚｎ、ＭｇおよびＡｇを含む電極３０が形成されている。
なお、半導体積層構造２０には、ＡｌuＧａvＩｎwＮ層２２の表面を露出させる凹部（リセス）４２が形成されており、凹部４２の底面に位置するＡｌuＧａvＩｎwＮ層２２には、電極（ｎ型電極）４０が形成されている。凹部４２の大きさは、例えば、幅（または径）２０μｍであり、深さは１μｍである。電極４０は、例えば、Ｔｉ層とＡｌ層とＰｔ層（例えば、厚さはそれぞれ、５ｎｍ、１００ｎｍ、１０ｎｍ）の積層構造から成る電極である。
本実施形態の窒化物系半導体発光素子１００によれば、動作電圧（Ｖｏｐ）を、Ｐｄ／Ｐｔ電極を用いたｍ面ＬＥＤの場合よりも低減させることができ、その結果、消費電力を低減できることがわかった。
さらに、Ａｇ層による反射膜による効果により、Ｐｄ／Ｐｔ電極を用いたｍ面ＬＥＤの場合よりも外部量子効率が大幅に向上することを確認した。
以下、Ｚｎ／Ｍｇ／Ａｇ電極におけるＭｇ層の厚さを変化させた場合、およびＺｎ、Ｍｇ、Ａｇの配置の順番を変更した場合の固有コンタクト抵抗の測定結果について説明する。
図９は、Ｐｄ（４０ｎｍ）／Ｐｔ（３５ｎｍ）電極Ａと、本発明による実施形態の電極Ｂ〜Ｄとの固有コンタクト抵抗を示すグラフである。本発明による実施形態の電極Ｂは、Ｚｎ（７ｎｍ）／Ｍｇ（７ｎｍ）／Ａｇ（７５ｎｍ）、電極Ｃは、Ｚｎ（７ｎｍ）／Ｍｇ（２ｎｍ）／Ａｇ（７５ｎｍ）、電極Ｄは、Ｍｇ（７ｎｍ）／Ｚｎ（２ｎｍ）／Ａｇ（７５ｎｍ）の構成を有する。
図９には、それぞれの電極Ａ〜Ｄに対して、４００℃、５００℃、６００℃、７００℃の４種類の温度で熱処理を行い、ＴＬＭ測定を行った結果を示している。ＴＬＭ測定結果から算出した固有コンタクト抵抗は、電極Ａ〜Ｄのいずれにおいても６００℃で最小の値をとった。
本実施形態の電極Ｂ〜Ｄでは、Ｐｄ／Ｐｔ電極Ａよりも一桁低い固有コンタクト抵抗が得られている。この結果から、ＺｎとＭｇの組み合わせによって固有コンタクト抵抗の低い電極が得られることがわかった。
次に、引き続き図３（ａ）を参照しながら、本実施形態の窒化物系半導体発光素子１００の製造方法を説明する。
まず、ｍ面基板１０を用意する。本実施形態では、基板１０として、ＧａＮ基板を用いる。本実施形態のＧａＮ基板は、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法を用いて得られる。
例えば、まずｃ面サファイア基板上に数ｍｍオーダーの厚膜ＧａＮを成長する。その後、厚膜ＧａＮをｃ面に垂直方向、ｍ面で切り出すことによりｍ面ＧａＮ基板が得られる。ＧａＮ基板の作製方法は、上記に限らず、例えばナトリウムフラックス法などの液相成長やアモノサーマル法などの融液成長方法を用いてバルクＧａＮのインゴットを作製し、それをｍ面で切り出す方法でも良い。
基板１０としては、ＧａＮ基板の他、例えば、酸化ガリウム、ＳｉＣ基板、Ｓｉ基板、サファイア基板などを用いることができる。基板上にｍ面から成るＧａＮ系半導体をエピタキシャル成長するためには、ＳｉＣやサファイア基板の面方位もｍ面である方が良い。ただし、ｒ面サファイア基板上にはａ面ＧａＮが成長するという事例もあることから、成長条件によっては必ずしも成長用表面がｍ面であることが必須とならない場合もあり得る。少なくとも半導体積層構造２０の表面がｍ面であれば良い。本実施形態では、基板１０の上に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により結晶層を順次形成していく。
次に、ｍ面ＧａＮ基板１０の上に、ＡｌuＧａvＩｎwＮ層２２を形成する。ＡｌuＧａvＩｎwＮ層２２として、例えば、厚さ３μｍのＡｌＧａＮを形成する。ＧａＮを形成する場合には、ｍ面ＧａＮ基板１０の上に、１１００℃でＴＭＧ（Ｇａ（ＣＨ3）3）、ＴＭＡ（Ａｌ（ＣＨ3）3）およびＮＨ3を供給することによってＧａＮ層を堆積する。
次に、ＡｌuＧａvＩｎwＮ層２２の上に、活性層２４を形成する。この例では、活性層２４は、厚さ９ｎｍのＧａ0.9Ｉｎ0.1Ｎ井戸層と、厚さ９ｎｍのＧａＮバリア層が交互に積層された厚さ８１ｎｍのＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造を有している。Ｇａ0.9Ｉｎ0.1Ｎ井戸層を形成する際には、Ｉｎの取り込みを行うために、成長温度を８００℃に下げることが好ましい。
次に、活性層２４の上に、例えば厚さ３０ｎｍのアンドープＧａＮ層を堆積する。次いで、アンドープＧａＮ層の上に、ＡｌdＧａeＮ層２６を形成する。ＡｌdＧａeＮ層２６として、例えば、ＴＭＧ、ＮＨ3、ＴＭＡ、ＴＭＩおよびｐ型不純物としてＣｐ2Ｍｇ（シクロペンタジエニルマグネシウム）を供給することにより、厚さ７０ｎｍのｐ−Ａｌ0.14Ｇａ0.86Ｎを形成する。
次に、ＡｌdＧａeＮ層２６の上に、例えば厚さ０．５μｍのｐ−ＧａＮコンタクト層を堆積する。ｐ−ＧａＮコンタクト層を形成する際には、ｐ型不純物としてＣｐ2Ｍｇを供給する。
その後、塩素系ドライエッチングを行うことにより、ｐ−ＧａＮコンタクト層、ＡｌdＧａeＮ層２６、アンドープＧａＮ層および活性層２４の一部を除去して凹部４２を形成し、ＡｌxＧａyＩｎｚＮ層２２のｎ型電極形成領域を露出させる。次いで、凹部４２の底部に位置するｎ型電極形成領域の上に、ｎ型電極４０として、Ｔｉ／Ａｌ／Ｐｔ層を形成する。
さらに、ｐ−ＧａＮコンタクト層の上に、真空蒸着法（抵抗加熱法、電子ビーム法など）を用いて、Ｚｎ、ＭｇおよびＡｇ（またはＰｄ、Ｐｔ、およびＭｏ）の順に金属の積層構造を形成する。本実施形態では、それぞれ膜厚を７ｎｍ、７ｎｍ、１００ｎｍとしたが、本発明における膜厚はこの限りではない。続いて、窒素雰囲気下で６００℃の加熱処理を１０分間行った。Ｚｎ、ＭｇおよびＡｇを組み合わせた場合、この加熱処理の最適温度は６００℃±５０℃であった。
ここで、Ｍｇ層の形成には、原料金属をパルス的に蒸発させながら蒸着を行う手法（パルス蒸着法）を用いている。より具体的には、真空中（例えば、５×１０-7Ｔｏｒｒ）に保持したるつぼ中のＭｇ金属に、パルス的に電子ビームを照射し、パルス的に原料金属を蒸発させる。その原料金属分子または原子がｐ−ＧａＮコンタクト層に付着し、Ｍｇ層が形成される。パルスは例えばパルス幅０．５秒、繰り返し１Ｈｚである。パルス周波数は０．００５秒以上５秒以下、パルス周波数は０．１Ｈｚ以上１００Ｈｚ以下であることが好ましい。このような手法により、Ｍｇ層として緻密で良好な品質の膜が形成された。Ｍｇ層が緻密になる理由は、パルス的な蒸着を行うことにより、ｐ−ＧａＮコンタクト層に衝突するＭｇ原子またはＭｇ原子クラスタの運動エネルギーが増加するためであると考えられる。すなわち、電子ビームの照射によって、原料Ｍｇの一部が瞬間的に高エネルギーを持ったＭｇ原子となって気化あるいは蒸発する。そして、Ｍｇ原子はｐ−ＧａＮコンタクト層へ到達する。ｐ−ＧａＮコンタクト層に到達したＭｇ原子はマイグレーションを起こし、原子レベルで緻密で均質なＭｇ薄膜を形成する。１パルス上の電子ビームによって、１〜２０原子層程度のＭｇ薄膜が形成される。パルス状の電子ビームを繰り返し照射することによってＭｇ薄膜がｐ−ＧａＮコンタクト層に積層され、所望の厚さのＭｇ層が形成される。電子ビームは、Ｍｇ原子が吸着後にマイグレーションを起こすのに必要な運動エネルギーをＭｇ原子に供給することができるよう、高いピーク強度を有していることが好ましい。また、電子ビームの１パルスあたり、２０原子層（およそ５ｎｍ）以下の厚さでＭｇ薄膜が形成されるように電子銃の駆動パワーを決定することが好ましい。電子ビームの１パルスあたりに形成されるＭｇ薄膜が２０原子層よりも厚くなると、緻密で均質なＭｇ薄膜が得られにくくなる。より好ましい堆積速度は、電子ビームの１パルスあたり、５原子層以下である。これはＭｇ原子が多すぎると、Ｍｇ原子がマイグレーション中にぶつかり合い、それによりＭｇ原子が持つ運動エネルギーが失われてしまうからである。
一般にＭｇは水や空気との接触により酸化されやすい元素である。通常の蒸着方法によって支持基板上に形成したＭｇ薄膜を大気中に置いた場合、速やかに酸化される。この結果、Ｍｇ薄膜は次第に金属光沢を失い、最終的にはボロボロになって支持体から剥がれ落ちる。これに対し、本実施形態の形成方法（パルス蒸着）によって作製されたＭｇ層は、原子レベルで緻密で均質であり、エピタキシャル成長させたように非常に原子配列の整った構造を有している。そして、酸化の原因と考えられるピンホールは殆ど存在せず、酸化されにくい。大気中に数ヶ月放置してもきれいな鏡面を保持することができる。
なお、本実施形態では、原料金属（Ｍｇ金属）をパルス的に蒸発させながら蒸着を行う手法を採用しているが、Ｍｇ層を形成できるのであれば、他の手法を採用することも可能である。緻密で良質なＭｇ層を形成する他の手法としては、例えば熱ＣＶＤ法や分子線エピタキシ（ＭＢＥ）などを採用することが可能である。
本実施形態では、Ｚｎ層、Ｍｇ層、Ａｇ層の順に金属層を形成したが、Ｍｇ層、Ｚｎ層およびＡｇ層の順に金属層を形成してもよい。
また、本実施形態では、電極３０を構成する金属として、Ｚｎ層、Ｍｇ層およびＡｇ層をそれぞれ蒸着させた。しかしながら、Ｚｎ層、Ｍｇ層およびＡｇ層のうちの少なくとも２種類を含む金属を蒸着させることによって電極３０を形成してもよい。例えば、Ａｇ層中にＺｎおよびＭｇが添加された形状を有する電極３０を形成する場合には、Ｚｎ、ＭｇおよびＡｇを所望の濃度で含む金属を蒸着すればよい。
なお、その後、レーザリフトオフ、エッチング、研磨などの方法を用いて、基板１０、ＡｌuＧａvＩｎwＮ層２２の一部までを除去してもよい。このとき、基板１０のみを除去してもよいし、基板１０およびＡｌuＧａvＩｎwＮ層２２の一部だけを選択的に除去してもよい。もちろん、基板１０、ＡｌuＧａvＩｎwＮ層２２を除去せずに残してもよい。以上の工程により、本実施形態の窒化物系半導体発光素子１００が形成される。
本実施形態の窒化物系半導体発光素子１００において、ｎ型電極４０とｐ型電極３０との間に電圧を印加すると、ｐ型電極３０から活性層２４に向かって正孔が、ｎ型電極４０から活性層２４に向かって電子が注入され、例えば４５０ｎｍ波長の発光が生じる。
なお、ＡｇまたはＡｇ合金はマイグレーションを起こしやすく、さらには大気中の硫黄（Ｓ）成分によって容易に硫化するため、実用的な半導体発光素子の電極として用いる場合には、Ａｇ層またはＡｇ合金層の上に、これとは異なる金属（例えばＴｉ、Ｐｔ、Ｍｏ、Ｐｄ、Ａｕ、Ｗ、など）からなる保護電極を形成することが好ましい。ただし、これらの金属はＡｇと比較して光吸収損失が大きいため、Ａｇ層またはＡｇ合金層の厚みを光の侵入長である１０ｎｍ以上にすることによって、すべての光をＡｇ層またはＡｇ合金層で反射させて保護電極まで光が透過しないようにすることが好ましい。一方、光吸収損失が比較的小さい金属を保護電極として用いる場合には、この保護電極が反射膜の効果をも併せ持つことになるため、Ａｇの厚さは必ずしも１０ｎｍ以上でなくてもよい。
また、Ａｇ層またはＡｇ合金層を保護する膜は金属ではなくてもよく、例えば誘電体（ＳｉＯ2やＳｉＮなど）を用いることも可能である。これらは低屈折率であるため、さらに高い反射率を得ることができる。
さらに、前述の金属保護電極または誘電体保護膜の上に、配線用の金属（Ａｕ、ＡｕＳｎなど）を形成してもよい。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。
ここで、図１０（ａ）に、ｍ面ＧａＮ層上およびｃ面ＧａＮ層上に形成されたＺｎ／Ｍｇ／Ａｇ電極のＴＬＭ測定結果を示す。Ｚｎ／Ｍｇ／Ａｇ電極は、厚さ７ｎｍのＺｎ層、厚さ７ｎｍのＭｇ層、厚さ７５ｎｍのＡｇ層を形成した後に、６００℃の温度で１０分間の熱処理を行うことによって形成した。ｍ面ＧａＮ層上およびｃ面ＧａＮ層のいずれの上に電極を形成した場合にも、熱処理温度が６００℃のときに固有コンタクト抵抗が最小値になった。図１０（ａ）に示すように、ｃ面上に形成された電極と比較して、ｍ面上に形成された電極のほうが、固有コンタクト抵抗が低い。
図１０（ｂ）は、ＴＬＭ測定で得られたＩＶ曲線を示す。このＴＬＭ測定は、隣接する電極の間隔を、図４Ｅに示すような電極パターンのうち最短の８μｍとして行った。図１０（ｂ）に示すように、ｃ面上に形成された電極と比較して、ｍ面上に形成された電極のほうが、ＩＶ曲線が線形的であることがわかる。この結果から、ｍ面上に形成された電極のほうが低抵抗であることがわかる。
なお、本発明の実施形態と本質的に構成を異にするものであるが、関連する構造のものとして特許文献１、２に開示されたものがある。しかしながら、特許文献１及び２ともに、窒化ガリウム系半導体層の結晶面がｍ面であることの記載は一切無く、したがって、これらの文献の開示はｃ面の窒化ガリウム系半導体層の上に電極を形成した技術に関するものである。特に、特許文献１は、Ｍｇ層の上にＡｕ層を堆積した構成に関するものであり、その積層構造の電極を仮にｍ面上に形成したとしても、本実施形態の電極の効果が得られるものでは無い。また、特許文献２は、Ｎｉ、Ｃｒ、Ｍｇからなる金属層に言及しているが、開示されている実施例はＮｉ層を下層にした電極構造を有しているもののみである。
本発明に係る上記の発光素子は、そのまま光源として使用されても良い。しかし、本発明に係る発光素子は、波長変換のための蛍光物質を備える樹脂などと組み合わせれば、波長帯域の拡大した光源（例えば白色光源）として好適に使用され得る。
図１１は、このような白色光源の一例を示す模式図である。図１１の光源は、図３（ａ）に示す構成を有する発光素子１００と、この発光素子１００から放射された光の波長を、より長い波長に変換する蛍光体（例えばＹＡＧ：Ｙｔｔｒｉｕｍ Ａｌｕｍｎｉｎｕｍ Ｇａｒｎｅｔ）が分散された樹脂層２００とを備えている。発光素子１００は、表面に配線パターンが形成された支持部材２２０上に搭載されており、支持部材２２０上には発光素子１００を取り囲むように反射部材２４０が配置されている。樹脂層２００は、発光素子１００を覆うように形成されている。
なお、電極３０と接触するｐ型半導体領域がＧａＮ、もしくはＡｌＧａＮから構成される場合について説明したが、Ｉｎを含む層、例えばＩｎＧａＮであってもよい。この場合、Ｉｎの組成を例えば０．２とした「Ｉｎ0.2Ｇａ0.8Ｎ」を、電極３０と接するコンタクト層に用いることができる。ＧａＮにＩｎを含ませることにより、ＡｌaＧａbＮ（ａ＋ｂ＝１、ａ≧０、＞０）のバンドギャップをＧａＮのバンドギャップよりも小さくできるため、コンタクト抵抗を低減することができる。以上のことから、電極３０が接するｐ型半導体領域は、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成されていればよい。
コンタクト抵抗低減の効果は、当然に、ＬＥＤ以外の発光素子（半導体レーザ）や、発光素子以外のデバイス（例えばトランジスタや受光素子）においても得ることが可能である。
実際のｍ面半導体層の表面（主面）は、ｍ面に対して完全に平行な面である必要は無く、ｍ面から僅かな角度（０度より大きく±１°未満）で傾斜していても良い。表面がｍ面に対して完全に平行な表面を有する基板や半導体層を形成することは、製造技術の観点から困難である。このため、現在の製造技術によってｍ面基板やｍ面半導体層を形成した場合、現実の表面は理想的なｍ面から傾斜してしまう。傾斜の角度および方位は、製造工程によってばらつくため、表面の傾斜角度および傾斜方位を正確に制御することは難しい。
なお、基板や半導体の表面（主面）をｍ面から１°以上の角度で傾斜させることを意図的に行う場合がある。以下に説明する実施形態における窒化ガリウム系化合物半導体発光素子は、ｍ面から１°以上の角度で傾斜した面を主面とするｐ型半導体領域を備えている。
[他の実施形態]
図１２は、本実施形態の窒化ガリウム系化合物半導体発光素子１００ａを示す断面図である。ｍ面から１°以上の角度で傾斜した面を主面とするｐ型半導体領域を形成するため、本実施形態に係る窒化ガリウム系化合物半導体発光素子１００ａは、ｍ面から１°以上の角度で傾斜した面１２ａを主面とするＧａＮ基板１０ａを用いている。主面がｍ面から１°以上の角度で傾斜している基板は、一般に「オフ基板」と称される。オフ基板は、単結晶インゴットから基板をスライスし、基板の表面を研磨する工程で、意図的にｍ面から特定方位に傾斜した面を主面とするように作製され得る。このＧａＮ基板１０ａ上に、半導体積層構造２０ａを形成する。図１２に示す半導体層２２ａ、２４ａ、２６ａは主面がｍ面から１°以上の角度で傾斜している。これは傾斜した基板の主面上に、各種半導体層が積層されると、これらの半導体層の表面（主面）もｍ面から傾斜するからである。ＧａＮ基板１０ａの代わりに、例えば、ｍ面から特定方向に傾斜した面を表面とするサファイア基板やＳｉＣ基板を用いてもよい。本実施形態の構成においては、半導体積層構造２０ａのうち、少なくともｐ型電極３０ａと接触するｐ型半導体領域の表面がｍ面から１°以上の角度で傾斜していればよい。
次に、図１３〜図１７を参照しながら、本実施形態におけるｐ型半導体領域の傾斜について詳細を説明する。
図１３（ａ）は、ＧａＮ系化合物半導体の結晶構造（ウルツ鉱型結晶構造）を模式的に示す図であり、図２の結晶構造の向きを９０°回転させた構造を示している。ＧａＮ結晶のｃ面には、＋ｃ面および−ｃ面が存在する。＋ｃ面はＧａ原子が表面に現れた（０００１）面であり、「Ｇａ面」と称される。一方、−ｃ面はＮ（窒素）原子が表面に現れた（０００−１）面であり、「Ｎ面」と称される。＋ｃ面と−ｃ面とは平行な関係にあり、いずれも、ｍ面に対して垂直である。ｃ面は、極性を有するため、このように、ｃ面を＋ｃ面と−ｃ面に分けることができるが、非極性面であるａ面を、＋ａ面と−ａ面に区別する意義はない。
図１３（ａ）に示す＋ｃ軸方向は、−ｃ面から＋ｃ面に垂直に延びる方向である。一方、ａ軸方向は、図２の単位ベクトルａ2に対応し、ｍ面に平行な［−１２−１０］方向を向いている。図１３（ｂ）は、ｍ面の法線、＋ｃ軸方向、およびａ軸方向の相互関係を示す斜視図である。ｍ面の法線は、[１０−１０]方向に平行であり、図１３（ｂ）に示されるように、＋ｃ軸方向およびａ軸方向の両方に垂直である。
ＧａＮ系化合物半導体層の主面がｍ面から１°以上の角度で傾斜するということは、この半導体層の主面の法線がｍ面の法線から１°以上の角度で傾斜することを意味する。
次に、図１４を参照する。図１４（ａ）および（ｂ）は、それぞれ、ＧａＮ系化合物半導体層の主面およびｍ面の関係を示す断面図である。この図は、ｍ面およびｃ面の両方に垂直な断面図である。図１４には、＋ｃ軸方向を示す矢印が示されている。図１４に示したように、ｍ面は＋ｃ軸方向に対して平行である。従って、ｍ面の法線ベクトルは、＋ｃ軸方向に対して垂直である。
図１４（ａ）および（ｂ）に示す例では、ＧａＮ系化合物半導体層における主面の法線ベクトルが、ｍ面の法線ベクトルからｃ軸方向に傾斜している。より詳細に述べれば、図１４（ａ）の例では、主面の法線ベクトルは＋ｃ面の側に傾斜しているが、図１４（ｂ）の例では、主面の法線ベクトルは−ｃ面の側に傾斜している。本明細書では、前者の場合におけるｍ面の法線べクトルに対する主面の法線ベクトルの傾斜角度（傾斜角度θ）を正の値にとり、後者の場合における傾斜角度θを負の値にとることにする。いずれの場合でも、「主面はｃ軸方向に傾斜している」といえる。
本実施形態では、ｐ型半導体領域の傾斜角度が１°以上５°以下の範囲、および、傾斜角度が−５°以上−１°以下の範囲にあるので、ｐ型半導体領域の傾斜角度が０°より大きく±１°未満の場合と同様に本発明の効果を奏することができる。以下、図１５を参照しながら、この理由を説明する。図１５（ａ）および（ｂ）は、それぞれ、図１４（ａ）および（ｂ）に対応する断面図であり、ｍ面からｃ軸方向に傾斜したｐ型半導体領域における主面の近傍領域を示している。傾斜角度θが５°以下の場合には、図１５（ａ）および（ｂ）に示すように、ｐ型半導体領域の主面に複数のステップが形成される。各ステップは、単原子層分の高さ（２．７Å）を有し、ほぼ等間隔（３０Å以上）で平行に並んでいる。このようなステップの配列により、全体としてｍ面から傾斜した主面が形成されるが、微視的には多数のｍ面領域が露出していると考えられる。
図１６は、ｍ面から−ｃ軸方向に１°傾斜したｐ型半導体領域の断面ＴＥＭ写真である。ｐ型半導体領域の表面には、ｍ面が明確に表出しており、傾斜は原子ステップによって形成されていることが確認される。主面がｍ面から傾斜したＧａＮ系化合物半導体層の表面がこのような構造となるのは、ｍ面がもともと結晶面として非常に安定だからである。同様の現象は、主面の法線ベクトルの傾斜方向が＋ｃ面および−ｃ面以外の面方位を向いていても生じると考えられる。主面の法線ベクトルが例えばａ軸方向に傾斜していても、傾斜角度が１°以上５°以下の範囲にあれば同様であると考えられる。
以上より、ｐ型窒化ガリウム系化合物半導体層の表面（主面）がｍ面から１°以上の角度で傾斜している場合であっても、ｐ型電極に接触する面は多数のｍ面領域が露出しているため、コンタクト抵抗は傾斜角に依存しないものと考えられる。
図１７は、ｍ面から−ｃ軸方向に０°、２°、または５°傾斜したｐ型半導体領域の上にＭｇ/Ｐｔ層の電極を形成し、そのコンタクト抵抗（Ω・ｃｍ2）を測定した結果を示すグラフである。グラフの縦軸は固有コンタクト抵抗、横軸は傾斜角度（ｍ面の法線とｐ型半導体領域における表面の法線とが形成する角度）θである。なお、この固有コンタクト抵抗は、電極を形成して熱処理を行った後の固有コンタクト抵抗の値である。図１７の結果から分かるように、傾斜角度θが５°以下であれば、コンタクト抵抗は、ほぼ一定の値となる。本発明による実施形態の電極（Ｍｇ/Ｚｎ/Ａｇ、Ｐｔ、ＰｄまたはＭｏ）の電極を用いた場合にも、ｍ面からの傾斜角度θが５°以下であれば、コンタクト抵抗は、ほぼ一定の値となると考えられる。
以上から、ｐ型半導体領域の表面の傾斜角度θが５°以下であれば、本発明の構成によりコンタクト抵抗は低減されると考えられる。
なお、傾斜角度θの絶対値が５°より大きくなると、ピエゾ電界によって内部量子効率が低下する。このため、ピエゾ電界が顕著に発生するのであれば、ｍ面成長により半導体発光素子を実現することの意義が小さくなる。したがって、本発明では、傾斜角度θの絶対値を５°以下に制限する。しかし、傾斜角度θを例えば５°に設定した場合でも、製造ばらつきにより、現実の傾斜角度θは５°から±１°程度ずれる可能性がある。このような製造ばらつきを完全に排除することは困難であり、また、この程度の微小な角度ずれは、本発明の効果を妨げるものでもない。
本発明の窒化物系半導体素子は、ｍ面を表面とするｐ型半導体領域とｐ型電極との間のコンタクト抵抗を低減することができ、かつｐ型電極における光吸収損失を少なくすることができるため、発光ダイオード（ＬＥＤ）として特に好適に利用される。
１０、１０ａ 基板（ＧａＮ系基板）
１２、１２ａ 基板の表面（ｍ面、オフ面）
２０、２０ａ 半導体積層構造
２２、２２ａ ＡｌuＧａvＩｎwＮ層
２４、２４ａ 活性層
２６、２６ａ ＡｌdＧａeＮ層
３０、３０ａ ｐ型電極
４０、４０ａ ｎ型電極
４２、４２ａ 凹部
１００、１００ａ 窒化物系半導体発光素子
２００ 波長を変換する蛍光体が分散された樹脂層
２２０ 支持部材
２４０ 反射部材

Claims (25)

  1. 表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    前記ｐ型半導体領域上に設けられた電極とを備え、
    前記ｐ型半導体領域は、ＡｌxＧａyＩｎzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、
    前記電極は、Ｍｇ、ＺｎおよびＡｇを含む、窒化物系半導体素子。
  2. 前記ｐ型半導体領域にはＭｇがドープされ、
    前記電極におけるＭｇ濃度は、前記ｐ型半導体領域のＭｇ濃度よりも高い、請求項１に記載の窒化物系半導体素子。
  3. 前記ｐ型半導体領域にはＺｎがドープされ、
    前記電極におけるＺｎ濃度は、前記ｐ型半導体領域のＺｎ濃度よりも高い、請求項１に記載の窒化物系半導体素子。
  4. 前記電極は、前記電極のうち前記ｐ型半導体領域と接する部分に位置する第１の領域と、前記第１の領域よりも前記ｐ型半導体領域から遠い部分に位置する第２の領域とを含み、
    前記第１の領域よりも前記第２の領域のほうが前記Ｍｇおよび前記Ｚｎの濃度が高く、
    前記第１の領域よりも前記第２の領域のほうが前記Ａｇの濃度が低い、請求項１に記載の窒化物系半導体素子。
  5. 前記電極におけるＧａ濃度はＮ濃度よりも高く、
    前記Ｇａ濃度は、前記ｐ型半導体領域と前記電極との界面側から、前記電極の表面側に向かって減少する、請求項１から４の何れか一つに記載の窒化物系半導体素子。
  6. 前記電極の厚さは、２０ｎｍ以上５００ｎｍ以下である、請求項１から５の何れか一つに記載の窒化物系半導体素子。
  7. 前記半導体積層構造を支持する半導体基板を有している、請求項１から６の何れか一つに記載の窒化物系半導体素子。
  8. 前記ＭｇまたはＺｎは、前記電極内の一部に膜状に存在する、請求項１から７の何れか一つに記載の窒化物系半導体素子。
  9. 前記ＭｇまたはＺｎは、前記電極内の一部にアイランド状に存在する、請求項１から７の何れか一つに記載の窒化物系半導体素子。
  10. 窒化物系半導体発光素子と、
    前記窒化物系半導体発光素子から放射された光の波長を変換する蛍光物質を含む波長変換部と
    を備える光源であって、
    前記窒化物系半導体発光素子は、
    表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    前記ｐ型半導体領域の前記表面上に形成された電極と
    を備え、
    前記ｐ型半導体領域は、ＡｌxＧａyＩｎzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体からなり、
    前記電極は、Ｍｇ、ＺｎおよびＡｇを含む、光源。
  11. 前記ｐ型半導体領域は、ＧａＮ系である、請求項１０に記載の光源。
  12. 基板を用意する工程（ａ）と、
    表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造を前記基板上に形成する工程（ｂ）と、
    前記窒化物系半導体積層構造の前記ｐ型半導体領域の前記表面上に電極を形成する工程（ｃ）と
    を含み、
    前記工程（ｃ）では、Ｚｎ、ＭｇおよびＡｇを含む前記電極を形成する、窒化物系半導体発光素子の製造方法。
  13. 前記工程（ｃ）は、前記ｐ型半導体領域の前記表面上にＺｎ層を形成する工程と、前記Ｚｎ層の上にＭｇ層を形成する工程と、前記Ｍｇ層の上にＡｇ層を形成する工程とを含む、請求項１２に記載の窒化物系半導体発光素子の製造方法。
  14. 前記工程（ｃ）は、前記ｐ型半導体領域の前記表面上にＭｇ層を形成する工程と、前記Ｍｇ層の上にＺｎ層を形成する工程と、前記Ｚｎ層の上にＡｇ層を形成する工程とを含む、請求項１２に記載の窒化物系半導体発光素子の製造方法。
  15. 前記工程（ｃ）において、前記電極を形成した後に、前記Ｍｇ層を加熱処理する工程を実行する、請求項１３または１４に記載の窒化物系半導体発光素子の製造方法。
  16. 前記加熱処理は、４００℃以上７００℃以下の温度で実行される、請求項１５に記載の窒化物系半導体発光素子の製造方法。
  17. 前記工程（ｂ）を実行した後において、前記基板を除去する工程を含む、請求項１２から１６の何れか一つに記載の窒化物系半導体発光素子の製造方法。
  18. 表面がｍ面であるｐ型半導体領域を有する窒化物系半導体積層構造と、
    前記ｐ型半導体領域上に設けられた電極とを備え、
    前記ｐ型半導体領域は、ＡｌxＧａyＩｎzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）半導体から形成され、
    前記電極は、Ｚｎと、Ｍｇと、Ｐｄ、Ｐｔ、Ｍｏからなる群から選択される少なくとも１種の金属とを含む、窒化物系半導体素子。
  19. 前記ｐ型半導体領域にはＭｇがドープされ、
    前記電極におけるＭｇ濃度は、前記ｐ型半導体領域のＭｇ濃度よりも高い、請求項１８に記載の窒化物系半導体素子。
  20. 前記ｐ型半導体領域にはＺｎがドープされ、
    前記電極におけるＺｎ濃度は、前記ｐ型半導体領域のＺｎ濃度よりも高い、請求項１８に記載の窒化物系半導体素子。
  21. 前記電極は、Ｍｇ層と、前記Ｍｇ層の上に形成されたＺｎ層と、前記Ｚｎ層の上に形成されたＰｄ、Ｐｔ、Ｍｏからなる群から選択される少なくとも１種の金属層とを含む、請求項１８から２０のいずれかに記載の窒化物系半導体素子。
  22. 前記電極は、Ｚｎ層と、前記Ｚｎ層の上に形成されたＭｇ層と、前記Ｍｇ層の上に形成されたＰｄ、Ｐｔ、Ｍｏからなる群から選択される少なくとも１種の金属層とを含む、請求項１８から２０のいずれかに記載の窒化物系半導体素子。
  23. ｐ型半導体領域を有する窒化物系半導体積層構造と、
    前記ｐ型半導体領域上に設けられた電極とを備え、
    前記ｐ型半導体領域は、ＡｌxＧａyＩｎzＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０, ｙ≧０, ｚ≧０）半導体から形成され、
    前記ｐ型半導体領域における主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であり、
    前記電極は、Ｍｇと、Ｚｎと、Ｐｄ、Ｐｔ、Ｍｏ、Ａｇからなる群から選択される少なくとも１種の金属とを含む、窒化物系半導体素子。
  24. 前記ｐ型半導体領域は、ＧａＮ系である、請求項１から９、１８から２３のいずれかに記載の窒化物系半導体素子。
  25. 基板を用意する工程（ａ）と、
    主面の法線とｍ面の法線とが形成する角度が１°以上５°以下であるｐ型半導体領域を有する窒化物系半導体積層構造を前記基板上に形成する工程（ｂ）と、
    前記窒化物系半導体積層構造の前記ｐ型半導体領域の前記表面上に電極を形成する工程（ｃ）と
    を含み、
    前記工程（ｃ）では、Ｚｎ、ＭｇおよびＡｇを含む前記電極を形成する、窒化物系半導体発光素子の製造方法。
JP2011516185A 2010-01-18 2010-09-21 窒化物系半導体素子およびその製造方法 Expired - Fee Related JP4792136B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011516185A JP4792136B2 (ja) 2010-01-18 2010-09-21 窒化物系半導体素子およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010008376 2010-01-18
JP2010008376 2010-01-18
PCT/JP2010/005723 WO2011086620A1 (ja) 2010-01-18 2010-09-21 窒化物系半導体素子およびその製造方法
JP2011516185A JP4792136B2 (ja) 2010-01-18 2010-09-21 窒化物系半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP4792136B2 true JP4792136B2 (ja) 2011-10-12
JPWO2011086620A1 JPWO2011086620A1 (ja) 2013-05-16

Family

ID=44303926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011516185A Expired - Fee Related JP4792136B2 (ja) 2010-01-18 2010-09-21 窒化物系半導体素子およびその製造方法

Country Status (5)

Country Link
US (1) US8124986B2 (ja)
EP (1) EP2369645A4 (ja)
JP (1) JP4792136B2 (ja)
CN (1) CN102203967B (ja)
WO (1) WO2011086620A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154840A (ja) * 2013-02-13 2014-08-25 Mitsubishi Chemicals Corp ｍ面窒化物系発光ダイオードの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010052810A1 (ja) 2008-11-06 2010-05-14 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP4843122B2 (ja) * 2009-12-25 2011-12-21 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP4820465B1 (ja) * 2010-04-02 2011-11-24 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP5776021B2 (ja) * 2010-04-02 2015-09-09 パナソニックＩｐマネジメント株式会社 窒化物系半導体素子及び光源
EP2565943A1 (en) 2010-04-28 2013-03-06 Panasonic Corporation Nitride-type semiconductor element and process for production thereof
JP2013172012A (ja) * 2012-02-21 2013-09-02 Sumitomo Electric Ind Ltd 半導体装置、及び、半導体装置の作製方法
JP7146562B2 (ja) * 2018-10-17 2022-10-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7296001B2 (ja) * 2018-10-17 2023-06-21 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
EP3745472A1 (en) * 2019-05-28 2020-12-02 OSRAM Opto Semiconductors GmbH Method for manufacturing a semiconductor device and optoelectronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084159A (ja) * 1996-09-06 1998-03-31 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2002026392A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体発光素子とその製造方法、及び半導体発光装置
WO2007136097A1 (ja) * 2006-05-23 2007-11-29 Meijo University 半導体発光素子
JP2008153285A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体装置および窒化物半導体製造方法
JP4568380B1 (ja) * 2009-04-03 2010-10-27 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP4568379B1 (ja) * 2009-04-03 2010-10-27 パナソニック株式会社 窒化物系半導体素子およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2704181B2 (ja) * 1989-02-13 1998-01-26 日本電信電話株式会社 化合物半導体単結晶薄膜の成長方法
JP3494478B2 (ja) 1994-08-22 2004-02-09 日亜化学工業株式会社 窒化ガリウム系化合物半導体素子
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
JPH10294531A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 窒化物化合物半導体発光素子
JP3299145B2 (ja) 1997-07-15 2002-07-08 日本電気株式会社 窒化ガリウム系半導体のｐ型電極およびその形成方法
JP2000216497A (ja) * 1999-01-22 2000-08-04 Sanyo Electric Co Ltd 半導体素子およびその製造方法
US7186302B2 (en) * 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
KR100586943B1 (ko) 2003-12-26 2006-06-07 삼성전기주식회사 질화갈륨계 반도체 발광소자의 제조방법
US7960746B2 (en) * 2004-01-06 2011-06-14 Samsung Led Co., Ltd. Low resistance electrode and compound semiconductor light emitting device including the same
JP4438422B2 (ja) 2004-01-20 2010-03-24 日亜化学工業株式会社 半導体発光素子
JP3920315B2 (ja) * 2004-06-14 2007-05-30 三菱電線工業株式会社 窒化物系半導体発光素子
CN101841002B (zh) * 2004-09-24 2011-11-16 株式会社半导体能源研究所 发光器件
KR100725610B1 (ko) * 2006-04-18 2007-06-08 포항공과대학교 산학협력단 오믹 전극 형성 방법 및 반도체 발광 소자
KR100778820B1 (ko) 2006-04-25 2007-11-22 포항공과대학교 산학협력단 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자
JP2008258503A (ja) * 2007-04-06 2008-10-23 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
EP2204855A1 (en) 2007-10-23 2010-07-07 Panasonic Corporation Semiconductor light emitting element, semiconductor light emitting device using the element, and method for manufacturing the device
CN100532638C (zh) * 2008-05-16 2009-08-26 南京大学 生长非极性面GaN薄膜材料的方法及其用途
WO2010103804A1 (ja) 2009-03-11 2010-09-16 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US8629065B2 (en) * 2009-11-06 2014-01-14 Ostendo Technologies, Inc. Growth of planar non-polar {10-10} M-plane gallium nitride with hydride vapor phase epitaxy (HVPE)

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084159A (ja) * 1996-09-06 1998-03-31 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2002026392A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体発光素子とその製造方法、及び半導体発光装置
WO2007136097A1 (ja) * 2006-05-23 2007-11-29 Meijo University 半導体発光素子
JP2008153285A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体装置および窒化物半導体製造方法
JP4568380B1 (ja) * 2009-04-03 2010-10-27 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP4568379B1 (ja) * 2009-04-03 2010-10-27 パナソニック株式会社 窒化物系半導体素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154840A (ja) * 2013-02-13 2014-08-25 Mitsubishi Chemicals Corp ｍ面窒化物系発光ダイオードの製造方法

Also Published As

Publication number Publication date
EP2369645A1 (en) 2011-09-28
CN102203967B (zh) 2012-10-03
US20110266575A1 (en) 2011-11-03
US8124986B2 (en) 2012-02-28
JPWO2011086620A1 (ja) 2013-05-16
EP2369645A4 (en) 2012-11-14
CN102203967A (zh) 2011-09-28
WO2011086620A1 (ja) 2011-07-21

Similar Documents

Publication Publication Date Title
JP4792136B2 (ja) 窒化物系半導体素子およびその製造方法
JP4486701B1 (ja) 窒化物系半導体素子およびその製造方法
JP4568379B1 (ja) 窒化物系半導体素子およびその製造方法
JP4558846B1 (ja) 窒化物系半導体素子およびその製造方法
WO2010113238A1 (ja) 窒化物系半導体素子およびその製造方法
JP5373230B2 (ja) 窒化物半導体発光素子およびその製造方法
JP5776021B2 (ja) 窒化物系半導体素子及び光源
JP4659926B2 (ja) 窒化物系半導体素子およびその製造方法
JP4843123B2 (ja) 窒化物系半導体素子およびその製造方法
JP4909448B2 (ja) 窒化物系半導体素子およびその製造方法
WO2011135866A1 (ja) 窒化物系半導体素子およびその製造方法
JP4820465B1 (ja) 窒化物系半導体素子およびその製造方法
JP2012227494A (ja) 窒化物系半導体発光素子およびその製造方法
JP4843122B2 (ja) 窒化物系半導体素子およびその製造方法
JP5547279B2 (ja) 窒化物系半導体素子およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4792136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees