CN102203967A - 氮化物类半导体元件以及其制造方法 - Google Patents

氮化物类半导体元件以及其制造方法 Download PDF

Info

Publication number
CN102203967A
CN102203967A CN201080002932XA CN201080002932A CN102203967A CN 102203967 A CN102203967 A CN 102203967A CN 201080002932X A CN201080002932X A CN 201080002932XA CN 201080002932 A CN201080002932 A CN 201080002932A CN 102203967 A CN102203967 A CN 102203967A
Authority
CN
China
Prior art keywords
layer
electrode
nitride
zone
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201080002932XA
Other languages
English (en)
Other versions
CN102203967B (zh
Inventor
安杖尚美
横川俊哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102203967A publication Critical patent/CN102203967A/zh
Application granted granted Critical
Publication of CN102203967B publication Critical patent/CN102203967B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种氮化物类半导体元件，具备：氮化物类半导体层叠构造，其具有表面为m面的p型半导体区域；和电极，其设置在所述p型半导体区域上，所述p型半导体区域由AlxGayInzN(x+y+z＝1，x≥0，y≥0，z≥0)半导体形成，所述电极包含Mg、Zn以及Ag。

Description

氮化物类半导体元件以及其制造方法
技术领域
本发明涉及一种氮化物半导体元件以及其制造方法。特别地，本发明涉及一种从紫外到蓝色、绿色、橙色以及白色等可见光域全体的波长域下的发光二极管、激光二极管等GaN类半导体发光元件。这种发光元件在向显示、照明以及光信息处理领域等的应用值得期待。另外，本发明还涉及一种在氮化物类半导体元件中使用的电极的制造方法。
背景技术
具有作为V族元素的氮(N)的氮化物半导体，因其带隙的大小而有望视作短波长发光元件的材料。其中，氮化镓类化合物半导体(GaN类半导体：AlxGayInzN(x+y+z＝1，x≥0，y≥0，z≥0))的研究正盛行，且蓝色发光二极管(LED)、绿色LED、以及以GaN类半导体为材料的半导体激光也正实用化。
GaN类半导体具有纤锌矿型晶体构造。图1示意地表示了GaN的晶胞。在AlxGayInzN(x+y+z＝1，x≥0，y≥0，z≥0)的半导体晶体中，图1所示的Ga的一部分能够置换成Al以及/或者In。
图2表示为了用4个指标标记(六面晶指数)表现纤锌矿型晶体构造的面而一般使用的4个矢量a1、a2、a3、c。基本矢量c沿[0001]方向延伸，该方向称作“c轴”。与c轴垂直的面(plane)称作“c面”或者“(0001)面”。此外，“c轴”以及“c面”也有分别用“C轴”以及“C面”进行标记的情况。
在用GaN类半导体来制作半导体元件的情况下，作为使GaN类半导体晶体生长的基板，使用使c面即(0001面)为表面的基板。但是，由于在c面上Ga的原子层和氮的原子层的位置在c轴方向上仅偏离一点，故形成极化(Electrical Polarization)。因此，“c面”也称作“极性面”。极化的结果是，在活性层的InGaN的量子阱方向，沿c轴方向产生压电电场。若在产生层而产生这样的压电电场，则因载流子的量子限制斯塔克效应(Quantum Confined Stark Effect)而使在活性层内的电子以及空穴的分布产生偏离，故内部量子效率降低。因此，若是半导体激光，则将会引起阈值电流的增大。若是LED，则将会引起功耗的增大或发光效率的降低。另外，与注入载流子的密度的上升一起，压电电场的筛分(screening)也发生，从而发光波长也产生变化。
为此，为了解决这些课题，研究使用在表面具有非极性面、例如与[10-10]方向垂直的、称作m面的(10-10)面的基板。在此，表示密勒指数的括号内的数字的左边所附的“-”表示“负号(bar)”。m面如图2所示，是与c轴(基本矢量c)平行的面，且与c面垂直。由于在m面，Ga原子和N原子存在于同一原子面状，故在与m面垂直的方向上不产生极化。其结果是，若在与m面垂直的方向上形成半导体层叠构造，则由于在活性层不产生压电电场，故能够解决上述课题。
m面是(10-10)面、(-1010)面、(1-100)面、(-1100)面、(01-10)面、(0-110)面的统称。此外，在本说明书中，“X面生长”指的是在与六面晶纤锌矿型构造的X面(X＝c、m)垂直的方向上发生外延生长(Epitaxial Growth)。在X面生长中，有时将X面称作“生长面”。另外，有时将通过X面生长而形成的半导体的层称作“X面半导体层”。
专利文献1：JP特开平8-64871号公报
专利文献2：JP特开平11-40846号公报
专利文献3：JP特开2005-197631号公报
非专利文献1：Massalski，T.B.著“BINARY ALLOY PHASE DIAGRAMS”ASM International出版，1990
如上所述，使在m面基板上生长的GaN类半导体元件与使在c面基板上生长的GaN类半导体元件比较，能够发挥更显著的效果，但有以下这样的问题。即，使在m面基板上生长的GaN类半导体元件较之使在c面基板上生长的GaN类半导体元件，其接触电阻高，这在使用使在m面基板上生长的GaN类半导体元件的方面，成为大的技术障碍。
在此状况中，本申请的发明者为了解决使在非极性面即m面上生长的GaN类半导体元件具有的接触电阻高的课题而进行锐意研究，其结果是，发现了能够降低接触电阻的方法。
发明内容
本发明正是鉴于所提及的点而提出的，其主要目的在于，提供一种能够降低在m面基板上使晶体生长的GaN类半导体元件中的接触电阻的构造以及制造方法。
本发明的氮化物类半导体元件具备：氮化物类半导体层叠构造，其具有表面为m面的p型半导体区域；和电极，其设置在所述p型半导体区域上，所述p型半导体区域由AlxGayInzN(x+y+z＝1，x≥0，y≥0，z≥0)半导体形成，所述电极包含Mg、Zn以及Ag。
在某实施方式中，在所述p型半导体区域中掺入Mg，所述电极中的Mg浓度比所述p型半导体区域的Mg浓度高。
在某实施方式中，在所述p型半导体区域中掺入Zn，所述电极中的Zn浓度比所述p型半导体区域的Zn浓度高。
在某实施方式中，所述电极包含：第一区域，其位于所述电极之中的与所述p型半导体区域相接的部分；和第二区域，其位于所述电极之中的比所述第一区域离所述p型半导体区域远的部分，较之于所述第一区域，在所述第二区域中，所述Mg以及所述Zn的浓度高，较之于所述第一区域，在所述第二区域，所述Ag的浓度低。
在某实施方式中，在所述电极中，Ga浓度比N浓度高，
所述Ga浓度从所述p型半导体区域与所述电极之间的界面侧起朝着所述电极的表面侧而减少。
在某实施方式中，所述电极的厚度为20nm以上、500nm以下。
在某实施方式中，具有支撑所述半导体层叠构造的半导体基板。
在某实施方式中，所述Mg或者Zn以膜状存在于所述电极内的一部分中。
在某实施方式中，所述Mg或者Zn以岛状存在于所述电极内的一部分中。
本发明的光源具备：氮化物类半导体发光元件；和波长变换部，其包含将从所述氮化物类半导体发光元件放射出的光的波长进行变换的荧光物质，其中，所述氮化物类半导体发光元件具备：氮化物类半导体层叠构造，其具有表面为m面的p型半导体区域；和电极，其形成在所述p型半导体区域的所述表面上，所述p型半导体区域由AlxGayInzN(x+y+z＝1，x≥0，y≥0，z≥0)半导体构成，所述电极包含Mg、Zn以及Ag。
本发明的氮化物类半导体发光元件的制造方法，包括：准备基板的工序(a)；在所述基板上形成氮化物类半导体层叠构造的工序(b)，该氮化物类半导体层叠构造具有表面为m面的p型半导体区域；和在所述氮化物类半导体层叠构造的所述p型半导体区域的所述表面上形成电极的工序(c)，在所述工序(c)中，形成包含Zn、Mg以及Ag的所述电极。
在某实施方式中，所述工序(c)包括：在所述p型半导体区域的所述表面上形成Zn层的工序；在所述Zn层上形成Mg层的工序；和在所述Mg层上形成Ag层的工序。
在某实施方式中，所述工序(c)包括：在所述p型半导体区域的所述表面上形成Mg层的工序；在所述Mg层上形成Zn层的工序；和在所述Zn层上形成Ag层的工序。
在某实施方式中，在所述工序(c)中，在形成所述金属层后，执行对所述Mg层加热处理的工序。
在某实施方式中，所述加热处理在400℃以上、700℃以下的温度下执行。
在某实施方式中，包括在执行所述工序b后，去除所述基板的工序。
本发明的其他的氮化物类半导体元件具备：氮化物类半导体层叠构造，其具有表面为m面的p型半导体区域；和电极，其设置在所述p型半导体区域上，其中，所述p型半导体区域由AlxGayInzN AlxGayInzN(x+y+z＝1，x≥0，y≥0，z≥0)半导体形成，所述电极包含Zn、Mg以及从由Pd、Pt、Mo构成的群中选择出来的至少一种金属。
在某实施方式中，在所述p型半导体区域中掺入Mg，所述电极中的Mg浓度比所述p型半导体区域的Mg浓度高。
在某实施方式中，在所述p型半导体区域中掺入Zn，所述电极中的Zn浓度比所述p型半导体区域的Zn浓度高。
在某实施方式中，所述电极包括：Mg层；形成在所述Mg层上的Zn层；和形成在所述Zn层上的从由Pd、Pt、Mo构成的群中选择出来的至少一种金属层。
在某实施方式中，所述电极包括：Zn层；形成在所述Zn层上的Mg层；和形成在所述Mg层上的从由Pd、Pt、Mo构成的群中选择出来的至少一种金属层。
本发明的其他的氮化物类半导体元件，具备：氮化物类半导体层叠构造，其具有p型半导体区域；和电极，其设置在所述p型半导体区域上，其中，所述p型半导体区域由AlxGayInzN(x+y+z＝1，x≥0，y≥0，z≥0)半导体形成，所述p型半导体区域中的主面的法线与m面的法线之间形成的角度为1°以上、5°以下，所述电极包含Mg、Zn以及从由Pd、Pt、Mo构成的群中选择出来的至少一种金属。
本发明的其他的氮化物类半导体发光元件的制造方法包括：准备基板的工序(a)；在所述基板上形成氮化物类半导体层叠构造的工序(b)，该氮化物类半导体层叠构造具有主面的法线与m面的法线之间形成的角度为1°以上、5°以下的p型半导体区域；和在所述氮化物类半导体层叠构造的所述p型半导体区域的所述表面上形成电极的工序(c)，在所述工序(c)中，形成包含Zn、Mg以及Ag的所述电极。
根据本发明，半导体层叠构造上的电极包含有Mg以及Zn层，从而能够得到接触电阻低的氮化物类半导体发光元件。
附图说明
图1是示意地表示GaN的晶胞的立体图。
图2是表示纤锌矿型晶体构造的基本矢量a1、a2、a3的立体图。
图3(a)是表示本发明的实施方式中的氮化物类半导体发光元件100的截面示意图，(b)是表示m面的晶体构造的图，(c)是表示晶体构造的图。
图4A是表示在形成由Pd/Pt层构成的电极后，在最合适温度下进行热处理的情况下的电极间的电流—电压特性的图。
图4B是表示在形成由Zn/Mg/Ag层构成的电极后，在最合适温度下进行热处理的情况下的电极间的电流—电压特性的图。
图4C是表示对于由Pd/Pt层构成的电极以及由Zn/Mg/Ag层构成的电极，在各个最合适温度下进行热处理的情况下的固有接触电阻(Ω·cm2)的值的图。
图4D是表示由Pd/Pt层构成的电极以及由Zn/Mg/Ag层构成的电极的固有接触电阻值的热处理温度依存性的图。
图4E是表示TLM(Transmission Line Method)电极图案的图。
图5是表示在各温度下进行热处理后的电极的表面状态的光学显微镜的代替附图用照片。
图6A表示在m面GaN层上配置有Zn/Mg/Ag电极的半导体元件的、未进行热处理的状态(as-depo)的SIMS分析结果(各元素的深度方向的分布图)。
图6B表示在m面GaN层上配置有Zn/Mg/Ag电极的半导体元件的、在600℃下进行热处理后的SIMS分析结果(各元素的深度方向的分布图)。
图6C表示在m面GaN层上配置有Zn/Mg/Ag电极的半导体元件的热处理前后的Zn的深度方向的分布图。
图6D表示在m面GaN层上配置有Zn/Mg/Ag电极的半导体元件的热处理前后的Mg的深度方向的分布图。
图6E表示在m面GaN层上配置有Zn/Mg/Ag电极的半导体元件的热处理前后的Ga的深度方向的分布图。
图6F表示在m面GaN层上配置有Zn/Mg/Ag电极的半导体元件的热处理前后的N的深度方向的分布图。
图7(a)、(b)是表示在m面GaN层上配置有Zn/Ag电极的半导体元件的SIMS分析结果的分布图。(a)表示在未进行热处理的状态(as-depo)的各元素的深度方向的分布图。(b)表示在600℃下进行热处理后的各元素的深度方向的分布图。
图8(a)、(b)是表示在m面GaN层上配置有Mg/Ag电极的半导体元件的SIMS分析结果的分布图。(a)表示在未进行热处理的状态(as-depo)的各元素的深度方向的分布图。(b)表示在600℃下进行热处理后的各元素的深度方向的分布图。
图9是表示Pd(40nm)/Pt(35nm)电极A、与本发明的实施方式的电极B～D之间的固有接触电阻的图。本发明的实施方式的电极B具有Zn(7nm)/Mg(7nm)/Ag(75nm)的构成，电极C具有Zn(7nm)/Mg(2nm)/Ag(75nm)的构成，电极D具有Mg(7nm)/Zn(2nm)/Ag(75nm)的构成。
图10(a)是表示与c面GaN层或者m面GaN层接触的Zn/Mg/Ag电极的接触电阻的图，(b)是表示与c面GaN层以及m面GaN层接触的Zn/Mg/Ag电极的IV曲线的图。
图11是表示白色光源的实施方式的截面图。
图12是本发明的其他实施方式的氮化镓类化合物半导体发光元件100a的截面图。
图13(a)是示意地表示GaN类化合物半导体的晶体构造(纤锌矿型晶体构造)的图，(b)是表示m面的法线、与+c轴方向以及a轴方向之间的关系的立体图。
图14(a)以及(b)分别是表示GaN类化合物半导体层的主面与m面之间的配置关系的截面图。
图15(a)以及(b)分别是示意地表示p型GaN类化合物半导体层的主面和其附近区域的截面图。
图16是从m面向-c轴方向倾斜了1°的p型半导体区域的截面TEM照片。
图17是表示在从m面向-c轴方向倾斜了0°、2°、或者5°的p型半导体区域上形成Mg/Pt层的电极，并测定了该接触电阻(Ω·cm2)的结果的图。
(附图标记说明)
10、10a 基板(GaN类基板)
12、12a 基板的表面(m面、off面)
20、20a 半导体层叠构造
22、22a AluGavInwN层
24、24a 活性层
26、26a AldGaeN层
30、30a p型电极
40、40a n型电极
42、42a 凹部
100、100a 氮化物类半导体发光元件
200 分散变换波长的荧光体的树脂层
220 支撑部件
240 反射部件
具体实施方式
以下，参照附图，说明本发明的实施方式。在以下的附图中，为了说明的简洁化，用相同的参照符号表示实质上具有相同功能的构成要素。此外，本发明不限定于以下的实施方式。
图3(a)示意地表示本发明的实施方式的氮化物类半导体发光元件100的截面构成。如图3(a)所示的氮化物类半导体发光元件100是由GaN类半导体构成的半导体设备，并具有氮化物类半导体层叠构造。
本实施方式的氮化物类半导体发光元件100具备：使m面为表面12的GaN类基板10；形成在GaN基板10上的半导体层叠构造20；和形成在半导体层叠构造20上的电极30。在本实施方式中，半导体层叠构造20是由m面生长形成的m面半导体层叠构造，其表面是m面。此外，由于也有a面GaN在r面蓝宝石基板上生长的事例，故根据生长条件不同，GaN类基板10的表面不一定非得是m面。在本发明的构成中，至少在半导体层叠构造20之中与电极接触的半导体区域的表面是m面即可。
本实施方式的氮化物半导体发光元件100具备支撑半导体层叠构造20的GaN基板10，但也可以代替GaN基板10而具备其他的基板，还能够在取下基板的状态下进行使用。
图3(b)示意地表示表面为m面的氮化物类半导体的截面(与基板表面垂直的截面)的晶体构造。Ga原子和氮原子由于存在于与m面平行的同一原子面上，故在与m面垂直的方向上不产生极化。即，m面是非极性面，在与m面垂直的方向生长的活性层内不产生压电电场。此外，所添加的In以及Al位于Ga的位置，置换Ga。即使用In或Al来置换Ga的至少一部分，在与m面垂直的方向上也不会产生自发极化。
在表面具有m面的GaN类基板在本说明书中被称作“m面GaN类基板”。为了在与m面垂直的方向上得到生长的m面氮化物类半导体层叠构造，一般是利用m面GaN类基板，并在该基板的m面上使半导体生长即可。这是由于，GaN类基板的表面的面方位由半导体层叠构造的面方位来反映。然而，如前述那样，基板的表面不一定非得是m面，另外，也不需要在最终的设备中残留基板。
为了参考，图3(C)示意地表示表面为c面的氮化物类半导体的截面(与基板表面垂直的截面)的晶体构造。Ga原子和氮原子不存在于与c面平行的同一原子面上。其结果是，在与c面垂直的方向上产生自发的极化。在本说明书中，将在表面具有c面的GaN类基板称作“c面GaN类基板”。
c面GaN类基板是用于使GaN类半导体晶体生长的一般的基板。由于与c面平行的Ga的原子层和氮的原子层的位置在c轴方向上仅偏离一点，故沿c轴方向形成极化。
再度参照图3(a)。在m面GaN类基板10的表面(m面)12上形成有半导体层叠构造20。半导体层叠构造20包括：包含AlaInbGacN层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层24；和AldGaeN层(d+e＝1，d≥0，e≥0)26。AldGaeN层26以活性层24为基准，位于与m面12侧的相反侧。在此，活性层24是氮化物类半导体发光元件100的电子注入区域。
在本实施方式的半导体层叠构造20中还包含有其他的层，在活性层24与基板10之间形成有AluGavInwN层(u+v+w＝1，u≥0，v≥0，w≥0)22。本实施方式的AluGavInwN层22是第一导电型(n型)的AluGavInwN层22。另外，在活性层24与AldGaeN层26之间设置有未掺杂的GaN层。
在AldGaeN层26中，Al的组成比率d在厚度方向上不需要一样。在AldGaeN层26中，Al的组成比率d可以在厚度方向上连续地或者阶段性地变化。即，AldGaeN层26可以具有将Al的组成比率d不同的多个层进行了层叠的多层构造，掺入的浓度也可以在厚度方向上变化。此外，从接触电阻降低的观点来看，AldGaeN层26的最上部(半导体层叠构造20的上面部分)优选由Al的组成比率d为零的层(GaN层)构成。另外，Al组成d可以不是零，还能够使用将Al组成设为0.05左右的Al0.05Ga0.95N。此时，后述的包含Mg以及Zn的电极30将与Al0.05Ga0.95N接触。
电极30与半导体层叠构造20的p型半导体区域接触，作为p型电极(p侧电极)产生功能。在本实施方式中，电极30与掺入了第二导电型(p型)的掺杂物的AldGaeN层26接触。在AldGaeN层26中，例如，作为掺杂物，掺入了Mg。作为Mg以外的p型掺杂物，可以掺入诸如Zn、Be等。
电极30包含Mg以及Zn，进而包含Ag。换言之，电极30由Mg、Zn以及Ag形成(主成分是Mg、Zn以及Ag)。另外，在电极30中除了Mg、Zn以及Ag，还可以包含从AldGaeN层26起扩散的Al、Ga、N。
电极30可以代替Ag而包含Pd、Pt、以及Mo中的任意至少一个。即，电极30可以由Mg、Zn、和从由Pd、Pt、以及Mo构成的群中选择出来的至少一种金属来形成(具有由Mg、Zn、和从由Pd、Pt、以及Mo构成的群中选择出来的至少一种金属作为主成分)。然而，作为电极30的构成金属，使用例如像Au那样在半导体层叠构造20侧易扩散且在半导体层叠构造20侧形成高电阻的区域的金属不是优选方案。作为电极的构成金属，优选使用在半导体层叠构造20侧的AlxGayInzN(x+y+z＝1，x≥0，y≥0，z≥0)中难以扩散的金属、或者即使扩散也与掺杂物不相抵的金属。
特别地，为了从发光元件100高效地提取光，像本实施方式那样，期望选择光的吸收少的、即对于光具有高反射率的Ag或者以Ag为主成分的合金。例如，在用蓝色光的反射率进行比较的情况下，Ag为约97％，Pt为约55％，Au为约40％。在此，以Ag为主成分的合金是指，例如，以Ag为主体并添加一种以上的微量的其他金属(例如，Cu、Au、Pd、Nd、Sm、Sn、In、Bi等)后的合金化的产物。以Ag为主成分的合金与Ag比较，在耐热性或可靠性上优良。在本说明书中，“合金”是指％程度(order)以上的不同种金属混合的状态。此外，电极30还可以包含在制造工序中混入的杂质等。
在后将详述构成电极30的各自的金属(Zn、Mg、Ag)在电极30内扩散的情况。例如，在半导体层叠构造20上，作为电极30，若在按Zn层、Mg层以及Ag层的顺序形成各自的层后，在600℃下进行10分钟的热处理，则Zn以及Mg移动到电极30的表面(为电极30和半导体层叠构造20之间的界面为相反侧的面。)侧，Ag移动到电极30的背面(电极30和半导体层叠构造20之间的界面)侧。其结果是，Zn以及Mg的浓度，在表面侧比电极30的背面侧高。并认为，由于这种电极30内的Zn、Mg、Ag的混合，堆积时的Zn层、Mg层以及Ag层的边界将变得难以视认。此外，还考虑根据各金属层的膜厚、或者热处理的时间或温度不同，堆积时的Zn层、Mg层以及Ag层的边界以能够视认的状态残留的情况。在这种情况下，电极30成为在Zn层上配设Mg层，并在Mg层上配设Ag层的状态。可以使Zn层、Mg层、以及Ag层的至少一部分合金化。
在本实施方式中，在形成诸如厚度为7nm的Zn层、厚度为7nm的Mg层、和厚度为75nm的Ag层后，通过进行热处理来形成电极30。在这种情况下，由于Ag层的厚度相对于Zn层以及Mg层的厚度在10倍以上，故若进行热处理，则成为在Ag层中添加Zn以及Mg的状态。Ag层中的Zn以及Mg的浓度可以是％程度以上(合金化)，也可以比1％低(杂质级别)。
此外，在电极30，作为构成金属，包含Mg以及Zn，在半导体层叠构造20中的AldGaeN层26，作为p型掺杂物，包含Mg或者Zn。通过热处理，电极30中所包含的金属扩散到半导体层叠构造20侧，半导体层叠构造20所包含的元素扩散到电极30侧。然而，认为热处理前的电极30中的Zn的浓度与AldGaeN层26中的Zn浓度(最大值)之间的大小关系在热处理后通常会保持。同样，电极30中的Mg的浓度与AldGaeN层26中的Mg浓度(最大值)之间的大小关系在热处理后通常会保持。
从降低AldGaeN层26与电极30之间的接触电阻的观点出发，优选使Ag层中所包含的Zn的浓度(最大值)比AldGaeN层26中的Zn浓度(最大值)高，Mg浓度(最大值)比AldGaeN层26中的Mg浓度(最大值)高。
在用Pt代替Ag作为构成电极30的金属的情况下，Zn以及Mg的向电极表面侧(Pt层侧)的扩散比在使用Ag的情况下少。因此，认为即使在热处理后，堆积时的Zn层、Mg层以及Pt层的边界也以能够视认的状态残留。在这种情况下，电极30成为在Zn层上形成Mg层，并在Mg层上形成Pt层的状态。可以使Zn层、Mg层、以及Pt层的至少一部分合金化。在此，“Zn层、Mg层、以及Pt层的至少一部分合金化”包含仅Zn层、Mg层以及Pt层的边界部分合金化的形态、以及Zn、Mg、Pt相互混合从而Zn层、Mg层、Pt层的全部都合金化的形态。此外，还考虑根据各金属层的膜厚、或者热处理的时间或温度，堆积时的Zn层、Mg层以及Pt层的边界成为不能视认的状态的情况。
作为构成电极30的金属，认为在代替Ag或者Pt而使用Mo或者Pd的情况下，构成电极30的各金属的行为倾向也与使用Ag或者Pt的情况相同。即，认为虽然根据用到的金属而易扩散的程度不同，但各自的金属都将在电极30内扩散。
构成电极30的各金属可以膜状地凝集，也可以岛状地凝集。将在本说明书中的“Mg层”设为包含多个岛状(Island)Mg的集合，并将“Zn层”设为包含多个岛状(Island)Zn的集合。另外，该“Mg层”、“Zn层”可以由存在多个开口部的膜(例如，多孔的膜)构成。
若电极30过薄，则在后述的热处理中将发生凝集，电极30将整体地成为岛状。另一方面，若电极30过厚，则会产生变形，变得易脱落。为此，本实施方式的电极30的厚度优选决定在诸如20～500nm的范围。此外，根据构成电极30的金属的组合，各自的金属的凝集容易度不同。因此，为了防止因电极30凝集而导致半导体层露出，需要按照构成电极30的金属的组合来决定各自的金属的厚度。例如，由于Ag比Pt具有易凝集的性质，故作为构成电极30的金属，优选将在使用Ag的情况下的Ag层设置得比在使用Pt的情况下的Pt层厚。
在电极30上，除了上述Ag、Pd、Pt以及、Mo的层或者合金层，还可以形成由这些金属以外的金属或者合金构成的电极层或布线层。
另外，具有m面的表面12的GaN基板10的厚度为诸如100～400μm。这是由于，若为大约100μm以上基板厚度，则在晶圆(wafer)的处理中不会产生障碍。此外，若本实施方式的基板10具有由GaN类材料构成的m面的表面12，则即使具有层叠构造也没有关系。即，本实施方式的GaN类基板10还包含至少在表面12存在m面的基板，因此，基板整体可以是GaN类，即使是与其他材料的组合也没有关系。
在本实施方式的构成中，在基板10上，在n型的AluGavInwN层(例如，厚度0.2～2μm)22的一部分形成有电极40(n型电极)。在本实施方式的构成中，在基板10上，在图示了n型的AluGavInwN层的例子中，在半导体层叠构造20之中形成有电极40的区域，按照n型的AluGavInwN层22的一部分露出的方式形成有凹部42。在该凹部42露出的n型AluGavInwN层22的表面设置有电极40。电极40由诸如Ti层和Al层和Pt层的层叠构造构成，电极40的厚度为诸如100～200nm。
本实施方式的活性层24具有将Ga0.9In0.1N阱层(例如，厚度为9nm)和GaN阻障(barrier)层(例如，厚度为9nm)交替地进行层叠的GaInN/GaN多量子阱(MQW)构造(例如，厚度为81nm)。
在活性层24上设置有p型的AldGaeN层26。P型的AldGaeN层26的厚度为诸如0.2～2μm。此外，如上所述，在活性层24与AldGaeN层26之间，可以设置未掺杂的GaN层。
除此以外，在AldGaeN层26上还能够形成第二导电型(例如，p型)的GaN层。然后，在该GaN层上形成由p+-GaN构成的接触层，进而还能够在由p+-GaN构成的接触层上形成电极30。此外，代替将由GaN构成的接触层考虑成与AldGaeN层26不同的层，还能够考虑成AldGaeN层26的一部分。
接下来，参照图4以及图6，进一步地详细说明本实施方式的特征或者特异性。
图4A表示在使两个Pd/Pt电极与p型的m面GaN层接触的情况下的电流—电压特性。图4B表示在使两个Zn/Mg/Ag层电极与p型的m面GaN层接触的情况下的电流—电压特性。
在图4A的测定中用到的Pd/Pt电极，在掺入了Mg的p型的m面GaN层上，通过通常的电子束沉积法来形成Pd层(40nm)以及Pt层(35nm)，并通过在最合适温度(500℃)下进行10分钟的热处理而形成。图4B的测定中用到的Zn/Mg/Ag层电极在掺入了Mg的p型的m面GaN层上，按照Zn层(7nm)、Mg层(7nm)以及Ag层(75nm)的顺序来形成，并通过在最合适温度(600℃)下进行10分钟的热处理而形成。该电极中的Zn层以及Ag层是利用通常的电子束沉积法而形成，Mg层是利用脉冲沉积法而形成。关于脉冲沉积法将后述。
在本申请说明书的实施例中，形成在m面GaN层或者c面GaN层上的Mg层均是通过脉冲沉积法来堆积。在本申请说明书的实施例中，Mg以外的金属(Zn、Pd、Pt、Au、Ag)均是通过电子束沉积法来堆积。
在图4A、图4B的测定中用到的样本的m面GaN层中，从表面到深度20nm的区域(厚度20nm的最表面区域)掺入有7×1019cm-3的Mg。另外，在距离m面GaN层的表面的深度超过20nm的区域，掺入有1×1019cm-3的Mg。这样，若在p型电极接触的GaN层的最表面区域局部提高p型杂质的浓度，则能够将接触电阻降得最低。另外，通过进行这样的杂质掺入，电流—电压特性的面内偏差也降低，故得到能够降低驱动电压的芯片间偏差的好处。因此，在本申请说明书公开的实施例中，均在从电极接触的p型GaN层的表面到深度20nm的区域掺入7×1019cm-3的Mg，且在比其深的区域掺入1×1019cm-3的Mg。
在此，图4A、图4B所示的电流—电压特性的各曲线与图4E所示的TLM电极图案的电极间距离对应。图4E表示将100μm×200μm的多个电极空出8μm、12μm、16μm、20μm的间隔来进行配置的状态。图4E是表示由Pd/Pt层构成的电极以及由Zn/Mg/Ag层构成的电极的、在各种最合适温度下进行热处理的情况下的固有接触电阻Rc(Ω·cm2)的值的图。图4D是表示由Pd/Pt层构成的电极以及由Zn/Mg/Ag层构成的电极的固有接触电阻值的热处理温度依存性的图。图4D所示的全部的温度的热处理在氮环境下进行10分钟。固有接触电阻利用TLM法来表示评价的结果。此外，纵轴所示的“1.0E-01”指的是“1.0×10-1”，“1.0E-02”指的是“1.0×10-2”，即，“1.0E+X”指的是“1.0×10X”。
接触电阻一般与接触的面积S(cm2)成反比。在此，若将接触电阻设为R(Ω)，则R＝Rc/S的关系将成立。比例常数Rc称作固有接触电阻，相当于接触面积S为1cm2时的接触电阻R。即，固有接触电阻的大小不依赖于接触面积S，成为用于评价接触特性的指标。以下，有时将“固有接触电阻”简称为“接触电阻”。
Pd是作为p型电极而在现有技术中一直所采用的功函数大的金属，在Pd/Pt电极中，Pd与p型GaN层接触。如图4A所示，在利用Pd/Pt电极的测定中，得到了肖特基(schottky)型的非欧姆特性(肖特基电压：约2V)。另一方面，如图4B所示，在利用Zn/Mg/Ag电极的情况下，肖特基电压不出现，几乎得到欧姆特性。肖特基电压消失的效果在降低发光二极管或激光二极管等设备动作电压方面非常重要。
从图4C可以明确，较之于Pd/Pt电极，Zn/Mg/Ag电极的固有接触电阻(Ω·cm2)低了近一位。通过本实施方式的Zn/Mg/Ag电极，成功得到所谓利用使用功函数大的金属的、现有技术的p型电极的方法所不能得到的、非常显著的接触电阻降低的效果。
另外，如图4D所示，在不实施热处理的情况下(热处理温度为0℃的情况)，m面GaN(Pd/Pt)电极和m面GaN(Zn/Mg/Ag)电极的固有接触电阻的值为相同级别。对于m面GaN(Pd/Pt)电极，从热处理温度为0℃的情况(不实施热处理的情况)到热处理温度为500℃的情况，表示几乎相同的固有接触电阻(约5×10-1(Ωcm2))，若热处理温度比500℃大，则固有接触电阻上升。另一方面，对于m面GaN(Zn/Mg/Ag)电极，热处理温度在到600℃之间，随着温度上升，固有接触电阻会降低。M面GaN(Zn/Mg/Ag)电极的固有接触电阻的值在热处理温度为600℃时，取1×10-3(Ωcm2)的最小的值，若热处理温度超过600℃，则固有接触电阻的值上升。如图4D所示，在热处理温度取0℃到700℃中的任意一值的情况下，较之于m面GaN(Pd/Pt)电极，m面GaN(Zn/Mg/Ag)电极表示更低的固有接触电阻。
作为m面GaN(Zn/Mg/Ag)电极的热处理温度，例如，优选为400℃以上。在安装工序中，半导体元件有被加热到400℃左右的可能性。为此，若形成p侧电极后的热处理温度在400℃以上，则即使在安装工序中对半导体元件加热的情况下，接触电阻的值发生较大变化的现象也难以发生。因此，能够确保可靠性。另一方面，若热处理温度超过700℃而成为规定温度以上(例如，800℃)，则电极或GaN层的膜质的劣化会升级，故上限优选在700℃以下。而且，600℃附近(例如，600℃±50℃)是更合适的热处理温度。
图5表示用于表示在各温度下进行热处理后的电极的表面状态的照片。在图5中，表示了as-depo(不进行热处理的情况)、热处理温度400℃、500℃、600℃、700℃的结果。
由图5可知，在p型的m面GaN层上形成Pd层，在其上形成Pt层的情况下(m面GaN(Pd/Pt))，在600℃、700℃的热处理中，可见到金属表面的粗糙度，因此要承认劣化。此外，通过本申请发明者的实验可知，在c面GaN层上形成Pd/Pt电极，即使在600℃到700℃的温度下进行热处理，也见不到金属表面的粗糙度。根据这些结果可知，基于热处理的电极的劣化是m面GaN的电极特有的课题。
另一方面，在p型的m面GaN层上形成Zn层，在其上形成Mg层，进而在上方形成Ag层的情况下(作为本实施方式的构成的m面GaN(Zn/Mg/Ag)的情况)，在700℃的热处理温度下，虽然可见一丁点儿的凹凸，但在600℃以下的热处理温度下，确认了电极没有大幅度的劣化。
根据以上可知，在600℃附近的温度下进行热处理的情况下，接触电阻最低，电极的表面状态良好。根据该结果，可以推导出最合适处理温度是在600℃附近。若通过使热处理温度上升而在电极的表面生成凹凸，则可以推测因Ag层的表面劣化而造成光反射率的降低。根据光反射率和接触电阻值的兼顾或基于使用的制造装置的偏差，认为400℃到700℃附近的范围是优选的热处理温度。
一般而言，要制作接触电阻低的良好的p型电极，使用功函数大的金属，例如Pd(功函数＝5.1eV)或Pt(功函数＝5.6eV)是技术常识。在本实施方式中用到的Zn和Mg的功函数分别为4.3eV以及3.7eV，与Pd或Pt相比是低的值。为此，通常认为不将Zn或Mg用作p型电极。
但是，在本实施方式中，通过在m面GaN层上形成Zn/Mg/Ag电极来进行热处理，与现有技术用到的具有高的功函数的Pd/Pt电极比较，也成功得到接触电阻低一位左右的显著的效果。
参照图6，根据本实施方式，针对得到接触电阻低的p型电极的原理进行详述。图6是表示形成在m面GaN的表面上的Zn/Mg/Ag电极的SIMS(Secondary Ion-microprobe Mass Spectrometer)分析结果的图。将Cs+作为一次离子入射到样本，并测定从样本的表面溅起的(溅射)的二次离子的质量，从而得到与构成样本的元素以及量有关的深度方向的分布图。横轴的距离是根据SIMS测定后的溅射痕的深度，并假设溅射率恒定而计算出的值。Ga、N、以及Ag表示任意单位的检测强度(左纵轴)、针对Mg以及Zn进行浓度换算后的值(右纵轴)。为了在热处理前后易于比较，作为Ga、N以及Ag的检测强度，表示将Ga的最大检测强度作为1来进行标准化的值。另外，将Ga的强度减半的区域定义为电极/半导体层界面(距离＝0)。即，横轴的负侧是电极中、正侧是半导体层中的元素分布图。将热处理前的样本的各层的厚度设为Zn(7nm)、Mg(7nm)、Ag(75nm)。另外，从样本的p型GaN层的最表面到深度20nm的区域，作为p型掺杂物，Mg以7×1019cm-3的浓度掺入，而在比其深的区域，Mg以1×1019cm-3的浓度掺入。
图6A是在进行热处理前的as-depo的情况下，图6B是在氮环境下进行10分钟600℃的热处理的情况下的SIMS分布图。在图6A以及(b)中，“□”表示与Zn有关的数据，“◆”表示与Mg有关的数据。
如图6A所示，在as-depo的状态下，在距离为0的位置，即电极与半导体层之间的边界附近，出现Zn以及Mg的浓度的峰值。另一方面，Ag的浓度在横轴的距离从-0.01到-0.05附近表示几乎恒定的值(最大值)，在横轴的距离为0的位置，比最大值低。这是由于，本实施方式的Zn/Mg/Ag电极在半导体层上按照Zn、Mg以及Ag的顺序来层叠金属薄膜而制作。
但是，如图6B所示，热处理后的Zn、Mg以及Ag的分布从热处理前起发生变化。在负侧，即电极表面侧出现有Zn以及Mg的高浓度区域。另外，与热处理前比较可知，在电极内，与电极和半导体层之间的界面接近的区域的Ag浓度变高。
如图6B所示，若将电极划分成位于电极之中与半导体层接触的部分的第一区域50；和位于比第一区域50离半导体层更远的部分的第二区域51，则较之于第一区域50，第二区域51的Mg以及Zn的浓度更高。另外，较之于第一区域50，第二区域51的Ag的浓度更低。
图6C～图6F是将热处理前后的Zn、Mg、Ga以及N各自的热处理前后的分布图进行比较来表示的图。“○”表示as-depo，“●”表示进行600℃的热处理后的分布图。
如图6C所示，在as-depo的状态下，在半导体和电极之间的界面附近可见Zn浓度的峰值，但在热处理后，负侧的Zn的浓度变得最高。根据该结果可知，通过进行热处理，Zn向电极表面侧进行扩散。
针对图6D的Mg，同样在as-depo的状态下，在半导体和电极之间的界面附近可见Mg浓度的峰值，但在热处理后，界面附近的Mg浓度减少，在电极表面侧形成有Mg的高浓度区域。在此，在样本的半导体层，作为p型掺杂物包含有Mg，在电极，作为构成电极的金属包含有Mg。为此，在图6D的Mg的数据中，检测出电极中的Mg以及p型GaN层中的Mg。
通常，Zn以及Mg作为p型掺杂物进行使用。在c面GaN中，如专利文献3所公开那样，通过电极中的Mg向半导体层中，且半导体层中的Ga向电极中相互扩散，从而产生接触电阻的降低效果。但是，在使用m面GaN的本实施方式中，由图6C、图6D明确可知，Zn以及Mg不因热处理而向半导体层中扩散，反而移动到电极表面侧。这样，认为在使用m面GaN的情况下，产生了与专利文献3不同的现象。
在此，参照图6A～图6D、图7以及图8，针对Mg、Zn以及Ag原子的行为进行详述。在图6A、图6B中，针对Mg和Zn参照右纵轴的浓度，针对Ga和Ag参照左纵轴的强度。在图7、图8中，针对Mg或者Zn，参照右纵轴的浓度，针对Ga或者Ag，参照左纵轴的强度。
图7(a)、(b)分别是表示使金属薄膜按照Zn(7nm)/Ag(75nm)的顺序层叠在半导体层叠构造20上的样本的as-depo和热处理后的状态的SIMS分布图的图。如图7(a)所示，虽然形成时的Zn层的厚度为7nm，但在比-7nm更靠负侧的区域，Zn浓度表示7.5×1020cm-3以上的值。为此，认为在as-depo状态下Zn也扩散到Ag中。如图7(b)所示，通过进行热处理，半导体层与金属之间的界面的Zn浓度下降一位，在金属表面侧出现新的Zn的浓度。
图8(a)、(b)是表示使金属薄膜按照Mg(7nm)/Ag(75nm)的顺序层叠在半导体层叠构造20上的样本的as-depo和热处理后的状态的SIMS分布图的图。如图8(a)所示，在as-depo状态下Mg也扩散到Ag中，在金属表面侧可见Mg浓度为1.5×1020cm-3左右的平坦的区域。另外，在半导体层与金属的界面附近，可见Mg浓度1.0×1021cm-3的区域。
若进行热处理，则如图8(b)所示，半导体层与金属之间的界面的Mg最大浓度为1.0×1020cm-3，与as-depo的状态几乎不变。然而，由于在电极内出现Mg浓度为1.0×1020cm-3以下的区域，在金属表面侧出现新的Mg浓度的峰值，故可知Mg在金属表面侧进一步扩散。
若将图7以及图8的测定用到的两种p型电极进行比较，则在as-depo的状态下，Ag中的Zn浓度(图7(a))比Ag中的Mg浓度(图8(a))整体表示了高的值。根据该结果可知，在as-depo的状态下，比起Mg，更多的Zn扩散到Ag中。另外，在热处理后的半导体层和金属之间的界面，Zn浓度(图7(b))表示了比Mg浓度(图8(b))更低的值。根据该结果可知，在热处理后，更多的Zn移动到比半导体层和金属之间的界面更靠近电极表面侧。根据以上的结果可说明，即使在as-depo以及热处理后的任意一个状态下，Zn也比Mg更易于与Ag混合。
根据非专利文献1所示的状态图也可知，Zn比Mg更容易与Ag在低温下溶解，更易混合。
在为Zn/Ag或者Mg/Ag两者中的任意一个的情况下，在as-depo的状态下，Zn或者Mg都向金属表面侧扩散。该扩散随着进行热处理而进一步发展。换言之，通过热处理，Ag也向与半导体层之间的界面侧扩散。一方面，在图6A、图6B中，在热处理前后，Zn的半导体/金属界面附近的最大浓度从2.0×1020cm-3到5.0×1018cm-3减少近两位，Mg的半导体/金属界面附近的最大浓度从7.3×1021cm-3减少到9.3×1020cm-3。另一方面，在前述的Zn/Ag的构成中，半导体/金属界面附近的Zn最大浓度在热处理前后减少约1位(图7(a)、(b))，在Mg/Ag的构成中，Mg的最大浓度在热处理前后几乎没有变化(图8(a)、(b))。根据这些结果可知，作为电极形成Zn/Mg/Ag的三层，较之于形成Zn/Ag或者Mg/Ag的两层的情况，Zn以及Mg在金属表面侧，反之Ag在半导体/金属界面侧变得易扩散。
若前所述，虽可知Zn比Mg更易在Ag层中扩散，但在Zn/Mg/Ag电极中，Zn以及Mg的两者更容易扩散。在此，由于Zn、Mg以及Ag的光反射率各自约49％、74％、97％，故通过反射率低的Zn以及Mg移动到金属表面侧，反射率高的Ag移动到与半导体层之间的界面侧，从而电极相对于从半导体层发出的光的反射率变高。这样，对于具有Zn/Mg/Ag电极的发光元件，能够降低从活性层发出的光由电极吸收的损失，故将提高光提取效率。
如图6E所示，在as-depo状态下的电极中的Ga强度是背景级别，但在600℃的热处理后的Ga强度比热处理前大两位。根据该结果可以明确，通过进行热处理，Ga原子从半导体层中扩散到电极侧。在热处理后的状态下，Ga的浓度从半导体层和电极之间的界面侧起朝着电极的表面侧减少。对此，在图6F的N分布图中，热处理前后的变化微小。根据该结果推测，在本实施方式中，接触电阻急速下降是由于，在热处理后，仅Ga原子从半导体层叠构造侧扩散到电极侧，氮原子几乎不扩散，故在p型GaN的最表面Ga原子成为不足的状态，即成为形成Ga空穴的状态。由于Ga空穴具有受主(acceptor)的性质，故若在电极与p型GaN之间的界面的附近Ga空穴增加，则正空穴变得易于通过隧穿(tunneling)来穿过该界面的肖特基势垒。与此对比，若N原子也与Ga原子一起扩散到电极侧，则在p型GaN的最表面成为N不足的状态，即形成N空穴。N空穴具有施主(donor)的性质，在与Ga空穴之间产生电荷补偿，故预期得不到接触电阻的降低效果。
此外，推定这样的各元素(Mg、Zn、Ga、N、Pt)的行为，在电极接触的GaN层，即使Ga的一部分由Al或In置换，也会同样产生。另外，推定在Mg层接触的GaN类半导体层中，作为掺杂物，在掺入Mg以外的元素的情况下也相同。
接下来，再次参照图3(a)，进一步详述本实施方式的构成。
如图3(a)所示，在本实施方式的发光元件100中，形成m面GaN基板10、和形成在基板10上的AluGavInwN层(u+v+w＝1，u≥0，v≥0，w≥0)22。在该例中，m面GaN基板10是n型GaN基板(例如，厚度为100μm)，AluGavInwN层22是n型GaN层(例如，厚度2μm)。在AluGavInwN层22上形成有活性层24。换言之，在m面GaN基板10上形成有至少包含活性层24的半导体层叠构造20。
在半导体层叠构造20中，在AlxGayInzN层22上形成有包含AlaInbGacN层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层24。活性层24由例如In组成比为约25％的InGaN阱层和GaN阻障层构成，阱层的厚度为9nm，阻障层的厚度为9nm，阱层周期为3周期。在活性层24上形成有第二导电型(p型)的AldGaeN层(d+e＝1，d≥0，e≥0)。第二导电型(p型)的AldGaeN层(d+e＝1，d≥0，e≥0)26例如是Al组成比为10％的AlGaN层，厚度为0.2μm。在本实施方式的AldGaeN层26中，作为p型的掺杂物，掺入有Mg。在此，相对于AldGaeN层26，掺入有例如1019cm-3左右的Mg。另外，在该例中，在活性层24与AldGaeN层26之间，形成有未掺杂的GaN层(未图示)。
进一步地，在该例中，在AldGaeN层26上形成有第二导电型(例如，p型)的GaN层(未图示)。进而，在由p+-GaN构成的接触层上形成有包含Zn、Mg以及Ag的电极30。
此外，在半导体层叠构造20中形成有使AluGavInwN层22的表面露出的凹部(recess)42，在位于凹部42的底面的AluGavInwN层22形成有电极(n型电极)40。凹部42的大小，例如，宽度(或者直径)为20μm，深度为1μm。电极40是由诸如Ti层和Al层和Pt层(例如，厚度分别为5nm、100nm、10nm)的层叠构造构成的电极。
根据本实施方式的氮化物类半导体发光元件100，能够使动作电压(Vop)比在利用Pd/Pt电极的m面LED的情况下低，可知其结果是，能够降低功耗。
进一步地，确认了基于Ag层的反射膜的效果，比在利用Pd/Pt电极的m面LED的情况下，更大幅度地提高了外部量子效率。
以下，针对在使Zn/Mg/Ag电极中的Mg层的厚度变化的情况下、以及在改变Zn、Mg、Ag的配置的顺序的情况下的固有接触电阻的测定结果，进行说明。
图9是表示Pd(40nm)/Pt(35nm)电极A、与本发明的实施方式的电极B～D之间的固有接触电阻的图。本发明的实施方式的电极B具有Zn(7nm)/Mg(7nm)/Ag(75nm)，电极C具有Zn(7nm)/Mg(2nm)/Ag(75nm)、电极D具有Mg(7nm)/Zn(2nm)/Ag(75nm)的构成。
图9表示针对各自的电极A～D在400℃、500℃、600℃、700℃四种温度下进行热处理，并进行TLM测定后的结果。根据TLM测定结果计算出的固有接触电阻，对于电极A～D的任意一个，均在600℃下取最小的值。
在本实施方式的电极B～D中，得到比Pd/Pt电极A低一位的固有接触电阻。由该结果可知，根据Zn和Mg的组合，得到固有接触电阻低的电极。
接下来，参照图3(a)，说明本实施方式的氮化物类半导体发光元件100的制作方法。
首先，准备m面基板10。在本实施方式中，作为基板10，使用GaN基板。本实施方式的GaN基板是利用HVPE(Hydride Vapor Phase Epitaxy)法而得到。
例如，首先，在c面蓝宝石基板上生长数mm程度的厚膜GaN。其后，在与c面的垂直方向、通过在m面分离厚膜GaN来得到m面GaN基板。GaN基板的制作方法不限于上述方法，还可以是这样的方法：利用诸如束流法(sodium flux method)等液相生长或氨热生长(ammonothermal growth)法等溶液生长方法来制作散装GaN的锭(ingot)，并利用m面将其分离。
作为基板10，除了GaN基板以外，还能够使用诸如氧化镓、SiC基板、Si基板、蓝宝石基板等。为了在基板上外延生长由m面形成的GaN类半导体，SiC或蓝宝石基板的面方位最好均为m面。其中，由于也有在r面蓝宝石基板上a面GaN生长的事例，故根据生长条件，也有生长用表面不一定非得是m面的情况。至少半导体层叠构造20的表面是m面即可。在本实施方式中，在基板10上，通过MOCVD(Metal Organic Chemical Vapor Deposition：有机金属气相生长法)法来依次形成晶体层。
接下来，在m面GaN基板10上形成AluGavInwN层22。作为AluGavInwN层22，形成例如厚度为3μm的AlGaN。在形成GaN的情况下，在m面GaN基板10上，通过在1100℃下供给TMG(Ga(CH3)3)、TMA(Al(CH3)3)以及NH3来堆积GaN层。
接着，在AluGavInwN层22上形成活性层24。在该例中，活性层24具有将厚度为9nm的Ga0.9In0.1N阱层、和厚度为9nm的GaN阻障层交替层叠的厚度为81nm的GaInN/GaN多量子阱(MQW)构造。在形成Ga0.9In0.1N阱层时，为了进行In的吸收，优选将生长温度降低到800℃。
接下来，在活性层24上堆积例如厚度为30nm的未掺杂GaN层。下一步，在未掺杂GaN层上形成AldGaeN层26。作为AldGaeN层26，通过供给TMG、NH3、TMA、TMI以及作为p型杂质的Cp2Mg(二茂镁)来形成厚度为70nm的p-Al0.14Ga0.86N。
接着，在AldGaeN层26上堆积例如厚度为0.5μm的p-GaN接触层。在形成p-GaN接触层时，供给Cp2Mg作为p型杂质。
其后，通过进行氯化类干法刻蚀来去除p-GaN接触层、AldGaeN层26、未掺杂GaN层以及活性层24的一部分，从而形成凹部42，并使AlxGayInzN层22的n型电极形成区域露出。下一步，在位于凹部42的底部的n型电极形成区域上，作为n型电极40，形成Ti/Al/Pt层。
进而，在p-GaN接触层上，利用真空沉积法(电阻加热法、电子束法等)，按照Zn、Mg以及Ag(或者Pd、Pt、以及Mo)的顺序来形成金属的层叠构造。在本实施方式中，将各自的膜厚设为7nm、7nm、100nm，但本发明的膜厚不限于此。接下来，在氮环境下进行10分钟的600℃的加热处理。在组合Zn、Mg以及Ag的情况下，该加热处理的最适合温度是600℃±50℃。
在此，在Mg层的形成中，使用这样的手法(脉冲沉积法)：一边使原料金属脉冲式地蒸发一边进行沉积。更具体地说，对保持在真空中(例如，5×10-7Torr)的容器中的Mg金属脉冲式地照射电子束，从而使原料金属脉冲式地蒸发。该原料金属分子或者原子附着于p-GaN接触层来形成Mg层。脉冲是诸如脉冲宽度0.5秒，重复频率1Hz。脉冲宽度优选在0.005秒以上5秒以下，脉冲频率优选在0.1Hz以上100Hz以下。通过这样的手法，作为镁层，形成致密且良好品质的膜。认为Mg层变得致密的理由是，通过进行脉冲式的沉积，与p-GaN接触层冲撞的Mg原子或者Mg原子群的运动能量会增加。即，通过电子束的照射，原料Mg的一部分成为瞬间带高能量的Mg原子而气化或者蒸发。然后，Mg原子到达p-GaN接触层。到达p-GaN接触层的Mg原子引起迁移，在原子级别形成致密且均匀的Mg薄膜。由1脉冲以上的电子束来形成1～20原子层左右的Mg薄膜。通过重复照射脉冲状的电子束而在p-GaN接触层上层叠Mg薄膜，从而形成期望厚度的Mg层。电子束优选具有高峰值强度，以使能够对于Mg原子附着后引起迁徙来供给Mg原子需要的运动能量。另外，优选决定电子枪的驱动功率，以使电子束的平均1脉冲，以20原子层(大约5nm)以下的厚度来形成Mg薄膜。若电子束的平均1脉冲所形成的Mg薄膜变得比20原子层厚，则难以得到致密且均匀的Mg薄膜。更优选的堆积速度是，电子束的平均1脉冲，形成5原子层以下。这是由于，若Mg原子过多，则Mg原子在迁移中会相碰撞，由此，将失去Mg原子带有的运动能量。
一般而言，Mg是与水、空气的接触而容易氧化的元素。在将由通常的沉积方法而形成在支撑基板上的Mg薄膜置于大气中的情况下，会加速氧化。其结果是，Mg薄膜逐渐失去金属光泽，最终变得支离破碎，从支撑体脱落。与此对比，由本实施方式的形成方法(脉冲沉积)制作的Mg层在原子级别致密均匀，并具有原子排列非常整齐的构造以使外延生长。而且，作为氧化的原因来考虑的贯通孔(pinhole)几乎不存在，从而难以氧化。即使在大气中放置数月，也能够保持整洁的镜面。
此外，在本实施方式中，采用了一边使原料金属(Mg金属)脉冲地蒸发一边进行沉积的手法，但只要能够形成Mg层，也能够采用其他的手法。作为致密地形成优质的Mg层的其他手法，能够采用诸如热CVD法或分子束外延(MBE)等。
在本实施方式中，虽然按照Zn层、Mg层、Ag层的顺序形成了金属层，但也可以按照Mg层、Zn层以及Ag层的顺序来形成金属层。
另外，在本实施方式中，作为构成电极30的金属，使Zn层、Mg层以及Ag层各自沉积。但是，也可以通过使包含Zn层、Mg层以及Ag层中的至少两种的金属沉积来形成电极30。例如，在Ag层中形成具有添加了Zn以及Mg的电极30的情况下，沉积以期望的浓度包含Zn、Mg以及Ag的金属即可。
此外，其后，可以利用激光剥离、蚀刻、研磨等方法来去除基板10、AluGavInwN层22的一部分。此时，可以仅去除基板10，还可以选择性地去除基板10以及AluGavInwN层22的仅一部分。毋庸置疑地，可以不去除基板10、AluGavInwN层22而将其残留。通过以上的工序，来形成本实施方式的氮化物类半导体发光元件100。
若在本实施方式的氮化物类半导体发光元件100中，在n型电极40与p型电极30之间施加电压，则从p型电极30朝着活性层24注入空穴，从n型电极40朝着活性层24注入电子，从而产生例如450nm波长的发光。
此外，由于Ag或者Ag合金容易引起迁移，进而因大气中的硫(S)成分而容易硫化，故在作为实用的半导体发光元件的电极使用的情况下，优选在Ag层或者Ag合金层上形成由与此不同的金属(例如，Ti、Pt、Mo、Pd、Au、W等)构成的保护电极。然而，由于这些金属与Ag比较，光吸收损失大，故优选通过使Ag层或者Ag合金层的厚度成为光的穿透深度的10nm以上，来使所有的光在Ag层或者Ag合金层反射而使光不透过到保护电极。另一方面，由于在将光吸收损失较小的金属作为保护电极使用的情况下，该保护电极还兼具反射膜的效果，故Ag的厚度不必在10nm以上也可。
另外，保护Ag层或者Ag合金层的膜可以不是金属，还能够利用诸如电介质(SiO2或SiN等)。由于这些是低折射率，故能够进一步得到高的反射率。
进一步地，可以在前述的金属保护电极或者电介质保护膜上形成布线用的金属(Au、AuSn等)。
以上，通过优选实施方式说明了本发明，但这些记述不是限定事项，毋庸置疑地，能够进行各种变形。
在此，图10(a)表示形成在m面GaN层上以及c面GaN层上的Zn/Mg/Ag电极的TLM测定结果。Zn/Mg/Ag电极在形成厚度为7nm的Zn层、厚度为7nm的Mg层、厚度为75nm的Ag层后，在600℃的温度下进行10分钟的热处理而形成。在m面GaN层上以及c面GaN层的任意一个上形成电极的情况下，当热处理温度为600℃时，固有接触电阻成为最小值。如图10(a)所示，与形成在c面上的电极比较，形成在m面上的电极，其固有接触电阻低。
图10(b)表示由TLM测定而得到的IV曲线。该TLM测定将相邻的电极的间隔设为图4E所示的电极图案之中的最短8μm来进行。如图10(b)所示可知，与形成在c面上的电极比较，形成在m面上的电极，其IV曲线呈线性。根据该结果可知，形成在m面上的电极具有更低的电阻。
此外，虽然与本发明的实施方式具有本质构成的不同，作为关联的构造，公开了专利文献1、2。然而，专利文献1以及2关于氮化镓类半导体层的晶体面是m面的情况没有任何记载，因此，这些文献的公开是关于在c面的氮化镓类半导体层上形成电极的技术。特别地，专利文献1是关于在Mg层上堆积Au层的构成，而即使假设在m面上形成其层叠构造的电极，也得不到本实施方式的电极的效果。另外，专利文献2虽然提及了由Ni、Cr、Mg构成的金属层，但所公开的实施例仅是具有使Ni层为下层的电极构造的金属层。
本发明的上述发光元件可以直接作为光源进行使用。但是，若将本发明的发光元件与具备用于波长变换的荧光物质的树脂等相结合，则能够作为波长域扩大了的光源(例如，白色光源)来优选使用。
图11是表示这样的白色光源的一例的示意图。图11的光源具备：具有图3(a)所示构成的发光元件100；和树脂层200，该树脂层200分散将从该发光元件100放射出的光的波长变换成更长波长的荧光体(例如YAG：Yttrium Alumninum Garnet)。发光元件100搭载于在表面形成有布线图案的支撑部件220上，并按照在支撑部件220上包围发光元件100的方式来配置反射部件240。树脂层200按照包围发光元件100的方式来形成。
此外，虽然针对与电极30相接的p型半导体区域是由GaN、或者AlGaN构成的情况进行了说明，但也可以是包含In的层，例如InGaN。在这种情况下，能够将使In的组成为例如0.2的“In0.2Ga0.8N”用于与电极30接触的接触层。通过使In包含于GaN，能够使AlaGabN(a+b＝1、a≥0、b＞0)的带隙比GaN的带隙更小，故能够降低接触电阻。根据以上事实，电极30相接的p型半导体区域可以由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体形成。
接触电阻降低的效果，毋庸置疑地，在除LED以外的发光元件(半导体激光)、除发光元件以外的设备(例如，晶体管或受光元件)中，也能够得到。
实际的m面半导体层的表面(主面)，不需要是相对于m面呈完全平行的面，可以从m面仅略倾斜一点角度(比0度大，不到±1°)。形成具有表面相对于m面呈完全平行的表面的基板或半导体层，从制造技术的观点来看是困难的。为此，在通过当前的制造技术来形成m面基板或m面半导体层的情况下，现实的表面是从理想的m面倾斜。由于倾斜的角度以及方位因制造工序而产生偏差，故正确地控制表面的倾斜角度以及倾斜方位很难。
此外，还有有意使基板或半导体的表面(主面)从m面倾斜1°以上的角度的情况。以下说明的实施方式中的氮化镓类化合物半导体发光元件具备使从m面倾斜1°以上的角度的面为主面的p型半导体区域。
[其他实施方式]
图12是表示本实施方式的氮化镓类化合物半导体发光元件100a的截面图。为了形成使从m面倾斜1°以上的角度的面为主面的p型半导体区域，本实施方式的氮化镓类化合物半导体发光元件100a利用了使从m面倾斜1°以上的角度的面12a为主面的GaN基板10a。主面从m面倾斜1°以上的角度的基板一般被称作“off基板”。Off基板能够按照以下方式制作：在从单晶锭中切下基板，并研磨基板的表面的工序中，有意使从m面倾斜特定方位的面为主面。在该GaN基板10a上形成半导体层叠构造20a。图12所示的半导体层22a、24a、26a，其主面从m面倾斜1°以上的角度。这是由于，若在倾斜的基板的主面上层叠各种半导体层，则这些半导体层的表面(主面)也从m面倾斜。还可以代替GaN基板10a而使用诸如使从m面倾斜特定方向的面为表面的蓝宝石基板或SiC基板。在本实施方式的构成中，半导体层叠构造20a之中至少与p型电极30a接触的p型半导体区域的表面为从m面倾斜1°以上的角度即可。
下面，参照图13～图17，针对本实施方式中的p型半导体区域的倾斜，说明详细情况。
图13(a)是示意地表示GaN类化合物半导体的晶体构造(纤锌矿型晶体构造)的图，表示了使图2的晶体构造的朝向旋转90°的构造。在GaN晶体的c面存在+c面以及-c面。+c面是Ga原子出现在表面(0001)的面，被称作“Ga面”。另一方面，-c面是N(氮)原子出现在表面(000-1)的面，被称作“N面”。+c面和-c面处于平行的关系，且均相对于m面垂直。由于c面具有极性，故能够按这种方式将c面划分成+c面和-c面，但将作为非极性面的a面区分成+a面和-a面是没有意义的。
图13(a)所示的+c轴方向是从-c面起垂直延伸到+c面的方向。另一方面，a轴方向与图2的单位矢量a2对应，朝着与m面平行的[-12-10]方向。图13(b)是表示m面的法线、+c轴方向、以及a轴方向的相互关系的立体图。m面的法线与[10-10]方向平行，如图13(b)所示那样，m面的法线与+c轴方向以及a轴方向双方垂直。
GaN类化合物半导体层的主面从m面倾斜1°以上的角度指的是，该半导体层的主面的法线从m面的法线倾斜1°以上的角度。
接下来，参照图14。图14(a)以及(b)分别是表示GaN类化合物半导体层的主面以及m面的关系的截面图。该图是与m面以及c面双方垂直的截面图。在图14中，表示了表示+c轴方向的箭头。如图14所示那样，m面相对于+c轴方向平行。因此，m面的法线矢量相对于+c轴方向垂直。
在图14(a)以及(b)所示的例子中，GaN类化合物半导体层中的主面的法线矢量从m面的法线矢量向c轴方向倾斜。若更详细地描述，在图14(a)的例子中，主面的法线矢量向+c面的侧倾斜，而在图14(b)的例子中，主面的法线矢量向-c面的侧倾斜。在本说明书中，将在为前者的情况下的主面的法线矢量对于m面的法线矢量的倾斜角度(倾斜角度θ)取正的值，将在为后者情况下的倾斜角度θ取负的值。无论在哪种情况下，都可说成“主面与c轴方向倾斜”。
在本实施方式中，p型半导体区域的倾斜角度处于1°以上5°以下的范围，以及倾斜角度处于-5°以上-1°以下的范围，故与p型半导体区域的倾斜角度比0°大且小于±1°的情况同样地起到本发明的效果。以下，参照图15来说明该理由。图15(a)以及(b)分别是与图14(a)以及(b)对应的截面图，表示了从m面向c轴方向倾斜的p型半导体区域中的主面的附近区域。在倾斜角度θ为5°以下的情况下，如图15(a)以及(b)所示，在p型半导体区域的主面上形成多个台阶。各台阶具有单原子层的高度(2.7
Figure BPA00001348557300281
)，且几乎等间隔(30
Figure BPA00001348557300282
以上)平行排列。认为通过这样的台阶的排列，作为整体来形成从m面倾斜的主面，但在微观上，多个m面区域露出。
图16是从m面向-c轴方向倾斜了1°的p型半导体区域的截面TEM照片。在p型半导体区域的表面，m面清楚地表示出，并确认倾斜是由原子台阶形成。主面从m面倾斜的GaN类化合物半导体层的表面成为这种构造是由于，m面原本作为晶体面非常稳定。并认为同样的现象在主面的法线矢量的倾斜方向朝着除了+c面以及-c面以外的面方位时也产生。即使主面的法线矢量向例如a轴方向倾斜，只要倾斜角度在1°以上5°以下的范围，也认为相同。
根据以上说明，即使在p型氮化镓类化合物半导体层的表面(主面)从m面倾斜1°以上的角度的情况下，与p型电极接触的面也露出多个m面区域，故认为接触电阻不依赖于倾斜角。
图17是表示在从m面向-c轴方向倾斜了0°、2°、或者5°的p型半导体区域上形成Mg/Pt层的电极，并测定该接触电阻(Ω·cm2)后的结果的图。图的纵轴是固有接触电阻、横轴是倾斜的角度(m面的法线与p型半导体区域中的表面的法线之间形成的角度)θ。此外，该固有接触电阻是形成电极且进行热处理后的固有接触电阻的值。根据图17的结果可知，若倾斜度θ在5°以下，则接触电阻成为几乎恒定的值。即使在利用本发明的实施方式的电极(Mg/Zn/Ag、Pt、Pd或者Mo)的电极的情况下，若从m面的倾斜角度θ在5°以下，则认为接触电阻为几乎恒定的值。
根据以上可认为，若p型半导体区域的表面的倾斜角度θ在5°以下，则通过本发明的构成，将降低接触电阻。
此外，若倾斜角度θ的绝对值比5°大，则因压电电场而使内部量子效率降低。因此，若压电电场明显产生，则由m面生长来实现半导体发光元件的意义变小。因此，在本发明中，将倾斜角θ的绝对值限制在5°以下。但是，即使在将倾斜角度θ设定在5°的情况下，因制造偏差，现实的倾斜角度θ也有从5°偏离±1°左右的可能性。完全排除这样的制造偏差是困难的，另外，若是这种程度的微小的角度，也不会妨碍本发明的效果。
[产业上的可利用性]
本发明的氮化物类半导体元件能够降低使m面为表面的p型半导体区域与p型电极之间的接触电阻，且能够使p型电极的光吸收损失变少，故作为发光二极管(LED)特别优选利用。

Claims (23)

1.一种氮化物类半导体元件，具备：
氮化物类半导体层叠构造，其具有表面为m面的p型半导体区域；和
电极，其设置在所述p型半导体区域上，
其中，
所述p型半导体区域由AlxGayInzN半导体形成，其中，x+y+z＝1，x≥0，y≥0，z≥0，
所述电极包含Mg、Zn以及Ag。
2.根据权利要求1所述的氮化物类半导体元件，其中，
在所述p型半导体区域中掺入Mg，
所述电极中的Mg浓度比所述p型半导体区域的Mg浓度高。
3.根据权利要求1所述的氮化物类半导体元件，其中，
在所述p型半导体区域中掺入Zn，
所述电极中的Zn浓度比所述p型半导体区域的Zn浓度高。
4.根据权利要求1所述的氮化物类半导体元件，其中，
所述电极包含：第一区域，其位于所述电极之中的与所述p型半导体区域相接的部分；和第二区域，其位于所述电极之中的比所述第一区域离所述p型半导体区域远的部分，
较之于所述第一区域，在所述第二区域中的所述Mg以及所述Zn的浓度高，
较之于所述第一区域，在所述第二区域中的所述Ag的浓度低。
5.根据权利要求1～4中任意一项所述的氮化物类半导体元件，其中，
在所述电极中，Ga浓度比N浓度高，
所述Ga浓度从所述p型半导体区域与所述电极之间的界面侧起向着所述电极的表面侧而减少。
6.根据权利要求1～5中任意一项所述的氮化物类半导体元件，其中，
所述电极的厚度为20nm以上且500nm以下。
7.根据权利要求1～6中任意一项所述的氮化物类半导体元件，其中，
该氮化物类半导体元件具有支撑所述半导体层叠构造的半导体基板。
8.根据权利要求1～7中任意一项所述的氮化物类半导体元件，其中，
所述Mg或者Zn以膜状存在于所述电极内的一部分中。
9.根据权利要求1～7中任意一项所述的氮化物类半导体元件，其中，
所述Mg或者Zn以岛状存在于所述电极内的一部分中。
10.一种光源，具备：
氮化物类半导体发光元件；和
波长变换部，其包含将从所述氮化物类半导体发光元件放射出的光的波长进行变换的荧光物质，
其中，
所述氮化物类半导体发光元件具备：
氮化物类半导体层叠构造，其具有表面为m面的p型半导体区域；和
电极，其形成在所述p型半导体区域的所述表面上，
所述p型半导体区域由AlxGayInzN半导体构成，其中，x+y+z＝1，x≥0，y≥0，z≥0，
所述电极包含Mg、Zn以及Ag。
11.一种氮化物类半导体发光元件的制造方法，包括：
准备基板的工序a；
在所述基板上形成氮化物类半导体层叠构造的工序b，该氮化物类半导体层叠构造具有表面为m面的p型半导体区域；和
在所述氮化物类半导体层叠构造的所述p型半导体区域的所述表面上形成电极的工序c，
其中，
在所述工序c中，形成包含Zn、Mg以及Ag的所述电极。
12.根据权利要求11所述的氮化物类半导体发光元件的制造方法，其中，
所述工序c包括：
在所述p型半导体区域的所述表面上形成Zn层的工序；
在所述Zn层上形成Mg层的工序；和
在所述Mg层上形成Ag层的工序。
13.根据权利要求11所述的氮化物类半导体发光元件的制造方法，其中，
所述工序c包括：
在所述p型半导体区域的所述表面上形成Mg层的工序；
在所述Mg层上形成Zn层的工序；和
在所述Zn层上形成Ag层的工序。
14.根据权利要求12或13所述的氮化物类半导体发光元件的制造方法，其中，
在所述工序c中，在形成所述金属层后，执行对所述Mg层加热处理的工序。
15.根据权利要求14所述的氮化物类半导体发光元件的制造方法，其中，
所述加热处理在400℃以上且700℃以下的温度下执行。
16.根据权利要求11～15中任意一项所述的氮化物类半导体发光元件的制造方法，其中，
包括在执行所述工序b后，去除所述基板的工序。
17.一种氮化物类半导体元件，具备：
氮化物类半导体层叠构造，其具有表面为m面的p型半导体区域；和
电极，其设置在所述p型半导体区域上，
其中，
所述p型半导体区域由AlxGayInzN半导体形成，其中，x+y+z＝1，x≥0，y≥0，z≥0，
所述电极包含Zn、Mg以及从由Pd、Pt、Mo构成的群中选择出来的至少一种金属。
18.根据权利要求17所述的氮化物类半导体元件，其中，
在所述p型半导体区域中掺入Mg，
所述电极中的Mg浓度比所述p型半导体区域的Mg浓度高。
19.根据权利要求17所述的氮化物类半导体元件，其中，
在所述p型半导体区域中掺入Zn，
所述电极中的Zn浓度比所述p型半导体区域的Zn浓度高。
20.根据权利要求17～19中任意一项所述的氮化物类半导体元件，其中，
所述电极包括：Mg层；形成在所述Mg层上的Zn层；和形成在所述Zn层上的从由Pd、Pt、Mo构成的群中选择出来的至少一种的金属层。
21.根据权利要求17～19中任意一项所述的氮化物类半导体元件，其中，
所述电极包括：Zn层；形成在所述Zn层上的Mg层；和形成在所述Mg层上的从由Pd、Pt、Mo构成的群中选择出来的至少一种的金属层。
22.一种氮化物类半导体元件，具备：
氮化物类半导体层叠构造，其具有p型半导体区域；和
电极，其设置在所述p型半导体区域上，
其中，
所述p型半导体区域由AlxGayInzN半导体形成，其中，x+y+z＝1，x≥0，y≥0，z≥0，
所述p型半导体区域中的主面的法线与m面的法线之间形成的角度为1°以上且5°以下，
所述电极包含Mg、Zn以及从由Pd、Pt、Mo构成的群中选择出来的至少一种金属。
23.一种氮化物类半导体发光元件的制造方法，包括：
准备基板的工序a；
在所述基板上形成氮化物类半导体层叠构造的工序b，该氮化物类半导体层叠构造具有主面的法线与m面的法线之间形成的角度为1°以上且5°以下的p型半导体区域；和
在所述氮化物类半导体层叠构造的所述p型半导体区域的所述表面上形成电极的工序c，
其中，
在所述工序c中，形成包含Zn、Mg以及Ag的所述电极。
CN201080002932XA 2010-01-18 2010-09-21 氮化物类半导体元件以及其制造方法 Expired - Fee Related CN102203967B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010008376 2010-01-18
JP2010-008376 2010-01-18
PCT/JP2010/005723 WO2011086620A1 (ja) 2010-01-18 2010-09-21 窒化物系半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN102203967A true CN102203967A (zh) 2011-09-28
CN102203967B CN102203967B (zh) 2012-10-03

Family

ID=44303926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080002932XA Expired - Fee Related CN102203967B (zh) 2010-01-18 2010-09-21 氮化物类半导体元件以及其制造方法

Country Status (5)

Country Link
US (1) US8124986B2 (zh)
EP (1) EP2369645A4 (zh)
JP (1) JP4792136B2 (zh)
CN (1) CN102203967B (zh)
WO (1) WO2011086620A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598320A (zh) * 2010-04-02 2012-07-18 松下电器产业株式会社 氮化物类半导体元件及其制造方法
CN113892193A (zh) * 2019-05-28 2022-01-04 欧司朗光电半导体有限公司 用于制造半导体装置和光电装置的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971364B (zh) 2008-11-06 2013-05-15 松下电器产业株式会社 氮化物类半导体元件及其制造方法
WO2011077704A1 (ja) * 2009-12-25 2011-06-30 パナソニック株式会社 窒化物系半導体素子およびその製造方法
CN102511086A (zh) * 2010-04-02 2012-06-20 松下电器产业株式会社 氮化物系半导体元件及其制造方法
EP2565943A1 (en) 2010-04-28 2013-03-06 Panasonic Corporation Nitride-type semiconductor element and process for production thereof
JP2013172012A (ja) * 2012-02-21 2013-09-02 Sumitomo Electric Ind Ltd 半導体装置、及び、半導体装置の作製方法
JP2014154840A (ja) * 2013-02-13 2014-08-25 Mitsubishi Chemicals Corp ｍ面窒化物系発光ダイオードの製造方法
JP7146562B2 (ja) * 2018-10-17 2022-10-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7296001B2 (ja) * 2018-10-17 2023-06-21 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006908A (en) * 1989-02-13 1991-04-09 Nippon Telegraph And Telephone Corporation Epitaxial Wurtzite growth structure for semiconductor light-emitting device
JP2000216497A (ja) * 1999-01-22 2000-08-04 Sanyo Electric Co Ltd 半導体素子およびその製造方法
US6242761B1 (en) * 1997-02-21 2001-06-05 Kabushiki Kaisha Toshiba Nitride compound semiconductor light emitting device
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
CN1993835A (zh) * 2004-06-14 2007-07-04 三菱电线工业株式会社 氮化物半导体发光器件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3494478B2 (ja) 1994-08-22 2004-02-09 日亜化学工業株式会社 窒化ガリウム系化合物半導体素子
JP3735960B2 (ja) * 1996-09-06 2006-01-18 松下電器産業株式会社 半導体発光素子
JP3299145B2 (ja) 1997-07-15 2002-07-08 日本電気株式会社 窒化ガリウム系半導体のｐ型電極およびその形成方法
JP4024994B2 (ja) 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
US7186302B2 (en) * 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
KR100586943B1 (ko) 2003-12-26 2006-06-07 삼성전기주식회사 질화갈륨계 반도체 발광소자의 제조방법
US7960746B2 (en) * 2004-01-06 2011-06-14 Samsung Led Co., Ltd. Low resistance electrode and compound semiconductor light emitting device including the same
JP4438422B2 (ja) 2004-01-20 2010-03-24 日亜化学工業株式会社 半導体発光素子
KR101251622B1 (ko) * 2004-09-24 2013-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치
KR100725610B1 (ko) * 2006-04-18 2007-06-08 포항공과대학교 산학협력단 오믹 전극 형성 방법 및 반도체 발광 소자
KR100778820B1 (ko) 2006-04-25 2007-11-22 포항공과대학교 산학협력단 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자
WO2007136097A1 (ja) * 2006-05-23 2007-11-29 Meijo University 半導体発光素子
JP2008153285A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体装置および窒化物半導体製造方法
JP2008258503A (ja) * 2007-04-06 2008-10-23 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
JPWO2009054088A1 (ja) 2007-10-23 2011-03-03 パナソニック株式会社 半導体発光素子およびそれを用いた半導体発光装置とその製造方法
CN100532638C (zh) * 2008-05-16 2009-08-26 南京大学 生长非极性面GaN薄膜材料的方法及其用途
EP2273573A4 (en) 2009-03-11 2012-11-14 Panasonic Corp NITRIDE SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING THE SAME
WO2010113237A1 (ja) * 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
WO2010113238A1 (ja) * 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US8629065B2 (en) * 2009-11-06 2014-01-14 Ostendo Technologies, Inc. Growth of planar non-polar {10-10} M-plane gallium nitride with hydride vapor phase epitaxy (HVPE)

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006908A (en) * 1989-02-13 1991-04-09 Nippon Telegraph And Telephone Corporation Epitaxial Wurtzite growth structure for semiconductor light-emitting device
US6242761B1 (en) * 1997-02-21 2001-06-05 Kabushiki Kaisha Toshiba Nitride compound semiconductor light emitting device
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
JP2000216497A (ja) * 1999-01-22 2000-08-04 Sanyo Electric Co Ltd 半導体素子およびその製造方法
CN1993835A (zh) * 2004-06-14 2007-07-04 三菱电线工业株式会社 氮化物半导体发光器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598320A (zh) * 2010-04-02 2012-07-18 松下电器产业株式会社 氮化物类半导体元件及其制造方法
CN113892193A (zh) * 2019-05-28 2022-01-04 欧司朗光电半导体有限公司 用于制造半导体装置和光电装置的方法

Also Published As

Publication number Publication date
EP2369645A4 (en) 2012-11-14
JP4792136B2 (ja) 2011-10-12
EP2369645A1 (en) 2011-09-28
WO2011086620A1 (ja) 2011-07-21
CN102203967B (zh) 2012-10-03
US8124986B2 (en) 2012-02-28
US20110266575A1 (en) 2011-11-03
JPWO2011086620A1 (ja) 2013-05-16

Similar Documents

Publication Publication Date Title
CN102203967B (zh) 氮化物类半导体元件以及其制造方法
CN102007576B (zh) 氮化物系半导体元件及其制造方法
CN101971364B (zh) 氮化物类半导体元件及其制造方法
CN101981713B (zh) 氮化物系半导体元件及其制造方法
CN102067348B (zh) 氮化物系半导体元件及其制造方法
CN102007610B (zh) 氮化物系半导体元件及其制造方法
CN103283043A (zh) 氮化物系半导体元件及其制造方法
CN103493225A (zh) 氮化物半导体发光元件及其制造方法
CN102598320B (zh) 氮化物类半导体元件
CN102007611B (zh) 氮化物系半导体元件及其制造方法
CN102687292B (zh) 氮化物系半导体元件及其制造方法
CN102696122A (zh) 氮化物系半导体元件及其制造方法
CN102859724A (zh) 氮化物系半导体元件及其制造方法
CN102511086A (zh) 氮化物系半导体元件及其制造方法
KR101171722B1 (ko) 질화물계 반도체 소자 및 그의 제조방법
JP5547279B2 (ja) 窒化物系半導体素子およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20200921

CF01 Termination of patent right due to non-payment of annual fee