TWI833198B - 半導體結構及其製作方法 - Google Patents
半導體結構及其製作方法 Download PDFInfo
- Publication number
- TWI833198B TWI833198B TW111113418A TW111113418A TWI833198B TW I833198 B TWI833198 B TW I833198B TW 111113418 A TW111113418 A TW 111113418A TW 111113418 A TW111113418 A TW 111113418A TW I833198 B TWI833198 B TW I833198B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- silicon
- active layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 218
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 149
- 239000010703 silicon Substances 0.000 claims abstract description 149
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 128
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 150000004767 nitrides Chemical class 0.000 claims abstract description 62
- 239000000463 material Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 27
- 239000000203 mixture Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 238000009877 rendering Methods 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000010348 incorporation Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 229910052729 chemical element Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000005699 Stark effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910001422 barium ion Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910001424 calcium ion Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910001425 magnesium ion Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910001427 strontium ion Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
- H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申請提供了一種半導體結構及其製作方法，半導體結構包括：矽襯底，矽襯底內具有若干個矽通孔；以及位於每個矽通孔內以及矽襯底上的第一半導體層、位於第一半導體層上的主動層以及位於主動層上的第二半導體層，第二半導體層的導電類型與第一半導體層的導電類型相反，第一半導體層、主動層與第二半導體層的材料為Ⅲ族氮化物。利用矽通孔的深寬比較大，可使第一半導體層內的位錯延伸受限，增加湮滅在矽通孔的側壁的機率，從而可形成位錯密度小的第一半導體層、主動層以及第二半導體層，提高LED的顯色性且使發光波長可自由調整。
Description
本申請涉及半導體技術領域，尤其涉及一種半導體結構及其製作方法。
III族氮化物是繼Si、GaAs等第一、第二代半導體材料之後的第三代新型半導體材料，具有諸如飽和漂移速度高、擊穿電壓大、載流子輸運性能優異等許多優點。鑒於此，近幾年來III族氮化物材料和半導體器件得到了廣泛和深入的研究，MOCVD（Metal-organic Chemical Vapor Deposition，有機金屬化學氣相沉積）技術生長III族氮化物材料日趨成熟；在半導體器件研究方面，III族氮化物LED、LDS等光電子器件以及III族氮化物HEMT等微電子器件方面的研究都取得了顯著的成績和長足的發展。
隨著III族氮化物材料在LED顯示器件上的應用的逐步深入，終端產品迫切需要一種顯色性好且發光波長可自由調整的LED結構。
本發明的發明目的是提供一種半導體結構及其製作方法，滿足行業內對LED結構的顯色性好且發光波長可自由調整的需求。
為實現上述目的，本發明的第一方面提供一種半導體結構，包括：
矽襯底，所述矽襯底內具有若干個矽通孔；
位於每個所述矽通孔內以及所述矽襯底上的第一半導體層、位於所述第一半導體層上的主動層以及位於所述主動層上的第二半導體層，所述第二半導體層的導電類型與所述第一半導體層的導電類型相反，所述第一半導體層、所述主動層與所述第二半導體層的材料為Ⅲ族氮化物。
可選地，所述主動層僅位於所述第一半導體層的頂表面。
可選地，所述主動層包含In元素；所述第一半導體層的頂表面的尺寸越小，所述主動層的In元素的組分越大；所述第一半導體層的頂表面的尺寸越大，所述主動層的In元素的組分越小。
可選地，所述第一半導體層與所述矽襯底的上表面之間具有介質層。
可選地，所述矽通孔的側壁也設置有所述介質層。
可選地，所述主動層位於所述第一半導體層的頂表面與側表面。
可選地，所述主動層包含In元素；所述側表面與所述頂表面之間的夾角的範圍為：40°~70°；位於所述頂表面的所述主動層的In元素的組分大於位於所述側表面的所述主動層的In元素的組分。
可選地，所述第一半導體層沿厚度方向的一個剖面呈三角形，所述主動層僅位於所述第一半導體層的側表面。
可選地，所述介質層的材料包括：二氧化矽、氮化矽與三氧化二鋁中的至少一種。
可選地，所述矽通孔的深寬比大於1：1。
可選地，所述矽通孔具有多個，至少一個所述矽通孔處的所述主動層在所述第一半導體層上的分佈不同於其它所述矽通孔處的所述主動層在所述第一半導體層上的分佈。
可選地，所述矽通孔具有多個，所述矽襯底遠離所述第二半導體層的一側設置有共電極，所述共電極電連接每個所述矽通孔內的所述第一半導體層。
可選地，所述半導體結構還包括：位於第一襯底上的Ⅲ族氮化物外延層，所述Ⅲ族氮化物外延層與所述矽襯底透過鍵合層鍵合在一起，所述鍵合層內具有若干個第一通孔，每個所述第一通孔與對應的所述矽通孔連通；所述第一半導體層還位於所述第一通孔內，以與所述Ⅲ族氮化物外延層連接。
可選地，所述矽通孔與所述第一通孔分別具有多個，所述矽襯底和/或所述Ⅲ族氮化物外延層的側壁設置有共電極，所述共電極電連接每個所述矽通孔內的所述第一半導體層。
可選地，所述第一襯底的材料包括：藍寶石、碳化矽和矽中的至少一種。
可選地，所述鍵合層的材料為二氧化矽或氮化矽。
本發明的第二方面提供一種半導體結構的製作方法，包括：
分別提供矽襯底與位於第一襯底上的Ⅲ族氮化物外延層，所述Ⅲ族氮化物外延層和所述矽襯底之間具有鍵合層；透過所述鍵合層將所述Ⅲ族氮化物外延層與所述矽襯底鍵合在一起；
圖形化所述矽襯底與所述鍵合層分別對應形成若干個矽通孔若干個第一通孔，每個所述第一通孔曝露所述Ⅲ族氮化物外延層；每個所述矽通孔與對應的所述第一通孔連通；
對所述Ⅲ族氮化物外延層進行外延生長，以在每個所述第一通孔與所述矽通孔內以及所述圖形化的矽襯底上生長形成第一半導體層；
依次在所述第一半導體層上外延生長主動層與第二半導體層，所述第二半導體層的導電類型與所述第一半導體層的導電類型相反，所述第一半導體層、所述主動層與所述第二半導體層的材料為Ⅲ族氮化物。
可選地，透過掩膜層或蝕刻法使所述主動層僅形成於所述第一半導體層的頂表面。
可選地，所述主動層包含In元素；所述第一半導體層的頂表面的尺寸越小，所述主動層的In元素的組分越大；所述第一半導體層的頂表面的尺寸越大，所述主動層的In元素的組分越小。
可選地，所述第一半導體層進行外延生長前，在所述圖形化的矽襯底上形成圖形化的介質層。
可選地，圖形化所述矽襯底形成矽通孔前，在所述矽襯底遠離所述Ⅲ族氮化物外延層的一側形成介質層；所述介質層與所述矽襯底在同一工序中進行圖形化，或先圖形化所述介質層，後以圖形化的介質層為掩膜蝕刻所述矽襯底。
可選地，所述介質層還形成在所述矽通孔的側壁。
可選地，所述主動層形成於所述第一半導體層的頂表面與側表面。
可選地，所述主動層包含In元素；所述側表面與所述頂表面之間的夾角的範圍為：40°~70°；位於所述頂表面的所述主動層的In元素的組分大於位於所述側表面的所述主動層的In元素的組分。
可選地，所述第一半導體層沿厚度方向的一個剖面呈三角形，所述主動層僅形成於所述第一半導體層的側表面。
可選地，所述製作方法還包括：腐蝕所述鍵合層，以將所述Ⅲ族氮化物外延層從所述矽襯底上剝離。
與現有技術相比，本發明的有益效果在於：
1）將矽襯底鍵合在Ⅲ族氮化物外延層上，利用矽襯底成熟的工藝及其相對較厚的厚度，在其內形成的矽通孔的深寬比一般較大，對Ⅲ族氮化物外延層外延生長形成第一半導體層時，使第一半導體層內的位錯延伸受限，增加了湮滅在矽通孔的內部及側壁的機率，從而可形成位錯密度小的第一半導體層、主動層以及第二半導體層，提高了LED結構的顯色性。
2）可選方案中，矽通孔的深寬比大於1：1。上述深寬比能進一步限制第一半導體層內的位錯延伸，增加湮滅在矽通孔的內部及側壁的機率。
3）可選方案中，主動層僅位於第一半導體層的頂表面。本方案中，主動層可以包含In元素等波長敏感元素，透過控制矽通孔的深寬比不同，使得對應矽通孔內外延生長的第一半導體層的頂表面的尺寸大小不同，從而對應的第一半導體層上外延生長的主動層的In元素等波長敏感元素的組分大小不同，進而LED結構的發光波長不同。具體地，第一半導體層的頂表面的尺寸越小，主動層的In元素的組分越大，LED結構的發光波長越長；第一半導體層的頂表面的尺寸越大，主動層的In元素的組分越小，LED結構的發光波長越短。
4）可選方案中，主動層位於第一半導體層的頂表面與側表面。本方案中，可透過控制外延生長工藝的條件使得第一半導體層的側表面與頂表面之間的夾角的範圍為：40°~70°。由於頂表面為(0001)晶面，主動層中In元素的摻入效率大於側表面的半極性面上主動層中In元素的摻入效率，因而，位於頂表面的主動層的In元素的組分大於位於側表面的主動層的In元素的組分。In元素的組分越大，對應的發光波長越長。
5）可選方案中，主動層僅位於第一半導體層的側表面。本方案中，也可透過控制外延生長工藝的條件使得第一半導體層的側表面與矽襯底的上表面之間的夾角的範圍為：40°~70°。
具體實施方式
為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
圖1是本發明第一實施例的半導體結構的製作方法的流程圖；圖2至圖6是圖1中的流程對應的中間結構示意圖；圖7是本發明第一實施例的半導體結構的截面結構示意圖。
首先，參照圖1中的步驟S1與圖2所示，分別提供矽襯底20與位於第一襯底10上的Ⅲ族氮化物外延層11，Ⅲ族氮化物外延層11和矽襯底20之間具有鍵合層30；參照圖3所示，透過鍵合層30將Ⅲ族氮化物外延層11與矽襯底20鍵合在一起。
第一襯底10可以包括：藍寶石、碳化矽和矽中的至少一種，或藍寶石、碳化矽和矽中的至少一種及其上的Ⅲ族氮化物材料，本實施例對此不加以限制。
Ⅲ族氮化物外延層11的材料可以為GaN、AlGaN、InGaN、AlInGaN中的至少一種。
需要說明的是，本實施例中，以化學元素代表某種材料，但不限定該材料中各化學元素的莫耳占比。例如GaN材料中，包含Ga元素與N元素，但不限定Ga元素與N元素的莫耳占比；AlGaN材料中，包含Al、Ga、N三種元素，但不限定各自的莫耳占比大小。
Ⅲ族氮化物外延層11中具有位錯，位錯主要為[0001]晶向的線位錯，即在Ⅲ族氮化物外延層11的厚度方向延伸的位錯。
矽襯底20可以為（100）型單晶矽、（110）型單晶矽、（111）型單晶矽等。
本實施例中，參照圖2所示，鍵合層30形成在Ⅲ族氮化物外延層11上。鍵合層30的材料可以為氮化矽或二氧化矽，例如可透過物理氣相沉積法或化學氣相沉積法形成。
另一實施例中，鍵合層30形成在矽襯底20上，或矽襯底20與Ⅲ族氮化物外延層11上都形成有鍵合層30。
再一實施例中，鍵合層30可單獨提供，即不形成於矽襯底20上，也不形成於Ⅲ族氮化物外延層11上。鍵合層30的材料可以為金屬。
鍵合層30的厚度範圍可以為0.01μm ~2μm。
Ⅲ族氮化物外延層11與矽襯底20可透過高溫高壓鍵合在一起；也可以在Ⅲ族氮化物外延層11與矽襯底20中的一個施加正電壓，另一個施加負電壓，之後鍵合在一起。
在鍵合工序中，第一襯底10可對Ⅲ族氮化物外延層11起支撐作用。
接著，參照圖1中的步驟S2、圖4與圖5所示，圖形化矽襯底20與鍵合層30分別對應形成若干矽通孔20a與若干第一通孔30a，每個第一通孔30a曝露Ⅲ族氮化物外延層11，每個矽通孔20a與對應的第一通孔30a連通。
本實施例中，若干是指一個、兩個或兩個以上的數目。
參照圖5所示，矽襯底20與鍵合層30可在一步乾法蝕刻工序中完成圖形化；參照圖4所示，也可以先圖形化矽襯底20形成矽通孔20a，後以圖形化的矽襯底20為掩膜，乾法蝕刻鍵合層30形成第一通孔30a。
矽襯底20的厚度較厚，在其內形成的矽通孔20a的深寬比一般較大，例如大於1：1。
本實施例中，參照圖4與圖5所示，當矽通孔20a具有兩個及其以上數目時，各個矽通孔20a的深寬比相同。其它實施例中，各個矽通孔20a的深寬比也可以不同。
之後，參照圖1中的步驟S3與圖6所示，對Ⅲ族氮化物外延層11進行外延生長，以在每個第一通孔30a與矽通孔20a內以及圖形化的矽襯底20上生長形成第一半導體層41。
本實施例中，對Ⅲ族氮化物外延層11進行外延生長前，可以先在圖形化的矽襯底20上設置可重複使用的遮擋掩模版50。
遮擋掩模版50具有若干開口50a。每一開口50a與一個第一通孔30a與矽通孔20a連通。換言之，每一開口50a對應一個LED結構。
其它實施例中，遮擋掩模版50也可以替換為保留在半導體結構1中的圖形化的掩膜層。
圖形化的掩膜層的材料例如可以包括：二氧化矽與氮化矽中的至少一種。掩膜層可以採用物理氣相沉積法或化學氣相沉積法形成，圖形化可以採用乾法蝕刻或濕法蝕刻實現。
第一半導體層41的外延生長工藝可以包括：原子層沉積法（ALD，Atomic layer deposition）、或化學氣相沉積法（CVD，Chemical Vapor Deposition）、或分子束磊晶成長法（MBE，Molecular Beam Epitaxy）、或電漿增強化學氣相沉積法（PECVD，Plasma Enhanced Chemical Vapor Deposition）、或低壓化學氣相沉積法（LPCVD，Low Pressure Chemical Vapor Deposition），或有機金屬化學氣相沉積法、或其組合方式。
由於矽通孔20a的深寬比較大，因而能限制第一半導體層41內的位錯延伸，使更多位錯湮滅在矽通孔20a的內部或側壁，從而可形成位錯密度小的第一半導體層41，提高了第一半導體層41的品質。
第一半導體層41在外延生長時，可以摻入P型摻雜離子或N型摻雜離子。P型摻雜離子可以為Mg離子、Zn離子、Ca離子、Sr離子或Ba離子中的至少一種，N型摻雜離子可以為Si離子、Ge離子、Sn離子、Se離子或Te離子中的至少一種，都可以採用原位摻雜法，即邊生長邊摻雜。
第一半導體層41與Ⅲ族氮化物外延層11的材料可以相同或不同，包括：GaN、AlN、AlGaN、InGaN與AlInGaN中的至少一種。
本實施例中，參照圖6所示，遮擋掩模版50的各個開口50a大小不一。本實施例中，開口50a的大小是指開口50a的面積大小。
當各個矽通孔20a的深寬比不同時，各個開口50a與所連通的矽通孔20a的大小之比可以固定。由於各個開口50a大小不一，因而，各個開口50a內外延生長的第一半導體層41的頂表面的尺寸大小不同。本實施例中，第一半導體層41的頂表面的尺寸是第一半導體層41的頂表面的面積。
其它實施例中，當各個開口50a的大小相同時，各個開口50a內外延生長的第一半導體層41的頂表面的尺寸大小也相同。
再接著，參照圖1中的步驟S4與圖6所示，依次在第一半導體層41上外延生長主動層42與第二半導體層43，第二半導體層43的導電類型與第一半導體層41的導電類型相反，第一半導體層41、主動層42與第二半導體層43的材料為Ⅲ族氮化物。
第一半導體層41、主動層42與第二半導體層43形成了一LED結構。
主動層42可以包括In元素或Al元素等波長敏感元素。
主動層42與第二半導體層43的外延生長工藝可以參照第一半導體層41的外延生長工藝。當第一半導體層41摻入P型摻雜離子時，第二半導體層43摻入N型摻雜離子；當第一半導體層41摻入N型摻雜離子時，第二半導體層43摻入P型摻雜離子。
本實施例中，一個LED結構的主動層42與第二半導體層43形成在一個開口50a內，因而，主動層42僅位於第一半導體層41的頂表面。
遮擋掩模版50的開口50a的孔占比大小不同，生長主動層42時各開口50a內的反應氣體的流速不同，從而In元素與Ga元素的摻入速率不同，即In元素的摻入效率不同，這使得生長的主動層42中In元素的組分占比不同。具體地，開口50a的孔占比越小，開口50a內主動層42的基礎材料GaN的生長速度會變快，In元素的摻雜具有更好的選擇性，In元素的摻入速率越大於Ga元素的摻入速率，因此，開口50a的孔占比越小，主動層42InGaN中In元素的組分含量越高，另外，開口50a的孔占比越小，開口內量子井的厚度也會隨之增加，因為量子斯塔克效應，發光的波長會隨之增加。反之，開口50a的孔占比越大，In元素的摻入速率與Ga元素的摻入速率差異越不明顯，即In元素的摻入效率越低，生長的主動層42中In元素的組分占比越低。
In元素的組分占比是指：In的物質的量佔主動層42中所有帶正電荷的元素的物質的量之和的百分比。例如：主動層42的材料為InGaN，In的組分是指：In的物質的量占In的物質的量與Ga的物質的量之和的百分比；主動層42的材料為InAlGaN，In的組分是指：In的物質的量占In的物質的量、Al的物質的量與Ga的物質的量之和的百分比。
其它實施例中，主動層42僅位於第一半導體層41的頂表面也可以透過整面外延生長主動層42與第二半導體層43，後透過蝕刻法斷開各層形成各個LED結構，或整面外延生長第一半導體層41、主動層42與第二半導體層43，後透過蝕刻法斷開各層形成各個LED結構。
之後，參照圖7所示，去除遮擋掩模版50。
參照圖7所示，本實施例一的半導體結構1包括：
矽襯底20與位於第一襯底10上的Ⅲ族氮化物外延層11，Ⅲ族氮化物外延層11與矽襯底20之間具有鍵合層30；Ⅲ族氮化物外延層11與矽襯底20透過鍵合層30鍵合在一起；矽襯底20內具有若干矽通孔20a，鍵合層30內具有若干第一通孔30a，每個矽通孔20a與對應的第一通孔30a連通；
位於矽通孔20a與第一通孔30a內以及矽襯底20上的第一半導體層41、位於第一半導體層41上的主動層42以及位於主動層42上的第二半導體層43，第二半導體層43的導電類型與第一半導體層41的導電類型相反，第一半導體層41、主動層42與第二半導體層43的材料為Ⅲ族氮化物。
本實施例中，主動層42僅位於第一半導體層41的頂表面。第一半導體層41的頂表面的尺寸越小，主動層42的In元素的組分越大，LED結構的發光波長越長；第一半導體層41的頂表面的尺寸越大，主動層42的In元素的組分越小，LED結構的發光波長越短。
一些實施例中，矽通孔20a與第一通孔30a分別具有多個，矽襯底20和/或Ⅲ族氮化物外延層11的側壁可以設置有共電極，共電極電連接每個矽通孔20a內的第一半導體層41。共電極可以為接地電極。每個LED結構的第二半導體層43上可以設置有各自的驅動電極。
圖8是本發明第二實施例的半導體結構的截面結構示意圖。
參照圖8所示，本實施例二的半導體結構2及其製作方法與實施例一的半導體結構1及其製作方法大致相同，區別僅在於：去除了第一襯底10與Ⅲ族氮化物外延層11。
去除第一襯底10與Ⅲ族氮化物外延層11可以透過腐蝕鍵合層30，以將Ⅲ族氮化物外延層11從矽襯底20上剝離。
從矽襯底20上剝離的第一襯底10與Ⅲ族氮化物外延層11可重複使用。
本實施例中，共電極可以設置在矽襯底20遠離第二半導體層43的一側，連接每個矽通孔20a內的第一半導體層41即可。
圖9是本發明第三實施例的半導體結構的截面結構示意圖。
參照圖9所示，本實施例三的半導體結構3與實施例一、二的半導體結構1、2大致相同，區別僅在於：第一半導體層41與矽襯底20的上表面之間具有介質層12，主動層42位於第一半導體層41的頂表面與側表面，頂表面與側表面相互垂直。
介質層12的材料可以包括：二氧化矽、氮化矽與三氧化二鋁中的至少一種。
對應地，本實施例的製作方法與前述實施例的製作方法大致相同，區別之一僅在於：步驟S1與步驟S2之間執行：在矽襯底20遠離Ⅲ族氮化物外延層11的一側形成介質層12。介質層12可以採用物理氣相沉積法、化學氣相沉積法或原子層沉積法形成。一個可選方案中，步驟S2中，介質層12可以與矽襯底20在同一工序中進行圖形化，例如採用一步乾法蝕刻或濕法蝕刻實現。另一個可選方案中，步驟S2中，先圖形化介質層12，後以圖形化的介質層12為掩膜蝕刻矽襯底20。
或本實施例的製作方法與前述實施例的製作方法的區別之一僅在於：步驟S2與步驟S3之間執行：在圖形化的矽襯底20上形成圖形化的介質層12。例如透過熱氧化矽襯底20形成介質層12。
介質層12可透過材料選擇，提高第一半導體層41在矽襯底20，尤其在（100）型單晶矽襯底20上的生長性能。
一些實施例中，介質層12還形成在矽通孔20a的側壁。矽通孔20a側壁的介質層12可防止外延生長第一半導體層41時，第一半導體層41的GaN基材料與矽襯底20發生反應。
本實施例的製作方法與前述實施例的製作方法的區別之二僅在於：步驟S3與步驟S4之間執行：去除遮擋掩模版50。
去除遮擋掩模版50後，曝露第一半導體層41的側表面，因而，主動層42與第二半導體層43可外延生長於第一半導體層41的側表面。可以透過整面外延生長主動層42與第二半導體層43，後透過蝕刻法斷開各層形成各個LED結構。
圖10是本發明第四實施例的半導體結構的截面結構示意圖。
參照圖10所示，本實施例四的半導體結構4與實施例三的半導體結構3大致相同，區別僅在於：主動層42位於第一半導體層41的頂表面與側表面，頂表面與側表面之間具有夾角α，40°≤α≤70°。
第一半導體層41的側表面與頂表面之間的夾角α的具體大小，可透過外延生長的工藝條件或蝕刻法實現。
側表面與頂表面之間的夾角α越大，即側表面越陡峭。
由於頂表面為(0001)晶面，主動層42中In元素的摻入效率大於側表面的半極性面上主動層42中In元素的摻入效率，因而，位於頂表面的主動層42的In元素的組分大於位於側表面的主動層42的In元素的組分。In元素的組分越大，對應的發光波長越長。
圖11是本發明第五實施例的半導體結構的截面結構示意圖。
參照圖11所示，本實施例五的半導體結構5與實施例四的半導體結構4大致相同，區別僅在於：第一半導體層41沿厚度方向的一個剖面呈三角形，主動層42僅位於第一半導體層41的側表面，第一半導體層41的側表面與矽襯底20的上表面之間具有夾角β，40°≤β≤70°。
第一半導體層41的側表面與矽襯底20的上表面之間的夾角β的具體大小，可透過外延生長的工藝條件或或蝕刻法實現。
第一半導體層41的側表面與矽襯底20的上表面之間的夾角β越大，即側表面越陡峭。
一些實施例中，矽通孔20a具有多個，至少一個矽通孔20a處的主動層42在第一半導體層41上的分佈不同於其它矽通孔20a處的主動層42在第一半導體層41上的分佈。主動層42在第一半導體層41上的分佈可以為實施一、三、四、五中的至少一種。
雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以發明申請專利範圍所限定的範圍為準。
1,2,3,4,5:半導體結構
10:第一襯底
11:Ⅲ族氮化物外延層
12:介質層
20:矽襯底
20a:矽通孔
30:鍵合層
30a:第一通孔
41:第一半導體層
42:主動層
43:第二半導體層
50:遮擋掩模版
50a:開口
圖1是本發明第一實施例的半導體結構的製作方法的流程圖；
圖2至圖6是圖1中的流程對應的中間結構示意圖；
圖7是本發明第一實施例的半導體結構的截面結構示意圖；
圖8是本發明第二實施例的半導體結構的截面結構示意圖；
圖9是本發明第三實施例的半導體結構的截面結構示意圖；
圖10是本發明第四實施例的半導體結構的截面結構示意圖；
圖11是本發明第五實施例的半導體結構的截面結構示意圖。
1:半導體結構
10:第一襯底
11:III族氮化物外延層
20:矽襯底
30:鍵合層
41:第一半導體層
42:主動層
43:第二半導體層
Claims (20)
- 一種半導體結構，其特徵在於，包括：矽襯底，所述矽襯底內具有若干個矽通孔；填滿每個所述矽通孔且位於所述矽襯底上的第一半導體層、位於所述第一半導體層上的主動層以及位於所述主動層上的第二半導體層，所述第二半導體層的導電類型與所述第一半導體層的導電類型相反，所述第一半導體層、所述主動層與所述第二半導體層的材料為III族氮化物。
- 如請求項1所述的半導體結構，其特徵在於，所述主動層僅位於所述第一半導體層的頂表面。
- 如請求項2所述的半導體結構，其特徵在於，所述主動層包含In元素；所述第一半導體層的頂表面的尺寸越小，所述主動層的In元素的組分越大；所述第一半導體層的頂表面的尺寸越大，所述主動層的In元素的組分越小。
- 如請求項1所述的半導體結構，其特徵在於，所述第一半導體層與所述矽襯底的上表面之間具有介質層。
- 如請求項4所述的半導體結構，其特徵在於，所述主動層位於所述第一半導體層的頂表面與側表面。
- 如請求項5所述的半導體結構，其特徵在於，所述主動層包含In元素；所述側表面與所述頂表面之間的夾角的範圍為：40°~70°；位於所述頂表面的所述主動層的In元素的組分大於位於所述側表面的所述主動層的In元素的組分。
- 如請求項4所述的半導體結構，其特徵在於，所述第一半導體層沿厚度方向的一個剖面呈三角形，所述主動層僅位於所述第一半導體層的側表面。
- 如請求項1所述的半導體結構，其特徵在於，所述矽通孔的深 寬比大於1：1。
- 如請求項1所述的半導體結構，其特徵在於，所述矽通孔具有多個，所述矽襯底遠離所述第二半導體層的一側設置有共電極，所述共電極電連接每個所述矽通孔內的所述第一半導體層。
- 如請求項1所述的半導體結構，其特徵在於，還包括：位於第一襯底上的III族氮化物外延層，所述III族氮化物外延層與所述矽襯底透過鍵合層鍵合在一起，所述鍵合層內具有若干個第一通孔，每個所述第一通孔與對應的所述矽通孔連通；所述第一半導體層還位於所述第一通孔內，以與所述III族氮化物外延層連接。
- 如請求項10所述的半導體結構，其特徵在於，所述矽通孔與所述第一通孔分別具有多個，所述矽襯底和/或所述III族氮化物外延層的側壁設置有共電極，所述共電極電連接每個所述矽通孔內的所述第一半導體層。
- 一種半導體結構的製作方法，其特徵在於，包括：分別提供矽襯底與位於第一襯底上的III族氮化物外延層，所述III族氮化物外延層和所述矽襯底之間具有鍵合層；透過所述鍵合層將所述III族氮化物外延層與所述矽襯底鍵合在一起；圖形化所述矽襯底與所述鍵合層分別對應形成若干個矽通孔若干個第一通孔，每個所述第一通孔曝露所述III族氮化物外延層；每個所述矽通孔與對應的所述第一通孔連通；對所述III族氮化物外延層進行外延生長，以在每個所述第一通孔與所述矽通孔內以及所述圖形化的矽襯底上生長形成第一半導體層；依次在所述第一半導體層上外延生長主動層與第二半導體層，所述第二半導體層的導電類型與所述第一半導體層的導電類型相反，所述第一半導體層、所述主動層與所述第二半導體層的材料為III族氮化物。
- 如請求項12所述的半導體結構的製作方法，其特徵在於，透過掩膜層或蝕刻法使所述主動層僅形成於所述第一半導體層的頂表面。
- 如請求項13所述的半導體結構的製作方法，其特徵在於，所述主動層包含In元素；所述第一半導體層的頂表面的尺寸越小，所述主動層的In元素的組分越大；所述第一半導體層的頂表面的尺寸越大，所述主動層的In元素的組分越小。
- 如請求項12所述的半導體結構的製作方法，其特徵在於，所述第一半導體層進行外延生長前，在所述圖形化的矽襯底上形成圖形化的介質層。
- 如請求項12所述的半導體結構的製作方法，其特徵在於，圖形化所述矽襯底形成矽通孔前，在所述矽襯底遠離所述III族氮化物外延層的一側形成介質層；所述介質層與所述矽襯底在同一工序中進行圖形化，或先圖形化所述介質層，後以圖形化的介質層為掩膜蝕刻所述矽襯底。
- 如請求項15所述的半導體結構的製作方法，其特徵在於，所述主動層形成於所述第一半導體層的頂表面與側表面。
- 如請求項17所述的半導體結構的製作方法，其特徵在於，所述主動層包含In元素；所述側表面與所述頂表面之間的夾角越大，位於所述側表面的所述主動層的In元素的組分越小；所述側表面與所述頂表面之間的夾角越小，位於所述側表面的所述主動層的In元素的組分越大。
- 如請求項17所述的半導體結構的製作方法，其特徵在於，所述第一半導體層沿厚度方向的一個剖面呈三角形，所述主動層僅形成於所述第一半導體層的側表面。
- 如請求項12所述的半導體結構的製作方法，其特徵在於，還包括：腐蝕所述鍵合層，以將所述III族氮化物外延層從所述矽襯底上剝離。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2021/087487 WO2022217539A1 (zh) | 2021-04-15 | 2021-04-15 | 半导体结构及其制作方法 |
| WOPCT/CN2021/087487 | 2021-04-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202243284A TW202243284A (zh) | 2022-11-01 |
| TWI833198B true TWI833198B (zh) | 2024-02-21 |
Family
ID=83639991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111113418A TWI833198B (zh) | 2021-04-15 | 2022-04-08 | 半導體結構及其製作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20240154063A1 (zh) |
| CN (1) | CN117063302A (zh) |
| TW (1) | TWI833198B (zh) |
| WO (1) | WO2022217539A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012115541A2 (en) * | 2011-02-24 | 2012-08-30 | Yury Georgievich Shreter | Light-emitting semiconductor device |
| CN103765592A (zh) * | 2011-07-18 | 2014-04-30 | 埃皮根股份有限公司 | 用于生长iii-v外延层的方法 |
| US20160111501A1 (en) * | 2014-10-17 | 2016-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to define the active region of a transistor employing a group iii-v semiconductor material |
| CN108352412A (zh) * | 2015-09-08 | 2018-07-31 | 麦克姆技术解决方案控股有限公司 | Iii族氮化物材料半导体结构中的寄生沟道减轻 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130104612A (ko) * | 2012-03-14 | 2013-09-25 | 서울바이오시스 주식회사 | 발광 다이오드 및 그것을 제조하는 방법 |
| CN103000776B (zh) * | 2012-11-14 | 2016-01-13 | 深圳大学 | Led芯片及led芯片的制造方法 |
-
2021
- 2021-04-15 WO PCT/CN2021/087487 patent/WO2022217539A1/zh active Application Filing
- 2021-04-15 CN CN202180096215.6A patent/CN117063302A/zh active Pending
- 2021-04-15 US US18/549,479 patent/US20240154063A1/en active Pending
-
2022
- 2022-04-08 TW TW111113418A patent/TWI833198B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012115541A2 (en) * | 2011-02-24 | 2012-08-30 | Yury Georgievich Shreter | Light-emitting semiconductor device |
| CN103765592A (zh) * | 2011-07-18 | 2014-04-30 | 埃皮根股份有限公司 | 用于生长iii-v外延层的方法 |
| US20160111501A1 (en) * | 2014-10-17 | 2016-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to define the active region of a transistor employing a group iii-v semiconductor material |
| CN108352412A (zh) * | 2015-09-08 | 2018-07-31 | 麦克姆技术解决方案控股有限公司 | Iii族氮化物材料半导体结构中的寄生沟道减轻 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202243284A (zh) | 2022-11-01 |
| CN117063302A (zh) | 2023-11-14 |
| US20240154063A1 (en) | 2024-05-09 |
| WO2022217539A1 (zh) | 2022-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3455512B2 (ja) | エピタキシャル成長用基板およびその製造方法 | |
| US6967122B2 (en) | Group III nitride compound semiconductor and method for manufacturing the same | |
| KR100664986B1 (ko) | 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법 | |
| JP4092927B2 (ja) | Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法 | |
| JP4903189B2 (ja) | 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法 | |
| US8486807B2 (en) | Realizing N-face III-nitride semiconductors by nitridation treatment | |
| US7989238B2 (en) | Group III nitride-based compound semiconductor light-emitting device and production method therefor | |
| CN103094314B (zh) | 在硅衬底上生长iii-氮化物的新方法 | |
| US8217400B2 (en) | Polychromatic light emitting diode device having wavelength conversion layer made of semiconductor and method for manufacturing the same | |
| EP1052684A1 (en) | A method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor | |
| EP2389693B1 (en) | Light emitting diode device and method for manufacturing the same | |
| JP6120204B2 (ja) | エピタキシャルウェハ及びその製造方法、紫外発光デバイス | |
| JP2001313259A (ja) | Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子 | |
| JP2001185493A (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| US20120298956A1 (en) | Method of Separating Light-Emitting Diode from a Growth Substrate | |
| WO2017076116A1 (zh) | 一种led外延结构及制作方法 | |
| JP7447151B2 (ja) | パッシベーション層を含む発光ダイオード前駆体 | |
| TWI833198B (zh) | 半導體結構及其製作方法 | |
| US20230053953A1 (en) | Group iii nitride structures and manufacturing methods thereof | |
| WO2022077254A1 (zh) | 微型led结构的制作方法 | |
| WO2022217542A1 (zh) | 半导体结构及其制作方法 | |
| KR100781660B1 (ko) | 발광띠를 구비한 발광 소자 및 그 제조 방법 | |
| JP7338045B2 (ja) | 発光ダイオードおよび発光ダイオードの形成方法 | |
| US20230073455A1 (en) | Group-iii-nitride structures and manufacturing methods thereof | |
| JP4055763B2 (ja) | 窒化ガリウム系化合物半導体及び半導体基板 |