CN113410285A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN113410285A CN113410285A CN202110887343.4A CN202110887343A CN113410285A CN 113410285 A CN113410285 A CN 113410285A CN 202110887343 A CN202110887343 A CN 202110887343A CN 113410285 A CN113410285 A CN 113410285A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- layer
- semiconductor device
- forming
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 140
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910002704 AlGaN Inorganic materials 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 4
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 3
- 239000006185 dispersion Substances 0.000 abstract description 11
- 238000002360 preparation method Methods 0.000 abstract description 5
- 229910002601 GaN Inorganic materials 0.000 description 9
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- -1 InGaN Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910002059 quaternary alloy Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种半导体器件，包括：依次堆叠的衬底、缓冲层、沟道层、第一势垒层、刻蚀阻挡层和第二势垒层以及栅极、源极和漏极，其中，所述第二势垒层具有n型掺杂且所述第二势垒层中形成有凹槽，所述栅极位于所述凹槽的底壁上，所述源极和所述漏极位于所述第二势垒层上。本发明还提供一种半导体器件的制备方法。本发明设置堆叠的第一势垒层和n型掺杂的第二势垒层，并且将所述栅极设置在所述凹槽中，将源极和漏极设置在所述第二势垒层上，可以在降低栅极漏电流的同时，降低源极和漏极的接触电阻以及大幅降低半导体器件的RF色散。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其制备方法。
背景技术
高频、高性能射频(radio frequency，RF)集成器件，如高频晶体管或高电子迁移率晶体管(high-electron-mobility transisto，HEMT)，可以使用第三代半导体材料（例如GaN）来制造，基于第三代半导体材料的高频、高性能射频集成器件已经在射频、微波等需要大功率和高频率的领域具有明显优势。
实现HEMT器件的高性能射频(RF)性能的关键因素之一是最小化RF色散。RF色散表现为最大通道电流、最高截止频率、拐点电压等电学参数在直流与射频两种工作状态之间的差异。有证据表明，色散与表面态电荷密切相关。例如，为了缓解RF色散问题，目前大部分研究技术人员采用SiNx薄膜进行表面钝化的方法来缓解上述问题，但是SiNx钝化效应对表面和SiNx沉积条件都非常敏感，所以该方法的可再现性和可重复性较差。另外，一旦势垒层厚度减小(对于更高频率的应用)，使得2DEG中的电子更接近表面，RF色散问题变得更加严重。因此，钝化SiNx薄膜的方法并不能很好地解决高频器件的RF色散问题。
发明内容
本发明的目的在于提供一种半导体器件及其制备方法，以解决高频器件的RF色散的问题。
为解决上述技术问题，本发明提供一种半导体器件，包括：
衬底，所述衬底上依次形成有缓冲层和沟道层；
第一势垒层，所述第一势垒层覆盖所述沟道层；
刻蚀阻挡层，所述刻蚀阻挡层覆盖所述第一势垒层；
第二势垒层，所述第二势垒层位于所述刻蚀阻挡层上且具有n型掺杂，所述第二势垒层中、所述刻蚀阻挡层上形成有凹槽；
栅极，所述栅极位于所述凹槽的底壁上；以及，
源极和漏极，所述源极和所述漏极均位于所述第二势垒层上。
可选的，在所述半导体器件中，所述半导体器件还包括：介质层，所述介质层覆盖所述凹槽的底壁和侧壁以及部分所述第二势垒层，所述栅极位于所述介质层上，所述源极和所述漏极贯穿所述介质层直接与所述第二势垒层接触。
可选的，在所述半导体器件中，所述刻蚀阻挡层为刻蚀速率低于所述第一势垒层且半导体晶格常数与所述第一势垒层匹配的材料。
可选的，在所述半导体器件中，所述沟道层为GaN、InGaN、AlGaN或InAlGaN。
可选的，在所述半导体器件中，所述第一势垒层为AlGaN。
可选的，在所述半导体器件中，与所述第一势垒层相接触的所述沟道层的表面形成有二维电子气。
可选的，在所述半导体器件中，所述第二势垒层为n型GaN、n型AlGaN、n型InGaN或n型InAlGaN。
基于同一发明构思，本发明还提供一种半导体器件的制备方法，包括：
提供一衬底，所述衬底上依次形成有缓冲层和沟道层；
形成第一势垒层，所述第一势垒层覆盖所述沟道层；
形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述第一势垒层；
形成第二势垒层，所述第二势垒层位于所述第一势垒层上；
刻蚀所述第二势垒层至所述刻蚀阻挡层的表面以形成凹槽；
在所述凹槽的底壁上形成栅极；以及，
在所述第二势垒层上分别形成源极和漏极。
可选的，在所述半导体器件的制备方法中，在形成所述凹槽之后、在形成所述栅极之前，所述半导体器件的制备方法还包括：
形成介质层，所述介质层覆盖所述凹槽的底壁和侧壁以及所述第二势垒层。
可选的，在所述半导体器件的制备方法中，在形成所述栅极之后、在所述源极和所述漏极之前，所述半导体器件的制备方法还包括：
刻蚀所述第二势垒层上的所述介质层至所述第二势垒层表面以形成开口，所述开口用于沉积所述源极和所述漏极。
综上，本发明提供的种半导体器件包括：依次堆叠的衬底、缓冲层、沟道层、第一势垒层、刻蚀阻挡层和第二势垒层以及栅极、源极和漏极，其中，所述第二势垒层具有n型掺杂且所述第二势垒层中形成有凹槽，所述栅极位于所述凹槽的底壁上，所述源极和所述漏极位于所述第二势垒层上。本发明设置堆叠的第一势垒层和n型掺杂的第二势垒层，并且将所述栅极设置在所述凹槽中，将源极和漏极设置在所述第二势垒层上，可以在降低栅极漏电流的同时，降低源极和漏极的接触电阻以及消除半导体器件的RF色散。
附图说明
图1-图7是本发明制备半导体器件的各工艺步骤中的半导体结构示意图；
图8-图9是本发明形成介质层之后的半导体结构示意图；
其中，附图标记说明如下：
100-衬底，110-缓冲层，120-沟道层，130-第一势垒层，140-刻蚀阻挡层，150-第二势垒层，160-栅极，170-源极，180-漏极，190-介质层，200-凹槽。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件及其制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明提供一种半导体器件的制备方法，包括：
步骤一：提供一衬底，所述衬底上依次形成有缓冲层和沟道层；
步骤二：形成第一势垒层，所述第一势垒层覆盖所述沟道层；
步骤三：形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述第一势垒层；
步骤四：形成第二势垒层，所述第二势垒层位于所述第一势垒层上；
步骤五：刻蚀所述第二势垒层至所述刻蚀阻挡层的表面以形成凹槽；
步骤六：在所述凹槽的底壁上形成栅极；
步骤七：在所述第二势垒层上分别形成源极和漏极。
具体的，参考图1-图7，图1-图7是本发明实施例的制备半导体器件的各工艺步骤中的半导体结构示意图。
如图1所示，提供一衬底100，所述衬底100上依次形成有缓冲层110和沟道层120。具体的，所述衬底100的材料包括但不限于蓝宝石、碳化硅、硅、金刚石、氮化镓和氮化铝等材料。所述衬底100的厚度为50μm~2000μm。所述缓冲层110的材质可以为GaN、AlGaN或者其他晶格匹配的氮化物材料，如ScAlN，所述缓冲层的厚度可以为50nm~3000nm。所述沟道层120为GaN、InGaN、AlGaN或由以上材料形成的四元合金（例如InAlGaN）。所述沟道层120的厚度可以为50nm~800nm。
进一步的，如图2所示，形成第一势垒层130，所述第一势垒层130覆盖所述沟道层120。具体的，所述第一势垒层130本实施例中不进行掺杂，所述沟道层120与所述第一势垒层130堆叠在一起形成异质结，靠近第一势垒层130一端的（与所述第一势垒层130相接触的）所述沟道层120表面形成二维电子气 (2DEG)，该2DEG具有高电子密度和高电子迁移率。典型的异质结为AlGaN/GaN，即所述沟道层120为GaN，所述第一势垒层130为AlGaN。此外，所述沟道层120也可以为InN、AlN、AlGaN、InGaN等氮化物，所述第一势垒层130也可以为InAlN、AlN等合金材料的一种或几种的叠加。所述第一势垒层130的厚度可以为5nm~100nm。本实施例可以采用金属有机化学气相沉积(MOCVD)或者分子束外延(MBE)的工艺在所述衬底100上分别形成所述缓冲层110、所述沟道层120和所述第一势垒层130。
接着，如图3所示，形成刻蚀阻挡层140，所述刻蚀阻挡层140覆盖所述第一势垒层130。具体的，所述刻蚀阻挡层140可以选择刻蚀速率低于所述第一势垒层130并且半导体晶格常数与所述第一势垒层130匹配（接近或相同）的材料，即所述刻蚀阻挡层140的刻蚀速率低于所述第一势垒层130的刻蚀速率且所述刻蚀阻挡层140的半导体晶格常数与所述第一势垒层130的半导体晶格常数接近或相同。本实施例中，所述刻蚀阻挡层140选择刻蚀速率低于AlGaN并且半导体晶格常数与AlGaN接近的材料，例如ScAlN。所述刻蚀阻挡层140的厚度可以为1nm~20nm。本实施例可以采用金属有机化学气相沉积(MOCVD)或者分子束外延(MBE)的工艺沉积所述刻蚀阻挡层140。所述刻蚀阻挡层140用于后续在第二势垒层150中形成沟槽200时避免误蚀刻所述所述第一势垒层130。
进一步的，如图4所示，形成第二势垒层150，所述第二势垒层150位于所述刻蚀阻挡层140上。具体的，所述第二势垒层150的厚度可以为5nm~100nm，所述第二势垒层可以为n型GaN、n型AlGaN、n型InGaN或由以上材料组成的四元合金（例如InAlGaN），掺杂浓度可以为1×1017cm-3~1×1020cm-3。本实施例可以采用金属有机化学气相沉积(MOCVD)或者分子束外延(MBE)的工艺沉积所述第二势垒层150。n型掺杂的所述第二势垒层150导电，可以用于后续源极和漏极之间的导通。
接着，如图5所示，刻蚀所述第二势垒层150至所述刻蚀阻挡层140的表面以形成凹槽200。具体的，本实施例可以采用干法刻蚀工艺或者湿法刻蚀工艺刻蚀所述第二势垒层150，具体工艺步骤：在所述第二势垒层150覆盖掩膜层，采用光刻工艺在掩膜层上形成欧姆接触区域和非欧姆接触区域，所述欧姆接触区域位于所述非欧姆接触区域的两相对侧。所述欧姆接触区域对应所述第二势垒层150表面的源极区域和漏极区域。然后对沟槽预刻蚀区域的所述第二势垒层150进行刻蚀并停止在所述刻蚀阻挡层140的表面，从而形成位于所述刻蚀阻挡层140上的沟槽200。较佳的，本实施例也可以刻蚀所述第二势垒层150和所述刻蚀阻挡层140至所述第一势垒层130的表面，从而形成位于所述第一势垒层130上的沟槽200。在所述沟槽200形成后，去除所述第二势垒层150表面剩余的掩膜层。所述掩膜层可以为光刻胶。
进一步的，如图6所示，在所述凹槽200的底壁上形成栅极160。具体的，所述栅极160可以为镍/金或者铂/金构成的金属叠层。
最后，如图7所示，在所述第二势垒层150上分别形成源极170和漏极180。具体的，所述源极170和所述漏极180的材质均可以为Ti，Pt，Au，W，Ni中的任意一种或多种金属的组合。本实施例可以采用溅射工艺形成所述栅极160、所述源极170和所述漏极180。本发明设置堆叠的第一势垒层130和n型掺杂的第二势垒层140，可以有效消除半导体器件的RF色散。进一步的，将所述栅极160设置在所述第一势垒层130或所述刻蚀阻挡层140表面的所述凹槽200中，以及将所述源极170和所述漏极180设置在堆叠的所述第一势垒层130和n型所述第二势垒层150上，既可以降低所述栅极160的漏电流，又可以降低所述源极170和所述漏极180的接触电阻。
较佳的，本发明提供的半导体器件还可以在所述源极170、所述漏极180与第二势垒层150之间形成一介质层190以构成半导体MIS（金属-绝缘层-半导体）结构，具体的，请参考图8和图9，图8和图9是本发明形成介质层之后的半导体结构示意图。如图8所示，在形成所述凹槽200之后、在形成所述栅极160之前，所述半导体器件的制备方法还包括：形成介质层190，所述介质层190覆盖所述凹槽200的底壁和侧壁以及所述第二势垒层150。本实施例可以采用PECVD工艺沉积所述介质层190，所述介质层190的厚度可以为10nm~100nm。所述介质层190的材质可以为SiNx、Al2O3或SiO2等。设置于所述栅极160和所述第二势垒层150之间的所述介质层190可以有效减小栅极160下的漏电，防止栅极电流的崩塌，起到保护器件的作用。
进一步的，如图9所示，在形成所述栅极160之后、在所述源极170和所述漏极180之前，所述半导体器件的制备方法还包括：刻蚀所述第二势垒层150上的所述介质层190至所述第二势垒层150表面以形成开口，所述开口用于沉积所述源极170和所述漏极180。所述源极170和所述漏极180均与所述第二势垒层150直接接触。
基于同一发明构思，参考图7，本发明还提供一种半导体器件，包括：依次堆叠的衬底100、缓冲层110、沟道层120、第一势垒层130、刻蚀阻挡层140和第二势垒层150，以及栅极160、源极170和漏极180，其中，所述第二势垒层150具有n型掺杂，所述第二势垒层150中、所述刻蚀阻挡层140上形成有凹槽200，所述栅极160位于所述凹槽200的底壁上，所述源极170和所述漏极180均位于所述第二势垒层150上。
较佳的，所述半导体器件还包括：介质层190，所述介质层190覆盖所述凹槽200的底壁和侧壁以及部分所述第二势垒层150，所述栅极160位于所述介质层190上，所述源极170和所述漏极180贯穿所述介质层190直接与所述第二势垒层接触。
综上，本发明提供的种半导体器件包括：依次堆叠的衬底、缓冲层、沟道层、第一势垒层、刻蚀阻挡层和第二势垒层以及栅极、源极和漏极，其中，所述第二势垒层具有n型掺杂且所述第二势垒层中形成有凹槽，所述栅极位于所述凹槽的底壁上，所述源极和所述漏极位于所述第二势垒层上。本发明设置堆叠的第一势垒层和n型掺杂的第二势垒层，并且将所述栅极设置在所述凹槽中，将源极和漏极设置在所述第二势垒层上，可以在降低栅极漏电流的同时，降低源极和漏极的接触电阻以及大幅降低甚至是消除半导体器件的RF色散。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件，其特征在于，包括：
衬底，所述衬底上依次形成有缓冲层和沟道层；
第一势垒层，所述第一势垒层覆盖所述沟道层；
刻蚀阻挡层，所述刻蚀阻挡层覆盖所述第一势垒层；
n型掺杂的第二势垒层，所述第二势垒层位于所述刻蚀阻挡层上，所述刻蚀阻挡层表面的所述第二势垒层中形成有凹槽；
栅极，所述栅极位于所述凹槽的底壁上；以及，
源极和漏极，所述源极和所述漏极均位于所述第二势垒层上。
2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：介质层，所述介质层覆盖所述凹槽的底壁和侧壁以及部分所述第二势垒层，所述栅极位于所述介质层上，所述源极和所述漏极贯穿所述介质层直接与所述第二势垒层接触。
3.根据权利要求1所述的半导体器件，其特征在于，所述刻蚀阻挡层为刻蚀速率低于所述第一势垒层且半导体晶格常数与所述第一势垒层匹配的材料。
4.根据权利要求1所述的半导体器件，其特征在于，所述沟道层为GaN、InGaN、AlGaN或InAlGaN。
5.根据权利要求1所述的半导体器件，其特征在于，所述第一势垒层为AlGaN。
6.根据权利要求1所述的半导体器件，其特征在于，与所述第一势垒层相接触的所述沟道层的表面形成有二维电子气。
7.根据权利要求1所述的半导体器件，其特征在于，所述第二势垒层为n型GaN、n型AlGaN、n型InGaN或n型InAlGaN。
8.一种半导体器件的制备方法，其特征在于，包括：
提供一衬底，所述衬底上依次形成有缓冲层和沟道层；
形成第一势垒层，所述第一势垒层覆盖所述沟道层；
形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述第一势垒层；
形成第二势垒层，所述第二势垒层位于所述第一势垒层上；
刻蚀所述第二势垒层至所述刻蚀阻挡层的表面以形成凹槽；
在所述凹槽的底壁上形成栅极；以及，
在所述第二势垒层上分别形成源极和漏极。
9.根据权利要求8所述的半导体器件的制备方法，其特征在于，在形成所述凹槽之后、在形成所述栅极之前，所述半导体器件的制备方法还包括：
形成介质层，所述介质层覆盖所述凹槽的底壁和侧壁以及所述第二势垒层。
10.根据权利要求8所述的半导体器件的制备方法，其特征在于，在形成所述栅极之后、在所述源极和所述漏极之前，所述半导体器件的制备方法还包括：
刻蚀所述第二势垒层上的所述介质层至所述第二势垒层表面以形成开口，所述开口用于沉积所述源极和所述漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110887343.4A CN113410285B (zh) | 2021-08-04 | 2021-08-04 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110887343.4A CN113410285B (zh) | 2021-08-04 | 2021-08-04 | 半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113410285A true CN113410285A (zh) | 2021-09-17 |
| CN113410285B CN113410285B (zh) | 2023-02-28 |
Family
ID=77688262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110887343.4A Active CN113410285B (zh) | 2021-08-04 | 2021-08-04 | 半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113410285B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104871319A (zh) * | 2012-11-16 | 2015-08-26 | 麻省理工学院 | 半导体结构以及凹槽形成蚀刻技术 |
| CN108352412A (zh) * | 2015-09-08 | 2018-07-31 | 麦克姆技术解决方案控股有限公司 | Iii族氮化物材料半导体结构中的寄生沟道减轻 |
| CN108615756A (zh) * | 2018-06-15 | 2018-10-02 | 苏州汉骅半导体有限公司 | 半导体器件 |
| CN109065449A (zh) * | 2018-08-16 | 2018-12-21 | 苏州汉骅半导体有限公司 | 外延结构的减薄方法 |
| WO2021086484A1 (en) * | 2019-11-01 | 2021-05-06 | Raytheon Company | Field effect transistor having field plate |
-
2021
- 2021-08-04 CN CN202110887343.4A patent/CN113410285B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104871319A (zh) * | 2012-11-16 | 2015-08-26 | 麻省理工学院 | 半导体结构以及凹槽形成蚀刻技术 |
| CN108352412A (zh) * | 2015-09-08 | 2018-07-31 | 麦克姆技术解决方案控股有限公司 | Iii族氮化物材料半导体结构中的寄生沟道减轻 |
| CN108615756A (zh) * | 2018-06-15 | 2018-10-02 | 苏州汉骅半导体有限公司 | 半导体器件 |
| CN109065449A (zh) * | 2018-08-16 | 2018-12-21 | 苏州汉骅半导体有限公司 | 外延结构的减薄方法 |
| WO2021086484A1 (en) * | 2019-11-01 | 2021-05-06 | Raytheon Company | Field effect transistor having field plate |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113410285B (zh) | 2023-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10541324B2 (en) | Semiconductor device with a recessed ohmic contact and methods of fabrication | |
| US9991360B2 (en) | Method for forming III-V semiconductor structures including aluminum-silicon nitride passivation | |
| US7598131B1 (en) | High power-low noise microwave GaN heterojunction field effect transistor | |
| US6867078B1 (en) | Method for forming a microwave field effect transistor with high operating voltage | |
| JP5805608B2 (ja) | 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス | |
| US7229903B2 (en) | Recessed semiconductor device | |
| EP1665358B1 (en) | Fabrication of single or multiple gate field plates | |
| US7910955B2 (en) | Semiconductor device having MIS structure and its manufacture method | |
| KR101736277B1 (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| US10516023B2 (en) | High electron mobility transistor with deep charge carrier gas contact structure | |
| JP2003209124A (ja) | 電界効果半導体素子の製造方法及び電界効果半導体素子 | |
| CN109524460B (zh) | 高空穴移动率晶体管 | |
| CN111199883A (zh) | 具有经调整的栅极-源极距离的hemt晶体管及其制造方法 | |
| KR20240008373A (ko) | 향상된 성능을 갖는 고전자 이동도 트랜지스터들의 제조 방법들 | |
| US11742397B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN114823888A (zh) | 高电子迁移率晶体管及其制作方法 | |
| CN113410285B (zh) | 半导体器件及其制备方法 | |
| Higashiwaki et al. | Millimeter-wave GaN HFET technology | |
| CN111739800B (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 | |
| CN115132585A (zh) | 高电子迁移率晶体管及其制作方法 | |
| US20240154012A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN220604694U (zh) | Hemt器件 | |
| US20230282727A1 (en) | Hemt device and manufacturing process thereof | |
| US20230246088A1 (en) | Manufacturing process of an ohmic contact of a hemt device and hemt device | |
| US20230207675A1 (en) | Semiconductor device with a gate electrode having multiple regions and method of fabrication therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |