JP5805608B2 - 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス - Google Patents

支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス Download PDF

Info

Publication number
JP5805608B2
JP5805608B2 JP2012237917A JP2012237917A JP5805608B2 JP 5805608 B2 JP5805608 B2 JP 5805608B2 JP 2012237917 A JP2012237917 A JP 2012237917A JP 2012237917 A JP2012237917 A JP 2012237917A JP 5805608 B2 JP5805608 B2 JP 5805608B2
Authority
JP
Japan
Prior art keywords
layer
protective layer
opening
gate electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012237917A
Other languages
English (en)
Other versions
JP2013058774A (ja
JP2013058774A5 (ja
Inventor
ピーター スミス リチャード
ピーター スミス リチャード
トーマス シェパード スコット
トーマス シェパード スコット
アレン スコット
アレン スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/333,726 external-priority patent/US7592211B2/en
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2013058774A publication Critical patent/JP2013058774A/ja
Publication of JP2013058774A5 publication Critical patent/JP2013058774A5/ja
Application granted granted Critical
Publication of JP5805608B2 publication Critical patent/JP5805608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Description

本発明は、半導体デバイスに関し、より詳細には、トランジスタおよびそれに関連するデバイスを作製する方法に関する。
シリコン（Ｓｉ）およびガリウム砒素（ＧａＡｓ）等の材料は、比較的低電力用途の半導体デバイスに、また、Ｓｉの場合には比較的低周波用途の半導体デバイスに広く応用されている。しかし、これらの比較的一般的な半導体材料は、例えば比較的小さなバンドギャップ（例えば、室温で、Ｓｉの場合に１．１２ｅＶ、ＧａＡｓの場合に１．４２ｅＶ）および／または比較的小さな破壊電圧のために、大電力用途および／または高周波用途に十分に適していない可能性がある。
ＳｉおよびＧａＡｓで生じた問題を考慮して、大電力、高温および／または高周波用途およびデバイスに対する関心は、炭化珪素（アルファＳｉＣの場合、室温で２．９９６ｅＶ）およびＩＩＩ族窒化物（例えば、ＧａＮの場合、室温で３．３６ｅＶ）のようなワイドバンドギャップの半導体材料に向いている。これらの材料は一般に、ガリウム砒素および／またはシリコンに比べて高い電界破壊強度および高い電子飽和速度を有している可能性がある。
大電力および／または高周波用途において特に関心のあるデバイスは、高電子移動度トランジスタ（ＨＥＭＴ）であり、これは変調ドープ型電界効果トランジスタ（ＭＯＤＦＥＴ）としても知られている。ＨＥＭＴデバイスでは、異なるバンドギャップエネルギーを有する２つの半導体材料のヘテロ接合に２次元電子ガス（２ＤＥＧ）に形成することができる。より小さいバンドギャップの材料は、より広いバンドギャップの材料よりも高い電子親和力を有する可能性がある。２ＤＥＧは、アンドープの（「非意図的にドープされた」）より小さなバンドギャップ材料内の蓄積層であり、例えば１０１３キャリア／ｃｍ２を超える比較的高いシート電子濃度を含むことができる。さらに、より広いバンドギャップの半導体で生じた電子が２ＤＥＧに移動して、イオン化不純物散乱の減少のために比較的高い電子移動度を可能にすることができる。比較的高いキャリア濃度と比較的高いキャリア移動度のこの組合せは、ＨＥＭＴに比較的大きなトランスコンダクタンスを与えることができ、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）に優る性能上の利点を高周波用途にもたらすことができる。
窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料系で作製された高電子移動度トランジスタは、比較的高い破壊電界、比較的広いバンドギャップ、比較的大きな伝導帯オフセット、および／または比較的高い飽和電子ドリフト速度等の材料特性の組合せのために、大量のＲＦ電力を生成することができる。２ＤＥＧ中の電子の大部分は、ＡｌＧａＮの分極に帰することができる。
ＧａＮ／ＡｌＧａＮ系のＨＥＭＴは、すでに実証されている。例えば、特許文献１および２には、ＡｌＧａＮ／ＧａＮのＨＥＭＴ構造および製造方法が記載されている。さらに特許文献３には、半絶縁性炭化珪素基板、この基板上の窒化アルミニウム緩衝層、この緩衝層上の絶縁性窒化ガリウム層、この窒化ガリウム層上の窒化アルミニウムガリウム障壁層、およびこの窒化アルミニウムガリウム活性構造上のパシベーション層を備えるＨＥＭＴデバイスが記載されている、特許文献３は、参照して本明細書に組み込まれる。さらに、参照して本明細書に組み込まれる特許文献４には、保護層を備えるＨＥＭＴデバイス、および／または、デバイスのオーミックコンタクトのアニール中に生じうるトランジスタのゲート領域の半導体に対する損傷を減少させることができる低損傷リセス（ｒｅｃｅｓｓ）作製技術を記載している。
ＨＥＭＴデバイスの作製における１つのステップは、ゲート電極の形成である。従来のゲート電極形成方法は、誘電体を堆積するステップと、マスクおよび／またはその他の犠牲層を使用して誘電体を貫通してエッチングするステップと、この誘電体のエッチングされた部分の中に（「Ｔゲート」と呼ばれる）Ｔ型ゲート電極を堆積するステップを含むことがある。しかし、そのような従来の方法では、誘電体エッチングの等方性のために、誘電体の縁とゲート電極との間に隙間が形成されることがある。このことは、デバイス動作にとって有害であることがある。というのは、この隙間によって露出する不動態化されていない半導体表面は、デバイス内で電流崩壊（ｃｕｒｒｅｎｔ ｃｏｌｌａｐｓｅ）および／またはドリフトを引き起こすことがあるからである。さらに、ゲート形成後にこの隙間にパシベーション層を形成することができるが、そのようなゲート後（ｐｏｓｔ−ｇａｔｅ）パシベーション層のパシベーション特性は、初期のゲート前（ｐｒｅ−ｇａｔｅ）誘電体のパシベーション特性よりも劣っていることがある。これは、ゲート前誘電体を比較的高温で形成できることに起因する可能性があり、この高温形成は、いったんゲートメタライゼーションが堆積されてしまうと実施可能でなくなる場合がある。
米国特許第５１９２９８７号明細書 米国特許第５２９６３９５号明細書 米国特許第６３１６７９３号明細書 米国特許出願公開第ＵＳ２００５／０１７０５７４号明細書 米国特許出願公開第２００２／００６６９０８Ａ１号明細書 米国特許出願公開第２００２／０１６７０２３Ａ１号明細書 米国特許出願第１０／６１７，８４３号明細書 米国特許第Ｒｅ．３４，８６１号明細書 米国特許第４，９４６，５４７号明細書 米国特許第５，２００，０２２号明細書 米国特許第６，２１８，６８０号明細書 米国特許第５，２１０，０５１号明細書 米国特許第５，３９３，９９３号明細書 米国特許第５，５２３，５８９号明細書 米国特許第５，２９２，５０１号明細書 米国特許公開第２００３／０１０２４８２Ａ１号明細書 米国仮特許出願第６０／３３７，６８７号明細書 米国特許出願第１１／２８６，８０５号明細書 米国特許第６，４９８，１１１号明細書 米国特許出願第１１／３０２，０６２号明細書 米国特許出願第１１／４３４，８５３号明細書
Ｙｕ ｅｔ ａｌ．， "Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｅｎｇｉｎｅｅｒｉｎｇ ｉｎ ＩＩＩ−Ｖ ｎｉｔｒｉｄｅｓ ｖｉａ ｔｈｅ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｅｆｆｅｃｔ，" Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ， Ｖｏｌ． ７３， Ｎｏ． １３， １９９８
したがって、そのような隙間の形成を防ぐために、ゲート電極形成の他の方法が開発されてきた。例えば、誘電体のエッチングされた部分にゲート電極を形成するよりも前に、誘電体から、マスクおよび／またはその他の犠牲層を除去することができる。したがって、ゲート電極は誘電体のエッチングされた部分を完全に埋めることができ、誘電体表面の上に直接にゲート電極の「ウィング」またはサイドローブを形成することができる。そのようなゲート電極は、誘電的に支持された（ｄｉｅｌｅｃｔｒｉｃａｌｌｙ−ｓｕｐｐｏｒｔｅｄ）Ｔゲートまたは「ガンマ」ゲートと呼ばれる。しかし、誘電体の部分がサイドローブと活性チャネルとの間にサンドイッチ状に挟まれることがあるので、ゲート−ドレインキャパシタンス（ｃｄｇ）および／またはゲート−ソースキャパシタンス（ｃｇｓ）が増加することがあり、これがデバイス性能に有害な影響を及ぼすことがある。
本発明のいくつかの実施形態によると、トランジスタを作製する方法は、基板上に保護層を形成することを含むことができる。保護層は、貫通する開口を備えることができる。ゲート電極は、この開口の中において、例えば保護層の対向する側壁に直接形成してもよい。ゲート電極の第１の部分は、開口の外側に存在する保護層の表面部分に横方向に延在してもよく、ゲート電極の第２の部分は、保護層から間隔を空けて配置してもよく、かつ第１の部分を越えて横方向に延在してもよい。
いくつかの実施形態では、ゲート電極が形成される前に、保護層上に第２の層が形成されてもよい。この第２の層は、前記第１の開口よりも広い、貫通する第２の開口を備えることができる。ゲート電極は、ゲート電極の第２の部分が、第２の開口の外側に存在する第２の層の表面部分に横方向に延在するように、第２の開口に形成されてもよい。
他の実施形態では、第２の層は、保護層よりも小さな誘電率を有する材料であってもよい。
いくつかの実施形態では、第２の層は、保護層上に形成されてもよく、かつ第２の層を貫通するリセスを含んでもよい。このリセスは、保護層の一部を露出させることができる。第２の層のリセスは、第１の開口を露出させ、かつ第１の開口の相対する側に保護層の表面部分を露出させる第２の開口を画定するように広くされてもよい。
他の実施形態では、保護層および第２の層は、異なる材料で形成されてもよい。第２の層のリセスを広げる前に、保護層を貫通する第１の開口を形成するために、保護層は、第２の層をマスクとして使用してパターニングされてもよい。第２の層のリセスは、第２の層のリセスを対称的に拡大することによって広くされてもよい。そのようなものとして、第２の開口と第１の開口は、自己整合される可能性がある。
いくつかの実施形態では、第２の層は、フォトレジスト層であってもよい。第２の層のリセスは、酸素プラズマを使用して第２の層をアッシング（ａａｓｈｉｎｇ）することによって、かつ／または基板をハードベークすること（ｈａｒｄ ｂａｋｉｎｇ）によって、広くされてもよい。他の実施形態では、第２の層は、ポリイミド層であってもよい。
他の実施形態では、第２の層は、犠牲層であってもよい。そのようなものとして、第２の層は、ゲート電極を形成した後で除去されてもよい。第２の層を除去した後で、パシベーション層が保護層およびゲート電極上に形成されてもよい。
さらに他の実施形態では、チャネル層が基板上に形成されてもよく、さらに、このチャネル層上に障壁層が形成されてもよい。保護層が障壁層上に形成されてもよい。ゲート電極は、保護層の開口を貫通して延在し、障壁層に接触するように形成されてもよい。チャネル層と障壁層の間の接合は、ヘテロ接合を画定してもよい。
いくつかの実施形態では、チャネル層は、障壁層よりも小さなバンドギャップを有してもよい。
他の実施形態では、第１と第２のオーミックコンタクト領域が、保護層に近接しかつ保護層から離間して障壁層上に形成されてもよい。そのようなものとして、保護層は、第１と第２のオーミックコンタクト領域の間にある可能性がある。障壁層の一部を露出させるように保護層をパターニングして、パターニングされた保護層に近接しかつパターニングされた保護層から離間されたオーミック金属領域を障壁層の露出された部分の上に形成し、さらにオーミック金属領域をアニールすることによって、第１と第２のオーミックコンタクト領域が形成されてもよい。
いくつかの実施形態では、障壁層は、ＩＩＩ族窒化物層で形成されてもよく、チャネル層は、アンドープＩＩＩ族窒化物層で形成されてもよい。例えば、障壁層は、窒化アルミニウムガリウム（ＡｌＧａＮ）で形成されてもよく、チャネル層は窒化ガリウム（ＧａＮ）で形成されてもよい。保護層は、窒化珪素（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）、および／または二酸化珪素（ＳｉＯ２）などの誘電体材料であってもよい。
本発明のさらなる実施形態によると、トランジスタを作製する方法は、基板上に第１の層を形成することを含むことができる。第１の層は、誘電体材料であってもよい。この第１の層の上に第２の層が形成されてもよい。第２の層は、第１の層の一部を露出させる孔を備えてもよい。第１の層を貫通する第１の開口が、第２の層をマスクとして使用して形成されてもよい。第１の開口を形成した後で、第２の層の孔は、第２の開口を形成するように広くされてもよい。第２の開口は、第１の開口の相対する側の第１の層の表面部分に加えて、第１の開口も露出させることができる。ゲート電極が、第１および第２の開口に形成されてもよい。例えば、ゲート電極は、第１の開口の対向する側壁に直接に形成されてもよい。ゲート電極の第１の部分は、第１の開口の外側に存在する第１の層の表面部分に延在してもよく、ゲート電極の第２の部分は、第２の開口の外側に存在する第２の層の表面部分に延在してもよい。
いくつかの実施形態では、ゲート電極の第１の部分は、開口の外側に存在する第１の層の表面部分で横方向に延在してもよい。ゲート電極の第２の部分は、第２の開口の外側に存在する第２の層の表面部分で、ゲート電極の第１の部分を越えて横方向に延在してもよい。
他の実施形態では、第１の層および第２の層は、異なる材料で形成されてもよい。例えば、第１の層は、窒化珪素、窒化アルミニウム、および／または二酸化珪素などの誘電体材料で形成されてもよい。第２の層は、第１の層よりも小さな誘電率を有する材料で形成されてもよい。
いくつかの実施形態では、第２の層の孔は、第２の開口と第１の開口が自己整合されるように第２の層の孔を対称的に拡大することによって広くされてもよい。
他の実施形態では、第２の層は、フォトレジスト層であってもよい。第２の層の孔は、酸素プラズマを使用して第２の層をアッシングすることによって、かつ／または基板をハードベークすることによって、広くされてもよい。さらに他の実施形態では、第２の層は、ポリイミド層であってもよい。
いくつかの実施形態では、第１の層は、孔によって露出された第１の層の部分を、低損傷エッチング技術を使用して選択的にエッチングすることによって、第１の開口を形成するようにパターニングされてもよい。
他の実施形態では、第２の層の孔は、ウェットエッチングを使用して第２の層を選択的にエッチングすることによって、第２の開口を形成するように広くされてもよい。
いくつかの実施形態では、チャネル層が基板上に形成されてもよく、さらに障壁層がチャネル層上に形成されてもよい。第１の層は、障壁層上に形成されてもよい。ゲート電極は、第１の層の第１の開口を貫通して延在し、障壁層に接触するように形成されもよい。チャネル層と障壁層との間の接合は、ヘテロ接合を画定してもよい。
本発明の他の実施形態によると、トランジスタは、基板と、基板上の保護層と、ゲート電極とを備えることができる。保護層は、貫通する開口を備えてもよく、ゲート電極がこの開口の中にあってもよい。例えば、ゲート電極は、保護層の開口の対向する側壁に直接に接していてもよい。例えば、ゲート電極は、開口の外側に存在する保護層の表面部分で横方向に延在する第１の部分と、保護層から離間され第１の部分を越えて横方向に延在する第２の部分とを備えることができる。
いくつかの実施形態では、トランジスタは、保護層上に第２の層を備えることができる。例えば、第２の層は、犠牲層であってもよい。第２の層は、保護層よりも小さな誘電率を有してもよい。第２の層は、第１の開口よりも広い貫通する第２の開口を備えてもよい。ゲート電極は、第２の開口の中にあってもよく、ゲート電極の第２の部分は、第２の開口の外側に存在する第２の層の部分で横方向に延在してもよい。第１および第２の開口は、階段状外形を画定してもよい。
他の実施形態では、トランジスタは、保護層およびゲート電極上にパシベーション層を備えることができる。保護層およびパシベーション層は、同じ材料で形成されてもよい。
さらに他の実施形態では、トランジスタは、基板上にチャネル層を、さらにチャネル層上に障壁層を備えることができる。保護層は障壁層上にあってもよい。ゲート電極は、障壁層に接触するように保護層の開口を貫通して延在してもよい。チャネル層および障壁層は、高電子移動度トランジスタ（ＨＥＭＴ）を実現するように構成されてもよい。例えば、チャネル層と障壁層は異なる格子定数を有し、そのようなものとして、擬似格子整合ＨＥＭＴを形成してもよい。
いくつかの実施形態では、トランジスタは、第１および第２のオーミックコンタクト領域を障壁層上に備えることができる。第１および第２のオーミックコンタクト領域は、ゲート電極の相対する側に保護層から離間して配置されてもよい。
保護層は、オーミックコンタクト領域の厚さと少なくともほぼ同じ厚さを有してもよい。
他の実施形態では、障壁層はＩＩＩ族窒化物層であってもよく、チャネル層はアンドープＩＩＩ族窒化物層であってもよい。例えば、障壁層は、窒化アルミニウムガリウム（ＡｌＧａＮ）であってもよく、チャネル層は窒化ガリウム（ＧａＮ）であってもよい。保護層は誘電体材料であってもよい。例えば、保護層は、窒化珪素、窒化アルミニウム、および／または二酸化珪素であってもよい。他の実施形態では、基板は炭化珪素であってもよい。
本発明のいくつかの実施形態によると、トランジスタを作製する方法は、貫通する第１の開口を備える保護層を形成することを含むことができる。誘電体層が保護層の上に形成されてもよい。この誘電体層は、第１の開口よりも広い貫通する第２の開口を備えてもよい。ゲート電極の第１の部分が、第１の開口の外側に存在する保護層の表面部分で横方向に延在し、かつゲート電極の第２の部分が、第２の開口の外側に存在する誘電体層の部分で第１の部分を越えて横方向に延在するように、ゲート電極は、第１および第２の開口に形成されてもよい。
いくつかの実施形態では、誘電体層は、保護層よりも小さな誘電率を有してもよい。例えば、誘電体層は、酸化物層であってもよい。より詳細には、誘電体層は、高温酸化物（ＨＴＯ）層であってもよく、保護層は、高純度窒化物（ＨＰＮ）層であってもよい。例えば、保護層は化学量論的窒化珪素であってもよく、誘電体層は二酸化珪素であってもよい。
他の実施形態では、誘電体層は、高品質酸化物層であってもよい。高品質酸化物層は、約１．５未満の誘電率を有していてもよい。
いくつかの実施形態では、誘電体層は、保護層の厚さよりも大きな厚さを有してもよい。例えば、誘電体層は、約５００オングストローム（Å）から約３０００Åの厚さを有してもよく、保護層は約２００Åから約２０００Åの厚さを有してもよい。誘電体層の厚さ及び／又は誘電率は、デバイスのゲート・ドレイン間キャパシタンス及び／又はゲート・ソース間キャパシタンスを低減するのに十分であってもよい。
他の実施形態では、誘電体層の形成は、化学気相成長（ＣＶＤ）プロセスを使用して保護層上に酸化物層を堆積させることを含んでもよい。酸化物層は、約５００℃を超える温度で堆積されてもよい。
いくつかの実施形態では、貫通する第２の開口を備える誘電体層の形成は、保護層の上に貫通するリセスを含む誘電体層を形成することを含んでもよい。このリセスは、保護層の一部を露出させてもよい。誘電体層内のリセスは、第２の開口を画定するように広くされてもよい。第２の開口は、第１の開口を露出させてもよく、さらに、第１の開口の相対する側に保護層の表面部分を露出させてもよい。
他の実施形態では、保護層および誘電体層は、異なる材料で形成されてもよい。したがって、誘電体層のリセスを拡大する前に、保護層を貫通する第１の開口を形成するために、誘電体層をマスクとして使用して保護層がパターニングされてもよい。
いくつかの実施形態では、誘電体層のリセスは、第２の開口と第１の開口が自己整合されるように、誘電体層のリセスを対称的に拡大することによって広くされてもよい。例えば、緩衝酸化物エッチング液（ＢＯＥ）などの保護層に対して選択的なウェット酸化物エッチング液を使用して誘電体層をエッチングすることによって、リセスが対称的に拡大されてもよい。
他の実施形態では、トランジスタを作製する方法は、チャネル層を形成することと、チャネル層上に障壁層を形成することとを含むことができる。保護層が障壁層の上に形成されてもよい。ゲート電極は、障壁層に接触するように保護層の第１の開口を貫通して形成されてもよい。チャネル層と障壁層の接合は、ヘテロ接合を画定してもよい。
いくつかの実施形態では、第１と第２のオーミックコンタクト領域は、保護層が第１と第２のオーミックコンタクト領域の間にあるように、保護層に近接しかつ保護層から離間して障壁層上に形成されてもよい。より詳細には、誘電体層および保護層は、障壁層の第１および第２の部分を露出させるようにパターニングされてもよい。誘電体層および保護層をパターニングした後で、第１および第２のオーミックコンタクト領域が、パターニングされた保護層に近接しかつこの保護層から離間して障壁層の第１および第２の部分にそれぞれ形成されてもよい。第１および第２のオーミック金属領域をアニールして、第１および第２のオーミックコンタクトを形成してもよい。
他の実施形態では、誘電体層を形成する前に、障壁層の第１および第２の部分を露出させるように保護層がパターニングされてもよい。誘電体層は、保護層の上に、および障壁層の第１および第２の部分の上に形成されてもよい。障壁層の第１および第２の部分をそれぞれ露出させる第１および第２のリセスを誘電体層に画定するように、誘電体層がパターニングされてもよい。さらに、誘電体層の第１および第２のリセスは、緩衝酸化物エッチング液（ＢＯＥ）などのウェット酸化物エッチング液を使用して対称的に拡大されてもよい。
いくつかの実施形態では、誘電体層は、保護層の第１および第２の部分を露出させるようにパターニングされてもよい。保護層は、障壁層の第１および第２の部分を露出させるために、誘電体層をマスクとして使用してパターニングされてもよい。
他の実施形態では、ゲート電極は、第１の開口の中の保護層の対向する側壁に直接形成されてもよい。
いくつかの実施形態では、第１の開口の中の保護層の対向する側壁に誘電体ライナ（ｌｉｎｅｒ）が形成されてもよい。例えば、誘電体ライナは、二酸化珪素ライナまたは窒化物ライナであってもよい。誘電体ライナを形成した後で、ゲート電極が、第１の開口の中の誘電体ライナに直接に形成されてもよい。
いくつかの実施形態では、障壁層は、ＩＩＩ族窒化物層で形成されてもよく、チャネル層は、アンドープＩＩＩ族窒化物層で形成されてもよい。例えば、障壁層は、窒化アルミニウムガリウム（ＡｌＧａＮ）で形成されてもよく、チャネル層は窒化ガリウム（ＧａＮ）で形成されてもよい。保護層は、窒化珪素（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）、および／または二酸化珪素（ＳｉＯ２）などの誘電体材料であってもよい。
本発明のさらなる実施形態によると、トランジスタは、貫通する第１の開口を備える保護層と、保護層上の誘電体層とを備えることができる。誘電体層は、第１の開口よりも広い貫通する第２の開口を備えてもよい。トランジスタはまた、第１および第２の開口にゲート電極を含んでもよい。ゲート電極は、第１の開口の外側に存在する保護層の表面部分で横方向に延在する第１の部分と、第２の開口の外側に存在する誘電体層の部分で第１の部分を越えて横方向に延在する第２の部分とを含んでもよい。例えば、第１および第２の開口は、階段状外形を画定してもよい。
いくつかの実施形態では、誘電体層と保護層は異なる材料で形成されてもよい。誘電体層は、保護層よりも小さな誘電率を有してもよい。例えば、誘電体層は、酸化物層であってもよい。より詳細には、誘電体層は、高温酸化物（ＨＴＯ）層であってもよく、保護層は、高純度窒化物（ＨＰＮ）層であってもよい。例えば、保護層は化学量論的窒化珪素であってもよく、誘電体層は二酸化珪素であってもよい。
他の実施形態では、誘電体層は、高品質酸化物層であってもよい。高品質酸化物層は、約１．５未満の誘電率を有してもよい。
さらに他の実施形態では、誘電体層は、保護層の厚さよりも大きな厚さを有してもよい。例えば、誘電体層は、約５００オングストローム（Å）から約３０００Åの厚さを有してもよく、保護層は約２００Åから約２０００Åの厚さを有してもよい。誘電体層の厚さおよび／または誘電率は、デバイスのゲート−ドレインおよび／またはゲート−ソースキャパシタンスを減少させるのに十分であってもよい。
いくつかの実施形態では、トランジスタは、チャネル層と、チャネル層上の障壁層とをさらに備えることができる。保護層は障壁層上にあってもよく、ゲート電極は、保護層の第１の開口を貫通して障壁層に接触してもよい。チャネル層および障壁層は、高電子移動度トランジスタ（ＨＥＭＴ）を実現するように構成されてもよい。例えば、チャネル層と障壁層は異なる格子定数を有し、そのようなものとして、擬似格子整合ＨＥＭＴを実現してもよい。
他の実施形態では、トランジスタは、ゲート電極の相対する側の障壁層上に保護層から間隔を空けて配置された第１および第２のオーミックコンタクト領域を備えることができる。例えば、誘電体層は、第１および第２のオーミックコンタクト領域と保護層との間に延在することがある。
いくつかの実施形態では、ゲート電極は、保護層の第１の開口の対向する側壁に直接に接してもよい。
他の実施形態では、誘電体ライナは、第１の開口の中で、保護層の側壁とゲート電極との間に延在してもよい。ゲート電極は、誘電体ライナに直接接していてもよい。
いくつかの実施形態では、障壁層は、ＩＩＩ族窒化物層であってもよく、チャネル層は、アンドープＩＩＩ族窒化物層であってもよい。例えば、障壁層は、窒化アルミニウムガリウム（ＡｌＧａＮ）であってもよく、チャネル層は窒化ガリウム（ＧａＮ）であってもよい。保護層は、また、誘電体材料であってもよい。例えば、保護層は、窒化珪素、窒化アルミニウム、および／または二酸化珪素であってもよい。他の実施形態では、基板は炭化珪素であってもよい。
本発明のいくつかの実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明のいくつかの実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明のいくつかの実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明のいくつかの実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明のいくつかの実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明のいくつかの実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明のいくつかの実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明のいくつかの実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明のいくつかの実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明のいくつかの実施形態に従ったトランジスタデバイスを示す断面図である。 本発明の他の実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明の他の実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明の他の実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明の他の実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明の他の実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明の他の実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明の他の実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。 本発明の他の実施形態に従ったトランジスタデバイスを作製する作業の中間作製ステップを示す断面図である。
ここで、本発明の実施形態が示される添付の図面を参照して、以下で本発明がより完全に説明される。しかし、この発明は、本明細書に記載される実施形態に限定されるものと解釈されるべきでない。むしろ、これらの実施形態は、この開示が徹底的で、本発明の範囲を当業者に十分に伝えるように提供される。図面では、層および領域の厚さが、はっきりさせるために誇張されている。同様の番号は、全体を通して同様の要素を参照する。
理解されることであろうが、層、領域または基板のような要素が、別の要素の「上に」存在する又は「上に」延在すると言われるとき、その要素は、他方の要素の直ぐ上にあってもよく、または他の要素の直ぐ上へ延びてもよく、または、介在要素が存在してもよい。対照的に、ある要素が、別の要素の「直ぐ上に」存在する又は「直ぐ上に」延在すると言われるとき、介在する要素は存在しない。また、理解されることであろうが、ある要素が、別の要素に「接続」または「結合」されていると言われるとき、その要素は、他方の要素に直接に接続または結合されていてもよく、または介在要素が存在してもよい。対照
的に、ある要素が、別の要素に「直接に接続」または「直接に結合」されていると言われるとき、介在要素は存在しない。
また理解されることであろうが、第１、第２などの用語は、本明細書で、様々な要素を記述するために使用されることがあるが、これらの要素は、これらの用語によって限定されるべきでない。これらの用語は、１つの要素を別の要素と区別するために使用されだけである。例えば、本発明の範囲から逸脱することなく、第１の要素は第２の要素と呼ぶことができ、同様に、第２の要素は第１の要素と呼ぶことができたものである。
さらに、「より下の」または「最下部の」および「より上の」または「最上部の」などの相対的な用語が、図示されるように別の要素に対する１つの要素の関係を記述するために本明細書で使用されることがある。理解されることであろうが、相対的な用語は、図示された位置付けのほかに、デバイスの異なる位置付けを包含する意図である。例えば、１つの図のデバイスがひっくり返されると、他の要素の「より下の」側にあると記述された要素は、そのとき、他の要素の「より上の」側に位置付けされるだろう。したがって、「より下の」という例示的用語は、図の特定の位置付けに応じて、「より下の」と「より上の」の両方の位置付けを包含することができる。同様に、１つの図のデバイスがひっくり返されると、そのとき、他の要素「の下の」または「の真下の」と記述された要素は、他の要素「の上に」位置付けされるだろう。したがって、「の下の」または「の真下の」という例示的用語は、上と下の両方の位置付けを包含することができる。
本明細書において本発明の説明で使用される専門用語は、特定の実施形態を説明することのみを目的としており、本発明を限定する意図ではない。本発明の説明および添付の特許請求の範囲で使用されるとき、単数形（「ａ」、「ａｎ」、「ｔｈｅ」）は、文脈が明らかにそうではないと示さない限り、複数形も含むことが意図されている。また理解されることであろうが、本明細書で使用される用語「および／または」は、関連付けて列挙された項目の１つまたは複数の可能なすべての組み合わせを言及し、かつ包含する。さらに理解されることであろうが、用語「備える」、「含む」（「ｃｏｍｐｒｉｓｅ」）は、この明細書で使用されるとき、述べられた形体、完全体（ｉｎｔｅｇｅｒ）、ステップ、作業、要素、および／または部品の存在を明示するが、１つまたは複数の他の形体、完全体、ステップ、作業、要素、部品および／またはそれらのグループの存在または追加を排除しない。
本発明の実施形態は、本明細書で、本発明の理想化された実施形態（および中間構造（ｉｎｔｅｒｍｅｄｅｉａｔｅ ｓｔｒｕｃｔｕｒｅ））の模式図である断面図を参照して説明される。そのようなものとして、例えば製造技術および／または公差の結果としての図示の形からの変化は、予想されることである。したがって、本発明の実施形態は、本明細書に図示された領域の特定の形に限定されるように解釈されるべきでなく、例えば製造に起因する形のずれを含むものである。例えば、長方形として図示された注入領域は、一般に、注入領域から非注入領域への２値的な変化ではなく、縁部に、円形の若しくは湾曲した形体および／または注入濃度の勾配を有している。同様に、注入によって形成された埋め込み領域は、埋め込み領域と注入が行われた表面との間の領域にいくらかの注入をもたらす可能性がある。したがって、図示された領域は、本質的に模式的なものであり、それの形は、デバイスの領域の実際の形を図示する意図でなく、さらに、本発明の範囲を限定する意図でない。
別段の定めがない限り、技術的および科学的用語を含む、本発明の実施形態の開示で使用されるすべての用語は、本発明が属する分野の当業者によって一般的に理解されるのと同じ意味を有し、本発明が説明される時に知られている特定の定義に必ずしも限定されない。したがって、これらの用語は、そのような時の後でつくられる同等な用語を含むことができる。さらに理解されることであろうが、一般に使用される辞書で定義されるものなどの用語は、本明細書および関連技術の文脈での意味と一致した意味を有するものとして解釈されるべきであり、本明細書でそうであると明確に定義されなければ、理想化された
意味、または過度に形式的な意味で解釈されないだろう。本明細書で言及されるすべての出版物、特許出願、特許、その他の文献は、その全体が参照して組み込まれる。
本発明の実施形態は、ＩＩＩ族窒化物ベースのデバイスなどの窒化物ベースのＨＥＭＴで使用するのに特に適している可能性がある。本明細書で使用されるとき、「ＩＩＩ族窒化物」という用語は、窒素と周期律表のＩＩＩ族の元素、通常アルミニウム（Ａｌ）、ガリウム（Ｇａ）、および／またはインジウム（Ｉｎ）との間で形成される半導体化合物を意味する。また、この用語は、ＡｌＧａＮおよびＡｌＩｎＧａＮのような三元および四元化合物も意味する。当業者がよく理解しているように、ＩＩＩ族元素は、二元（例えば、ＧａＮ）、三元（例えば、ＡｌＧａＮ、ＡｌＩｎＮ）、および四元（例えば、ＡｌＩｎＧａＮ）化合物を形成するように窒素と結合することができる。これらの化合物は、すべて、１モルの窒素が合計１モルのＩＩＩ族元素と結合される実験式を有している可能性がある。したがって、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）のような式がこれらの化合物を記述するために使用されることがある。
本発明の実施形態を利用することができるＧａＮベースのＨＥＭＴの適切な構造は、特許文献３、および５〜７に記載されており、これらの開示は、参照してその全体が本明細書に組み込まれる。
（例えば、Ｘ帯域周波数範囲より高い）比較的高周波で動作するデバイス、特にミリ波無線周波（ＲＦ）デバイスには、最高電界および／または表面関連捕獲の最小化と、比較的小さなキャパシタンス値の維持との間にトレードオフが存在することがあるという認識から、本発明のいくつかの実施形態が生じる可能性がある。したがって、本発明のいくつかの実施形態は、（比較的小さなゲート抵抗および／または比較的小さなｃｇｄおよびｃｇｓなどの）Ｔゲートの優れた側面のいくつかと、（ゲート前パシベーションおよび／または最高電界減少など）ガンマゲートの優れた特性のいくつかとを兼ね備えるトランジスタデバイスを提供する。
図１から９は、本発明のいくつかの実施形態に従ってトランジスタデバイスを作製する方法における例示的な中間作製ステップを示す断面図である。ここで図１を参照すると、トランジスタデバイスがその上に形成されてもよい基板１０が用意される。チャネル層２０が基板１０上に形成され、障壁層２２がチャネル層２０上に形成されている。基板１０は、例えば４Ｈポリタイプの炭化珪素であってもよい半絶縁性炭化珪素（ＳｉＣ）基板であることがある。他の炭化珪素候補のポリタイプには、３Ｃ、６Ｈ、および１５Ｒポリタイプがある可能性がある。用語「半絶縁性」は、絶対的な意味ではなく、本明細書では記述的に使用される。本発明のいくつかの実施形態では、炭化珪素バルク結晶は、室温で約１×１０５Ω−ｃｍ以上の抵抗率を有することができる。
炭化珪素は、ＩＩＩ族窒化物デバイス用の一般的な基板材料である可能性のあるサファイア（Ａｌ２Ｏ３）よりも（チャネル層２０および／または障壁層２２で使用されることがある）ＩＩＩ族窒化物に対して遥かに近い結晶格子整合を有している。より近い格子整合によって、一般にサファイア上で利用可能なものよりも高品質のＩＩＩ族窒化物膜がもたらされる。炭化珪素は、また、比較的高い熱伝導率を有し、そのようなものとして、炭化珪素上に形成されたＩＩＩ族窒化物デバイスの全出力電力は、サファイアおよび／またはシリコン上に形成された同様なデバイスほど基板の熱散逸によって制限されない可能性がある。また、半絶縁性炭化珪素基板は、デバイス分離および寄生キャパシタンスの減少を可能にする可能性がある。本発明のいくつかの実施形態で使用されてもよい例示的ＳｉＣ基板は、本件特許出願人によって製造され、そのような基板を製造する方法は、例えば、特許文献８〜１１に記載され、これらの開示はその全体が参照して本明細書に組み込まれる。同様に、ＩＩＩ族窒化物のエピタキシャル成長の技術は、例えば、特許文献１２〜１５に開示されており、これらの開示は、また、参照してその全体が本明細書に組み込まれる。
理解されるべきことであるが、炭化珪素が基板として使用されてもよいが、本発明の実施形態は、サファイア（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、ＬＧＯ、酸化亜鉛（ＺｎＯ）、ＬＡＯ、インジウム燐（ＩｎＰ）などの基板１０に適したどんな基板でも利用することができる。
随意の緩衝層、核形成層および／または遷移層（図示せず）もまた基板１０上に形成されてもよい。例えば、炭化珪素基板とデバイスの残りの部分との間に適切な結晶構造遷移を提供するためにＡｌＮ緩衝層を設けてもよい。さらに、特許文献１６及び１７に記載されているように、歪み平衡遷移層（ｓｔｒａｉｎ ｂａｌａｎｃｉｎｇ ｔｒａｎｓｉｔｉｏｎ ｌａｙｅｒ）がまた設けられてもよい。これらの開示は、あたかも本明細書で完全に述べられたかのように参照して本明細書に組み込まれる。
依然として図１を参照すると、チャネル層２０が基板１０上に設けられている。チャネル層２０は、上で説明されたように緩衝層、遷移層および／または核形成層を使用して基板１０上に堆積されてもよい。チャネル層２０は圧縮歪みを受けていることがある。さらに、チャネル層２０および／または緩衝層、核形成層および／または遷移層は、有機金属化学気相成長法（ＭＯＣＶＤ）によって、または分子線ビームエピタキシ（ＭＢＥ）および／または水素化物気相エピタキシ（ＨＶＰＥ）などの当業者に知られている他の技術によって堆積されてもよい。本発明のいくつかの実施形態では、チャネル層２０は、ＧａＮなどのＩＩＩ族窒化物層であってもよい。チャネル層２０はまた、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などの他のＩＩＩ族窒化物層を含んでもよい。チャネル層２０は、アンドープ（すなわち、「非意図的にドープされた」）であってもよく、約２０Åを超える厚さに成長されてもよい。チャネル層２０はまた、ＧａＮ、ＡｌＧａＮなどの超格子または組み合わせなどの多層構造であってもよい。
さらに図１に示されるように、障壁層２２がチャネル層２０上に形成される。例えば、障壁層２２は、チャネル層２０上に堆積されてもよい。障壁層２２は、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）などのＩＩＩ族窒化物層であってもよい。障壁層２２は、また、ＡｌＩｎＧａＮ、ＡｌＮおよび／またはこれらの層の組み合わせなどの他のＩＩＩ族窒化物層も含んでもよい。障壁層２２は、例えば、厚さが約０．１ｎｍから約１００ｎｍであってもよいが、亀裂（ｃｒａｃｋｉｎｇ）または実質的な欠陥形成を生じさせるほど厚くてはいけない。本発明のある特定の実施形態では、障壁層２２は、高濃度ドープｎ型層であることがある。例えば、障壁層２２は、約１０１９ｃｍ−３未満の濃度にドープされることがある。
本発明のいくつかの実施形態は、高電子移動度トランジスタ（ＨＥＭＴ）に応用可能である可能性がある。より詳細には、チャネル層２０および障壁層２２は、チャネル層と障壁層との間の界面がヘテロ接合を画定するように異なるバンドギャップを有する材料から形成されてもよい。例えば、チャネル層２０は、障壁層２２のバンドギャップよりも小さなバンドギャップであってもよい。そのようなものとして、チャネル層２０の伝導帯端のエネルギーは、チャネル層２０と障壁層２２との間の接合での障壁層２２の伝導帯端のエネルギーよりも小さい可能性があり、さらにチャネル層２０は、障壁層２２よりも大きな電子親和力を有する可能性がある。例えば、チャネル層２０と障壁層２２の両方がＩＩＩ族窒化物層で形成される場合、チャネル層２０はＧａＮ層であってもよく、障壁層２２はＡｌＧａＮ層であってもよい。
本発明のある特定の実施形態に従った層の例は、特許文献６に記載されており、この開示は、あたかも本明細書で完全に述べられたかのように参照して本明細書に組み込まれる。本発明の特定の実施形態では、障壁層２２は、障壁層２２がオーミックコンタクト金属の下に埋め込まれているときに、チャネル層２０と障壁層２２との間の界面に分極効果によってかなりのキャリア濃度を誘起するのに十分な厚さ、Ａｌ成分、および／またはドーピングを有することができる。また、障壁層２２は、障壁層２２とその後で形成される保護層との間の界面に堆積されたイオン化不純物によるチャネル中の電子の散乱を減少させるか、または最小限にすることができるほど十分に厚くてもよい。
さらに、本発明の他の実施形態では、チャネル層２０および障壁層２２は、異なる格子定数を有してもよい。例えば、これら２つの層の間の界面で障壁層２２が「伸びる（ｓｔｒｅｃｈ）」ように、障壁層２２は、チャネル層２０よりも小さな格子定数を有する比較的薄い層であってもよい。したがって、擬似格子整合ＨＥＭＴ（ｐＨＥＭＴ）デバイスが実現されることがある。
図２は、障壁層２２上の保護層２４の形成を示している。保護層２４は、窒化珪素（ＳｉｘＮｙ）、窒化アルミニウム（ＡｌＮ）、二酸化珪素（ＳｉＯ２）、および／または他の適切な保護材料などの誘電体材料であってもよい。また、他の材料が保護層２４に利用されてもよい。例えば、保護層２４は、また、酸化マグネシウム、酸化スカンジウム、酸化アルミニウムおよび／または酸窒化アルミニウムを含んでもよい。さらに、保護層２４は、単層であってもよく、または、均一組成および／または不均一組成の多層を含んでもよい。
保護層２４は、障壁層２２の上に一面に形成されてもよい。例えば、保護層２４は、高品質スパッタリングおよび／またはプラズマ増速化学気相成長法（ＰＥＣＶＤ）によって形成された窒化珪素（ＳｉＮ）層であってもよい。保護層２４は、約３０ｎｍの厚さである可能性があるが、他の厚さの層も利用されてもよい。例えば、保護層は、オーミックコンタクトの後のアニール中に下にある層を保護するように十分に厚くてもよい。そのような目的のために、２または３の単分子層程度の薄い層で十分である可能性がある。しかし、一般に、保護層２４は、約１０ｎｍから約５００ｎｍの厚さを有する可能性がある。また、高品質ＳｉＮ保護層は、ＩＩＩ族窒化物層のＭＯＣＶＤ成長と共にその場（ｉｎ−ｓｉｔｕ）成長されてもよい。
本発明の特定の実施形態では、保護層２４はＳｉＮであってもよい。ＳｉＮ保護層は、ＰＶＤおよび／またはＣＶＤによって形成されてもよく、圧縮または引っ張り歪みのために非化学量論的である可能性がある。例えば、ＳｉＮ保護層は、約−１００ＭＰａから約１００ＭＰａの応力を受ける可能性がある。本発明のある特定の実施形態では、ＳｉＮ保護層は、６３３ｎｍ波長で約１．６から約２．２の屈折率を有することがある。特定の実施形態では、ＳｉＮ保護層の屈折率は、１．９８±０．０５であることがある。
図３は、障壁層２２上へのオーミックコンタクト領域３０の形成を示している。ここで図３を参照すると、保護層２４は、障壁層２２の部分を露出させるようにパターニングされ、第１および第２のオーミックコンタクト領域３０が障壁層２２上に形成される。例えば、下にある障壁層２２を露出させるために、保護層２４に窓がエッチングされてもよい。この窓は、パターニングされたマスクと障壁層２２に対する低損傷エッチングとを利用して、エッチングされてもよい。低損傷エッチング技術の例には、誘導結合プラズマ、電子サイクロトロン共鳴（ＥＣＲ）またはプラズマに対してＤＣ成分のない下流プラズマエッチング（ｄｏｗｎｓｔｒｅａｍ ｐｌａｓｍａ ｅｔｃｈｉｎｇ）などの、反応性イオンエッチング以外のエッチング技術が挙げられる。例えば、ＳｉＯ２障壁層に対しては、緩衝フッ化水素酸を用いたウェットエッチングが使用されてもよい。ＩＴＯ、ＳＣＯ、ＭｇＯなどのエッチング停止層に対するＳｉＮおよび／またはＳｉＯ２の選択エッチング、およびこれに続くエッチング停止層の低損傷除去が、行われてもよい。ＳｉＮ障壁層の場合、ＳｉＯ２がエッチング停止層として使用されてもよい。そのような実施形態では、保護層２４は、エッチング停止層だけでなくＳｉＮ層、ＡｌＮ層、および／またはＳｉＯ２層を含んでもよい。このように、本発明のある特定の実施形態では、保護層２４は多層を含むことができる。
依然として図３を参照すると、引き続いてフォトリソグラフィステップおよび蒸着を使用して、障壁層２２の露出部分にオーミック金属が形成される。オーミック金属は、保護層２４の窓よりも小さくなるようにパターニングされ、オーミック金属は第１および第２のオーミックコンタクト領域３０を形成するようにアニールされる。そのようなものとして、オーミックコンタクト領域３０の縁は近接した保護層２４から間隔を空けて配置される可能性がある。
アニールは、比較的高温のアニールであってもよい。例えば、アニールは、約９００℃を超える温度で行われてもよい。そのようなオーミックコンタクトアニールを使用することによって、オーミックコンタクト領域３０の抵抗は、比較的高抵抗から例えば約１Ω−ｍｍ未満に減少させることができる。したがって、本明細書で使用されるとき、用語「オーミックコンタクト」は、約１Ω−ｍｍ未満の接触抵抗を有する非整流性コンタクトを意味することができる。高温プロセスステップ中に保護層２４が存在することで、そのようなステップで生じることがある障壁層２２の損傷が減少し、かつ／または抑制されることがある。したがって、例えば、高温オーミックコンタクトアニール後のゲート領域２１（すなわち、オーミックコンタクト領域３０間のチャネルの長さ）のシート抵抗は、成長されたまま（すなわち、コンタクトアニール前）のゲート領域２１のシート抵抗と実質的に同じである可能性がある。
オーミックコンタクト領域３０は、オーミックコンタクト金属の形成および／またはパターニングでの位置合わせ不整合公差（ｍｉｓａｌｉｇｎｍｅｎｔ ｔｏｒｅｌａｎｃｅ）を許容するのに十分な距離だけ保護層２４から間隔を空けて配置される可能性がある。例えば、オーミックコンタクト領域３０の端は、約０．１マイクロメートル（μｍ）から約０．２μｍの距離だけ保護層２４から間隔を空けて配置されることがある。その後の加熱ステップ中に金属が保護層２４に拡散する可能性を減少させるために、オーミック金属と保護層２４との接触を防ぐことが望ましい可能性があり、この金属拡散は、ゲートコンタクトとオーミックコンタクト領域３０との間のショートをもたらすことがある。しかし、オーミックコンタクト領域３０と保護層２４との間の隙間は、保護層２４の保護目的を駄目にするほど（かつ／またはデバイスの性能を実質的に悪くするほど）大きい必要はないが、オーミック材料と保護層２４との間の接触のおそれがあるほど小さくてはいけない。したがって、本発明のある特定の実施形態では、この隙間は、約０．１マイクロメートル（μｍ）から約０．５μｍの範囲であってもよい。
図４は、オーミックコンタクト領域３０および保護層２４の上への第２の層３１の形成を示している。第２の層３１は、保護層２４よりも小さな誘電率を有する誘電体層であってもよい。例えば、第２の層３１は、高温酸化物（ＨＴＯ）層などの高品質酸化物層であってもよい。また、第２の層３１は犠牲層であってもよく、この犠牲層は、後のステップで除去される可能性がある。例えば、第２の層３１は、フォトレジスト層であってもよい。また、第２の層３１は、ポリイミド層であってもよい。図４に示されるように、第２の層３１は、第２の層３１を貫通して保護層２４の一部を露出させる孔またはリセス３を含む。例えば、第２の層３１は、リセス３を形成するようにフォトリソグラフィでパターニングされてもよい。
図５は、保護層２４への開口または「窓」の形成を示し、その後のステップで、ここにゲート電極が形成されてもよい。図５に示されるように、開口４は、保護層２４を貫通して障壁層２２の一部を露出させるように形成される。より詳細には、開口４を形成するために、第２の層３１をマスクとして使用して保護層２４の露出部分がパターニングされる。障壁層２２の露出表面への低漏れショットキーゲートコンタクトの形成を容易にするために、上述のように、第２の層３１のリセス３によって露出された保護層２４の部分を、低損傷エッチング技術を使用して選択的にエッチングすることによって、開口４が形成されてもよい。留意されたいことであるが、保護層２４の開口４は、エッチングの等方性（すなわち、アンダーカット）のために第２の層３１のリセス３よりも広くなる可能性がある。特定の実施形態では、オーミックコンタクト３０はソースコンタクト及びドレインコンタクトを与えることができ、開口４が、したがってゲートコンタクトが、ドレインコンタクトよりもソースコンタクトに近くなるように、開口４がソースコンタクトとドレインコンタクトとの間で片寄っていることがある。
ここで図６を参照すると、第２の層３１のリセス３は、第１の開口４よりも広い第２の開口５を画定するように広くされる。そのようなものとして、第２の開口５は、第１の開口４と、第１の開口４の相対する側の保護層２４の表面部を露出させる。第２の層３１のリセス３は、第２の開口５と第１の開口４が自己整合されるように対称的に拡大されてもよい。例えば、第２の層３１が保護層２４と異なる材料で形成されている場合、第２の層３１のリセス３は、ウェットエッチング技術を使用して第２の層３１を選択的にエッチングすることによって広くされてもよい。より詳細には、第２の層３１が酸化物層である場合、リセス３は、緩衝酸化物エッチング液（ＢＯＥ）を使用して第２の層３１を選択的にエッチングして広くされてもよい。その上または代替的に、第２の層３１がフォトレジスト層である場合、酸素プラズマを使用して第２の層３１をアッシングし、かつ／または、例えば摂氏１００度（Ｃ）より高いが１５０度Ｃより低い温度で、デバイスをハードベークすることによって、このリセスが広くされてもよい。
したがって、図５および６に示されるように、第１の開口４を形成するために第２の層３１をマスクとして使用して、保護層２４が選択的にエッチングされてもよく、第２の層３１のリセス３は、第２の開口５を形成するように第１の開口４のまわりで選択的に広くされてもよい。そのようなものとして、第１の開口４と第２の開口５は自己整合される可能性がある。いくつかの実施形態では、第２の層３１は、保護層２４に対して選択的にエッチング可能などんな材料であってもよい。
図７は、ゲート電極３２の形成を示している。図７に示されるように、ゲート電極３２は、第２の開口５および第１の開口４に形成され、保護層２４を貫通して延在し、障壁層２２の露出部分に接触する。ゲート電極３２は、ゲート電極３２と保護層２４との間に隙間が形成されないように、保護層２４の対向する側壁に直接に接して第１の開口４に形成されてもよい。適切なゲート材料は、障壁層２４の組成に依存する可能性がある。しかし、ある特定の実施形態では、Ｎｉ、Ｐｔ、ＮｉＳｉｘ、Ｃｕ、Ｐｄ、Ｃｒ、ＴａＮ、Ｗおよび／またはＷＳｉＮなどの、窒化物ベースの半導体材料に対してショットキーコンタクトを作ることができる従来の材料が使用されてもよい。
依然として図７を参照すると、ゲート電極３２の第１の部分６（「ウィング」または「サイドローブ」とも呼ばれる。）は、第１の開口４の外側に存在する保護層２４の表面部分で横方向に延在し、さらに、保護層２４から縦方向に間隔を空けて配置されたゲート電極３２の第２の部分７は、第２の開口５の外側に存在する第２の層３１の表面部分で横方向に延在している。本明細書で使用されるとき、用語「横方向」は、基板の表面に対して実質的に平行な方向を意味する。ゲート電極３２の第２の部分７は、第１の部分６を越えて横方向に延在してもよい。第１の開口４と第２の開口５は、これまで説明されたプロセスによって自己整合される可能性があるので、ゲート電極３２の第１の部分６が保護層２４上に延在する長さは、制御される可能性がある。そのようなものとして、本発明のいくつかの実施形態によると、ゲート電極３２の保護層２４上での延長によって生じる可能性があるトランジスタデバイスのゲート−ドレインキャパシタンス（ｃｇｄ）および／またはゲート−ソースキャパシタンス（ｃｇｓ）は、また、制御される可能性がある。したがって、自己整合サイドローブ６を備える修正ガンマゲート３２が形成される可能性がある。
図８は、犠牲的な第２の層３１の除去を示している。図８に示されるように、第２の層３１は、ゲート電極３２が形成された後に除去される。第２の層３１は、第２の層３１の組成に応じて従来の技術を使用して形成されてもよい。
図９は、パシベーション層３４の形成を示している。パシベーション層３４は、トランジスタデバイスのための環境保護を行うことができる。例えば、パシベーション層３４は、比較的厚い窒化物または比較的ローｋの封入層であってもよく、保護層２４の被覆率を改善するために形成されることがある。パシベーション層３４は、第２の層３１の除去後に、図８の構造の上に一面に堆積されてもよい。そのようなものとして、ゲート電極３２の第２の部分７は、パシベーション層３４の部分の上で横方向に延在する。特定の実施形態では、パシベーション層３４は、保護層２４とオーミックコンタクト３０との間の隙間を実質的に埋めるように堆積されることがある。本発明のある特定の実施形態では、パシベーション層３４は、窒化珪素、窒化アルミニウム、二酸化珪素、および／または酸窒化物であってもよい。さらに、パシベーション層３４は、均一組成および／または不均一組成の単層または多層であってもよい。
図１０は、本発明のさらなる実施形態に従った高電子移動度トランジスタ（ＨＥＭＴ）デバイス１００を示す断面図である。図１０に示されるように、ＨＥＭＴデバイス１００のゲート電極３２は、保護層２４を貫通して延在し、障壁層２２に接触している。ゲート電極３２は、開口の外側に存在する保護層２４の表面部分で横方向に延在する第１の部分６と、パシベーション層３４によって保護層２４から縦方向に間隔を空けて配置され、かつパシベーション層３４の部分の上で第１の部分６を越えて横方向に延在する第２の部分７とを備える。言い換えると、ゲート電極３２の第１および第２の部分６および７は、階段状外形を画定している。ゲート電極３２の第２の部分７は、保護層２４から約１０００オングストローム（Å）から約６０００Åだけ間隔を空けて配置されてもよい。ゲート電極３２は、また、ゲート電極３２と保護層２４との間に隙間が存在しないように、保護層２４の開口の対向する側壁に直接に接して延びている。ゲート電極３２の第１の部分６は、また、保護層２４上に直接に形成されてもよい。
その上、（保護層２４の中の）第１の開口および（図６の第２の層３１の中の）第２の開口は、上述のプロセスによって自己整合される可能性があるので、第２の開口の幅（ＬＧ２として示される）は、第１の開口の幅のまわりに自己整合され、かつ対称である可能性があり、この第１の開口の幅がゲート長ＬＧ１を画定する。そのようなものとして、保護層２４の開口の形成に基づいて関心のある動作周波数を得るように、ゲート長ＬＧ１が調整されてもよい。例えば、ゲート長ＬＧ１は、約０．０５マイクロメートル（μｍ）から約２．０μｍであってもよい。その上、ゲート電極３２の第１の部分６が保護層２４の上に延在する長さΔＬＧは、また、上述のように犠牲的な第２の層の開口を広くすることによって制御されてもよい。ピークゲート−ドレイン電圧ＶＧＤに確実に耐え、かつゲート−ドレインキャパシタンスｃｇｄおよびゲート−ソースキャパシタンスｃｇｓを最小限にし、かつ／または減少させるように、保護層２４の厚さｄ１およびゲート電極３２の第１の部分の長さΔＬＧが最適化されてもよい。例えば、長さΔＬＧは約０．１マイクロメートル（μｍ）から約０．６μｍであってもよく、厚さｄ１は約３００オングストローム（Å）から約５０００Åであってもよい。その上、第１の開口を画定する保護層２４の側壁の角度Φは、また、例えば、約４５度から約９０度の間で最適化されてもよい。
上述のように、いくつかの実施形態では、保護層２４はＳｉＮであってもよく、障壁層２２はＡｌＧａＮであってもよく、さらにチャネル層２０はＧａＮであってもよい。上でも述べられたように、トランジスタ１００は、また、基板１０とチャネル層２０の間に核形成層１５を備える。
また、図１０は、オーミックコンタクト領域がソース／ドレインコンタクト領域３０であってもよいことを示している。保護層２４は、オーミックコンタクト領域と少なくともほぼ同じくらいの厚さに形成されてもよい。例えば、保護層２４は、約５００オングストローム（Å）から約５０００Åの範囲の厚さに形成されてもよい。その上、パシベーション層３４は、保護層２４とソース／ドレイン領域３０との間の隙間を実質的に埋めることができる。本発明のある特定の実施形態では、パシベーション層３４は、保護層２４と同じ材料で形成されてもよい。そのようなものとして、パシベーション層３４は、窒化珪素、窒化アルミニウム、二酸化珪素および／または酸窒化物であってもよい。さらに、パシベーション層３４は、均一組成および／または不均一組成の単層または多層であってもよい。
本発明の他の実施形態では、第２の層３１は犠牲層でなくてもよい。そのようなものとして、第２の層３１は除去されなくてもよく、パシベーション層３４は形成されなくてもよい。したがって、図７は、本発明の他の実施形態に従った高電子移動度トランジスタ（ＨＥＭＴ）デバイスを示している。例えば、上で言及されたように、第２の層３１は誘電体層であってもよい。より詳細には、第２の層３１は、ＨＴＯ層および／または他の高品質酸化物層などの酸化物層であってもよく、さらに保護層２４は、高純度窒化物（ＨＰＮ）層などの窒化物層、および／または酸化物層に対して選択的にエッチング可能な他の保護層であってもよい。そのような酸化物層は、パシベーション層３４に比較して低不純物濃度および／または他の改善された電気的特性を実現することができる。したがって、本発明のさらなる実施形態は、図１１から１８を参照して説明される。
図１１から１８は、本発明のさらなる実施形態に従ったトランジスタデバイスを作製する方法における中間（ｉｎｔｅｒｍｅｄｉａｔｅ）作製ステップの例を示す断面図である。ここで図１１を参照すると、図１を参照して上で説明されたように、トランジスタデバイスが形成されてもよい基板１０に障壁層２２およびチャネル層２０が形成されてもよい。例えば、基板１０は、半絶縁性炭化珪素（ＳｉＣ）基板であってもよい。例えば、炭化珪素基板とデバイスの残りの部分との間に適切な結晶構造遷移をもたらすために、随意の緩衝層、核形成層および／または遷移層（図示せず）が基板１０上に形成されてもよい。チャネル層２０は、超格子等の単層または多層ＩＩＩ族窒化物層であってもよい。障壁層２２は、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）などのＩＩＩ族窒化物層であってもよい。障壁層２２は、また、ＡｌＩｎＧａＮ、ＡｌＮおよび／またはこれらの層の組み合わせなどの他のＩＩＩ族窒化物層も備えてもよい。
チャネル層２０および障壁層２２は、チャネル層と障壁層との間の界面がヘテロ接合を画定するように、異なるバンドギャップを有する材料で形成されてもよい。より詳細には、チャネル層２０は、障壁層２２のバンドギャップよりも小さなバンドギャップを有してもよい。例えば、チャネル層２０及び障壁層２２の両方がＩＩＩ族窒化物層で形成されている場合、チャネル層２０はＧａＮ層であってもよく、障壁層２２はＡｌＧａＮ層であってもよい。さらに、チャネル層２０および障壁層２２は、異なる格子定数を有してもよい。例えば、それら２つの層の間の界面で障壁層２２が「伸びる」ように、障壁層２２は、チャネル層２０よりも小さな格子定数を有する比較的薄い層であってもよい。したがって、擬似格子整合ＨＥＭＴ（ｐＨＥＭＴ）デバイスが形成される可能性がある。
依然として図１１を参照すると、保護層２４が障壁層２２上に形成されている。保護層２４は、窒化珪素（ＳｉｘＮｙ）、窒化アルミニウム（ＡｌＮ）、二酸化珪素（ＳｉＯ２）、および／または他の適切な保護材料などの誘電体材料であってもよい。保護層２４は、単層であってもよく、または、均一組成および／または不均一組成の多層を含んでもよい。また、他の材料が保護層２４に利用されてもよい。
本発明のいくつかの実施形態では、保護層２４は高純度窒化物（ＨＰＮ）層であってもよい。本明細書で説明されるように、ＨＰＮ層は、いくつかの他の窒化物層に比べてかなり低い全不純物レベルを有する窒化物層を意味することができる。より詳細には、ＨＰＮ層の不純物レベルは、一般に、ＰＥＣＶＤおよび／またはスパッタリングによって成長された窒化物層の不純物レベルよりも１桁から３桁小さい可能性がある。例えば、ＨＰＮは、Ｓｉ３Ｎ４層と下の層との界面だけでなく、Ｓｉ３Ｎ４層自体に比較的低い不純物濃度を有するほぼ化学量論的な窒化珪素（すなわち、Ｓｉ３Ｎ４）を意味することができる。これは、下の層と同じ反応炉でＨＰＮ層を堆積し、かつ本明細書でさらに述べられる条件を使用することによって、達成される可能性がある。
例えば、保護層２４は、特許文献１８に記載されるような高純度ＳｉＮ層を含んでもよく、この開示は、あたかも本明細書で完全に述べられたかのように参照して本明細書に組み込まれる。ＳｉＮ層は、例えば、減圧化学気相成長法（ＬＰＣＶＤ）および／または有機金属化学気相成長法（ＭＯＣＶＤ）によって形成されてもよい。特に、本発明のある特定の実施形態に従って、ＳｉＮ保護層２４は、ＩＩＩ族窒化物層のＭＯＣＶＤ成長と共にその場で（例えば、約７００℃より高い）比較的高温で成長されてもよい。例えば、チャネル層２０がＧａＮである場合、保護層２４は、ＩＩＩ族窒化物層の成長温度から基板１０を冷やすことなくＧａＮエピタキシャル反応炉で成長されてもよい。特定の実施形態では、ＳｉＮ層は、約９００℃から約１０００℃の範囲の温度で成長されてもよい。そのような高温成長はまた、ＳｉＮ層の不純物レベル、およびＩＩＩ族窒化物層とＳｉＮ層との間の界面の不純物レベルの減少を助長することができる。その上、ＳｉＮ層に組み込まれるバックグラウンド反応炉不純物（ｂａｃｋｇｒｏｕｎｄ ｒｅａｃｔｏｒ ｉｍｐｕｒｉｔｙ）のレベルの減少を助長することができる高成長速度が使用されてもよい。
ＳｉＮ層のその場形成は、また、一番上のＩＩＩ族窒化物層の上面および／またはＳｉＮ層自体に組み込まれる不純物のレベルを減少させることができる。特に、デバイスが反応炉から取り出され、さらにＳｉＮ層が、例えばスパッタリングまたはＰＥＣＶＤのようなＭＯＣＶＤ後の成長プロセスによって形成されるとき、いくつかの異なるメカニズムで不純物が導入される可能性がある。例えば、特許文献１９に詳細に述べられているように、ＩＩＩ族窒化物層の成長中にＭＯＣＶＤ反応炉に水素が存在すると、成長に続く反応炉の冷却中に水素がＩＩＩ族窒化物層に混入する傾向がある可能性がある。同様に、反応炉から取り出してすぐにデバイスを大気にさらすと、酸素原子の混入が可能になる場合がある。さらに、デバイスの取り扱いおよび／またはデバイスの化学洗浄の結果として、特にデバイスの外側表面の近接に、様々な他の不純物が取り込まれる可能性がある。ウェットエッチング、電極堆積、アニーリングステップなどの成長後処理が、ＳｉＮ保護／パシベーション層の堆積前に行われる場合には、また、不純物が追加される可能性がある。望ましくない、かつ／または制御／再現し難い可能性のあるやり方で、これらの不純物は、ＩＩＩ族窒化物層とＳｉＮ層との間の界面の表面状態を変える可能性がある。例えば、不純物が存在することで、ＳｉＮ層と下のＩＩＩ族窒化物層との間の界面での捕獲（ｔｒａｐｐｉｎｇ）が増加し、それによってチャネルのシート抵抗が高くなることがある。
本発明のある特定の実施形態では、窒化珪素層は、高純度シリコンガス（例えば、純度９９．９９％）供給源を使用して形成されてもよい。例えば、高純度シラン（ＳｉＨ４）が、ＳｉＮ層の成長で供給源ガスとして使用されてもよい。当業者には知られているように、シランは、ｎ型ドープＩＩＩ族窒化物層の成長において、シリコンドーパントの供給源としてしばしば使用される。一般に、希釈シランガスは、純粋シランよりも高価でなくかつ使用し易いので、そのような用途に使用され、純粋シランは非常に燃えやすい可能性がある。そのような純粋シランを使用することで、例えば、ＩＩＩ族窒化物層とＳｉＮ層との界面および／またはＳｉＮ層中の不純物のレベルを減少させることが容易になる可能性があり、このことは、ある特定の環境で、デバイスの性能および／または再現性を改善する可能性がある。特に、より高品質の（すなわち、より純粋な）ＳｉＮ層は、絶縁層の本体中の捕獲を減少させ、または最小限にするのに役立ち、それによってより高い破壊臨界電界を可能にする可能性がある。純粋ジシラン（Ｓｉ２Ｈ６）または他の純粋シリコンガス供給源が、高純度シラン（ＳｉＨ４）の代わりに使用されてもよい。そのような純粋シランガス供給源が反応炉に含まれるとき、例えばｎ型ドープまたはコドープ（ｃｏ−ｄｏｐｅｄ）ＩＩＩ族窒化物層の成長中に希釈シランガスをドーパントガス供給源として使用することができるように、希釈シラン供給源も含むことがいっそう望ましい可能性がある。
いくつかの実施形態では、高純度ＳｉＮ層２４は、化学量論的である可能性がある。用語「化学量論」は、化学量論的化合物中の元素のモル比を意味することができる。そのような化学量論的化合物では、モル比は整数である。例えば、Ｓｉ３Ｎ４におけるシリコンおよび窒素の化学量論は、約３：４である。ＳｉＮ層の化学量論は、また、この層の屈折率に影響を及ぼす可能性がある。本発明のある特定の実施形態では、ＳｉＮ保護層２４は、６３３ｎｍの波長で約１．６から約２．２の屈折率を有することがある。化学量論的ＳｉＮは、また、緩衝酸化物エッチング液（ＢＯＥ）で比較的小さなエッチング速度を特徴とする可能性がある。例えば、化学量論的ＳｉＮのＢＯＥでのエッチング速度は、約１０オングストローム／分よりも小さいことがある。対照的に、ＰＥＣＶＤ窒化珪素は、約１００オングストローム／分のオーダのＢＯＥエッチング速度を有することがあり、スパッタ窒化珪素は、約１０００オングストローム／分以上のオーダのＢＯＥエッチング速度を有することがある。ＳｉＮ層の化学量論は、例えば、ＣＶＤプロセスにおいてＳｉＨ４およびＮＨ３の供給源ガスの相対的な流速を調整することによって、調整されてもよい。さらに、比較的高温で形成されるとき、ＣＶＤ成長のＳｉＮは化学量論的である傾向がある。
本発明のいくつかの実施形態では、保護層２４は、その後の高温プロセスステップ時の障壁層２２への損傷を減少させ、かつ／または妨げるように、十分に厚いＨＰＮ層を含んでもよい。例えば、ＨＰＮ層２２は、約２００オングストローム（Å）から約２０００Åの厚さを有してもよい。さらに、保護層２４は、ＨＰＮおよび二酸化珪素（ＳｉＯ２）および／またはプラズマ化学気相成長（ＰＥＣＶＤ）窒化珪素（ＳｉＮ）の多層を含んでもよい。理解されることであろうが、用語「ＳｉｘＮｙ」、「ＳｉＮ」および「窒化珪素」は、本明細書では、化学量論的窒化珪素と非化学量論的窒化珪素の両方を意味するように交換可能に使用される。しかし、本発明の実施形態は、これらの例によって限定されず、例えば、どんなＨＰＮでも高品質誘電体保護層２４として使用されることがある。もっと一般的に、保護層２４の材料は、適切な界面特性を持つべきであり、比較的高温に耐えることができるべきであり、さらに、下にある障壁層２２を大きく損傷することなく除去可能であるべきである。
図１２は、保護層２４上への酸化物層３３などの誘電体層の形成を示している。例えば、酸化物層３３は、約５００℃を超える温度の化学気相成長（ＣＶＤ）プロセスを使用して保護層２４上に堆積されてもよい。その上かつ／または代わりに、酸化物層３３は、その場形成されてもよい。酸化物層３３は、保護層２４の厚さよりも大きな厚さに形成されてもよい。例えば、酸化物層３３は、約３００オングストローム（Å）から約５０００Åの厚さを有してもよい。
酸化物層３３はまた、保護層２４よりも小さな誘電率を有する可能性がある。例えば、酸化物層３３は、高温酸化物（ＨＴＯ）層等の高品質酸化物層であってもよい。高品質酸化物層３３は、約１．５未満の誘電定数または誘電率を有する可能性がある。さらに、高品質酸化物層３３は比較的低不純物濃度を有する可能性があり、これは例えば、二次イオン質量スペクトロスコピー（ＳＩＭＳ）分析によって測定されることがある。そのようなものとして、本発明のいくつかの実施形態に従った高品質酸化物層は、図１０のゲート後パシベーション層３４などのＰＥＣＶＤプロセスによって形成された層に比べて改善された電気特性を有している可能性がある。
例えば、いくつかの実施形態では、ＨＴＯ層は、約９００℃の温度のＬＰＣＶＤプロセスで堆積された二酸化珪素（ＳｉＯ２）層であってもよい。この堆積のＬＰＣＶＤの性質によって、下の半導体層に及ぼすマイナスの影響を減らしながら、かつ／または最小限にしながら酸化物層３３を形成することができるようになることがある。さらに、堆積が比較的高温であることで、約８〜９ＭＶ／ｃｍの測定絶縁耐力（ｍｅａｓｕｒｅｄ ｄｉｅｌｅｃｔｒｉｃ ｓｔｒｅｎｇｔｈ）（すなわち、ＳｉＯ２の理論値の約８０〜９０％）を有する比較的高密度の酸化物層３３の形成が可能になることがある。
本発明のある実施形態では、酸化物層３３は、化学量論的ＳｉＯ２であってもよい。このＳｉＯ２層は、６３３ｎｍの波長で約１．３６から約１．５６の屈折率を有することがある。特定の実施形態では、ＳｉＯ２保護層の屈折率は、偏光解析法で測定された場合に１．４６±０．０３であることがある。さらに、このＳｉＯ２層は、電荷、トラップ、および他の電気的に活性な非理想的性質（不純物）のレベルの減少を実現することができ、これは、ある特定の環境で、デバイスの性能および／または再現性を改善する可能性がある。特に、高品質の（すなわち、いっそう純粋な）ＳｉＯ２層は、絶縁層の本体中の捕獲を減少させるか、最小限にするのに役立ち、それによっていっそう高い破壊臨界電界を可能にする可能性がある。もっと一般的に、酸化物層３３は、ＨＥＭＴデバイスのゲート−ドレインおよび／またはゲート−ソースキャパシタンスを減少させるのに十分である可能性のある厚さ、不純物濃度、誘電率および／または他の特性を与えるように選ばれてもよい。
ここで図１３を参照すると、酸化物層３３および保護層２４は、障壁層２２の部分を露出させるようにパターニングされている。例えば、保護層２４の第１および第２の部分を露出させるリセス９を画定するために、パターンニングされたマスク（図示せず）を利用して酸化物層３３がパターニングされてもよく、さらに、障壁層２２の部分を露出させる窓８を画定するために、酸化物層３３をマスクとして利用して保護層２４がパターニングされてもよい。より詳細には、酸化物層３３にリセス９を画定するためにドライエッチングプロセスが使用されてもよく、窓８を画定するように保護層２４を選択的にエッチングするために、低損傷ウェットエッチングプロセスが使用されてもよい。ＩＴＯ、ＳＣＯ、ＭｇＯなどのエッチング停止層までの保護層２４の選択エッチング、その後に続くエッチング停止層の低損傷除去が、また、行われてもよい。そのような実施形態では、保護層２４は、エッチング停止層だけでなくＳｉＮ層、ＡｌＮ層、および／またはＳｉＯ２層を含むことがある。あるいは、層３３と２４の両方が堆積された状態で、酸化物層３３と保護層２４の両方を通して単一ステップでエッチングするために、低損傷ドライエッチングが使用されてもよい。そのような低損傷エッチング技術の例には、誘導結合プラズマエッチングまたは電子サイクロトロン共鳴（ＥＣＲ）エッチングまたはプラズマに対してＤＣ成分のない下流プラズマエッチングなどの反応性イオンエッチング以外のエッチング技術がある可能性がある。
また、いくつかの実施形態では、保護層２４は、酸化物層３３を形成する前に、障壁層２２の部分を露出させる窓８を画定するようにパターニングされてもよい。そのようなものとして、酸化物層は、保護層２４の上に、さらに障壁層２２の第１および第２の部分の上に形成されてもよい。酸化物層は、次に、障壁層２２の部分を露出させるリセス９を画定するようにパターニングされてもよい。リセス９は、保護層２４にエッチングされた窓８よりも狭くてもよい。そのようなものとして、保護層２４の窓８の側壁に沿って酸化物層３３の部分が残っている可能性がある。したがって、次のステップで、オーミックコンタクト領域が障壁層２２に形成されたとき、オーミックコンタクト領域と保護層２４との間に酸化物層３３が存在するために、オーミックコンタクト領域の縁は、近接した保護層２４から間隔を空けて配置されている可能性がある。
図１４は、障壁層２４へのオーミックコンタクト３０の形成を示している。ここで図１４を参照すると、障壁層２２にオーミック金属領域を形成するために、窓８およびリセス９によって露出された障壁層２２の部分に、蒸着によって金属が堆積されもよい。適切な金属には、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、シリコン（Ｓｉ）、窒化チタンタングステン（ＴｉＷＮ）、タングステンシリサイド（ＷＳｉ）、レニウム（Ｒｅ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、金（Ａｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケルシリサイド（ＮｉＳｉ）、チタンシリサイド（ＴｉＳｉ）、窒化チタン（ＴｉＮ）、窒化タングステンシリコン（ＷＳｉＮ）、白金（Ｐｔ）などの耐熱金属がある可能性がある。どんな不要な金属も、例えば溶媒を使用して除去されてもよい。オーミック金属領域は、保護層２４の窓よりも小さくなるようにパターニングされてもよく、さらに、第１および第２のオーミックコンタクト領域３０を形成するようにアニールされてもよい。そのようなものとして、オーミックコンタクト領域３０は、オーミックコンタクト金属の形成および／またはパターニングでの位置合わせ不良公差（ｍｉｓａｌｉｇｎｍｅｎｔ ｔｏｌｅｒａｎｃｅ）を許容するのに十分な距離だけ保護層２４から間隔を空けて配置される可能性がある。例えば、オーミックコンタクト領域３０の縁は、約０．１マイクロメートル（μｍ）から約０．５μｍの距離だけ保護層２４から間隔を空けて配置されてもよい。
依然として図１４を参照すると、アニールは比較的高温のアニールであってもよい。例えば、アニールは、約９００℃を超える温度で行われてもよい。そのようなオーミックコンタクトアニールを使用することによって、オーミックコンタクト領域３０の抵抗は、比較的高い抵抗から例えば約１Ω−ｍｍ未満に減少することがある。したがって、本明細書で使用されるとき、用語「オーミックコンタクト」は、約１Ω−ｍｍ未満の接触抵抗を有する非整流性コンタクトを意味することができる。高温プロセスステップ中に保護層２４が存在することで、そのようなステップで生じることがある障壁層２２への損傷が減少し、かつ／または妨げられる可能性がある。したがって、例えば、高温オーミックコンタクトアニール後のゲート領域２１（すなわち、オーミックコンタクト領域３０間のチャネル長さ）のシート抵抗は、成長されたまま（すなわち、コンタクトアニール前）のゲート領域２１のシート抵抗と実質的に同じである可能性がある。
理解されることであろうが、いくつかの実施形態では、オーミックコンタクト３０を形成するために、堆積された金属をアニールすることは必要でないことがある。例えば、障壁層２２の注入ソース／ドレイン領域にオーミックコンタクト３０が形成される場合、金属は、堆積されたままでオーミックであることがある。コンタクトアニールは必要でない可能性があるので、オーミックコンタクト３０の金属が保護層２４に接触することは許容できることがある。したがって、本発明のいくつかの実施形態では、オーミックコンタクト３０が保護層２４から確実に間隔を空けて配置されるようにするために、さもなれれば、必要とされることがあるリソグラフィステップは、障壁層２２中への不純物注入の結果として、回避される可能性がある。その上、オーミックコンタクト３０は、注入領域に形成されてもよいので、このオーミックコンタクトは、非注入領域に形成されたオーミックコンタクトよりも低い抵抗率を有している可能性がある。したがって、本発明のいくつかの実施形態に従って形成されたデバイスのオン抵抗は、小さくなる可能性がある。さらに、本発明のいくつかの実施形態は、特許文献２０及び２１に述べられているような半導体作製方法を使用することができる。これらの開示は、参照してその全体が本明細書に組み込まれる。
図１５は、酸化物層３３への孔またはリセス３の形成を示している。より詳細には、オーミックコンタクト３０および酸化物層３３の上にマスク（図示せず）が形成され、リセス３を形成するように酸化物層３３がパターニングされる。酸化物層３３は、例えば、上述のエッチング技術の１つによって選択的にパターニングされてもよい。リセス３は、酸化物層３３を貫通して延在し、保護層２４の一部を露出させる。
図１６は、次のステップでゲート電極が形成されてもよい保護層２４の開口または「窓」の形成を示している。図１６に示されるように、開口４は、障壁層２２の一部を露出させるように保護層２４を貫通して形成される。より詳細には、開口４を形成するために、酸化物層３３をマスクとして使用して保護層２４の露出部分がパターニングされる。酸化物層３３のリセス３によって露出された保護層２４の部分を、上述のように低損傷エッチング技術を使用して選択的にエッチングすることによって、開口４は形成され、それによって、障壁層２２の露出表面への低漏れ（ｌｏｗ−ｌｅａｋａｇｅ）ショットキーゲートコンタクトの形成を容易にすることができる。留意されたいことであるが、このエッチングの等方性（すなわち、アンダーカット）のために、保護層２４の開口４は、酸化物層３３のリセス３よりも広くなる可能性がある。特定の実施形態では、オーミックコンタクト３０は、ソースコンタクトおよびドレインコンタクトを与えることができ、開口４が、また後でゲートコンタクトが、ドレインコンタクトよりもソースコンタクトに近くなるように、開口４は、ソースコンタクトとドレインコンタクトの間で片寄っていてもよい。
理解されるべきことであるが、いくつかの実施形態では、障壁層２２を露出させるように酸化物層３３のリセス３および保護層２４の開口４を画定するために、酸化物層３３と保護層２４の両方を通して単一ステップでエッチングするように低損傷ドライエッチングが使用されてもよい。その上、いくつかの実施形態では、酸化物層３３および保護層２４は、単一マスクを使用してリセス３および９ならびに開口４および８を画定するようにパターニングされてもよい。もっと一般的には、いくつかのステップは、特定の中間作製ステップを参照して図示され、説明されたが、本発明の特定の実施形態では、組み合わされ、分割され、かつ／または削除されてもよい。
ここで図１７を参照すると、酸化物層３３のリセス３は、第１の開口４よりも広い第２の開口５を画定するように広くされている。そのようなものとして、第２の開口５は、第１の開口４と、第１の開口４の相対する側の保護層２４の表面部分を露出させる。酸化物層３３のリセス３は、第２の開口５と第１の開口４が自己整合されるように対称的に広げられてもよい。例えば、酸化物層３３のリセス３は、緩衝酸化物エッチング液（ＢＯＥ）を使用して酸化物層３３を選択的にエッチングすることによって広くされてもよい。さらに、いくつかの実施形態では、オーミックコンタクト３０の形成で使用される酸化物層３３のリセス９は、また、緩衝酸化物エッチング液（ＢＯＥ）によって対称的に広げられてもよい。
したがって、図１６および１７に示されるように、保護層２４は、第１の開口４を形成するために酸化物層３３をマスクとして使用して選択的にエッチングされてもよく、酸化物層３３のリセス３は、第２の開口５を形成するように第１の開口４のまわりに選択的に広くされてもよい。そのようなものとして、第１の開口４と第２の開口５は、自己整合される可能性がある。いくつかの実施形態では、酸化物層３３は、保護層２４に対して選択的にエッチングされる可能性のある他の高品質誘電体材料で形成されてもよい。
図１８は、本発明のさらなる実施形態に従った高電子移動度トランジスタ（ＨＥＭＴ）デバイス２００を実現するためのゲート電極３２の形成を示している。図１８に示されるように、オーミックコンタクト領域は、ソース／ドレインコンタクト領域３０であることがある。また、ゲート電極３２は、第２の開口５および第１の開口４に形成され、保護層２４を貫通して障壁層２２の露出部分に接触している。ゲート電極３２は、保護層２４とゲート電極３２の間に隙間が形成されないように、第１の開口の中の保護層２４の対向する側壁に直接に形成されてもよい。その上および／または代わりに、高品質二酸化珪素ライナまたは窒化物ライナなどの誘電体ライナ（図示せず）が、第１の開口の中の保護層２４の対向する側壁に形成されてもよい。金属−絶縁体−半導体（ＭＩＳ）ＨＥＭＴデバイスを形成するように、ゲート電極３２が誘電体ライナに直接に形成されてもよい。
適切なゲート材料は、障壁層２４の組成に依存する可能性がある。しかし、ある特定の実施形態では、窒化物ベースの半導体材料に対してショットキーコンタクトを作ることができる従来の材料、Ｎｉ、Ｐｔ、ＮｉＳｉｘ、Ｃｕ、Ｐｄ、Ｃｒ、ＴａＮ、Ｗおよび／またはＷＳｉＮなどが、使用されてもよい。さらに、いくつかの実施形態では、ゲート材料は、また、ゲート電極３２の形成中にソース／ドレインコンタクト領域３０に堆積されてもよい。より詳細には、ゲート材料は、保護層２４の第１の開口４の中に、および酸化物層３３の第２の開口５およびリセス９の中に堆積されてもよい。次に、ゲート材料は、ゲート材料の部分がリセス９のソース／ドレインコンタクト領域３０上に残ったままになるようなやり方でゲート電極３２を画定するように、パターニングされてもよい。ソース／ドレインコンタクト領域３０上にゲート材料（または、他の導電材料）を形成することで、例えばプローブアクセス（ｐｒｏｂｅ ａｃｃｅｓｓ）および／またはワイヤボンディングのために、比較的小さなソース／ドレインコンタクト領域３０への接触が容易になる可能性がある。
依然として図１８を参照すると、ゲート電極３２の第１の部分６（「ウィング」または「サイドローブ」とも呼ばれる。）は、第１の開口４の外側に存在する保護層２４の表面部分で横方向に延在し、さらに保護層２４から縦方向に間隔を空けて配置されたゲート電極３２の第２の部分７は、第２の開口５の外側に存在する酸化物層３３の部分の上で横方向に延在している。本明細書で使用されるとき、用語「横方向」は、基板の表面に対して実質的に平行な方向を意味する。ゲート電極３２の第２の部分７は、第１の部分６を越えて横方向に延在してもよい。言い換えると、ゲート電極３２の第１および第２の部分６および７は、階段状外形を画定する。したがって、自己整合（ｓｅｌｆ−ａｌｉｇｎｅｄ）サイドローブ６を有する（ｍｏｄｉｆｉｅｄ）修正ガンマゲート３２が形成される可能性がある。
また、図１８に示されるように、上述のように酸化物層３３の開口を広くすることによって、第１の開口４と第２の開口５は自己整合される可能性があるので、ゲート電極３２の第１の部分６が保護層２４上に延在する長さΔＬＧは制御される可能性がある。さらに、ゲート電極３２の第２の部分７は、酸化物層３３の厚さに基づいて、保護層２４から間隔を空けて配置される可能性がある。そのようなものとして、本発明のいくつかの実施形態によると、ゲート電極３２の保護層２４上への延長によって生じる可能性があるトランジスタデバイスのゲート−ドレインキャパシタンス（ｃｇｄ）および／またはゲート−ソースキャパシタンス（ｃｇｓ）もまた、制御される可能性がある。高品質酸化物層３３の比較的小さな誘電率は、ゲート−ドレインおよび／またはゲート−ソースキャパシタンスの減少にさらに寄与する可能性がある。
ピークゲート−ドレイン電圧ＶＧＤに確実に耐えるように、かつ／またはゲート−ドレインキャパシタンスｃｇｄおよび／またはゲート−ソースキャパシタンスｃｇｓを最小限にしかつ／または減少させるように、保護層２４の厚さｄ１およびゲート電極３２の第１の部分の長さΔＬＧが、また、最適化されてもよい。例えば、長さΔＬＧは、約０．１マイクロメートル（μｍ）から約０．６μｍであってもよく、厚さｄ１は約２００オングストローム（Å）から約２０００Åであってもよい。さらに、酸化物層３３の厚さｄ２は、約５００オングストローム（Å）から約３０００Åであってもよい。第１の開口を画定する保護層２４の側壁の角度φは、また、例えば約４５度から約９０度の間で、最適化されてもよい。また、（ＬＧ２として示されている）第２の開口の幅は、ゲート長ＬＧ１を画定する第１の開口の幅のまわりに自己整合され、対称である。そのようなものとして、ゲート長ＬＧ１は、保護層２４への開口の形成に基づいて、関心のある動作周波数を得るように調整されてもよい。例えば、ゲート長ＬＧ１は、約０．０５マイクロメートル（μｍ）から約２．０μｍであってもよい。
したがって、本発明のいくつかの実施形態は、Ｔゲートの肯定的特性の多くを誘電的に支持されたゲート電極、またはガンマゲートの肯定的特性と組み合わせることができる。したがって、自己整合ウィング／サイドローブを有する修正ガンマゲート構造が、比較的小さなゲート抵抗、比較的小さなゲート−ドレインおよび／またはゲート−ソースキャパシタンス、および比較的高い利得を有するように実現される。さらに、ゲート電極と保護層との間の隙間は、減少され、かつ／または生じないようにされる可能性があり、ピーク電界は減少される可能性がある。
本発明の実施形態を特定のＨＥＭＴ構造を参照して本明細書で説明したが、本発明は、そのような構造に限定されるものと解釈すべきでなく、擬似格子整合ＨＥＭＴ（ｐＨＥＭＴ）（ＧａＡｓ／ＡｌＧａＡｓ ｐＨＥＭＴを含む）および／またはＧａＮ ＭＥＳＦＥＴなどの多くの異なるトランジスタ構造のゲート電極の形成に応用してもよい。より一般的に、ゲート電極が形成される可能性があり、かつ／または成長されたままの表面特性の維持が絶対必要である可能性がある電子デバイスのいずれにおいても、本発明の実施形態を応用してもよい。例えば、窒化珪素および／またはその他の除去可能な封入剤を、ＡｌＧａＮ金属−半導体−金属（ＭＳＭ）検出器、ＲＦリミッタダイオード構造、および／または電力スイッチングショットキーダイオードの作製シーケンスにおいて使用することが可能である。
また、依然として本発明の教示の恩恵を受けながら、トランジスタデバイスに追加の層が含まれることがある。そのような追加の層には、例えば、非特許文献１または特許文献５に記載されるようなＧａＮキャップ層がある可能性があり、これらの開示は、あたかも本明細書で完全に述べられたかのように参照して組み込まれる。いくつかの実施形態では、ＳｉＮｘのような絶縁層、または比較的高品質のＡｌＮが、ＭＩＳＨＥＭＴを作るために、かつ／または表面にパシベーション膜を被せるために、堆積されることがある。これらの追加の層は、また、１つまたは複数の組成傾斜遷移層を含むことがある。さらに、上述の障壁層２２は多層を含むことがある。したがって、本発明の実施形態は、障壁層を単一層に限定するように解釈されるべきでなく、例えば、ＧａＮ層、ＡｌＧａＮ層および／またはＡｌＮ層の組み合わせを有する障壁層を含むことができる。例えば、ＧａＮ、ＡｌＮ構造が、合金散乱を減少させ、または防ぐために利用されることがある。
図面および明細書で本発明の代表的な実施形態が開示され、また、特定の用語が使用されたが、これらの用語は、一般的な記述的な意味でだけ使用され、限定する目的に使用されていない。

Claims (21)

  1. チャネル層と、
    前記チャネル層上の障壁層と、
    前記障壁層上の保護層であって、該保護層を貫通して延在する第１の開口を有する、前記保護層と、
    ゲート電極であって、前記障壁層に接触する前記第１の開口の中において、前記第１の開口の外側に存在する前記保護層の表面部分に横方向に延在する第１の部分と、前記保護層から間隔を空けて配置され、前記第１の部分を越えて横方向に延在する第２の部分とを含む、前記ゲート電極と、
    を含み、
    前記第１の開口の側壁は、一直線状に傾斜することによって前記第１の開口の幅が前記障壁層から前記第１の部分に向かって大きくなることを特徴とするトランジスタ。
  2. 前記保護層上の第２の層であって、前記第１の開口よりも広く、前記第２の層を貫通して延在する第２の開口を有する、前記第２の層をさらに有し、
    前記ゲート電極は、前記第２の開口の中にあり、前記ゲート電極の前記第２の部分は、前記第２の開口の外側に存在する第２の層の部分に横方向に延在することを特徴とする請求項１に記載のトランジスタ。
  3. 前記第２の層は、前記保護層よりも小さな誘電率を有することを特徴とする請求項２に記載のトランジスタ。
  4. 前記第１の開口の中の前記保護層の側壁と前記ゲート電極との間に、誘電体ライナをさらに有し、前記ゲート電極は、前記誘電体ライナに直接に接していることを特徴とする請求項１に記載のトランジスタ。
  5. ソースコンタクトおよびドレインコンタクトと、
    前記保護層上および前記ゲート電極上のパシベーション層とをさらに含むことを特徴とする請求項１に記載のトランジスタ。
  6. 前記ゲート電極の前記第１の部分は、前記第１の開口の相対する側の前記保護層の前記表面部分に対称に延在することを特徴とする請求項１に記載のトランジスタ。
  7. 前記チャネル層および前記障壁層は、高電子移動度トランジスタ（ＨＥＭＴ）を実現するように構成されることを特徴とする請求項１に記載のトランジスタ。
  8. 前記ゲート電極の相対する側の前記障壁層上に前記保護層から間隔を空けて配置された第１および第２のオーミックコンタクト領域をさらに含むことを特徴とする請求項７に記載のトランジスタ。
  9. 前記保護層は、前記第１および第２のオーミックコンタクト領域の厚さと少なくとも同じ厚さを有することを特徴とする請求項８に記載のトランジスタ。
  10. 前記ゲート電極の前記障壁層に接触する部分は、０．０５マイクロメートル（μｍ）から２．０μｍの長さを有することを特徴とする請求項７に記載のトランジスタ。
  11. 前記第１の開口の中の前記保護層の側壁と前記ゲート電極との間に、誘電体ライナをさらに有し、前記ゲート電極は、前記誘電体ライナに直接に接していることを特徴とする請求項７に記載のトランジスタ。
  12. 前記保護層は、窒化珪素、窒化アルミニウム、および／または二酸化珪素を含む誘電体材料を含むことを特徴とする請求項１に記載のトランジスタ。
  13. 前記第２の層は、誘電体層を含むことを特徴とする請求項１に記載のトランジスタ。
  14. 前記誘電体層および前記保護層は、異なる材料を含み、前記誘電体層は、前記保護層よりも小さな誘電率を有することを特徴とする請求項１３に記載のトランジスタ。
  15. 前記ゲート電極の前記第１の部分は、前記保護層の前記表面部分に対称に、前記第１の開口の相対する側に０．１マイクロメートル（μｍ）から０．６μｍ延在することを特徴とする請求項１に記載のトランジスタ。
  16. ソースコンタクトおよびドレインコンタクトと、
    障壁層上の保護層であって、該保護層を貫通して延在する第１の開口を有する、前記保護層と、
    前記保護層上の第２の層であって、前記第１の開口よりも広く、前記第２の層を貫通して延在する第２の開口を有する、前記第２の層と、
    前記第１および第２の開口の中のゲート電極とを有し、
    前記ゲート電極は、相対する側に、前記開口の外側に存在する前記保護層の表面部分に横方向に延在する第１の部分と、前記保護層から間隔を空けて配置され、前記第１の部分を越えて横方向に延在する第２の部分とを含み、
    前記ゲート電極の前記第１の部分は、前記第１の開口の相対する側の前記保護層の前記表面部分に対称に延在し、
    前記ゲート電極の前記第２の部分は、前記第２の開口の外側に存在する前記第２の層の部分に横方向に延在し、
    前記第１の開口の幅は、一直線状に傾斜することによって前記障壁層から前記第１の部分に向かって大きくなることを特徴とするトランジスタ。
  17. 前記第２の層は、パシベーション層であり、前記ゲート電極は、前記第１の開口を画定する前記保護層の対向する側壁に直接に接し、前記第２の開口を画定する前記パシベーション層の対向する側壁に直接に接することを特徴とする請求項１６に記載のトランジスタ。
  18. チャネル層と、
    前記チャネル層上の障壁層と、
    前記障壁層上の保護層であって、該保護層を貫通して延在する第１の開口を有する、前記保護層と、
    前記保護層上の第２の層であって、該第２の層を貫通して延在する第２の開口を有する、前記第２の層と、
    前記第１および第２の開口の中のゲート電極とを含み、
    前記第２の開口は、前記第１の開口よりも広く、前記ゲート電極の第１の部分が前記第１の開口の外側に存在する前記保護層の表面部分で横方向に延在し、かつ、前記保護層から間隔を空けて配置された前記ゲート電極の第２の部分が、前記第１の部分を越えて前記第２の開口の外側に存在する前記第２の層の部分で横方向に延在し、
    前記第１の開口の幅は、一直線状に傾斜することによって前記障壁層から前記第２の層に向かって大きくなることを特徴とするトランジスタ。
  19. 前記保護層に近接しかつ前記保護層から間隔を空けて配置された第１および第２のオーミックコンタクト領域を前記障壁層上にさらに有し、前記保護層は、前記第１および第２のオーミックコンタクト領域の間にあることを特徴とする請求項１８に記載のトランジスタ。
  20. 前記第２の層は、前記第１および第２のオーミックコンタクト領域と前記保護層との間に延在し、前記第１および第２のオーミックコンタクト領域が前記第２の層によって前記保護層から間隔を空けて配置されることを特徴とする請求項１９に記載のトランジスタ。
  21. 前記第１の開口の幅と前記第２の開口の幅との差は、前記第１の部分が前記保護層に延在する長さの合計よりも大きいことを特徴とする請求項１９に記載のトランジスタ。
JP2012237917A 2006-01-17 2012-10-29 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス Active JP5805608B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/333,726 2006-01-17
US11/333,726 US7592211B2 (en) 2006-01-17 2006-01-17 Methods of fabricating transistors including supported gate electrodes
US11/493,069 2006-07-26
US11/493,069 US7709269B2 (en) 2006-01-17 2006-07-26 Methods of fabricating transistors including dielectrically-supported gate electrodes

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008551316A Division JP5203220B2 (ja) 2006-01-17 2007-01-16 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス

Publications (3)

Publication Number Publication Date
JP2013058774A JP2013058774A (ja) 2013-03-28
JP2013058774A5 JP2013058774A5 (ja) 2013-05-09
JP5805608B2 true JP5805608B2 (ja) 2015-11-04

Family

ID=38057295

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008551316A Active JP5203220B2 (ja) 2006-01-17 2007-01-16 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
JP2012237917A Active JP5805608B2 (ja) 2006-01-17 2012-10-29 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008551316A Active JP5203220B2 (ja) 2006-01-17 2007-01-16 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス

Country Status (5)

Country Link
US (2) US7709269B2 (ja)
EP (1) EP1974373B1 (ja)
JP (2) JP5203220B2 (ja)
CA (1) CA2634068C (ja)
WO (1) WO2007084465A1 (ja)

Families Citing this family (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4845872B2 (ja) * 2005-01-25 2011-12-28 富士通株式会社 Ｍｉｓ構造を有する半導体装置及びその製造方法
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US9040398B2 (en) * 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
US8399911B2 (en) * 2006-06-07 2013-03-19 Imec Enhancement mode field effect device and the method of production thereof
TW200830550A (en) * 2006-08-18 2008-07-16 Univ California High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
US7964895B2 (en) * 2006-10-05 2011-06-21 International Rectifier Corporation III-nitride heterojunction semiconductor device and method of fabrication
KR100795242B1 (ko) * 2006-11-03 2008-01-15 학교법인 포항공과대학교 반도체 소자의 게이트 형성 방법 및 그 게이트 구조
WO2008086001A2 (en) * 2007-01-10 2008-07-17 International Rectifier Corporation Active area shaping for iii-nitride device and process for its manufacture
US9318592B2 (en) 2007-01-10 2016-04-19 Infineon Technologies Americas Corp. Active area shaping of III-nitride devices utilizing a source-side field plate and a wider drain-side field plate
US8946778B2 (en) 2007-01-10 2015-02-03 International Rectifier Corporation Active area shaping of III-nitride devices utilizing steps of source-side and drain-side field plates
US8987784B2 (en) 2007-01-10 2015-03-24 International Rectifier Corporation Active area shaping of III-nitride devices utilizing multiple dielectric materials
US9525052B2 (en) 2007-01-10 2016-12-20 Infineon Technologies Americas Corp. Active area shaping of III-nitride devices utilizing a field plate defined by a dielectric body
US7973304B2 (en) 2007-02-06 2011-07-05 International Rectifier Corporation III-nitride semiconductor device
JP5332113B2 (ja) * 2007-02-15 2013-11-06 富士通株式会社 半導体装置及びその製造方法
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7800132B2 (en) * 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
US8431962B2 (en) * 2007-12-07 2013-04-30 Northrop Grumman Systems Corporation Composite passivation process for nitride FET
JP5345328B2 (ja) * 2008-02-22 2013-11-20 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP2010118556A (ja) * 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP5564815B2 (ja) * 2009-03-31 2014-08-06 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
TWI514568B (zh) * 2009-04-08 2015-12-21 Efficient Power Conversion Corp 增強模式氮化鎵高電子遷移率電晶體元件及其製造方法
US8754496B2 (en) * 2009-04-14 2014-06-17 Triquint Semiconductor, Inc. Field effect transistor having a plurality of field plates
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP2010278150A (ja) * 2009-05-27 2010-12-09 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8105889B2 (en) * 2009-07-27 2012-01-31 Cree, Inc. Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
IN2012DN03051A (ja) * 2009-09-10 2015-07-31 Univ Michigan
JP5625336B2 (ja) * 2009-11-30 2014-11-19 サンケン電気株式会社 半導体装置
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US9378965B2 (en) * 2009-12-10 2016-06-28 Infineon Technologies Americas Corp. Highly conductive source/drain contacts in III-nitride transistors
US8563372B2 (en) * 2010-02-11 2013-10-22 Cree, Inc. Methods of forming contact structures including alternating metal and silicon layers and related devices
US9214352B2 (en) 2010-02-11 2015-12-15 Cree, Inc. Ohmic contact to semiconductor device
US9548206B2 (en) 2010-02-11 2017-01-17 Cree, Inc. Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features
JP2012019069A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP5725749B2 (ja) * 2010-07-28 2015-05-27 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR101652403B1 (ko) * 2010-08-13 2016-08-31 삼성전자주식회사 전력 전자소자 및 그 제조방법
JP5185341B2 (ja) * 2010-08-19 2013-04-17 株式会社東芝 半導体装置及びその製造方法
US8357571B2 (en) * 2010-09-10 2013-01-22 Cree, Inc. Methods of forming semiconductor contacts
JP5636867B2 (ja) 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2012094726A (ja) * 2010-10-28 2012-05-17 Fujitsu Ltd 電界効果トランジスタ及びその製造方法
JP5789959B2 (ja) * 2010-11-12 2015-10-07 富士通株式会社 化合物半導体装置及びその製造方法
KR101736914B1 (ko) * 2010-12-06 2017-05-19 한국전자통신연구원 고주파 소자 구조물의 제조방법
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
JP5694020B2 (ja) 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
US9070758B2 (en) 2011-06-20 2015-06-30 Imec CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5942371B2 (ja) * 2011-09-21 2016-06-29 富士通株式会社 化合物半導体装置及びその製造方法
JP5784440B2 (ja) * 2011-09-28 2015-09-24 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
JP5825018B2 (ja) 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5998446B2 (ja) * 2011-09-29 2016-09-28 富士通株式会社 化合物半導体装置及びその製造方法
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8884308B2 (en) 2011-11-29 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
US8530978B1 (en) 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
KR101848244B1 (ko) * 2011-12-13 2018-05-29 한국전자통신연구원 계단형 게이트 전극을 포함하는 반도체 소자 및 그 제조 방법
JP2013131650A (ja) * 2011-12-21 2013-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
WO2013185088A1 (en) * 2012-06-07 2013-12-12 Iqe Kc, Llc Enhancement-mode high electron mobility transistor structure and method of making same
JP5740356B2 (ja) * 2012-06-20 2015-06-24 株式会社東芝 半導体装置
US10825924B2 (en) * 2012-06-26 2020-11-03 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US10522670B2 (en) * 2012-06-26 2019-12-31 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US10957790B2 (en) * 2012-06-26 2021-03-23 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US9111868B2 (en) * 2012-06-26 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
WO2014093555A1 (en) * 2012-12-11 2014-06-19 Massachusetts Institute Of Technology Reducing leakage current in semiconductor devices
EP2747143A1 (en) * 2012-12-19 2014-06-25 Nxp B.V. GaN HEMTs and GaN diodes
US9525054B2 (en) * 2013-01-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US10164038B2 (en) * 2013-01-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of implanting dopants into a group III-nitride structure and device formed
CN105164811B (zh) 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
US9343561B2 (en) 2013-03-13 2016-05-17 Cree, Inc. Semiconductor device with self-aligned ohmic contacts
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US8969927B2 (en) 2013-03-13 2015-03-03 Cree, Inc. Gate contact for a semiconductor device and methods of fabrication thereof
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9048184B2 (en) * 2013-03-15 2015-06-02 Northrop Grumman Systems Corporation Method of forming a gate contact
US9076812B2 (en) 2013-06-27 2015-07-07 Iqe Kc, Llc HEMT structure with iron-doping-stop component and methods of forming
JP6241100B2 (ja) * 2013-07-17 2017-12-06 豊田合成株式会社 Ｍｏｓｆｅｔ
JP6197427B2 (ja) * 2013-07-17 2017-09-20 豊田合成株式会社 ショットキーバリアダイオード
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
JP6241915B2 (ja) * 2013-07-31 2017-12-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9263569B2 (en) 2013-08-05 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. MISFET device and method of forming the same
JP6240460B2 (ja) * 2013-10-02 2017-11-29 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
JP6301640B2 (ja) * 2013-11-28 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
EP2930754A1 (en) * 2014-04-11 2015-10-14 Nxp B.V. Semiconductor device
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
CN106328719A (zh) * 2015-06-15 2017-01-11 北京大学 肖特基二极管的加工方法和肖特基二极管
US9583607B2 (en) * 2015-07-17 2017-02-28 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple-functional barrier layer
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
US9461137B1 (en) * 2015-09-11 2016-10-04 Applied Materials, Inc. Tungsten silicide nitride films and methods of formation
EP3378097A4 (en) 2015-11-19 2019-09-11 HRL Laboratories, LLC NITRIDE-III FIELD EFFECT TRANSISTOR WITH DOUBLE TRIGGER
WO2017123999A1 (en) 2016-01-15 2017-07-20 Transphorm Inc. Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
CN107104045A (zh) * 2016-02-23 2017-08-29 北京大学 耐压氮化镓肖特基二极管的制作方法
CN107104047A (zh) * 2016-02-23 2017-08-29 北京大学 氮化镓肖特基二极管的制造方法
JP2017168768A (ja) * 2016-03-18 2017-09-21 三菱電機株式会社 電界効果トランジスタおよびその製造方法
CN107230621A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管的制造方法
WO2017171873A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Dopant diffusion barrier for source/drain to curb dopant atom diffusion
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
US10446662B2 (en) * 2016-10-07 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing metal gate overhang by forming a top-wide bottom-narrow dummy gate electrode
US10224426B2 (en) 2016-12-02 2019-03-05 Vishay-Siliconix High-electron-mobility transistor devices
US10381473B2 (en) 2016-12-02 2019-08-13 Vishay-Siliconix High-electron-mobility transistor with buried interconnect
WO2018120363A1 (zh) * 2016-12-31 2018-07-05 华南理工大学 基于Si衬底的GaN基增强型HEMT器件及其制造方法
US10096550B2 (en) * 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10224285B2 (en) * 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
IT201700064147A1 (it) 2017-06-09 2018-12-09 St Microelectronics Srl Transistore hemt normalmente spento con generazione selettiva del canale 2deg e relativo metodo di fabbricazione
JP6972830B2 (ja) * 2017-09-21 2021-11-24 住友電気工業株式会社 電界効果トランジスタの製造方法
DE102017127182A1 (de) * 2017-11-17 2019-05-23 Forschungsverbund Berlin E.V. Gate-Struktur und Verfahren zu deren Herstellung
JP2019165056A (ja) * 2018-03-19 2019-09-26 住友電気工業株式会社 半導体装置の製造方法
CN108597997B (zh) 2018-02-28 2021-03-23 中国电子科技集团公司第十三研究所 GaN基器件欧姆接触电极的制备方法
DE112018007473T5 (de) * 2018-04-13 2020-12-24 Mitsubishi Electric Corporation Feldeffekttransistor
US10693288B2 (en) 2018-06-26 2020-06-23 Vishay SIliconix, LLC Protection circuits with negative gate swing capability
US10833063B2 (en) 2018-07-25 2020-11-10 Vishay SIliconix, LLC High electron mobility transistor ESD protection structures
US10741496B2 (en) 2018-12-04 2020-08-11 Nxp Usa, Inc. Semiconductor devices with a protection layer and methods of fabrication
JP6752304B2 (ja) * 2019-01-17 2020-09-09 三菱電機株式会社 電界効果型トランジスタ
JP7163806B2 (ja) * 2019-02-05 2022-11-01 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
WO2020214227A2 (en) * 2019-04-04 2020-10-22 Hrl Laboratories, Llc Miniature field plate t-gate and method of fabricating the same
US10971612B2 (en) 2019-06-13 2021-04-06 Cree, Inc. High electron mobility transistors and power amplifiers including said transistors having improved performance and reliability
US10923585B2 (en) 2019-06-13 2021-02-16 Cree, Inc. High electron mobility transistors having improved contact spacing and/or improved contact vias
CN110808211A (zh) * 2019-11-08 2020-02-18 中国电子科技集团公司第十三研究所 斜型栅结构氧化镓场效应晶体管及其制备方法
US11658233B2 (en) * 2019-11-19 2023-05-23 Wolfspeed, Inc. Semiconductors with improved thermal budget and process of making semiconductors with improved thermal budget
CN111223925A (zh) * 2019-11-27 2020-06-02 西安电子科技大学 基于AlN/GaN超晶格沟道的双向阻断功率器件及制作方法
US11521846B2 (en) * 2019-12-16 2022-12-06 Taiwan Semiconductor Manufacturing Company Limited Methods for patterning a silicon oxide-silicon nitride-silicon oxide stack and structures formed by the same
JP7439551B2 (ja) * 2020-02-06 2024-02-28 住友電気工業株式会社 半導体装置の製造方法
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11356070B2 (en) 2020-06-01 2022-06-07 Wolfspeed, Inc. RF amplifiers having shielded transmission line structures
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US20210313293A1 (en) 2020-04-03 2021-10-07 Cree, Inc. Rf amplifier devices and methods of manufacturing
US11769768B2 (en) 2020-06-01 2023-09-26 Wolfspeed, Inc. Methods for pillar connection on frontside and passive device integration on backside of die
US11228287B2 (en) 2020-06-17 2022-01-18 Cree, Inc. Multi-stage decoupling networks integrated with on-package impedance matching networks for RF power amplifiers
US11533025B2 (en) 2020-06-18 2022-12-20 Wolfspeed, Inc. Integrated doherty amplifier with added isolation between the carrier and the peaking transistors
US11581859B2 (en) 2020-06-26 2023-02-14 Wolfspeed, Inc. Radio frequency (RF) transistor amplifier packages with improved isolation and lead configurations
CN111952360B (zh) * 2020-08-19 2023-02-21 深圳方正微电子有限公司 场效应管及其制备方法
US11887945B2 (en) 2020-09-30 2024-01-30 Wolfspeed, Inc. Semiconductor device with isolation and/or protection structures
US11862718B2 (en) * 2020-10-12 2024-01-02 Bae Systems Information And Electronic Systems Integration Inc. III-nitride thermal management based on aluminum nitride substrates
US20220139852A1 (en) 2020-10-30 2022-05-05 Cree, Inc. Transistor packages with improved die attach
US20220157671A1 (en) 2020-11-13 2022-05-19 Cree, Inc. Packaged rf power device with pcb routing
US11721743B2 (en) * 2020-12-22 2023-08-08 Applied Materials, Inc. Implantation enabled precisely controlled source and drain etch depth
US20220376085A1 (en) 2021-05-20 2022-11-24 Cree, Inc. Methods of manufacturing high electron mobility transistors having improved performance
US11842937B2 (en) 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
US20230075505A1 (en) 2021-09-03 2023-03-09 Wolfspeed, Inc. Metal pillar connection topologies for heterogeneous packaging
US20230078017A1 (en) 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
WO2023189082A1 (ja) * 2022-03-29 2023-10-05 ヌヴォトンテクノロジージャパン株式会社 半導体装置
US20240072130A1 (en) * 2022-08-29 2024-02-29 Raytheon Company T-gate transistor with mini field plate and angled gate stem
US20240105824A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Barrier Structure for Sub-100 Nanometer Gate Length Devices
US20240105823A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Barrier Structure for Dispersion Reduction in Transistor Devices
US20240106397A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Transistor amplifier with pcb routing and surface mounted transistor die
US20240120202A1 (en) 2022-10-06 2024-04-11 Wolfspeed, Inc. Implanted Regions for Semiconductor Structures with Deep Buried Layers

Family Cites Families (188)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2938136A (en) 1958-08-26 1960-05-24 Gen Electric Electroluminescent lamp
US3919656A (en) 1973-04-23 1975-11-11 Nathan O Sokal High-efficiency tuned switching power amplifier
FR2465317A2 (fr) 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
DE3072175D1 (de) 1979-12-28 1990-04-26 Fujitsu Ltd Halbleitervorrichtungen mit heterouebergang.
US4947232A (en) 1980-03-22 1990-08-07 Sharp Kabushiki Kaisha High voltage MOS transistor
US4551905A (en) 1982-12-09 1985-11-12 Cornell Research Foundation, Inc. Fabrication of metal lines for semiconductor devices
JPH088350B2 (ja) 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
JPS62114265A (ja) * 1985-11-13 1987-05-26 Mitsubishi Electric Corp 半導体記憶装置
JPS62156877A (ja) * 1985-12-28 1987-07-11 Sumitomo Electric Ind Ltd シヨツトキ−ゲ−ト電界効果トランジスタおよびその製造方法
US5181087A (en) 1986-02-28 1993-01-19 Hitachi, Ltd. Semiconductor device and method of producing the same
US4700462A (en) * 1986-10-08 1987-10-20 Hughes Aircraft Company Process for making a T-gated transistor
US4755867A (en) 1986-08-15 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Vertical Enhancement-mode Group III-V compound MISFETs
US4788156A (en) 1986-09-24 1988-11-29 Microwave Technology, Inc. Subchannel doping to reduce short-gate effects in field effect transistors
US5373171A (en) 1987-03-12 1994-12-13 Sumitomo Electric Industries, Ltd. Thin film single crystal substrate
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5411914A (en) 1988-02-19 1995-05-02 Massachusetts Institute Of Technology III-V based integrated circuits having low temperature growth buffer or passivation layers
EP0334006A1 (en) 1988-02-22 1989-09-27 Siemens Aktiengesellschaft Stacked channel heterojunction fet
US5196359A (en) 1988-06-30 1993-03-23 Texas Instruments Incorporated Method of forming heterostructure field effect transistor
US5030583A (en) 1988-12-02 1991-07-09 Advanced Technolgy Materials, Inc. Method of making single crystal semiconductor substrate articles and semiconductor device
US5006914A (en) 1988-12-02 1991-04-09 Advanced Technology Materials, Inc. Single crystal semiconductor substrate articles and semiconductor devices comprising same
US5231038A (en) * 1989-04-04 1993-07-27 Mitsubishi Denki Kabushiki Kaisha Method of producing field effect transistor
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5053348A (en) 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US5057897A (en) 1990-03-05 1991-10-15 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
US5128279A (en) 1990-03-05 1992-07-07 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5172197A (en) 1990-04-11 1992-12-15 Hughes Aircraft Company Hemt structure with passivated donor layer
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5223458A (en) 1990-12-18 1993-06-29 Raytheon Company Method of manufacturing a III-V semiconductor device using a self-biased substrate and a plasma containing an electronegative species
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5311055A (en) 1991-11-22 1994-05-10 The United States Of America As Represented By The Secretary Of The Navy Trenched bipolar transistor structures
DE69202554T2 (de) 1991-12-25 1995-10-19 Nec Corp Tunneltransistor und dessen Herstellungsverfahren.
JPH05275463A (ja) 1992-03-30 1993-10-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH05326561A (ja) 1992-05-22 1993-12-10 Nec Corp 電界効果トランジスタの製造方法
DE4323814A1 (de) 1992-09-25 1994-03-31 Siemens Ag MIS-Feldeffekttransistor
JPH06224225A (ja) 1993-01-27 1994-08-12 Fujitsu Ltd 電界効果半導体装置
US5364816A (en) 1993-01-29 1994-11-15 The United States Of America As Represented By The Secretary Of The Navy Fabrication method for III-V heterostructure field-effect transistors
JPH06267991A (ja) 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置およびその製造方法
US5422901A (en) 1993-11-15 1995-06-06 Motorola, Inc. Semiconductor device with high heat conductivity
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5686737A (en) 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5592501A (en) 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
JPH0897236A (ja) 1994-09-27 1996-04-12 Mitsubishi Electric Corp 半導体装置の電極，及びその製造方法
JP3157690B2 (ja) 1995-01-19 2001-04-16 沖電気工業株式会社 ｐｎ接合素子の製造方法
US5534462A (en) 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
JP3295267B2 (ja) 1995-03-24 2002-06-24 株式会社クボタ ディーゼルエンジンの副室式燃焼室
US5670798A (en) 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
US5661312A (en) 1995-03-30 1997-08-26 Motorola Silicon carbide MOSFET
SE9501311D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
US6002148A (en) 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
US5659267A (en) 1995-11-03 1997-08-19 Motorola, Inc. High gain K-band power amplifier with unconditionally stable MMIC FET cells
US5688704A (en) * 1995-11-30 1997-11-18 Lucent Technologies Inc. Integrated circuit fabrication
KR0167273B1 (ko) 1995-12-02 1998-12-15 문정환 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법
US6670693B1 (en) 1996-12-05 2003-12-30 Nathaniel R. Quick Laser synthesized wide-bandgap semiconductor electronic devices and circuits
KR100195269B1 (ko) 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
DE19600116C2 (de) 1996-01-03 2001-03-15 Siemens Ag Doppelheterostruktur-HEMT
JPH09232827A (ja) 1996-02-21 1997-09-05 Oki Electric Ind Co Ltd 半導体装置及び送受信切り替え型アンテナスイッチ回路
US5872415A (en) 1996-08-16 1999-02-16 Kobe Steel Usa Inc. Microelectronic structures including semiconductor islands
US6936839B2 (en) 1996-10-16 2005-08-30 The University Of Connecticut Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same
US7872728B1 (en) * 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
US6533874B1 (en) 1996-12-03 2003-03-18 Advanced Technology Materials, Inc. GaN-based devices using thick (Ga, Al, In)N base layers
JP2904167B2 (ja) 1996-12-18 1999-06-14 日本電気株式会社 半導体装置の製造方法
US6677619B1 (en) 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6448648B1 (en) 1997-03-27 2002-09-10 The United States Of America As Represented By The Secretary Of The Navy Metalization of electronic semiconductor devices
JPH10335637A (ja) 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
JP3958404B2 (ja) 1997-06-06 2007-08-15 三菱電機株式会社 横型高耐圧素子を有する半導体装置
JP3120756B2 (ja) 1997-06-16 2000-12-25 日本電気株式会社 電界効果トランジスタ及びその製造方法
US6316820B1 (en) 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
JP2002110702A (ja) * 1997-08-28 2002-04-12 Nec Corp 化合物半導体装置の製造方法
US6242327B1 (en) 1997-09-19 2001-06-05 Fujitsu Limited Compound semiconductor device having a reduced source resistance
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
US6346451B1 (en) 1997-12-24 2002-02-12 Philips Electronics North America Corporation Laterial thin-film silicon-on-insulator (SOI) device having a gate electrode and a field plate electrode
DE19800647C1 (de) 1998-01-09 1999-05-27 Siemens Ag SOI-Hochspannungsschalter
JP3372470B2 (ja) 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6150680A (en) 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
US6396864B1 (en) 1998-03-13 2002-05-28 Jds Uniphase Corporation Thermally conductive coatings for light emitting devices
US6086673A (en) 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP3111985B2 (ja) 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP3180776B2 (ja) 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
JP2000174166A (ja) 1998-10-02 2000-06-23 Sumitomo Electric Ind Ltd 半導体搭載パッケ―ジ
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6297092B1 (en) 1998-12-02 2001-10-02 Micron Technology, Inc. Method and structure for an oxide layer overlaying an oxidation-resistant layer
JP3180907B2 (ja) * 1998-12-17 2001-07-03 日本電気株式会社 電界効果トランジスタ及びその製造方法
US6744800B1 (en) 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
JP3209270B2 (ja) 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JP3348673B2 (ja) * 1999-03-03 2002-11-20 日本電気株式会社 電界効果トランジスタ
US6582906B1 (en) 1999-04-05 2003-06-24 Affymetrix, Inc. Proportional amplification of nucleic acids
US6184142B1 (en) * 1999-04-26 2001-02-06 United Microelectronics Corp. Process for low k organic dielectric film etch
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
JP2000353708A (ja) * 1999-06-10 2000-12-19 Nec Corp 半導体装置および半導体装置製造方法
US6522587B1 (en) * 1999-06-23 2003-02-18 Seiko Epson Corporation Non-volatile semiconductor memory devices
JP4584379B2 (ja) 1999-07-16 2010-11-17 三菱電機株式会社 半導体装置の製造方法
JP2001085670A (ja) 1999-09-14 2001-03-30 Nec Corp 電界効果型トランジスタ及びその製造方法
US6812053B1 (en) 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6639255B2 (en) 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP4592938B2 (ja) 1999-12-08 2010-12-08 パナソニック株式会社 半導体装置
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP3393602B2 (ja) 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
US6448642B1 (en) 2000-01-27 2002-09-10 William W. Bewley Pressure-bonded heat-sink system
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
AU2001239182A1 (en) 2000-02-15 2001-08-27 Osram Opto Semiconductors Gmbh Semiconductor component which emits radiation, and method for producing the same
JP4667556B2 (ja) 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6521961B1 (en) * 2000-04-28 2003-02-18 Motorola, Inc. Semiconductor device using a barrier layer between the gate electrode and substrate and method therefor
JP4186032B2 (ja) 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP4022708B2 (ja) 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
DE10032838B4 (de) 2000-07-06 2015-08-20 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
US6515316B1 (en) 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
TWI257179B (en) 2000-07-17 2006-06-21 Fujitsu Quantum Devices Ltd High-speed compound semiconductor device operable at large output power with minimum leakage current
US7008832B1 (en) * 2000-07-20 2006-03-07 Advanced Micro Devices, Inc. Damascene process for a T-shaped gate electrode
US6403456B1 (en) 2000-08-22 2002-06-11 Advanced Micro Devices, Inc. T or T/Y gate formation using trim etch processing
US6690042B2 (en) 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
KR100436941B1 (ko) 2000-11-07 2004-06-23 주성엔지니어링(주) 박막 증착 장치 및 그 방법
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2835096B1 (fr) 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
AU2002219978A1 (en) 2000-11-30 2002-06-11 Kyma Technologies, Inc. Method and apparatus for producing miiin columns and miiin materials grown thereon
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6497763B2 (en) 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
JP2002220299A (ja) 2001-01-19 2002-08-09 Hoya Corp 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料
US6956250B2 (en) 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US6593193B2 (en) 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6468878B1 (en) 2001-02-27 2002-10-22 Koninklijke Philips Electronics N.V. SOI LDMOS structure with improved switching characteristics
US6699770B2 (en) 2001-03-01 2004-03-02 John Tarje Torvik Method of making a hybride substrate having a thin silicon carbide membrane layer
JP2002265296A (ja) 2001-03-09 2002-09-18 Kobe Steel Ltd ダイヤモンド薄膜及びその製造方法
GB0107408D0 (en) 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Field effect transistor structure and method of manufacture
US6686676B2 (en) 2001-04-30 2004-02-03 General Electric Company UV reflectors and UV-based light sources having reduced UV radiation leakage incorporating the same
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6706114B2 (en) 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
WO2003032397A2 (en) 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
JP2003037074A (ja) 2001-07-26 2003-02-07 Toshiba Corp 半導体装置およびその製造方法
US6770966B2 (en) 2001-07-31 2004-08-03 Intel Corporation Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法
US6634770B2 (en) 2001-08-24 2003-10-21 Densen Cao Light source using semiconductor devices mounted on a heat sink
JP2003086608A (ja) * 2001-09-14 2003-03-20 Toshiba Corp 電界効果トランジスタ及びその製造方法
WO2003038905A2 (en) 2001-11-01 2003-05-08 Koninklijke Philips Electronics N.V. Lateral soi field-effect transistor
US6670283B2 (en) 2001-11-20 2003-12-30 International Business Machines Corporation Backside protection films
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
KR100445904B1 (ko) 2001-12-12 2004-08-25 한국전자통신연구원 소스 필드 플레이트를 갖는 드레인 확장형 모스 전계 효과트랜지스터 및그 제조방법
DE10206739C1 (de) 2002-02-18 2003-08-21 Infineon Technologies Ag Transistorbauelement
JP4182323B2 (ja) 2002-02-27 2008-11-19 ソニー株式会社 複合基板、基板製造方法
JP3908572B2 (ja) 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP3705431B2 (ja) 2002-03-28 2005-10-12 ユーディナデバイス株式会社 半導体装置及びその製造方法
US6559513B1 (en) 2002-04-22 2003-05-06 M/A-Com, Inc. Field-plate MESFET
JP3986887B2 (ja) 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
EP1516369A1 (en) 2002-06-26 2005-03-23 Cambridge Semiconductor Limited Lateral semiconductor device
JP3951048B2 (ja) * 2002-06-27 2007-08-01 光洋機械工業株式会社 端面研削方法および装置ならびにワークホルダ
US7535100B2 (en) 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6841001B2 (en) 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
JP3853711B2 (ja) * 2002-07-24 2006-12-06 日本電信電話株式会社 半導体装置の製造方法
US6884704B2 (en) 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US20040021152A1 (en) 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
US6903385B2 (en) 2002-10-09 2005-06-07 Sensor Electronic Technology, Inc. Semiconductor structure having a textured nitride-based layer
CN100388509C (zh) 2003-01-29 2008-05-14 株式会社东芝 功率半导体器件
JP2004253484A (ja) * 2003-02-18 2004-09-09 Sony Corp 半導体装置及びその製造方法
JP2004253620A (ja) * 2003-02-20 2004-09-09 Nec Compound Semiconductor Devices Ltd 電界効果型トランジスタおよびその製造方法
JP4746825B2 (ja) 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置
US20050006639A1 (en) 2003-05-23 2005-01-13 Dupuis Russell D. Semiconductor electronic devices and methods
JP2004356227A (ja) * 2003-05-27 2004-12-16 Sumitomo Electric Ind Ltd ゲート電極の形成方法
JP2005038971A (ja) * 2003-07-17 2005-02-10 Ebara Corp 半導体装置及びその製造方法
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP2005086171A (ja) 2003-09-11 2005-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JP4417677B2 (ja) 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
US6867078B1 (en) * 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
US7012014B2 (en) * 2003-12-04 2006-03-14 Taiwan Semiconductor Manufacturing Co., Ltd Recessed gate structure with reduced current leakage and overlap capacitance
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20050139838A1 (en) * 2003-12-26 2005-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7033912B2 (en) 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US7221039B2 (en) * 2004-06-24 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7312481B2 (en) 2004-10-01 2007-12-25 Texas Instruments Incorporated Reliable high-voltage junction field effect transistor and method of manufacture therefor
US7236053B2 (en) 2004-12-31 2007-06-26 Cree, Inc. High efficiency switch-mode power amplifier
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer

Also Published As

Publication number Publication date
JP5203220B2 (ja) 2013-06-05
EP1974373A1 (en) 2008-10-01
WO2007084465A1 (en) 2007-07-26
EP1974373B1 (en) 2021-03-31
JP2013058774A (ja) 2013-03-28
US20070164322A1 (en) 2007-07-19
JP2009524242A (ja) 2009-06-25
US7709269B2 (en) 2010-05-04
CA2634068C (en) 2015-06-30
CA2634068A1 (en) 2007-07-26
US20100171150A1 (en) 2010-07-08
US8049252B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
JP5805608B2 (ja) 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
US7960756B2 (en) Transistors including supported gate electrodes
JP5730481B2 (ja) 自己整合した耐熱性コンタクトを備える半導体デバイス及びその作製方法
US8105889B2 (en) Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions
JP6203533B2 (ja) 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
US11316028B2 (en) Nitride-based transistors with a protective layer and a low-damage recess
US9666707B2 (en) Nitride-based transistors with a cap layer and a recessed gate
JP5926216B2 (ja) 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
EP2117039B1 (en) Semiconductor devices including shallow inplanted regions and methods of forming the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141017

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150902

R150 Certificate of patent or registration of utility model

Ref document number: 5805608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250