DE4323814A1 - MIS-Feldeffekttransistor - Google Patents

MIS-Feldeffekttransistor

Info

Publication number
DE4323814A1
DE4323814A1 DE4323814A DE4323814A DE4323814A1 DE 4323814 A1 DE4323814 A1 DE 4323814A1 DE 4323814 A DE4323814 A DE 4323814A DE 4323814 A DE4323814 A DE 4323814A DE 4323814 A1 DE4323814 A1 DE 4323814A1
Authority
DE
Germany
Prior art keywords
semiconductor
diamond
layer
misfet
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4323814A
Other languages
English (en)
Inventor
Rene Stein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE4323814A priority Critical patent/DE4323814A1/de
Publication of DE4323814A1 publication Critical patent/DE4323814A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith

Description

Feldeffekttransistoren (FET) sind Halbleiterbauelemente mit drei Anschlüssen, nämlich einem Source-Anschluß, einem Drain-Anschluß und einer Gateelektrode. Der zwischen Source und Drain durch den Halbleiter fließende Strom wird durch Anlegen eines senkrecht zum Stromfluß gerichteten elektrischen Feldes an die Gateelektrode gesteuert. Das Feld bewirkt eine Anreicherung bzw. Verarmung von Ladungs­ trägern und verändert damit die Größe eines den Strom lei­ tenden Kanals in dem Halbleiter. Wenn keine Steuerspannung an der Gateelektrode anliegt, ist dieser Kanal entweder offen (normally-on) oder geschlossen (normally-off).
Es gibt drei Grundtypen von FET:
  • - MESFET (MES = Metal-Semiconductor), bei denen die Gateelektrode direkt auf dem Halbleiter angeordnet ist;
  • - JFET (J = Junction), bei denen zwischen Gateelektrode und leitendem Kanal ein p-n-Ubergang angeordnet ist und
  • - MISFET (MIS = Metal-Insulator-Semiconductor), bei denen zwischen der Gateelektrode und dem Halbleiter eine Isolationsschicht angeordnet ist.
Ein Sonderfall der letztgenannten MISFET sind MOSFET (MOS = Metal-Oxide-Semiconductor), bei denen die Isolations­ schicht aus einem Oxid des Halbleiters besteht. FET und insbesondere MISFET werden überwiegend mit Silizium (Si) hergestellt. Jedoch ist Si wegen seines schon bei Raum­ temperatur verhältnismäßig kleinen Bandabstands zwischen Valenzband und Leitungsband von 1,1 eV bei Temperaturen über 200°C nicht mehr funktionsfähig.
Als Material für elektronische Hochtemperaturbauelemente ist Siliziumkarbid (SiC) bekannt. SiC ist in seinen elek­ tronischen Eigenschaften bis zu Temperaturen von etwa 1300°C einsetzbar. Besondere Vorteile des Halbleitermate­ rials SiC gegenüber dem elementaren Halbleiter Si sind neben seiner größeren Bandlücke zwischen 2,2 eV und 3,4 eV entsprechend dem verwendeten Polytyp gegenüber 1,1 eV bei Silizium seine um einen Faktor 13 höhere Durchbruchfestig­ keit von etwa 4×106 V/cm, die dreimal größere thermische Leitfähigkeit und die um einen Faktor 2,3 größere Sätti­ gungsdriftgeschwindigkeit.
Es ist ein MOSFET auf SiC-Basis bekannt, bei dem ein dün­ ner n-leitender SiC-Film auf einem p-leitenden 6H-SiC- Substrat aufgebracht ist. An der Oberfläche des n-SiC- Films sind zwei stärker dotierte n⁺-Gebiete als Source und dazwischen ein n⁺-Gebiet als Drain angeordnet. Diese n⁺- Gebiete sind mit entsprechenden Elektroden aus TaSi2 kon­ taktiert. Zwischen den beiden Sourcegebieten und dem Draingebiet ist jeweils eine Gateelektrode aus polykri­ stallinem Silizium angeordnet. Zwischen diesen Gateelek­ troden und dem n-SiC-Film ist jeweils eine Oxidschicht aus SiO2 angeordnet, die auch die entsprechende Gateelektrode von den anderen Elektroden isoliert. Diese Oxidschicht kann durch thermisches Oxidieren der SiC-Schicht verhält­ nismäßig einfach erzeugt werden ("J. Appl. Phys.", Vol. 64, No. 4, 15. August 1988, Seiten 2168 bis 2177). Bei einem solchen SiC-MOSFET müssen wegen des höheren Bandab­ stands von SiC im Vergleich zu Si an der Gateelektrode höhere Gatespannungen angelegt werden als bei einem ver­ gleichbaren Si-MOSFET, um eine Inversionsschicht zu er­ zeugen. Die Durchbruchsfestigkeit von SiO2 liegt jedoch lediglich bei etwa 3×106 V/cm. Bei einer Gatespannung von beispielsweise 50 V muß die SiO2-Schicht daher so dick gewählt werden, daß wegen der damit verbundenen kleineren Kapazität der Kanal nicht mehr gesteuert werden kann. Ein weiterer Nachteil von SiO2 ist seine zunehmende Ionenleit­ fähigkeit bei höheren Temperaturen. Im Hochtemperaturbe­ reich über 200°C entstehen deshalb zwischen Gate und Drain bei der beschriebenen MOS-Struktur Leckströme, die die Funktion des MOSFET beeinträchtigen.
Für den Einsatz im Hochtemperaturbereich kommen allgemein alle Halbleiter mit einem entsprechend größeren Bandab­ stand als Si in Frage. Beispiele sind Galliumarsenid (GaAs) mit einem Bandabstand von 1,4 eV, Galliumphosphid (GaP) mit 2,3 eV, Galliumnitrid (GaN) mit 3,4 eV, Alumi­ niumphosphid (AlP) mit 3,12 eV, Aluminiumnitrid (AlN) mit 6,2 eV oder Bornitrid (BN) mit 7,5 eV (jeweils bei 300 K). Diese Materialien bilden im Gegensatz zu SiC kein natür­ liches Oxid, das durch thermisches Oxidieren erzeugt wer­ den könnte. Eine SiO2-Isolationsschicht für einen MISFET auf Basis dieser Halbleiter müßte deshalb beispielsweise durch Sputtern aufgebracht werden. Die Isolationseigen­ schaften einer derartig erzeugten SiO2-Schicht sind aller­ dings im allgemeinen noch schlechter als die einer ther­ misch aufgewachsenen SiO2-Schicht.
Der Erfindung liegt deshalb die Aufgabe zugrunde, einen MISFET auf Basis eines Halbleiters mit einem größeren Bandabstand als Si anzugeben, bei dem auch bei hohen Tem­ peraturen von über 200°C Leckströme zwischen Gate und Drain klein gehalten werden und überdies eine große Steil­ heit der Steuerkennlinie erreicht wird.
Diese Aufgabe wird gemäß der Erfindung gelöst mit den Merkmalen des Anspruchs 1. Als Isolationsschicht zwischen Gateelektrode und Halbleiter ist eine Schicht aus Dia­ mant vorgesehen. Diamant ist sehr hitzebeständig und hat eine etwa 3,3 mal höhere Durchbruchsfestigkeit sowie eine etwa 1,5 mal höhere relative Dielektrizitätskonstante als SiO2. Weiterhin tritt im Diamant auch bei höheren Tempe­ raturen keine Ionenleitung auf. Durch die Verwendung von Diamant für die Isolationsschicht des MISFET können des­ halb die Steilheit der Steuerkennlinie im Vergleich zu SiO2 erhöht und die Leckströme in der Isolationsschicht außerdem erheblich reduziert werden.
Die intrinsische Ladungsträgerkonzentration ni im Diamant in Abhängigkeit von der Temperatur T ist durch die Bezie­ hung
ni (T) = 2 (2m*kT Pi/h2)1,5 exp(-EG/2kT)
gegeben, wobei k die Boltzmannkonstante, h das Plancksche Wirkungsquantum, EG der Bandabstand zwischen Valenzband und Leitungsband und m* die effektive Masse der Ladungs­ träger sind. Der spezifische Widerstand von intrinsischem Diamant ist gegeben durch (eniµ)-1 mit der Elementarladung e und der Beweglichkeit µ der Ladungsträger, die nähe­ rungsweise folgendermaßen von der Temperatur in Kelvin (K) abhängt:
µ(T) = 2200 (T/290)-2,9
("Material Science and Engineering", B 11, 1992, S. 257- 263).
Bei einer Temperatur von 1300 K oder etwa 1027°C ergibt sich beispielsweise eine Ladungsträgerkonzentration ni von etwa 1010 cm-3 und ein spezifischer Widerstand von etwa 3×107 Ohm cm. Bei einer Dicke von 1 µm der Diamant­ schicht und einer an der Schicht anliegenden Gatespannung von 10 V hat der Leckstrom einen vernachlässigbaren Wert von etwa 3 µA.
Für die Steuereigenschaften des MISFET hat die Verwendung von Diamant für die Isolationsschicht gleich zwei Vortei­ le. Zum einen liegt die Durchbruchsfeldstärke von Diamant bei wenigstens etwa 107 V/cm ("Mat. Res. Soc. Symp. Proc.", Vol. 162, 1990, S. 15-22). Zum anderen ist die relative Dielektrizitätskonstante von Diamant mit 5,7 deutlich größer als die relative Dielektrizitätskonstante 3,9 von SiO2("Materials Science and Engineering", a.a.O.). Bei gleicher Dicke der Isolationsschicht können somit wegen der höheren Durchbruchfeldstärke an die Diamant­ schicht um einen Faktor 3,3 höhere Gatespannungen angelegt werden im Vergleich zu einer SiO2-Schicht, da die Gate­ spannung im wesentlichen gleich dem Produkt aus Dicke und angelegter Feldstärke ist. Umgekehrt kann bei gleicher Gatespannung die Dicke der Isolationsschicht erheblich reduziert werden. Außerdem ist wegen der höheren relativen Dielektrizitätskonstanten die Kapazität der Isolations­ schicht aus Diamant bei gleicher Dicke um einen Faktor von 1,5 größer als die Kapazität einer SiO2-Schicht. Die Kapa­ zität ist proportional dem Quotienten aus relativer Di­ elektrizitätskonstanten und Dicke der Schicht. Nun wird aber durch die Kapazität auch die Steilheit der Steuer­ kennlinie des MISFET bestimmt. Der Source-Drain-Strom ID ist nämlich im wesentlichen proportional zum Produkt aus Kapazität der Isolationsschicht und Gatespannung. Somit kann also wegen der kleiner wählbaren Dicke der Isola­ tionsschicht aus Diamant und ihrer höheren relativen Dielektrizitätskonstanten die Steilheit der Steuerkenn­ linie um einen Faktor von etwa 4,8 erhöht werden.
Die Dicke der Diamantschicht wird im allgemeinen zwischen 0,001 µm und 10 µm und insbesondere zwischen 0,01 µm und 2 µm gewählt.
Als Verfahren zum Herstellen der Diamantschicht für den MISFET können prinzipiell alle bekannten Verfahren ver­ wendet werden. Eine Übersicht über diese bekannten Ver­ fahren gibt "Proceedings of the IEEE", Vol. 79, No. 5, May 1991, Seiten 621 bis 646. Die Diamantschicht wird vorzugsweise aus der Gasphase auf dem Halbleitersubstrat abgeschieden. Die Strukturierung kann dabei beispielsweise durch selektives Abscheiden mit Hilfe einer Maske aus Siliziumdioxid oder auch durch Ätzen einer zunächst ganz­ flächigen abgeschiedenen Diamantschicht im Sauerstoff­ plasma mit Hilfe bekannter Lithographieverfahren erzeugt werden.
Als Halbleiter ist in einer bevorzugten Ausführungsform SiC, vorzugsweise in den 3 C-, 4 H- und 6 H-Polytypen, vorgesehen.
In einer bevorzugten Ausführungsform ist der MISFET mit einer Überschlagsschutzschicht aus Diamant überzogen zum Schutz vor elektrischen Überschlägen zwischen dem MISFET und seiner Umgebung.
Durch seinen hohen Bandabstand von 5,4 eV bei 300 K hat Diamant auch bei hohen Temperaturen über 200°C (= 473 K) noch hervorragende Isolationseigenschaften.
In der einzigen Figur der Zeichnung ist eine n-Kanal- normally-off-Ausführungsform eines MISFET gemäß der Erfin­ dung schematisch dargestellt mit folgenden Teilen:
 2 = Halbleiter
 4 = Isolationsschicht aus Diamant
 6 = Gateelektrode
 8 = Drain
10 = Source.

Claims (5)

1. MIS-Feldeffekttransistor mit einer Isolationsschicht (4) aus Diamant zwischen einer Gateelektrode (6) und einem Halbleiter (2) mit einem größeren Bandabstand als Silizium (Si).
2. MIS-Feldeffekttransistor nach Anspruch 1, da­ durch gekennzeichnet, daß als Halb­ leiter (2) ein Material aus der Gruppe folgender Materia­ lien vorgesehen ist: Galliumphosphid (GaP), Galliumarsenid (GaAs), Galliumnitrid (GaN), Aluminiumnitrid (AlN), Alu­ miniumphosphid (AlP), Bornitrid (BN), Siliciumcarbid (SiC).
3. MIS-Feldeffekttransistor nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß die Dicke der Isolationsschicht (4) aus Diamant zwischen 0,001 µm und 10 µm gewählt ist.
4. MIS-Feldeffekttransistor nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß die Dicke der Isolationsschicht (4) aus Diamant zwischen 0,01 µm und 2 µm gewählt ist.
5. MIS-Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Diamantschicht zum Überschlagsschutz vorgesehen ist.
DE4323814A 1992-09-25 1993-07-15 MIS-Feldeffekttransistor Withdrawn DE4323814A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4323814A DE4323814A1 (de) 1992-09-25 1993-07-15 MIS-Feldeffekttransistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4232249 1992-09-25
DE4232248 1992-09-25
DE4323814A DE4323814A1 (de) 1992-09-25 1993-07-15 MIS-Feldeffekttransistor

Publications (1)

Publication Number Publication Date
DE4323814A1 true DE4323814A1 (de) 1994-03-31

Family

ID=25918875

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4323814A Withdrawn DE4323814A1 (de) 1992-09-25 1993-07-15 MIS-Feldeffekttransistor

Country Status (3)

Country Link
US (1) US5382822A (de)
JP (1) JPH06196686A (de)
DE (1) DE4323814A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996019834A2 (en) * 1994-12-22 1996-06-27 Abb Research Ltd. Semiconductor device having an insulated gate

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5441765A (en) * 1993-09-22 1995-08-15 Dow Corning Corporation Method of forming Si-O containing coatings
US5912498A (en) * 1997-10-10 1999-06-15 Lucent Technologies Inc. Article comprising an oxide layer on GAN
US5686737A (en) * 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
SE9500013D0 (sv) * 1995-01-03 1995-01-03 Abb Research Ltd Semiconductor device having a passivation layer
US5821576A (en) * 1995-10-18 1998-10-13 Northrop Grumman Corporation Silicon carbide power field effect transistor
US5915164A (en) * 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
US5705830A (en) * 1996-09-05 1998-01-06 Northrop Grumman Corporation Static induction transistors
WO1999005728A1 (en) 1997-07-25 1999-02-04 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6180495B1 (en) * 1998-04-03 2001-01-30 Motorola, Inc. Silicon carbide transistor and method therefor
SE9801881D0 (sv) 1998-05-28 1998-05-28 Asea Brown Boveri A switching device
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
DE60043536D1 (de) * 1999-03-04 2010-01-28 Nichia Corp Nitridhalbleiterlaserelement
US6107643A (en) * 1999-03-24 2000-08-22 Abb Ab Photoconductive switch with doping adapted to the intensity distribution of an illumination source thereof
WO2001011661A2 (en) * 1999-08-10 2001-02-15 Emc Technology, Inc. Passive electrical components formed on carbon coated insulating substrates
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7394103B2 (en) * 2004-09-13 2008-07-01 Uchicago Argonne, Llc All diamond self-aligned thin film transistor
US7294324B2 (en) * 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
TWI362769B (en) * 2008-05-09 2012-04-21 Univ Nat Chiao Tung Light emitting device and fabrication method therefor
US8841652B2 (en) 2009-11-30 2014-09-23 International Business Machines Corporation Self aligned carbide source/drain FET
US20110127492A1 (en) 2009-11-30 2011-06-02 International Business Machines Corporation Field Effect Transistor Having Nanostructure Channel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58145134A (ja) * 1982-02-23 1983-08-29 Seiko Epson Corp 半導体装置
US5087959A (en) * 1987-03-02 1992-02-11 Microwave Technology, Inc. Protective coating useful as a passivation layer for semiconductor devices
JP2813023B2 (ja) * 1990-03-13 1998-10-22 株式会社神戸製鋼所 Mis型ダイヤモンド電界効果トランジスタ
JPH0529608A (ja) * 1991-07-22 1993-02-05 Sumitomo Electric Ind Ltd Mis構造のダイヤモンドfetの製造方法
JPH0563187A (ja) * 1991-09-04 1993-03-12 Seiko Epson Corp 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Phys. of Semic.Dev., S.M.Sze, Wiley a. Sons, New York, 1969, p. 20 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996019834A2 (en) * 1994-12-22 1996-06-27 Abb Research Ltd. Semiconductor device having an insulated gate
WO1996019834A3 (en) * 1994-12-22 1996-08-22 Abb Research Ltd Semiconductor device having an insulated gate
US5900648A (en) * 1994-12-22 1999-05-04 Abb Research Ltd. Semiconductor device having an insulated gate

Also Published As

Publication number Publication date
JPH06196686A (ja) 1994-07-15
US5382822A (en) 1995-01-17

Similar Documents

Publication Publication Date Title
DE4323814A1 (de) MIS-Feldeffekttransistor
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
Chung et al. Improved inversion channel mobility for 4H-SiC MOSFETs following high temperature anneals in nitric oxide
Zhang et al. Studies on high-voltage GaN-on-Si MIS-HEMTs using LPCVD Si 3 N 4 as gate dielectric and passivation layer
Lu et al. Effect of process variations and ambient temperature on electron mobility at the SiO/sub 2//4H-SiC interface
DE112011100907B4 (de) Verfahren zur Fertigung von Bauelementen auf der Grundlage von Graphenkanälen
EP0886883B1 (de) Elektronische einrichtung zum schalten elektrischer ströme, für hohe sperrspannungen und mit geringen durchlassverlusten
Chung et al. Effects of anneals in ammonia on the interface trap density near the band edges in 4H–silicon carbide metal-oxide-semiconductor capacitors
Carey et al. Operation up to 500° C of Al 0.85 Ga 0.15 N/Al 0.7 Ga 0.3 N high electron mobility transistors
DE19629088A1 (de) Vertikaler Siliziumcarbid-Feldeffekttransistor
EP1010204A1 (de) Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
JPH0429368A (ja) 電界効果トランジスタおよびその製造方法
DE112010003113T5 (de) Halbleitervorrichtungen mit elektroden mit integriertenwiderständen und diesbezügliche verfahren
WO2000002250A1 (de) Vertikales halbleiterbauelement mit reduziertem elektrischem oberflächenfeld
EP1177576A2 (de) Integrierte halbleitervorrichtung mit einem lateralen leistungselement
DE19644821C1 (de) Steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften
EP1114465B1 (de) Halbleitervorrichtung mit ohmscher kontaktierung und verfahren zur ohmschen kontaktierung einer halbleitervorrichtung
DE112017003513B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE112014007144B4 (de) Siliziumkarbid-halbleitervorrichtung
Chung et al. Interface state density and channel mobility for 4H-SiC MOSFETs with nitrogen passivation
EP1090415B1 (de) Halbleiteranordnung mit ohmscher kontaktierung und verfahren zur kontaktierung einer halbleiteranordnung
Judaprawira et al. Modulation-doped MBE GaAs/n-Al x Ga 1-x As MESFETs
DE102017201550B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
Chatty et al. Hysteresis in transfer characteristics in 4H-SiC depletion/accumulation-mode MOSFETs
Inkson An investigation of inversion layer induced leakage current in abrupt pn junctions

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee