DE19629088A1 - Vertikaler Siliziumcarbid-Feldeffekttransistor - Google Patents

Vertikaler Siliziumcarbid-Feldeffekttransistor

Info

Publication number
DE19629088A1
DE19629088A1 DE19629088A DE19629088A DE19629088A1 DE 19629088 A1 DE19629088 A1 DE 19629088A1 DE 19629088 A DE19629088 A DE 19629088A DE 19629088 A DE19629088 A DE 19629088A DE 19629088 A1 DE19629088 A1 DE 19629088A1
Authority
DE
Germany
Prior art keywords
base layer
conductivity type
zone
substrate
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19629088A
Other languages
English (en)
Inventor
Katsunori Ueno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE19629088A1 publication Critical patent/DE19629088A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8122—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die vorliegende Erfindung bezieht sich auf einen Feldeffekttransistor (FET) aus Siliziumcarbid, der unter extremen Bedingungen wie hohen Temperaturen oder radioaktiven Strahlen verwendet werden kann.
Siliziumcarbid (SiC), das einen großen Bandabstand aufweist und chemisch stabil ist, ist als Material für Halbleitervorrichtungen bekannt, die unter höheren Temperaturen und intensiverer radioaktiver Bestrahlung verwendet werden können als Silizium-Halbleitervorrichtungen. Die maximale Betriebstemperatur von herkömmlichen Silizium-Halbleitervorrichtungen liegt bei etwa 150°C. Es sind bereits einige Prototypen von SiC-Vorrichtungen wie pn-Übergang-Dioden und MOSFETs hergestellt worden, für die Betriebstemperaturen von 400°C und mehr bestätigt wurden. Die unter so hohen Temperaturen betreibbaren SiC-Vorrichtungen eignen sich beson­ ders für Roboter und Computer, die in extremer Umgebung eingesetzt werden können, die für Menschen nicht zugänglich sind, wie etwa in Reaktoren oder im Kosmos. Die Temperatur herkömmlicher Silizium-Halbleitervorrichtungen steigt im Betrieb aufgrund der Wärme an, die infolge von Verlusten in der Vorrichtung erzeugt wird. Zur Unterdrückung dieses Temperaturan­ stiegs müssen bei herkömmlichen Silizium-Halbleitervorrichtungen Kühlmittel vorgesehen werden. Diese Kühlmittel, einschließlich Kühlkörpern, vergrößern die Abmessungen und kompli­ zieren den Aufbau solcher Vorrichtungen. SiC-Vorrichtungen ermöglichen daher eine deutliche Verringerung der Abmessungen und eine Vereinfachung des Aufbaus der Halbleitervorrichtun­ gen. Auch werden aus Umweltgründen in vielen Bereichen Hoffnungen in die SiC-Vorrichtungen gesetzt.
Wichtige Anwendungen von SiC bei Halbleitervorrichtungen schließen Leistungsvorrichtungen ein. Bei der Herstellung von SiC-Leistungsvorrichtungen bleiben aber noch bestimmte technische Probleme zu lösen. Das größte stellt die tiefreichende Störstellendiffusion dar. Die Diffusionsko­ effizienten für Störstellen in SiC sind sehr viel kleiner als diejenigen in Silizium. Daher sind Hoch­ temperaturbehandlungen bei 1500°C oder mehr erforderlich, um eine ausreichend tiefe Diffu­ sion in SiC zu erzielen. Es gibt aber nur eine begrenzte Anzahl von Materialien, die so hohe Temperaturen aushalten. Außerdem ist es schwierig, einen elektrischen Ofen bei solch hohen Temperaturen stabil zu betreiben. Weiterhin reagiert das atmosphärische Gas stark mit der Oberfläche der Proben bei solch hohen Temperaturen, was die Vorrichtungsoberfläche deutlich beeinträchtigt. Es ist daher ein neuer Aufbau für SiC-Vorrichtungen erforderlich, mit dem die beschriebenen Schwierigkeiten überwunden werden können.
Ein vertikaler MOSFET (VMOSFET) ist eine wichtige Anordnung für den Einsatz von SiC bei Halbleiter-Leistungsvorrichtungen. Da der VMOSFET eine spannungsgesteuerte Vorrichtung ist, kann er mittels einer einfachen Steuerschaltung betrieben werden. Ferner ist der VMOSFET eine monopolare Vorrichtung mit hoher Schaltgeschwindigkeit. Während eine tiefreichende Diffusion schwierig ist, kann auf SiC epitaxiales Wachstum verglichen mit Silizium relativ einfach ausge­ führt werden. Daher ist ein sogenannter Trench-MOSFET, wie er in Fig. 8 gezeigt ist, als SiC- Halbleitervorrichtung bekannt. Der Name dieses MOSFET-Typs leitet sich von dem Trench 85 (Trench = Graben) ab. Fig. 8 zeigt einen Querschnitt eines Hauptteiles des Prototyps eines SiC- Trench-VMOSFETs. Eine SiC-Grundplatte enthält ein n⁺ Substrat 81, eine n Driftschicht 82 und eine p Basisschicht 83. Die Driftschicht 82, die weniger stark dotiert ist als das Substrat 81, ist epitaxial auf das Substrat 81 aufgewachsen. Die Basisschicht 83, die durch thermische Diffu­ sion kaum ausgebildet werden könnte, ist epitaxial auf die Driftschicht 82 aufgewachsen. Eine stark dotierte n Sourcezone 84 ist selektiv in einem Oberflächenabschnitt der SiC-Grundplatte ausgebildet. Ein Trench 85 ist ausgehend von einem Teil der Oberfläche der Sourcezone 84 ausgebildet und reicht bis hinunter in die Driftschicht 82. Ein Gateisolierfilm 86 bedeckt den Trench 85, d. h. seine Innenfläche, und eine Gateelektrode 87 befindet sich auf dem Isolierfilm 86. Bei dieser SiC-Vorrichtung wird ein durch thermische Oxidation von SiC gebildeter Sili­ ziumoxidfilm als Gateisolierfilm verwendet. Eine Sourceelektrode 88 kontaktiert sowohl die Sourcezone 84 als auch einen freiliegenden Oberflächenabschnitt der Basisschicht 83. Eine Drainelektrode 89 ist an der Rückseite des Substrats 81 angeordnet.
Der in Fig. 8 gezeigte MOSFET arbeitet wie folgt: Durch Anlegen einer einen bestimmten Wert übersteigenden positiven Spannung an die Gateelektrode 87 bei gleichzeitigem Anlegen einer Spannung zwischen der Drainelektrode 89 und der Sourceelektrode 88 entsteht eine Inversions­ schicht in dem der Gateelektrode 87 benachbarten Teil der Basisschicht 83. Es tritt ein Elektro­ nenfluß von der Sourceelektrode 88 durch die Inversionsschicht zur Drainelektrode 89 auf.
Aus Gründen ähnlichen denen, die oben für den VMOSFET angegeben wurden, stellt auch ein MESFET eine wichtige Vorrichtung zur Anwendung von SiC auf Halbleiter-Leistungsvorrichtun­ gen dar.
Fig. 9 zeigt einen Querschnitt eines Hauptteiles des Prototyps eines lateralen SiC-MESFETs (siehe beispielsweise J.W. Parmer et al., "Diamond, Silicon carbide, and Nitride Wide Band Gap Semiconductors", Proceedings of Materials Research Society, (1994)). Gemäß Darstellung in Fig. 9 ist eine p Epitaxialschicht 95 auf einem n⁺ Substrat 91 ausgebildet. Eine n⁻ Basisschicht 93 ist auf die Epitaxialschicht 95 aufgewachsen. Eine stark dotierte n⁺ Schicht ist auf der Basisschicht 93 ausgebildet. Diese stark dotierte n⁺ Schicht wurde dann selektiv geätzt, so daß eine n⁺ Sourcezone 94 und eine n⁺ Drainzone 90 übriggeblieben. Eine Schottky-Elektrode 97 ist auf einem frei liegenden Oberflächenabschnitt der Basisschicht 93 angeordnet. Nickelfilme sind durch Sputtering auf der Sourcezone 94 und der Drainzone 90 abgeschieden und bilden eine Sourceelektrode 98 bzw. eine Drainelektrode 99.
Dieser MESFET arbeitet wie folgt. Wenn eine Spannung zwischen Drainelektrode 99 und Sourceelektrode 98 angelegt wird, fließt ein Strom. Durch Anlegen einer einen bestimmten Wert übersteigenden negativen Spannung an die Schottky-Elektrode 97 dehnt sich eine Verarmungs­ schicht in der Basisschicht 93 unterhalb der Schottky-Elektrode 97 aus. Der Stromfluß wird unterbrochen, wenn die Verarmungsschicht die Epitaxialschicht 95 erreicht.
Bei der Anordnung von Fig. 8 bewirkt ein Löcherstrom, der während des Schaltens des SiC- VMOSFETs durch die Basisschicht 83 fließt, einen Spannungsabfall über dem Widerstand der Basisschicht 83. Dieser Spannungsabfall spannt den pn-Übergang zwischen der n Sourcezone 84 und der p Basisschicht 83 in Durchlaßrichtung vor und steuert einen parasitären npn-Transi­ stor, manchmal mit der Folge eines Durchbruchs der Vorrichtung. Übliche Leistungsvorrichtun­ gen müssen einem Lawinenstrom eines bestimmten Werts standhalten. Die Lawinen-Durch­ bruchfestigkeit (Lawinen-Stehvermögen) des herkömmlichen SiC-VMOSFETs weist, bestimmt durch den Isolationsdurchbruch des Gateisolierfilms, einen geringen Wert auf, da der Durch­ bruch vom Trench des Gateabschnitts ausgeht.
Da der Stromflußbereich bei dem in Fig. 9 gezeigten herkömmlichen MESFET ausreichend schmal sein muß, damit sich die Verarmungsschicht im Sperrzustand des MESFETs ganz in ihn hinein ausdehnen kann, ist der Durchlaßwiderstand dieses Stromflußbereichs zu groß, um den hohen Strom von Leistungsvorrichtungen führen zu können.
Aufgabe der vorliegenden Erfindung ist es, einen vertikalen Hochstrom-SiC-FET zu schaffen, der die Steuerung eines hohen Stroms ermöglicht, bei dem der Isolationsdurchbruch des Gateisolier­ films vermieden wird, um die Lawinen-Durchbruchfestigkeit zu erhöhen, bzw. der einen verrin­ gerten Durchlaßwiderstand aufweist.
Diese Aufgabe wird durch einen vertikalen Siliziumcarbid-Feldeffekttransistor (SiC-VFET) gelöst, wie er in den Ansprüche 1, 5 bzw. 6 gekennzeichnet ist.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Mit der beanspruchten Erfindung werden die folgenden Wirkungen erzielt.
Gemäß einem Aspekt der Erfindung wird der Widerstand der Basisschicht des zweiten Leitungs­ typs dadurch verringert, daß, in der Basisschicht oder an der Grenze zwischen der Driftschicht des ersten Leitungstyps und der Basisschicht, unter Vermeidung der Nähe des Trenches, ein Bereich des zweiten Leitungstyps, der stärker dotiert ist als die Basisschicht, angeordnet wird.
Wenn der Bereich des zweiten Leitungstyps unter dem Boden des Trenches angeordnet wird, wird verhindert, daß sich das elektrische Feld an dem Gateoxidfilm konzentriert.
Ein MESFET wird dadurch erhalten, daß vergrabene Zonen des zweiten Leitungstyps selektiv in der Basisschicht des ersten Leitungstyps (oder der Driftschicht des ersten Leitungstyps) ausge­ bildet werden, wobei zwischen ihnen eine Zone ausgenommen wird, in der keine vergrabenen Zonen nicht ausgebildet wird. Sourcezonen des ersten Leitungstyps werden selektiv im Oberflä­ chenabschnitt der Basisschicht (bzw. Driftschicht) oberhalb beider Seiten der Zone ausgebildet, in welcher keine vergrabene Zonen ausgebildet ist. Eine Sourceelektrode kontaktiert sowohl die Sourcezone als auch die Basisschicht (bzw. die Driftschicht). Eine Drainelektrode ist an der Rückseite des Substrats angeordnet. Eine Steuerelektrode, die mit der Basisschicht (bzw. der Driftschicht) einen Schottky-Übergang bildet, ist auf der Oberfläche der Basisschicht (bzw. der Driftschicht) oberhalb des Bereichs vorgesehen, in welchem die vergrabenen Zonen nicht ausgebildet sind.
Wenn die Steuerelektrode als Metallfilm ausgebildet wird, welcher unter Zwischenlage eines Isolierfilms über der Basisschicht (bzw. der Driftschicht) angeordnet wird, erhält man einen MOSFET.
Einen Sperrschicht-FET erhält man dadurch, daß man den FET mit einer Zone des zweiten Leitungstyps im Oberflächenabschnitt der Basisschicht (bzw. der Driftschicht) versieht und die Steuerelektrode als einen Metallfilm ausbildet, der mit der Zone des zweiten Leitungstyps in ohmschem Kontakt steht.
Eine Schottky-Elektrode mit ausreichender Spannungsfestigkeit kann bei relativ niedriger Tempe­ ratur hergestellt werden, indem man die Schottky-Elektrode aus Ti, Pt oder einer Al-Ti-Legierung macht.
Die vorliegende Erfindung ermöglicht es, die Eigenschaften des SiC-VFETs dadurch zu verbes­ sern, daß eine vergrabene Zone des zweiten Leitungstyps an verschiedenen Stellen in der Basis­ schicht des zweiten Leitungstyps oder der Basisschicht des ersten Leitungstyps angeordnet wird.
Der Widerstand der Basisschicht des zweiten Leitungstyps wird verringert, ein Durchbruch der Vorrichtung aufgrund des Betriebs eines parasitären npn-Transistors wird verhindert, und der steuerbare Strom der Vorrichtung wird erhöht, indem beispielsweise eine Zone des zweiten Leitungstyps, die stärker dotiert ist als die Basisschicht des zweiten Leitungstyps in der Basis­ schicht vergraben wird oder diese Zone des zweiten Leitungstyps angrenzend an die Basis­ schicht vorgesehen wird.
Das elektrische Feld über dem Gateisolierfilm wird geschwächt und die Lawinen-Durchbruchfe­ stigkeit verbessert, indem die Zone des zweiten Leitungstyps unterhalb des Bodens des Tren­ ches angeordnet wird.
Der Widerstand der Basisschicht des ersten Leitungstyps und der Durchlaßwiderstand des Verarmungs-FETs werden verringert, indem eine vergrabene Zone in der Basisschicht angeord­ net wird.
Die Erfindung wird nachfolgend anhand bevorzugter Ausführungsbeispiele unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:
Fig. 1 bis 6 jeweils einen Querschnitt eines Hauptteiles eines ersten bis sechsten Ausfüh­ rungsbeispiels des SiC-VMOSFETs gemäß der vorliegenden Erfindung,
Fig. 7(a) bis 7(c) Querschnitte zur Erläuterung der Herstellungsschritte für eine vergrabene p⁺ Zone von Fig. 1,
Fig. 8 einen Querschnitt eines Hauptteiles eines herkömmlichen SiC-Trench-VMOSFETs, und
Fig. 9 einen Querschnitt eines Hauptteiles eines herkömmlichen lateralen SiC-MESFETs.
Fig. 1 zeigt einen Querschnitt eines Hauptteiles eines ersten Ausführungsbeispiels eines verti­ kalen SiC-MOSFETs gemäß der vorliegenden Erfindung. Der in der Figur dargestellte Teil ist ein aktiver Bereich zum Ein- und Ausschalten des Stroms. Obwohl der MOSFET einen anderen Abschnitt aufweist zur Verringerung der Durchbruchspannung hauptsächlich in seinem periphe­ ren Bereich, soll die Erläuterung dieses Abschnitts hier unterbleiben, da sie nicht Gegenstand dieser Erfindung ist. Mit "p" oder "n" bezeichnete Schichten oder Zonen sind solche, die Löcher bzw. Elektronen als Majoritätsladungsträger enthalten.
Gemäß Darstellung in Fig. 1 ist eine n Driftschicht 12 mit einer Dicke von 2 bis 50 µm epitaxial auf einem n⁺ Substrat 11 aufgewachsen. Die Störstellenkonzentration der Driftschicht 12 liegt im Bereich von 1 × 10¹⁵ bis 1 × 10¹⁶ cm-3. Eine p Basisschicht 13 einer Dicke von 1 bis 10 µm ist epitaxial auf der Driftschicht 12 aufgewachsen. Die Störstellenkonzentration der Basisschicht 13 liegt im Bereich von 1 × 10¹⁶ bis 1 × 10¹⁷ cm³. Das Substrat 11, die Driftschicht 12 und die Basisschicht 13 bilden eine SiC-Grundplatte. Stark dotierte n Sourcezonen 14 sind selektiv durch Ionenimplantation im Oberflächenbereich der Basisschicht 13 ausgebildet. Ein Trench 15 ist von einem Teil der Oberflächen der Sourcezonen 14 ausgehend ausgebildet und reicht hinun­ ter in die Driftschicht 12. Der Trench 15 hat eine Breite von 1 bis 10 µm. Ein Siliziumoxid- Gateisolierfilm 16 bedeckt den Trench 15, und eine polykristalline Siliziumgateelektrode 17 ist auf dem Gateisolierfilm 16 angeordnet. Eine Sourceelektrode 18 aus einem Ni-Film kontaktiert sowohl die Sourcezonen 14 als auch einen freiliegenden Oberflächenabschnitt der Basisschicht 13. Eine Drainelektrode 19 aus einem Ni-Film ist an der Rückfläche des Substrats 11 angeord­ net. Insoweit stimmen die strukturellen Merkmale mit jenen des herkömmlichen MOSFETs von Fig. 8 überein. Anstelle von Ni können für die Sourceelektrode 18 und die Drainelektrode 19 Metalle wie Al, Ti und Mo verwendet werden.
Bei dem in Fig. 1 gezeigten MOSFET sind in der Basisschicht 13 vergrabene p⁺ Zonen 20 mit einer Störstellenkonzentration von 1 × 10¹⁶ bis 1 × 10¹⁹ cm-3 und einer Dicke von 0,1 bis 1 µm ausgebildet. Das Verfahren zur Ausbildung einer solchen vergrabenen p⁺ Zone 20 wird unter Bezugnahme auf die Fig. 7(a) bis 7(c) beschrieben. Störstellen 4 werden in einen speziellen Bereich des Substrats 1 oder der SiC-Grundplatte im Verlauf des epitaxialen Wachsens von deren Schichten auf dem Substrat 1 durch Implantieren von Störstellenionen 3 durch eine Maske 2 aus einem Oxidfilm oder Fotoresist eingeführt (Fig. 7(a)). Dann wird eine Diffusions­ zone 5 durch Wärmebehandlung zur elektrischen Aktivierung der implantierten Störstellen 4 ausgeführt (Fig. 7(b)). Schließlich wird eine vergrabene Zone 10 zwischen der SiC-Grundplatte 1 und einer Epitaxialschicht 6 gebildet, die auf der Diffusionszone 5 und der SiC-Grundplatte 1 gebildet wird (Fig. 7(c)). Dieses Verfahren wird manchmal als "vergrabendes epitaxiales Wachs­ tum" bezeichnet.
Der MOSFET von Fig. 1 arbeitet wie folgt. Durch Anlegen einer positiven Spannung, die einen bestimmten Wert übersteigt, an die Gateelektrode 17 bei gleichzeitigem Anlegen einer Span­ nung zwischen der Drainelektrode 19 und der Sourceelektrode 18 entsteht eine Inversions­ schicht im Oberflächenabschnitt der p Basisschicht 13 neben der Gateelektrode 17. Ein Elektro­ nenstrom fließt von der Sourceelektrode 18 durch diese Inversionsschicht zur Drainelektrode 19.
In dem MOSFET verursacht ein Löcherstrom, der beim Schalten durch die Basisschicht 13 fließt, gewöhnlich einen Spannungsabfall über dem Widerstand der Basisschicht 13. Dieser Spannungsabfall spannt den pn-Übergang zwischen den n Sourcezonen 14 und der p Basis­ schicht 13 in Durchlaßrichtung vor und treibt damit einen parasitären npn-Transistor, was manchmal zum Durchbruch der Vorrichtung führt. Dieser Mechanismus begrenzt den steuerba­ ren Strom des MOSFETs. Bei dem Ausführungsbeispiel von Fig. 1 ist der Widerstand der Basis­ schicht 13 ohne Änderung des Schwellenwerts des MOSFETs dadurch wesentlich verringert, daß die vergrabenen p⁺ Zone 20 hinzugefügt ist, die nicht den Abschnitt neben dem Trench 15 einnimmt. Durch Senken des Widerstands der Basisschicht 13 wird der Spannungsabfall infolge des diese Basisschicht 13 durchfließenden Löcherstroms verringert. Dieser Mechanismus verhindert einen Durchbruch des MOSFETs und erhöht seinen steuerbaren Strom. Es ergab sich empirisch, daß der steuerbare Strom gegenüber dem Stand der Technik um das 1,5fache erhöht wurde, indem der Widerstand der Basisschicht 13 mittels der vergrabenen Zone 20 halbiert wurde.
Diese vergrabenen Zonen 20 sollten mit der Basisschicht 13 Kontakt haben. Die vergrabenen Zonen 20 können tiefer reichend als der Trench 15 ausgebildet werden. Wichtig für die vergra­ benen Zonen 20 ist, daß sie nicht in die Kanalzonen reichen, da sich der Schwellenwert ändert, wenn sich die vergrabenen p⁺ Zonen 20 in die Kanalzone des MOSFETs erstrecken.
Es sei angemerkt, daß in der voranstehenden Beschreibung des ersten Ausführungsbeispiels von zwei Sourcezonen und zwei vergrabenen Zonen 20 die Rede war, die in Fig. 1 links bzw. rechts erkennbar sind. Dabei kann es sich, je nach Ausbildung des Transistors, um streifenförmige oder inselartige Zonen handeln. Sowohl bei den Sourcezonen 14 als auch bei den vergrabenen Zonen 20 in Fig. 1 kann es sich aber auch jeweils um eine in Form eines Ringes ausgebildete Zone handeln. Die Sourcezone kann beispielsweise zunächst als eine kreisförmige oder polygo­ nale Zone ausgebildet werden, von der ausgehend dann der Trench eingebracht wird, wodurch die Sourcezone ringförmig wird. Dies gilt entsprechend auch für die nachfolgenden Ausfüh­ rungsbeispiele, soweit auch von zwei Sourcezonen bzw. zwei vergrabenen Zonen die Rede sein wird.
Fig. 2 zeigt in einer der Fig. 1 entsprechenden Darstellung ein zweites Ausführungsbeispiel eines SiC-VMOSFETs gemäß der vorliegenden Erfindung. Das zweite Ausführungsbeispiel unterscheidet sich von dem ersten dadurch, daß zwei vergrabene p⁺ Zonen 30 nicht in der p Basisschicht 13, sondern an der Grenze zwischen der n Driftschicht 12 und der p Basisschicht 13 angeordnet ist. Die Störstellenkonzentration und Dicke der vergrabenen Zonen 30 sind gleich jenen der vergrabenen Zonen 20 des ersten Ausführungsbeispiels. Bei dem zweiten Ausfüh­ rungsbeispiel wird ein Durchbruch des MOSFETs verhindert und der steuerbare Strom erhöht, indem der Widerstand der Basisschicht 13 verringert wird, wie dies auch bei dem ersten Ausführungsbeispiel der Fall ist.
Fig. 3 zeigt in einer den vorangehenden Figuren entsprechenden Darstellung ein drittes Ausfüh­ rungsbeispiel eines SiC-VMOSFETs gemäß der vorliegenden Erfindung. Das dritte Ausführungs­ beispiel ist dafür ausgelegt, den Gateisolierfilm vor einem hohen elektrischen Feld zu schützen. Da SiC eine hohe elektrische Durchbruchfeldstärke besitzt, wird an den Gateisolierfilm von SiC- Vorrichtungen verglichen mit Siliziumvorrichtungen ein höheres elektrisches Feld angelegt. Die Vorrichtung von Fig. 3 weist einen Aufbau auf, der das elektrische Feld über dem Gateisolierfilm entspannt.
Gemäß Darstellung in Fig. 3 sind zwei vergrabene p⁺ Zonen 40 in der n Driftschicht 12 ausge­ bildet. Die Dicke der Driftschicht 12 über den vergrabenen Zonen 40 beträgt 1 bis 5 µm. Der Trench 15 ist durch reaktives Ionenätzen ausgebildet, so daß sein Boden an einer Stelle entsprechend dem Bereich zwischen den beiden vergrabenen p⁺ Zonen 40 liegt, wie in Fig. 3 dargestellt. Wenn eine Sperrspannung zwischen der Sourceelektrode 18 und der Drainelektrode 19 angelegt wird, dehnt sich eine Verarmungsschicht von dem pn-Übergang zwischen der p Basisschicht 13 und der n Driftschicht 12 aus. Durch Anlegen einer höheren Spannung als derjenigen, die die Verarmungsschicht bis zu den vergrabenen Zonen 40 ausdehnt, dehnt sich die Verarmungsschicht weiter unter die vergrabenen Zonen 40 aus. Somit dienen die vergrabe­ nen Zonen 40 dazu, die Verarmungsschicht auszudehnen und das elektrische Feld zu entspan­ nen. Der Aufbau von Fig. 3 setzt eine sogenannte Schutzringstruktur bei einer Vertikalvorrich­ tung ein, wie sie zur Ausdehnung einer Verarmungsschicht seitlich von einem pn-Übergang benutzt wird.
Auch wenn ein maximales elektrisches Feld an den Gateisolierfilm angelegt wird, ist das elektri­ sche Feld über dem Gateisolierfilm des MOSFETs von Fig. 3 entspannt, da sich die Verar­ mungsschicht unter die vergrabenen p⁺ Zonen 40 ausdehnt, die tiefer liegen, als der Trench 15 im Gatebereich der Vorrichtung. Daher tritt im Eckbereich des Trenches 15 kein Lawinendurch­ bruch auf, und der Gateisolierfilm 16 erleidet keinen Durchbruch, selbst wenn die zwischen der Drainelektrode 19 und der Sourceelektrode 18 angelegte Spannung weiter erhöht wird. Da kein Durchbruch des Gateisolierfilms auftritt, ist die Lawinen-Durchbruchfestigkeit des MOSFETs verbessert.
Das erste und das dritte Ausführungsbeispiel können kombiniert werden, um einen MOSFET zu erhalten, der vergrabene p⁺ Zonen 20 und 40 aufweist. In diesem Fall werden die Wirkungen der vergrabenen Zonen 20 und 40 multipliziert und ein MOSFET realisiert, der sich durch einen hohen steuerbaren Strom und eine hohe Lawinen-Durchbruchfestigkeit auszeichnet.
Durch Ausbilden der vergrabenen p⁺ Zonen 30 des zweiten Ausführungsbeispiels mit einer bis unter Ebene des Trenchbodens des zweiten Ausführungsbeispiels reichenden Dicke erhält man einen MOSFET, der sich durch einen hohen steuerbaren Strom und eine hohe Lawinen-Durch­ bruchfestigkeit auszeichnet.
Fig. 4 zeigt einen Querschnitt eines Hauptteiles eines vierten Ausführungsbeispiels eines SiC- VMOSFETs der vorliegenden Erfindung. Bei diesem Ausführungsbeispiel bilden ein n⁺ Substrat 41 und eine darauf epitaxial gewachsene n⁻ Basisschicht 43 eine SiC-Grundplatte. Die Basis­ schicht 43 ist schwächer dotiert als das Substrat 41. Stark dotierte vergrabene p⁺ Zonen 50 sind in der Basisschicht 43 ausgebildet. Unterhalb der n Basisschicht 43 kann, wie in Fig. 4 dargestellt ist, eine n Driftschicht 42 angeordnet werden, oder die n Driftschicht 42 kann mit derselben Störstellenkonzentration wie die n⁻ Basisschicht 43 dotiert werden. Die vergrabenen p⁺ Zonen 50 sind in einer Weise selektiv ausgebildet, daß zwischen ihnen ein Zwischenraum ohne vergrabene Zone vorhanden ist. Die Störstellenkonzentration und Dicke liegen bei 1 × 10¹⁵ bis 1 × 10¹⁶ cm-3 bzw. 2 bis 50 µm für die Driftschicht 42, 1 × 10¹⁵ bis 1 × 10¹⁶ cm-³ bzw. 0,1 bis 2 µm für die Basisschicht 43 und 1 × 10¹⁶ bis 1 × 10¹⁹ cm³ bzw. 0,1 bis 1 µm für die vergra­ benen Zonen 50. Die Breite L des Zwischenraums zwischen den vergrabenen Zonen 50 (bzw. des Innenraums im Fall einer ringförmigen p⁺ Zone 50) liegt bei 1 bis 10 µm. n Sourcezonen 44 sind selektiv auf beiden Seiten eines Oberflächenabschnitts der Basisschicht 43 ausgebildet, welcher sich über dem Zwischenraum zwischen den beiden vergrabenen Zonen 50 befindet. Eine Sourceelektrode 48 aus einem Ni-Film ist im Kontakt sowohl mit den beiden Sourcezonen 44 als auch der Basisschicht 43 angeordnet. Die Sourceelektrode 48 ist mit einem Anschluß S verbunden. Eine Schottky-Elektrode 47 aus einem Ti-Film ist auf einem Oberflächenabschnitt der Basisschicht 43 zwischen den Sourcezonen 44 angeordnet. Die Schottky-Elektrode 47 ist mit einem Anschluß G verbunden. Die vergrabenen Zonen 50 können mit dem Verfahren herge­ stellt werden, wie es für das erste Ausführungsbeispiel unter Bezug auf Fig. 7 erläutert wurde. Die Schottky-Elektrode 47 kann auch aus einem Film eines anderen Metalls wie Al, Au und Pt hergestellt sein.
Der MESFET von Fig. 4 arbeitet wie folgt. Wenn eine Spannung zwischen der Drainelektrode 49 und der Sourceelektrode 48 angelegt wird, fließt ein Strom. Durch Anlegen einer einen bestimmten Wert übersteigenden negativen Spannung an die Schottky-Elektrode 47 dehnt sich eine Verarmungsschicht in die n Basisschicht 43 unterhalb der Schottky-Elektrode aus. Die sich ausdehnende Verarmungsschicht füllt den Zwischenraum zwischen den vergrabenen p⁺ Zonen 50 aus und unterbricht den vorgenannten Strom von der n Sourcezone 44. Auf diese Weise wird der Stromfluß zwischen Source und Drain des MESFETs ein- und ausgeschaltet.
Bei der in Fig. 4 gezeigten Vorrichtung handelt es sich nicht um einen Anreicherungstyp, welcher einen Kanal durch Invertieren des Oberflächenabschnitts der p Basisschicht bildet, sondern um einen Verarmungstyp, bei dem Strom durch einen n Kristallbereich fließt. Daher kann der Durchlaßwiderstand der Vorrichtung von Fig. 4 verringert werden. Der in Fig. 4 gezeigte Aufbau eignet sich gut zur Verringerung des Durchlaßwiderstandes und zur Erhöhung der Kapazität der Vertikalvorrichtung, bei der der Schaltstrom, anders bei dem herkömmlichen lateralen SiC-MESFET von Fig. 9, vertikal fließt. Damit sind die Probleme des herkömmlichen lateralen SiC-MESFETs gelöst.
Fig. 5 zeigt in einer der Fig. 4 entsprechenden Darstellung einen Hauptteil eines fünften Ausfüh­ rungsbeispiels eines SiC-VMOSFETs gemäß der vorliegenden Erfindung. Der VMOSFET von Fig. 5 wird auf gleiche Weise betrieben wie der des vierten Ausführungsbeispiels in Fig. 4 und wird als Modifikation des vierten Ausführungsbeispiels angesehen. Im Fall von Fig. 5 ist ein MOS- Gateaufbau zum Anlegen einer Gatespannung eingesetzt. Das heißt, eine polykristalline Silizium- Gateelektrode 57 ist auf einem Gateoxidfilm 56 über der n Basisschicht 43 angeordnet. Die Gateelektrode 57 ist mit dem Anschluß G verbunden. Da ein Siliziumoxidfilm leicht durch ther­ mische Oxidation auf der Oberfläche von SiC ausgebildet werden kann, läßt sich der MOS- Gateaufbau leicht herstellen.
Fig. 6 zeigt in einer ebenfalls der Fig. 4 entsprechenden Darstellung einen Hauptteil eines sech­ sten Ausführungsbeispiels eines vertikalen SiC-Sperrschicht-FETs (VJFET) gemäß der vorliegen­ den Erfindung. Der VJFET von Fig. 6 verwendet anstelle des Schottky-Übergangs einen pn- Übergang zum Anlegen der Gatespannung. Wie in Fig. 6 gezeigt, ist eine p Zone 65 durch Ionenimplantation und nachfolgende Wärmebehandlung in einem Oberflächenabschnitt der n⁻ Basisschicht 43 zwischen den n Sourcezonen 44 ausgebildet. Eine Gateelektrode 67 ist auf der Zone 65 angeordnet. Der VJFET wird durch Anlegen einer bezogen auf die Sourceelektrode 48 negativen Spannung an die Gateelektrode 67 ausgeschaltet, da hierdurch der pn-Übergang zwischen der p Zone 65 und der n⁻ Basisschicht 43 in Sperrichtung vorgespannt wird. Durch diese Sperrvorspannung dehnt sich eine Verarmungsschicht aus und füllt den Bereich zwischen den vergrabenen p⁺ Zonen 50 aus, so daß der Stromfluß von der Source unterbrochen wird. Obwohl der elektrische Widerstand des Kanals in der Inversionsschicht des herkömmlichen MOSFETs groß ist, erhält man eine Schaltvorrichtung mit niedrigem Durchlaßwiderstand durch den JFET von Fig. 6, der als Strompfad eine Einkristallzone verwendet. Durch Anlegen an die Gateelektrode 67 einer bezogen auf die Sourceelektrode 48 positiven Spannung, werden Löcher injiziert, um den Durchlaßwiderstand weiter zu verringern.
Wie oben erläutert, ermöglicht der SiC-Trench VMOSFET der Erfindung, der eine stark dotierte Zone in der Basisschicht des zweiten Leitungstyps aufweist, das Verringern seines Widerstands und das Erhöhen seines steuerbaren Stroms. Durch Anordnen einer vergrabenen Zone des zwei­ ten Leitungstyps in einer Ebene unter der des Bodens des Trenches wird ein SiC-Trench MOSFET geschaffen, dessen Gateisolierfilm bei anliegender Spannung keinem Isolationsdurch­ bruch unterliegt, und der eine hohe Lawinen-Durchbruchfestigkeit aufweist. Beide der vorge­ nannten Maßnahmen können in einer einzigen Vorrichtung realisiert werden.
Durch Anordnen einer vergrabenen Zone des zweiten Leitungstyps und durch Ausdehnen einer Verarmungsschicht von einer Schottky-Elektrode an der Vorrichtungsoberfläche, von einer isolierten Gateelektrode, die auf einem Isolierfilm angeordnet ist, oder von einem pn-Übergang, wird ein SiC-VFET geschaffen, der einen niedrigen Durchlaßwiderstand aufweist. Somit erwei­ tert die vorliegende Erfindung die Möglichkeit der Verwendung der Siliziumcarbid-VFETs.

Claims (15)

1. Vertikaler Siliziumcarbid-Feldeffekttransistor, umfassend:
ein aus Siliziumcarbid bestehendes Substrat (11) eines ersten Leitungstyps (n),
eine epitaxial auf das Substrat aufgewachsene Driftschicht (12) aus Siliziumcarbid des ersten Leitungstyps, die schwächer dotiert ist als das Substrat,
eine epitaxial auf der Driftschicht (12) aufgewachsene Basisschicht (13) des zweiten Leitungstyps (p) aus Siliziumcarbid, die schwächer dotiert ist als das Substrat (11),
eine in einem Teil des Oberflächenabschnitts der Basisschicht (13) ausgebildete Sourcezone (14) des ersten Leitungstyps,
einen sich von der Oberfläche der Sourcezone (14) in die Driftschicht (12) erstrecken­ den Trench (15),
einen den Trench (15) bedeckenden Gateisolierfilm (16), und
eine auf dem Gateisolierfilm (16) ausgebildete Gateelektrode (17), gekennzeichnet durch wenigstens eine Zone (20; 30; 40) des zweiten Leitungstyps angrenzend an einen dem Trench (15) benachbarten Abschnitt, die stärker dotiert ist als die Basisschicht (13).
2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Zone (20) des zwei­ ten Leitungstyps in der Basisschicht (13) angeordnet ist.
3. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Zone (30) des zwei­ ten Leitungstyps zwischen der Driftschicht (12) und der Basisschicht (13) angeordnet ist.
4. Transistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die bzw. eine weitere Zone (40) des zweiten Leitungstyps in einer Ebene tiefer als der Boden des Trenchs (15) angeordnet ist.
5. Transistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Zone (20, 30) des zweiten Leitungstyps den dem Trench (15) benachbarten Abschnitt der Basisschicht (13) bzw. der Driftschicht (12) umgibt.
6. Vertikaler Siliziumcarbid-Feldeffekttransistor, umfassend:
ein Substrat (41) eines ersten Leitungstyps (n) aus Siliziumcarbid,
eine Basisschicht (43) des ersten Leitungstyps aus Siliziumcarbid, die epitaxial auf dem Substrat (41) aufgewachsen und schwächer als das Substrat dotiert ist,
eine ringförmige oder mehrere beabstandete vergrabene Zonen (50) eines zweiten Leitungstyps (p), die selektiv in der Basisschicht ausgebildet ist bzw. sind und einen Bereich ohne vergrabene Zone bildet bzw. bilden,
Sourcezonen (44) des ersten Leitungstyps, die selektiv in dem Oberflächenabschnitt der Basisschicht (43) oberhalb der beiden Seiten des Bereichs ohne vergrabene Zone ausgebil­ det sind,
eine sowohl die Sourcezonen als auch die Basisschicht kontaktierende Sourceelektrode (48)
eine an der Rückfläche des Substrats (41) angeordnete Drainelektrode (49), und
eine Steuerelektrode (47; 57; 67), die auf der Oberfläche der Basisschicht (43) ober­ halb des Bereichs ohne vergrabene Zone angeordnet ist.
7. Transistor nach Anspruch 6, dadurch gekennzeichnet, daß die Steuerelektrode (47) einen Schottky-Übergang mit der Basisschicht (43) bildet.
8. Transistor nach Anspruch 6, dadurch gekennzeichnet, daß die Steuerelektrode (57) einen auf einem Isolierfilm (56) angeordneten Metallfilm umfaßt, wobei der Isolierfilm auf der Basisschicht (43) ausgebildet ist.
9. Transistor nach Anspruch 6, dadurch gekennzeichnet, daß eine Zone (65) des zwei­ ten Leitungstyps in dem Oberflächenabschnitt der Basisschicht (43) ausgebildet ist und in ohm­ schem Kontakt mit der Steuerelektrode (67) steht, die einen Metallfilm umfaßt.
10. Transistor nach Anspruch 7, dadurch gekennzeichnet, daß die Steuerelektrode aus einem Material besteht ausgewählt aus der Gruppe enthaltend Ti, Au, Pt und eine Al-Ti-Legie­ rung.
11. Vertikaler Siliziumcarbid-Feldeffekttransistor, umfassend:
ein Substrat (41) eines ersten Leitungstyps (n) aus Siliziumcarbid,
eine Driftschicht (42) des ersten Leitungstyps aus Siliziumcarbid, die epitaxial auf dem Substrat (41) aufgewachsen und schwächer als das Substrat dotiert ist,
eine ringförmige oder mehrere beabstandete vergrabene Zonen (50) eines zweiten Leitungstyps (p), die selektiv in der Driftschicht ausgebildet ist bzw. sind und einen Bereich ohne vergrabene Zone bildet bzw. bilden,
Sourcezonen (44) des ersten Leitungstyps, die selektiv in dem Oberflächenabschnitt der Driftschicht (43) oberhalb der beiden Seiten des Bereichs ohne vergrabene Zone ausgebildet sind,
eine sowohl die Sourcezonen als auch die Driftschicht kontaktierende Sourceelektrode (48),
eine an der Rückfläche des Substrats (41) angeordnete Drainelektrode (49), und
eine Steuerelektrode (47; 57; 67), die auf der Oberfläche der Driftschicht (43) oberhalb des Bereichs ohne vergrabene Zone angeordnet ist.
12. Transistor nach Anspruch 11, dadurch gekennzeichnet, daß die Steuerelektrode (47) einen Schottky-Übergang mit der Driftschicht (43) bildet.
13. Transistor nach Anspruch 11, dadurch gekennzeichnet, daß die Steuerelektrode (57) einen auf einem Isolierfilm (56) angeordneten Metallfilm umfaßt, wobei der Isolierfilm auf der Driftschicht (43) ausgebildet ist.
14. Transistor nach Anspruch 11, dadurch gekennzeichnet, daß eine Zone (65) des zweiten Leitungstyps in dem Oberflächenabschnitt der Driftschicht (43) ausgebildet ist und in ohmschem Kontakt mit der Steuerelektrode (67) steht, die einen Metallfilm umfaßt.
15. Transistor nach Anspruch 12, dadurch gekennzeichnet, daß die Steuerelektrode aus einem Material besteht ausgewählt aus der Gruppe enthaltend Ti, Au, Pt und eine Al-Ti- Legierung.
DE19629088A 1995-07-20 1996-07-18 Vertikaler Siliziumcarbid-Feldeffekttransistor Withdrawn DE19629088A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18372195A JP3158973B2 (ja) 1995-07-20 1995-07-20 炭化けい素縦型ｆｅｔ

Publications (1)

Publication Number Publication Date
DE19629088A1 true DE19629088A1 (de) 1997-01-23

Family

ID=16140805

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19629088A Withdrawn DE19629088A1 (de) 1995-07-20 1996-07-18 Vertikaler Siliziumcarbid-Feldeffekttransistor

Country Status (3)

Country Link
US (2) US5895939A (de)
JP (1) JP3158973B2 (de)
DE (1) DE19629088A1 (de)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997047045A1 (en) * 1996-06-06 1997-12-11 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
EP0869558A2 (de) * 1997-03-31 1998-10-07 Motorola, Inc. Bipolartransistor mit isolierter Gate-Elektrode mit geringem elektrischem Feld
WO1999039388A1 (de) * 1998-01-29 1999-08-05 Siemens Aktiengesellschaft Halbleiter-isolator-struktur mit reduzierter feldstärke an der oberfläche und verfahren zur herstellung derselben
WO2000005768A1 (de) * 1998-07-23 2000-02-03 Siced Electronics Development Gmbh & Co. Kg J-fet-halbleiteranordnung
WO2000038244A1 (de) * 1998-12-18 2000-06-29 Infineon Technologies Ag Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
EP1065726A1 (de) * 1998-03-19 2001-01-03 Hitachi, Ltd. Schaltungshalbleiterbauelement aus siliziumkarbid
EP1115159A1 (de) * 1998-09-09 2001-07-11 Hitachi, Ltd. Statischer induktionstransistor und verfahren zur herstellung und schaltstromwandler
US6693322B2 (en) 2000-07-25 2004-02-17 Siced Electronics Development Gmbh & Co. Kg Semiconductor construction with buried island region and contact region
DE10145765B4 (de) * 2001-09-17 2004-09-02 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit hoch dotiertem Kanalleitungsgebiet und Verfahren zur Herstellung eines Halbleiteraufbaus
US7615802B2 (en) 2003-03-19 2009-11-10 Siced Electronics Development Gmbh & Co. Kg Semiconductor structure comprising a highly doped conductive channel region and method for producing a semiconductor structure
EP2264769A1 (de) * 1998-07-09 2010-12-22 Cree, Inc. Halbleiterbaulelemente aus Silizium-karbid mit horizontalem Kanal und gepuffertem Gate
WO2020239501A1 (de) * 2019-05-31 2020-12-03 Robert Bosch Gmbh Leistungstransistorzelle und leistungstransistor

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
SE9601178D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd A field controlled semiconductor device of SiC and a method for production thereof
US6273950B1 (en) 1996-04-18 2001-08-14 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
DE19717614A1 (de) * 1997-04-25 1998-10-29 Siemens Ag Passiver Halbleiterstrombegrenzer
US6121633A (en) * 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
GB2327295A (en) * 1997-07-11 1999-01-20 Plessey Semiconductors Ltd MOS controllable power semiconductor device
US6172398B1 (en) * 1997-08-11 2001-01-09 Magepower Semiconductor Corp. Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage
SE9704149D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd A semiconductor device of SiC and a transistor of SiC having an insulated gate
JP3216804B2 (ja) * 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6380023B2 (en) * 1998-09-02 2002-04-30 Micron Technology, Inc. Methods of forming contacts, methods of contacting lines, methods of operating integrated circuitry, and integrated circuits
DE19859502C2 (de) * 1998-12-22 2000-12-07 Siemens Ag Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet
JP4700148B2 (ja) * 1999-01-05 2011-06-15 関西電力株式会社 電圧駆動型バイポーラ半導体装置
JP3666280B2 (ja) * 1999-01-20 2005-06-29 富士電機ホールディングス株式会社 炭化けい素縦形ｆｅｔおよびその製造方法
JP2000299475A (ja) * 1999-02-12 2000-10-24 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびその製造方法
JP2001135817A (ja) * 1999-11-09 2001-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP4371521B2 (ja) 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP3434278B2 (ja) * 2000-04-06 2003-08-04 松下電器産業株式会社 電界効果トランジスタおよびその製造方法
US6504176B2 (en) * 2000-04-06 2003-01-07 Matshushita Electric Industrial Co., Ltd. Field effect transistor and method of manufacturing the same
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
JP4526179B2 (ja) * 2000-11-21 2010-08-18 三菱電機株式会社 半導体装置
JP4088033B2 (ja) * 2000-11-27 2008-05-21 株式会社東芝 半導体装置
JP3899231B2 (ja) 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
JP4839548B2 (ja) * 2001-08-29 2011-12-21 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6552363B2 (en) 2001-09-18 2003-04-22 International Rectifier Corporation Polysilicon FET built on silicon carbide diode substrate
JP3973395B2 (ja) * 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
US6906350B2 (en) 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
US7161208B2 (en) * 2002-05-14 2007-01-09 International Rectifier Corporation Trench mosfet with field relief feature
US6642090B1 (en) * 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
JP4122880B2 (ja) * 2002-07-24 2008-07-23 住友電気工業株式会社 縦型接合型電界効果トランジスタ
KR100477396B1 (ko) * 2002-09-04 2005-03-28 한국전기연구원 금속 게이트 전극을 갖는 탄화규소 모스펫 소자 및 그제조방법
AU2003275541A1 (en) 2002-10-18 2004-05-04 National Institute Of Advanced Industrial Science And Technology Silicon carbide semiconductor device and its manufacturing method
US6956239B2 (en) 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
JP2004335990A (ja) 2003-03-10 2004-11-25 Fuji Electric Device Technology Co Ltd Ｍｉｓ型半導体装置
US7067877B2 (en) 2003-03-10 2006-06-27 Fuji Electric Device Technology Co., Ltd. MIS-type semiconductor device
US7217954B2 (en) * 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
JP3715971B2 (ja) 2003-04-02 2005-11-16 ローム株式会社 半導体装置
US6853031B2 (en) * 2003-04-17 2005-02-08 United Microelectronics Corp. Structure of a trapezoid-triple-gate FET
US7544970B2 (en) * 2003-08-22 2009-06-09 The Kansai Electric Power Co., Inc. Semiconductor device and method of producing the same, and power conversion apparatus incorporating this semiconductor device
US6974720B2 (en) * 2003-10-16 2005-12-13 Cree, Inc. Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby
US7470967B2 (en) * 2004-03-12 2008-12-30 Semisouth Laboratories, Inc. Self-aligned silicon carbide semiconductor devices and methods of making the same
US7238224B2 (en) * 2004-10-29 2007-07-03 Hewlett-Packard Development Company, L.P. Fluid-gas separator
US20060091606A1 (en) * 2004-10-28 2006-05-04 Gary Paugh Magnetic building game
US7265399B2 (en) 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7348612B2 (en) 2004-10-29 2008-03-25 Cree, Inc. Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same
US7326962B2 (en) 2004-12-15 2008-02-05 Cree, Inc. Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same
JP2006237125A (ja) * 2005-02-23 2006-09-07 Kansai Electric Power Co Inc:The バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置
US8203185B2 (en) 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
JP2007005657A (ja) * 2005-06-24 2007-01-11 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2007042803A (ja) * 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
US7402844B2 (en) 2005-11-29 2008-07-22 Cree, Inc. Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
US7646043B2 (en) 2006-09-28 2010-01-12 Cree, Inc. Transistors having buried p-type layers coupled to the gate
JP5037103B2 (ja) * 2006-12-06 2012-09-26 三菱電機株式会社 炭化珪素半導体装置
JP2008177335A (ja) * 2007-01-18 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素絶縁ゲート型半導体装置。
JP5303839B2 (ja) * 2007-01-29 2013-10-02 富士電機株式会社 絶縁ゲート炭化珪素半導体装置とその製造方法
JP4450241B2 (ja) * 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
US8421148B2 (en) 2007-09-14 2013-04-16 Cree, Inc. Grid-UMOSFET with electric field shielding of gate oxide
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
US8084813B2 (en) * 2007-12-03 2011-12-27 Cree, Inc. Short gate high power MOSFET and method of manufacture
JP5332216B2 (ja) * 2008-02-04 2013-11-06 住友電気工業株式会社 半導体装置およびその製造方法
KR100977408B1 (ko) * 2008-08-18 2010-08-24 한국전기연구원 트렌치 구조 탄화규소 모스 전계효과 트랜지스터
JP2011040675A (ja) * 2009-08-18 2011-02-24 Sumitomo Electric Ind Ltd 半導体装置
US8674439B2 (en) 2010-08-02 2014-03-18 Microsemi Corporation Low loss SiC MOSFET
US8436367B1 (en) 2010-08-02 2013-05-07 Microsemi Corporation SiC power vertical DMOS with increased safe operating area
CN103189992A (zh) * 2010-11-04 2013-07-03 住友电气工业株式会社 半导体器件及其制造方法
JP5510309B2 (ja) 2010-12-22 2014-06-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9087894B2 (en) * 2012-02-10 2015-07-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the device
JP2013165197A (ja) * 2012-02-13 2013-08-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6111673B2 (ja) * 2012-07-25 2017-04-12 住友電気工業株式会社 炭化珪素半導体装置
US20140055901A1 (en) * 2012-08-25 2014-02-27 North Carolina State University Solid state fault isolation devices and methods
JP6064614B2 (ja) * 2013-01-21 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2014175518A (ja) 2013-03-11 2014-09-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP6127628B2 (ja) 2013-03-21 2017-05-17 住友電気工業株式会社 炭化珪素半導体装置
JP6077380B2 (ja) * 2013-04-24 2017-02-08 トヨタ自動車株式会社 半導体装置
US9768259B2 (en) 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
FR3016751B1 (fr) * 2014-01-21 2017-10-06 Mersen France Sb Sas Dispositif de protection d'un circuit contre des surtensions et organe d'alimentation electrique comprenant un tel dispositif
WO2015111177A1 (ja) * 2014-01-24 2015-07-30 株式会社日立製作所 半導体装置，パワーモジュール，電力変換装置，および鉄道車両
JP6179409B2 (ja) 2014-01-24 2017-08-16 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6237408B2 (ja) * 2014-03-28 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6428489B2 (ja) 2014-09-16 2018-11-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9893176B2 (en) 2014-12-26 2018-02-13 Fairchild Semiconductor Corporation Silicon-carbide trench gate MOSFETs
JP6115678B1 (ja) 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102016226237B4 (de) 2016-02-01 2024-07-18 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung
JP6710589B2 (ja) * 2016-06-20 2020-06-17 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
DE102016112721B4 (de) 2016-07-12 2022-02-03 Infineon Technologies Ag n-Kanal-Leistungshalbleitervorrichtung mit p-Schicht im Driftvolumen
JP6658406B2 (ja) * 2016-08-31 2020-03-04 株式会社デンソー 炭化珪素半導体装置の製造方法
US10388758B2 (en) * 2018-01-22 2019-08-20 Vanguard International Semiconductor Corporation Semiconductor structure having a high voltage well region
JP6998244B2 (ja) * 2018-03-14 2022-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
ES2745740B2 (es) * 2018-08-31 2020-07-30 Consejo Superior Investigacion Transistor de efecto de campo de union, metodo de obtencion y uso del mismo
CN116314338B (zh) * 2023-05-18 2023-08-01 深圳平创半导体有限公司 一种半导体结构及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952882A (ja) * 1982-09-20 1984-03-27 Matsushita Electronics Corp 接合型電界効果トランジスタ
JPS5965486A (ja) * 1982-10-06 1984-04-13 Matsushita Electronics Corp 接合型電界効果トランジスタ
US4967243A (en) * 1988-07-19 1990-10-30 General Electric Company Power transistor structure with high speed integral antiparallel Schottky diode
US5270252A (en) * 1988-10-25 1993-12-14 United States Of America As Represented By The Secretary Of The Navy Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide
JPH02239670A (ja) * 1989-03-14 1990-09-21 Fujitsu Ltd 半導体装置
US5155052A (en) * 1991-06-14 1992-10-13 Davies Robert B Vertical field effect transistor with improved control of low resistivity region geometry
JP3471823B2 (ja) * 1992-01-16 2003-12-02 富士電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US5322802A (en) * 1993-01-25 1994-06-21 North Carolina State University At Raleigh Method of fabricating silicon carbide field effect transistor
US5399515A (en) * 1993-07-12 1995-03-21 Motorola, Inc. Method of fabricating a silicon carbide vertical MOSFET and device
JP3338178B2 (ja) * 1994-05-30 2002-10-28 株式会社東芝 半導体装置およびその製造方法
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831288A (en) * 1996-06-06 1998-11-03 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
WO1997047045A1 (en) * 1996-06-06 1997-12-11 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
EP0869558A2 (de) * 1997-03-31 1998-10-07 Motorola, Inc. Bipolartransistor mit isolierter Gate-Elektrode mit geringem elektrischem Feld
EP0869558A3 (de) * 1997-03-31 1999-07-21 Motorola, Inc. Bipolartransistor mit isolierter Gate-Elektrode mit geringem elektrischem Feld
WO1999039388A1 (de) * 1998-01-29 1999-08-05 Siemens Aktiengesellschaft Halbleiter-isolator-struktur mit reduzierter feldstärke an der oberfläche und verfahren zur herstellung derselben
EP1065726A1 (de) * 1998-03-19 2001-01-03 Hitachi, Ltd. Schaltungshalbleiterbauelement aus siliziumkarbid
EP1065726B1 (de) * 1998-03-19 2010-01-13 Hitachi, Ltd. Sperrschicht-feldeffekttransistor aus silicumcarbid
EP2264769A1 (de) * 1998-07-09 2010-12-22 Cree, Inc. Halbleiterbaulelemente aus Silizium-karbid mit horizontalem Kanal und gepuffertem Gate
US6653666B2 (en) 1998-07-23 2003-11-25 Siced Electronics Development Gmbh & Co. Kg J-FET semiconductor configuration
WO2000005768A1 (de) * 1998-07-23 2000-02-03 Siced Electronics Development Gmbh & Co. Kg J-fet-halbleiteranordnung
EP1115159A1 (de) * 1998-09-09 2001-07-11 Hitachi, Ltd. Statischer induktionstransistor und verfahren zur herstellung und schaltstromwandler
EP1115159A4 (de) * 1998-09-09 2007-05-02 Hitachi Ltd Statischer induktionstransistor und verfahren zur herstellung und schaltstromwandler
US6541818B2 (en) 1998-12-18 2003-04-01 Infineon Technologies Ag Field-effect transistor configuration with a trench-shaped gate electrode and an additional highly doped layer in the body region
WO2000038244A1 (de) * 1998-12-18 2000-06-29 Infineon Technologies Ag Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
US6693322B2 (en) 2000-07-25 2004-02-17 Siced Electronics Development Gmbh & Co. Kg Semiconductor construction with buried island region and contact region
DE10036208B4 (de) * 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
DE10145765B4 (de) * 2001-09-17 2004-09-02 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit hoch dotiertem Kanalleitungsgebiet und Verfahren zur Herstellung eines Halbleiteraufbaus
US7615802B2 (en) 2003-03-19 2009-11-10 Siced Electronics Development Gmbh & Co. Kg Semiconductor structure comprising a highly doped conductive channel region and method for producing a semiconductor structure
WO2020239501A1 (de) * 2019-05-31 2020-12-03 Robert Bosch Gmbh Leistungstransistorzelle und leistungstransistor

Also Published As

Publication number Publication date
US5895939A (en) 1999-04-20
JP3158973B2 (ja) 2001-04-23
US5963807A (en) 1999-10-05
JPH0936359A (ja) 1997-02-07

Similar Documents

Publication Publication Date Title
DE19629088A1 (de) Vertikaler Siliziumcarbid-Feldeffekttransistor
DE112013007772B3 (de) Halbleitervorrichtung
DE112014001838B4 (de) Halbleitervorrichtung mit zwei Schottky-Übergängen
EP1303883B1 (de) Halbleiteraufbau mit vergrabenem inselgebiet und kontaktgebiet
EP0833386B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE19809554B4 (de) Siliziumkarbidhalbleitervorrichtung
DE69622295T2 (de) MIS-Anordnung und Verfahren zur Herstellung
DE102007019561B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
EP0886883B1 (de) Elektronische einrichtung zum schalten elektrischer ströme, für hohe sperrspannungen und mit geringen durchlassverlusten
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE102014101130B4 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE112011101254T5 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112017004237B4 (de) Halbleitereinheit
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
DE19630761A1 (de) Rückwärtssperrender IGBT
EP0760528B1 (de) Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE112016006723T5 (de) Halbleitereinrichtung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19738750B4 (de) Hochspannungs-Leistungs-MOS-Vorrichtung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE19528998A1 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee