DE102016226237B4 - Siliziumcarbid-halbleitervorrichtung - Google Patents

Siliziumcarbid-halbleitervorrichtung Download PDF

Info

Publication number
DE102016226237B4
DE102016226237B4 DE102016226237.8A DE102016226237A DE102016226237B4 DE 102016226237 B4 DE102016226237 B4 DE 102016226237B4 DE 102016226237 A DE102016226237 A DE 102016226237A DE 102016226237 B4 DE102016226237 B4 DE 102016226237B4
Authority
DE
Germany
Prior art keywords
epitaxial layer
impurity concentration
silicon carbide
doped
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016226237.8A
Other languages
English (en)
Other versions
DE102016226237A1 (de
Inventor
Setsuko Wakimoto
Masanobu IWAYA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016165171A external-priority patent/JP6472776B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102016226237A1 publication Critical patent/DE102016226237A1/de
Application granted granted Critical
Publication of DE102016226237B4 publication Critical patent/DE102016226237B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Siliziumcarbid-Halbleitervorrichtung, umfassend:eine erste epitaktische Schicht (21) mit einem ersten Leitfähigkeitstyp, die auf einer Vorderseite eines Siliziumcarbid-Substrats (1) gebildet ist;eine zweite epitaktische Schicht (22) mit einem zweiten Leitfähigkeitstyp, die auf einer gegenüberliegenden Seite der ersten epitaktischen Schicht (21) einer Siliziumcarbid-Substratseite derselben gebildet ist;eine erste Halbleiterregion (13) mit dem zweiten Leitfähigkeitstyp, die in der zweiten epitaktischen Schicht (22) selektiv gebildet ist, wobei die erste Halbleiterregion (13) eine Störstellenkonzentration aufweist, die höher als die der zweiten epitaktischen Schicht (22) ist;eine zweite Halbleiterregion (5) mit dem ersten Leitfähigkeitstyp, die in der zweiten epitaktischen Schicht (22) in einer Position, die seichter als die erste Halbleiterregion (13) ist, selektiv gebildet ist;einen Graben (7), der in die zweite Halbleiterregion (5), die erste Halbleiterregion (13) und die zweite epitaktische Schicht (22) eindringt und die erste epitaktische Schicht (21) erreicht;eine Gate-Elektrode (9), die anhand einer Gate-Isolierschicht (8) in dem Graben (7) bereitgestellt wird;eine erste Elektrode (16), welche die zweite Halbleiterregion (5) und die zweite epitaktische Schicht (22) kontaktiert; undeine zweite Elektrode (18), die auf einer Rückseite des Siliziumcarbid-Substrats (1) bereitgestellt wird, wobeidie erste Halbleiterregion (13) ein Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp aufweist, in dem die Konzentrationsunterschiede in einer Tiefenrichtung eine glockenförmige Kurve an einer Störstellenkonzentrationsspitze, die höher als die der zweiten epitaktischen Schicht (22) ist, bilden, wobei:die Störstellenkonzentration der Spitze in dem Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp zweimal so groß wie die Störstellenkonzentration der zweiten epitaktischen Schicht (22) oder mehr ist, undmindestens ein Teil der Gate-Isolierschicht (8) entlang einer Seitenwand des Grabens (7) eine Dicke aufweist, die 50 nm oder mehr und 100 nm oder weniger beträgt.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die Ausführungsformen der Erfindung betreffen eine Siliziumcarbid-Halbleitervorrichtung.
  • 2. Allgemeiner Stand der Technik
  • Man geht davon aus, dass Siliziumcarbid (SiC) im Verhältnis zu Silizium (Si) das Halbleitermaterial der nächsten Generation ist. Im Vergleich zu herkömmlichen Halbleitervorrichtungen, die Si als Material verwenden, bieten Halbleitervorrichtungen, die Siliziumcarbid verwenden, (nachstehend Siliziumcarbid-Halbleitervorrichtung) diverse Vorteile, wie etwa das Reduzieren des spezifischen Widerstands der Vorrichtung im EIN-Zustand auf mehrere Hundertstel und die Verwendung in Umgebungen mit hohen Temperaturen (200 °C oder mehr). Diese Vorteile werden durch die Merkmale des Materials selber, wie etwa die Tatsache, dass die Bandlücke von SiC ungefähr 3mal so groß wie die von Si ist und die Durchschlag-Feldstärke etwa 10mal so groß wie die von Si ist, ermöglicht.
  • Schottky-Dioden (SBD) und planare vertikale Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFET) sind zu handelsüblichen SiC-Halbleitervorrichtungen geworden.
  • Eine Trench-Gate-Struktur ist eine 3-dimensionale Struktur, bei der ein Metalloxid-Halbleiter- (MOS) Gate (isoliertes MOS-Gate) in einem Graben eingebettet ist, der in einer Halbleiterbasis gebildet ist, die aus Siliziumcarbid gebildet ist (nachstehend Siliziumcarbidbasis), und ein Teil entlang einer Grabenseitenwand als Kanal (Inversionsschicht) verwendet wird. Wenn daher die Vorrichtungsfläche (Chip-Fläche) zwischen Vorrichtungen mit dem gleichen Einschaltwiderstand (Ron) verglichen wird, kann die Vorrichtungsfläche der Trench-Gate-Struktur deutlich kleiner ausgelegt sein als die einer planaren Gate-Struktur, bei der ein MOS-Gate in einer flachen Form auf einer Siliziumcarbidbasis bereitgestellt wird, und somit kann eine Trench-Gate-Struktur als eine vielversprechende Vorrichtungsstruktur angesehen werden.
  • Es wird eine Struktur einer herkömmlichen Siliziumcarbid-Halbleitervorrichtung beschrieben, wobei ein vertikaler MOSFET mit einer Trench-Gate-Struktur zum Beispiel genommen wird. 24 ist eine Querschnittsansicht einer Struktur einer herkömmlichen Siliziumcarbid-Halbleitervorrichtung. Die herkömmliche Siliziumcarbid-Halbleitervorrichtung, die in 24 abgebildet ist, umfasst ein MOS-Gate mit einer typischen Trench-Gate-Struktur auf der Seite einer Vorderseite (Oberfläche auf der Seite einer p-dotierten Basisregion 104) einer Halbleiterbasis, die aus Siliziumcarbid gebildet ist (nachstehend Siliziumcarbidbasis) 100. Die Siliziumcarbidbasis (Halbleiter-Chip) 100 wird dadurch gebildet, dass durch Epitaxie auf einem n+-dotierten Trägersubstrat, das aus Siliziumcarbid gebildet ist (nachstehend n+-dotiertes Siliziumcarbid-Substrat) 101, eine n--dotierte Drift-Region 102, eine n-dotierte Stromausbreitungsregion 103 und die p-dotierte Basisregion 104, die Siliziumcarbid-Schichten bilden, gebildet werden.
  • In der n-dotierten Stromausbreitungsregion 103 wird eine erste p-dotierte Region 111 selektiv bereitgestellt, um den Boden eines Grabens 107 ganz zu bedecken. Die erste p-dotierte Region 111 wird bis auf eine Tiefe bereitgestellt, welche die n--dotierte Drift-Region 102 erreicht. Ferner wird eine zweite p-dotierte Region 112 selektiv zwischen benachbarten Gräben 107 (Mesa-Teil) in der n-dotierten Stromausbreitungsregion 103 bereitgestellt. Die zweite p-dotierte Region 112 kontaktiert die p-dotierte Basisregion 104 und wird bis auf eine Tiefe bereitgestellt, welche die n--dotierte Drift-Region 102 erreicht. Die Bezugszeichen 105, 106, 108, 109 und 113 bis 115 sind jeweils eine n+-dotierte Source-Region, eine p++-dotierte Kontaktregion, eine Gate-Isolierschicht, eine Gate-Elektrode, eine Zwischenlagenisolierschicht, eine Source-Elektrode und eine Drain-Elektrode.
  • Als ein derartiger vertikaler MOSFET mit einer Trench-Gate-Struktur wurde eine Vorrichtung vorgeschlagen, die eine p-dotierte Basisschicht mit einer 2-lagigen Struktur umfasst, die p-dotierte Halbleiterschichten mit unterschiedlichen Störstellenkonzentrationen, die der Reihe nach durch Epitaxie gebildet werden, aufweist (siehe beispielsweise die japanische Patent-Auslegeschrift JP 2012 - 99 601 A (Paragraf 0030, 1) und die japanische Patent-Auslegeschrift JP 2015 - 72 999 A (Paragraf 0060, Fig. 109)). In den japanischen Patent-Auslegeschriften JP 2012 - 99 601 A und JP 2015 - 72 999 A wird zwischen den p-dotierten Halbleiterschichten, welche die p-dotierte Basisschicht bilden, ein Durchgreifeffekt an der p-dotierten Halbleiterschicht mit der höheren Störstellenkonzentration unterdrückt, und der Einschaltwiderstand wird an der p-dotierten Halbleiterschicht mit der niedrigeren Störstellenkonzentration reduziert.
  • Als Verfahren zum Herstellen eines derartigen vertikalen MOSFET mit einer Grabenstruktur wurde ein Verfahren zur lonenimplantation einer p-dotierten Störstelle, um eine p-dotierte Basisregion zu bilden, die einen Kanal bildet, vorgeschlagen (siehe beispielsweise die japanische Patent-Auslegeschrift JP 2014 - 241 435 A (Paragraf 0020, 0021, 0028, 2, 3)). In der japanischen Patent-Auslegeschrift JP 2014 - 241 435 A weist die p-dotierte Basisregion eine Verteilung der Störstellenkonzentration auf, bei der die Störstellenkonzentration in dem Maße zunimmt, wie die Tiefe gegenüber der Vorderseite des Substrats zunimmt, die maximale Störstellenkonzentration auf einer vorbestimmten Tiefe vorkommt, und die Störstellenkonzentration in dem Maße abnimmt, wie die Tiefe gegenüber der Vorderseite des Substrats zunimmt; und die p-dotierte Basisregion wird in einem Tiefenbereich gebildet, in dem ein Kurzkanaleffekt vorkommt.
  • Gattungsgemäße Siliziumcarbid-Halbleitervorrichtungen werden auch in den Druckschriften US 2015 / 0 194 492 A1 und US 2011 / 0 068 353 A1 offenbart.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Gemäß einem ersten Aspekt der Erfindung wird eine Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1 bereitgestellt. Gemäß einem zweiten Aspekt der Erfindung wird eine Siliziumcarbid-Halbleitervorrichtung nach Anspruch 13 bereitgestellt. Gemäß einem dritten Aspekt der Erfindung wird eine Siliziumcarbid-Halbleitervorrichtung nach Anspruch 14 bereitgestellt.
  • Bei der Siliziumcarbid-Halbleitervorrichtung nimmt in dem Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp die Störstellenkonzentration an einer Grenze der zweiten epitaktischen Schicht und der ersten epitaktischen Schicht stark ab.
  • Bei der Siliziumcarbid-Halbleitervorrichtung ist die Spitze der Störstellenkonzentration in dem Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp weiter auf der Seite einer ersten Elektrode als die Grenze der zweiten epitaktischen Schicht und der ersten epitaktischen Schicht positioniert.
  • Bei der Siliziumcarbid-Halbleitervorrichtung wird die erste Halbleiterregion in einer Richtung, die zur Vorderseite des Siliziumcarbid-Substrats parallel ist, einheitlich bereitgestellt.
  • Die Siliziumcarbid-Halbleitervorrichtung umfasst eine dritte Halbleiterregion mit dem ersten Leitfähigkeitstyp, die in der ersten epitaktischen Schicht gebildet ist, wobei die dritte Halbleiterregion eine Störstellenkonzentration aufweist, die höher als die der ersten epitaktischen Schicht ist. Die dritte Halbleiterregion kontaktiert die zweite epitaktische Schicht und erreicht von einer Grenze mit der zweiten epitaktischen Schicht aus eine Position, die auf der Seite einer zweiten Elektrode tiefer als der Graben ist.
  • Die Siliziumcarbid-Halbleitervorrichtung umfasst eine vierte Halbleiterregion mit dem zweiten Leitfähigkeitstyp, die in der dritten Halbleiterregion selektiv gebildet ist, wobei die vierte Halbleiterregion einen Boden des Grabens bedeckt.
  • Bei der Siliziumcarbid-Halbleitervorrichtung dringt die vierte Halbleiterregion in die dritte Halbleiterregion vom Boden des Grabens aus ein.
  • Die Siliziumcarbid-Halbleitervorrichtung umfasst eine fünfte Halbleiterregion mit dem zweiten Leitfähigkeitstyp, die in der dritten Halbleiterregion zwischen dem Graben und einem benachbarten Graben gebildet ist, um die zweite epitaktische Schicht zu kontaktieren.
  • Bei der Siliziumcarbid-Halbleitervorrichtung dringt die fünfte Halbleiterregion in die dritte Halbleiterregion in der Tiefenrichtung ein.
  • Ein Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung umfasst das Bilden einer ersten epitaktischen Schicht mit einem ersten Leitfähigkeitstyp auf einer Vorderseite eines Siliziumcarbid-Substrats; das Bilden einer zweiten epitaktischen Schicht mit einem zweiten Leitfähigkeitstyp auf der ersten epitaktischen Schicht; das selektive Bilden einer ersten Halbleiterregion mit dem zweiten Leitfähigkeitstyp durch Ionenimplantation in der zweiten epitaktischen Schicht, wobei die erste Halbleiterregion eine Störstellenkonzentration aufweist, die höher als die der zweiten epitaktischen Schicht ist; das selektive Bilden einer zweiten Halbleiterregion mit dem ersten Leitfähigkeitstyp in der zweiten epitaktischen Schicht in einer Position, die seichter als die erste Halbleiterregion ist; das Bilden eines Grabens, um in die zweite Halbleiterregion, die erste Halbleiterregion und die zweite epitaktische Schicht einzudringen und die erste epitaktische Schicht zu erreichen; das Bilden einer Gate-Elektrode in dem Graben anhand einer Gate-Isolierschicht; das Bilden einer ersten Elektrode, welche die zweite Halbleiterregion und die zweite epitaktische Schicht kontaktiert; und das Bilden einer zweiten Elektrode auf einer Rückseite des Siliziumcarbid-Substrats. Die erste Halbleiterregion ist gebildet, um ein Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp aufzuweisen, bei dem die Konzentrationsunterschiede in einer Tiefenrichtung eine glockenförmige Kurve an einer Spitze der Störstellenkonzentration, die höher als die der zweiten epitaktischen Schicht ist, bilden.
  • Bei dem Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung erfolgt die lonenimplantation unter Verwendung einer Beschleunigungsspannung, so dass die Spitze der Störstellenkonzentration in dem Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp in einer Position gebildet ist, die tiefer als eine Oberfläche der Ionenimplantation ist.
  • Das Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung umfasst das Bilden einer dritten epitaktischen Schicht mit dem zweiten Leitfähigkeitstyp auf der zweiten epitaktischen Schicht nach dem Bilden der ersten Halbleiterregion und vor dem Bilden der zweiten Halbleiterregion.
  • Bei dem Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung erfolgt die lonenimplantation unter Verwendung einer Beschleunigungsspannung, so dass die Spitze der Störstellenkonzentration in dem Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp in einer Position gebildet ist, die gleich oder tiefer als eine Oberfläche der Ionenimplantation ist.
  • Bei dem Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung erfolgt die lonenimplantation unter Verwendung einer Beschleunigungsspannung, so dass die Spitze der Störstellenkonzentration in dem Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp in einer Tiefenposition gebildet ist, die weiter auf der Seite einer ersten Elektrode liegt als eine Grenze der zweiten epitaktischen Schicht und der ersten epitaktischen Schicht.
  • Bei der Siliziumcarbid-Halbleitervorrichtung weist das Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp Folgendes auf: eine erste Störstellenkonzentrationssteigung, an der die Störstellenkonzentration zwischen der Spitze und einer Grenze der zweiten epitaktischen Schicht und der ersten epitaktischen Schicht auf der Seite einer ersten epitaktischen Schicht abnimmt, und eine zweite Störstellenkonzentrationssteigung, an der die Störstellenkonzentration von der Grenze der zweiten epitaktischen Schicht und der ersten epitaktischen Schicht auf der Seite der ersten epitaktischen Schicht abnimmt. Die zweite Störstellenkonzentrationssteigung ist größer als die erste Störstellenkonzentrationssteigung.
  • In dem Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp nimmt die Störstellenkonzentration an der Grenze der zweiten epitaktischen Schicht und der ersten epitaktischen Schicht über die zweite Störstellenkonzentrationssteigung stark ab.
  • Bei der Siliziumcarbid-Halbleitervorrichtung ist die Störstellenkonzentration der Spitze in dem Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp zweimal so groß wie die Störstellenkonzentration der zweiten epitaktischen Schicht oder mehr.
  • Bei der Siliziumcarbid-Halbleitervorrichtung weist mindestens ein Teil der Gate-Isolierschicht entlang einer Seitenwand des Grabens eine Dicke auf, die 50 nm oder mehr und 100 nm oder weniger beträgt.
  • Bei der Siliziumcarbid-Halbleitervorrichtung ist die Störstellenkonzentration der Spitze in dem Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp 3×1017 Atome/cm3 oder mehr und 5×1017 Atome/cm3 oder weniger.
  • Bei dem Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung ist beim Bilden der ersten Halbleiterregion die Störstellenkonzentration der Spitze in dem Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp zweimal so groß wie die Störstellenkonzentration der zweiten epitaktischen Schicht oder mehr.
  • Bei dem Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung weist beim Bilden der Gate-Elektrode mindestens ein Teil der Gate-Isolierschicht entlang einer Seitenwand des Grabens eine Dicke auf, die ist 50 nm oder mehr und 100 nm oder weniger beträgt.
  • Bei dem Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung ist beim Bilden der ersten Halbleiterregion die Störstellenkonzentration der Spitze in dem Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp 3×1017 Atome/cm3 oder mehr und 5×1017 Atome/cm3 oder weniger.
  • Die Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden spezifisch dargelegt oder werden aus der folgenden ausführlichen Beschreibung der Erfindung hervorgehen, wenn sie in Verbindung mit den beiliegenden Zeichnungen gelesen wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
    • 1 eine Querschnittsansicht einer Struktur einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
    • 2 ein Kennlinienfeld, das ein Störstellenkonzentrationsprofil an der Schnittlinie A-A' in 1 zeigt;
    • 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13 und 14 Querschnittsansichten der Halbleitervorrichtung gemäß der ersten Ausführungsform während der Herstellung;
    • 15, 16 und 17 Querschnittsansichten der Halbleitervorrichtung gemäß einer zweiten Ausführungsform während der Herstellung;
    • 18 eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß einer dritten Ausführungsform;
    • 19 ein Kennlinienfeld, das die Häufigkeit des Auftretens von Kriechstrom zwischen dem Drain und der Source der Siliziumcarbid-Halbleitervorrichtung gemäß einem ersten Beispiel abbildet;
    • 20 ein Kennlinienfeld, das die Häufigkeit des Auftretens von Kriechstrom zwischen dem Drain und der Source bei einem herkömmlichen Beispiel einer Siliziumcarbid-Halbleitervorrichtung abbildet;
    • 21 ein Kennlinienfeld, das die Variation einer Gate-Schwellenspannung Vth der Siliziumcarbid-Halbleitervorrichtung gemäß einem zweiten Beispiel abbildet;
    • 22A, 22B und 22C Diagramme, welche die Bedingungen einer p-dotierten Basisregion der Siliziumcarbid-Halbleitervorrichtungen von ersten und zweiten Vergleichsbeispielen abbilden;
    • 23 ein Kennlinienfeld, das die Beziehungen der Gate-Schwellenspannung Vth und des Einschaltwiderstands bei den ersten und zweiten Vergleichsbeispielen abbildet;
    • 24 eine Querschnittsansicht einer Struktur einer herkömmlichen Siliziumcarbid-Halbleitervorrichtung;
    • 25 ein Kennlinienfeld, das ein p-dotiertes Störstellenkonzentrationsprofil der Bestandteile in 1 abbildet; und
    • 26 ein Diagramm, das die Bedingungen des p-dotierten Störstellenkonzentrationsprofils der Bestandteile in 1 abbildet.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Die Ausführungsformen einer Siliziumcarbid-Halbleitervorrichtung und eines Verfahrens zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung werden mit Bezug auf die beiliegenden Zeichnungen ausführlich beschrieben. Bei der vorliegenden Beschreibung und in den beiliegenden Zeichnungen bedeuten Schichten und Regionen mit dem Präfix n oder p, dass die Majoritätsträger Elektronen oder Löcher sind. Zudem bedeutet ein + oder -, das an n oder p angehängt wird, dass die Störstellenkonzentration jeweils höher oder niedriger ist als in Schichten und Regionen ohne + oder -. Bei der nachstehenden Beschreibung der Ausführungsformen und in den beiliegenden Zeichnungen erhalten identische Bestandteile die gleichen Bezugszahlen und werden nicht wiederholt beschrieben.
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung wird unter Verwendung eines Halbleitermaterials (nachstehend Breitbandlücken-Halbleiter), das eine breitere Bandlücke als Silizium aufweist, konfiguriert. Eine Struktur einer Halbleitervorrichtung (Siliziumcarbid-Halbleitervorrichtung), die Siliziumcarbid (SiC) als Breitbandlücken-Halbleiter verwendet, wird als Beispiel beschrieben. 1 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß einer ersten Ausführungsform. In 1 sind nur 2 Elementarzellen (Funktionseinheiten eines Elements) abgebildet, die anderen Elementarzellen, die dazu benachbart sind, sind in der Zeichnung ausgelassen (ähnlich wie in 18). Die Halbleitervorrichtung gemäß der ersten Ausführungsform, die in 1 abgebildet ist, ist ein MOSFET, der ein MOS-Gate auf der Seite einer Vorderseite (Oberfläche auf der Seite einer p-dotierten Basisregion 4) einer Halbleiterbasis (Siliziumcarbidbasis: Halbleiter-Chip) 10, die aus Siliziumcarbid gebildet ist, aufweist.
  • Die Siliziumcarbidbasis 10 wird dadurch gebildet, das auf einem n+-dotierten Trägersubstrat (n+-dotierten Siliziumcarbid-Substrat) 1, das aus Siliziumcarbid gebildet ist, Siliziumcarbid-Schichten (erste und zweite epitaktische Schichten) 21, 22, die zu einer n--dotierten Drift-Region 2 werden, und die p-dotierte Basisregion 4 nacheinander gezogen werden. Jedes MOS-Gate wird durch die p-dotierte Basisregion 4, eine n+-dotierte Source-Region (zweite Halbleiterregion) 5, eine p++-dotierte Kontaktregion 6, einen Graben 7, eine Gate-Isolierschicht 8 und eine Gate-Elektrode 9 konfiguriert. Insbesondere wird in einer Oberflächenschicht einer Source-Seite (einer Source-Elektrode 16) der n--dotierten Siliziumcarbid-Schicht 21 eine n-dotierte Region (nachstehend n-dotierte Stromausbreitungsregion (dritte Halbleiterregion)) 3 bereitgestellt, um die p-dotierte Basisregion 4 zu kontaktieren. Die n-dotierte Stromausbreitungsregion 3 ist eine so-genannte Stromausbreitungsschicht (CSL), die den Trägerausbreitungswiderstand reduziert. Die n-dotierte Stromausbreitungsregion 3 wird beispielsweise in einer Richtung (nachstehend die waagerechte Richtung) parallel zu einer Basisvorderseite (eine Vorderseite der Siliziumcarbidbasis 10) einheitlich bereitgestellt.
  • Der Teil der n--dotierten Siliziumcarbid-Schicht 21 außer der n-dotierten Stromausbreitungsregion 3 ist die n--dotierte Drift-Region 2. In der n-dotierten Stromausbreitungsregion 3 werden die ersten und zweiten p+-dotierten Regionen (vierten und fünften Halbleiterregionen) 11, 12 jeweils selektiv bereitgestellt. Die erste p+-dotierte Region 11 wird bereitgestellt, um einen Boden und einen unteren Eckteil des Grabens 7 zu bedecken.
  • Der untere Eckteil des Grabens 7 ist die Grenze einer Seitenwand und des Bodens des Grabens 7. Die erste p+-dotierte Region 11 wird von einer Position aus, die tiefer als eine Grenzfläche der p-dotierten Basisregion 4 und der n-dotierten Stromausbreitungsregion 3 ist, auf der Drain-Seite bis auf eine Tiefe, die eine Grenzfläche der n-dotierten Stromausbreitungsregion 3 und der n--dotierten Drift-Region 2 nicht erreicht, bereitgestellt. Die Bereitstellung der ersten p+-dotierten Region 11 ermöglicht die Bildung eines pn-Übergangs zwischen der ersten p+-dotierten Region 11 und der n-dotierten Stromausbreitungsregion 3 in der Nähe des Bodens des Grabens 7.
  • Die zweite p+-dotierte Region 12 wird zwischen benachbarten Gräben 7 (Mesa-Teil), von der ersten p+-dotierten Region 11 entfernt, bereitgestellt und kontaktiert die p-dotierte Basisregion 4. Gewisse Teile der zweiten p+-dotierten Region 12 können sich auf den Seiten des Grabens 7 erstrecken und teilweise die ersten p+-dotierten Regionen 11 kontaktieren. Ferner wird die zweite p+-dotierte Region 12 von der Grenzfläche der p-dotierten Basisregion 4 und der n-dotierten Stromausbreitungsregion 3 aus bis auf eine Tiefe, welche die Grenzfläche der n-dotierten Stromausbreitungsregion 3 und der n--dotierten Drift-Region 2 nicht erreicht, bereitgestellt. Die Bereitstellung der zweiten p+-dotierten Region 12 ermöglicht die Bildung eines pn-Übergangs zwischen der zweiten p+-dotierten Region 12 und der n-dotierten Stromausbreitungsregion 3 zwischen den benachbarten Gräben 7 in einer Position, die tiefer als der Boden der Gräben 7 ist. Die derartige Bildung der pn-Übergänge durch die ersten und zweiten p+-dotierten Regionen 11, 12 und die n-dotierte Stromausbreitungsregion 3 ermöglicht es zu verhindern, dass ein starkes elektrisches Feld an einen unteren Teil des Grabens 7 der Gate-Isolierschicht 8 angelegt wird.
  • In der p-dotierten Siliziumcarbid-Schicht 22 werden die n+-dotierte Source-Region 5 und die p++-dotierte Kontaktregion 6 jeweils selektiv bereitgestellt, um einander zu kontaktieren. Die Tiefe der p++-dotierten Kontaktregion 6 kann beispielsweise tiefer als die n+-dotierte Source-Region 5 sein. Der Teil der p-dotierten Siliziumcarbid-Schicht 22 außer der n+-dotierten Source-Region 5 und der p++-dotierten Kontaktregion 6 ist die p-dotierte Basisregion 4. In der p-dotierten Basisregion 4 wird eine p+-dotierte Region (nachstehend hochkonzentrierte Implantationsregion (erste Halbleiterregion)) 13 durch Ionenimplantation einer p-dotierten Störstelle gebildet (gestrichelter Teil).
  • Die hochkonzentrierte Implantationsregion 13 wird beispielsweise in der waagerechten Richtung einheitlich bereitgestellt, um die Teile der p-dotierten Basisregion 4 zu umfassen, in denen ein Kanal gebildet ist. Die Teile der p-dotierten Basisregion 4, in denen der Kanal gebildet ist, sind die Teile der p-dotierten Basisregion 4 entlang der Seitenwände des Grabens 7. Die Bezugszeichen 4a und 4b sind jeweils ein Teil (nachstehend der erste p-dotierte Basisteil), der auf der Drain-Seite weiter entfernt ist als die hochkonzentrierte Implantationsregion 13, und ein Teil (nachstehend der zweite p-dotierte Basisteil), der auf der Source-Seite weiter entfernt ist als die hochkonzentrierte Implantationsregion 13 in der p-dotierten Basisregion 4. Die ersten und zweiten p-dotierten Basisteile 4a, 4b weisen eine Störstellenkonzentration auf, die niedriger als die der hochkonzentrierten Implantationsregion 13 ist.
  • Die ersten und zweiten p-dotierten Basisteile 4a, 4b und die hochkonzentrierte Implantationsregion 13 konfigurieren die p-dotierte Basisregion 4. In den Teilen der ersten und zweiten p-dotierten Basisteile 4a, 4b und der hochkonzentrierten Implantationsregion 13 entlang der Seitenwände der Gräben 7 wird während des EIN-Zustands eine n-dotierte Inversionsschicht (Kanal) gebildet. Obwohl in 1 und 2 die hochkonzentrierte Implantationsregion 13 abgebildet ist, wie sie eine vorbestimmte Dicke t1 aufweist, um die Anordnung der hochkonzentrierten Implantationsregion 13 klarzustellen, ist die hochkonzentrierte Implantationsregion 13 ein Teil, der durch Ionenimplantation einer p-dotierten Störstelle gebildet wird, und weist ein p-dotiertes Störstellenkonzentrationsprofil 31 mit Gaußscher Verteilung auf (Verteilung der Störstellenkonzentration) (siehe 2).
  • Insbesondere weist die hochkonzentrierte Implantationsregion 13 ein p-dotiertes Störstellenkonzentrationsprofil 31 auf, bei dem die Konzentrationsunterschiede in der Tiefenrichtung eine glockenförmige Kurve an einer Spitze 13a der Störstellenkonzentration bilden, die höher als die der p-dotierten Siliziumcarbid-Schicht 22 ist, welche die p-dotierte Basisregion 4 bildet. Mit anderen Worten liegt die Spitze 13a des p-dotierten Störstellenkonzentrationsprofils 31 in der p-dotierten Basisregion 4, und die Störstellenkonzentration nimmt von der Position der Spitze 13a aus auf beiden Seiten der Hauptfläche (Source-Seite und Drain-Seite) der Basis über jeweilige vorbestimmte Steigungen ab. Die Tiefe der Position der Spitze 13a der hochkonzentrierten Implantationsregion 13 liegt in einem Bereich von einer Position, die tiefer oder gleich der Tiefe der Position der Grenzfläche der n+-dotierten Source-Region 5 und der p-dotierten Basisregion 4 ist, und einer Position, die seichter als die Tiefe der Position der Grenzfläche der p-dotierten Basisregion 4 und der n-dotierten Stromausbreitungsregion 3 ist.
  • Bevorzugt kann die Tiefe der Position der Spitze 13a der hochkonzentrierten Implantationsregion 13 in einem Bereich von der Grenzfläche der n+-dotierten Source-Region 5 und der p-dotierten Basisregion 4 bis auf eine Tiefe, die ungefähr 80 % einer Dicke t2 der p-dotierten Basisregion 4 (= 0,8xt2) beträgt, liegen, und die Spitze 13a kann in einem Bereich von der Grenzfläche der n+-dotierten Source-Region 5 und der p-dotierten Basisregion 4 bis auf eine Tiefe, die ungefähr 10 % bis 70 % der Dicke t2 der p-dotierten Basisregion 4 beträgt, positioniert sein. Der Grund dafür besteht darin, dass die Kompromissbeziehung des reduzierten Einschaltwiderstands und der reduzierten Variation der Gate-Schwellenspannung Vth weiter verbessert wird. Die Dicke t2 der p-dotierten Basisregion 4 ist eine Dicke von der Grenzfläche der n+-dotierten Source-Region 5 und der p-dotierten Basisregion 4 bis zu der Grenzfläche der p-dotierten Basisregion 4 und der n-dotierten Stromausbreitungsregion 3.
  • Mit anderen Worten befindet sich die Spitze 13a der hochkonzentrierten Implantationsregion 13 in einer Position, die im Verhältnis zu der Basisvorderseite seichter als die n-dotierte Stromausbreitungsregion 3 ist und die von der n-dotierten Stromausbreitungsregion 3 in der Tiefe entfernt ist. Wenn die Tiefe der Position der Spitze 13a der hochkonzentrierten Implantationsregion 13 die Tiefe der Position der Grenzfläche der n+-dotierten Source-Region 5 und der p-dotierten Basisregion 4 ist, kontaktiert die hochkonzentrierte Implantationsregion 13 die n+-dotierte Source-Region 5 und die p++-dotierte Kontaktregion 6, wodurch der zweite p-dotierte Basisteil 4b nicht gebildet wird. Das p-dotierte Störstellenkonzentrationsprofil, das sich aus der lonenimplantation einer p-dotierten Störstelle zum Bilden der hochkonzentrierten Implantationsregion 13 ergibt, wird nachstehend ausführlich beschrieben.
  • Die hochkonzentrierte Implantationsregion 13 kann mehrere Störstellenkonzentrationsspitzen 13a auf verschiedenen Tiefen aufweisen. In diesem Fall liegen die Tiefen der Positionen aller Störstellenkonzentrationsspitzen 13a der hochkonzentrierten Implantationsregion 13 in den zuvor beschriebenen Bereichen. Eine Störung in der Kristallstruktur (beispielsweise Defekte wie etwa Versetzungen) erfolgt teilweise in der p-dotierten Basisregion 4 in einem größeren Ausmaß mit der lonenimplantation zum Bilden der hochkonzentrierten Implantationsregion 13 als in einem Fall nur mit Epitaxie. Wenn daher die p-dotierte Basisregion 4 nur durch Epitaxie ohne Ionenimplantation einer Störstelle gebildet wird (d.h. die herkömmliche Struktur, die in 24 abgebildet ist), ist die Schichtqualität teilweise unterschiedlich.
  • Der Graben 7 dringt in die n+-dotierte Source-Region 5, die hochkonzentrierte Implantationsregion 13 und die p-dotierte Basisregion 4 von der Basisvorderseite aus ein und erreicht die n-dotierte Stromausbreitungsregion 3. In dem Graben 7 wird die Gate-Isolierschicht 8 entlang der Seitenwände des Grabens 7 bereitgestellt, und die Gate-Elektrode 9 wird auf der Gate-Isolierschicht 8 bereitgestellt. Ein Source-Seitenende der Gate-Elektrode 9 kann von der Basisvorderseite aus nach außen vorstehen oder nicht. Die Gate-Elektrode 9 ist mit einer Gate-Kontaktfläche (nicht gezeigt) an einem nicht gezeigten Teil elektrisch verbunden. Eine Zwischenlagenisolierschicht 14 wird auf der gesamten Basisvorderseite bereitgestellt, um die Gate-Elektrode 9 zu bedecken, die in dem Graben 7 eingebettet ist.
  • Die Source-Elektrode (erste Elektrode) 16 kontaktiert die n+-dotierte Source-Region 5 und die p++-dotierte Kontaktregion 6 über ein Kontaktloch in der Zwischenlagenisolierschicht 14 und ist gegenüber der Gate-Elektrode 9 durch die Zwischenlagenisolierschicht 14 elektrisch isoliert. Zwischen der Source-Elektrode 16 und der Zwischenlagenisolierschicht 14 kann beispielsweise ein Sperrmetall 15 bereitgestellt werden, das die Verbreitung von Metallatomen von der Source-Elektrode 16 auf die Seite der Gate-Elektrode 9 verhindert. An der Source-Elektrode 16 wird eine Source-Kontaktfläche 17 bereitgestellt. Auf einer Rückseite der Siliziumcarbidbasis 10 (Rückseite des n+-dotierten Siliziumcarbid-Substrats 1, welche die n+-dotierte Drain-Region bildet) wird eine Drain-Elektrode (zweite Elektrode) 18 bereitgestellt.
  • Das p-dotierte Störstellenkonzentrationsprofil, das sich aus der lonenimplantation einer p-dotierten Störstelle zum Bilden der hochkonzentrierten Implantationsregion 13 ergibt, wird beschrieben. 2 ist ein Kennlinienfeld, welches das Störstellenkonzentrationsprofil an der Schnittlinie A-A' in 1 abbildet. In 2 ist eine waagerechte Achse die Tiefe von der Basisvorderseite (der Grenzfläche der Source-Elektrode 16 und der Siliziumcarbidbasis 10) aus, und eine senkrechte Achse ist die Störstellenkonzentration. Zusätzlich zu dem p-dotierten Störstellenkonzentrationsprofil 31, das sich aus der lonenimplantation einer p-dotierten Störstelle zum Bilden der hochkonzentrierten Implantationsregion 13 ergibt, bildet 2 ein n-dotiertes Störstellenkonzentrationsprofil 32 ab, das sich aus der lonenimplantation einer n-dotierten Störstelle zum Bilden der n+-dotierten Source-Region 5 ergibt. In 2 wird die n-dotierte Störstelle (n-Typ-Dotierstoff) als Phosphor (P) vorausgesetzt, und die p-dotierte Störstelle (p-Typ-Dotierstoff) wird als Aluminium (Al) vorausgesetzt.
  • Wie in 2 abgebildet, beträgt die Störstellenkonzentration (Hintergrund-Störstellenkonzentration) der p-dotierten Siliziumcarbid-Schicht 22, welche die p-dotierte Basisregion 4 auf der epitaktisch gezogenen n--dotierten Siliziumcarbid-Schicht 21 bildet, ungefähr 4×1016 Atome/cm3. Infolge der lonenimplantation einer n-dotierten Störstelle zum Bilden der n+-dotierten Source-Region 5 in der p-dotierten Siliziumcarbid-Schicht 22 wird das n-dotierte Störstellenkonzentrationsprofil 32 gebildet, das eine Spitzen- 32a Störstellenkonzentration aufweist, die höher als die der p-dotierten Siliziumcarbid-Schicht 22 in einer relativ seichten Position ist. In dem n-dotierten Störstellenkonzentrationsprofil 32 nimmt die Störstellenkonzentration von der Position der Spitze 32a auf der Drain-Seite über eine vorbestimmte Steigung ab. Ein Teil der Basisvorderseite (der gegenüberliegenden Seite der p-dotierten Siliziumcarbid-Schicht 22 von der Seite der n-dotierten Siliziumcarbid-Schicht 21) bis zu einem Schnittpunkt 30a des n-dotierten Störstellenkonzentrationsprofils 32 und des p-dotierten Störstellenkonzentrationsprofils 31 ist die n+-dotierte Source-Region 5. Die Spitze 32a des n-dotierten Störstellenkonzentrationsprofils 32 ist eine Spitze 5a des Störstellenkonzentrationsprofils der n+-dotierten Source-Region 5.
  • Ferner wird infolge der lonenimplantation einer p-dotierten Störstelle zum Bilden der hochkonzentrierten Implantationsregion 13 in der p-dotierten Siliziumcarbid-Schicht 22 das p-dotierte Störstellenkonzentrationsprofil 31, das eine Spitzen- 31a Störstellenkonzentration in einer Position aufweist, die tiefer als die Spitze 32a des n-dotierten Störstellenkonzentrationsprofils 32 der Basisvorderseite ist, gebildet. Die Spitze 31a des p-dotierten Störstellenkonzentrationsprofils 31 ist die Spitze 31a des Störstellenkonzentrationsprofils der hochkonzentrierten Implantationsregion 13. Ferner nimmt in dem p-dotierten Störstellenkonzentrationsprofil 31 die Störstellenkonzentration auf der Source-Seite und der Drain-Seite um jeweilige vorbestimmte Steigungen von der Position der Spitze 31a aus in einer glockenförmigen Kurve ab. Zudem nimmt in dem p-dotierten Störstellenkonzentrationsprofil 31 die Störstellenkonzentration an einer Grenzfläche 30b der p-dotierten Siliziumcarbid-Schicht 22 und der n--dotierten Siliziumcarbid-Schicht 21 stark ab, und die Störstellenkonzentration nimmt um eine vorbestimmte Steigung von der Grenzfläche 30b in Richtung auf die Drain-Seite ab.
  • Je höher die Störstellenkonzentration der Spitze 31a in dem p-dotierten Störstellenkonzentrationsprofil 31 ist, desto höher ist die Wirkung des Reduzierens der Variation der Gate-Schwellenspannung Vth. Beispielsweise ist die Störstellenkonzentration der Spitze 31a in dem p-dotierten Störstellenkonzentrationsprofil 31 günstigerweise ungefähr zweimal so groß wie die Störstellenkonzentration der p-dotierten Siliziumcarbid-Schicht 22 oder mehr und ist möglichst ungefähr 10mal so groß oder mehr. Andererseits ist je höher die Störstellenkonzentration der Spitze 31a in dem p-dotierten Störstellenkonzentrationsprofil 31 ist, desto höher die Gate-Schwellenspannung Vth im Vergleich zu einer herkömmlichen Struktur (siehe beispielsweise 24), die nicht das p-dotierte Störstellenkonzentrationsprofil 31 aufweist. Daher kann die Dicke der Gate-Isolierschicht 8 reduziert werden, um die Gate-Schwellenspannung Vth zu reduzieren, um die gleiche vorbestimmte Gate-Schwellenspannung Vth wie die herkömmliche Struktur zu erreichen, die für diverse Arten der Konformität mit anderen Elementen, Schaltungen usw. überprüft wurde. Die Dicke der Gate-Isolierschicht 8 kann über die gesamte Oberfläche der inneren Wand des Grabens 7 reduziert werden oder kann an einem Teil entlang der Seitenwand des Grabens 7 reduziert werden.
  • Beispielsweise wird eine Dicke t3 eines Teils der Gate-Isolierschicht 8 an der Seitenwand des Grabens 7 eingestellt, um in einem Bereich von ungefähr 50 nm oder mehr bis 100 nm oder weniger zu liegen, und die Störstellenkonzentration der Spitze 31a des p-dotierten Störstellenkonzentrationsprofils 31 wird eingestellt, um in einem Bereich von ungefähr 3×1017 Atomen/cm3 oder mehr und 5×1017 Atomen/cm3 oder weniger zu liegen. Innerhalb dieser Bereiche ermöglicht eine Anpassung der Dicke der Gate-Isolierschicht 8 und der Störstellenkonzentration der Spitze 31a des p-dotierten Störstellenkonzentrationsprofils 31 das Erzielen eines Effekts, indem die obige vorbestimmte Gate-Schwellenspannung Vth eingestellt wird und die Variation der Gate-Schwellenspannung Vth reduziert wird. Insbesondere wenn die Dicke t3 des Teils der Gate-Isolierschicht 8 an der Seitenwand des Grabens 7 beispielsweise 80 nm beträgt, ist die Störstellenkonzentration der Spitze 31a des p-dotierten Störstellenkonzentrationsprofils 31 beispielsweise 6×1017 Atome/cm3. Wenn die Dicke t3 des Teils der Gate-Isolierschicht 8 an der Seitenwand des Grabens 7 beispielsweise 60 nm beträgt, ist die Störstellenkonzentration der Spitze 31a des p-dotierten Störstellenkonzentrationsprofils 31 beispielsweise 6,9×1017 Atome/cm3.
  • Ein derartiges p-dotiertes Störstellenkonzentrationsprofil 31 wird durch Ausführen der lonenimplantation einer p-dotierten Störstelle erzielt, um die hochkonzentrierte Implantationsregion 13 zu bilden, nachdem die p-dotierte Siliziumcarbid-Schicht 22, welche die p-dotierte Basisregion 4 bildet, durch Epitaxie gebildet wurde. Wenn die p-dotierte Basisregion 104 nur durch Epitaxie gebildet wird, wie etwa bei der herkömmlichen Struktur (siehe 24), ist die Steuerung der Störstellenkonzentration schwierig, und das p-dotierte Störstellenkonzentrationsprofil 31 wird nicht erzielt. Ein Teil von dem Schnittpunkt 30a des Profils 32 einer n-dotierten Störstellenkonzentration und des p-dotierten Störstellenkonzentrationsprofils 31 bis zu der Grenzfläche 30b der p-dotierten Siliziumcarbid-Schicht 22 und der n--dotierten Siliziumcarbid-Schicht 21 ist die p-dotierte Basisregion 4. Ein Teil, der auf der Drain-Seite tiefer als die Grenzfläche 30b der p-dotierten Siliziumcarbid-Schicht 22 und der n--dotierten Siliziumcarbid-Schicht 21 ist, ist die n--dotierte Siliziumcarbid-Schicht 21, welche die n-dotierte Stromausbreitungsregion 3 und die n--dotierte Drift-Region 2 bildet.
  • Die Störstellenkonzentration der p-dotierten Siliziumcarbid-Schicht 22, welche die p-dotierte Basisregion 4 bildet, kann beispielsweise bevorzugt in einem Bereich von 1×1016 Atomen/cm3 oder mehr bis 2×1017 Atome/cm3 oder weniger liegen, da innerhalb dieses Bereichs die gleichen Effekte wie die des obigen Beispiels erzielt werden. Ferner kann die Störstellenkonzentration der Spitze 31a des p-dotierten Störstellenkonzentrationsprofils 31 bevorzugt in einem Bereich von 2×1016 Atomen/cm3 oder mehr bis 5×1018 Atomen/cm3 oder weniger liegen. Wenn die Spitze 31a der Störstellenkonzentration des p-dotierten Störstellenkonzentrationsprofils 31 eingestellt wird, um höher als die Störstellenkonzentration der p-dotierten Siliziumcarbid-Schicht 22 zu sein, werden die gleichen Effekte wie die des obigen Beispiels erzielt. Obwohl eine Kanallänge L mit 0,6 µm vorausgesetzt wird, ist die Konfiguration nicht darauf eingeschränkt, und die Kanallänge L kann bevorzugt 0,3 µm oder mehr und 1 µm oder weniger betragen. Die Kanallänge L ist eine Länge von dem Schnittpunkt 30a des n-dotierten Störstellenkonzentrationsprofils 32 und des p-dotierten Störstellenkonzentrationsprofils 31 bis zu der Grenzfläche 30b der p-dotierten Siliziumcarbid-Schicht 22 und der n--dotierten Siliziumcarbid-Schicht 21.
  • Es wird das Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform beschrieben. 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13 und 14 sind Querschnittsansichten der Halbleitervorrichtung gemäß der ersten Ausführungsform während der Herstellung. Wie in 3 abgebildet, wird das n+-dotierte Siliziumcarbid-Substrat 1, das die n+-dotierte Drain-Region bildet, vorbereitet. Anschließend wird auf der Vorderseite des n+-dotierten Siliziumcarbid-Substrats 1 die n-dotierte Siliziumcarbid-Schicht 21a, welche die n--dotierte Siliziumcarbid-Schicht 21 bildet, durch Epitaxie gebildet. Anschließend werden die ersten p+-dotierten Regionen 11 und die p+-dotierten Regionen (nachstehend p+-dotierte Teilregionen) 12a jeweils selektiv in der Oberflächenschicht der n--dotierten Siliziumcarbid-Schicht 21a durch Photolithographie und Ionenimplantation einer p-dotierten Störstelle gebildet. Die p+-dotierten Teilregionen 12a sind ein Teil der zweiten p+-dotierten Region 12.
  • Anschließend wird, wie in 4 abgebildet, eine n-dotierte Störstelle in der gesamten n--dotierten Siliziumcarbid-Schicht 21a, die eine n-dotierte Region (nachstehend n-dotierte Teilregion) 3a in der gesamten Oberflächenschicht der n-dotierten Siliziumcarbid-Schicht 21a bildet, ionenimplantiert. Die n-dotierte Teilregion 3a ist ein Teil der n-dotierten Stromausbreitungsregion 3. Nun wird die Tiefe der n-dotierten Teilregion 3a tiefer als die ersten p+-dotierten Regionen 11 gemacht, und die gesamte Drain-Seite (die Seite des n+-dotierten Siliziumcarbid-Substrats 1) der ersten p+-dotierten Regionen 11 und die p+-dotierten Teilregionen 12a werden von der n-dotierten Teilregion 3a bedeckt. Ein Teil der n--dotierten Siliziumcarbid-Schicht 21a, der auf der Drain-Seite weiter entfernt als die n-dotierte Teilregion 3a ist, bildet die n--dotierte Drift-Region 2. Die Reihenfolge, in der die n-dotierte Teilregion 3a und die ersten p+-dotierten Regionen 11 und die p+-dotierten Teilregionen 12a gebildet werden, kann vertauscht werden. Die lonenimplantation kann auf Umgebungstemperatur (weniger als 200°C) oder auf einer hohen Temperatur (200°C bis 500°C) erfolgen. Für den Fall einer lonenimplantation auf Umgebungstemperatur wird eine Resistschicht als Maske verwendet, und für den Fall einer lonenimplantation auf Hochtemperatur wird eine Oxidschicht als Maske verwendet (das Gleiche gilt für alle nachstehend besprochenen lonenimplantationen).
  • Wie in 5 abgebildet, wird als Nächstes auf der n--dotierten Siliziumcarbid-Schicht 21a eine n--dotierte Siliziumcarbid-Schicht 21b, welche die zuvor beschriebene n--dotierte Siliziumcarbid-Schicht 21 bildet, durch Epitaxie gebildet. Als Nächstes werden, wie in 6 abgebildet, die p+-dotierten Teilregionen 12b durch Photolithographie und Ionenimplantation einer p-dotierten Störstelle in einem Teil der n--dotierten Siliziumcarbid-Schicht 21b gegenüber den p+-dotierten Teilregionen 12a bis auf eine Tiefe, welche die p+-dotierten Teilregionen 12a erreicht, selektiv gebildet. Die Breite und die Störstellenkonzentration der p+-dotierten Teilregionen 12b sind beispielsweise im Wesentlichen die gleichen wie die der p+-dotierten Teilregion 12a. Die p+-dotierten Teilregionen 12a, 12b werden in der Tiefenrichtung (senkrechten Richtung) zusammengefügt, wodurch die zweite p+-dotierte Region 12 gebildet wird.
  • Als Nächstes wird, wie in 7 abgebildet, eine n-dotierte Störstelle in der gesamten n--dotierten Siliziumcarbid-Schicht 21b, die eine n-dotierte Teilregion 3b in der gesamten n--dotierten Siliziumcarbid-Schicht 21b bildet, bis auf eine Tiefe, welche die n-dotierte Teilregion 3a erreicht, ionenimplantiert. Die Störstellenkonzentration der n-dotierten Teilregion 3b kann im Wesentlichen die gleiche wie die der n-dotierten Teilregion 3a sein. Die n-dotierten Teilregionen 3a, 3b werden in der Tiefenrichtung zusammengefügt, wodurch die n-dotierte Stromausbreitungsregion 3 gebildet wird. Die Reihenfolge, in der die p+-dotierten Teilregionen 12b und die n-dotierte Teilregion 3b gebildet werden, kann vertauscht werden. Als Nächstes wird, wie in 8 abgebildet, die p-dotierte Siliziumcarbid-Schicht 22 durch Epitaxie auf der n--dotierten Siliziumcarbid-Schicht 21 gebildet. Durch die bisherigen Prozessschritte werden auf dem n+-dotierten Siliziumcarbid-Substrat 1 die n--dotierte Siliziumcarbid-Schicht 21 und die p-dotierte Siliziumcarbid-Schicht 22 der Reihe nach abgeschieden, wodurch die Siliziumcarbidbasis (Halbleiter-Wafer) 10 gebildet wird.
  • Als Nächstes wird, wie in 9 abgebildet, eine p-dotierte Störstelle in der p-dotierten Siliziumcarbid-Schicht 22 vollständig ionenimplantiert, um die hochkonzentrierte Implantationsregion 13 bis auf die vorbestimmte Dicke t1 auf einer vorbestimmten Tiefe in der p-dotierten Siliziumcarbid-Schicht 22 zu bilden. Dadurch bildet beispielsweise in der p-dotierten Siliziumcarbid-Schicht 22 ein Teil, der auf der Drain-Seite weiter als die hochkonzentrierte Implantationsregion 13 entfernt ist, den ersten p-dotierten Basisteil 4a, und ein Teil, der auf der Source-Seite (der im Verhältnis zu der Seite des n+-dotierten Siliziumcarbid-Substrats 1 gegenüberliegenden Seite) weiter als die hochkonzentrierte Implantationsregion 13 entfernt ist, bildet den zweiten p-dotierten Basisteil 4b. Die p-dotierte Basisregion 4 wird durch die ersten und zweiten p-dotierten Basisteile 4a, 4b und die hochkonzentrierte Implantationsregion 13 gebildet.
  • Als Nächstes wird, wie in 10 abgebildet, durch Photolithographie und Ionenimplantation einer n-dotierten Störstelle die n+-dotierte Source-Region 5 in der Oberflächenschicht der p-dotierten Siliziumcarbid-Schicht 22 selektiv gebildet. Die n+-dotierte Source-Region 5 kann die hochkonzentrierte Implantationsregion 13 kontaktieren. Als Nächstes wird, wie in 11 abgebildet, durch Photolithographie und Ionenimplantation einer p-dotierten Störstelle jede p++-dotierte Kontaktregion 6 in der Oberflächenschicht der p-dotierten Siliziumcarbid-Schicht 22 selektiv gebildet, um die n+-dotierten Source-Regionen 5 zu kontaktieren. Mit anderen Worten werden die n+-dotierten Source-Regionen 5 und die p++-dotierten Kontaktregionen 6 jeweils in dem zweiten p-dotierten Basisteil 4b selektiv gebildet. Die Reihenfolge, in der die n+-dotierte Source-Region 5 und die p++-dotierte Kontaktregion 6 gebildet werden, kann vertauscht werden. Nachdem alle Ionenimplantationen fertiggestellt wurden, erfolgt ein Aktivierungstempern. Die Temperatur des Aktivierungstemperns kann beispielsweise bevorzugt bei 1500°C bis 1900°C liegen. Beim Aktivierungstempern ist beispielsweise die Bildung einer Kohlenstoff- (C) Schicht an der Oberfläche durch Zerstäuben, usw. und Tempern erwünscht.
  • Als Nächstes wird, wie in 12 abgebildet, durch Photolithographie und Ätzen jeder Graben 7 gebildet, um in die n+-dotierte Source-Region 5, die ersten und zweiten p-dotierten Basisteile 4a, 4b und die hochkonzentrierte Implantationsregion 13 einzudringen, um die entsprechende erste p+-dotierte Region 11 in der n-dotierten Stromausbreitungsregion 3 zu erreichen. Als Maske bei der Grabenbildung wird eine Oxidschicht verwendet. Ferner können nach dem Grabenätzen ein isotropes Ätzen zum Entfernen von Schäden an den Gräben 7, ein Wasserstoff-Tempern zum Abrunden der Ecken eines offenen Teils der Gräben 7 und des Bodens der Gräben usw. erfolgen. Es kann sein, dass nur eines von dem isotropen Ätzen und dem Wasserstoff-Tempern ausgeführt wird. Alternativ kann, nachdem das isotrope Ätzen ausgeführt wurde, das Wasserstoff-Tempern erfolgen. Als Nächstes wird, wie in 13 abgebildet, die Gate-Isolierschicht 8 entlang der Vorderseite (der Oberfläche der p-dotierten Siliziumcarbid-Schicht 22) der Siliziumcarbidbasis 10 und einer Innenwand jedes der Gräben 7 gebildet. Als Nächstes kann beispielsweise Polysilizium (Poly-Si) abgeschieden und geätzt werden, um in den Gräben 7 eingebettet zu werden, wodurch das Polysilizium in den Gräben 7 bleibt, um die Gate-Elektrode 9 zu bilden. In diesem Fall können ein Ätzen und das Ätzen, um das Polysilizium auf einer Innenseite von einem Basisoberflächenteil zu lassen, erfolgen; es können ein Strukturieren und Ätzen erfolgen, so dass das Polysilizium aus dem Basisoberflächenteil vorsteht.
  • Als Nächstes wird, wie in 14 abgebildet, die Zwischenlagenisolierschicht 14 auf der gesamten Vorderseite der Siliziumcarbidbasis 10 gebildet, um die Gate-Elektrode 9 zu bedecken. Die Zwischenlagenisolierschicht 14 wird beispielsweise durch ein undotiertes Silikatglas (NSG), ein Phosphosilikatglas (PSG), ein Borphosphosilikatglas (BPSG), ein Hochtemperatur-Oxid (HTO) oder eine Kombination davon gebildet. Als Nächstes werden die Zwischenlagenisolierschicht 14 und die Gate-Isolierschicht 8 strukturiert, und es werden Kontaktlöcher gebildet, welche die n+-dotierte Source-Region 5 und die p++-dotierte Kontaktregion 6 freilegen. Als Nächstes wird das Sperrmetall 15 gebildet und strukturiert, um die Zwischenlagenisolierschicht 14 zu bedecken, und die n+-dotierte Source-Region 5 und die p++-dotierte Kontaktregion 6 werden wieder freigelegt. Als Nächstes wird die Source-Elektrode 16 gebildet, um die n+-dotierte Source-Region 5 und die p++-dotierte Kontaktregion 6 zu kontaktieren. Die Source-Elektrode 16 kann derart gebildet sein, dass sie das Sperrmetall 15 bedeckt; die Source-Elektrode 16 kann derart gebildet sein, dass sie nur in dem Kontaktloch zurückbleibt.
  • Als Nächstes wird die Source-Kontaktfläche 17 derart gebildet, das sie in dem Kontaktloch eingebettet ist. Ein Teil einer Metallschicht, die abgeschieden wird, um die Source-Kontaktfläche 17 zu bilden, kann als Gate-Kontaktfläche verwendet werden. In der Rückseite des n+-dotierten Siliziumcarbid-Substrats 1 wird eine Metallschicht aus einer Nickel- (Ni) Schicht, einer Titan- (Ti) Schicht usw. in einem Kontaktteil der Drain-Elektrode 18 unter Verwendung von Aufstäuben gebildet. Die Metallschicht kann eine Kombination von gestapelten Ni-Schichten, Ti-Schichten sein. Anschließend erfolgt ein Tempern, wie etwa schnelles thermisches Tempern (RTA), um die Metallschicht in ein Silicid umzuwandeln und einen Stromübergang zu bilden. Anschließend wird beispielsweise eine dicke Schicht, wie etwa eine gestapelte Schicht, durch aufeinanderfolgendes Stapeln einer Ti-Schicht, einer Ni-Schicht und einer Gold- (Au) Schicht durch Elektronenstrahl- (EB) Abscheidung usw. gebildet, um die Drain-Elektrode 18 zu bilden.
  • Bei der zuvor beschriebenen Epitaxie und lonenimplantation können als n-dotierte Störstelle (n-Typ-Dotierstoff) beispielsweise Stickstoff (N) und/oder Phosphor (P) verwendet werden, die im Verhältnis zu Siliziumcarbid, Arsen (As), Antimon (Sb) usw. n-dotiert sind. Als p-dotierte Störstelle (p-Dotierstoff) kann bzw. können beispielsweise Bor (B) und/oder Aluminium (Al) verwendet werden, die im Verhältnis zu Siliziumcarbid, Gallium (Ga), Indium (In), Thallium (Tl) usw. p-dotiert sind. Somit ist der in 1 abgebildete MOSFET fertiggestellt.
  • Wie zuvor beschrieben, generiert gemäß der ersten Ausführungsform die Bildung der hochkonzentrierten Implantationsregion durch Ionenimplantation in der p-dotierten Basisregion, die durch Epitaxie gebildet wird, das glockenförmige Störstellenkonzentrationsprofil, bei dem die Störstellenkonzentration in der p-dotierten Basisregion in der Tiefenrichtung unterschiedlich ist. Zudem generiert die Bildung der hochkonzentrierten Implantationsregion durch Ionenimplantation in der p-dotierten Basisregion eine unvollständige Kristallstrukturstörung in der p-dotierten Basisregion. Dadurch kann im Vergleich zu dem Störstellenkonzentrationsprofil in der Tiefenrichtung für den Fall einer Struktur, die nur durch eine epitaktische Schicht gebildet wird, wie etwa eine herkömmliche Struktur (siehe 24), der Kriechstrom zwischen dem Drain und der Source stärker reduziert werden als für den Fall der einheitlichen p-dotierten Basisregion. Daher können für eine Produkteinheit, die alle Produkte (Halbleiter-Chips) umfasst, die in einem vorbestimmten Zeitraum als eine einzige Einheit herzustellen sind, defekte Chips, die Kriechstromdefekte zwischen Drain und Source aufweisen, reduziert werden, und die Ausbeute kann gesteigert werden. Alle Produkte, die innerhalb eines vorbestimmten Zeitraums hergestellt werden sollen, sind alle Produkte, die innerhalb eines Zeitraums zum Fertigstellen aller Herstellungsprozesse in der Halbleiter-Wafer-Oberfläche in jedem Chargenprozess des Herstellungsprozesses und den Zwischenchargenprozessen herzustellen sind. In einem Chargenprozess des Herstellungsprozesses und den Zwischenchargenprozessen umfassen die negativen Auswirkungen, die gemäß der Produkteinheit vorkommen, beispielsweise den Zustand der Betriebsmittel, sowie die negativen Auswirkungen infolge von Eigenschaftsschwankungen, die durch die Charge der Halbleiter-Wafer verursacht werden. Wenn ferner die Produkteinheit alle herzustellenden Produkte umfasst, die nur in der Oberfläche des Halbleiter-Wafers vorhanden sind, kann die Ausbeute weiter gesteigert werden.
  • Des Weiteren wird im Allgemeinen, obwohl je kleiner die Variationen der Trägerdichte des Kanals sind, desto kleiner die Variationen der Gate-Schwellenspannung gemacht werden können, bei der Epitaxie des Siliziumcarbids die Steuerung der Störstellenkonzentration schwierig, und die Variationen der Trägerdichte des Kanals nehmen zu. Daher sind in einer herkömmlichen Struktur (siehe 24), die durch eine p-dotierte Basisregion aus nur einer epitaktischen Schicht konfiguriert ist, die Variationen der Trägerdichte des Kanals und der Gate-Schwellenspannung groß. Dagegen ist gemäß der ersten Ausführungsform durch die Bildung der hochkonzentrierten Implantationsregion in der p-dotierten Basisregion die Variation der Gate-Schwellenspannung durch die Variation der Störstellenkonzentration der hochkonzentrierten Implantationsregion, die eine höhere Störstellenkonzentration als die p-dotierte Basisregion aufweist, ratenbegrenzt. Eine Abweichung der Störstellenkonzentration der hochkonzentrierten Implantationsregion, die durch lonenimplantation gebildet wird, ist viel geringer als die Variation der Störstellenkonzentration einer Region, die nur durch Epitaxie gebildet wird. Daher kann durch die Bildung der hochkonzentrierten Implantationsregion in der p-dotierten Basisregion die Variation der Gate-Schwellenspannung kleiner gemacht werden als die der herkömmlichen Struktur, die durch eine p-dotierte Basisregion konfiguriert ist, die nur durch Epitaxie gebildet wird. Ferner dient gemäß der ersten Ausführungsform die p-dotierte Siliziumcarbid-Schicht, die durch Epitaxie gebildet wird, als p-dotierte Basisregion, wodurch ein Kanal mit günstiger Kristallinität aus den Merkmalen der epitaktischen Schicht erzielt wird und ein geringerer Einschaltwiderstand infolge einer hohen Trägerbeweglichkeit ermöglicht wird.
  • Ferner werden gemäß der ersten Ausführungsform, selbst wenn eine handelsübliche Siliziumcarbidbasis verwendet wird, auf der eine p-dotierte Siliziumcarbid-Schicht durch Epitaxie auf einem n-dotierten Siliziumcarbid-Substrat gebildet wird, um zu der p-dotierten Basisregion zu werden, durch Bilden der hochkonzentrierten Implantationsregion durch Ionenimplantation in der p-dotierten Basisregion die gleichen zuvor beschriebenen Effekte erzielt.
  • Es wird ein Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform beschrieben. 15, 16 und 17 sind Querschnittsansichten der Halbleitervorrichtung gemäß der zweiten Ausführungsform während der Herstellung. Die Struktur der Halbleitervorrichtung gemäß der zweiten Ausführungsform ist die gleiche wie die der ersten Ausführungsform (siehe 1 und 2). Das Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform unterscheidet sich von dem Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform durch den Prozess zum Bilden der p-dotierten Basisregion 4. Insbesondere wird die Epitaxie der p-dotierten Siliziumcarbid-Schicht 22 (22a, 22b), welche die p-dotierte Basisregion 4 bildet, in zwei Behandlungen getrennt, die sich über den lonenimplantationsprozess zum Bilden der hochkonzentrierten Implantationsregion 13 erstrecken.
  • Insbesondere wird zuerst ähnlich wie bei der ersten Ausführungsform das n+-dotierte Siliziumcarbid-Substrat 1 vorbereitet und die Prozesse bis zum Bildungsprozess der n-dotierten Stromausbreitungsregion 3 werden der Reihe nach ausgeführt (siehe 3 bis 7). Als Nächstes wird, wie in 15 abgebildet, eine p-dotierte Siliziumcarbid-Schicht (zweite epitaktische Schicht) 22a, die zu der zuvor beschriebenen p-dotierten Siliziumcarbid-Schicht 22 wird, auf der n--dotierten Siliziumcarbid-Schicht (der ersten epitaktischen Schicht) 21 durch Epitaxie gebildet. Die Dicke der p-dotierten Siliziumcarbid-Schicht 22a ist die gleiche Dicke wie die Gesamtdicke des ersten p-dotierten Basisteils 4a und der hochkonzentrierten Implantationsregion 13. Als Nächstes wird, wie in 16 abgebildet, eine p-dotierte Störstelle in der gesamten p-dotierten Siliziumcarbid-Schicht 22a ionenimplantiert, und die hochkonzentrierte Implantationsregion 13, welche die vorbestimmte Dicke t1 aufweist, wird in der gesamten Oberflächenschicht der p-dotierten Siliziumcarbid-Schicht 22a gebildet. Ein Teil der p-dotierten Siliziumcarbid-Schicht 22a, der auf der Drain-Seite weiter als die hochkonzentrierte Implantationsregion 13 entfernt ist, wird zum ersten p-dotierten Basisteil 4a. Nun kann ein Teil der p-dotierten Siliziumcarbid-Schicht 22a, der weiter auf der Source-Seite als die hochkonzentrierte Implantationsregion 13 entfernt ist und der zum zweiten p-dotierten Basisteil 4b wird, ebenfalls gebildet werden.
  • Als Nächstes wird, wie in 17 abgebildet, auf der p-dotierten Siliziumcarbid-Schicht 22a (d.h. auf der hochkonzentrierten Implantationsregion 13) eine p-dotierte Siliziumcarbid-Schicht (dritte epitaktische Schicht) 22b, die zu der zuvor beschriebenen p-dotierten Siliziumcarbid-Schicht 22 wird, durch Epitaxie gebildet. Die p-dotierte Siliziumcarbid-Schicht 22b wird zum zweiten p-dotierten Basisteil 4b. Obwohl die p-dotierte Siliziumcarbid-Schicht 22 nur durch Epitaxie gebildet wird und ein einheitliches Störstellenkonzentrationsprofil in der Tiefenrichtung ähnlich wie die erste Ausführungsform aufweist, ist dies nun ausreichend, vorausgesetzt die hochkonzentrierte Implantationsregion 13 weist die Spitze 13a der Störstellenkonzentration auf. Wenn die p-dotierte Siliziumcarbid-Schicht 22b durch Epitaxie gebildet wird, kann die Störstellenkonzentration gesteuert werden, und ein Störstellenkonzentrationsprofil, für das die Störstellenkonzentration über eine vorbestimmte Steigung in der Tiefenrichtung zunimmt, kann gebildet werden. Dadurch wird die p-dotierte Basisregion 4, die aus den ersten und zweiten p-dotierten Basisteilen 4a, 4b und der hochkonzentrierten Implantationsregion 13 besteht, gebildet.
  • Ferner wird durch die bisherigen Prozesse die Siliziumcarbidbasis (Halbleiter-Wafer) 10 gebildet, in der die n--dotierte Siliziumcarbid-Schicht 21 und die p-dotierte Siliziumcarbid-Schicht 22 nacheinander auf der n+-dotierten Siliziumcarbid-Substrat 1 abgeschieden werden. Anschließend werden ähnlich wie bei der ersten Ausführungsform die Prozesse, die den Bildungsprozess der n+-dotierten Source-Region 5 umfassen, und die nachfolgenden Prozesse der Reihe nach ausgeführt (siehe 10 bis 14), wodurch der in 1 abgebildete MOSFET fertiggestellt ist.
  • Wie zuvor beschrieben, können gemäß der zweiten Ausführungsform die gleichen Effekte wie die der ersten Ausführungsform erzielt werden. Ferner entstehen herkömmlicherweise beim Ausführen der Ionenimplantation, so dass die Störstelle eine tiefe Position gegenüber der Oberfläche der lonenimplantation erreicht, beispielsweise dadurch Probleme, dass spezielle Betriebsmittel notwendig sind, die zur Ionenimplantation (Mega-Implantation) durch hohe Beschleunigungsenergie fähig sind, dass die lonenimplantation langwierig ist, usw. Gemäß der zweiten Ausführungsform wird die Epitaxie dagegen in mehrere Behandlungen unterteilt und ausgeführt und basierend auf der Dicke jeder p-dotierten Siliziumcarbid-Schicht kann die Tiefe der Position der hochkonzentrierten Implantationsregion frei bestimmt werden. Dadurch kann ohne die Verwendung von speziellen Betriebsmitteln, die zur Mega-Implantation fähig sind, eine hochkonzentrierte Implantationsregion in der Basisregion auf einer tiefen Position gegenüber der Seite der Basisvorderseite gebildet werden.
  • Es wird die Struktur der Halbleitervorrichtung gemäß einer dritten Ausführungsform beschrieben. 18 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß der dritten Ausführungsform. Die Halbleitervorrichtung gemäß der dritten Ausführungsform unterscheidet sich von der Halbleitervorrichtung gemäß der ersten Ausführungsform dadurch, dass die ersten und zweiten p+-dotierten Regionen 11, 12 auf einer Tiefe bereitgestellt werden, die weiter auf der Drain-Seite als die Grenzfläche der n-dotierten Stromausbreitungsregion 3 und der n--dotierten Drift-Region 2 liegt.
  • Insbesondere dringt die erste p+-dotierte Region 11 in die n-dotierte Stromausbreitungsregion 3 vom Boden des Grabens 7 aus in der Tiefenrichtung ein und steht in die n--dotierte Drift-Region 2 vor. Die zweite p+-dotierte Region 12 dringt in die n-dotierte Stromausbreitungsregion 3 von der Grenzfläche der p-dotierten Basisregion 4 und der n-dotierten Stromausbreitungsregion 3 aus in der Tiefenrichtung ein und steht in die n--dotierte Drift-Region 2 vor. Die Tiefe der Position der Drain-Seitenenden der ersten und zweiten p+-dotierten Regionen 11, 12 kann die gleiche wie die der Grenzfläche der n-dotierten Stromausbreitungsregion 3 und der n--dotierten Drift-Region 2 sein.
  • Das Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß der dritten Ausführungsform ist ausreichend, um bei dem Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform die Tiefe der ersten p+-dotierten Region 11 und die Tiefe der p+-dotierten Teilregion 12a, die zu einem Teil der zweiten p+-dotierten Region 12 wird, tiefer als die n-dotierte Teilregion 3a, die zu einem Teil der n-dotierten Stromausbreitungsregion 3 wird, zu machen.
  • Wie zuvor beschrieben, können gemäß der dritten Ausführungsform unabhängig von den Tiefen der ersten und zweiten p+-dotierten Regionen die gleichen Effekte wie die der ersten und zweiten Ausführungsformen erzielt werden.
  • Es wurde die Häufigkeit des Auftretens von Kriechstrom zwischen dem Drain und der Source überprüft. 19 ist ein Kennlinienfeld, das die Häufigkeit des Auftretens von Kriechstrom zwischen dem Drain und der Source der Siliziumcarbid-Halbleitervorrichtung gemäß einem ersten Beispiel abbildet. 20 ist ein Kennlinienfeld, das die Häufigkeit des Auftretens von Kriechstrom zwischen dem Drain und der Source bei einem herkömmlichen Beispiel einer Siliziumcarbid-Halbleitervorrichtung abbildet. In 19 und 20 stellt die senkrechte Achse die Häufigkeit des Auftretens von Kriechstrom für eine Halbleiter-Wafer-Fläche dar, und die waagerechte Achse stellt die Größenordnung (Stromwert) des Kriechstroms Idds zwischen dem Drain und der Source jedes Produkts (Halbleiter-Chips) dar, das aus einer Halbleiter-Wafer-Fläche gebildet wird. Auf den waagerechten Achsen in 19 und 20, wenn der Kriechstrom Idds zwischen dem Drain und der Source 1×10-8A oder weniger beträgt, ist der Kriechstrom Idds mit „1×10-8 A“ angegeben. Wenn der Kriechstrom Idds zwischen dem Drain und der Source größer als 1×10x A und 1×10x+1 A oder weniger ist, wird der Kriechstrom Idds mit „~1×10x+1 A“ (x = -8 bis -4) angegeben. Wenn der Kriechstrom Idds zwischen dem Drain und der Source größer als 1×10-3 A ist, wird der Kriechstrom Idds mit „1x10-3 A~“ angegeben.
  • Es wurden mehrere MOSFET-Chips (siehe 1), welche die hochkonzentrierte Implantationsregion 13 in der p-dotierten Basisregion 4 aufwiesen, aus einem Halbleiter-Wafer gemäß dem Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß der zuvor beschriebenen ersten Ausführungsform gebildet (nachstehend das BEISPIEL). Es wurden mehrere MOSFET-Chips (siehe 24) mit einer herkömmlichen Struktur, die durch die p-dotierte Basisregion 104 konfiguriert sind, die nur durch Epitaxie gebildet wird, aus einem Halbleiter-Wafer zum Vergleich hergestellt (nachstehend das erste herkömmliche Beispiel). Der Kriechstrom Idds zwischen dem Drain und der Source in mehreren MOSFET-Chips sowie bei dem ersten herkömmlichen Beispiel und dem BEISPIEL wurden gemessen. Die Ergebnisse sind in 19 und 20 abgebildet. Aus den in 19 und 20 abgebildeten Ergebnissen wurde bestätigt, dass bei dem BEISPIEL das Störstellenkonzentrationsprofil (siehe 2), das sich aus der hochkonzentrierten Implantationsregion 13 in der p-dotierten Basisregion 4 ergibt, gebildet wird, wodurch die Häufigkeit des Auftretens des Kriechstroms Idds zwischen dem Drain und der Source und die Größenordnung des Kriechstroms Idds erheblich reduziert werden können, und zwar in einem größeren Ausmaß als bei dem ersten herkömmlichen Beispiel.
  • Die Variation der Gate-Schwellenspannung Vth wurde überprüft. 21 ist ein Kennlinienfeld, das eine Variation der Gate-Schwellenspannung Vth der Siliziumcarbid-Halbleitervorrichtung gemäß einem zweiten Beispiel abbildet. In 21 stellt die waagerechte Achse eine Standardabweichung σ der Variation der Kanalträgerdichte dar, und die senkrechte Achse stellt eine Variation der Gate-Schwellenspannung Vth für den Fall einer Bauform dar, bei der die Gate-Schwellenspannung Vth = 5 V. Die Ergebnisse der Messung der Variation der Gate-Schwellenspannung Vth bei dem BEISPIEL und bei dem zuvor beschriebenen ersten herkömmlichen Beispiel sind in 21 abgebildet.
  • Aus den in 21 abgebildeten Ergebnissen wurde bestätigt, dass bei dem ersten herkömmlichen Beispiel für eine Halbleiter-Wafer-Fläche die Variation der Störstellenkonzentration der p-dotierten Basisregion 104 innerhalb einer Standardabweichung von ± 3σ des Mittelwertes ±30 % betrug. Ferner wurde bestätigt, dass die Gate-Schwellenspannung Vth innerhalb einer Standardabweichung von ± 3σ des Mittelwertes in einem Bereich von 3,5 V bis 6,5 V variierte.
  • Dagegen wurde bei dem BEISPIEL für eine Halbleiter-Wafer-Fläche, obwohl die Variation der Störstellenkonzentration der p-dotierten Basisregion 4 innerhalb einer Standardabweichung von ± 3σ des Mittelwertes wie bei dem ersten herkömmlichen Beispiel ±30 % betrug, die Variation der Störstellenkonzentration der hochkonzentrierten Implantationsregion 13 mit ±10 % bestätigt. Ferner wurde bestätigt, dass die Gate-Schwellenspannung Vth innerhalb einer Standardabweichung von ± 3σ des Mittelwertes gesteuert werden könnte, um in einem Bereich von 4,4 V bis 5,6 V zu liegen. Daher wurde bestätigt, dass durch die Bildung der hochkonzentrierten Implantationsregion 13 in der p-dotierten Basisregion 4 die Variation der Gate-Schwellenspannung Vth durch die Variation der Störstellenkonzentration der hochkonzentrierten Implantationsregion 13 ratenbegrenzt ist.
  • Die optimale Tiefe der Position der Spitze 13a der hochkonzentrierten Implantationsregion 13 wurde überprüft. 22A, 22B und 22C sind Diagramme, welche die Bedingungen der p-dotierten Basisregion der Siliziumcarbid-Halbleitervorrichtungen der ersten und zweiten Vergleichsbeispiele abbilden. In 22A, 22B und 22C ist die waagerechte Achse die Tiefe der Basisvorderseite, und die senkrechte Achse ist die Störstellenkonzentration. In 22A, 22B und 22C ist Tiefe = 0 µm eine Grenzfläche einer Source-Elektrode (nicht gezeigt) und einer n+-dotierten Source-Region 35. 22A, 22B und 22C sind Kennlinienfelder, welche die Beziehungen der Gate-Schwellenspannung Vth und des Einschaltwiderstands der Siliziumcarbid-Halbleitervorrichtungen der ersten und zweiten Vergleichsbeispiele abbilden. Die Ergebnisse der Simulation der Beziehungen der Gate-Schwellenspannung Vth und des Einschaltwiderstands (RonA) bei dem zweiten herkömmlichen Beispiel und den ersten und zweiten Vergleichsbeispielen sind in 23 abgebildet.
  • Bei dem zweiten herkömmlichen Beispiel und den ersten und zweiten Vergleichsbeispielen sind die Trägermobilität des Kanals und die Kanalabhängigkeit der Gate-Schwellenspannung Vth jeweils unterschiedlich und wurden daher qualitativ bewertet. Für das zweite herkömmliche Beispiel und die ersten und zweiten Vergleichsbeispiele wurde die Trägermobilität des Kanals für einen Fall vorausgesetzt, bei dem die Trägermobilität des Kanals auf 2,0×1017/cm3 eingestellt wurde. Da die jeweiligen Unterschwellen-Stromwerte für das zweite herkömmliche Beispiel und die ersten und zweiten Vergleichsbeispiele ebenfalls unterschiedlich waren, wurde auch die Gate-Schwellenspannung Vth qualitativ bewertet. Der Zellenabstand (Anordnungsintervall der Elementarzellen) wurde auf 6,0 µm eingestellt, und die Drain-Spannung Vd wurde auf 20 V eingestellt.
  • Die Bedingungen des zweiten herkömmlichen Beispiels und der ersten und zweiten Vergleichsbeispiele waren folgende. Wie in 22A abgebildet, umfasst das zweite herkömmliche Beispiel eine p-dotierte Basisregion 34, die ein Störstellenkonzentrationsprofil aufweist, das in der Tiefenrichtung einheitlich ist. Eine Dicke t0 der p-dotierten Basisregion 34 wurde auf 0,55 µm eingestellt, und eine Tiefe D einer Grenzfläche der p-dotierten Basisregion 34 und einer n-dotierten Stromausbreitungsregion (nicht gezeigt) von der Basisvorderseite wurde auf 1,1 µm eingestellt. 23 bildet die Berechnungsergebnisse von Einschaltwiderstandwerten ab, wenn die Gate-Schwellenspannung Vth durch jeweilige Bedingungen unterschiedlich geändert wird, wobei die Störstellenkonzentration der p-dotierten Basisregion 34 mit 1,5×1017/cm3, 2,0×1017/cm3, 2,5×1017/cm3 und 3,0×1017/cm3 vorausgesetzt wird.
  • Wie in 22B abgebildet, unterscheidet sich das erste Vergleichsbeispiel von dem zweiten herkömmlichen Beispiel dadurch, dass in der p-dotierten Basisregion 34 die Störstellenkonzentration eines Teils (nachstehend der zweite Teil) 34b auf der Source-Seite höher als derjenige eines Teils auf der Drain-Seite (nachstehend der erste Teil) 34a gemacht wird. 23 bildet die Berechnungsergebnisse von Einschaltwiderstandswerten ab, wenn die Gate-Schwellenspannung Vth durch jeweilige Bedingungen unterschiedlich geändert wird, wobei die Störstellenkonzentration des zweiten Teils 34b der p-dotierten Basisregion 34 mit 2,0×1017/cm3, 2,5×1017/cm3 und 3,0×1017/cm3 vorausgesetzt wird. Ferner bildet 23 Fälle ab, bei denen die Störstellenkonzentration des ersten Teils 34a der p-dotierten Basisregion 34 1,0×1017/cm3 und 1,5×1017/cm3 beträgt.
  • Wie in 22C abgebildet, unterscheidet sich das zweite Vergleichsbeispiel von dem zweiten herkömmlichen Beispiel dadurch, dass in der p-dotierten Basisregion 34 die Störstellenkonzentration eines Teils auf der Source-Seite (nachstehend der zweite Teil) 34d niedriger als die eines Teils auf der Drain-Seite (nachstehend der erste Teil) 34c gemacht wird. 23 bildet die Berechnungsergebnisse von Einschaltwiderstandswerten ab, wenn die Gate-Schwellenspannung Vth durch jeweilige Bedingungen unterschiedlich geändert wird, wobei die Störstellenkonzentration des ersten Teils 34c der p-dotierten Basisregion 34 mit 2,0×1017/cm3, 2,5×1017/cm3 und 3,0×1017/cm3 vorausgesetzt wird. Ferner bildet 23 Fälle ab, bei denen die Störstellenkonzentration des zweiten Teils 34d der p-dotierten Basisregion 34 1,0×1017/cm3 und 1,5×1017/cm3 beträgt.
  • In den beiden ersten und zweiten Vergleichsbeispielen waren die Dicken t11, t12 der ersten und zweiten Teile der p-dotierten Basisregion 34 gleich, und zwar 0,275 µm. Ferner werden bei den beiden ersten und zweiten Vergleichsbeispielen, obwohl das Störstellenkonzentrationsprofil der p-dotierten Basisregion 34 geändert wird, um in der Tiefenrichtung stufenförmig zu sein, die zweiten und ersten Teile 34b, 34c mit hoher Störstellenkonzentration als Störstellenkonzentrationsprofile aufweisend vorausgesetzt, die eine Gaußsche Verteilung aufweisen, die sich infolge der lonenimplantation bildet. Mit anderen Worten setzen die zweiten und ersten Teile 34b, 34c der p-dotierten Basisregion 34 bei den ersten und zweiten Vergleichsbeispielen die hochkonzentrierte Implantationsregion 13 der vorliegenden Erfindung voraus.
  • Aus den in 23 abgebildeten Ergebnissen wurde bestätigt, dass bei dem ersten Vergleichsbeispiel (Segment, das durch die gestrichelten Linien 41 angegeben wird) Einschaltwiderstandsmerkmale, die mit dem zweiten herkömmlichen Beispiel vergleichbar sind, bewahrt werden konnten. Mit anderen Worten erläutern die Ergebnisse, dass bei der vorliegenden Erfindung die hochkonzentrierte Implantationsregion 13 bevorzugt in einer Tiefenposition angeordnet sein kann, die möglichst nahe an der n+-dotierten Source-Region 5 liegt. Dagegen wurde bei dem zweiten Vergleichsbeispiel (Segment, das mit einer einfachpunktierten gestrichelten Linie und einer zweifachpunktierten gestrichelten Linie 42 angegeben wird) bestätigt, dass wenn die Bedingungen der Gate-Schwellenspannung Vth die gleichen sind, der Einschaltwiderstand höher als bei dem zweiten herkömmlichen Beispiel wird. Daher bilden die Ergebnisse ab, dass es bei der vorliegenden Erfindung günstig ist, wenn die Tiefe der Position der Spitze 13a derart eingestellt wird, dass die hochkonzentrierte Implantationsregion 13 auf einer Tiefenposition liegt, welche die Tiefe der Grenzfläche der p-dotierten Basisregion 4 und der n-dotierten Stromausbreitungsregion 3 von der Basisvorderseite nicht erreicht (d.h. eine Tiefe, die seichter als das zweite Vergleichsbeispiel ist). Obwohl bei dem BEISPIEL Simulationsergebnisse für einen Fall abgebildet sind, bei dem der Zellenabstand 6 µm beträgt, selbst wenn beispielsweise der Zellenabstand von 1,5 µm bis 10 µm reicht, werden die gleichen Effekte erzielt.
  • Obwohl bei den ersten bis dritten Beispielen ein Fall, bei dem Aluminium als p-Typ-Dotierstoff (p-dotierte Störstelle) verwendet wird, der die p-dotierte Basisregion 4 und die hochkonzentrierte Implantationsregion 13 bildet, als Beispiel beschrieben wird, ist der p-Typ-Dotierstoff nicht darauf eingeschränkt, und selbst wenn ein obiger p-Typ-Dotierstoff, der im Verhältnis zu Siliziumcarbid p-dotiert ist, verwendet wird, werden die gleichen Effekte erzielt. Ferner werden die gleichen Effekte erzielt, selbst wenn der p-Typ-Dotierstoff, der verwendet wird, wenn die p-dotierte Basisregion 4 durch Epitaxie gebildet wird, und der p-Typ-Dotierstoff, der verwendet wird, wenn die hochkonzentrierte Implantationsregion 13 durch Ionenimplantation gebildet wird, unterschiedliche Ionenarten sind.
  • Es wird ein Zustand nach dem Tempern des p-dotierten Störstellenkonzentrationsprofils 31 (siehe 2), der sich aus der lonenimplantation einer p-dotierten Störstelle zum Bilden der hochkonzentrierten Implantationsregion 13 bei einer vierten Ausführungsform ergibt, beschrieben. 25 ist ein Kennlinienfeld, das ein p-dotiertes Störstellenkonzentrationsprofil von Bestandteilen in 1 abbildet. 26 ist ein Diagramm, das die Bedingungen des p-dotierten Störstellenkonzentrationsprofils der Bestandteile in 1 abbildet. 25 bildet das p-dotierte Störstellenkonzentrationsprofil 31 (ähnlich für 2) vor dem Tempern und ein p-dotiertes Störstellenkonzentrationsprofil 33 des gleichen Teils nach dem Tempern ab. 26 bildet das p-dotierte Störstellenkonzentrationsprofil 33 nach dem Tempern ab. Dabei ist das Tempern eine Wärmebehandlung, die nach der lonenimplantation zum Bilden der hochkonzentrierten Implantationsregion 13 bis zur Produktfertigstellung ausgeführt wird.
  • Wie in 25 und 26 abgebildet, ist in dem p-dotierten Störstellenkonzentrationsprofil 33 nach dem Tempern eine Störstellenkonzentrationssteigung (nachstehend die unterstufige Steigung (zweite Störstellenkonzentrationssteigung)) 33b einer starken Abnahme auf der Drain-Seite gegenüber der Grenzfläche 30b der p-dotierten Siliziumcarbid-Schicht 22 und der n--dotierten Siliziumcarbid-Schicht 21 allmählicher als eine entsprechende unterstufige Steigung 31b vor dem Tempern. Je mehr Tempern erfolgt, desto allmählicher wird die unterstufige Steigung 33b des p-dotierten Störstellenkonzentrationsprofils 33 im Vergleich zu der unterstufigen Steigung 31b des p-dotierten Störstellenkonzentrationsprofils 31 vor dem Tempern. Die starke Abnahme der Störstellenkonzentration ist in Bezug auf die allmähliche Störstellenkonzentrationssteigung (nachstehend die oberstufige Steigung (erste Störstellenkonzentrationssteigung)) 33c, die sich aus der lonenimplantation ergibt, ein großes Verhältnis (Steigung) von Störstellenkonzentration-Abnahme zu Einheitstiefe in Richtung auf die Drain-Seite.
  • Die oberstufige Steigung 33c ist die Störstellenkonzentrationssteigung eines Teils in dem p-dotierten Störstellenkonzentrationsprofil 33, wo die Störstellenkonzentration auf der Drain-Seite zwischen einer Spitze 33a der Störstellenkonzentration und der Grenzfläche 30b der p-dotierten Siliziumcarbid-Schicht 22 und der n--dotierten Siliziumcarbid-Schicht 21 abnimmt. Die oberstufige Steigung 33c und die unterstufige Steigung 33b sind an einem Störstellenkonzentrationspunkt 33d auf der Grenzfläche 30b der p-dotierten Siliziumcarbid-Schicht 22 und der n--dotierten Siliziumcarbid-Schicht 21 als Scheitel, der ein im Wesentlichen konvexes Störstellenkonzentrationsprofil bildet, nebeneinanderliegend. Eine Größenbeziehung der oberstufigen Steigung 33c und der unterstufigen Steigung 33b wird bewahrt, um die gleiche vor und nach dem Tempern zu sein. Mit anderen Worten bildet sich in dem p-dotierten Störstellenkonzentrationsprofil 33 nach dem Tempern auf der Drain-Seite der oberstufigen Steigung 33c die unterstufige Steigung 33b, wo die Störstellenkonzentration im Vergleich zu der oberstufigen Steigung 33c stark abnimmt, ähnlich wie vor dem Tempern.
  • Auf diese Art und Weise bilden sich die oberstufige Steigung 33c und die unterstufige Steigung 33b in dem p-dotierten Störstellenkonzentrationsprofil 33 nach dem Tempern, und es bildet sich die unterstufige Steigung 33b, wo die Störstellenkonzentration auf der Drain-Seite stärker als die oberstufige Steigung 33c abnimmt, wodurch ermöglicht wird, dass ein Kurzkanaleffekt unterdrückt wird. Dadurch verbessert sich der Kompromiss zwischen der Reduzierung der Variation der Gate-Schwellenspannung Vth und der Reduzierung des Einschaltwiderstands (RonA). Ferner kann während des Anlegens der Drain-Spannung die Ausbreitung einer Sperrschicht von einem pn-Übergang zwischen der p-dotierten Basisregion 4 und der n--dotierten Drift-Region 2 in Richtung auf die Seite der n--dotierten Drift-Region 2 unterdrückt werden, wodurch die Verschlechterung infolge des Anlegens einer Drain-Spannung unterdrückt werden kann.
  • Das Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß der vierten Ausführungsform kann durch das Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform erzeugt werden. Ferner kann die vierte Ausführungsform auf die dritte Ausführungsform angewendet werden.
  • Wie zuvor beschrieben, ist gemäß der vierten Ausführungsform die Anwendung auf die ersten bis dritten Ausführungsformen möglich.
  • In der obigen Beschreibung sind diverse Änderungen, die den Geist der vorliegenden Erfindung nicht verlassen, möglich. Bei den beschriebenen Ausführungsformen können beispielsweise die Dimensionen, Störstellenkonzentrationen usw. der Bestandteile gemäß den notwendigen Vorgaben usw. unterschiedlich eingestellt werden. Ferner sind bei den beschriebenen Ausführungsformen, obwohl ein MOSFET ohne Einschränkung darauf als Beispiel beschrieben wird, diverse Siliziumcarbid-Halbleitervorrichtungen, die Strom durch Gate-Ansteuerung leiten und sperren, basierend auf einer vorbestimmten Gate-Schwellenspannung, weitgehend anwendbar. Eine Gateangesteuerte Siliziumcarbid-Halbleitervorrichtung kann beispielsweise ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT) oder dergleichen sein. Ferner kann bei den beschriebenen Ausführungsformen, obwohl ein Fall, bei dem Siliziumcarbid als Breitbandlücken-Halbleiter verwendet wird, als Beispiel beschrieben wird, ein anderer Breitbandlücken-Halbleiter als Siliziumcarbid, beispielsweise Galliumnitrid (GaN) und dergleichen verwendet werden. Bei den beschriebenen Ausführungsformen wird ein erster Leitfähigkeitstyp als n-dotiert vorausgesetzt, und ein zweiter Leitfähigkeitstyp wird als p-dotiert vorausgesetzt; die vorliegende Erfindung gilt jedoch ferner, wenn der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert ist. In diesem Fall wird in einer n-dotierten Basisregion eine n+-dotierte hochkonzentrierte Implantationsregion gebildet, die ein Störstellenkonzentrationsprofil aufweist, das mit dem p-dotierten Störstellenkonzentrationsprofil in 2 durch Ionenimplantation identisch ist.
  • Obwohl bei der beschriebenen herkömmlichen Struktur ein Kanal mit günstiger Kristallinität durch Bilden der p-dotierten Basisregion 104 durch Epitaxie erzielt wird und ein reduzierter Einschaltwiderstand durch hohe Trägermobilität möglich ist, ist dagegen die Steuerung der Störstellenkonzentration während der Epitaxie der Siliziumcarbid-Schicht extrem schwierig. Die Variation der Störstellenkonzentration mit den aktuellen Epitaxie-Techniken beträgt ±30 % für eine Produkteinheit (die eine Halbleiter-Wafer-Fläche, jeden Chargenprozess des Herstellungsprozesses und Zwischenchargenprozesse umfasst), die alle Produkte umfasst, die innerhalb eines vorbestimmten Zeitraums als eine einzige Einheit herzustellen sind. Wenn die Variation der p-dotierten Störstellenkonzentration der p-dotierten Basisregion 104 ±30 % beträgt, entsteht das Problem, dass die Variation der Gate-Schwellenspannung Vth zunimmt. Wenn ferner ein vertikaler MOSFET mit einer Trench-Gate-Struktur hergestellt (produziert) wird, entsteht das Problem, dass defekte Chips, die auf Grund des Kriechstroms zwischen dem Drain und der Source (nachstehend Kriechstromdefekt) defekt sind, zunehmen und die Ausbeute abnimmt.
  • Die Siliziumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung und das Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung ermöglichen eine Reduzierung der Variation der Gate-Schwellenspannung, wobei ein geringer Einschaltwiderstand bewahrt bleibt. Zudem wird dadurch ein Effekt erreicht, dass Kriechstromdefekte reduziert werden können und die Ausbeute erhöht werden kann.
  • Wie beschrieben sind die Siliziumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung und das Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung beispielsweise für Halbleitervorrichtungen nützlich, die bei Stromrichtanlagen, wie etwa Umrichtern und Wechselrichtern, und Stromversorgungsvorrichtungen, wie etwa bei diversen Industriemaschinen, verwendet werden, und sind besonders für die Siliziumcarbid-Halbleitervorrichtungen einer Trench-Gate-Struktur geeignet.

Claims (14)

  1. Siliziumcarbid-Halbleitervorrichtung, umfassend: eine erste epitaktische Schicht (21) mit einem ersten Leitfähigkeitstyp, die auf einer Vorderseite eines Siliziumcarbid-Substrats (1) gebildet ist; eine zweite epitaktische Schicht (22) mit einem zweiten Leitfähigkeitstyp, die auf einer gegenüberliegenden Seite der ersten epitaktischen Schicht (21) einer Siliziumcarbid-Substratseite derselben gebildet ist; eine erste Halbleiterregion (13) mit dem zweiten Leitfähigkeitstyp, die in der zweiten epitaktischen Schicht (22) selektiv gebildet ist, wobei die erste Halbleiterregion (13) eine Störstellenkonzentration aufweist, die höher als die der zweiten epitaktischen Schicht (22) ist; eine zweite Halbleiterregion (5) mit dem ersten Leitfähigkeitstyp, die in der zweiten epitaktischen Schicht (22) in einer Position, die seichter als die erste Halbleiterregion (13) ist, selektiv gebildet ist; einen Graben (7), der in die zweite Halbleiterregion (5), die erste Halbleiterregion (13) und die zweite epitaktische Schicht (22) eindringt und die erste epitaktische Schicht (21) erreicht; eine Gate-Elektrode (9), die anhand einer Gate-Isolierschicht (8) in dem Graben (7) bereitgestellt wird; eine erste Elektrode (16), welche die zweite Halbleiterregion (5) und die zweite epitaktische Schicht (22) kontaktiert; und eine zweite Elektrode (18), die auf einer Rückseite des Siliziumcarbid-Substrats (1) bereitgestellt wird, wobei die erste Halbleiterregion (13) ein Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp aufweist, in dem die Konzentrationsunterschiede in einer Tiefenrichtung eine glockenförmige Kurve an einer Störstellenkonzentrationsspitze, die höher als die der zweiten epitaktischen Schicht (22) ist, bilden, wobei: die Störstellenkonzentration der Spitze in dem Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp zweimal so groß wie die Störstellenkonzentration der zweiten epitaktischen Schicht (22) oder mehr ist, und mindestens ein Teil der Gate-Isolierschicht (8) entlang einer Seitenwand des Grabens (7) eine Dicke aufweist, die 50 nm oder mehr und 100 nm oder weniger beträgt.
  2. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1, wobei in dem Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp die Störstellenkonzentration an einer Grenze der zweiten epitaktischen Schicht (22) und der ersten epitaktischen Schicht (21) stark abnimmt.
  3. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Störstellenkonzentrationsspitze in dem zweiten dotierten Störstellenkonzentrationsprofil auf der Seite einer ersten Elektrode (16) weiter entfernt als die Grenze der zweiten epitaktischen Schicht (22) und der ersten epitaktischen Schicht (21) positioniert ist.
  4. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die erste Halbleiterregion (13) in einer Richtung parallel zur Vorderseite des Siliziumcarbid-Substrats (1) einheitlich bereitgestellt wird.
  5. Siliziumcarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, umfassend eine dritte Halbleiterregion (3) mit dem ersten Leitfähigkeitstyp, die in der ersten epitaktischen Schicht (21) gebildet ist, wobei die dritte Halbleiterregion (3) eine Störstellenkonzentration aufweist, die höher als die der ersten epitaktischen Schicht (21) ist, wobei die dritte Halbleiterregion (3) die zweite epitaktische Schicht (22) kontaktiert und von einer Grenze mit der zweiten epitaktischen Schicht (22) aus eine Position erreicht, die auf der Seite einer zweiten Elektrode (18) tiefer als der Graben (7) ist.
  6. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 5, umfassend eine vierte Halbleiterregion (11) mit dem zweiten Leitfähigkeitstyp, die in der dritten Halbleiterregion (3) selektiv gebildet ist, wobei die vierte Halbleiterregion (11) einen Boden des Grabens (7) abdeckt.
  7. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 6, wobei die vierte Halbleiterregion (11) in die dritte Halbleiterregion (3) vom Boden des Grabens (7) aus eindringt.
  8. Siliziumcarbid-Halbleitervorrichtung nach einem der Ansprüche 5 bis 7, umfassend eine fünfte Halbleiterregion (12) mit dem zweiten Leitfähigkeitstyp, die in der dritten Halbleiterregion (3) zwischen dem Graben (7) und einem benachbarten Graben (7) gebildet ist, um die zweite epitaktische Schicht (22) zu kontaktieren.
  9. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 8, wobei die fünfte Halbleiterregion (12) in die dritte Halbleiterregion (3) in der Tiefenrichtung eindringt.
  10. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 2, wobei das Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp Folgendes aufweist: eine erste Störstellenkonzentrationssteigung, wo die Störstellenkonzentration zwischen der Spitze und einer Grenze der zweiten epitaktischen Schicht (22) und der ersten epitaktischen Schicht (21) auf der Seite einer ersten epitaktischen Schicht (21) abnimmt, und eine zweite Störstellenkonzentrationssteigung, wo die Störstellenkonzentration von der Grenze der zweiten epitaktischen Schicht (22) und der ersten epitaktischen Schicht (21) aus auf der Seite der ersten epitaktischen Schicht (21) abnimmt, und die zweite Störstellenkonzentrationssteigung größer als die erste Störstellenkonzentrationssteigung ist.
  11. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 10, wobei in dem Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp die Störstellenkonzentration an der Grenze der zweiten epitaktischen Schicht (22) und der ersten epitaktischen Schicht (21) über die zweite Störstellenkonzentrationssteigung stark abnimmt.
  12. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1, wobei die Störstellenkonzentration der Spitze in dem Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp 3×1017 Atome/cm3 oder mehr und 5×1017 Atome/cm3 oder weniger beträgt.
  13. Siliziumcarbid-Halbleitervorrichtung, umfassend: eine erste epitaktische Schicht (21) mit einem ersten Leitfähigkeitstyp, die auf einer Vorderseite eines Siliziumcarbid-Substrats (1) gebildet ist; eine zweite epitaktische Schicht (22) mit einem zweiten Leitfähigkeitstyp, die auf einer gegenüberliegenden Seite der ersten epitaktischen Schicht (21) einer Siliziumcarbid-Substratseite derselben gebildet ist; eine erste Halbleiterregion (13) mit dem zweiten Leitfähigkeitstyp, die in der zweiten epitaktischen Schicht (22) selektiv gebildet ist, wobei die erste Halbleiterregion (13) eine Störstellenkonzentration aufweist, die höher als die der zweiten epitaktischen Schicht (22) ist; eine zweite Halbleiterregion (5) mit dem ersten Leitfähigkeitstyp, die in der zweiten epitaktischen Schicht (22) in einer Position, die seichter als die erste Halbleiterregion (13) ist, selektiv gebildet ist; einen Graben (7), der in die zweite Halbleiterregion (5), die erste Halbleiterregion (13) und die zweite epitaktische Schicht (22) eindringt und die erste epitaktische Schicht (21) erreicht; eine Gate-Elektrode (9), die anhand einer Gate-Isolierschicht (8) in dem Graben (7) bereitgestellt wird; eine erste Elektrode (16), welche die zweite Halbleiterregion (5) und die zweite epitaktische Schicht (22) kontaktiert; eine zweite Elektrode (18), die auf einer Rückseite des Siliziumcarbid-Substrats (1) bereitgestellt wird, wobei die erste Halbleiterregion (13) ein Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp aufweist, in dem die Konzentrationsunterschiede in einer Tiefenrichtung eine glockenförmige Kurve an einer Störstellenkonzentrationsspitze, die höher als die der zweiten epitaktischen Schicht (22) ist, bilden; eine dritte Halbleiterregion (3) mit dem ersten Leitfähigkeitstyp, die in der ersten epitaktischen Schicht (21) gebildet ist, wobei die dritte Halbleiterregion (3) eine Störstellenkonzentration aufweist, die höher als die der ersten epitaktischen Schicht (21) ist, wobei die dritte Halbleiterregion (3) die zweite epitaktische Schicht (22) kontaktiert und von einer Grenze mit der zweiten epitaktischen Schicht (22) aus eine Position erreicht, die auf der Seite einer zweiten Elektrode (18) tiefer als der Graben (7) ist; und eine vierte Halbleiterregion (11) mit dem zweiten Leitfähigkeitstyp, die in der dritten Halbleiterregion (3) selektiv gebildet ist, wobei die vierte Halbleiterregion (11) einen Boden des Grabens (7) abdeckt.
  14. Siliziumcarbid-Halbleitervorrichtung, umfassend: eine erste epitaktische Schicht (21) mit einem ersten Leitfähigkeitstyp, die auf einer Vorderseite eines Siliziumcarbid-Substrats (1) gebildet ist; eine zweite epitaktische Schicht (22) mit einem zweiten Leitfähigkeitstyp, die auf einer gegenüberliegenden Seite der ersten epitaktischen Schicht (21) einer Siliziumcarbid-Substratseite derselben gebildet ist; eine erste Halbleiterregion (13) mit dem zweiten Leitfähigkeitstyp, die in der zweiten epitaktischen Schicht (22) selektiv gebildet ist, wobei die erste Halbleiterregion (13) eine Störstellenkonzentration aufweist, die höher als die der zweiten epitaktischen Schicht (22) ist; eine zweite Halbleiterregion (5) mit dem ersten Leitfähigkeitstyp, die in der zweiten epitaktischen Schicht (22) in einer Position, die seichter als die erste Halbleiterregion (13) ist, selektiv gebildet ist; einen Graben (7), der in die zweite Halbleiterregion (5), die erste Halbleiterregion (13) und die zweite epitaktische Schicht (22) eindringt und die erste epitaktische Schicht (21) erreicht; eine Gate-Elektrode (9), die anhand einer Gate-Isolierschicht (8) in dem Graben (7) bereitgestellt wird; eine erste Elektrode (16), welche die zweite Halbleiterregion (5) und die zweite epitaktische Schicht (22) kontaktiert; eine zweite Elektrode (18), die auf einer Rückseite des Siliziumcarbid-Substrats (1) bereitgestellt wird, wobei die erste Halbleiterregion (13) ein Störstellenkonzentrationsprofil mit einem zweiten Leitfähigkeitstyp aufweist, in dem die Konzentrationsunterschiede in einer Tiefenrichtung eine glockenförmige Kurve an einer Störstellenkonzentrationsspitze, die höher als die der zweiten epitaktischen Schicht (22) ist, bilden; eine dritte Halbleiterregion (3) mit dem ersten Leitfähigkeitstyp, die in der ersten epitaktischen Schicht (21) gebildet ist, wobei die dritte Halbleiterregion (3) eine Störstellenkonzentration aufweist, die höher als die der ersten epitaktischen Schicht (21) ist, wobei die dritte Halbleiterregion (3) die zweite epitaktische Schicht (22) kontaktiert und von einer Grenze mit der zweiten epitaktischen Schicht (22) aus eine Position erreicht, die auf der Seite einer zweiten Elektrode (18) tiefer als der Graben (7) ist; und eine fünfte Halbleiterregion (12) mit dem zweiten Leitfähigkeitstyp, die in der dritten Halbleiterregion (3) zwischen dem Graben (7) und einem benachbarten Graben (7) gebildet ist, um die zweite epitaktische Schicht (22) zu kontaktieren.
DE102016226237.8A 2016-02-01 2016-12-27 Siliziumcarbid-halbleitervorrichtung Active DE102016226237B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-017568 2016-02-01
JP2016017568 2016-02-01
JP2016-165171 2016-08-25
JP2016165171A JP6472776B2 (ja) 2016-02-01 2016-08-25 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102016226237A1 DE102016226237A1 (de) 2017-08-03
DE102016226237B4 true DE102016226237B4 (de) 2024-07-18

Family

ID=59327530

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016226237.8A Active DE102016226237B4 (de) 2016-02-01 2016-12-27 Siliziumcarbid-halbleitervorrichtung

Country Status (3)

Country Link
US (1) US10367092B2 (de)
CN (1) CN107039268B (de)
DE (1) DE102016226237B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6472776B2 (ja) * 2016-02-01 2019-02-20 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102016226237B4 (de) 2016-02-01 2024-07-18 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung
US10693002B2 (en) * 2017-09-07 2020-06-23 Fuji Electric Co., Ltd. Semiconductor device
CN108346688B (zh) * 2018-01-25 2021-03-02 中国科学院微电子研究所 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
JP6827433B2 (ja) * 2018-03-02 2021-02-10 株式会社東芝 半導体装置
KR102406116B1 (ko) * 2018-04-27 2022-06-07 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP7275573B2 (ja) * 2018-12-27 2023-05-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7287405B2 (ja) * 2019-02-04 2023-06-06 住友電気工業株式会社 炭化珪素半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110068353A1 (en) 2008-05-20 2011-03-24 Rohm Co., Ltd. Semiconductor device
US20150194492A1 (en) 2008-12-25 2015-07-09 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
JP3158973B2 (ja) 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
JP4371521B2 (ja) 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP2006080177A (ja) 2004-09-08 2006-03-23 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7687851B2 (en) 2005-11-23 2010-03-30 M-Mos Semiconductor Sdn. Bhd. High density trench MOSFET with reduced on-resistance
US7598517B2 (en) 2006-08-25 2009-10-06 Freescale Semiconductor, Inc. Superjunction trench device and method
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
JP4640436B2 (ja) 2008-04-14 2011-03-02 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2009283540A (ja) 2008-05-20 2009-12-03 Denso Corp 炭化珪素半導体装置およびその製造方法
US7626231B1 (en) 2008-06-23 2009-12-01 Force Mos Technology Co., Ltd. Integrated trench MOSFET and junction barrier schottky rectifier with trench contact structures
US20120018800A1 (en) 2010-07-22 2012-01-26 Suku Kim Trench Superjunction MOSFET with Thin EPI Process
JP5809877B2 (ja) * 2010-08-26 2015-11-11 新電元工業株式会社 トレンチゲート型パワー半導体装置の製造方法
IT1401755B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato a conduzione verticale e relativo metodo di fabbricazione.
JP2012099601A (ja) 2010-11-01 2012-05-24 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2012160584A (ja) * 2011-02-01 2012-08-23 Sumitomo Electric Ind Ltd 半導体装置
JP6037499B2 (ja) 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP5673393B2 (ja) 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
US8564054B2 (en) 2011-12-30 2013-10-22 Feei Cherng Enterprise Co., Ltd. Trench semiconductor power device having active cells under gate metal pad
JP6077385B2 (ja) * 2013-05-17 2017-02-08 トヨタ自動車株式会社 半導体装置
JP6107453B2 (ja) 2013-06-13 2017-04-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6098447B2 (ja) 2013-09-06 2017-03-22 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9099320B2 (en) 2013-09-19 2015-08-04 Force Mos Technology Co., Ltd. Super-junction structures having implanted regions surrounding an N epitaxial layer in deep trench
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
JP2015072999A (ja) 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
JPWO2015049815A1 (ja) 2013-10-04 2017-03-09 三菱電機株式会社 炭化珪素半導体装置
DE102014107325B4 (de) 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
JP6335089B2 (ja) 2014-10-03 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016165171A (ja) 2015-03-06 2016-09-08 いすゞ自動車株式会社 保護部材
JP2016165172A (ja) 2015-03-06 2016-09-08 セイコーエプソン株式会社 処理装置
JP6759563B2 (ja) 2015-11-16 2020-09-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6472776B2 (ja) * 2016-02-01 2019-02-20 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102016226237B4 (de) 2016-02-01 2024-07-18 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung
JP6880669B2 (ja) 2016-11-16 2021-06-02 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6848382B2 (ja) 2016-11-16 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110068353A1 (en) 2008-05-20 2011-03-24 Rohm Co., Ltd. Semiconductor device
JP2014241435A (ja) 2008-05-20 2014-12-25 ローム株式会社 半導体装置
US20150194492A1 (en) 2008-12-25 2015-07-09 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US20160336441A1 (en) 2008-12-25 2016-11-17 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
DE102016226237A1 (de) 2017-08-03
CN107039268A (zh) 2017-08-11
CN107039268B (zh) 2022-08-09
US20170222046A1 (en) 2017-08-03
US10367092B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
DE102016226237B4 (de) Siliziumcarbid-halbleitervorrichtung
DE102016226235A1 (de) Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer stlsziumcarbid-halbleitervorrichtung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE69309565T2 (de) Feldeffekttransistor mit Graben mit niedrig dotiertem epitaktischen Gebiet an dessen Oberflächenbereich
DE102010037736B4 (de) Tunnel-Feldeffekttransistoren
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE112017000949B4 (de) Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
DE112016004718B4 (de) Halbleitereinheit
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102014118766A1 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102019005867A1 (de) Siliciumcarbid-Gleichrichter mit niedriger Einschaltspannung
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102019216309A1 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung einer siliciumcarbid-halbleitervorrichtung
EP4107784B1 (de) Vertikaler fin-feldeffekttransistor, vertikale fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors
DE102015118616B3 (de) Latchup-fester Transistor
DE19750221A1 (de) Halbleiterbauteil mit MOS-Gatesteuerung sowie Verfahren zu seiner Herstellung
DE102013111966B4 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102013100423B4 (de) Halbleitertransistor mit Grabenkontakten und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division