JP2014241435A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014241435A
JP2014241435A JP2014161371A JP2014161371A JP2014241435A JP 2014241435 A JP2014241435 A JP 2014241435A JP 2014161371 A JP2014161371 A JP 2014161371A JP 2014161371 A JP2014161371 A JP 2014161371A JP 2014241435 A JP2014241435 A JP 2014241435A
Authority
JP
Japan
Prior art keywords
semiconductor layer
type semiconductor
trench
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014161371A
Other languages
English (en)
Inventor
佑紀 中野
Yuuki Nakano
佑紀 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014161371A priority Critical patent/JP2014241435A/ja
Publication of JP2014241435A publication Critical patent/JP2014241435A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Abstract

【課題】オン抵抗を低減し、絶縁耐圧を高め、しきい値電圧を低減させることができる半導体装置を提供する。【解決手段】半導体装置Ａ１は、第１ｎ型半導体層１１、第２ｎ型半導体層１２、ｐ型半導体層１３、トレンチ３、絶縁層５、ゲート電極４１、およびｎ型半導体領域１４、を備える。ｐ型半導体層１３は、トレンチ３に沿っており、かつ、第２ｎ型半導体層１２およびｎ型半導体領域１４に接するチャネル領域を有しており、深さ方向ｘにおけるチャネル領域の大きさは、０．１〜０．５μｍであり、チャネル領域は、ピーク不純物濃度が１?１０18ｃｍ-3程度である高濃度部を有する。【選択図】図１

Description

本発明は、トレンチ構造を有する半導体装置に関する。
図９は、従来のトレンチ構造を有する縦型の絶縁ゲート型半導体装置の一例を示している。図示された半導体装置９Ａは、第１ｎ型半導体層９１１、第２ｎ型半導体層９１２、ｐ型半導体層９１３、ｎ型半導体領域９１４、トレンチ９３、ゲート電極９４およびゲート絶縁層９５を備えている。
第１ｎ型半導体層９１１は、半導体装置９Ａの土台となっている。第２ｎ型半導体層９１２、ｐ型半導体層９１３、ｎ型半導体領域９１４は、第１ｎ型半導体層９１１上に積層されている。
トレンチ９３は、ｐ型半導体層９１３およびｎ型半導体領域９１４を貫通して、第２ｎ型半導体層９１２に達するように形成されている。トレンチ９３の内部には、ゲート電極９４およびゲート絶縁層９５が形成されている。ゲート絶縁層９５は、第２ｎ型半導体層９１２、ｐ型半導体層９１３およびｎ型半導体領域９１４に対してゲート電極９４を絶縁している。ゲート絶縁層９５は、トレンチ９３の内面に沿って形成されている。
ｐ型半導体層９１３には、チャネル領域が形成されている。このチャネル領域は、トレンチ９３に沿っており、かつ、第２ｎ型半導体層９１２およびｎ型半導体領域９１４に接している。
このような半導体装置９Ａにおいて、エネルギーの低損失化を図るためには、電流を流す際のオン抵抗が小さいものがよい。また、絶縁破壊を抑制するには、絶縁耐圧が大きいものが好ましい。さらに、ゲート電極に比較的低い電圧を印加しただけで十分駆動できるように、しきい値電圧の低減が要求されている（たとえば特許文献１参照）。
特開２００６−３２４２０号公報
本発明は、上記した事情のもとで考え出されたものであって、オン抵抗を低減し、絶縁耐圧を高め、しきい値電圧を低減させることができる半導体装置を提供することをその課題とする。
上記課題を解決するため、本発明では、次の技術的手段を講じている。
本発明によって提供される半導体装置は、第１の導電型をもつ第１半導体層と、この第１半導体層上に設けられ、上記第１の導電型と反対の第２の導電型を持つ第２半導体層と、この第２半導体層を貫通して上記第１半導体層に達するトレンチと、上記トレンチの内面に沿って、上記トレンチの底部および側部に形成された絶縁層と、この絶縁層により上記第１半導体層および上記第２半導体層に対して絶縁されており、少なくともその一部が上記トレンチ内部に形成されたゲート電極と、上記第２半導体層上において、上記トレンチの周囲に形成された上記第１の導電型をもつ半導体領域と、を備え、上記第２半導体層は、上記トレンチに沿っており、かつ、上記第１半導体層および上記半導体領域に接するチャネル領域を有しており、上記トレンチの深さ方向における上記チャネル領域の大きさは、０．１〜０．５μｍであり、上記チャネル領域は、ピーク不純物濃度が４×１０17ｃｍ-3〜２×１０18ｃｍ-3の範囲内である。
本発明の好ましい実施の形態においては、上記チャネル領域は、不純物濃度が５×１０17ｃｍ-3以上の高濃度部を含んでおり、上記高濃度部は、上記トレンチに接し、かつ、上記深さ方向と直角である方向に広がる層状である。
本発明の好ましい実施の形態においては、上記第１半導体層、上記第２半導体層、および、上記半導体領域は、炭化珪素から構成されている。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態に基づく半導体装置を示す要部断面図である。 図１に示す半導体装置のｐ型半導体領域における、深さ方向に対する不純物濃度の分布を示した図である。 図１に示す半導体装置の製造工程の一部を示す要部断面図である。 図２に示す工程の後に続く工程を示す要部断面図である。 従来の半導体装置におけるｐ型半導体層最高濃度に対するしきい値電圧を示した図である。 本実施形態におけるｐ型半導体層最高濃度と、しきい値電圧および絶縁破壊電界との関係を示しすグラフである。 本実施形態におけるｐ型半導体層最高濃度と、チャネル抵抗および絶縁破壊電界との関係を示しすグラフである。 本発明の第２実施形態に基づく半導体装置を示す要部断面図である。 本発明の第３実施形態に基づく半導体装置を示す要部断面図である。 従来の半導体装置の一例を示す要部断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１は、本発明の第１実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ１は、第１ｎ型半導体層１１、第２ｎ型半導体層１２、ｐ型半導体層１３、高濃度ｐ型半導体領域１３ａ、ｎ型半導体領域１４、トレンチ３、ゲート電極４１、ゲート絶縁層５、ソース電極４２、ドレイン電極４３および層間絶縁膜６を備えており、いわゆるトレンチＭＯＳＦＥＴと称される構造を有する。
第１ｎ型半導体層１１は、炭化珪素に高濃度の不純物が添加された材質からなる基板であり、半導体装置Ａ１の土台となっている。第１ｎ型半導体層１１の深さ方向ｘの大きさは、約３００μｍである。第１ｎ型半導体層１１の不純物濃度は、約１×１０19ｃｍ-3である。
第２ｎ型半導体層１２は、第１ｎ型半導体層１１上に形成されている。第２ｎ型半導体層１２は、炭化珪素に低濃度の不純物が添加された材質からなる。第２ｎ型半導体層１２の深さ方向ｘにおける大きさは、約１０μｍである。第２ｎ型半導体層１２の不純物濃度は、約６×１０15ｃｍ-3である。第２ｎ型半導体層１２の不純物濃度はこれに限らず、１×１０15〜２×１０16ｃｍ-3程度であればよい。
ｐ型半導体層１３は、第２ｎ型半導体層１２上に形成されている。ｐ型半導体層１３の深さ方向ｘの大きさは、約０．３μｍである。ｐ型半導体層１３の深さ方向の大きさは、０．１〜０．５μｍであることが好ましい。ｐ型半導体層１３の不純物濃度は、１×１０17ｃｍ-3以上である。
ｐ型半導体層１３には、チャネル領域が形成されている。このチャネル領域は、トレンチ３に沿っており、かつ、第２ｎ型半導体層１２およびｎ型半導体領域１４に接している。ｐ型半導体層１３の深さ方向ｘの大きさは、短チャネル効果を発生させる大きさの範囲内である必要がある。短チャネル効果とは、深さ方向ｘにおけるチャネル領域の大きさが、小さくなると半導体装置Ａ１のしきい値電圧が低下するという現象のことをいう。ｐ型半導体層１３の深さ方向の大きさが０．１μｍ未満であると、チャネル領域としての機能を十分に果たさないおそれが大きくなる。
図２に、ｐ型半導体層１３の不純物濃度Ｉｃの深さ方向ｘにおける分布を示している。深さＤｐが大きくなるにつれて、不純物濃度Ｉｃは大きくなる。ある深さＤｐにおいて不純物濃度Ｉｃが最大となり、さらに深さＤｐが大きくなるにつれて、不純物濃度Ｉｃは減少する。具体的には、深さＤｐが約０．５μｍであるとき、不純物濃度Ｉｃは最大となっており、その値は約１×１０18ｃｍ-3である。十分な耐電圧を得るため、ｐ型半導体層１３には、高濃度部１３'が含まれていることが望ましい。本図において、不純物濃度が５×１０17ｃｍ-3以上である部分が、高濃度部１３'である。ｐ型半導体層１３の大きさが０．５μｍを越えると、たとえば不純物イオンの照射によって不純物濃度をこのような分布とすること、および短チャネル効果を十分に発揮させること、が困難となる。
ｎ型半導体領域１４は、ｐ型半導体層１３上に形成されている。ｎ型半導体領域１４の深さ方向ｘの大きさは、約０．３μｍである。ｎ型半導体領域１４の不純物濃度は、約１×１０20ｃｍ-3である。ｎ型半導体領域１４の不純物濃度はこれに限らず、１×１０18ｃｍ-3以上であればよい。高濃度ｐ型半導体領域１３ａは、ｐ型半導体層１３上に形成されている。
トレンチ３は、ｐ型半導体層１３およびｎ型半導体領域１４を貫通して、第２ｎ型半導体層１２に達するように形成されている。トレンチ３の深さ方向ｘの大きさは、ｐ型半導体層１３の深さ方向ｘの大きさ以上である。本実施形態においては、トレンチ３の深さ方向ｘの大きさは、約１μｍとされている。
トレンチ３の内部には、ゲート電極４１およびゲート絶縁層５が形成されている。ゲート絶縁層５は、第２ｎ型半導体層１２、ｐ型半導体層１３およびｎ型半導体領域１４に対してゲート電極４１を絶縁している。ゲート絶縁層５は、トレンチ３の内面に沿って、トレンチ３の底部および側部に形成されている。ゲート絶縁層５は、本実施形態においては、たとえば、二酸化珪素によって形成されている。
ゲート絶縁層５の側部の幅方向ｙにおける大きさは、約０．１μｍである。一方、ゲート絶縁層５の底部の方向ｘにおける大きさは、約０．０８μｍである。
ソース電極４２は、たとえばＡｌからなり、ｎ型半導体領域１４および高濃度ｐ型半導体領域１３ａと接している。ドレイン電極４３は、たとえばＡｌからなり、第１ｎ型半導体層１１と接している。ドレイン電極４３は、第１ｎ型半導体層１１を挟んで第２ｎ型半導体層１２が形成された側とは反対側に形成されている。層間絶縁膜６は、ゲート電極４１を覆うように形成されている。
次に、半導体装置Ａ１の製造方法の一例について、図３、図４を参照しつつ以下に説明する。
まず、図３に示すように、第１ｎ型半導体層１１となる炭化珪素からなる半導体基板を準備する。次に、この基板の表面側に、エピタキシャル結晶成長法により、第２ｎ型半導体層１２を形成する。次に、この第２ｎ型半導体層１２の上面に、Ａｌ，Ｂイオンなどの不純物イオン（ｐ型）を注入し、ｐ型半導体層１３を形成する。炭化珪素に注入された不純物イオンは、炭化珪素基板内においてほとんど拡散しない。炭化珪素基板内における、注入された不純物イオンの深さ方向の位置は、照射する際のエネルギーのみによって決まる。そのため、不純物イオンを照射する際、エネルギーを調整することで、深さ方向における不純物濃度の分布を、図２に示したものとすることができる。次に、不純物イオン（ｎ型またはｐ型）を注入するなどして、ｎ型半導体領域１４および高濃度ｐ型半導体領域１３ａを形成する。
次に、図４に示すように、トレンチ３、ゲート絶縁層５およびゲート電極４１を形成する。そして、層間絶縁膜６、ソース電極４２およびドレイン電極４３を形成する。以上の工程により、図１に示す半導体装置Ａ１が完成する。
次に、本発明にかかる半導体装置Ａ１と、従来の半導体装置との比較について述べる。
図５に、従来の半導体装置におけるｐ型半導体層の不純物の最大濃度（ｐ型半導体層最高濃度Ｃｈ）としきい値電圧Ｖｔとの関係を示している。この従来の半導体装置は、短チャネル効果が発生しておらず、チャネル領域の深さ方向ｘにおける大きさによってしきい値電圧が影響を受けない点において、半導体装置Ａ１と異なっている。図６Ａは、本実施形態の半導体装置Ａ１におけるｐ型半導体層最高濃度Ｃｈと、しきい値電圧Ｖｔおよび絶縁破壊電界Ｖｂとの関係を示している。図６Ｂは、本実施形態の半導体装置Ａ１におけるｐ型半導体層最大濃度Ｃｈと、チャネル抵抗Ｒｃおよび絶縁破壊電界Ｖｂとの関係を示している。
図５によると、従来の半導体装置９Ａでは、ｐ型半導体層９１３における不純物濃度Ｃｈが２×１０17ｃｍ-3であるとき、しきい値電圧Ｖｔは９Ｖである。このとき、チャネル長が１μｍ、トレンチ９３のコーナー部における絶縁破壊電界Ｖｂが１．５ＭＶｃｍ-1であるという条件において、チャネル抵抗は３．８ｍΩｃｍ2である。一方、ｐ型半導体層９１３における不純物濃度Ｃｈが５×１０17ｃｍ-3であるとき、しきい値電圧Ｖｔは１３Ｖである。このとき、チャネル長が１μｍであり、トレンチ９３の底部における絶縁破壊電界Ｖｂが１．５ＭＶｃｍ-1であるという上記と同様の条件において、チャネル抵抗は５．９ｍΩｃｍ2である。
一方、図６Ａによると、ｐ型半導体層最高濃度Ｃｈが４×１０17ｃｍ-3から２×１０18ｃｍ-3の範囲内において、しきい値電圧Ｖｔは４Ｖから１１Ｖの範囲内にある。またこのｐ型半導体層最高濃度Ｃｈの範囲内において、絶縁破壊電界Ｖｂは、０．９ＭＶｃｍ-1から１．７ＭＶｃｍ-1の範囲内にある。図６Ｂによると、このｐ型半導体層最高濃度Ｃｈの範囲内において、チャネル抵抗Ｒｃの値は、０．５ｍΩｃｍ2から２．９ｍΩｃｍ2の範囲内にある。
ここで、このｐ型半導体層最高濃度Ｃｈの範囲内のいくつかの点における、しきい値電圧Ｖｔ、絶縁破壊電界Ｖｂおよびチャネル抵抗Ｒｃの値を示す。図６Ａおよび図６Ｂによると、ｐ型半導体層最高濃度Ｃｈが４×１０17ｃｍ-3であるとき、しきい値電圧Ｖｔは４Ｖである。このとき、絶縁破壊電界Ｖｂが約０．９ＭＶｃｍ-1であるが、チャネル抵抗Ｒｃは、０．５ｍΩｃｍ2である。ｐ型半導体層最高濃度Ｃｈが２×１０18ｃｍ-3であるとき、しきい値電圧Ｖｔは１１Ｖである。このとき、絶縁破壊電界Ｖｂが約１．７ＭＶｃｍ-1であり、チャネル抵抗Ｒｃは２．９ｍΩｃｍ2である。また、ｐ型半導体層最高濃度Ｃｈが、４×１０17ｃｍ-3から２×１０18ｃｍ-3の範囲内である１×１０18ｃｍ-3であるとき、しきい値電圧Ｖｔは７Ｖである。このとき、絶縁破壊電界Ｖｂが約１．５ＭＶｃｍ-1であり、チャネル抵抗Ｒｃは、１ｍΩｃｍ2である。
これらのしきい値電圧Ｖｔ、絶縁破壊電界Ｖｂおよびチャネル抵抗Ｒｃの値を、図５を用いて説明した従来の半導体装置におけるものと比較する。半導体装置Ａ１において、しきい値電圧Ｖｔは、比較的低い値のまま維持されている。これは、ｐ型半導体層１３における不純物濃度を上述の範囲内にしたにもかかわらず、短チャネル効果が発揮しているためと考えられる。また、絶縁破壊電界Ｖｂは、比較的高い値のまま維持されている。これは、ｐ型半導体層１３における不純物の濃度が、依然高濃度であるためと考えられる。また、チャネル抵抗Ｒｃは相対的に小さくなっている。これは、チャネル領域の深さ方向の大きさが小さくなったためと考えられる。したがって、半導体装置Ａ１における、しきい値電圧Ｖｔ、絶縁破壊電界Ｖｂおよびチャネル抵抗Ｒｃの値は、全体的に好ましい値となっているといえる。よって、半導体装置Ａ１では、オン抵抗、絶縁耐圧、および、しきい値電圧の値を、従来の半導体装置と比較して良好にすることが可能である。
図７および図８は、本発明にかかる半導体装置の他の例を示している。なお、これらの図においては、上記実施形態と類似の要素については、同一の符号を付しており、適宜説明を省略する。
図７は、本発明の第２実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ２は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated Gate Bipolar Transistor）と称される半導体装置として構成されている点が、上述した半導体装置Ａ１と異なっている。一方、半導体装置Ａ２は、チャネル領域の大きさおよび不純物濃度、図２に示した高濃度部１３'を有する点、および炭化珪素からなる点は半導体装置Ａ１と同様である。本実施形態においては、ｎ型半導体層１２の裏面側にｐ型基板１５が設けられている。そして、ｐ型基板１５とドレイン電極４３との間にＮｉ層１６が形成されている。
このような構成によっても、上述した半導体装置Ａ１と同様に、オン抵抗、絶縁耐圧、および、しきい値電圧のいずれもの値を、比較的良好な値とすることが可能である。さらに、ＩＧＢＴとされた半導体装置Ａ２によれば、低抵抗化を図るのに有利であり、半導体装置Ａ１と比べてより高電圧の用途に適している。
図８は、本発明の第３実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ３は、ＳＪ（Super Junction）ＭＯＳＦＥＴと称される半導体装置として構成されている点が、上述した半導体装置Ａ１と異なっている。一方、半導体装置Ａ２は、チャネル領域の大きさおよび不純物濃度、図２に示した高濃度部１３'を有する点、および炭化珪素からなる点は半導体装置Ａ１と同様である。
本実施形態においては、ｎ型半導体層１２を方向ｙにおいて挟むｐ型半導体層１７が形成されている。ｐ型半導体層１７は、第２ｎ型半導体層１２と同様の厚さとされており、第１ｎ型半導体層１１およびｐ型半導体層１３に接している。第１ｎ型半導体層１１とドレイン電極４３との間には、Ｎｉ層１６が形成されている。ただし、これに限るものではなく、ｐ型半導体層１７は、ｐ型半導体層１３から第２ｎ型半導体層１２の途中まで延びた構成でもよい。ＳＪＭＯＳＦＥＴ構造の半導体装置Ａ３においては、第１ｎ型半導体層１１がいわゆるドリフト層として、ｐ型半導体層１７がリサーフ層として、それぞれ機能する。
このような構成によっても、上述した半導体装置Ａ１と同様に、オン抵抗、絶縁耐圧、および、しきい値電圧のいずれもの値を、比較的良好な値とすることが可能である。さらに、ＳＪＭＯＳＦＥＴとされた半導体装置Ａ３によれば、高耐圧化と低抵抗化との両立を図るのに有利である
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。

Claims (3)

  1. 第１の導電型をもつ第１半導体層と、
    この第１半導体層上に設けられ、上記第１の導電型と反対の第２の導電型を持つ第２半導体層と、
    この第２半導体層を貫通して上記第１半導体層に達するトレンチと、
    上記トレンチの内面に沿って、上記トレンチの底部および側部に形成された絶縁層と、
    この絶縁層により上記第１半導体層および上記第２半導体層に対して絶縁されており、少なくともその一部が上記トレンチ内部に形成されたゲート電極と、
    上記第２半導体層上において、上記トレンチの周囲に形成された上記第１の導電型をもつ半導体領域と、を備え、
    上記第２半導体層は、上記トレンチに沿っており、かつ、上記第１半導体層および上記半導体領域に接するチャネル領域を有しており、
    上記トレンチの深さ方向における上記チャネル領域の大きさは、０．１〜０．５μｍであり、
    上記チャネル領域は、ピーク不純物濃度が４×１０17ｃｍ-3〜２×１０18ｃｍ-3の範囲内である、半導体装置。
  2. 上記チャネル領域は、不純物濃度が５×１０17ｃｍ-3以上の高濃度部を含んでおり、
    上記高濃度部は、上記トレンチに接し、かつ、上記深さ方向と直角である方向に広がる層状である、請求項１に記載の半導体装置。
  3. 上記第１半導体層、上記第２半導体層、および、上記半導体領域は、炭化珪素から構成されている、請求項１に記載の半導体装置。
JP2014161371A 2008-05-20 2014-08-07 半導体装置 Pending JP2014241435A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014161371A JP2014241435A (ja) 2008-05-20 2014-08-07 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008131884 2008-05-20
JP2008131884 2008-05-20
JP2014161371A JP2014241435A (ja) 2008-05-20 2014-08-07 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010513040A Division JP5819064B2 (ja) 2008-05-20 2009-05-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2014241435A true JP2014241435A (ja) 2014-12-25

Family

ID=41340161

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010513040A Active JP5819064B2 (ja) 2008-05-20 2009-05-20 半導体装置
JP2014161371A Pending JP2014241435A (ja) 2008-05-20 2014-08-07 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010513040A Active JP5819064B2 (ja) 2008-05-20 2009-05-20 半導体装置

Country Status (5)

Country Link
US (2) US8575622B2 (ja)
EP (3) EP3614441B1 (ja)
JP (2) JP5819064B2 (ja)
CN (1) CN102037564B (ja)
WO (1) WO2009142233A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016226237A1 (de) 2016-02-01 2017-08-03 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
DE102016226235A1 (de) 2016-02-01 2017-08-17 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer stlsziumcarbid-halbleitervorrichtung
JP2018133528A (ja) * 2017-02-17 2018-08-23 トヨタ自動車株式会社 スイッチング素子とその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099601A (ja) 2010-11-01 2012-05-24 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2012160584A (ja) * 2011-02-01 2012-08-23 Sumitomo Electric Ind Ltd 半導体装置
WO2012164817A1 (ja) 2011-05-30 2012-12-06 パナソニック株式会社 半導体素子およびその製造方法
CN103378141B (zh) * 2012-04-25 2016-03-09 上海北车永电电子科技有限公司 绝缘栅双极型晶体管及其制作方法
JP2014056913A (ja) 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5811973B2 (ja) 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6056292B2 (ja) 2012-09-12 2017-01-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
WO2014102916A1 (ja) * 2012-12-26 2014-07-03 株式会社日立製作所 炭化珪素半導体装置
JP6048317B2 (ja) * 2013-06-05 2016-12-21 株式会社デンソー 炭化珪素半導体装置
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
JP6110900B2 (ja) * 2015-07-07 2017-04-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6907233B2 (ja) 2016-02-02 2021-07-21 アーベーベー・シュバイツ・アーゲーＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ パワー半導体デバイス
US10497777B2 (en) 2017-09-08 2019-12-03 Hestia Power Inc. Semiconductor power device
DE102018200676A1 (de) * 2018-01-17 2019-07-18 Robert Bosch Gmbh Leistungselektronisches Bauelement
JP2020123607A (ja) * 2019-01-29 2020-08-13 トヨタ自動車株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60226185A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd 縦型電界効果トランジスタ
JP2006080177A (ja) * 2004-09-08 2006-03-23 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742076A (en) * 1996-06-05 1998-04-21 North Carolina State University Silicon carbide switching devices having near ideal breakdown voltage capability and ultralow on-state resistance
JPH11145457A (ja) * 1997-11-07 1999-05-28 Nec Corp 縦型電界効果トランジスタ
JP4371521B2 (ja) * 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP4696335B2 (ja) * 2000-05-30 2011-06-08 株式会社デンソー 半導体装置およびその製造方法
JP2003051598A (ja) 2001-05-31 2003-02-21 Hideshi Ito 高周波パワーｍｏｓｆｅｔ
US6919599B2 (en) * 2002-06-28 2005-07-19 International Rectifier Corporation Short channel trench MOSFET with reduced gate charge
JP2004335990A (ja) * 2003-03-10 2004-11-25 Fuji Electric Device Technology Co Ltd Ｍｉｓ型半導体装置
JP4945055B2 (ja) * 2003-08-04 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP3954541B2 (ja) * 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法
JP4404709B2 (ja) 2004-07-12 2010-01-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4744958B2 (ja) * 2005-07-13 2011-08-10 株式会社東芝 半導体素子及びその製造方法
JP4923543B2 (ja) 2005-11-30 2012-04-25 トヨタ自動車株式会社 炭化珪素半導体装置及びその製造方法
JP5101030B2 (ja) * 2006-04-10 2012-12-19 三菱電機株式会社 トレンチ型ｍｏｓｆｅｔ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60226185A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd 縦型電界効果トランジスタ
JP2006080177A (ja) * 2004-09-08 2006-03-23 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016226237A1 (de) 2016-02-01 2017-08-03 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
DE102016226235A1 (de) 2016-02-01 2017-08-17 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer stlsziumcarbid-halbleitervorrichtung
US9997358B2 (en) 2016-02-01 2018-06-12 Fuji Electric Co., Ltd. Silicon carbide semiconductor device having stacked epitaxial layers
US10367092B2 (en) 2016-02-01 2019-07-30 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US10586703B2 (en) 2016-02-01 2020-03-10 Fuji Electric Co., Ltd. Method of manufacturing silicon carbide semiconductor device
US10832914B2 (en) 2016-02-01 2020-11-10 Fuji Electric Co., Ltd. Method of manufacturing silicon carbide semiconductor device
JP2018133528A (ja) * 2017-02-17 2018-08-23 トヨタ自動車株式会社 スイッチング素子とその製造方法

Also Published As

Publication number Publication date
EP3614441B1 (en) 2023-04-19
US8575622B2 (en) 2013-11-05
EP4156302A1 (en) 2023-03-29
WO2009142233A1 (ja) 2009-11-26
EP2293336A1 (en) 2011-03-09
EP2293336B1 (en) 2019-11-27
CN102037564A (zh) 2011-04-27
US9024329B2 (en) 2015-05-05
JP5819064B2 (ja) 2015-11-18
CN102037564B (zh) 2013-04-10
US20110068353A1 (en) 2011-03-24
JPWO2009142233A1 (ja) 2011-09-29
US20140034969A1 (en) 2014-02-06
EP2293336A4 (en) 2014-01-29
EP3614441A1 (en) 2020-02-26

Similar Documents

Publication Publication Date Title
JP5819064B2 (ja) 半導体装置
JP6475635B2 (ja) ゲート酸化膜層において電界を低下させた半導体デバイス
JP5586887B2 (ja) 半導体装置及びその製造方法
US7928505B2 (en) Semiconductor device with vertical trench and lightly doped region
WO2015049815A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6214680B2 (ja) 炭化珪素半導体装置
CN102468327B (zh) 半导体装置及其制造方法
JP5697744B2 (ja) 半導体装置およびその製造方法
JP2009289904A (ja) 半導体装置
JP6740986B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5790573B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2012164707A (ja) 半導体装置およびその製造方法
US9698217B1 (en) Semiconductor device
JP5473397B2 (ja) 半導体装置およびその製造方法
CN106663693A (zh) 碳化硅半导体装置
JP2009272397A (ja) 半導体装置
TWI590450B (zh) Semiconductor device
US20130015493A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
JP2016025177A (ja) スイッチング素子
JP5165995B2 (ja) 半導体装置及びその製造方法
JP5473398B2 (ja) 半導体装置およびその製造方法
WO2022044099A1 (ja) 半導体装置、電力変換装置、および半導体装置の製造方法
JP5784860B1 (ja) 炭化ケイ素半導体装置
JP2022136213A (ja) 半導体装置
TW201545342A (zh) 半導體裝置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160315