CN103378141B - 绝缘栅双极型晶体管及其制作方法 - Google Patents

Abstract

本发明涉及电子器件领域，公开了一种绝缘栅双极型晶体管及其制作方法。本发明中，在绝缘栅双极型晶体管IGBT中，第一掺杂区作为超结，沟道区与第二掺杂区形成内置的快速恢复二极管，结合了超结MOS和逆导IGBT的优点，可以有效减小IGBT的饱和压降，获得更高的功率密度，同时在模块封装中省去了快速恢复二极管，可以有效降低生产成本。缓冲区层的存在，降低了对衬底厚度的需求，利用缓冲区层来加快载流子的复合过程，可以有效降低IGBT产品的拖尾时间，降低产品的关断损耗，提高产品的截止频率。

Description

绝缘栅双极型晶体管及其制作方法

技术领域

本发明涉及电子器件领域，特别涉及绝缘栅双极型晶体管。

背景技术

绝缘栅双极型晶体管(InsulatedGateBipolarTransistor，简称“IGBT”)是由双极型三极管(BipolarJunctionTransistor，简称“BJT”)和金属氧化物半导体(Metal-Oxide-Semiconductor，简称“MOS”)组成的复合全控型电压驱动式功率半导体器件。BJT饱和压降低，载流密度大，但驱动电流较大；MOS驱动功率很小，开关速度快，但导通压降大，载流密度小。IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低，非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路和牵引传动等领域。

图1所示为一个N沟道增强型绝缘栅双极晶体管结构，N+区05称为发射区，附于其上的电极02称为发射极。P+区07称为集电区。器件的控制区为栅区，附于其上的电极01称为栅极，沟道在紧靠栅区边界形成。在集电区、发射区之间的P型区(包括P+和P区)(沟道在该区域形成)，称为亚沟道区(Subchannelregion)。集电区和外延层以及亚沟道区一起形成PNP双极型晶体管，其中，集电区起发射极的作用，向外延层注入空穴，进行导电调制，以降低器件的通态电压。附于漏注入区上的电极03称为集电极。另外，图中04表示的是N外延层，06表示的是N缓冲层。

IGBT的开关作用是通过加正向栅极电压形成沟道，给PNP晶体管提供基极电流，使IGBT导通。反之，加反向门极电压消除沟道，切断基极电流，使IGBT关断。IGBT的驱动方法和MOS基本相同，只需控制输入极N沟道MOS，所以具有高输入阻抗特性。当MOS的沟道形成后，从P+集电极注入到N层的空穴(少子)，对N外延层进行电导调制，减小N外延层的电阻，使IGBT在拥有高电压特性时，也具有低的通态电压。

传统IGBT结构主要为平面栅和沟槽栅两种，但无论哪种结构，均需选择很高的电阻率和很厚的外延层或衬底得到较大耐压，从而导致饱和压降较高，功率密度较低，随着新一代器件对结温和功率密度的要求，需要将IGBT厚度做得更薄，尺寸做得更小，而当前主要依靠引入场中止(FieldStop，简称“FS”)层来达到这个目的；此外，在标准的半桥电路的开关应用中，IGBT必须与一个外置快速恢复二极管FRD反向并联成为一个小模组，两个小模组串联形成半桥电路，分别是上半桥和下半桥，而上半桥与感性负载并联。在测试过程中，保持上半桥IGBT处于关断状态，当开启下半桥IGBT时，感性负载和下半桥IGBT形成回路，电流上升，电感储能；此时关断下半桥的IGBT时，感性负载将与上半桥的FRD形成自回路，避免感性负载的能量强行冲击下半桥的IGBT，造成器件受损。

发明内容

本发明的目的在于提供一种绝缘栅双极型晶体管及其制作方法，结合了超结MOS和逆导IGBT的优点，可以有效减小IGBT的饱和压降，获得更高的功率密度，同时在模块封装中省去了快速恢复二极管，可以有效降低生产成本。

为解决上述技术问题，本发明的实施方式公开了一种绝缘栅双极型晶体管，在第一半导体类型的衬底的一侧，在该衬底与第二半导体类型的沟道区之间，存在第二半导体类型的第一掺杂区，其中，该第一掺杂区的掺杂浓度小于沟道区的掺杂浓度；

在衬底的另一侧，在该衬底与集电极金属电极之间，存在第一半导体类型的第二掺杂区。

本发明的实施方式还公开了一种绝缘栅双极型晶体管的制作方法，包括以下步骤：

在第一半导体类型的硅衬底上进行外延生长，在外延过程中先生长缓冲区层，再生长外延层，然后光刻注入第二半导体类型材料，再外延，然后再光刻，最后形成第一掺杂区；

生长栅氧化层，淀积多晶硅，利用栅极光刻掩膜形成栅极；

利用多晶硅做阻挡层，普注第二半导体类型材料并退火推阱形成第二半导体类型的沟道区；

利用多晶硅做阻挡层，普注第一半导体类型材料形成增强型第一半导体类型源区；

利用光刻掩膜形成增强型第二半导体类型图案，注入高浓度的第二半导体类型材料，形成增强型第二半导体类型源区，淀积硼磷硅玻璃，形成氧化绝缘层，利用掩膜版光刻形成接触区；

淀积金属形成金属发射极；

背面研磨至所需厚度，然后利用同一块光刻掩膜，利用正负光刻胶原理，形成背面第一半导体类型的第二掺杂区的集电区和第二半导体类型的集电区，最后形成背面合金。

本发明实施方式与现有技术相比，主要区别及其效果在于：

在该绝缘栅双极型晶体管IGBT的结构中，第一掺杂区作为超结，沟道区与第二掺杂区形成内置的快速恢复二极管，结合了超结MOS和逆导IGBT的优点，可以有效减小IGBT的饱和压降，获得更高的功率密度，同时在模块封装中省去了快速恢复二极管，可以有效降低生产成本。

第二半导体类型的沟道区与背面第一半导体类型的集电区形成的快速恢复二极管内置于该绝缘栅双极型晶体管中，可以在同一硅片上形成逆导的效果，这样就可以在模块中省去快速恢复二极管，可以减小模块尺寸，降低模块封装的工艺复杂度，减小模块封装成本。

进一步地，缓冲区层的存在，可以有效降低对衬底厚度的需求，利用缓冲区层来加快载流子的复合过程，可以有效降低IGBT产品的拖尾时间，有效降低产品的关断损耗，提高产品的截止率。

进一步地，N+型发射区的峰值浓度大于1E20CM-3，可以更好地与金属电极形成欧姆接触。

附图说明

图1是现有技术中一种绝缘栅双极型晶体管的结构示意图；

图2是本发明第一实施方式中一种绝缘栅双极型晶体管的结构示意图；

图3是本发明第二实施方式中一种绝缘栅双极型晶体管的制作方法的流程示意图；

图4是本发明第二实施方式中一种以600V为本发明的器件结构代表的超结和N型衬底的掺杂分布(其中，曲线401表示的是受主杂质浓度；402表示的是施主杂质浓度；)；

图5是本发明第二实施方式中一种600V器件的击穿电压曲线；

图6是本发明第二实施方式中一种600V器件在栅极电压等于15V下的输入输出特性曲线(为了监控背面集电极电流，在背面定义三个电极，其中集电极1为左侧N+集电区的电极，集电极2为中心P+集电区的电极，集电极3为右侧N+集电极的电极，其中，曲线601表示的是集电极1电流，602表示的是集电极2电流，603表示的是集电极3电流，604表示的是总集电极电流即三者的电流之和)；

图7是本发明第二实施方式中一种半桥电路图；

图8是本发明第二实施方式中一种600V器件的开关特性曲线；

图9是本发明第二实施方式中一种关断波形图；

图10是本发明第二实施方式中一种开启波形图。

具体实施方式

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。

本发明第一实施方式涉及一种绝缘栅双极型晶体管。图2是该绝缘栅双极型晶体管的结构示意图。

具体地说，如图2所示，

该绝缘栅双极型晶体管在第一半导体类型的衬底1的一侧，在该衬底1与第二半导体类型的沟道区5之间，存在第二半导体类型的第一掺杂区2，其中，该第一掺杂区2的掺杂浓度小于沟道区5的掺杂浓度。

第一掺杂区2的峰值浓度比沟道区5的峰值浓度小1至2个数量级。

在本实施方式中，优选600V耐压器件为例，第一掺杂区2的掺杂浓度在1E15CM-3(浓度单位，1E15CM-3＝10¹⁵/厘米³，以下同)至1E16CM-3之间，深度在20微米至30微米之间。

衬底1的峰值浓度在1E14CM-3至1E15CM-3之间，厚度在40微米至50微米之间。

此外，可以理解，在本发明的其它某些实施方式中，第一掺杂区的浓度和深度以及衬底的浓度和厚度均可以根据实际情况进行调整，而不仅仅局限于上述数值。

在衬底1的另一侧，在该衬底1与集电极金属电极11之间，存在第一半导体类型的第二掺杂区9。

绝缘栅双极型晶体管(InsulatedGateBipolarTransistor，简称“IGBT”)。

第一掺杂区作为超结(SuperJunction，简称“SJ”)。

第二掺杂区和背面P型集电区10作为逆导结构(ReverseConductor，简称“RC”)。

在绝缘栅双极型晶体管IGBT的结构中，第一掺杂区2作为超结，沟道区5与第二掺杂区9形成内置的快速恢复二极管FRD，结合了超结MOS和逆导IGBT的优点，可以有效减小IGBT的饱和压降，获得更高的功率密度，同时在模块封装中省去了快进恢复二极管FRD，可以有效降低生产成本。

在衬底1和栅氧化层3之间，还存在第一半导体类型的缓冲区和外延层。

缓冲区的厚度在8微米至10微米之间，峰值浓度小于3E16CM-3。

外延层的厚度在20微米至30微米之间，峰值浓度在8E14CM-3至8E15CM-3之间。

缓冲区层的存在，可以有效降低对衬底厚度的需求，利用缓冲区层来加快载流子的复合过程，可以有效降低IGBT产品的拖尾时间，有效降低产品的关断损耗，提高产品的截止率。

此外，可以理解，在本发明的其它某些实施方式中，缓冲区和外延层也可以没有。两者的厚度和浓度也可以是别的数值。

在本实施方式中，优选地，第一半导体类型为N型，第二半导体类型为P型。

因此，在图2所示的图形中，正面超结MOS结构包含，N型衬底或者N型外延层或者N型缓冲区层形成的N型漂移区1，利用高能注入或者外延过程中通过多次光刻和硼注入形成的P型超结2，厚度为800A至1200A的栅氧化层3，多晶硅栅极4，利用多晶硅栅极做阻挡层注入硼形成P型沟道区5，利用多晶硅栅极做阻挡层注入磷或砷形成N+型发射区6，利用光刻板形成P+图形区或利用多晶侧壁隔离层的自对准工艺来形成P+型发射区7，淀积硼磷硅玻璃，形成氧化绝缘层12，淀积金属形成发射极8。

这样，利用了P型超结2的横向耗尽，可以用更低的电阻率和更薄的N型漂移区获得同等耐压的IGBT产品，有效降低IGBT的饱和压降，提高IGBT的功率密度。

背面采用逆导IGBT的设计原理，包含N+集电区9，P+集电区10以及背面金属形成集电极11，其特征在于用一块光刻板利用正光刻胶形成N+集电区9图形，注入N型杂质，去胶；再利用同一光刻板，利用负光刻胶形成P+集电区10图形，注入P型杂质，去胶，然后背面退火激活杂质，最后蒸镀背面金属形成集电极11，其特点是利用器件自身的逆向FRD来替代，IGBT模块中的FRD，减小模块面积，降低模块成本

当然，在本发明的其它实施方式中，第一半导体类型和第二半导体类型也可以互换。

本发明第二实施方式涉及一种绝缘栅双极型晶体管的制作方法。图3是该绝缘栅双极型晶体管的制作方法的流程示意图。

具体地说，如图3所示，该绝缘栅双极型晶体管的制作方法包括以下步骤：

在本实施方式中，优选600V耐压器件为例。

在步骤301中，在第一半导体类型的硅衬底上进行外延生长，在外延过程中先生长缓冲区层，再生长外延层，然后光刻注入第二半导体类型材料，再外延，然后再光刻，最后形成第一掺杂区。

在本实施方式中，优选地，第一半导体类型为N型，第二半导体类型为P型。当然，在本发明的其它实施方式中，第一半导体类型和第二半导体类型也可以互换。

首先制备硅衬底材料，在高掺杂的N型硅衬底上进行外延生长，在外延过程中先生长10微米的缓冲区层，再生长20微米的外延层，电阻率为8E14CM-3，高的电阻率可以降低外延的难度，同时外延厚度越薄，成品率也可以提高，可以使得产品成品降低，然后光刻注入P型超结，再外延，然后再光刻，最终形成25微米深的超结。

在本实施方式中，优选地，

缓冲区的厚度在8微米至10微米之间，峰值浓度小于3E16CM-3。

外延层的厚度在20微米至30微米之间，峰值浓度在8E14CM-3至8E15CM-3之间。

图4是以600V为本发明的器件结构代表的超结和N型衬底的掺杂分布图。

此后进入步骤302，生长栅氧化层，淀积多晶硅，利用栅极光刻掩膜形成栅极。

对表面进行处理后，进行栅氧化层生长，厚度为800A至1200A，此处选择厚度为1000A(这里的A是长度单位，1A＝10^-10米，以下同)。

淀积多晶硅，然后对多晶硅掺杂，得到相应的多晶硅电阻率。

对多晶硅进行光刻，确定栅极。

此后进入步骤303，利用多晶硅做阻挡层，普注第二半导体类型材料并退火推阱形成第二半导体类型的沟道区。

P型沟道区峰值浓度和沟道宽度需考究实际产品耐压。一般而言，对于1200V以下器件，退火推阱控制在2微米至4微米之间，沟道区峰值浓度在1E17CM-3至3E17CM-3之间，沟道宽度在1微米至3微米之间。

以多晶硅为阻挡层，做P型沟道的自对准注入，此处选择表面峰值为1.5E17CM-3，深度为3微米。

此后进入步骤304，利用多晶硅做阻挡层，普注第一半导体类型材料形成增强型第一半导体类型源区。

以多晶硅为阻挡层，普注入磷或者砷形成N+型发射区，峰值浓度为5E20CM-3。

N+型发射区的峰值浓度大于1E20CM-3，可以更好地与金属电极形成欧姆接触。

此后进入步骤305，利用光刻掩膜形成增强型第二半导体类型图案，注入高浓度的第二半导体类型材料，形成增强型第二半导体类型源区，淀积硼磷硅玻璃，形成氧化绝缘层，利用掩膜版光刻形成接触区。

利用P+发射区光刻掩膜，注入硼形成P+发射区，浓度峰值为在5E19CM-3至5E20CM-3之间。

P+型发射区目的是提高产品的抗闩锁能力，高浓度硼根据实际需要注入剂量大于5E15CM-2，深度控制在1微米至2微米。

淀积硼磷硅玻璃，形成氧化绝缘层结构，隔离多晶硅栅极和发射极金属，利用掩膜版光刻形成接触区。

此后进入步骤306，淀积金属形成金属发射极。

此后进入步骤307，背面研磨至所需厚度，然后利用同一块光刻掩膜，利用正负光刻胶原理，形成背面第一半导体类型的第二掺杂区的集电区和第二半导体类型的集电区，最后形成背面合金。

完成正面工艺后，背面研磨，厚度剩余为60微米至65微米之间，然后硅腐蚀5微米至10微米之间，以释放应力。

利用同一块光刻掩膜，利用正负胶在光刻后可溶与不可溶的特性，可以一套光罩用两次，分别形成N型集电区和P型集电区，再用低温退火，温度在300度至450度之间，时间为30分钟至60分钟，如果条件允许，最好可用激光快速热退火，激活率更高。

形成背面金属，做集电极。

其中，第一半导体类型的第二掺杂区的集电区和第二半导体类型的集电区的面积之比在1/5至1/3之间，两者的峰值浓度均大于3E18CM-3。

背面N型集电区和P型集电区浓度根据实际需要进行调节，考虑注入效率和PIN管的载流子分布，一般需要两者浓度均需大于1E18CM-3，而对于开关速度有更高要求的产品，两者的浓度均往下调，视具体情况而定。

此后结束本流程。如此便形成如图2所示的器件结构。

第二半导体类型的沟道区与背面第一半导体类型的集电区形成的快速恢复二极管FRD内置于该绝缘栅双极型晶体管中，可以在同一硅片上形成逆导的效果，这样就可以在模块中省去快速恢复二极管，可以减小模块尺寸，降低模块封装的工艺复杂度，减小模块封装成本。

针对器件结构进行特性仿真，首先对产品耐压特性进行仿真，确保产品耐压达到650V的设计规格，同时读取电势分布图和耗尽区边界，确认电势分布情况以及是否存在将外延电阻率降低和厚度变薄的可能。图5表征产品的击穿特性曲线，在短接发射级8和栅极多晶硅4，对集电极11加压，监控集电极11电流，耐压达到670V，满足设计要求。同时提取击穿条件下的结构图，查看电势分布和耗尽区边界，确保耗尽区边界和电势分布满足设计要求。

针对器件结构做输入输出特性仿真，为了能够更好理解器件的工作情况，特意将背面电极分成3部分，其中集电极1电极监控左侧N型集电区的电流曲线，其特征为传统的SJMOS曲线；集电极2电极监控中间P型集电区的电流曲线，其特征为标准的IGBT特性曲线；集电极3电极监控右侧N型集电区的电流曲线，其特征为传统的SJMOS曲线；由于在此类结构中两个SJMOS电流必须均衡，尤其对高功率密度器件更为重要，因此在设计时需要确保两个SJMOS电流相等，图6展示了栅极电压等于15V下的输入输出特性曲线，其中集电极1和集电极3电流相等，且为标准的SJMOS输入输出特性曲线；集电极2的电流曲线表征为标准的IGBT特性曲线，当集电极电压大于0.7V时IGBT电流开始增大，因此该器件结构满足设计要求。

当静态参数满足设计要求后，需要进一步确认产品的逆导效果达到设计要求，即不需要外置FRD的情况下得到标准的半桥IGBT模块的特征曲线。以图7所示电路作为标准的动态测试电路，在给定的条件下对产品的动态特性进行仿真，图8展示了在图7的电路条件下，利用逆导超结绝缘栅晶体管自身内置的FRD与感性负载形成自回路。在仿真电路中，将上半桥栅极和发射极内接-15V电压源，确保上半桥IGBT处于关断状态，并与感性负载并联。此时给下半桥IGBT通入15V的阶跃信号，使下半桥IGBT，此时感性负载和下半桥IGBT形成回路，电流上升，电感储能；达到所需测试的电流值时，给下半桥IGBT通入-15V的阶跃信号，此时关断下半桥的IGBT，感性负载将与上半桥内置的FRD形成自回路，避免感性负载的能量强行冲击下半桥的IGBT，造成器件受损。测试中选择小电流下的开关情况，因此反向恢复电流较大，对于理想的背面N型集电区9长度与背面P型集电区10长度的比值可以在1/5至1/3之间最佳。

图9是IGBT的关断波形图，其中曲线901表示的是集电极电压，902表示的是栅极电压，903表示的是集电极电流。

图10是IGBT的开启波形图，其中曲线1001表示的是集电极电压，1002表示的是栅极电压，1003表示的是集电极电流。

本实施方式是与第一实施方式相对应的方法实施方式，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。

虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (6)

1.一种绝缘栅双极型晶体管的制作方法，其特征在于，包括以下步骤：

在第一半导体类型的硅衬底上进行外延生长，在外延过程中先生长缓冲区层，再生长外延层，然后光刻注入第二半导体类型材料，再外延，然后再光刻，最后形成第一掺杂区；

生长栅氧化层，淀积多晶硅，利用栅极光刻掩膜形成栅极；

利用多晶硅做阻挡层，普注第二半导体类型材料并退火推阱形成第二半导体类型的沟道区；

利用多晶硅做阻挡层，普注第一半导体类型材料形成增强型第一半导体类型源区；

利用光刻掩膜形成增强型第二半导体类型图案，注入高浓度的第二半导体类型材料，形成增强型第二半导体类型源区，淀积硼磷硅玻璃，形成氧化绝缘层，利用掩膜版光刻形成接触区；

淀积金属形成金属发射极；

背面研磨至所需厚度，然后利用同一块光刻掩膜，利用正负光刻胶原理，形成背面第一半导体类型的第二掺杂区的集电区和第二半导体类型的集电区，最后形成背面合金。

2.根据权利要求1所述的绝缘栅双极型晶体管的制作方法，其特征在于，在所述生长栅氧化层，淀积多晶硅，利用栅极光刻掩膜形成栅极的步骤中，栅氧化层的厚度在800埃至1200埃之间。

3.根据权利要求2所述的绝缘栅双极型晶体管的制作方法，其特征在于，在所述利用多晶硅做阻挡层，普注第二半导体类型材料并退火推阱形成第二半导体类型的沟道区的步骤中，退火推阱控制在2微米至4微米之间，所述沟道区峰值浓度在1E17CM-3至3E17CM-3之间，沟道宽度在1微米至3微米之间。

4.根据权利要求3所述的绝缘栅双极型晶体管的制作方法，其特征在于，在所述利用多晶硅做阻挡层，普注第一半导体类型材料形成增强型第一半导体类型源区的步骤中，所述增强型第一半导体类型源区的峰值浓度大于1E20CM-3。

5.根据权利要求4所述的绝缘栅双极型晶体管的制作方法，其特征在于，在所述利用光刻掩膜形成增强型第二半导体类型图案，注入高浓度的第二半导体类型材料，形成增强型第二半导体类型源区，淀积硼磷硅玻璃，形成氧化绝缘层，利用掩膜版光刻形成接触区的步骤中，所述增强型第二半导体类型源区的峰值浓度在5E19CM-3至5E20CM-3，深度在1微米至2微米之间。

6.根据权利要求1至5中任一项所述的绝缘栅双极型晶体管的制作方法，其特征在于，在所述背面研磨至所需厚度，然后利用同一块光刻掩膜，利用正负光刻胶原理，形成背面第一半导体类型的集电区和第二半导体类型的集电区，最后形成背面合金的步骤中，包括以下子步骤：

背面研磨至所需厚度，然后硅腐蚀5微米至10微米之间，以释放应力；

利用同一块光刻掩膜，利用正负胶在光刻后可溶与不可溶的特性，一套光罩用两次，分别形成第一半导体类型的第二掺杂区的集电区和第二半导体类型的集电区，再用低温退火，温度在300度至450度之间，时间为30分钟至60分钟；

形成背面金属，做集电极；

其中，所述第一半导体类型的第二掺杂区的集电区和第二半导体类型的集电区的面积之比在1/5至1/3之间，两者的峰值浓度均大于3E18CM-3。