CN102683404A - 绝缘栅双极型晶体管及其制造方法 - Google Patents

绝缘栅双极型晶体管及其制造方法 Download PDF

Info

Publication number
CN102683404A
CN102683404A CN2012101631986A CN201210163198A CN102683404A CN 102683404 A CN102683404 A CN 102683404A CN 2012101631986 A CN2012101631986 A CN 2012101631986A CN 201210163198 A CN201210163198 A CN 201210163198A CN 102683404 A CN102683404 A CN 102683404A
Authority
CN
China
Prior art keywords
layer
insulated gate
bipolar transistor
resilient coating
gate bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101631986A
Other languages
English (en)
Inventor
苟鸿雁
唐树澍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2012101631986A priority Critical patent/CN102683404A/zh
Publication of CN102683404A publication Critical patent/CN102683404A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种绝缘栅双极型晶体管及其制造方法。所述绝缘栅双极型晶体管包括:缓冲层;位于缓冲层上的漂移层;位于漂移层上的发射极层和源极层,所述发射极层与源极层通过发射极金属电极相连;位于漂移层和发射极层上的绝缘栅极层,所述绝缘栅极层与漂移层和发射极层通过栅极氧化层相互隔离;位于绝缘栅极层和源极层上的绝缘层,所述绝缘栅极层和发射极金属电极通过绝缘层相互隔离;位于缓冲层内的集电极层,所述集电极层包括至少一个掺杂区,所述掺杂区与缓冲层的掺杂类型相反;位于缓冲层下的集电极金属电极,所述集电极金属电极与所述缓冲层、所述集电极层的掺杂区均相互接触。本发明可以提高绝缘栅双极型晶体管的关断速度并降低其关断损耗。

Description

绝缘栅双极型晶体管及其制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种绝缘栅双极型晶体管及其制造方法。
背景技术
绝缘栅双极型晶体管(Insulated-Gate Bipolar Transistor,IGBT),是场效应晶体管(MOSFET)和双极型晶体管(BJT)相结合的产物。其主体部分与BJT相同,也有集电极和发射极,而控制极的结构却与MOSFET相同,是绝缘栅结构,也称为栅极。绝缘栅双极型晶体管兼有MOS晶体管的高输入阻抗和BJT的低导通压降两方面的优点,因此成为大电流开关的主流之一。
图1示出了现有技术中绝缘栅双极型晶体管的结构示意图。参考图1,所述绝缘栅双极型晶体管包括:P型掺杂的集电极层10,所述集电极层10下的集电极金属电极11,所述集电极层10通过所述集电极金属电极11与外部电路实现电性连接;位于所述集电极层10上的N型的缓冲层20、位于所述缓冲层20上的N型的漂移层30;位于所述漂移层30上的P型发射极层40和N型源极层50,所述发射极层40和源极层50通过发射极金属电极41相连;位于所述漂移层30和源极层50上的栅极层60,所述栅极层60与漂移层30之间形成栅极氧化层70;位于所述栅极层60上的绝缘层80。
其中,在集电极层10与缓冲层20之间形成第一PN结91;在漂移层30和发射极层40之间形成第二PN结92;在发射极层40和源极层50之间形成第三PN结93。
更多关于绝缘栅双极型晶体管的内容可参考公开号为CN102394244A的中国专利申请。
关态时的关断速度和关断损耗是衡量绝缘栅双极型晶体管的重要参数;通常希望绝缘栅双极型晶体管的关断速度越快越好,并且关断时的损耗越小越好。但是,图1所示的绝缘栅双极型晶体管的关断速度较慢且损耗较大,这将影响绝缘栅双极型晶体管的性能。
因此,如何提高绝缘栅双极型晶体管的关断速度并降低其关断损耗就成为本领域技术人员亟待解决的问题之一。
发明内容
本发明解决的问题是提供一种绝缘栅双极型晶体管及其制造方法,从而既能提高绝缘栅双极型晶体管的关断速度又能降低其关断损耗。
为解决上述问题,本发明提供一种绝缘栅双极型晶体管,包括:缓冲层;位于缓冲层上的漂移层;位于漂移层上的发射极层和源极层,所述发射极层与源极层通过发射极金属电极相连;位于漂移层和发射极层上的绝缘栅极层,所述绝缘栅极层与漂移层和发射极层通过栅极氧化层相互隔离;位于绝缘栅极层和源极层上的绝缘层,所述绝缘栅极层和发射极金属电极通过绝缘层相互隔离;位于所述缓冲层内的集电极层,所述集电极层包括至少一个掺杂区,所述掺杂区与缓冲层的掺杂类型相反;位于所述缓冲层下的集电极金属电极,所述集电极金属电极与所述缓冲层、所述集电极层的掺杂区均相互接触。
可选地,所述集电极层包括两个或两个以上掺杂区且各个掺杂区的宽度相同;所述各个掺杂区的宽度与两个掺杂区的间距之间的比值范围为4∶1~1∶2。
可选地,所述缓冲层为N型缓冲层,所述集电极层的掺杂区为P型掺杂区,所述漂移层为N型漂移层,所述发射极层为P型发射极层,所述源极层为N型源极层。
可选地,所述缓冲层的掺杂离子为磷,掺杂浓度为5E16cm-3~5E17cm-3;所述集电极层的掺杂区的掺杂离子为硼,掺杂浓度为1E19cm-3~5E20cm-3
可选地,所述集电极层包括两个或两个以上P型掺杂区,所述P型掺杂区的宽度范围为大于或者等于1微米且小于或等于8微米,两个掺杂区之间的间距范围为大于或者等于1微米且小于或者等于4微米。
可选地,所述集电极金属电极的金属功函数的大小范围为4.9eV~5.3eV。
相应地,本发明还提供一种绝缘栅双极型晶体管的制造方法,包括:
采用离子注入的方式在缓冲层内形成至少一个掺杂区,所述掺杂区组成集电极层;
在所述缓冲层上形成漂移层;
在漂移层上形成相互连接的发射极层和源极层;
在漂移层和发射极层上形成栅极氧化层,并在所述栅极氧化层上形成绝缘栅极层;
在所述缓冲层下形成集电极金属电极,所述集电极金属电极与所述缓冲层、所述集电极层的掺杂区均相互接触。
可选地,所述采用离子注入的方式在缓冲层内形成至少一个掺杂区的步骤包括:在缓冲层内形成两个或两个以上的掺杂区,各个掺杂区的宽度相同,并且各掺杂区的宽度与两个掺杂区之间的间距的比值在4∶1~1∶2。
可选地,所述采用离子注入的方式在缓冲层内形成至少一个掺杂区的步骤包括:采用离子注入的方式将硼离子注入到缓冲层内,形成至少一个掺杂区,并且掺杂区内硼离子的掺杂浓度为1E19cm-3~5E20cm-3
可选地,在所述缓冲层上形成漂移层的步骤包括:采用外延生长的方式在所述缓冲层上形成所述漂移层。
与现有技术相比,本发明技术方案至少具有以下优点:
绝缘栅双极型晶体管的集电极层形成于缓冲层内,并且由至少一个掺杂区构成,所述掺杂区与缓冲层的掺杂类型相反。在这种结构中,集电极掺杂区与集电极金属电极之间为欧姆接触,缓冲层与集电极金属电极之间为肖特基接触。正是由于这种肖特基接触,使得本发明绝缘栅双极型晶体管在关态时,漂移层中的残存电子将会被强行且快速地导出,从而提高了其关断的速度,并降低了关断时的损耗。
另一方面,正是由于这种肖特基接触,使得本技术方案的绝缘栅双极型晶体管在开态时,该肖特基二极管开启,从而有一定的正向电流由集电极金属电极注入缓冲层,从而补偿了由于部分集电极缺失而造成的集电极电流损失,使得本发明绝缘栅双极型晶体管的开态电流可以与现有技术的绝缘栅双极型晶体管的开态电流相媲美。
附图说明
图1是现有技术绝缘栅双极型晶体管的结构示意图;
图2是本发明绝缘栅双极型晶体管的一实施例的示意图;
图3是现有技术的绝缘栅双极型晶体管中集电极层的掺杂浓度与开启电压、关断损耗之间的关系示意图;
图4是三种绝缘栅双极型晶体管的开启电压的对比示意图;
图5是三种绝缘栅双极型晶体管的关断速度的对比示意图;
图6是两种绝缘栅双极型晶体管的击穿电压的对比示意图;
图7是本发明绝缘栅双极型晶体管的制造方法的一实施例的流程示意图。
具体实施方式
正如背景技术中所述,关态时的关断速度以及关断损耗是衡量绝缘栅双极型晶体管性能的两个重要参数。而现有技术中的绝缘栅双极型晶体管在关态时的关断速度较慢,并且关断损耗也较大,这将直接影响到绝缘栅双极型晶体管的性能。
发明人通过模拟发现,影响现有技术中绝缘栅双极型晶体管在关态时的关断速度和关断损耗的主要因素在于:现有技术中绝缘栅双极型晶体管在关断时有大量的电子残存在漂移区内无法导出。
具体地如图1所示,集电极层10与集电极金属电极11之间形成欧姆接触,集电极层10与缓冲层20之间形成第一个PN结91。
图1所示的绝缘栅双极型晶体管在关态时,栅极层60上的电压将变为0V,而此时漂移层30中仍然会存储有部分残留电子,由于漂移层30与集电极金属电极11被集电极层10相隔离,所以这些残留在漂移层30的电子不会被瞬间导出,从而导致绝缘栅双极型晶体管的关断速度较慢,并且这些残留电子的移动将产生一定的电流,从而导致关态时的关断损耗较大。
与现有技术中的集电极层不同,本发明技术方案中绝缘栅双极型晶体管的集电极层形成于缓冲层内,并且由至少一个掺杂区构成,所述集电极层的掺杂区与缓冲层的掺杂类型相反。在这样的结构中,将缓冲层与集电极金属电极之间设置为肖特基接触(Schottky Contact,SC)。
由于肖特基接触的存在,一方面本技术方案的绝缘栅双极型晶体管在关态时,漂移层中的电子将会被强行导出,从而提高了其关断的速度并且降低了关断时的损耗;另一方面本技术方案的绝缘栅双极型晶体管在开态时,该肖特基二极管开启,有一定的正向电流由集电极金属电极注入到缓冲层,从而补偿了由于部分集电极缺失而造成的集电极电流损失,使得本技术方案中绝缘栅双极型晶体管的开态电流可以与现有技术的绝缘栅双极型晶体管的开态电流相媲美。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图2是本发明绝缘栅双极型晶体管的一实施例的示意图。参考图2,所述绝缘栅双极型晶体管包括:缓冲层200;位于所述缓冲层200上的漂移层300;位于所述漂移层300上的发射极层400和源极层500,所述发射极层400和源极层500通过发射极金属电极410实现电连接;位于漂移层300上的绝缘栅极层600,所述绝缘栅极层600与所述漂移层300之间形成有栅极氧化层700,所述栅极氧化层700将所述漂移层300和绝缘栅极层600相互隔离;位于绝缘栅极层600和源极层500上的绝缘层800,所述绝缘栅极层600通过所述绝缘层800与发射极金属电极410相互隔离;位于所述缓冲层200内的集电极层,所述集电极层包括至少一个掺杂区100,所述掺杂区100与所述缓冲层200的掺杂类型相反。
更具体地,参考图2,所述绝缘栅双极型晶体管还包括:位于所述缓冲层200下的集电极金属电极110,所述集电极金属电极110与所述缓冲层200、所述掺杂区100均相互接触。具体地,所述集电极金属电极110与掺杂区100之间为欧姆接触;而所述集电极金属电极110与缓冲层200之间的接触为肖特基接触。这主要由集电极金属电极的功函数决定,在本发明中集电极的金属功函数范围为4.9~5.2电子伏特(eV)。具体地,在本实施例中,所述集电极的金属功函数为5.2电子伏特。
继续参考图2,在集电极层的掺杂区100与缓冲层200之间形成第一PN结PN1;在漂移层300和发射极层400之间形成第二PN结PN2;在发射极层400和源极层500之间形成第三PN结PN3。
在本实施例中,所述缓冲层200为N型掺杂的缓冲层;所述集电极层的掺杂区100为P型掺杂区;所述漂移层300为N型漂移层,所述发射极层400为P型发射极层,所述源极层500为N型源极层。
所述缓冲层200中离子的掺杂浓度可以在5E16cm-3~5E17cm-3的范围内;所述掺杂区100中离子的掺杂浓度可以在1E19cm-3~5E20cm-3范围内。具体地,在本实施例中,所述缓冲层200中的掺杂离子为磷(P),掺杂浓度为1E17cm-3;掺杂区100中的掺杂离子为硼(B),掺杂浓度为1E20cm-3
继续参考图2,为了示意清楚,附图2中所示的绝缘栅双极型晶体管中集电极层包括两个掺杂区100。但是,其不应限制本发明的保护范围,在其他实施例中,还可以根据实际需要设置其他数量的掺杂区,例如可以设置一个掺杂区、三个掺杂区或者三个以上掺杂区等等。各个掺杂区的宽度可以相同,也可以不同;并且相邻两个掺杂区之间的间距也可以相同或者不同。
具体地,本实施例中,两个掺杂区100的宽度相同。如图2中所示,所述掺杂区100的宽度为W1,其可以为大于或等于1微米且小于或者等于8微米。
两个掺杂区100之间的间距为W2,所述间距W2可以为大于或等于1微米且小于或等于4微米。较佳地,W1与W2之间的比值可以为1∶1。
当然,本发明对此不做限制,在其他实施例中还可以对所述宽度和间距做其他合理的设置。所述掺杂区的宽度与任意两个相邻的掺杂区的间距之间的比值范围可以为4∶1~1∶2。
本领域技术人员公知的,集电极层的掺杂浓度与绝缘栅双极型晶体管的关断损耗成正比。也就是说,集电极层的掺杂浓度越低,绝缘栅双极型晶体管在关断时的损耗越小。通常地,可以采用降低集电极层的掺杂浓度的方式来降低绝缘栅双极型晶体管的关断损耗。
图3是现有技术的绝缘栅双极型晶体管中集电极层的掺杂浓度与开启电压、关断损耗之间的关系示意图。图3所示的关系示意图中的开启电压是在电流为100mA/cm2的条件下对多个绝缘栅双极型晶体管进行测试得出的。
参考图3,随着绝缘栅双极型晶体管中集电极层的掺杂浓度由1E20cm-3降低至1E17cm-3时,绝缘栅双极型晶体管的关断损耗从65毫焦/平方厘米降低至大约25毫焦/平方厘米。
但是,降低集电极层的掺杂浓度又会导致绝缘栅双极型晶体管的开启电压增大。继续参考图3,随着绝缘栅双极型晶体管中集电极层的掺杂浓度由1E20cm-3降低至1E17cm-3时,绝缘栅双极型晶体管的开启电压从大约2.0V上升至大约2.5V。
从以上分析可以得出:虽然降低集电极层的掺杂浓度会降低绝缘栅双极型晶体管的关断损耗,但是在另一方面却会增大其开启电压,这种结果并不被期待。
而本发明技术方案中在缓冲层中通过离子注入的方式形成集电极层,并且使集电极金属电极与缓冲层、集电极层均相互接触。另外通过选择合适功函数的金属电极使得所述集电极金属电极与缓冲层之间形成肖特基接触。
这样,在关态时,所述集电极金属电极可以通过所述肖特基接触而将残留在漂移层中的电子强制导出,从而就可以有效地降低绝缘栅双极型晶体管的关断损耗。
另一方面,发明人通过模拟发现,在本发明技术方案中,这种肖特基接触在开态时正向开启,有一定的正向电流由集电极金属电极注入至缓冲层,从而补偿了由于部分集电极缺失而造成的集电极电流损失,进而不会使得绝缘栅双极型晶体管的开启电压过分增大。
具体地,发明人对图2所示实施例中的绝缘栅双极型晶体管进行测试。通过测试发现,图2所示实施例中的绝缘栅双极型晶体管的关断损耗大约为20毫焦/平方厘米,而其开启电压大约为2.3V。具体地,参考图3中所示的A点。
继续参考图3,与掺杂浓度为1E20cm-3的绝缘栅极双极型晶体管相比,图2所示实施例中的绝缘栅双极型晶体管的关断损耗降低了大约
Figure BDA00001669698600091
图4示出了三种绝缘栅双极型晶体管的开启电压的对比示意图。图4中,曲线C、曲线D和曲线E是分别对三种不同的绝缘栅双极型晶体管进行测试得出的。具体地,曲线C对应的绝缘栅双极型晶体管的结构如图1所示,且其集电极层的掺杂浓度为1E20cm-3。曲线E对应的绝缘栅双极型晶体管的结构如图1所示,且其集电极层的掺杂浓度为1E17cm-3。曲线D对应的绝缘栅双极型晶体管的结构如图2所示,且其集电极层的掺杂浓度为1E20cm-3
通过图4可以得出,当漂移层的电流相同时,这三种不同的绝缘栅双极型晶体管对应的开启电压并不相同。具体地,当漂移层的电流为1.0×10-4A时,曲线C对应的绝缘栅双极型晶体管的开启电压为2.0V;曲线D对应的绝缘栅双极型晶体管的开启电压为2.3V;曲线E对应的绝缘栅双极型晶体管的开启电压为2.5V。
因此,与曲线C对应的绝缘栅双极型晶体管相比,曲线D对应的绝缘栅双极型晶体管的开启电压仅增大了
Figure BDA00001669698600093
左右,与曲线E对应的绝缘栅双极型晶体管相比,曲线D对应的绝缘栅双极型晶体管的开启电压下降了左右。
通过图3和图4的实验结果可以得出,与现有技术中通过降低集电极层的掺杂浓度来降低关断损耗的方式相比,本发明技术方案中绝缘栅双极型晶体管的关断损耗更小,且也不会导致开启电压的过分增大,从而可以提供绝缘栅双极型晶体管的性能。
图5是三种绝缘栅双极型晶体管的关断速度的对比示意图。图5中,曲线F对应的绝缘栅双极型晶体管的结构如图1所示,且其集电极层的掺杂浓度为1E20cm-3。曲线H对应的绝缘栅双极型晶体管的结构如图1所示,且其集电极层的掺杂浓度为1E17cm-3。曲线G对应的绝缘栅双极型晶体管的结构如图2所示,且其集电极层的掺杂浓度为1E20cm-3
继续参考图5,在T1阶段,上述三种绝缘栅双极型晶体管的栅极均被施加10V左右的电压以开启各绝缘栅双极型晶体管;在T2阶段,各绝缘栅双极型晶体管的栅极电压变为0V,也就是说,在T2阶段,各绝缘栅双极型晶体管处于关断状态。
由图5可以看出,在关态时,曲线G对应的绝缘栅双极型晶体管(如图2所示的集电极层的掺杂浓度为1E20cm-3的绝缘栅双极型晶体管)的关断时间大约为3.5×10-7s,而曲线F对应的绝缘栅双极型晶体管的关断时间大约为4.5×10-7s,对比曲线G和曲线F可以得出,采用图2所示的集电极层的掺杂浓度为1E20cm-3的绝缘栅双极型晶体管可以使得关断速度提高0.1微秒左右。
再结合图3、图4和图5,图2所示的绝缘栅双极型晶体管(集电极层的掺杂浓度为1E20cm-3)比图1所示的现有技术中绝缘栅双极型晶体管(集电极层的掺杂浓度为1E20cm-3)的关断速度得到了大幅提高(提高了0.1微秒左右),关断损耗大大降低(降低了69.2%左右),但是开启电压却没有大幅增大(仅仅提高了15%)。
需要说明的是,击穿电压(Breakdown Voltage,BV)是绝缘栅双极型晶体管的另一个重要参数。所述击穿电压指的是:在衬底底端加正电压由0V至高进行扫描,当电流倍增(通常电流达到1E-5A/cm2)时的电压值即称为该器件的击穿电压。
具体地,参考图1,当在衬底上施加正电压时,集电极层10与缓冲层20之间的第一PN结91正向导通,而漂移层30与发射极层40之间的第二PN结92反向耗尽,当所述第二PN结92被反向击穿时的电压即为绝缘栅双极型晶体管的击穿电压。同样地,在图2所示的结构下,绝缘栅双极型晶体管的击穿电压指的是:漂移层300和发射极层400之间的第二PN结PN2被反向击穿时的电压。
发明人通过模拟反复验证发现,在关态时,本发明技术方案的绝缘栅双极型晶体管的击穿电压并不会退化。
图6示出了两种绝缘栅双极型晶体管的击穿电压的对比示意图。参考图6,曲线J对应的绝缘栅双极型晶体管的结构如图1所示,且其集电极层的掺杂浓度为1E20cm-3。曲线K对应的绝缘栅双极型晶体管的结构如图2所示,且其集电极层的掺杂浓度也为1E20cm-3
具体地,曲线J对应的绝缘栅双极型晶体管的击穿电压大约为605.8V;而曲线K对应的绝缘栅双极型晶体管的击穿电压则大约为618.5V。也就是说,采用图2所示的绝缘栅双极型晶体管不会导致其击穿电压的退化。
综上,本发明技术方案的绝缘栅双极型晶体管中由于集电极金属电极与缓冲层之间的肖特基接触,使得在关态时,漂移层中的残留电子会被快速地强制导出,从而在一方面可以有效地提高其关断速度,另一方面又会因为残留电子的快速导出而降低其关断损耗。
并且,本发明技术方案的绝缘栅双极型晶体管还不会导致其开启电压的过分增大或其击穿电压的退化,因此,不会由于其开启电压的增大或者其击穿电压的降低而影响其性能。
相应地,本发明还提供了一种绝缘栅双极型晶体管的制造方法。参考图7,所述方法可以包括:
步骤S1:采用离子注入的方式在缓冲层内形成至少一个掺杂区,所述掺杂区组成集电极层;
具体地,在该步骤中可以采用离子注入的方式将硼离子注入到缓冲层内以形成至少一个掺杂区,所述掺杂区内硼离子的掺杂浓度为1E19cm-3~5E20cm-3。较佳地,所述掺杂区内硼离子的掺杂浓度可以为1E20cm-3
当然,上述关于所述掺杂区内硼离子的掺杂浓度仅为举例说明,还可以根据实际需要进行其他浓度的离子注入,其不应限制本发明的保护范围。
较佳地,可以在缓冲层内形成两个或两个以上的掺杂区,各个掺杂区的宽度相同,并且各掺杂区的宽度与两个掺杂区之间的间距的比值在4∶1~1∶2的范围内。
步骤S2:在所述缓冲层上形成漂移层;
具体地,该步骤可以包括:采用外延生长的方式在所述缓冲层上形成所述漂移层。当然,在其他实施例中,还可以采用其他方式,例如浮区生长(FloatZoning,FZ)晶片的方式来形成所述漂移层,本发明对此不做限制。
步骤S3:在漂移层上利用光刻板作为掩膜进行离子注入形成发射极层;
步骤S4:在漂移层和发射层上热氧化生长栅极氧化层;
步骤S5:在栅极氧化层上淀积生长多晶硅栅极;
步骤S6:利用光刻板作为掩膜形成栅极图形并离子注入磷离子形成源极;
步骤S7:在发射极和源极处开窗形成接触区域,并淀积金属将发射极与源极相连接;
步骤S8:在所述缓冲层下形成集电极金属电极,所述集电极金属电极与所述缓冲层、所述掺杂区均相互接触。
其中,步骤S3至步骤S8可以采用现有技术中绝缘栅双极型晶体管的形成方法,故在此不再赘述。至此,形成了如图2所示的绝缘栅双极型晶体管。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (10)

1.一种绝缘栅双极型晶体管,其特征在于,包括:缓冲层;位于缓冲层上的漂移层;位于漂移层上的发射极层和源极层,所述发射极层与源极层通过发射极金属电极相连;位于漂移层和发射极层上的绝缘栅极层,所述绝缘栅极层与漂移层和发射极层通过栅极氧化层相互隔离;位于绝缘栅极层和源极层上的绝缘层,所述绝缘栅极层和发射极金属电极通过绝缘层相互隔离;位于所述缓冲层内的集电极层,所述集电极层包括至少一个掺杂区,所述掺杂区与缓冲层的掺杂类型相反;位于所述缓冲层下的集电极金属电极,所述集电极金属电极与所述缓冲层、所述集电极层的掺杂区均相互接触。
2.如权利要求1所述的绝缘栅双极型晶体管,其特征在于,所述集电极层包括两个或两个以上掺杂区且各个掺杂区的宽度相同;所述各个掺杂区的宽度与两个掺杂区的间距之间的比值范围为4∶1~1∶2。
3.如权利要求1所述的绝缘栅双极型晶体管,其特征在于,所述缓冲层为N型缓冲层,所述集电极层的掺杂区为P型掺杂区,所述漂移层为N型漂移层,所述发射极层为P型发射极层,所述源极层为N型源极层。
4.如权利要求3所述的绝缘栅双极型晶体管,其特征在于,所述缓冲层的掺杂离子为磷,掺杂浓度为5E16cm-3~5E17cm-3;所述集电极层的掺杂区的掺杂离子为硼,掺杂浓度为1E19cm-3~5E20cm-3
5.如权利要求4所述的绝缘栅双极型晶体管,其特征在于,所述集电极层包括两个或两个以上P型掺杂区,所述P型掺杂区的宽度范围为大于或者等于1微米且小于或等于8微米,两个掺杂区之间的间距范围为大于或者等于1微米且小于或者等于4微米。
6.如权利要求1所述的绝缘栅双极型晶体管,其特征在于,所述集电极金属电极的金属功函数的大小范围为4.9eV~5.3eV。
7.一种绝缘栅双极型晶体管的制造方法,其特征在于,包括:
采用离子注入的方式在缓冲层内形成至少一个掺杂区,所述掺杂区组成集电极层;
在所述缓冲层上形成漂移层;
在漂移层上形成相互连接的发射极层和源极层;
在漂移层和发射极层上形成栅极氧化层,并在所述栅极氧化层上形成绝缘栅极层;
在所述缓冲层下形成集电极金属电极,所述集电极金属电极与所述缓冲层、所述集电极层的掺杂区均相互接触。
8.如权利要求7所述的绝缘栅双极型晶体管的制造方法,其特征在于,所述采用离子注入的方式在缓冲层内形成至少一个掺杂区的步骤包括:在缓冲层内形成两个或两个以上的掺杂区,各个掺杂区的宽度相同,并且各掺杂区的宽度与两个掺杂区之间的间距的比值在4∶1~1∶2。
9.如权利要求7所述的绝缘栅双极型晶体管的制造方法,其特征在于,所述采用离子注入的方式在缓冲层内形成至少一个掺杂区的步骤包括:采用离子注入的方式将硼离子注入到缓冲层内,形成至少一个掺杂区,并且掺杂区内硼离子的掺杂浓度为1E19cm-3~5E20cm-3
10.如权利要求7所述的绝缘栅双极型晶体管的制造方法,其特征在于,在所述缓冲层上形成漂移层的步骤包括:采用外延生长的方式在所述缓冲层上形成所述漂移层。
CN2012101631986A 2012-05-22 2012-05-22 绝缘栅双极型晶体管及其制造方法 Pending CN102683404A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101631986A CN102683404A (zh) 2012-05-22 2012-05-22 绝缘栅双极型晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101631986A CN102683404A (zh) 2012-05-22 2012-05-22 绝缘栅双极型晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN102683404A true CN102683404A (zh) 2012-09-19

Family

ID=46815072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101631986A Pending CN102683404A (zh) 2012-05-22 2012-05-22 绝缘栅双极型晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN102683404A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945856A (zh) * 2012-10-30 2013-02-27 扬州虹扬科技发展有限公司 一种逆导igbt结构及其制备方法
CN105793990A (zh) * 2013-12-05 2016-07-20 丰田自动车株式会社 纵型半导体装置
CN111048580A (zh) * 2019-12-20 2020-04-21 中国科学院微电子研究所 一种碳化硅绝缘栅双极晶体管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180680A (ja) * 1990-02-15 1992-06-26 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JPH0661495A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd 半導体装置及びその製法
US6031254A (en) * 1996-07-26 2000-02-29 Sgs-Thomson Microelectronics S.A. Monolithic assembly of an IGBT transistor and a fast diode
JP2002270857A (ja) * 2001-03-07 2002-09-20 Toshiba Corp 半導体装置および電力変換装置
CN102254935A (zh) * 2011-08-08 2011-11-23 上海宏力半导体制造有限公司 绝缘栅双极晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180680A (ja) * 1990-02-15 1992-06-26 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JPH0661495A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd 半導体装置及びその製法
US6031254A (en) * 1996-07-26 2000-02-29 Sgs-Thomson Microelectronics S.A. Monolithic assembly of an IGBT transistor and a fast diode
JP2002270857A (ja) * 2001-03-07 2002-09-20 Toshiba Corp 半導体装置および電力変換装置
CN102254935A (zh) * 2011-08-08 2011-11-23 上海宏力半导体制造有限公司 绝缘栅双极晶体管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945856A (zh) * 2012-10-30 2013-02-27 扬州虹扬科技发展有限公司 一种逆导igbt结构及其制备方法
CN105793990A (zh) * 2013-12-05 2016-07-20 丰田自动车株式会社 纵型半导体装置
CN111048580A (zh) * 2019-12-20 2020-04-21 中国科学院微电子研究所 一种碳化硅绝缘栅双极晶体管及其制作方法

Similar Documents

Publication Publication Date Title
CN103413824B (zh) 一种rc-ligbt器件及其制作方法
CN103383958B (zh) 一种rc-igbt器件及其制作方法
CN105793991B (zh) 半导体装置
US9571087B2 (en) Method of operating a reverse conducting IGBT
CN104779278A (zh) 双极半导体器件及其制造方法
CN104538446A (zh) 一种双向mos型器件及其制造方法
CN107808899A (zh) 具有混合导电模式的横向功率器件及其制备方法
CN113224164B (zh) 一种超结mos器件
CN102569298A (zh) 包括二极管的半导体器件
CN110504310A (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN104851915A (zh) 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法
CN113782586A (zh) 一种多通道超结igbt器件
CN102683404A (zh) 绝缘栅双极型晶体管及其制造方法
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN109920840B (zh) 一种具有L型SiO2隔离层的复合型RC-LIGBT器件
CN110676314B (zh) 一种绝缘栅双极型晶体管、功率模块及生活电器
CN110416295B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN107910367A (zh) 绝缘栅双极晶体管及其制作方法、ipm模块、以及空调器
CN101512738B (zh) 半导体器件和形成半导体器件的方法
CN103887332A (zh) 一种新型功率半导体器件
CN106711189A (zh) 一种超结器件
CN106098760A (zh) 载流子存储型igbt及其制造方法
CN106206291A (zh) 一种rc‑ligbt器件及其制备方法
CN111276537A (zh) 一种具有多晶硅耐压层的逆导型rc-ligbt器件
CN216871974U (zh) 一种多通道超结igbt器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140410

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120919