JP2002270857A - 半導体装置および電力変換装置 - Google Patents
半導体装置および電力変換装置Info
- Publication number
- JP2002270857A JP2002270857A JP2001063180A JP2001063180A JP2002270857A JP 2002270857 A JP2002270857 A JP 2002270857A JP 2001063180 A JP2001063180 A JP 2001063180A JP 2001063180 A JP2001063180 A JP 2001063180A JP 2002270857 A JP2002270857 A JP 2002270857A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- semiconductor layer
- semiconductor
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】本願発明は逆回復時のリカバリー電流による素
子破壊を防ぎ、かつ順方向電圧を低減した安価なダイオ
ードを提供することを目的とする。また、前記ダイオー
ドを用いた電力変換装置を提供することを目的とする。 【解決手段】Ｐ+アノード拡散層端部１７付近に同心円
状に一つ以上のP+拡散層９を形成している。Ｐ+アノー
ド拡散層端部１７に最も隣接するP+拡散層９は、Ｐ+ア
ノード拡散層端部１７と一部重複する領域を有してお
り、隣り合うP+拡散層９同士はその端部同士が一部重複
している。前記P+アノード拡散層３とP+拡散層９との重
複領域および前記P+拡散層９同士の重複領域は不純物の
拡散割合が小さく、Ｐ+アノード拡散層３及びP+拡散層
９よりも不純物濃度が低くなっている。当該部分は図２
に示すように高抵抗分離領域１１を形成している。
子破壊を防ぎ、かつ順方向電圧を低減した安価なダイオ
ードを提供することを目的とする。また、前記ダイオー
ドを用いた電力変換装置を提供することを目的とする。 【解決手段】Ｐ+アノード拡散層端部１７付近に同心円
状に一つ以上のP+拡散層９を形成している。Ｐ+アノー
ド拡散層端部１７に最も隣接するP+拡散層９は、Ｐ+ア
ノード拡散層端部１７と一部重複する領域を有してお
り、隣り合うP+拡散層９同士はその端部同士が一部重複
している。前記P+アノード拡散層３とP+拡散層９との重
複領域および前記P+拡散層９同士の重複領域は不純物の
拡散割合が小さく、Ｐ+アノード拡散層３及びP+拡散層
９よりも不純物濃度が低くなっている。当該部分は図２
に示すように高抵抗分離領域１１を形成している。
Description
【０００１】
【発明の属する技術分野】ＩＧＢＴモジュールに内蔵さ
れるダイオード及びそれを用いた産業用、電鉄用の電力
変換装置に関する。
れるダイオード及びそれを用いた産業用、電鉄用の電力
変換装置に関する。
【０００２】
【従来の技術】一般に、ダイオードの逆回復動作時の破
壊耐量を向上する為に、アノード電極端部とP+アノード
拡散層終端部との距離を広げる技術が採用されている。
図５に従来のダイオードの上面概略図とアノード終端構
造断面図とを示す。逆回復動作時にはN-層２２に蓄積し
ていた正孔がリカバリー電流としてP+アノード拡散層端
部３７からアノード電極端部３４へ局所的に流れるが、
アノード電極端部３４とP+アノード拡散層端部３７との
距離を大きくとることで抵抗を大きくし、電流集中を防
止している。しかし、距離を広く取るほどアノード電極
端部３４からP+アノード拡散層端部３７までの制限抵抗
領域３３が広くなり、ダイオードとして有効に動作しな
い部分が多くなるため、順方向電圧の増大を招いてしま
う。
壊耐量を向上する為に、アノード電極端部とP+アノード
拡散層終端部との距離を広げる技術が採用されている。
図５に従来のダイオードの上面概略図とアノード終端構
造断面図とを示す。逆回復動作時にはN-層２２に蓄積し
ていた正孔がリカバリー電流としてP+アノード拡散層端
部３７からアノード電極端部３４へ局所的に流れるが、
アノード電極端部３４とP+アノード拡散層端部３７との
距離を大きくとることで抵抗を大きくし、電流集中を防
止している。しかし、距離を広く取るほどアノード電極
端部３４からP+アノード拡散層端部３７までの制限抵抗
領域３３が広くなり、ダイオードとして有効に動作しな
い部分が多くなるため、順方向電圧の増大を招いてしま
う。
【０００３】これに対して特開２０００−１１４５５０
号公報に記載の構造は、図６に示すようにP+アノード拡
散層端部３７に低濃度拡散層３６を形成することにより
制限抵抗領域３３を小さくしている。低濃度拡散層３６
内では抵抗が高くなるためリカバリー電流が流れにくく
なりアノード電極端部３４とP+アノード拡散層端部３７
との距離を広げなくとも電流集中を防止することができ
る。
号公報に記載の構造は、図６に示すようにP+アノード拡
散層端部３７に低濃度拡散層３６を形成することにより
制限抵抗領域３３を小さくしている。低濃度拡散層３６
内では抵抗が高くなるためリカバリー電流が流れにくく
なりアノード電極端部３４とP+アノード拡散層端部３７
との距離を広げなくとも電流集中を防止することができ
る。
【０００４】
【発明が解決しようとする課題】しかし、上記構造にお
いては、低濃度拡散層３６を形成する工程がさらに必要
となるため、コストアップを招いていた。
いては、低濃度拡散層３６を形成する工程がさらに必要
となるため、コストアップを招いていた。
【０００５】そこで本願発明は逆回復時のリカバリー電
流による素子破壊を防ぎ、かつ順方向電圧を低減した安
価なダイオードを提供することを目的とする。また、前
記ダイオードを用いた電力変換装置を提供することを目
的とする。
流による素子破壊を防ぎ、かつ順方向電圧を低減した安
価なダイオードを提供することを目的とする。また、前
記ダイオードを用いた電力変換装置を提供することを目
的とする。
【０００６】
【課題を解決するための手段】本願発明の半導体装置
は、第一導電型の第一の半導体層と、前記第一の半導体
層と電気的に接続した第一の電極と、前記第一の半導体
層内に形成された第二導電型の第二の半導体層と、前記
第二の半導体層の端部を除く表面上に形成された第二の
電極と、前記第二の半導体層の端部周辺に形成された少
なくとも一つ以上からなる第二導電型の拡散層とを具備
し、前記第二の半導体層と前記隣接する前記拡散層、及
び隣り合う前記拡散層は一部重複した領域を有すること
を特徴とする。または、前記第二の半導体層及び前記拡
散層は高濃度不純物層であり、前記一部重複した領域は
低濃度不純物領域を形成していることを特徴とする。ま
たは、前記半導体装置は、前記拡散層が前記第二の半導
体層の周辺にリング状に形成していることを特徴とす
る。または、前記半導体装置は、前記第一の半導体層内
にリング状の第二導電型のガードリング層を有している
ことを特徴とする。
は、第一導電型の第一の半導体層と、前記第一の半導体
層と電気的に接続した第一の電極と、前記第一の半導体
層内に形成された第二導電型の第二の半導体層と、前記
第二の半導体層の端部を除く表面上に形成された第二の
電極と、前記第二の半導体層の端部周辺に形成された少
なくとも一つ以上からなる第二導電型の拡散層とを具備
し、前記第二の半導体層と前記隣接する前記拡散層、及
び隣り合う前記拡散層は一部重複した領域を有すること
を特徴とする。または、前記第二の半導体層及び前記拡
散層は高濃度不純物層であり、前記一部重複した領域は
低濃度不純物領域を形成していることを特徴とする。ま
たは、前記半導体装置は、前記拡散層が前記第二の半導
体層の周辺にリング状に形成していることを特徴とす
る。または、前記半導体装置は、前記第一の半導体層内
にリング状の第二導電型のガードリング層を有している
ことを特徴とする。
【０００７】あるいは本願発明の半導体装置は、第一導
電型の第一の半導体層と、前記第一の半導体層と電気的
に接続した第一の電極と、前記第一の半導体層内に形成
された第二導電型の第二の半導体層と、前記第二の半導
体層の端部を除く表面上に形成された第二の電極と、前
記第二の半導体層の端部に一部重なるように形成され、
前記第二の半導体層よりも低不純物濃度の第二導電型の
第一の拡散層と、前記第二の半導体層の端部周辺に形成
され、かつ前記第一の拡散層に一部重なるように形成さ
れた少なくとも一つ以上からなる高不純物濃度の第二導
電型の第二の拡散層とを具備し、前記第二の半導体層と
隣接する前記第二の拡散層、及び隣り合う前記第二の拡
散層は互いに分離して形成していることを特徴とする。
または、前記第二の半導体層と前記第二の拡散層間、隣
り合う前記第二の拡散層間は前記第二の半導体層及び前
記第二の拡散層より低濃度の不純物領域を形成している
ことを特徴とする。または、前記半導体装置は、前記第
二の拡散層が前記第二の半導体層の周辺にリング状に形
成されていることを特徴とする。または、前記半導体装
置は、前記第一の拡散層がリサーフ拡散層であることを
特徴とする。
電型の第一の半導体層と、前記第一の半導体層と電気的
に接続した第一の電極と、前記第一の半導体層内に形成
された第二導電型の第二の半導体層と、前記第二の半導
体層の端部を除く表面上に形成された第二の電極と、前
記第二の半導体層の端部に一部重なるように形成され、
前記第二の半導体層よりも低不純物濃度の第二導電型の
第一の拡散層と、前記第二の半導体層の端部周辺に形成
され、かつ前記第一の拡散層に一部重なるように形成さ
れた少なくとも一つ以上からなる高不純物濃度の第二導
電型の第二の拡散層とを具備し、前記第二の半導体層と
隣接する前記第二の拡散層、及び隣り合う前記第二の拡
散層は互いに分離して形成していることを特徴とする。
または、前記第二の半導体層と前記第二の拡散層間、隣
り合う前記第二の拡散層間は前記第二の半導体層及び前
記第二の拡散層より低濃度の不純物領域を形成している
ことを特徴とする。または、前記半導体装置は、前記第
二の拡散層が前記第二の半導体層の周辺にリング状に形
成されていることを特徴とする。または、前記半導体装
置は、前記第一の拡散層がリサーフ拡散層であることを
特徴とする。
【０００８】本願発明の電力変換装置は、スイッチング
素子と、請求項１又は請求項５に記載の半導体装置とを
具備していることを特徴とする。
素子と、請求項１又は請求項５に記載の半導体装置とを
具備していることを特徴とする。
【０００９】
【発明の実施の形態】本発明における半導体装置及び電
力変換装置の実施の形態を以下の実施例を用いて説明す
る。
力変換装置の実施の形態を以下の実施例を用いて説明す
る。
【００１０】図１は本発明の第一の実施例における半導
体装置の断面を示す図及び上面概略図である。また、図
２は本願発明の特徴部分である高抵抗分離領域１１付近
を拡大して示した図である。第一の実施例はＰ+アノー
ド拡散層端部１７に高抵抗分離領域１１を形成すること
によりリカバリー電流の集中を緩和し、かつ有効Ｎ-領
域１５を大きくして順方向電圧を低減することを特徴と
する。また、P+アノード拡散層３と同じ拡散工程によっ
て高抵抗分離領域１１を形成できるため、簡単かつ安価
に製造可能である。以下この構造について説明する。
体装置の断面を示す図及び上面概略図である。また、図
２は本願発明の特徴部分である高抵抗分離領域１１付近
を拡大して示した図である。第一の実施例はＰ+アノー
ド拡散層端部１７に高抵抗分離領域１１を形成すること
によりリカバリー電流の集中を緩和し、かつ有効Ｎ-領
域１５を大きくして順方向電圧を低減することを特徴と
する。また、P+アノード拡散層３と同じ拡散工程によっ
て高抵抗分離領域１１を形成できるため、簡単かつ安価
に製造可能である。以下この構造について説明する。
【００１１】Ｎ+型半導体基板１上にＮ-層２を有し、Ｎ
-層２の表面層にＰ+アノード拡散層３を有している。そ
してＰ+アノード拡散層３の周囲に、同心円状に複数の
Ｐ+終端ガードリング層８を有しており、更にその外周
にはＮ+チャネルストッパー領域４を形成している。Ｐ+
アノード拡散層端部１７上面からＮ+チャネルストッパ
ー領域４端部上面までは連続して絶縁層５を有してお
り、Ｎ+チャネルストッパー領域４上の一部及び絶縁層
５上の一部にはＥＱＰＲ電極（Ｅｑｕｉｖａｌｅｎｔ
Ｐｏｔｅｎｔｉａｌ Ｒｉｎｇ電極）６を形成してい
る。絶縁層５の形成されていないＰ+アノード拡散層３
上面に、絶縁層５の一部上面まで延びるアノード電極７
を有している。Ｎ+型半導体基板１の他面にはカソード
電極１０を形成している。Ｐ+アノード拡散層端部１７
付近には一つ以上のP+拡散層９が形成しており、Ｐ+ア
ノード拡散層３を中心として同心円状に形成している。
複数のP+拡散層９のうちＰ+アノード拡散層端部１７に
最も近いものは、Ｐ+アノード拡散終端部１７に一部重
なるように形成しており、また、隣り合うP+拡散層９同
士もその端部同士が一部重なって形成している。前記P+
アノード拡散層３とP+拡散層９との重複領域および前記
P+拡散層９同士の重複領域は不純物の拡散割合が小さ
く、Ｐ+アノード拡散層３及びP+拡散層９よりも不純物
濃度が低くなっている。当該部分は図２に示すように高
抵抗分離領域１１を形成している。本実施例においては
図１の上面概略図に示すように制限抵抗領域１２の面積
を従来の実施例（図５）に比べ小さくすることができ
る。
-層２の表面層にＰ+アノード拡散層３を有している。そ
してＰ+アノード拡散層３の周囲に、同心円状に複数の
Ｐ+終端ガードリング層８を有しており、更にその外周
にはＮ+チャネルストッパー領域４を形成している。Ｐ+
アノード拡散層端部１７上面からＮ+チャネルストッパ
ー領域４端部上面までは連続して絶縁層５を有してお
り、Ｎ+チャネルストッパー領域４上の一部及び絶縁層
５上の一部にはＥＱＰＲ電極（Ｅｑｕｉｖａｌｅｎｔ
Ｐｏｔｅｎｔｉａｌ Ｒｉｎｇ電極）６を形成してい
る。絶縁層５の形成されていないＰ+アノード拡散層３
上面に、絶縁層５の一部上面まで延びるアノード電極７
を有している。Ｎ+型半導体基板１の他面にはカソード
電極１０を形成している。Ｐ+アノード拡散層端部１７
付近には一つ以上のP+拡散層９が形成しており、Ｐ+ア
ノード拡散層３を中心として同心円状に形成している。
複数のP+拡散層９のうちＰ+アノード拡散層端部１７に
最も近いものは、Ｐ+アノード拡散終端部１７に一部重
なるように形成しており、また、隣り合うP+拡散層９同
士もその端部同士が一部重なって形成している。前記P+
アノード拡散層３とP+拡散層９との重複領域および前記
P+拡散層９同士の重複領域は不純物の拡散割合が小さ
く、Ｐ+アノード拡散層３及びP+拡散層９よりも不純物
濃度が低くなっている。当該部分は図２に示すように高
抵抗分離領域１１を形成している。本実施例においては
図１の上面概略図に示すように制限抵抗領域１２の面積
を従来の実施例（図５）に比べ小さくすることができ
る。
【００１２】次に第一の実施例における半導体装置の動
作について説明する。アノード電極７に正の電圧を印加
し、カソード電極１０に負の電圧を印加した状態、すな
わちオン状態時は、Ｐ+アノード拡散層３及びP+拡散層
９からＮ-層２へ正孔が注入され、Ｎ+型半導体基板１か
らＮ-層２へ電子が注入される。従ってＮ-層２は低抵抗
化し、順方向電流が流れる。一方、アノード電極７に負
の電圧を印加し、カソード電極１０に正の電圧を印加し
た状態、すなわちオフ状態時は阻止状態となる。オン状
態から急にオフ状態へ電圧が印加された時は、Ｎ-層２
に蓄積されていた正孔はＰ+アノード拡散層３へ、電子
はＮ+型半導体基板１へ排出され、逆回復状態となりリ
カバリー電流を生じる。本願発明の第一の実施例におい
ては、Ｐ+アノード拡散層端部１７付近に高抵抗分離領
域１１を有することにより、オン状態においてはＮ-層
２へ蓄積される正孔の量を低減することができ、逆回復
状態においてはリカバリー電流のＰ+アノード拡散層端
部１７への電流集中を防いで素子破壊を防止することが
できる。また従来例（図６）では、リカバリー電流のＰ
+アノード拡散層端部１７への電流集中を防止する為に
低濃度不純物層を形成する工程を有していたが、本願発
明の第一の実施例ではＰ+アノード拡散層３と同濃度のP
+拡散層９を形成し、該P+拡散層９端部の低濃度領域を
高抵抗分離領域１１とすることにより電流集中を防止す
ることができる。従ってＰ+アノード拡散層３との同時
形成により工程を簡略化でき、コスト低減が可能にな
る。
作について説明する。アノード電極７に正の電圧を印加
し、カソード電極１０に負の電圧を印加した状態、すな
わちオン状態時は、Ｐ+アノード拡散層３及びP+拡散層
９からＮ-層２へ正孔が注入され、Ｎ+型半導体基板１か
らＮ-層２へ電子が注入される。従ってＮ-層２は低抵抗
化し、順方向電流が流れる。一方、アノード電極７に負
の電圧を印加し、カソード電極１０に正の電圧を印加し
た状態、すなわちオフ状態時は阻止状態となる。オン状
態から急にオフ状態へ電圧が印加された時は、Ｎ-層２
に蓄積されていた正孔はＰ+アノード拡散層３へ、電子
はＮ+型半導体基板１へ排出され、逆回復状態となりリ
カバリー電流を生じる。本願発明の第一の実施例におい
ては、Ｐ+アノード拡散層端部１７付近に高抵抗分離領
域１１を有することにより、オン状態においてはＮ-層
２へ蓄積される正孔の量を低減することができ、逆回復
状態においてはリカバリー電流のＰ+アノード拡散層端
部１７への電流集中を防いで素子破壊を防止することが
できる。また従来例（図６）では、リカバリー電流のＰ
+アノード拡散層端部１７への電流集中を防止する為に
低濃度不純物層を形成する工程を有していたが、本願発
明の第一の実施例ではＰ+アノード拡散層３と同濃度のP
+拡散層９を形成し、該P+拡散層９端部の低濃度領域を
高抵抗分離領域１１とすることにより電流集中を防止す
ることができる。従ってＰ+アノード拡散層３との同時
形成により工程を簡略化でき、コスト低減が可能にな
る。
【００１３】第一の実施例における高抵抗分離領域１１
は、Ｐ+アノード拡散層３に対し低い不純物濃度を有
し、逆回復時のリカバリー電流によって電流集中が起こ
らない程度に、少なくとも一つ以上形成すればよい。
は、Ｐ+アノード拡散層３に対し低い不純物濃度を有
し、逆回復時のリカバリー電流によって電流集中が起こ
らない程度に、少なくとも一つ以上形成すればよい。
【００１４】次に第二の実施例における半導体装置につ
いて説明する。図３に第二の実施例における半導体装置
の断面図及び上面該略図を、図４に第二の実施例の特徴
部分である完全分離領域１８を拡大した図を示す。なお
第一の実施例と同様の部分には同様の符号を付してい
る。第二の実施例における半導体装置はリサーフ耐圧構
造を有しており、P+アノード拡散層３とP+拡散層９、お
よびP+拡散層９同士は重複部分がなく、完全分離領域１
８を形成している点で第一の実施例と異なるが、電流集
中の緩和および順方向電圧の低減を可能とし、第一の実
施例と同様の効果を有する。第二の実施例における半導
体装置の構造について説明する。なお、第一の実施例と
同様の部分の説明は省略する。第二の実施例に記載の半
導体装置は、リサーフ耐圧構造を有している。リサーフ
拡散層２１はＮ-層２内に形成しており、その端部はア
ノード拡散層端部１７と一部重なっている。第二の実施
例におけるP+拡散層１９はＰ+アノード拡散層３の終端
付近に形成しており、Ｐ+アノード拡散層３を中心に同
心円状に形成している。Ｐ+アノード拡散層３とP+拡散
層１９、およびP+拡散層１９同士は重複部分を有さず分
離しており、図４に示すように完全分離領域１８を形成
している。当該完全分離領域１８にはリサーフ拡散層２
１が形成されており、Ｐ+アノード拡散層３及びP+拡散
層１９よりも不純物濃度が低くなっている。
いて説明する。図３に第二の実施例における半導体装置
の断面図及び上面該略図を、図４に第二の実施例の特徴
部分である完全分離領域１８を拡大した図を示す。なお
第一の実施例と同様の部分には同様の符号を付してい
る。第二の実施例における半導体装置はリサーフ耐圧構
造を有しており、P+アノード拡散層３とP+拡散層９、お
よびP+拡散層９同士は重複部分がなく、完全分離領域１
８を形成している点で第一の実施例と異なるが、電流集
中の緩和および順方向電圧の低減を可能とし、第一の実
施例と同様の効果を有する。第二の実施例における半導
体装置の構造について説明する。なお、第一の実施例と
同様の部分の説明は省略する。第二の実施例に記載の半
導体装置は、リサーフ耐圧構造を有している。リサーフ
拡散層２１はＮ-層２内に形成しており、その端部はア
ノード拡散層端部１７と一部重なっている。第二の実施
例におけるP+拡散層１９はＰ+アノード拡散層３の終端
付近に形成しており、Ｐ+アノード拡散層３を中心に同
心円状に形成している。Ｐ+アノード拡散層３とP+拡散
層１９、およびP+拡散層１９同士は重複部分を有さず分
離しており、図４に示すように完全分離領域１８を形成
している。当該完全分離領域１８にはリサーフ拡散層２
１が形成されており、Ｐ+アノード拡散層３及びP+拡散
層１９よりも不純物濃度が低くなっている。
【００１５】第二の実施例における半導体装置の動作は
第一の実施例と同様であり、完全分離領域１８が低抵抗
領域となる。従ってオン状態時におけるＮ-層２への正
孔の蓄積を防止し、逆回復時における電流集中を防止す
ることができる。また、制限抵抗領域１２を従来例（図
５）に比べて小さくすることができ、アノード電極７と
Ｎ-層２との接続面積を大きくとることができる。これ
により順方向電圧を低減することができる。また、第二
の実施例においては、完全分離領域１８のリサーフ拡散
層２１が低抵抗領域として動作し、リカバリー電流のＰ
+アノード拡散層端部１７への電流集中を防止する。従
って従来例（図６）のように低濃度不純物層を形成する
工程が不用であり、工程を簡略化しコストアップを低減
した半導体装置を提供することができる。
第一の実施例と同様であり、完全分離領域１８が低抵抗
領域となる。従ってオン状態時におけるＮ-層２への正
孔の蓄積を防止し、逆回復時における電流集中を防止す
ることができる。また、制限抵抗領域１２を従来例（図
５）に比べて小さくすることができ、アノード電極７と
Ｎ-層２との接続面積を大きくとることができる。これ
により順方向電圧を低減することができる。また、第二
の実施例においては、完全分離領域１８のリサーフ拡散
層２１が低抵抗領域として動作し、リカバリー電流のＰ
+アノード拡散層端部１７への電流集中を防止する。従
って従来例（図６）のように低濃度不純物層を形成する
工程が不用であり、工程を簡略化しコストアップを低減
した半導体装置を提供することができる。
【００１６】第二の実施例における完全分離領域１８
は、Ｐ+アノード拡散層３に対し低い不純物濃度を有
し、逆回復時のリカバリー電流によって電流集中が起こ
らない程度に、少なくとも一つ以上形成すればよい。P+
拡散層１９等の不純物濃度はリサーフ拡散層２１の不純
物濃度より高ければよく、適宜設定することができる。
は、Ｐ+アノード拡散層３に対し低い不純物濃度を有
し、逆回復時のリカバリー電流によって電流集中が起こ
らない程度に、少なくとも一つ以上形成すればよい。P+
拡散層１９等の不純物濃度はリサーフ拡散層２１の不純
物濃度より高ければよく、適宜設定することができる。
【００１７】なお、第一の実施例あるいは第二の実施例
に記載の半導体装置はＩＧＢＴモジュールに還流ダイオ
ードとして内蔵して電力変換装置に使用することが可能
である。
に記載の半導体装置はＩＧＢＴモジュールに還流ダイオ
ードとして内蔵して電力変換装置に使用することが可能
である。
【００１８】
【発明の効果】本願発明の半導体装置においては、逆回
復時にアノード電極終端部へのリカバリー電流の集中を
防いで素子破壊を防止し、オン状態においては順方向電
圧を低減することができる。また、P+アノード拡散層と
同時にP+拡散層を形成することにより、高抵抗領域を形
成できるため、工程を簡略化できかつ製造コストを低減
することができる。また、当該発明の半導体装置を用い
た電力変換装置を提供することができる。
復時にアノード電極終端部へのリカバリー電流の集中を
防いで素子破壊を防止し、オン状態においては順方向電
圧を低減することができる。また、P+アノード拡散層と
同時にP+拡散層を形成することにより、高抵抗領域を形
成できるため、工程を簡略化できかつ製造コストを低減
することができる。また、当該発明の半導体装置を用い
た電力変換装置を提供することができる。
【図１】本願発明の第一の実施例における半導体装置の
断面及図び上面概略図、
断面及図び上面概略図、
【図２】本願発明の第一の実施例における半導体装置の
主要部断面を拡大した図、
主要部断面を拡大した図、
【図３】本願発明の第二の実施例における半導体装置の
断面及図び上面概略図、
断面及図び上面概略図、
【図４】本願発明の第二の実施例における半導体装置の
主要部断面を拡大した図、
主要部断面を拡大した図、
【図５】従来の半導体装置の断面及図び上面概略図、
【図６】従来の他の半導体装置の断面及図び上面概略
図。
図。
１…Ｎ+型半導体基板 ２…Ｎ-層 ３…Ｐ+アノード拡散層 ４…Ｎ+チャネルストッパー領域 ５…絶縁層 ６…ＥＱＰＲ電極 ７…アノード電極 ８…Ｐ+終端ガードリング層 ９…Ｐ+拡散層 １０…カソード電極 １１…高抵抗分離領域 １２…制限抵抗領域 １５…有効Ｎ-領域 １６…リサーフ拡散層 １８…完全分離領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） (72)発明者 鬼武 郁子 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内
Claims (9)
- 【請求項１】第一導電型の第一の半導体層と、前記第一
の半導体層と電気的に接続した第一の電極と、前記第一
の半導体層内に形成された第二導電型の第二の半導体層
と、前記第二の半導体層の端部を除く表面上に形成され
た第二の電極と、前記第二の半導体層の端部周辺に形成
された少なくとも一つ以上からなる第二導電型の拡散層
と、を具備し、前記第二の半導体層と前記隣接する前記
拡散層、及び隣り合う前記拡散層は一部重複した領域を
有することを特徴とする半導体装置。 - 【請求項２】前記第二の半導体層及び前記拡散層は高濃
度不純物層であり、前記一部重複した領域は低濃度不純
物領域を形成していることを特徴とする請求項1に記載
の半導体装置。 - 【請求項３】前記拡散層は前記第二の半導体層の周辺に
リング状に形成していることを特徴とする請求項1に記
載の半導体装置。 - 【請求項４】前記第一の半導体層内にリング状の第二導
電型のガードリング層を有していることを特徴とする請
求項１に記載の半導体装置。 - 【請求項５】第一導電型の第一の半導体層と、前記第一
の半導体層と電気的に接続した第一の電極と、前記第一
の半導体層内に形成された第二導電型の第二の半導体層
と、前記第二の半導体層の端部を除く表面上に形成され
た第二の電極と、前記第二の半導体層の端部に一部重な
るように形成され、前記第二の半導体層よりも低不純物
濃度の第二導電型の第一の拡散層と、前記第二の半導体
層の端部周辺に形成され、かつ前記第一の拡散層に一部
重なるように形成された少なくとも一つ以上からなる高
不純物濃度の第二導電型の第二の拡散層と、を具備し、
前記第二の半導体層と隣接する前記第二の拡散層、及び
隣り合う前記第二の拡散層は互いに分離して形成してい
ることを特徴とする半導体装置。 - 【請求項６】前記第二の半導体層と前記第二の拡散層
間、隣り合う前記第二の拡散層間は前記第二の半導体層
及び前記第二の拡散層より低濃度の不純物領域を形成し
ていることを特徴とする請求項５に記載の半導体装置。 - 【請求項７】前記第二の拡散層は前記第二の半導体層の
周辺にリング状に形成されていることを特徴とする請求
項５に記載の半導体装置。 - 【請求項８】前記第一の拡散層はリサーフ拡散層である
ことを特徴とする請求項５に記載の半導体装置。 - 【請求項９】スイッチング素子と、請求項１又は請求項
５に記載の半導体装置と、を具備していることを特徴と
する電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001063180A JP2002270857A (ja) | 2001-03-07 | 2001-03-07 | 半導体装置および電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001063180A JP2002270857A (ja) | 2001-03-07 | 2001-03-07 | 半導体装置および電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002270857A true JP2002270857A (ja) | 2002-09-20 |
Family
ID=18922212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001063180A Pending JP2002270857A (ja) | 2001-03-07 | 2001-03-07 | 半導体装置および電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002270857A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4500891B1 (ja) * | 2010-02-16 | 2010-07-14 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| US7999347B2 (en) | 2008-05-27 | 2011-08-16 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US8102025B2 (en) | 2006-02-24 | 2012-01-24 | Denso Corporation | Semiconductor device having IGBT and diode |
| CN102683404A (zh) * | 2012-05-22 | 2012-09-19 | 上海宏力半导体制造有限公司 | 绝缘栅双极型晶体管及其制造方法 |
| DE112010005278T5 (de) | 2010-02-17 | 2013-01-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
| WO2014057700A1 (ja) * | 2012-10-11 | 2014-04-17 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2014135476A (ja) * | 2012-12-12 | 2014-07-24 | Fuji Electric Co Ltd | 半導体装置 |
| WO2014148400A1 (ja) * | 2013-03-21 | 2014-09-25 | 富士電機株式会社 | 半導体装置 |
| JP2014204009A (ja) * | 2013-04-05 | 2014-10-27 | ラピスセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
-
2001
- 2001-03-07 JP JP2001063180A patent/JP2002270857A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8102025B2 (en) | 2006-02-24 | 2012-01-24 | Denso Corporation | Semiconductor device having IGBT and diode |
| DE102007008568B4 (de) * | 2006-02-24 | 2012-11-08 | Denso Corporation | Halbleitervorrichtung mit IGBT und Diode |
| DE102007008568B8 (de) * | 2006-02-24 | 2013-01-17 | Denso Corporation | Halbleitervorrichtung mit IGBT und Diode |
| US7999347B2 (en) | 2008-05-27 | 2011-08-16 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US8564105B2 (en) | 2010-02-16 | 2013-10-22 | Sansha Electric Manufacturing Co., Ltd. | Pin diode |
| JP2011171363A (ja) * | 2010-02-16 | 2011-09-01 | Sansha Electric Mfg Co Ltd | Ｐｉｎダイオード |
| DE112010005272B4 (de) * | 2010-02-16 | 2014-12-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
| DE112010005272T5 (de) | 2010-02-16 | 2013-01-17 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
| JP4500891B1 (ja) * | 2010-02-16 | 2010-07-14 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| DE112010005278B4 (de) * | 2010-02-17 | 2014-12-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
| US8860189B2 (en) | 2010-02-17 | 2014-10-14 | Sansha Electric Manufacturing Co., Ltd. | PIN diode |
| DE112010005278T5 (de) | 2010-02-17 | 2013-01-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
| CN102683404A (zh) * | 2012-05-22 | 2012-09-19 | 上海宏力半导体制造有限公司 | 绝缘栅双极型晶体管及其制造方法 |
| WO2014057700A1 (ja) * | 2012-10-11 | 2014-04-17 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US9508792B2 (en) | 2012-10-11 | 2016-11-29 | Mitsubishi Electric Corporation | Semiconductor device including an electric field buffer layer and method for manufacturing same |
| JP2014135476A (ja) * | 2012-12-12 | 2014-07-24 | Fuji Electric Co Ltd | 半導体装置 |
| WO2014148400A1 (ja) * | 2013-03-21 | 2014-09-25 | 富士電機株式会社 | 半導体装置 |
| CN104969359A (zh) * | 2013-03-21 | 2015-10-07 | 富士电机株式会社 | 半导体装置 |
| US9450110B2 (en) | 2013-03-21 | 2016-09-20 | Fuji Electric Co., Ltd. | Semiconductor device |
| JPWO2014148400A1 (ja) * | 2013-03-21 | 2017-02-16 | 富士電機株式会社 | 半導体装置 |
| JP2014204009A (ja) * | 2013-04-05 | 2014-10-27 | ラピスセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7791308B2 (en) | Semiconductor element and electrical apparatus | |
| JP4483918B2 (ja) | 半導体装置 | |
| JP5742711B2 (ja) | 半導体装置 | |
| JP5135719B2 (ja) | トレンチ型絶縁ゲート半導体装置 | |
| JPH07249765A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP2000223707A (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CN103426911A (zh) | 半导体装置 | |
| JPH0778978A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JP4230681B2 (ja) | 高耐圧半導体装置 | |
| JP2002270857A (ja) | 半導体装置および電力変換装置 | |
| JP2008042073A (ja) | 半導体装置 | |
| JPH08148675A (ja) | 半導体装置 | |
| JP2001168324A (ja) | 半導体装置 | |
| JP2002026315A (ja) | 半導体装置 | |
| US10256232B2 (en) | Semiconductor device including a switching element and a sense diode | |
| JP4074074B2 (ja) | 半導体装置 | |
| JP7338242B2 (ja) | 半導体装置 | |
| JP3916206B2 (ja) | 半導体装置 | |
| JP5196794B2 (ja) | 半導体装置 | |
| JP2002026314A (ja) | 半導体装置 | |
| JPH10303436A (ja) | 半導体装置 | |
| JP4630862B2 (ja) | 半導体装置 | |
| JP4834305B2 (ja) | 半導体装置 | |
| WO2023228587A1 (ja) | 半導体装置および電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071102 |