DE102007008568B4 - Halbleitervorrichtung mit IGBT und Diode - Google Patents

Halbleitervorrichtung mit IGBT und Diode

Info

Publication number
DE102007008568B4
DE102007008568B4 DE200710008568 DE102007008568A DE102007008568B4 DE 102007008568 B4 DE102007008568 B4 DE 102007008568B4 DE 200710008568 DE200710008568 DE 200710008568 DE 102007008568 A DE102007008568 A DE 102007008568A DE 102007008568 B4 DE102007008568 B4 DE 102007008568B4
Authority
DE
Germany
Prior art keywords
semiconductor region
region
semiconductor
substrate
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE200710008568
Other languages
English (en)
Other versions
DE102007008568B8 (de
DE102007008568A1 (de
Inventor
Yoshihiko Ozeki
Norihito Tokura
Yukio Tsuzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006049300A priority Critical patent/JP5011748B2/ja
Priority to JP2006-049300 priority
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102007008568A1 publication Critical patent/DE102007008568A1/de
Application granted granted Critical
Publication of DE102007008568B4 publication Critical patent/DE102007008568B4/de
Publication of DE102007008568B8 publication Critical patent/DE102007008568B8/de
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes

Abstract

Halbleitervorrichtung, die aufweist: ein Halbleitersubstrat (1), das einen ersten Leitungstyp und erste und zweite Oberflächen aufweist, einen IGBT-Bereich, der einen IGBT aufweist und in dem Substrat (1) angeordnet ist, einen Diodenbereich, der eine Diode aufweist und in dem Substrat (1) angeordnet ist, und einen Umgebungsbereich, der auf einem Umfang des Substrats (1) angeordnet ist und den Diodenbereich und den IGBT-Bereich umgibt, wobei der IGBT-Bereich enthält: einen ersten Halbleiterbereich (2), der einen zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, wobei der erste Halbleiterbereich (2) einen Kanal-Ausbildungsbereich des IGBT bereitstellt, und einen zweiten Halbleiterbereich (3), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei der zweite Halbleiterbereich (3) dem ersten Halbleiterbereich (2) gegenüberliegt und einen Kollektor des IGBT bereitstellt, wobei der Diodenbereich enthält: einen dritten Halbleiterbereich...

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, die einen IGBT und eine Diode aufweist.
  • Eine Inverterschaltung zum Ansteuern einer Last wie zum Beispiel einen Motor ist ein Austauscher, um eine Gleichspannung und eine Wechselspannung derart zu schalten, dass der Inverter den Motor erregt. Insbesondere besteht die Inverterschaltung zum Ansteuern eines Induktionsmotors beispielsweise aus einem Schaltelement wie zum Beispiel einem IGBT (d. h. einem Bipolartransistor mit isoliertem Gate) und einer FWD (d. h. einer Freilaufdiode). Der IGBT dient als das Schaltelement. Die FWD leitet den Strom, der in den Motor fließt, um und lässt ihn zurückströmen, wenn sich der IGBT ausschaltet, so dass sich der Strom, der in den Motor fließt, sogar dann nicht ändert, wenn der IGBT zwischen einem Ein-Zustand und einem Aus-Zustand wechselt. Insbesondere ist eine Gleichstromenergiequelle mit dem Motor gekoppelt. Der IGBT legt die Spannung an den Motor an. Wenn sich der IGBT ausschaltet, fließt der Strom, der in den Motor fließt, durch die Energie, die in einer Induktivität L des Motors angesammelt wird, zurück durch die FWD. Somit kann der umgekehrte Gleichstrom an den Motor angelegt werden. Da der Strom in dem Motor nicht unmittelbar abgeblockt wird, wenn der IGBT in den Aus-Zustand schaltet, wird die Wechselspannung im Wesentlichen von der Gleichstromenergiequelle erregt. Da die Inverterschaltung den obigen Betrieb durchführt, ist es notwendig, dass die Schaltung die FWD aufweist, die in Serie in umgekehrter Richtung zum IGBT geschaltet ist. Insbesondere ist es notwendig, dass die FWD umgekehrt parallel zum IGBT geschaltet ist.
  • Eine Diode, die für die FWD verwendet wird, ist in dem US-Patent US 5 859 446 A , der JP 2000 114 550 A , dem US-Patent US 6 177 713 B1 , der JP 2002 270 857 A und der JP 2000 340 806 A beschrieben.
  • 7 zeigt eine Diode 89, die in dem US-Patent US 5 859 446 A beschrieben ist. In der Diode 89 dehnt sich, wenn die Diode 89 einen Strom unterbricht, d. h., wenn die Diode 89 in einem Unterbrechungszustand ist, eine Verarmungsschicht in einer Halbleiterschicht 14 aus, die einen N-Leitungstyp aufweist (d. h. eine N-Schicht 14), so dass der Strom nicht fließt. Wenn eine positive Spannung an eine Anodenelektrode in der Diode 89 in Bezug auf eine Kathodenelektrode 17 angelegt wird, wird ein Loch von einer Halbleiterschicht, die einen P+-Leitungstyp 11 aufweist (d. h. eine P+-Schicht 11), in die N-Schicht 14 eingeleitet. Somit fließt der Strom durch die Diode 89. Eine Halbleiterschicht 12, die den P+-Leitungstyp aufweist und die teilweise in einem Endbereich ausgebildet ist, dehnt die Verarmungsschicht von einem Übergang J1 zwischen der P+-Schicht 11 und der N-Schicht 14 auf eine Umgebung der Diode 89 aus, so dass die Halbleiterschicht 12 die Konzentration eines elektrischen Feldes in der Nähe einer Grenze des Endbereiches verhindert.
  • Der Endbereich umgibt einen aktiven Bereich und einen Induktivitätsabschnitt L. Ein Isolierfilm 13, der beispielsweise aus einem SiO2-Film besteht, ist teilweise in der Nähe der Oberfläche des Endbereiches ausgebildet. Eine Halbleiterschicht 15, die einen N+-Leitungstyp aufweist (d. h. eine N+-Schicht 15), ist auf einer kathodenseitigen Oberfläche der N-Schicht angeordnet. Die N+-Schicht 15 kontaktiert die Kathodenelektrode 17. Die N+-Schicht 15 leitet ein Elektron in die N-Schicht 14, wenn eine Vorwärtsspannung bzw. Durchlassspannung an die Diode 89 angelegt wird.
  • 8 ist ein äquivalentes Schaltbild, das eine Halbleitervorrichtung 90 zeigt, die geeignet für eine Inverterschaltung zum Ansteuern der Last wie zum Beispiels des Motors verwendet werden kann. Die Vorrichtung 90 beinhaltet einen IGBT 90i und eine Diode 90d, die umgekehrt parallel zueinander geschaltet sind.
  • In der Vorrichtung 90 gemäß dem Stand der Technik sind der IGBT 90i und die Diode 90d jeweils in unterschiedlichen Halbleitersubstraten oder unterschiedlichen Halbleiterchips ausgebildet. Es ist jedoch vorzuziehen, dass der IGBT 90i und die Diode 90d in demselben Halbleitersubstrat ausgebildet werden, um die Abmessungen der Vorrichtung zu minimieren.
  • Wenn die Diode 90d als die FWD in der Inverterschaltung verwendet wird, ist eine Stromwellenform der Diode 90d in einem Fall wichtig, in dem sich die Diode 90d invers bzw. in Sperrrichtung zu einem Zeitpunkt erholt, zu der die Diode 90d von dem Ein-Zustand in den Aus-Zustand wechselt.
  • 9A zeigt eine Schaltung zum Messen und Auswerten einer Stromwellenform. Hier fließt der Strom durch die Diode 90d in der Halbleitervorrichtung 90. 9B zeigt ein Beispiel für die Stromwellenform.
  • Die Halbleitervorrichtungen 90a, 90b sind durch die Vorrichtung 90 wie in 8 gezeigt vorgesehen. Ein IGBT 90ai in der Vorrichtung 90a wird als die Schaltvorrichtung verwendet, ein IGBT in der Vorrichtung 90b ist in Nebenschluss gelegt, und ein Strom Id fließt durch die Diode 90bd und wird gemessen.
  • Wie es in 9B gezeigt ist, fließt, wenn sich der IGBT 90ai in der Vorrichtung 90a ausschaltet, ein Kreisstrom in der Diode 90bd der Vorrichtung 90b. Wenn sich der IGBT 90ai einschaltet, fließt ein Momentanstrom umgekehrt in der Diode 90bd. Dieser Momentanstrom weist eine Spitze auf, die als ein Erholungsstrom Irr definiert ist. Wenn sich die Diode 90bd umgekehrt bzw. in Sperrrichtung erholt, wird die Energiequellenspannung an die Diode 90bd angelegt. Das Produkt aus dem Erholungsstrom Irr und der Spannung ist als ein Erholungsverlust definiert. Im allgemeinen ist es für eine Gleichrichterdiode notwendig, dass sie einen niedrigen Erholungsstrom Irr und einen niedrigen Erholungsverlust im Falle eines Erholungsschrittes in Umkehrrichtung bzw. Sperrrichtung aufweist. Außerdem ist es notwendig, dass sie eine geringe Erholung des Stromes im Falle des Erholungsschrittes in Umkehrrichtung aufweist. Somit ist es notwendig, die Erholungscharakteristik der Diode 90bd zu verbessern.
  • Die DE 10160118 A1 beschreibt eine Halbleitervorrichtung, bei der in einem Halbleitersubstrat Halbleitergebiete, die zu einem IGBT gehören, in einem IGBT-Gebiet ausgebildet und Halbleitergebiete, die zu einer Diode gehören, in einem Dioden-Gebiet ausgebildet sind. Ein Graben, in dem ein Isolator eingegraben ist, ist zwischen dem IGBT-Gebiet und dem Dioden-Gebiet ausgebildet.
  • Die US 5360984 A beschreibt ebenfalls eine Halbleitervorrichtung mit einem IGBT-Bereich und einem Diodenbereich. Ein Nicht-Störungsbereich dient als ein Schutzbereich gegenüber einer gegenseitigen Beeinflussung zwischen dem IGBT-Bereich und dem Dioden-Bereich.
  • Daher ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einem IGBT und einer Diode zu schaffen, die das oben beschriebene Problem löst.
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Die abhängigen Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.
  • In der Vorrichtung gemäß Anspruch 1 ist der sechste Halbleiterbereich auf der zweiten Oberfläche des Substrats angeordnet und liegt dem fünften Halbleiterbereich gegenüber. Somit ist die parasitäre Diode um den sechsten Halbleiterbereich gegenüber von der parasitären Diode um den fünften Halbleiterbereich angeordnet. Somit wird der Einfluss der parasitären Diode um den fünften Halbleiterbereich derart verringert, dass verhindert wird, dass das Loch in das Substrat unter dem fünften Halbleiterbereich im Falle eines Durchlassbetriebes eintritt. Dementsprechend werden die Erholungscharakteristika der regulären Diode im Falle eines Sperrbetriebes verbessert.
  • In der Vorrichtung gemäß Anspruch 15 ist der IGBT-Bereich zwischen dem Umgebungsbereich und dem Diodenbereich angeordnet. Somit wird sogar dann, wenn das Loch in das Substrat unter dem fünften Halbleiterbereich im Falle eines Durchlassbetriebes eingeführt wird, der Einfluss des Loches auf die Erholungscharakteristika der Diode im Falle eines Sperrbetriebes verringert.
  • Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden genaueren Beschreibung mit Bezug auf die zugehörigen Zeichnungen deutlich. Es zeigen:
  • 1A und 1B Querschnitte, die Halbleitervorrichtungen gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung zeigen,
  • 2A und 2B Querschnitte, die Halbleitervorrichtungen gemäß anderen beispielhaften Ausführungsformen der vorliegenden Erfindung zeigen,
  • 3 einen Querschnitt, der eine Halbleitervorrichtung gemäß einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung zeigt,
  • 4A und 4B Querschnitte, die Halbleitervorrichtungen gemäß anderen beispielhaften Ausführungsformen der vorliegenden Erfindung zeigen,
  • 5 einen Querschnitt, der eine Halbleitervorrichtung gemäß einer weiteren anderen beispielhaften Ausführungsform der vorliegenden Erfindung zeigt,
  • 6 eine Unteransicht, die eine Halbleitervorrichtung gemäß einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung zeigt,
  • 7 eine perspektivische Ansicht, die eine Halbleitervorrichtung gemäß dem Stand der Technik zeigt,
  • 8 ein äquivalentes Schaltbild, das die Vorrichtung der 7 zeigt,
  • 9A ein Schaltbild, das eine Auswerteschaltung zum Messen einer Stromwellenform in der Vorrichtung zeigt, und 9B eine beispielhafte Graphik, die eine Stromwellenform in der Vorrichtung zeigt,
  • 10A10D Querschnitte, die Halbleitervorrichtungen gemäß anderen beispielhaften Ausführungsformen der vorliegenden Erfindung zeigen,
  • 11A eine Draufsicht und 11B eine Unteransicht, die eine Halbleitervorrichtung gemäß einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung zeigen,
  • 12A eine Draufsicht und 12B eine Unteransicht, die eine Halbleitervorrichtung gemäß einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung zeigen,
  • 13A eine Draufsicht und 13B eine Unteransicht, die eine Halbleitervorrichtung gemäß einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung zeigen, und
  • 14A eine Draufsicht und 14B eine Unteransicht, die eine Halbleitervorrichtung gemäß einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung zeigen.
  • Die 1A und 1B zeigen Halbleitervorrichtungen 100, 101 gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung. Insbesondere zeigen die jeweiligen 1A und 1B eine linke Seite der Vorrichtung 100, 101. In der Mitte der jeweiligen Vorrichtung 100, 101 sind ein IGBT-Bereich und ein Diodenbereich abwechselnd angeordnet. Die rechte Seite der jeweiligen Vorrichtung 100, 101 weist eine Struktur auf, die eine von links nach rechts gespiegelte Struktur der 1A oder 1B aufweist.
  • Jede Vorrichtung 100, 101 enthält ein Halbleitersubstrat 1, das einen N-Leitungstyp aufweist und in dem ein IGBT und eine Diode ausgebildet sind.
  • In dem IGBT-Bereich der jeweiligen Vorrichtung 100, 101 ist ein erster Halbleiterbereich 2, der einen P-Leitungstyp aufweist, in einem Oberflächenabschnitt einer Hauptoberfläche des Halbleitersubstrats 1 ausgebildet. Der erste Halbleiterbereich 2 stellt einen Kanal-Ausbildungsbereich des IGBT bereit. Ein zweiter Halbleiterbereich 3, der einen P+-Leitungstyp aufweist, ist in einem Oberflächenabschnitt einer Rückseite des Substrats 1 ausgebildet. Der zweite Halbleiterbereich 3 liegt dem ersten Halbleiterbereich 2 gegenüber. Der zweite Halbleiterbereich 3 stellt einen Kollektorbereich des IGBT bereit. Eine Halbleiterschicht 1a, die einen N-Leitungstyp aufweist und in dem Oberflächenabschnitt der Rückseite des Substrats 1 ausgebildet ist, stellt eine Feldstoppschicht des IGBT bereit.
  • In dem Diodenbereich der jeweiligen Vorrichtung 100, 101 ist ein dritter Halbleiterbereich 4, der den P-Leitungstyp aufweist, in einem Oberflächenabschnitt der Hauptoberfläche des Substrats 1 ausgebildet. Der dritte Halbleiterbereich 4 stellt einen Anodenbereich der Diode bereit. Ein vierter Halbleiterbereich 5, der einen N+-Leitungstyp aufweist, ist in einem Oberflächenabschnitt der Rückseite des Substrats 1 ausgebildet. Der vierte Halbleiterbereich 5 liegt dem dritten Halbleiterbereich 4 gegenüber. Der vierte Halbleiterbereich 5 stellt einen Kathodenbereich der Diode bereit.
  • Ein Umgebungsbereich in dem Substrat 1 ist auf einem Umfang des Substrats 1 angeordnet und ist ein anderer Bereich als der IGBT-Bereich und der Diodenbereich. In dem Umgebungsbereich ist ein fünfter Halbleiterbereich 6, der den P-Leitungstyp aufweist, in einem Oberflächenabschnitt der Hauptoberfläche ausgebildet. Der fünfte Halbleiterbereich 6 ist unter einer Gateverdrahtung bzw. -drahtleitung 9a und einer Anschlussflächenelektrode 9b des IGBT mit einem Isolierfilm 10 zwischen dem Bereich 6 und der Verdrahtung 9a oder der Elektrode 9b angeordnet. Der fünfte Halbleiterbereich 6 und das Substrat 1 stellen einen PN-Übergang dazwischen bereit, so dass eine Durchbruchspannung der Vorrichtung verbessert wird. Der erste, dritte und fünfte Halbleiterbereich 2, 4, 6 sind gemeinsam elektrisch miteinander gekoppelt. Der fünfte Halbleiterbereich 6 wird in demselben Herstellungsschritt wie der erste und dritte Halbleiterbereich 2, 4 ausgebildet. Der fünfte Halbleiterbereich 6 weist dieselbe Verunreinigungskonzentration und dieselbe Tiefe wie der erste und dritte Halbleiterbereich 2, 4 auf. Ein siebter Halbleiterbereich 6a, der den P-Leitungstyp aufweist, ist in einem Oberflächenabschnitt der Hauptoberfläche des Substrats 1 ausgebildet. Der siebte Halbleiterbereich 6a umgibt den ersten, dritten und fünften Halbleiterbereich 2, 4, 6. Der siebte Halbleiterbereich 6a ist mit dem fünften Halbleiterbereich 6 nicht elektrisch verbunden, so dass der siebte Halbleiterbereich 6a elektrisch frei von dem fünften Halbleiterbereich 6 ist. Durch Verwendung des siebten Halbleiterbereichs 6a dehnt sich im Vergleich zu einem Fall, bei dem der Umgebungsbereich keinen siebten Halbleiterbereich 6a aufweist, eine Verarmungsschicht zum Umgebungsbereich aus, wenn sich die Diode in dem Unterbrechungszustand befindet. Somit verringert der siebte Halbleiterbereich 6a die elektrische Feldkonzentration.
  • In der jeweiligen Vorrichtung 100, 101 ist ein sechster Halbleiterbereich 7a, 7b, der den P+-Leitungstyp aufweist, in einem Oberflächenabschnitt der Rückseite des Substrats 1 angeordnet. Der sechste Halbleiterbereich 7a, 7b liegt dem fünften Halbleiterbereich 6 gegenüber. In der Vorrichtung 100 ist der sechste Halbleiterbereich 7a auf der gesamten Rückseite, abgesehen von dem zweiten Halbleiterbereich 3 und dem vierten Halbleiterbereich 5, angeordnet. In der Vorrichtung 101 ist der sechste Halbleiterbereich 7b nur unter dem fünften Halbleiterbereich 6 angeordnet. Der zweite, vierte und sechste Halbleiterbereich sind gemeinsam elektrisch mit einer rückseitigen Elektrode 8 gekoppelt.
  • In der Vorrichtung 100, 101 werden der IGBT-Bereich und der Diodenbereich in dem Substrat 1 ausgebildet, so dass die Abmessungen der Vorrichtung, die den IGBT und die Diode aufweist, minimiert werden.
  • Der fünfte Halbleiterbereich 6 einer jeden Vorrichtung 100, 101 weist den P-Leitungstyp auf und ist unter der Gateverdrahtung 9a und der Anschlussflächenelektrode 9b angeordnet. Der fünfte Halbleiterbereich 6 verbessert eine Durchbruchspannung durch Ausbilden eines PN-Übergangs zwischen dem Substrat 1 und dem Bereich 6. Der fünfte Halbleiterbereich 6 ist mit dem ersten und dritten Halbleiterbereich 2, 4 elektrisch gekoppelt. Dementsprechend weist die Vorrichtung 100 eine reguläre Diode D auf, und zusätzlich weist die Vorrichtung 100 zwei parasitäre Dioden PDa, PDb auf. Die parasitäre Diode PDa wird zwischen dem fünften Halbleiterbereich 6 und dem Substrat 1, das unter dem fünften Halbleiterbereich 6 angeordnet ist, ausgebildet. Wenn ein Bereich vom N-Leitungstyp, der dem fünften Halbleiterbereich 6 gegenüberliegt, auf der Rückseite des Substrats 1 angeordnet ist, leitet die parasitäre Diode PDa zwischen dem fünften Halbleiterbereich 6 und dem Substrat 1 eine große Menge Löcher in das Substrat 1 im Falle eines Durchlassbetriebes ein. Diese Locheinleitung bewirkt eine Verschlechterung der Erholungscharakteristika in der regulären Diode D im Falle eines Sperrbetriebes.
  • Um die obige Verschlechterung der Erholungscharakteristika zu vermeiden, ist in jeder Vorrichtung 100, 101 der sechste Halbleiterbereich 7a, 7b, der den P-Leitungstyp aufweist, auf der Rückseite des Substrats 1 ausgebildet und liegt dem fünften Halbleiterbereich 6, der auf der Hauptoberfläche des Substrats 1 angeordnet ist, gegenüber. Somit wird eine andere parasitäre Diode PDb um den sechsten Halbleiterbereich 7a, 7b auf der Rückseite des Substrats 1 ausgebildet. Die parasitäre Diode PDb weist eine entgegengesetzte Richtung zur parasitären Diode PDa um den fünften Halbleiterbereich 6 auf. Dementsprechend wird der Betrieb der parasitären Diode PDa eingeschränkt, und die Locheinleitung in das Substrat 1 unter dem fünften Halbleiterbereich 6 im Falle des Durchlassbetriebes wird verringert. Die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes werden verbessert.
  • Die parasitäre Diode PDa um den fünften Halbleiterbereich 6 kann durchbrechen, wenn die Stromänderungsrate dl/dt des Erholungsprozesses größer wird. Dieses ist ähnlich einem Fall, bei dem eine Stoßspannung, wie zum Beispiel eine ESD (d. h. eine elektrostatische Entladung) auf die Vorrichtung wirkt. Dementsprechend wird es bevorzugt, dass die Vorrichtung 100, 101 die folgende Struktur aufweist, um eine Durchbruchspannung der parasitären Diode PDa gegenüber einer Stoßspannung zu erhöhen.
  • Die 2A, 2B, 3, 4A und 4B zeigen Halbleitervorrichtungen 102106, die verschiedene fünfte Halbleiterbereiche 6d6f aufweisen. Jede Halbleitervorrichtung 102106 ähnelt der Vorrichtung 100 der 1A mit Ausnahme des fünften Halbleiterbereichs 6.
  • In der Vorrichtung 102 der 2A weist der fünfte Halbleiterbereich 6b eine niedrigere Verunreinigungskonzentration als der dritte Halbleiterbereich 4 auf, obwohl der fünfte Halbleiterbereich 6 in der Vorrichtung 100 der 1A dieselbe Verunreinigungskonzentration wie der dritte Halbleiterbereich 4 aufweist. Somit erhöht sich der Widerstand der Träger, die den fünften Halbleiterbereich 6b passieren, so dass die Stromkonzentration verringert wird. Dementsprechend wird die Durchbruchspannung gegenüber einer Stoßspannung verbessert, d. h. erhöht.
  • In der Vorrichtung 103 der 2B weist der fünfte Halbleiterbereich 6c eine geringere Tiefe als der dritte Halbleiterbereich 4 auf, obwohl der fünfte Halbleiterbereich 6 in der Vorrichtung 100 dieselbe Tiefe wie der dritte Halbleiterbereich 4 aufweist. Somit erhöht sich der Widerstand der Träger, die den fünften Halbleiterbereich 6c passieren, so dass die Stromkonzentration verringert wird. Dementsprechend wird die Durchbruchspannung gegenüber der Stoßspannung verbessert.
  • In der Vorrichtung 104 der 3 besteht der fünfte Halbleiterbereich 6d aus mehreren Diffusionsbereichen, die einander überlappen und benachbart zueinander sind, obwohl der fünfte Halbleiterbereich 6 in der Vorrichtung 100 aus einem Diffusionsbereich ausgebildet ist. Somit wird der Widerstand des fünften Halbleiterbereichs 6d an dem jeweiligen überlappenden Abschnitt der Diffusionsbereiche erhöht. Somit erhöht sich der Widerstand der Träger, die den fünften Halbleiterbereich 6d passieren, so dass die Stromkonzentration verringert wird. Dementsprechend wird die Durchbruchspannung gegenüber der Stoßspannung verbessert.
  • In jeder Vorrichtung 105, 106 der 4A und 4B beinhaltet der fünfte Halbleiterbereich 5e, 5f einen Graben te, tf, in dem ein Isolierfilm ausgebildet ist. Insbesondere durchdringt der Graben te der Vorrichtung 105 den fünften Halbleiterbereich 6e und ist in einem Teil des fünften Halbleiterbereichs 6e angeordnet. Der Graben tf der Vorrichtung 106 durchdringt den fünften Halbleiterbereich 6f nicht, d. h. der Boden des Grabens tf erreicht das Substrat 1 nicht, so dass der Boden des Grabens tf in dem fünften Halbleiterbereich 6f verbleibt. In der Vorrichtung 100 weist der fünfte Halbleiterbereich 6 keinen Graben auf. Somit erhöht sich der Widerstand der Träger, die den fünften Halbleiterbereich 6e, 6f passieren, so dass die Stromkonzentration verringert wird. Dementsprechend wird die Durchbruchspannung gegenüber der Stoßspannung verbessert.
  • 5 zeigt eine Halbleitervorrichtung 107, bei der die Abmessungen des fünften Halbleiterbereichs 6g spezifiziert sind. In der Vorrichtung 107 ist der siebte Halbleiterbereich 6a, der den P-Leitungstyp aufweist, auf der Hauptoberfläche des Substrats 1 ausgebildet. Der erste, dritte und fünfte Halbleiterbereich 2, 4, 6 sind von dem siebten Halbleiterbereich 6a umgeben. Der fünfte Halbleiterbereich 6g weist ein Ende e1 auf, das auf der Seite des siebten Halbleiterbereichs angeordnet ist, und die Elektrode 9c weist ein Ende e2 auf, das an der Seite des Umgebungsbereiches angeordnet ist. Die Elektrode 9c ist mit dem fünften Halbleiterbereich 6g verbunden. Der Abstand zwischen dem einen Ende e1 des fünften Halbleiterbereichs 6g und dem einen Ende e2 der Elektrode 9c ist als L definiert, der größer als eine Diffusionslänge des Loches in einem achten Halbleiterbereich 1b des Substrats 1 ist. Der Abstand L ist beispielsweise vorbestimmt und gleich oder größer als 50 μm. Vorzugsweise kann der Abstand L gleich oder größer als 100 μm sein.
  • Da die Vorrichtung 107 den siebten Halbleiterbereich 6a enthält, dehnt sich die Verarmungsschicht zum Umgebungsbereich aus, wenn sich die Diode in dem Unterbrechungszustand befindet. Dementsprechend wird die elektrische Feldkonzentration verringert. Da außerdem der Abstand L größer als die Diffusionslänge des Loches ist, wird die Stromkonzentration ebenfalls verringert. Somit wird ebenfalls ein Durchbruch an dem einen Ende e2, an dem der fünfte Halbleiterbereich 6g mit der Elektrode 9c verbunden ist, verringert.
  • 10A zeigt eine Halbleitervorrichtung 109, bei der eine Isolierschicht 20 an der Rückseite des Substrats 1 angeordnet ist. Insbesondere ist die Isolierschicht 20 in dem Umgebungsbereich angeordnet, und die rückseitige Elektrode 8 ist auf der Rückseite des Substrats 1 in dem Diodenbereich und dem IGBT-Bereich angeordnet. Hier stellt die Halbleiterschicht 1a vom N-Leitungstyp eine Feldstoppschicht (d. h. eine FS-Schicht) bereit. Im Vergleich zur Vorrichtung 100 der 1A weist die Vorrichtung 109 keinen vierten Halbleiterbereich 5 und keinen sechsten Halbleiterbereich 7a auf. Da jedoch die Vorrichtung 109 die Isolierschicht 20 enthält, wird der Betrieb der parasitären Diode PDa beschränkt, und die Locheinleitung in das Substrat 1 unter dem fünften Halbleiterbereich 6 im Falle des Durchlassbetriebes wird verringert. Somit werden die Erholungscharakteristika der regulären Diode D in dem Falle des Sperrbetriebes verbessert.
  • 10B zeigt eine Halbleitervorrichtung 110, bei der die Isolierschicht 20 auf der Rückseite des Substrats 1 angeordnet ist. Insbesondere ist die Isolierschicht 20 in dem Umgebungsbereich angeordnet, und die rückseitige Elektrode 8 ist auf der Rückseite des Substrats 1 in dem Diodenbereich und dem IGBT-Bereich angeordnet. Im Vergleich zur Vorrichtung 100 der 1A weist die Vorrichtung 109 keinen vierten Halbleiterbereich 5 und keinen sechsten Halbleiterbereich 7a auf. Außerdem ist der Halbleiterbereich 1a vom N-Leitungstyp in dem Umgebungsbereich nur teilweise angeordnet. Hauptsächlich ist keine Feldstoppschicht (d. h. entsprechend dem Halbleiterbereich 1a vom N-Leitungstyp) in dem Umgebungsbereich vorhanden. Da jedoch die Vorrichtung 109 die Isolierschicht 20 enthält, wird der Betrieb der parasitären Diode PDa eingeschränkt, und die Locheinleitung in das Substrat 1 unter dem fünften Halbleiterbereich 6 im Falle des Durchlassbetriebes wird verringert. Somit werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert.
  • 10C zeigt eine Halbleitervorrichtung 111, bei der eine Hochwiderstandsschicht 21 auf der Rückseite des Substrats 1 zwischen der Halbleiterschicht 1a vom N-Leitungstyp und der rückseitigen Elektrode 8 angeordnet ist. Insbesondere ist die Hochwiderstandsschicht 21 nur in dem Umgebungsbereich angeordnet, und die rückseitige Elektrode 8 ist auf der Rückseite des Substrats 1 nicht nur in dem Diodenbereich und dem IGBT-Bereich, sondern ebenfalls in dem Umgebungsbereich angeordnet. Im Vergleich zur Vorrichtung 100 der 1A weist die Vorrichtung 111 keinen vierten Halbleiterbereich 5 und keinen sechsten Halbleiterbereich 7a auf. Da jedoch die Vorrichtung 111 die Hochwiderstandsschicht 21 enthält, wird der Betrieb der parasitären Diode PDa eingeschränkt, und die Locheinleitung in das Substrat 1 unter dem fünften Halbleiterbereich 6 im Falle des Durchlassbetriebes wird verringert. Somit werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert. Hier wird die Hochwiderstandsschicht 21 durch Erhöhen eines Kontaktwiderstandes zur rückseitigen Elektrode 8 oder durch Verringern einer Verunreinigungskonzentration an einer Grenze zwischen der rückseitigen Elektrode und der Halbleiterschicht 1a vom N-Leitungstyp erstellt.
  • 10D zeigt eine Halbleitervorrichtung 112. Insbesondere ist die rückseitige Elektrode 8 nur in dem Diodenbereich und dem IGBT-Bereich angeordnet. Somit ist keine rückseitige Elektrode 8 in dem Umgebungsbereich vorhanden. Außerdem weist die Vorrichtung 112 im Vergleich zur Vorrichtung 100 der 1A keinen vierten Halbleiterbereich 5 und keinen sechsten Halbleiterbereich 7a auf. Da jedoch der Umgebungsbereich keine rückseitige Elektrode 8 aufweist, wird der Betrieb der parasitären Diode PDa eingeschränkt, und die Locheinleitung in das Substrat 1 unter dem fünften Halbleiterbereich 6 im Falle des Durchlassbetriebes wird verringert. Somit werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert.
  • 6 zeigt eine Halbleitervorrichtung 108, die eine Querschnittsstruktur ähnlich der Vorrichtung 100 der 1A aufweist.
  • Die Vorrichtung 108 enthält einen IGBT und eine Diode, die in dem Substrat 1, das den N-Leitungstyp aufweist, ausgebildet sind. In dem IGBT-Bereich der Vorrichtung 108 ist, wie es in 1A gezeigt ist, der erste Halbleiterbereich 2, der den P-Leitungstyp aufweist, in dem Oberflächenabschnitt der Hauptoberfläche des Substrats 1 ausgebildet. Der erste Halbleiterbereich 2 stellt den Kanal-Ausbildungsbereich des IGBT bereit. Der zweite Halbleiterbereich 3, der den P+-Leitungstyp aufweist, ist in dem Oberflächenabschnitt der Rückseite des Substrats 1 ausgebildet. Der zweite Halbleiterbereich 3 liegt dem ersten Halbleiterbereich 2 gegenüber und stellt den Kollektorbereich des IGBT bereit. Der zweite Halbleiterbereich 3 ist in dem IGBT-Bereich angeordnet und als ein Bereich gezeigt, der mit einer Strich-Punkt-Linie und einer Strich-zwei-Punkte-Linie in 6 umgeben ist.
  • In dem Diodenbereich der Vorrichtung 108 ist, wie es in 1A gezeigt ist, der dritte Halbleiterbereich 4, der den P-Leitungstyp aufweist, in dem Oberflächenabschnitt der Hauptoberfläche des Substrats 1 ausgebildet. Der dritte Halbleiterbereich 4 stellt den Anodenbereich der Diode bereit. Der vierte Halbleiterbereich 5, der den N+-Leitungstyp aufweist, ist in dem Oberflächenabschnitt der Rückseite des Substrats 1 ausgebildet. Der vierte Halbleiterbereich 5 liegt dem dritten Halbleiterbereich 4 gegenüber und stellt den Kathodenbereich der Diode bereit. Der vierte Halbleiterbereich 5 ist in dem Diodenbereich angeordnet. Der vierte Halbleiterbereich 5 der Vorrichtung 108 ist als ein Bereich gezeigt, der von der Strich-Punkt-Linie der 6 umgeben ist.
  • Somit umgibt in der Vorrichtung 108 der IGBT-Bereich (d. h. als der zweite Halbleiterbereich 3 gezeigt) den Diodenbereich (d. h. als der vierte Halbleiterbereich 5 gezeigt), wie es in 6 gezeigt ist.
  • Ein Bereich, der außerhalb der Strich-zwei-Punkte-Linie in 6 angeordnet ist, entspricht einem anderen Bereich als der IGBT-Bereich, und der Diodenbereich der Vorrichtung 108 und umgibt den IGBT-Bereich. Der fünfte Halbleiterbereich 6 ist in dem Oberflächenabschnitt der Hauptoberfläche des Substrats 1 in diesem Bereich außerhalb der Strich-zwei-Punkte-Linie ausgebildet, wie es in 1A gezeigt ist. Dementsprechend umgibt in der Vorrichtung 108 der fünfte Halbleiterbereich 6 den IGBT-Bereich (d. h. entsprechend dem zweiten Halbleiterbereich 3). Hier sind der erste, dritte und fünfte Halbleiterbereich 2, 4, 6 elektrisch miteinander gekoppelt.
  • In der Vorrichtung 108 ist der sechste Halbleiterbereich 7a, der dem fünften Halbleiterbereich 6 gegenüberliegt, auf dem gesamten Oberflächenabschnitt der Rückseite mit Ausnahme des zweiten und vierten Halbleiterbereichs 3, 5 angeordnet. Der zweite, vierte und sechste Halbleiterbereich 3, 5, 7a sind gemeinsam elektrisch mit einer rückseitigen Elektrode 8 gekoppelt.
  • Der fünfte Halbleiterbereich 6 ist unter der Gateverdrahtung 9a und der Anschlussflächenelektrode 9b angeordnet und weist den P-Leitungstyp auf. Dementsprechend wird der PN-Übergang zwischen dem Substrat 1, das den N-Leitungstyp aufweist, und dem fünften Halbleiterbereich 6 ausgebildet, so dass die Durchbruchspannung der Vorrichtung verbessert wird. Dieser fünfte Halbleiterbereich 6 ist jedoch gemeinsam elektrisch mit dem ersten und dritten Halbleiterbereich 2, 4 gekoppelt. Somit kann die parasitäre Diode PDa zwischen dem fünften Halbleiterbereich 6 und dem Substrat 1 die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verringern. Somit nehmen in der Vorrichtung 108 der fünfte Halbleiterbereich 6 und der reguläre Diodenbereich (d. h. entsprechend dem vierten Halbleiterbereich 5) den IGBT-Bereich (d. h. entsprechend dem zweiten Halbleiterbereich 3) als Schicht zwischen sich auf und sind voneinander getrennt. Somit wird in dem Falle des Durchlassbetriebes der Diode D das Loch in das Substrat 1 unter dem fünften Halbleiterbereich 6 eingeleitet. Der Einfluss auf die Erholungscharakteristika der Diode D durch das eingeleitete Loch wird jedoch im Falle des Sperrbetriebes der Diode D verringert.
  • In dem anderen Bereich als der IGBT-Bereich und der Diodenbereich der Vorrichtung 108 ist der fünfte Halbleiterbereich 6, der den P-Leitungstyp aufweist, auf der Hauptoberfläche des Substrats 1 ausgebildet, und der sechste Halbleiterbereich 7a, der den P+-Leitungstyp aufweist und dem fünften Halbleiterbereich 6 gegenüberliegt, ist auf der Rückseite des Substrats 1 ausgebildet. Um die Erholungscharakteristika der Diode D zu verbessern, ist es bevorzugt, wenn der sechste Halbleiterbereich 7a den P-Leitungstyp aufweist. Alternativ kann, da der Diodenbereich und der fünfte Halbleiterbereich 6 durch Einschluss des IGBT-Bereiches dazwischen voneinander getrennt sind, in der Vorrichtung 108 der sechste Halbleiterbereich den N-Leitungstyp aufweisen, so lange wie der Diodenbereich und der fünfte Halbleiterbereich 6 ausreichend voneinander getrennt sind. In dieser Vorrichtung 108 werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert. Außerdem wird die Durchbruchspannung gegenüber der Stoßspannung verbessert.
  • 11A zeigt die Hauptoberfläche einer Halbleitervorrichtung 113, und 11B zeigt die Rückseite der Vorrichtung 113. Der IGBT-Bereich und der Diodenbereich der Vorrichtung 103 sind gemeinsam in demselben Bereich ausgebildet. Hier weist die Vorrichtung 113 einen ähnlichen Querschnitt wie die Vorrichtungen 109 bis 112 der 10A10D auf. Insbesondere beinhaltet der Oberflächenabschnitt der Rückseite des Substrats 1 in dem Umgebungsabschnitt die Isolierschicht 20 mit der Feldstoppschicht 1a, die Isolierschicht 20 ohne die Feldstoppschicht 1a, die Hochwiderstandsschicht 21 zwischen der Feldstoppschicht 1a und der rückseitigen Elektrode 8, oder nur die Feldstoppschicht ohne die rückseitige Elektrode 8. Bei dieser Vorrichtung 113 werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert, und die Durchbruchspannung gegenüber der Stoßspannung wird verbessert.
  • 12A zeigt die Hauptoberfläche einer Halbleitervorrichtung 114, und 12B zeigt die Rückseite der Vorrichtung 114. Der IGBT-Bereich und der Diodenbereich der Vorrichtung 114 sind getrennt ausgebildet. Der IGBT-Bereich und der Diodenbereich sind abwechselnd entlang einer Richtung des Substrats 1 angeordnet, die parallel zur Hauptfläche des Substrats 1 ist. Hier weist die Vorrichtung 114 einen ähnlichen Querschnitt wie die Vorrichtungen 109112 der 10A10D auf. Insbesondere beinhaltet der Oberflächenabschnitt der Rückseite des Substrats 1 in dem Umgebungsbereich die Isolierschicht 20 mit der Feldstoppschicht 1a, die Isolierschicht 20 ohne die Feldstoppschicht 1a, die Hochwiderstandsschicht 21 zwischen der Feldstoppschicht 1a und der rückseitigen Elektrode 8, oder nur die Feldstoppschicht ohne die rückseitige Elektrode 8. In dieser Vorrichtung 114 werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert, und die Durchbruchspannung gegenüber der Stoßspannung wird verbessert.
  • 13A zeigt die Hauptoberfläche einer Halbleitervorrichtung 115, und 13B zeigt die Rückseite der Vorrichtung 115. Der IGBT-Bereich und der Diodenbereich der Vorrichtung 115 sind getrennt ausgebildet. Der Umgebungsbereich umgibt den IGBT-Bereich, und der IGBT-Bereich umgibt den Diodenbereich. Hier weist die Vorrichtung 115 einen ähnlich Querschnitt wie die Vorrichtungen 109112 der 10A10D auf. Insbesondere beinhaltet der Oberflächenabschnitt der Rückseite des Substrats 1 in dem Umgebungsbereich die Isolierschicht 20 mit der Feldstoppschicht 1a, die Isolierschicht 20 ohne die Feldstoppschicht 1a, die Hochwiderstandsschicht 21 zwischen der Feldstoppschicht 1a und der rückseitigen Elektrode 8, oder nur die Feldstoppschicht ohne die rückseitige Elektrode 8. In dieser Vorrichtung 115 werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert, und die Durchbruchsspannung gegenüber der Stoßspannung wird verbessert.
  • 14A zeigt die Hauptoberfläche einer Halbleitervorrichtung 116, und 14B zeigt die Rückseite der Vorrichtung 116. Der IGBT-Bereich und der Diodenbereich der Vorrichtung 116 sind getrennt ausgebildet. Der Umgebungsbereich umgibt den IGBT-Bereich und den Diodenbereich. Außerdem sind der IGBT-Bereich und der Diodenbereich abwechselnd entlang einer Richtung des Substrats 1 angeordnet, die parallel zur Hauptfläche des Substrats 1 ist. Außerdem beinhaltet der Umgebungsbereich einen mittleren Abschnitt, der den IGBT-Bereich und den Diodenbereich in zwei Teile unterteilt. Hier weist die Vorrichtung 116 einen ähnlichen Querschnitt wie die Vorrichtungen 109112 der 10A-10D auf. Insbesondere beinhaltet der Oberflächenabschnitt der Rückseite des Substrats 1 in dem Umgebungsbereich die Isolierschicht 20 mit der Feldstoppschicht 1a, die Isolierschicht 20 ohne die Feldstoppschicht 1a, die Hochwiderstandsschicht 21 zwischen der Feldstoppschicht 1a und der rückseitigen Elektrode 8, oder nur die Feldstoppschicht ohne die rückseitige Elektrode 8. In dieser Vorrichtung 116 sind die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert, und die Durchbruchspannung gegenüber der Stoßspannung ist verbessert.
  • In jeder Vorrichtung 100116 weist das Substrat 1 den N-Leitungstyp auf, der IGBT ist ein N-Kanal-IGBT mit dem ersten Halbleiterbereich 2, der den P-Leitungstyp aufweist, als den Kanal-Ausbildungsbereich, und die Diode weist den dritten Halbleiterbereich 4, der den P-Leitungstyp aufweist, als die Anode auf. Alternativ kann das Substrat 1 den P-Leitungstyp aufweisen, der IGBT kann ein P-Kanal-IGBT mit dem ersten Halbleiterbereich 2, der den N-Leitungstyp aufweist, als den Kanal-Ausbildungsbereich aufweisen, und die Diode kann den dritten Halbleiterbereich 4, der den N-Leitungstyp aufweist, als die Kathode aufweisen. In diesem Fall werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert. Außerdem wird die Durchbruchspannung gegenüber der Stoßspannung verbessert.
  • Die obige Beschreibung weist die folgenden Aspekte auf.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat, das einen ersten Leitungstyp und erste und zweite Oberflächen aufweist; einen IGBT-Bereich, der einen IGBT aufweist und in dem Substrat angeordnet ist; einen Diodenbereich, der eine Diode aufweist und in dem Substrat angeordnet ist; und einen Umgebungsbereich, der in dem Substrat angeordnet ist. Der IGBT-Bereich enthält einen ersten Halbleiterbereich, der einen zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt in der ersten Oberfläche des Substrats angeordnet ist, wobei der erste Halbleiterbereich einen Kanal-Ausbildungsbereich des IGBT bereitstellt; und einen zweiten Halbleiterbereich, der einen zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats angeordnet ist, wobei der zweite Halbleiterbereich dem ersten Halbleiterbereich gegenüberliegt und einen Kollektor des IGBT bereitstellt. Der Diodenbereich enthält einen dritten Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist, wobei der dritte Halbleiterbereich einen Anschluss aus dem Anoden- und Kathodenanschluss der Diode bereitstellt; und einen vierten Halbleiterbereich, der den ersten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats angeordnet ist, wobei der vierte Halbleiterbereich dem ersten Halbleiterbereich gegenüberliegt und den anderen Anschluss aus dem Anoden- und Kathodenanschluss bereitstellt. Der Umgebungsbereich beinhaltet einen fünften Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist; und einen sechsten Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats angeordnet ist, wobei der sechste Halbleiterbereich dem fünften Halbleiterbereich gegenüberliegt. Der erste, dritte und fünfte Halbleiterbereich sind gemeinsam elektrisch miteinander gekoppelt, und der zweite, vierte und sechste Halbleiterbereich sind gemeinsam elektrisch miteinander gekoppelt.
  • In der obigen Vorrichtung ist der sechste Halbleiterbereich auf der zweiten Oberfläche des Substrats angeordnet und liegt dem fünften Halbleiterbereich gegenüber. Somit ist die parasitäre Diode um den sechsten Halbleiterbereich entgegengesetzt zur parasitären Diode um den fünften Halbleiterbereich angeordnet. Somit wird der Einfluss der parasitären Diode um den fünften Halbleiterbereich verringert, so dass verhindert wird, dass das Loch in das Substrat unter dem fünften Halbleiterbereich im Falle eines Sperrbetriebes eingeleitet wird. Dementsprechend werden die Erholungscharakteristika der regulären Diode im Falle eines Sperrbetriebes verbessert.
  • Alternativ kann die Vorrichtung außerdem eine rückseitige Elektrode enthalten, die auf der zweiten Oberfläche des Substrats angeordnet ist. Die rückseitige Elektrode ist in dem Umgebungsbereich, dem Diodenbereich und dem IGBT-Bereich angeordnet, so dass der zweite, vierte und sechste Halbleiterbereich gemeinsam elektrisch mit der rückseitigen Elektrode gekoppelt sind.
  • Alternativ kann die Vorrichtung außerdem einen siebten Halbleiterbereich enthalten, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist. Der siebte Halbleiterbereich umgibt den ersten, dritten und fünften Halbleiterbereich. Der fünfte Halbleiterbereich weist ein Ende in der Nähe des siebten Halbleiterbereichs auf. Der Umgebungsbereich enthält außerdem eine Elektrode, die auf dem fünften Halbleiterbereich angeordnet ist. Die Elektrode weist ein Ende in der Nähe des siebten Halbleiterbereichs auf. Ein Abstand zwischen dem einen Ende des fünften Halbleiterbereichs und dem einen Ende der Elektrode ist gleich oder größer als eine Diffusionslänge eines Loches in dem Substrat zwischen dem fünften Halbleiterbereich und dem sechsten Halbleiterbereich. In diesem Fall dehnt sich eine Verarmungsschicht in den Umgebungsbereich aus, wenn sich die Diode in dem Unterbrechungszustand befindet, so dass eine elektrische Feldkonzentration verringert wird. Da außerdem der Abstand zwischen dem einen Ende des fünften Halbleiterbereichs und dem einen Ende der Elektrode gleich oder größer als die Diffusionslänge des Loches ist, wird eine Stromkonzentration verringert, so dass ein Durchbruch an dem einen Ende der Elektrode verhindert wird.
  • Alternativ kann der sechste Halbleiterbereich nur unter dem fünften Halbleiterbereich angeordnet sein. Alternativ kann der sechste Halbleiterbereich auf der gesamten zweiten Oberfläche des Substrats mit Ausnahme des Oberflächenabschnitts des zweiten Halbleiterbereichs und des Oberflächenabschnitts des vierten Halbleiterbereichs angeordnet sein. Alternativ kann der IGBT-Bereich den Diodenbereich umgeben, und der fünfte Halbleiterbereich in dem Umgebungsbereich kann den IGBT-Bereich umgeben.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat, das einen ersten Leitungstyp und erste und zweite Oberflächen aufweist; einen IGBT-Bereich, der einen IGBT aufweist und in dem Substrat angeordnet ist; einen Diodenbereich, der eine Diode aufweist und in dem Substrat angeordnet ist; und einen Umgebungsbereich, der in dem Substrat angeordnet ist. Der IGBT-Bereich beinhaltet einen ersten Halbleiterbereich, der einen zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist, wobei der erste Halbleiterbereich einen Kanal-Ausbildungsbereich des IGBT bereitstellt; und einen zweiten Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats angeordnet ist, wobei der zweite Halbleiterbereich dem ersten Halbleiterbereich gegenüberliegt und einen Kollektor des IGBT bereitstellt. Der Diodenbereich beinhaltet einen dritten Halbleiterbereich, der den zweiten Leitungstyp aufweist und in dem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist, wobei der dritte Halbleiterbereich einen Anschluss aus dem Anoden- und Kathodenanschluss der Diode bereitstellt; und einen vierten Halbleiterbereich, der den ersten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats angeordnet ist, wobei der vierte Halbleiterbereich dem ersten Halbleiterbereich gegenüberliegt und den anderen Anschluss aus dem Anoden- und Kathodenanschluss der Diode bereitstellt. Der Umgebungsbereich beinhaltet einen fünften Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist. Der IGBT-Bereich ist zwischen dem Umgebungsbereich und dem Diodenbereich angeordnet. Der erste, dritte und fünfte Halbleiterbereich sind gemeinsam elektrisch miteinander gekoppelt, und der zweite und vierte Halbleiterbereich sind gemeinsam elektrisch miteinander gekoppelt.
  • In der obigen Vorrichtung ist der IGBT-Bereich zwischen dem Umgebungsbereich und dem Diodenbereich angeordnet. Somit wird sogar dann, wenn das Loch in das Substrat unter dem fünften Halbleiterbereich im Falle eines Durchlassbetriebes eingeleitet wird, der Einfluss des Loches auf die Erholungscharakteristika der Diode im Falle eines Sperrbetriebes verringert.
  • Alternativ kann der IGBT-Bereich den Diodenbereich umgeben, und der fünfte Halbleiterbereich in dem Umgebungsbereich kann den IGBT-Bereich umgeben.
  • Alternativ kann die Vorrichtung außerdem eine rückseitige Elektrode, die auf der zweiten Oberfläche des Substrats angeordnet ist; und eine Isolierschicht, die auf der zweiten Oberfläche des Substrats angeordnet ist, enthalten. Die rückseitige Elektrode ist in dem Diodenbereich und dem IGBT-Bereich angeordnet, so dass der zweite und vierte Halbleiterbereich gemeinsam elektrisch miteinander gekoppelt sind, und die Isolierschicht ist in dem Umgebungsbereich angeordnet.
  • Alternativ kann die Vorrichtung außerdem eine rückseitige Elektrode enthalten, die auf der zweiten Oberfläche des Substrats angeordnet ist. Die rückseitige Elektrode ist in dem Diodenbereich und dem IGBT-Bereich angeordnet, so dass der zweite und vierte Halbleiterbereich gemeinsam elektrisch miteinander gekoppelt sind, und die rückseitige Elektrode ist nicht in dem Umgebungsbereich angeordnet.

Claims (28)

  1. Halbleitervorrichtung, die aufweist: ein Halbleitersubstrat (1), das einen ersten Leitungstyp und erste und zweite Oberflächen aufweist, einen IGBT-Bereich, der einen IGBT aufweist und in dem Substrat (1) angeordnet ist, einen Diodenbereich, der eine Diode aufweist und in dem Substrat (1) angeordnet ist, und einen Umgebungsbereich, der auf einem Umfang des Substrats (1) angeordnet ist und den Diodenbereich und den IGBT-Bereich umgibt, wobei der IGBT-Bereich enthält: einen ersten Halbleiterbereich (2), der einen zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, wobei der erste Halbleiterbereich (2) einen Kanal-Ausbildungsbereich des IGBT bereitstellt, und einen zweiten Halbleiterbereich (3), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei der zweite Halbleiterbereich (3) dem ersten Halbleiterbereich (2) gegenüberliegt und einen Kollektor des IGBT bereitstellt, wobei der Diodenbereich enthält: einen dritten Halbleiterbereich (4), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, wobei der dritte Halbleiterbereich (4) einen Anodenanschluss oder Kathodenanschluss der Diode bereitstellt, und einen vierten Halbleiterbereich (5), der den ersten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei der vierte Halbleiterbereich (5) dem dritten Halbleiterbereich (4) gegenüberliegt und einen Anodenanschluss oder Kathodenanschluss der Diode bereitstellt, wobei der Umgebungsbereich enthält: einen fünften Halbleiterbereich (6, 6b6g), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, und einen sechsten Halbleiterbereich (7a, 7b), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei der sechste Halbleiterbereich (7a, 7b) dem fünften Halbleiterbereich (6, 6b6g) gegenüberliegt, wobei der erste, dritte und fünfte Halbleiterbereich (2, 4, 6, 6b6g) gemeinsam elektrisch miteinander gekoppelt sind, und der zweite, vierte und sechste Halbleiterbereich (3, 5, 7a, 7b) gemeinsam elektrisch miteinander gekoppelt sind.
  2. Vorrichtung nach Anspruch 1, wobei der erste Leitungstyp ein N-Leitungstyp ist, und der zweite Leitungstyp ein P-Leitungstyp ist, der dritte Halbleiterbereich (4) den Anodenanschluss der Diode bereitstellt, und der vierte Halbleiterbereich (5) den Kathodenanschluss der Diode bereitstellt.
  3. Vorrichtung nach Anspruch 1, wobei der erste Leitungstyp ein P-Leitungstyp ist, und der zweite Leitungstyp ein N-Leitungstyp ist, der dritte Halbleiterbereich (4) den Kathodenanschluss der Diode bereitstellt, und der vierte Halbleiterbereich (5) den Anodenanschluss der Diode bereitstellt.
  4. Vorrichtung nach einem der Ansprüche 1 bis 3, die außerdem aufweist: eine rückseitige Elektrode (8), die auf der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei die rückseitige Elektrode (8) in dem Umgebungsbereich, dem Diodenbereich und dem IGBT-Bereich angeordnet ist, so dass der zweite, vierte und sechste Halbleiterbereich (3, 5, 7a, 7b) gemeinsam elektrisch mit der rückseitigen Elektrode (8) gekoppelt sind.
  5. Vorrichtung nach einem der Ansprüche 1 bis 4, die außerdem aufweist: einen siebten Halbleiterbereich (6a), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, wobei der siebte Halbleiterbereich (6a) den ersten, dritten und fünften Halbleiterbereich (2, 4, 6g) umgibt, der fünfte Halbleiterbereich (6g) ein Ende (e1) in der Nähe des siebten Halbleiterbereichs (6a) aufweist, der Umgebungsbereich außerdem eine Elektrode (9c) enthält, die in dem fünften Halbleiterbereich (6g) angeordnet ist, die Elektrode (9c) ein Ende (e2) in der Nähe des siebten Halbleiterbereichs (6a) aufweist, und ein Abstand zwischen dem einen Ende (e1) des fünften Halbleiterbereichs (6g) und dem einen Ende (e2) der Elektrode (9c) gleich oder größer als eine Diffusionslänge eines Loches in dem Substrat (1) zwischen dem fünften Halbleiterbereich (6g) und dem sechsten Halbleiterbereich (7a) ist.
  6. Vorrichtung nach einem der Ansprüche 1 bis 5, wobei der sechste Halbleiterbereich (7b) nur unter dem fünften Halbleiterbereich (6) angeordnet ist.
  7. Vorrichtung nach einem der Ansprüche 1 bis 5, wobei der sechste Halbleiterbereich (7a) auf der gesamten zweiten Oberfläche des Substrats (1) mit Ausnahme des Oberflächenabschnitts des zweiten Halbleiterbereichs (3) und des Oberflächenabschnitts des vierten Halbleiterbereichs (5) angeordnet ist.
  8. Vorrichtung nach einem der Ansprüche 1 bis 7, wobei der IGBT-Bereich den Diodenbereich umgibt, und der fünfte Halbleiterbereich (6, 6b6g) in dem Umgebungsbereich den IGBT-Bereich umgibt.
  9. Vorrichtung nach einem der Ansprüche 1 bis 8, wobei der fünfte Halbleiterbereich (6b) eine Verunreinigungskonzentration aufweist, die niedriger als eine Verunreinigungskonzentration des dritten Halbleiterbereichs (4) ist.
  10. Vorrichtung nach einem der Ansprüche 1 bis 9, wobei der fünfte Halbleiterbereich (6c) eine Tiefe in einer Richtung senkrecht zur ersten Oberfläche des Substrats (1) aufweist, und die Tiefe des fünften Halbleiterbereichs (6c) kleiner als eine Tiefe des dritten Halbleiterbereichs (4) ist.
  11. Vorrichtung nach einem der Ansprüche 1 bis 10, wobei der fünfte Halbleiterbereich (6d) mehrere Diffusionsbereiche (6d) enthält, und sich benachbarte zwei Diffusionsbereiche (6d) teilweise überlappen, so dass die Diffusionsbereiche (6d) miteinander verbunden sind.
  12. Vorrichtung nach einem der Ansprüche 1 bis 11, wobei der fünfte Halbleiterbereich (6e6f) einen Isolierfilm in einem Graben (te, tf) enthält.
  13. Vorrichtung nach einem der Ansprüche 1 bis 12, wobei der Umgebungsbereich außerdem eine Gateverdrahtung (9a) für den IGBT enthält, und die Gateverdrahtung (9a) auf dem fünften Halbleiterbereich (6, 6b6g) mit einem Isolierfilm (10) zwischen der Gateverdrahtung (9a) und dem fünften Halbleiterbereich (6, 6b6g) angeordnet ist.
  14. Vorrichtung nach einem der Ansprüche 1 bis 13, wobei der Umgebungsbereich außerdem eine Anschlussflächenelektrode (9b) enthält, und die Anschlussflächenelektrode (9b) auf dem fünften Halbleiterbereich (6, 6b6g) mit einem Isolierfilm (10) zwischen der Anschlussflächenelektrode (9b) und dem fünften Halbleiterbereich (6, 6b6g) angeordnet ist.
  15. Halbleitervorrichtung, die aufweist: ein Halbleitersubstrat (1), das einen ersten Leitungstyp und erste und zweite Oberflächen aufweist, einen IGBT-Bereich, der einen IGBT aufweist und in dem Substrat (1) angeordnet ist, einen Diodenbereich, der eine Diode aufweist und in dem Substrat (1) angeordnet ist, und einen Umgebungsbereich, der auf einem Umfang des Substrats (1) angeordnet ist und den Diodenbereich und den IGBT-Bereich umgibt, wobei der IGBT-Bereich enthält: einen ersten Halbleiterbereich (2), der einen zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, wobei der erste Halbleiterbereich (2) einen Kanal-Ausbildungsbereich des IGBT bereitstellt, und einen zweiten Halbleiterbereich (3), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei der zweite Halbleiterbereich (3) dem ersten Halbleiterbereich (2) gegenüberliegt und einen Kollektor des IGBT bereitstellt, wobei der Diodenbereich enthält: einen dritten Halbleiterbereich (4), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, wobei der dritte Halbleiterbereich (4) einen Anodenanschluss oder Kathodenanschluss der Diode bereitstellt, und einen vierten Halbleiterbereich (5), der den ersten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei der vierte Halbleiterbereich (5) dem dritten Halbleiterbereich (4) gegenüberliegt und einen Anodenanschluss oder Kathodenanschluss der Diode bereitstellt, wobei der Umgebungsbereich einen fünften Halbleiterbereich (6, 6b6g) enthält, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, der IGBT-Bereich zwischen dem Umgebungsbereich und dem Diodenbereich angeordnet ist, der erste, dritte und fünfte Halbleiterbereich (2, 4, 6, 6b6g) gemeinsam elektrisch miteinander gekoppelt sind, und der zweite und vierte Halbleiterbereich (3, 5) gemeinsam elektrisch miteinander gekoppelt sind.
  16. Vorrichtung nach Anspruch 15, wobei der IGBT-Bereich den Diodenbereich umgibt, und der fünfte Halbleiterbereich (6, 6b6g) in dem Umgebungsbereich den IGBT-Bereich umgibt.
  17. Vorrichtung nach Anspruch 16, wobei der erste Leitungstyp ein N-Leitungstyp ist, und der zweite Leitungstyp ein P-Leitungstyp ist, der dritte Halbleiterbereich (4) den Anodenanschluss der Diode bereitstellt, und der vierte Halbleiterbereich (5) den Kathodenanschluss der Diode bereitstellt.
  18. Vorrichtung nach Anspruch 16, wobei der erste Leitungstyp ein P-Leitungstyp ist, und der zweite Leitungstyp ein N-Leitungstyp ist, der dritte Halbleiterbereich (4) den Kathodenanschluss der Diode bereitstellt, und der vierte Halbleiterbereich (5) den Anodenanschluss der Diode bereitstellt.
  19. Vorrichtung nach einem der Ansprüche 16 bis 18, die außerdem aufweist: einen siebten Halbleiterbereich (6a), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, wobei der siebte Halbleiterbereich (6a) den ersten, dritten und fünften Halbleiterbereich (2, 4, 6, 6b6g) umgibt, der fünfte Halbleiterbereich (6, 6b6g) ein Ende (e1) in der Nähe des siebten Halbleiterbereichs (6a) aufweist, der Umgebungsbereich außerdem eine Elektrode (9c) enthält, die in dem fünften Halbleiterbereich (6, 6b6g) angeordnet ist, die Elektrode (9c) ein Ende (e2) in der Nähe des siebten Halbleiterbereichs (6a) aufweist, und ein Abstand zwischen dem einen Ende (e1) des fünften Halbleiterbereichs (6, 6b6g) und dem einen Ende (e2) der Elektrode (9c) gleich oder größer als eine Diffusionslänge eines Loches in dem Substrat (1) unter dem fünften Halbleiterbereich (6, 6b6g) ist.
  20. Vorrichtung nach einem der Ansprüche 15 bis 19, die außerdem aufweist: eine rückseitige Elektrode (8), die auf der zweiten Oberfläche des Substrats (1) angeordnet ist, und eine Isolierschicht (20), die auf der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei die rückseitige Elektrode (8) in dem Diodenbereich und dem IGBT-Bereich angeordnet ist, so dass der zweite und vierte Halbleiterbereich (3, 5) gemeinsam elektrisch gekoppelt sind, und die Isolierschicht (20) in dem Umgebungsbereich angeordnet ist.
  21. Vorrichtung nach einem der Ansprüche 15 bis 19, die außerdem aufweist: eine rückseitige Elektrode (8), die auf der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei die rückseitige Elektrode (8) in dem Diodenbereich und dem IGBT-Bereich angeordnet ist, so dass der zweite und vierte Halbleiterbereich (3, 5) gemeinsam elektrisch miteinander gekoppelt sind, und die rückseitige Elektrode (8) nicht in dem Umgebungsbereich angeordnet ist.
  22. Vorrichtung nach einem der Ansprüche 15 bis 19, die außerdem aufweist: eine rückseitige Elektrode (8), die auf der zweiten Oberfläche des Substrats (1) angeordnet ist, und eine Hochwiderstandsschicht (21), die in dem Umgebungsbereich angeordnet ist, wobei die rückseitige Elektrode (8) in dem Umgebungsbereich, dem Diodenbereich und dem IGBT-Bereich angeordnet ist, so dass der zweite und vierte Halbleiterbereich (3, 5) gemeinsam elektrisch miteinander gekoppelt sind, und die Hochwiderstandsschicht (21) zwischen dem Substrat (1) und der rückseitigen Elektrode (8) angeordnet ist.
  23. Vorrichtung nach einem der Ansprüche 15 bis 22, wobei der fünfte Halbleiterbereich (6b) eine Verunreinigungskonzentration aufweist, die kleiner als eine Verunreinigungskonzentration des dritten Halbleiterbereichs (4) ist.
  24. Vorrichtung nach einem der Ansprüche 15 bis 23, wobei der fünfte Halbleiterbereich (6c) eine Tiefe in einer Richtung senkrecht zur ersten Oberfläche des Substrats (1) aufweist, und die Tiefe des fünften Halbleiterbereichs (6c) kleiner als eine Tiefe des dritten Halbleiterbereichs (4) ist.
  25. Vorrichtung nach einem der Ansprüche 15 bis 24, wobei der fünfte Halbleiterbereich (6d) mehrere Diffusionsbereiche (6d) enthält, und sich benachbarte zwei Diffusionsbereiche (6d) teilweise überlappen, so dass die Diffusionsbereiche (6d) miteinander verbunden sind.
  26. Vorrichtung nach einem der Ansprüche 15 bis 25, wobei der fünfte Halbleiterbereich (6e6f) einen Isolierfilm in einem Graben (te, tf) enthält.
  27. Vorrichtung nach einem der Ansprüche 15 bis 26, wobei der Umgebungsbereich außerdem eine Gateverdrahtung (9a) für den IGBT aufweist, und die Gateverdrahtung (9a) auf dem fünften Halbleiterbereich (6, 6b6g) mit einem Isolierfilm (10) zwischen der Gateverdrahtung (9a) und dem fünften Halbleiterbereich (6, 6b6g) angeordnet ist.
  28. Vorrichtung nach einem der Ansprüche 15 bis 27, wobei der Umgebungsbereich außerdem eine Anschlussflächenelektrode (9b) enthält, und die Anschlussflächenelektrode (9b) auf dem fünften Halbleiterbereich (6, 6b6g) mit einem Isolierfilm (10) zwischen der Anschlussflächenelektrode und dem fünften Halbleiterbereich (6, 6b6g) angeordnet ist.
DE200710008568 2006-02-24 2007-02-21 Halbleitervorrichtung mit IGBT und Diode Active DE102007008568B8 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006049300A JP5011748B2 (ja) 2006-02-24 2006-02-24 半導体装置
JP2006-049300 2006-02-24

Publications (3)

Publication Number Publication Date
DE102007008568A1 DE102007008568A1 (de) 2007-09-06
DE102007008568B4 true DE102007008568B4 (de) 2012-11-08
DE102007008568B8 DE102007008568B8 (de) 2013-01-17

Family

ID=38329473

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200710008568 Active DE102007008568B8 (de) 2006-02-24 2007-02-21 Halbleitervorrichtung mit IGBT und Diode

Country Status (4)

Country Link
US (1) US8102025B2 (de)
JP (1) JP5011748B2 (de)
CN (1) CN100559589C (de)
DE (1) DE102007008568B8 (de)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070078524A1 (en) * 2005-09-30 2007-04-05 Balcones Fuel Technology, Inc. Cuber feeder system and method
EP1909332A1 (de) * 2006-10-05 2008-04-09 ABB Technology AG Leistungshalbleiteranordnung
JP5157247B2 (ja) * 2006-10-30 2013-03-06 三菱電機株式会社 電力半導体装置
JP4483918B2 (ja) * 2007-09-18 2010-06-16 株式会社デンソー 半導体装置
JP5167741B2 (ja) * 2007-09-21 2013-03-21 株式会社デンソー 半導体装置
JP5186868B2 (ja) * 2007-10-03 2013-04-24 株式会社デンソー 半導体装置及びその製造方法
JP5332175B2 (ja) * 2007-10-24 2013-11-06 富士電機株式会社 制御回路を備える半導体装置
JP5267036B2 (ja) * 2007-12-05 2013-08-21 株式会社デンソー 半導体装置の製造方法
JP4544313B2 (ja) * 2008-02-19 2010-09-15 トヨタ自動車株式会社 Igbtとその製造方法
JP5206541B2 (ja) 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP4743447B2 (ja) * 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
JP4947111B2 (ja) * 2008-12-10 2012-06-06 株式会社デンソー 半導体装置の製造方法
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP5637175B2 (ja) * 2008-12-24 2014-12-10 株式会社デンソー 半導体装置
JP5366297B2 (ja) * 2009-02-10 2013-12-11 富士電機株式会社 半導体装置
JP4877337B2 (ja) * 2009-02-17 2012-02-15 トヨタ自動車株式会社 半導体装置
JP5577628B2 (ja) * 2009-06-05 2014-08-27 トヨタ自動車株式会社 半導体装置
CN102804359B (zh) 2009-06-11 2014-06-04 丰田自动车株式会社 半导体装置
JP5333342B2 (ja) * 2009-06-29 2013-11-06 株式会社デンソー 半導体装置
JP2011023527A (ja) * 2009-07-15 2011-02-03 Toshiba Corp 半導体装置
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8513722B2 (en) 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US9646869B2 (en) * 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
JP5678469B2 (ja) * 2010-05-07 2015-03-04 株式会社デンソー 半導体装置
JP2011238771A (ja) * 2010-05-11 2011-11-24 Hitachi Ltd 半導体装置
JP6301776B2 (ja) * 2010-05-26 2018-03-28 三菱電機株式会社 半導体装置
JP5582102B2 (ja) 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
JP5606240B2 (ja) * 2010-09-22 2014-10-15 三菱電機株式会社 半導体装置
US8809871B2 (en) * 2010-10-29 2014-08-19 Panasonic Corporation Semiconductor element and semiconductor device
JP5321669B2 (ja) * 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
JP5937413B2 (ja) 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
JP5751125B2 (ja) * 2011-10-20 2015-07-22 株式会社デンソー 半導体装置
JP5618963B2 (ja) * 2011-10-26 2014-11-05 三菱電機株式会社 半導体装置
JP5742711B2 (ja) * 2011-12-28 2015-07-01 株式会社デンソー 半導体装置
JP6022774B2 (ja) * 2012-01-24 2016-11-09 トヨタ自動車株式会社 半導体装置
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
CN102931223B (zh) * 2012-11-28 2015-11-04 江苏物联网研究发展中心 Igbt集电极结构
CN104253151B (zh) * 2013-06-27 2017-06-27 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN104253152A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 一种igbt及其制造方法
CN103489908A (zh) * 2013-09-16 2014-01-01 电子科技大学 一种能消除负阻效应的rc-igbt
CN104465732B (zh) * 2013-09-22 2018-07-06 南京励盛半导体科技有限公司 一种半导体功率器件的结构
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
WO2015114748A1 (ja) * 2014-01-29 2015-08-06 三菱電機株式会社 電力用半導体装置
US9419148B2 (en) * 2014-03-28 2016-08-16 Stmicroelectronics S.R.L. Diode with insulated anode regions
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
US9209187B1 (en) 2014-08-18 2015-12-08 Micron Technology, Inc. Methods of forming an array of gated devices
US9673054B2 (en) 2014-08-18 2017-06-06 Micron Technology, Inc. Array of gated devices and methods of forming an array of gated devices
US9224738B1 (en) 2014-08-18 2015-12-29 Micron Technology, Inc. Methods of forming an array of gated devices
JP6261494B2 (ja) 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
US9972618B2 (en) 2014-12-17 2018-05-15 Mitsubishi Electric Corporation Semiconductor device
JP2018129448A (ja) 2017-02-09 2018-08-16 株式会社東芝 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360984A (en) * 1991-11-29 1994-11-01 Fuji Electric Co., Ltd. IGBT with freewheeling diode
US5859446A (en) * 1996-02-28 1999-01-12 Hitachi, Ltd. Diode and power converting apparatus
JP2000114550A (ja) * 1998-10-06 2000-04-21 Hitachi Ltd ダイオード及び電力変換装置
JP2000340806A (ja) * 1999-05-27 2000-12-08 Toshiba Corp 半導体装置
US6177713B1 (en) * 1998-07-29 2001-01-23 Mitsubishi Denki Kabushiki Kaisha Free wheel diode for preventing destruction of a field limiting innermost circumferential layer
JP2002270857A (ja) * 2001-03-07 2002-09-20 Toshiba Corp 半導体装置および電力変換装置
DE10160118A1 (de) * 2001-04-18 2002-10-31 Mitsubishi Electric Corp Halbleiterelement

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JP3447884B2 (ja) * 1995-03-15 2003-09-16 株式会社東芝 高耐圧半導体素子
FR2751790B1 (fr) 1996-07-26 1998-11-27 Sgs Thomson Microelectronics Assemblage monolithique d'un transistor igbt et d'une diode rapide
WO1998034282A1 (de) * 1997-01-31 1998-08-06 Siemens Aktiengesellschaft Asymmetrischer thyristor
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
FR2788166B1 (fr) * 1998-12-31 2001-03-09 St Microelectronics Sa Interrupteur de puissance a di/dt controle
JP4198251B2 (ja) * 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
EP1022785B1 (de) * 1999-01-25 2006-04-05 SGS-THOMSON MICROELECTRONICS S.r.l. Elektronische Halbleiterleistungsanordnung mit integrierter Diode
EP1231635A1 (de) * 2001-02-09 2002-08-14 SGS-THOMSON MICROELECTRONICS S.r.l. Herstellungsverfahren eines elektronischen Leistungsbauteils und einer Diode in der gleichen Packung
JP3932890B2 (ja) * 2001-12-27 2007-06-20 株式会社デンソー 半導体装置の製造方法
DE10250575B4 (de) * 2002-10-30 2010-04-15 Infineon Technologies Ag IGBT mit monolithisch integrierter antiparalleler Diode
JP4403366B2 (ja) * 2003-06-04 2010-01-27 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP4577480B2 (ja) * 2003-06-06 2010-11-10 サンケン電気株式会社 絶縁ゲート型半導体装置
DE10330571B8 (de) * 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP4621708B2 (ja) * 2007-05-24 2011-01-26 株式会社東芝 半導体装置及びその製造方法
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360984A (en) * 1991-11-29 1994-11-01 Fuji Electric Co., Ltd. IGBT with freewheeling diode
US5859446A (en) * 1996-02-28 1999-01-12 Hitachi, Ltd. Diode and power converting apparatus
US6177713B1 (en) * 1998-07-29 2001-01-23 Mitsubishi Denki Kabushiki Kaisha Free wheel diode for preventing destruction of a field limiting innermost circumferential layer
JP2000114550A (ja) * 1998-10-06 2000-04-21 Hitachi Ltd ダイオード及び電力変換装置
JP2000340806A (ja) * 1999-05-27 2000-12-08 Toshiba Corp 半導体装置
JP2002270857A (ja) * 2001-03-07 2002-09-20 Toshiba Corp 半導体装置および電力変換装置
DE10160118A1 (de) * 2001-04-18 2002-10-31 Mitsubishi Electric Corp Halbleiterelement

Also Published As

Publication number Publication date
JP2007227806A (ja) 2007-09-06
DE102007008568B8 (de) 2013-01-17
CN101026161A (zh) 2007-08-29
JP5011748B2 (ja) 2012-08-29
CN100559589C (zh) 2009-11-11
US20070200138A1 (en) 2007-08-30
US8102025B2 (en) 2012-01-24
DE102007008568A1 (de) 2007-09-06

Similar Documents

Publication Publication Date Title
US6707104B2 (en) Lateral high-breakdown-voltage transistor
US7476935B2 (en) High power semiconductor device having a schottky barrier diode
US6794719B2 (en) HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness
JP3751463B2 (ja) 高耐圧半導体素子
JP4097417B2 (ja) 半導体装置
US9299695B2 (en) Semiconductor device
JP4761644B2 (ja) 半導体装置
JP4832731B2 (ja) 電力用半導体装置
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
CN1199286C (zh) 半导体器件
JP4791704B2 (ja) 逆導通型半導体素子とその製造方法
US20070040213A1 (en) Trench gate field effect devices
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
JP4310017B2 (ja) 半導体装置及び電力変換装置
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102007024113B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
JP4090747B2 (ja) 絶縁ゲート型半導体装置
DE60319899T2 (de) Doppeldiffundierter MOSFET
JP2007184486A (ja) 半導体装置
JP3382172B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
JP4623775B2 (ja) Vdmosトランジスタ
JP4967236B2 (ja) 半導体素子
JP4857566B2 (ja) 絶縁ゲート型半導体装置とその製造方法
DE102009005914B4 (de) Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
JP5589052B2 (ja) 半導体装置

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

R020 Patent grant now final

Effective date: 20130209