DE102007008568A1

DE102007008568A1 - Halbleitervorrichtung mit IGBT und Diode

Info

Publication number: DE102007008568A1
Application number: DE102007008568A
Authority: DE
Inventors: Yoshihiko Kariya Ozeki; Norihito Kariya Tokura; Yukio Kariya Tsuzuki
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2006-02-24
Filing date: 2007-02-21
Publication date: 2007-09-06
Anticipated expiration: 2027-02-22
Also published as: US20070200138A1; CN101026161A; CN100559589C; DE102007008568B4; DE102007008568B8; JP2007227806A; JP5011748B2; US8102025B2

Abstract

Eine Halbleitervorrichtung enthält ein Halbleitersubstrat (1); einen IGBT-Bereich, der einen ersten Bereich (2) auf einer ersten Oberfläche des Substrats (1), der einen Kanal-Ausbildungsbereich bereitstellt, und einen zweiten Bereich (3) auf einer zweiten Oberfläche des Substrats (1), der einen Kollektor bereitstellt, enthält; einen Diodenbereich, der einen dritten Bereich (4) auf der ersten Oberfläche, der eine Anode oder Kathode bereitstellt, und einen vierten Bereich (5) auf der zweiten Oberfläche, der die Kathode oder Anode bereitstellt, enthält; und einen Umgebungsbereich, der einen fünften Bereich (6,6b-6g) auf der ersten Oberfläche und einen sechsten Bereich (7a, 7b) auf der zweiten Oberfläche enthält. Der erste, dritte und fünfte Bereich (2, 4, 6, 6b-6g) sind gemeinsam elektrisch miteinander gekoppelt, und der zweite, vierte und sechste Bereich (3, 5, 7a, 7b) sind gemeinsam elektrisch miteinander gekoppelt.

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, die einen IGBT und eine Diode aufweist.

Eine Inverterschaltung zum Ansteuern einer Last wie zum Beispiel einen Motor ist ein Austauscher, um eine Gleichspannung und eine Wechselspannung derart zu schalten, dass der Inverter den Motor erregt. Insbesondere besteht die Inverterschaltung zum Ansteuern eines Induktionsmotors beispielsweise aus einem Schaltelement wie zum Beispiel einem IGBT (d.h. einem Bipolartransistor mit isoliertem Gate) und einer FWD (d.h. einer Freilaufdiode). Der IGBT dient als das Schaltelement. Die FWD leitet den Strom, der in den Motor fließt, um und lässt ihn zurückströmen, wenn sich der IGBT ausschaltet, so dass sich der Strom, der in den Motor fließt, sogar dann nicht ändert, wenn der IGBT zwischen einem Ein-Zustand und einem Aus-Zustand wechselt. Insbesondere ist eine Gleichstromenergiequelle mit dem Motor gekoppelt. Der IGBT legt die Spannung an den Motor an. Wenn sich der IGBT ausschaltet, fließt der Strom, der in den Motor fließt, durch die Energie, die in einer Induktivität L des Motors angesammelt wird, zurück durch die FWD. Somit kann der umgekehrte Gleichstrom an den Motor angelegt werden. Da der Strom in dem Motor nicht unmittelbar abgeblockt wird, wenn der IGBT in den Aus-Zustand schaltet, wird die Wechselspannung im Wesentlichen von der Gleichstromenergiequelle erregt. Da die Inverterschaltung den obigen Betrieb durchführt, ist es notwendig, dass die Schaltung die FWD aufweist, die in Serie in umgekehrter Richtung zum IGBT geschaltet ist. Insbesondere ist es notwendig, dass die FWD umgekehrt parallel zum IGBT geschaltet ist.

Eine Diode, die für die FWD verwendet wird, ist in dem US-Patent Nr. 5 859 446, der JP-A-2000-114550, dem US-Patent Nr. 6 177 713, der JP-A-2002-270857 und der JP-A-2000-340806 beschrieben.

7 zeigt eine Diode 89, die in dem US-Patent Nr. 5 859 446 beschrieben ist. In der Diode 89 dehnt sich, wenn die Diode 89 einen Strom unterbricht, d.h., wenn die Diode 89 in einem Unterbrechungszustand ist, eine Verarmungsschicht in einer Halbleiterschicht 14 aus, die einen N^–-Leitungstyp aufweist (d.h. eine N^–-Schicht 14), so dass der Strom nicht fließt. Wenn eine positive Spannung an eine Anodenelektrode in der Diode 89 in Bezug auf eine Kathodenelektrode 17 angelegt wird, wird ein Loch von einer Halbleiterschicht, die einen P⁺-Leitungstyp 11 aufweist (d.h. eine P⁺-Schicht 11), in die N^–-Schicht 14 eingeleitet. Somit fließt der Strom durch die Diode 89. Eine Halbleiterschicht 12, die den P⁺-Leitungstyp aufweist und die teilweise in einem Endbereich ausgebildet ist, dehnt die Verarmungsschicht von einem Übergang J1 zwischen der P⁺-Schicht 11 und der N^–-Schicht 14 auf eine Umgebung der Diode 89 aus, so dass die Halbleiterschicht 12 die Konzentration eines elektrischen Feldes in der Nähe einer Grenze des Endbereiches verhindert.

Der Endbereich umgibt einen aktiven Bereich und einen Induktivitätsabschnitt L. Ein Isolierfilm 13, der beispielsweise aus einem SiO₂-Film besteht, ist teilweise in der Nähe der Oberfläche des Endbereiches ausgebildet. Eine Halbleiterschicht 15, die einen N⁺-Leitungstyp aufweist (d.h. eine N⁺-Schicht 15), ist auf einer kathodenseitigen Oberfläche der N^–-Schicht angeordnet. Die N⁺-Schicht 15 kontaktiert die Kathodenelektrode 17. Die N⁺-Schicht 15 leitet ein Elektron in die N^–-Schicht 14, wenn eine Vorwärtsspannung bzw. Durchlassspannung an die Diode 89 angelegt wird.

8 ist ein äquivalentes Schaltbild, das eine Halbleitervorrichtung 90 zeigt, die geeignet für eine Inverterschaltung zum Ansteuern der Last wie zum Beispiels des Motors verwendet werden kann. Die Vorrichtung 90 beinhaltet einen IGBT 90i und eine Diode 90d, die umgekehrt parallel zueinander geschaltet sind.

In der Vorrichtung 90 gemäß dem Stand der Technik sind der IGBT 90i und die Diode 90d jeweils in unterschiedlichen Halbleitersubstraten oder unterschiedlichen Halbleiterchips ausgebildet. Es ist jedoch vorzuziehen, dass der IGBT 90i und die Diode 90d in demselben Halbleitersubstrat ausgebildet werden, um die Abmessungen der Vorrichtung zu minimieren.

Wenn die Diode 90d als die FWD in der Inverterschaltung verwendet wird, ist eine Stromwellenform der Diode 90d in einem Fall wichtig, in dem sich die Diode 90d invers bzw. in Sperrrichtung zu einem Zeitpunkt erholt, zu der die Diode 90d von dem

9A zeigt eine Schaltung zum Messen und Auswerten einer Stromwellenform. Hier fließt der Strom durch die Diode 90d in der Halbleitervorrichtung 90. 9B zeigt ein Beispiel für die Stromwellenform.

Die Halbleitervorrichtungen 90a, 90b sind durch die Vorrichtung 90 wie in 8 gezeigt vorgesehen. Ein IGBT 90ai in der Vorrichtung 90a wird als die Schaltvorrichtung verwendet, ein IGBT in der Vorrichtung 90b ist in Nebenschluss gelegt, und ein Strom 1d fließt durch die Diode 90bd und wird gemessen.

Wie es in 9B gezeigt ist, fließt, wenn sich der IGBT 90ai in der Vorrichtung 90a ausschaltet, ein Kreisstrom in der Diode 90bd der Vorrichtung 90b. Wenn sich der IGBT 90ai einschaltet, fließt ein Momentanstrom umgekehrt in der Diode 90bd. Dieser Momentanstrom weist eine Spitze auf, die als ein Erholungsstrom Irr definiert ist. Wenn sich die Diode 90bd umgekehrt bzw. in Sperrrichtung erholt, wird die Energiequellenspannung an die Diode 90bd angelegt. Das Produkt aus dem Erholungsstrom Irr und der Spannung ist als ein Erholungsverlust definiert. Im allgemeinen ist es für eine Gleichrichterdiode notwendig, dass sie einen niedrigen Erholungsstrom Irr und einen niedrigen Erholungsverlust im Falle eines Erholungsschrittes in Umkehrrichtung bzw. Sperrrichtung aufweist. Außerdem ist es notwendig, dass sie eine geringe Erholung des Stromes im Falle des Erholungsschrittes in Umkehrrichtung aufweist. Somit ist es notwendig, die Erholungscharakteristik der Diode 90bd zu verbessern.

Daher ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einem IGBT und einer Diode zu schaffen, die das oben beschriebene Problem löst.

Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Die abhängigen Ansprüche sind auf bevorzugte Ausführungsformen der Erfindung gerichtet.

Gemäß einem ersten Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat, das einen ersten Leitungstyp und erste und zweite Oberflächen aufweist; einen IGBT-Bereich, der einen IGBT aufweist und in dem Substrat angeordnet ist; einen Diodenbereich, der eine Diode aufweist und in dem Sub ist. Der IGBT-Bereich enthält einen ersten Halbleiterbereich, der einen zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist, wobei der erste Halbleiterbereich einen Kanal-Ausbildungsbereich des IGBT bereitstellt; und einen zweiten Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats angeordnet ist, wobei der zweite Halbleiterbereich dem ersten Halbleiterbereich gegenüberliegt und einen Kollektoranschluss des IGBT bereitstellt. Der Diodenbereich enthält einen dritten Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist, wobei der dritte Halbleiterbereich einen Anschluss aus dem Anoden- oder eine Kathodenanschluss der Diode bereitstellt; und einen vierten Halbleiterbereich, der den ersten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats angeordnet ist, wobei der vierte Halbleiterbereich dem ersten Halbleiterbereich gegenüberliegt und den anderen Anschluss aus dem Anoden- und Kathodenanschluss der Diode bereitstellt. Der Umgebungsbereich enthält einen fünften Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist; und einen sechsten Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats angeordnet ist, wobei der sechste Halbleiterbereich dem fünften Halbleiterbereich gegenüberliegt. Der erste, dritte und fünfte Halbleiterbereich sind gemeinsam elektrisch miteinander gekoppelt, und der zweite, vierte und sechste Halbleiterbereich sind gemeinsam elektrisch miteinander gekoppelt.

In der obigen Vorrichtung ist der sechste Halbleiterbereich auf der zweiten Oberfläche des Substrats angeordnet und liegt dem fünften Halbleiterbereich gegenüber. Somit ist die parasitäre Diode um den sechsten Halbleiterbereich gegenüber von der parasitären Diode um den fünften Halbleiterbereich angeordnet. Somit wird der Einfluss der parasitären Diode um den fünften Halbleiterbereich derart verringert, dass verhindert wird, dass das Loch in das Substrat unter dem fünften Halbleiterbereich im Falle eines Durchlassbetriebes eintritt. Dementsprechend werden die Erholungscharakteristika der regulären Diode im Falle eines Sperrbetriebes verbessert.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung enthält eine Halbleitervorrichtung ein Halbleitersubstrat, das einen ersten Leitungstyp und erste und zweite Oberflächen aufweist; einen IGBT-Bereich, der einen IGBT aufweist und in dem Substrat angeordnet ist; einen Diodenbereich, der eine Diode aufweist und in dem Substrat angeordnet ist; und einen Umgebungsbereich, der in dem Substrat angeordnet ist. Der IGBT-Bereich enthält einen ersten Halbleiterbereich, der einen zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist, wobei der erste Halbleiterbereich einen Kanal-Ausbildungsbereich des IGBT bereitstellt; und einen zweiten Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats angeordnet ist, wobei der zweite Halbleiterbereich dem ersten Halbleiterbereich gegenüberliegt und einen Kollektoranschluss des IGBT bereitstellt. Der Diodenbereich enthält einen dritten Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist, wobei der dritte Halbleiterbereich einen Anschluss aus dem Anoden- und Kathodenanschluss der Diode bereitstellt; und einen vierten Halbleiterbereich, der den ersten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats angeordnet ist, wobei der vierte Halbleiterbereich dem ersten Halbleiterbereich gegenüberliegt und den anderen Anschluss aus dem Anoden- und Kathodenanschluss der Diode bereitstellt. Der Umgebungsbereich enthält einen fünften Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist. Der IGBT-Bereich ist zwischen dem Umgebungsbereich und dem Diodenbereich angeordnet. Der erste, dritte und fünfte Halbleiterbereich sind gemeinsam elektrisch miteinander gekoppelt, und der zweite und vierte Halbleiterbereich sind gemeinsam elektrisch miteinander gekoppelt.

In der obigen Vorrichtung ist der IGBT-Bereich zwischen dem Umgebungsbereich und dem Diodenbereich angeordnet. Somit wird sogar dann, wenn das Loch in das Substrat unter dem fünften Halbleiterbereich im Falle eines Durchlassbetriebes eingeführt wird, der Einfluss des Loches auf die Erholungscharakteristika der Diode im Falle eines Sperrbetriebes verringert.

Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden genaueren Beschreibung mit Bezug auf die zugehörigen Zeichnungen deutlich. Es zeigen:
1A und 1B Querschnitte, die Halbleitervorrichtungen gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung zeigen,
2A und 2B Querschnitte, die Halbleitervorrichtungen gemäß anderen beispielhaften Ausführungsformen der vorliegenden Erfindung zeigen,
3 einen Querschnitt, der eine Halbleitervorrichtung gemäß einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung zeigt,
4A und 4B Querschnitte, die Halbleitervorrichtungen gemäß anderen beispielhaften Ausführungsformen der vorliegenden Erfindung zeigen,
5 einen Querschnitt, der eine Halbleitervorrichtung gemäß einer weiteren anderen beispielhaften Ausführungsform der vorliegenden Erfindung zeigt,
6 eine Unteransicht, die eine Halbleitervorrichtung gemäß einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung zeigt,
7 eine perspektivische Ansicht, die eine Halbleitervorrichtung gemäß dem Stand der Technik zeigt,
8 ein äquivalentes Schaltbild, das die Vorrichtung der 7 zeigt,
9A ein Schaltbild, das eine Auswerteschaltung zum Messen einer Stromwellenform in der Vorrichtung zeigt, und 9B eine beispielhafte Graphik, die eine Stromwellenform in der Vorrichtung zeigt,
10A–10D Querschnitte, die Halbleitervorrichtungen gemäß anderen beispielhaften Ausführungsformen der vorliegenden Erfindung zeigen,
11A eine Draufsicht und 11B eine Unteransicht, die eine Halbleitervorrichtung gemäß einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung zeigen,
12A eine Draufsicht und 12B eine Unteransicht, die eine Halbleitervorrichtung gemäß einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung zeigen,
13A eine Draufsicht und 13B eine Unteransicht, die eine Halbleitervorrichtung gemäß einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung zeigen, und
14A eine Draufsicht und 14B eine Unteransicht, die eine Halbleitervorrichtung gemäß einer anderen beispielhaften Ausführungsform der vorliegenden Erfindung zeigen.
Die 1A und 1B zeigen Halbleitervorrichtungen 100, 101 gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung. Insbesondere zeigen die jeweiligen 1A und 1B eine linke Seite der Vorrichtung 100, 101. In der Mitte der jeweiligen Vorrichtung 100, 101 sind ein IGBT-Bereich und ein Diodenbereich abwechselnd angeordnet. Die rechte Seite der jeweiligen Vorrichtung 100, 101 weist eine Struktur auf, die eine von links nach rechts gespiegelte Struktur der 1A oder 1B aufweist.
Jede Vorrichtung 100, 101 enthält ein Halbleitersubstrat 1, das einen N^–-Leitungstyp aufweist und in dem ein IGBT und eine Diode ausgebildet sind.
In dem IGBT-Bereich der jeweiligen Vorrichtung 100, 101 ist ein erster Halbleiterbereich 2, der einen P-Leitungstyp aufweist, in einem Oberflächenabschnitt einer Hauptoberfläche des Halbleitersubstrats 1 ausgebildet. Der erste Halbleiterbereich 2 stellt einen Kanal-Ausbildungsbereich des IGBT bereit. Ein zweiter Halbleiterbereich 3, der einen P⁺-Leitungstyp aufweist, ist in einem Oberflächenabschnitt einer Rückseite des Substrats 1 ausgebildet. Der zweite Halbleiterbereich 3 liegt dem ersten Halbleiterbereich 2 gegenüber. Der zweite Halbleiterbereich 3 stellt einen Kollektorbereich des IGBT bereit. Eine Halbleiterschicht 1a, die einen N-Leitungstyp aufweist und in dem Oberflächenabschnitt der Rückseite des Substrats 1 ausgebildet ist, stellt eine Feldstoppschicht des IGBT bereit.
In dem Diodenbereich der jeweiligen Vorrichtung 100, 101 ist ein dritter Halbleiterbereich 4, der den P-Leitungstyp aufweist, in einem Oberflächenabschnitt der Hauptoberfläche des Substrats 1 ausgebildet. Der dritte Halbleiterbereich 4 stellt einen Anodenbereich der Diode bereit. Ein vierter Halbleiterbereich 5, der einen N⁺-Leitungstyp aufweist, ist in einem Oberflächenabschnitt der Rückseite des Substrats 1 ausgebildet. Der vierte Halbleiterbereich 5 liegt dem dritten Halbleiterbereich 4 gegenüber. Der vierte Halbleiterbereich 5 stellt einen Kathodenbereich der Diode bereit.
Ein Umgebungsbereich in dem Substrat 1 ist auf einem Umfang des Substrats 1 angeordnet und ist ein anderer Bereich als der IGBT-Bereich und der Diodenbereich. In dem Umgebungsbereich ist ein fünfter Halbleiterbereich 6, der den P-Leitungstyp aufweist, in einem Oberflächenabschnitt der Hauptoberfläche ausgebildet. Der fünfte Halbleiterbereich 6 ist unter einer Gateverdrahtung bzw. -drahtleitung 9a und einer Anschlussflächenelektrode 9b des IGBT mit einem Isolierfilm 10 zwischen dem Bereich 6 und der Verdrahtung 9a oder der Elektrode 9b angeordnet. Der fünfte Halbleiterbereich 6 und das Substrat 1 stellen einen PN-Übergang dazwischen bereit, so dass eine Durchbruchspannung der Vorrichtung verbessert wird. Der erste, dritte und fünfte Halbleiterbereich 2, 4, 6 sind gemeinsam elektrisch miteinander gekoppelt. Der fünfte Halbleiterbereich 6 wird in demselben Herstellungsschritt wie der erste und dritte Halbleiterbereich 2, 4 ausgebildet. Der fünfte Halbleiterbereich 6 weist dieselbe Verunreinigungskonzentration und dieselbe Tiefe wie der erste und dritte Halbleiterbereich 2, 4 auf. Ein siebter Halbleiterbereich 6a, der den P-Leitungstyp aufweist, ist in einem Oberflächenabschnitt der Hauptoberfläche des Substrats 1 ausgebildet. Der siebte Halbleiterbereich 6a umgibt den ersten, dritten und fünften Halbleiterbereich 2, 4, 6. Der siebte Halbleiterbereich 6a ist mit dem fünften Halbleiterbereich 6 nicht elektrisch verbunden, so dass der siebte Halbleiterbereich 6a elektrisch frei von dem fünften Halbleiterbereich 6 ist. Durch Verwendung des siebten Halbleiterbereichs 6a dehnt sich im Vergleich zu einem Fall, bei dem der Umgebungsbereich keinen siebten Halbleiterbereich 6a aufweist, eine Verarmungsschicht zum Umgebungsbereich aus, wenn sich die Diode in dem Unterbrechungszustand befindet. Somit verringert der siebte Halbleiterbereich 6a die elektrische Feldkonzentration.
In der jeweiligen Vorrichtung 100, 101 ist ein sechster Halbleiterbereich 7a, 7b, der den P⁺-Leitungstyp aufweist, in einem Oberflächenabschnitt der Rückseite des Substrats 1 angeordnet. Der sechste Halbleiterbereich 7a, 7b liegt dem fünften Halbleiterbereich 6 gegenüber. In der Vorrichtung 100 ist der sechste Halbleiterbereich 7a auf der gesamten Rückseite, abgesehen von dem zweiten Halbleiterbereich 3 und dem vierten Halbleiterbereich 5, angeordnet. In der Vorrichtung 101 ist der sechste Halbleiterbereich 7b nur unter dem fünften Halbleiterbereich 6 angeordnet. Der zweite, vierte und sechste Halbleiterbereich sind gemeinsam elektrisch mit einer rückseitigen Elektrode 8 gekoppelt.
In der Vorrichtung 100, 101 werden der IGBT-Bereich und der Diodenbereich in dem Substrat 1 ausgebildet, so dass die Abmessungen der Vorrichtung, die den IGBT und die Diode aufweist, minimiert werden.
Der fünfte Halbleiterbereich 6 einer jeden Vorrichtung 100, 101 weist den P-Leitungstyp auf und ist unter der Gateverdrahtung 9a und der Anschlussflächenelektrode 9b angeordnet. Der fünfte Halbleiterbereich 6 verbessert eine Durchbruchspannung durch Ausbilden eines PN-Übergangs zwischen dem Substrat 1 und dem Bereich 6. Der fünfte Halbleiterbereich 6 ist mit dem ersten und dritten Halbleiterbereich 2, 4 elektrisch gekoppelt. Dementsprechend weist die Vorrichtung 100 eine reguläre Diode D auf, und zusätzlich weist die Vorrichtung 100 zwei parasitäre Dioden PDa, PDb auf. Die parasitäre Diode PDa wird zwischen dem fünften Halbleiterbereich 6 und dem Substrat 1, das unter dem fünften Halbleiterbereich 6 angeordnet ist, ausgebildet. Wenn ein Bereich vom N-Leitungstyp, der dem fünften Halbleiterbereich 6 gegenüberliegt, auf der Rückseite des Substrats 1 angeordnet ist, leitet die parasitäre Diode PDa zwischen dem fünften Halbleiterbereich 6 und dem Substrat 1 eine große Menge Löcher in das Substrat 1 im Falle eines Durchlassbetriebes ein. Diese Locheinleitung bewirkt eine Verschlechterung der Erholungscharakteristika in der regulären Diode D im Falle eines Sperrbetriebes.
Um die obige Verschlechterung der Erholungscharakteristika zu vermeiden, ist in jeder Vorrichtung 100, 101 der sechste Halbleiterbereich 7a, 7b, der den P-Leitungstyp aufweist, auf der Rückseite des Substrats 1 ausgebildet und liegt dem fünften Halbleiterbereich 6, der auf der Hauptoberfläche des Substrats 1 angeordnet ist, gegenüber. Somit wird eine andere parasitäre Diode PDb um den sechsten Halbleiterbereich 7a, 7b auf der Rückseite des Substrats 1 ausgebildet. Die parasitäre Diode PDb weist eine entgegengesetzte Richtung zur parasitären Diode PDa um den fünften Halbleiterbereich 6 auf. Dementsprechend wird der Betrieb der parasitären Diode PDa eingeschränkt, und die Locheinleitung in das Substrat 1 unter dem fünften Halbleiterbereich 6 im Falle des Durchlassbetriebes wird verringert. Die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes werden verbessert.
Die parasitäre Diode PDa um den fünften Halbleiterbereich 6 kann durchbrechen, wenn die Stromänderungsrate dl/dt des Erholungsprozesses größer wird. Dieses ist ähnlich einem Fall, bei dem eine Stoßspannung, wie zum Beispiel eine ESD (d.h. eine elektrostatische Entladung) auf die Vorrichtung wirkt. Dementsprechend wird es bevorzugt, dass die Vorrichtung 100, 101 die folgende Struktur aufweist, um eine Durchbruchspannung der parasitären Diode PDa gegenüber einer Stoßspannung zu erhöhen.
Die 2A, 2B, 3, 4A und 4B zeigen Halbleitervorrichtungen 102–106, die verschiedene fünfte Halbleiterbereiche 6d–6f aufweisen. Jede Halbleitervorrichtung 102–106 ähnelt der Vorrichtung 100 der 1A mit Ausnahme des fünften Halbleiterbereichs 6.
In der Vorrichtung 102 der 2A weist der fünfte Halbleiterbereich 6b eine niedrigere Verunreinigungskonzentration als der dritte Halbleiterbereich 4 auf, obwohl der fünfte Halbleiterbereich 6 in der Vorrichtung 100 der 1A dieselbe Verunreinigungskonzentration wie der dritte Halbleiterbereich 4 aufweist. Somit erhöht sich der Widerstand der Träger, die den fünften Halbleiterbereich 6b passieren, so dass die Stromkonzentration verringert wird. Dementsprechend wird die Durchbruchspannung gegenüber einer Stoßspannung verbessert, d.h. erhöht.
In der Vorrichtung 103 der 2B weist der fünfte Halbleiterbereich 6c eine geringere Tiefe als der dritte Halbleiterbereich 4 auf, obwohl der fünfte Halbleiterbereich 6 in der Vorrichtung 100 dieselbe Tiefe wie der dritte Halbleiterbereich 4 aufweist. Somit erhöht sich der Widerstand der Träger, die den fünften Halbleiterbereich 6c passieren, so dass die Stromkonzentration verringert wird. Dementsprechend wird die Durchbruchspannung gegenüber der Stoßspannung verbessert.
In der Vorrichtung 104 der 3 besteht der fünfte Halbleiterbereich 6d aus mehreren Diffusionsbereichen, die einander überlappen und benachbart zueinander sind, obwohl der fünfte Halbleiterbereich 6 in der Vorrichtung 100 aus einem Diffusionsbereich ausgebildet ist. Somit wird der Widerstand des fünften Halbleiterbereichs 6d an dem jeweiligen überlappenden Abschnitt der Diffusionsbereiche erhöht. Somit erhöht sich der Widerstand der Träger, die den fünften Halbleiterbereich 6d passieren, so dass die Stromkonzentration verringert wird. Dementsprechend wird die Durchbruchspannung gegenüber der Stoßspannung verbessert.
In jeder Vorrichtung 105, 106 der 4A und 4B beinhaltet der fünfte Halbleiterbereich 5e, 5f einen Graben te, tf, in dem ein Isolierfilm ausgebildet ist. Insbesondere durchdringt der Graben te der Vorrichtung 105 den fünften Halbleiterbereich 6e und ist in einem Teil des fünften Halbleiterbereichs 6e angeordnet. Der Graben tf der Vorrichtung 106 durchdringt den fünften Halbleiterbereich 6f nicht, d.h. der Boden des Grabens tf erreicht das Substrat 1 nicht, so dass der Boden des Grabens tf in dem fünften Halbleiterbereich 6f verbleibt. In der Vorrichtung 100 weist der fünfte Halbleiterbereich 6 keinen Graben auf. Somit erhöht sich der Widerstand der Träger, die den fünften Halbleiterbereich 6e, 6f passieren, so dass die Stromkonzentration verringert wird. Dementsprechend wird die Durchbruchspannung gegenüber der Stoßspannung verbessert.
5 zeigt eine Halbleitervorrichtung 107, bei der die Abmessungen des fünften Halbleiterbereichs 6g spezifiziert sind. In der Vorrichtung 107 ist der siebte Halbleiterbereich 6a, der den P-Leitungstyp aufweist, auf der Hauptoberfläche des Substrats 1 ausgebildet. Der erste, dritte und fünfte Halbleiterbereich 2, 4, 6 sind von dem siebten Halbleiterbereich 6a umgeben. Der fünfte Halbleiterbereich 6g weist ein Ende e1 auf, das auf der Seite des siebten Halbleiterbereichs angeordnet ist, und die E lektrode 9c weist ein Ende e2 auf, das an der Seite des Umgebungsbereiches angeordnet ist. Die Elektrode 9c ist mit dem fünften Halbleiterbereich 6g verbunden. Der Abstand zwischen dem einen Ende e1 des fünften Halbleiterbereichs 6g und dem einen Ende e2 der Elektrode 9c ist als L definiert, der größer als eine Diffusionslänge des Loches in einem achten Halbleiterbereich 1b des Substrats 1 ist. Der Abstand L ist beispielsweise vorbestimmt und gleich oder größer als 50 µm. Vorzugsweise kann der Abstand L gleich oder größer als 100 µm sein.
Da die Vorrichtung 107 den siebten Halbleiterbereich 6a enthält, dehnt sich die Verarmungsschicht zum Umgebungsbereich aus, wenn sich die Diode in dem Unterbrechungszustand befindet. Dementsprechend wird die elektrische Feldkonzentration verringert. Da außerdem der Abstand L größer als die Diffusionslänge des Loches ist, wird die Stromkonzentration ebenfalls verringert. Somit wird ebenfalls ein Durchbruch an dem einen Ende e2, an dem der fünfte Halbleiterbereich 6g mit der Elektrode 9c verbunden ist, verringert.
10A zeigt eine Halbleitervorrichtung 109, bei der eine Isolierschicht 20 an der Rückseite des Substrats 1 angeordnet ist. Insbesondere ist die Isolierschicht 20 in dem Umgebungsbereich angeordnet, und die rückseitige Elektrode 8 ist auf der Rückseite des Substrats 1 in dem Diodenbereich und dem IGBT-Bereich angeordnet. Hier stellt die Halbleiterschicht 1a vom N-Leitungstyp eine Feldstoppschicht (d.h. eine FS-Schicht) bereit. Im Vergleich zur Vorrichtung 100 der 1A weist die Vorrichtung 109 keinen vierten Halbleiterbereich 5 und keinen sechsten Halbleiterbereich 7a auf. Da jedoch die Vorrichtung 109 die Isolierschicht 20 enthält, wird der Betrieb der parasitären Diode PDa beschränkt, und die Locheinleitung in das Substrat 1 unter dem fünften Halbleiterbereich 6 im Falle des Durchlassbetriebes wird verringert. Somit werden die Erholungscharakteristika der regulären Diode D in dem Falle des Sperrbetriebes verbessert.
10B zeigt eine Halbleitervorrichtung 110, bei der die Isolierschicht 20 auf der Rückseite des Substrats 1 angeordnet ist. Insbesondere ist die Isolierschicht 20 in dem Umgebungsbereich angeordnet, und die rückseitige Elektrode 8 ist auf der Rückseite des Substrats 1 in dem Diodenbereich und dem IGBT-Bereich angeordnet. Im Vergleich zur Vorrichtung 100 der 1A weist die Vorrichtung 109 keinen vier ten Halbleiterbereich 5 und keinen sechsten Halbleiterbereich 7a auf. Außerdem ist der Halbleiterbereich 1a vom N-Leitungstyp in dem Umgebungsbereich nur teilweise angeordnet. Hauptsächlich ist keine Feldstoppschicht (d.h. entsprechend dem Halbleiterbereich 1a vom N-Leitungstyp) in dem Umgebungsbereich vorhanden. Da jedoch die Vorrichtung 109 die Isolierschicht 20 enthält, wird der Betrieb der parasitären Diode PDa eingeschränkt, und die Locheinleitung in das Substrat 1 unter dem fünften Halbleiterbereich 6 im Falle des Durchlassbetriebes wird verringert. Somit werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert.
10C zeigt eine Halbleitervorrichtung 111, bei der eine Hochwiderstandsschicht 21 auf der Rückseite des Substrats 1 zwischen der Halbleiterschicht 1a vom N-Leitungstyp und der rückseitigen Elektrode 8 angeordnet ist. Insbesondere ist die Hochwiderstandsschicht 21 nur in dem Umgebungsbereich angeordnet, und die rückseitige Elektrode 8 ist auf der Rückseite des Substrats 1 nicht nur in dem Diodenbereich und dem IGBT-Bereich, sondern ebenfalls in dem Umgebungsbereich angeordnet. Im Vergleich zur Vorrichtung 100 der 1A weist die Vorrichtung 111 keinen vierten Halbleiterbereich 5 und keinen sechsten Halbleiterbereich 7a auf. Da jedoch die Vorrichtung 111 die Hochwiderstandsschicht 21 enthält, wird der Betrieb der parasitären Diode PDa eingeschränkt, und die Locheinleitung in das Substrat 1 unter dem fünften Halbleiterbereich 6 im Falle des Durchlassbetriebes wird verringert. Somit werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert. Hier wird die Hochwiderstandsschicht 21 durch Erhöhen eines Kontaktwiderstandes zur rückseitigen Elektrode 8 oder durch Verringern einer Verunreinigungskonzentration an einer Grenze zwischen der rückseitigen Elektrode und der Halbleiterschicht 1a vom N-Leitungstyp erstellt.
10D zeigt eine Halbleitervorrichtung 112. Insbesondere ist die rückseitige Elektrode 8 nur in dem Diodenbereich und dem IGBT-Bereich angeordnet. Somit ist keine rückseitige Elektrode 8 in dem Umgebungsbereich vorhanden. Außerdem weist die Vorrichtung 112 im Vergleich zur Vorrichtung 100 der 1A keinen vierten Halbleiterbereich 5 und keinen sechsten Halbleiterbereich 7a auf. Da jedoch der Umgebungsbereich keine rückseitige Elektrode 8 aufweist, wird der Betrieb der parasitären Diode PDa eingeschränkt, und die Locheinleitung in das Substrat 1 unter dem fünften Halbleiterbereich 6 im Falle des Durchlassbetriebes wird verringert. Somit werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert.
6 zeigt eine Halbleitervorrichtung 108, die eine Querschnittsstruktur ähnlich der Vorrichtung 100 der 1A aufweist.
Die Vorrichtung 108 enthält einen IGBT und eine Diode, die in dem Substrat 1, das den N^–-Leitungstyp aufweist, ausgebildet sind. In dem IGBT-Bereich der Vorrichtung 108 ist, wie es in 1A gezeigt ist, der erste Halbleiterbereich 2, der den P-Leitungstyp aufweist, in dem Oberflächenabschnitt der Hauptoberfläche des Substrats 1 ausgebildet. Der erste Halbleiterbereich 2 stellt den Kanal-Ausbildungsbereich des IGBT bereit. Der zweite Halbleiterbereich 3, der den P⁺-Leitungstyp aufweist, ist in dem Oberflächenabschnitt der Rückseite des Substrats 1 ausgebildet. Der zweite Halbleiterbereich 3 liegt dem ersten Halbleiterbereich 2 gegenüber und stellt den Kollektorbereich des IGBT bereit. Der zweite Halbleiterbereich 3 ist in dem IGBT-Bereich angeordnet und als ein Bereich gezeigt, der mit einer Strich-Punkt-Linie und einer Strich-zwei-Punkte-Linie in 6 umgeben ist.
In dem Diodenbereich der Vorrichtung 108 ist, wie es in 1A gezeigt ist, der dritte Halbleiterbereich 4, der den P-Leitungstyp aufweist, in dem Oberflächenabschnitt der Hauptoberfläche des Substrats 1 ausgebildet. Der dritte Halbleiterbereich 4 stellt den Anodenbereich der Diode bereit. Der vierte Halbleiterbereich 5, der den N⁺-Leitungstyp aufweist, ist in dem Oberflächenabschnitt der Rückseite des Substrats 1 ausgebildet. Der vierte Halbleiterbereich 5 liegt dem dritten Halbleiterbereich 4 gegenüber und stellt den Kathodenbereich der Diode bereit. Der vierte Halbleiterbereich 5 ist in dem Diodenbereich angeordnet. Der vierte Halbleiterbereich 5 der Vorrichtung 108 ist als ein Bereich gezeigt, der von der Strich-Punkt-Linie der 6 umgeben ist.
Somit umgibt in der Vorrichtung 108 der IGBT-Bereich (d.h. als der zweite Halbleiterbereich 3 gezeigt) den Diodenbereich (d.h. als der vierte Halbleiterbereich 5 gezeigt), wie es in 6 gezeigt ist.
Ein Bereich, der außerhalb der Strich-zwei-Punkte-Linie in 6 angeordnet ist, entspricht einem anderen Bereich als der IGBT-Bereich, und der Diodenbereich der Vorrichtung 108 und umgibt den IGBT-Bereich. Der fünfte Halbleiterbereich 6 ist in dem Oberflächenabschnitt der Hauptoberfläche des Substrats 1 in diesem Bereich außerhalb der Strich-zwei-Punkte-Linie ausgebildet, wie es in 1A gezeigt ist. Dementsprechend umgibt in der Vorrichtung 108 der fünfte Halbleiterbereich 6 den IGBT-Bereich (d.h. entsprechend dem zweiten Halbleiterbereich 3). Hier sind der erste, dritte und fünfte Halbleiterbereich 2, 4, 6 elektrisch miteinander gekoppelt.
In der Vorrichtung 108 ist der sechste Halbleiterbereich 7a, der dem fünften Halbleiterbereich 6 gegenüberliegt, auf dem gesamten Oberflächenabschnitt der Rückseite mit Ausnahme des zweiten und vierten Halbleiterbereichs 3, 5 angeordnet. Der zweite, vierte und sechste Halbleiterbereich 3, 5, 7a sind gemeinsam elektrisch mit einer rückseitigen Elektrode 8 gekoppelt.
Der fünfte Halbleiterbereich 6 ist unter der Gateverdrahtung 9a und der Anschlussflächenelektrode 9b angeordnet und weist den P-Leitungstyp auf. Dementsprechend wird der PN-Übergang zwischen dem Substrat 1, das den N-Leitungstyp aufweist, und dem fünften Halbleiterbereich 6 ausgebildet, so dass die Durchbruchspannung der Vorrichtung verbessert wird. Dieser fünfte Halbleiterbereich 6 ist jedoch gemeinsam elektrisch mit dem ersten und dritten Halbleiterbereich 2, 4 gekoppelt. Somit kann die parasitäre Diode PDa zwischen dem fünften Halbleiterbereich 6 und dem Substrat 1 die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verringern. Somit nehmen in der Vorrichtung 108 der fünfte Halbleiterbereich 6 und der reguläre Diodenbereich (d.h. entsprechend dem vierten Halbleiterbereich 5) den IGBT-Bereich (d.h. entsprechend dem zweiten Halbleiterbereich 3) als Schicht zwischen sich auf und sind voneinander getrennt. Somit wird in dem Falle des Durchlassbetriebes der Diode D das Loch in das Substrat 1 unter dem fünften Halbleiterbereich 6 eingeleitet. Der Einfluss auf die Erholungscharakteristika der Diode D durch das eingeleitete Loch wird jedoch im Falle des Sperrbetriebes der Diode D verringert.
In dem anderen Bereich als der IGBT-Bereich und der Diodenbereich der Vorrichtung 108 ist der fünfte Halbleiterbereich 6, der den P-Leitungstyp aufweist, auf der Haupt- oberfläche des Substrats 1 ausgebildet, und der sechste Halbleiterbereich 7a, der den P⁺-Leitungstyp aufweist und dem fünften Halbleiterbereich 6 gegenüberliegt, ist auf der Rückseite des Substrats 1 ausgebildet. Um die Erholungscharakteristika der Diode D zu verbessern, ist es bevorzugt, wenn der sechste Halbleiterbereich 7a den P-Leitungstyp aufweist. Alternativ kann, da der Diodenbereich und der fünfte Halbleiterbereich 6 durch Einschluss des IGBT-Bereiches dazwischen voneinander getrennt sind, in der Vorrichtung 108 der sechste Halbleiterbereich den N-Leitungstyp aufweisen, so lange wie der Diodenbereich und der fünfte Halbleiterbereich 6 ausreichend voneinander getrennt sind. In dieser Vorrichtung 108 werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert. Außerdem wird die Durchbruchspannung gegenüber der Stoßspannung verbessert.
11A zeigt die Hauptoberfläche einer Halbleitervorrichtung 113, und 11B zeigt die Rückseite der Vorrichtung 113. Der IGBT-Bereich und der Diodenbereich der Vorrichtung 103 sind gemeinsam in demselben Bereich ausgebildet. Hier weist die Vorrichtung 113 einen ähnlichen Querschnitt wie die Vorrichtungen 109 bis 112 der 10A–10D auf. Insbesondere beinhaltet der Oberflächenabschnitt der Rückseite des Substrats 1 in dem Umgebungsabschnitt die Isolierschicht 20 mit der Feldstoppschicht 1a, die Isolierschicht 20 ohne die Feldstoppschicht 1a, die Hochwiderstandsschicht 21 zwischen der Feldstoppschicht 1a und der rückseitigen Elektro de 8, oder nur die Feldstoppschicht ohne die rückseitige Elektrode 8. Bei dieser Vorrichtung 113 werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert, und die Durchbruchspannung gegenüber der Stoßspannung wird verbessert.
12A zeigt die Hauptoberfläche einer Halbleitervorrichtung 114, und 12B zeigt die Rückseite der Vorrichtung 114. Der IGBT-Bereich und der Diodenbereich der Vorrichtung 114 sind getrennt ausgebildet. Der IGBT-Bereich und der Diodenbereich sind abwechselnd entlang einer Richtung des Substrats 1 angeordnet, die parallel zur Hauptfläche des Substrats 1 ist. Hier weist die Vorrichtung 114 einen ähnlichen Querschnitt wie die Vorrichtungen 109–112 der 10A–10D auf. Insbesondere beinhaltet der Oberflächenabschnitt der Rückseite des Substrats 1 in dem Umgebungsbereich die Isolierschicht 20 mit der Feldstoppschicht 1a, die Isolierschicht 20 ohne die Feldstoppschicht 1a, die Hochwiderstandsschicht 21 zwischen der Feldstoppschicht 1a und der rückseitigen Elektrode 8, oder nur die Feldstoppschicht ohne die rückseitige Elektrode 8. In dieser Vorrichtung 114 werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert, und die Durchbruchspannung gegenüber der Stoßspannung wird verbessert.
13A zeigt die Hauptoberfläche einer Halbleitervorrichtung 115, und 13B zeigt die Rückseite der Vorrichtung 115. Der IGBT-Bereich und der Diodenbereich der Vorrichtung 115 sind getrennt ausgebildet. Der Umgebungsbereich umgibt den IGBT-Bereich, und der IGBT-Bereich umgibt den Diodenbereich. Hier weist die Vorrichtung 115 einen ähnlich Querschnitt wie die Vorrichtungen 109–112 der 10A–10D auf. Insbesondere beinhaltet der Oberflächenabschnitt der Rückseite des Substrats 1 in dem Umgebungsbereich die Isolierschicht 20 mit der Feldstoppschicht 1a, die Isolierschicht 20 ohne die Feldstoppschicht 1a, die Hochwiderstandsschicht 21 zwischen der Feldstoppschicht 1a und der rückseitigen Elektrode 8, oder nur die Feldstoppschicht ohne die rückseitige Elektrode 8. In dieser Vorrichtung 115 werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert, und die Durchbruchsspannung gegenüber der Stoßspannung wird verbessert.
14A zeigt die Hauptoberfläche einer Halbleitervorrichtung 116, und 14B zeigt die Rückseite der Vorrichtung 116. Der IGBT-Bereich und der Diodenbereich der Vorrichtung 116 sind getrennt ausgebildet. Der Umgebungsbereich umgibt den IGBT-Bereich und den Diodenbereich. Außerdem sind der IGBT-Bereich und der Diodenbereich abwechselnd entlang einer Richtung des Substrats 1 angeordnet, die parallel zur Hauptfläche des Substrats 1 ist. Außerdem beinhaltet der Umgebungsbereich einen mittleren Abschnitt, der den IGBT-Bereich und den Diodenbereich in zwei Teile unterteilt. Hier weist die Vorrichtung 116 einen ähnlichen Querschnitt wie die Vorrichtungen 109–112 der 10A– 10D auf. Insbesondere beinhaltet der Oberflächenabschnitt der Rückseite des Substrats 1 in dem Umgebungsbereich die Isolierschicht 20 mit der Feldstoppschicht 1a, die Isolierschicht 20 ohne die Feldstoppschicht 1a, die Hochwiderstandsschicht 21 zwischen der Feldstoppschicht 1a und der rückseitigen Elektrode 8, oder nur die Feldstoppschicht ohne die rückseitige Elektrode 8. In dieser Vorrichtung 116 sind die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert, und die Durchbruchspannung gegenüber der Stoßspannung ist verbessert.
In jeder Vorrichtung 100–116 weist das Substrat 1 den N-Leitungstyp auf, der IGBT ist ein N-Kanal-IGBT mit dem ersten Halbleiterbereich 2, der den P-Leitungstyp aufweist, als den Kanal-Ausbildungsbereich, und die Diode weist den dritten Halbleiterbereich 4, der den P-Leitungstyp aufweist, als die Anode auf. Alternativ kann das Substrat 1 den P-Leitungstyp aufweisen, der IGBT kann ein P-Kanal-IGBT mit dem ersten Halbleiterbereich 2, der den N-Leitungstyp aufweist, als den Kanal-Ausbildungsbereich aufweisen, und die Diode kann den dritten Halbleiterbereich 4, der den N-Leitungstyp aufweist, als die Kathode aufweisen. In diesem Fall werden die Erholungscharakteristika der regulären Diode D im Falle des Sperrbetriebes verbessert. Außerdem wird die Durchbruchspannung gegenüber der Stoßspannung verbessert.
Die obige Beschreibung weist die folgenden Aspekte auf.
Gemäß einem ersten Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat, das einen ersten Leitungstyp und erste und zweite Oberflächen aufweist; einen IGBT-Bereich, der einen IGBT aufweist und in dem Substrat angeordnet ist; einen Diodenbereich, der eine Diode aufweist und in dem Substrat angeordnet ist; und einen Umgebungsbereich, der in dem Substrat angeordnet ist. Der IGBT-Bereich enthält einen ersten Halbleiterbereich, der einen zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt in der ersten Oberfläche des Substrats angeordnet ist, wobei der erste Halbleiterbereich einen Kanal-Ausbildungsbereich des IGBT bereitstellt; und einen zweiten Halbleiterbereich, der einen zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats angeordnet ist, wobei der zweite Halbleiterbereich dem ersten Halbleiterbereich gegenüberliegt und einen Kollektor des IGBT bereitstellt. Der Diodenbereich enthält einen dritten Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist, wobei der dritte Halbleiterbereich einen Anschluss aus dem Anoden- und Kathodenanschluss der Diode bereitstellt; und einen vierten Halbleiterbereich, der den ersten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats angeordnet ist, wobei der vierte Halbleiterbereich dem ersten Halbleiterbereich gegenüberliegt und den anderen Anschluss aus dem Anoden- und Kathodenanschluss bereitstellt. Der Umgebungsbereich beinhaltet einen fünften Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist; und einen sechsten Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats angeordnet ist, wobei der sechste Halbleiterbereich dem fünften Halbleiterbereich gegenüberliegt. Der erste, dritte und fünfte Halbleiterbereich sind gemeinsam elektrisch miteinander gekoppelt, und der zweite, vierte und sechste Halbleiterbereich sind gemeinsam elektrisch miteinander gekoppelt.
In der obigen Vorrichtung ist der sechste Halbleiterbereich auf der zweiten Oberfläche des Substrats angeordnet und liegt dem fünften Halbleiterbereich gegenüber. Somit ist die parasitäre Diode um den sechsten Halbleiterbereich entgegengesetzt zur parasitären Diode um den fünften Halbleiterbereich angeordnet. Somit wird der Einfluss der parasitären Diode um den fünften Halbleiterbereich verringert, so dass verhindert wird, dass das Loch in das Substrat unter dem fünften Halbleiterbereich im Falle eines Sperrbetriebes eingeleitet wird. Dementsprechend werden die Erholungscharakteristika der regulären Diode im Falle eines Sperrbetriebes verbessert.
Alternativ kann die Vorrichtung außerdem eine rückseitige Elektrode enthalten, die auf der zweiten Oberfläche des Substrats angeordnet ist. Die rückseitige Elektrode ist in dem Umgebungsbereich, dem Diodenbereich und dem IGBT-Bereich angeordnet, so dass der zweite, vierte und sechste Halbleiterbereich gemeinsam elektrisch mit der rückseitigen Elektrode gekoppelt sind.
Alternativ kann die Vorrichtung außerdem einen siebten Halbleiterbereich enthalten, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist. Der siebte Halbleiterbereich umgibt den ersten, dritten und fünften Halbleiterbereich. Der fünfte Halbleiterbereich weist ein Ende in der Nähe des siebten Halbleiterbereichs auf. Der Umgebungsbereich enthält außerdem eine Elektrode, die auf dem fünften Halbleiterbereich angeordnet ist. Die Elektrode weist ein Ende in der Nähe des siebten Halbleiterbereichs auf. Ein Abstand zwischen dem einen Ende des fünften Halbleiterbereichs und dem einen Ende der Elektrode ist gleich oder größer als eine Diffusionslänge eines Loches in dem Substrat zwischen dem fünften Halbleiterbereich und dem sechsten Halbleiterbereich. In diesem Fall dehnt sich eine Verarmungsschicht in den Umgebungsbereich aus, wenn sich die Diode in dem Unterbrechungszustand befindet, so dass eine elektrische Feldkonzentration verringert wird. Da außerdem der Abstand zwischen dem einen Ende des fünften Halbleiterbereichs und dem einen Ende der Elektrode gleich oder größer als die Diffusionslänge des Loches ist, wird eine Stromkonzentration verringert, so dass ein Durchbruch an dem einen Ende der Elektrode verhindert wird.
Alternativ kann der sechste Halbleiterbereich nur unter dem fünften Halbleiterbereich angeordnet sein. Alternativ kann der sechste Halbleiterbereich auf der gesamten zweiten Oberfläche des Substrats mit Ausnahme des Oberflächenabschnitts des zweiten Halbleiterbereichs und des Oberflächenabschnitts des vierten Halbleiterbereichs angeordnet sein. Alternativ kann der IGBT-Bereich den Diodenbereich umgeben, und der fünfte Halbleiterbereich in dem Umgebungsbereich kann den IGBT-Bereich umgeben.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat, das einen ersten Leitungstyp und erste und zweite Oberflächen aufweist; einen IGBT-Bereich, der einen IGBT aufweist und in dem Substrat angeordnet ist; einen Diodenbereich, der eine Diode aufweist und in dem Substrat angeordnet ist; und einen Umgebungsbereich, der in dem Substrat angeordnet ist. Der IGBT-Bereich beinhaltet einen ersten Halbleiterbereich, der einen zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist, wobei der erste Halbleiterbereich einen Kanal-Ausbildungsbereich des IGBT bereitstellt; und einen zweiten Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats angeordnet ist, wobei der zweite Halbleiterbereich dem ersten Halbleiterbereich gegenüberliegt und einen Kollektor des IGBT bereitstellt. Der Diodenbereich beinhaltet einen dritten Halbleiterbereich, der den zweiten Leitungstyp aufweist und in dem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist, wobei der dritte Halbleiterbereich einen Anschluss aus dem Anoden- und Kathodenanschluss der Diode bereitstellt; und einen vierten Halbleiterbereich, der den ersten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats angeordnet ist, wobei der vierte Halbleiterbereich dem ersten Halbleiterbereich gegenüberliegt und den anderen Anschluss aus dem Anoden- und Kathodenanschluss der Diode bereitstellt. Der Umgebungsbereich beinhaltet einen fünften Halbleiterbereich, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats angeordnet ist. Der IGBT-Bereich ist zwischen dem Umgebungsbereich und dem Diodenbereich angeordnet. Der erste, dritte und fünfte Halbleiterbereich sind gemeinsam elektrisch miteinander gekoppelt, und der zweite und vierte Halbleiterbereich sind gemeinsam elektrisch miteinander gekoppelt.
In der obigen Vorrichtung ist der IGBT-Bereich zwischen dem Umgebungsbereich und dem Diodenbereich angeordnet. Somit wird sogar dann, wenn das Loch in das Substrat unter dem fünften Halbleiterbereich im Falle eines Durchlassbetriebes eingeleitet wird, der Einfluss des Loches auf die Erholungscharakteristika der Diode im Falle eines Sperrbetriebes verringert.
Alternativ kann der IGBT-Bereich den Diodenbereich umgeben, und der fünfte Halbleiterbereich in dem Umgebungsbereich kann den IGBT-Bereich umgeben.
Alternativ kann die Vorrichtung außerdem eine rückseitige Elektrode, die auf der zweiten Oberfläche des Substrats angeordnet ist; und eine Isolierschicht, die auf der zweiten Oberfläche des Substrats angeordnet ist, enthalten. Die rückseitige Elektrode ist in dem Diodenbereich und dem IGBT-Bereich angeordnet, so dass der zweite und vierte Halbleiterbereich gemeinsam elektrisch miteinander gekoppelt sind, und die Isolierschicht ist in dem Umgebungsbereich angeordnet.
Alternativ kann die Vorrichtung außerdem eine rückseitige Elektrode enthalten, die auf der zweiten Oberfläche des Substrats angeordnet ist. Die rückseitige Elektrode ist in dem Diodenbereich und dem IGBT-Bereich angeordnet, so dass der zweite und vierte Halbleiterbereich gemeinsam elektrisch miteinander gekoppelt sind, und die rückseitige Elektrode ist nicht in dem Umgebungsbereich angeordnet.
Während die Erfindung mit Bezug auf bevorzugte Ausführungsformen beschrieben wurde, ist es selbstverständlich, dass die Erfindung nicht auf die bevorzugten Ausführungsformen und Konstruktionen beschränkt ist. Die Erfindung deckt verschiedene Modifikationen und äquivalente Anordnungen ab. Der Bereich der Erfindung wird durch die zugehörigen Ansprüche angegeben.

Claims

Halbleitervorrichtung, die aufweist: ein Halbleitersubstrat (1), das einen ersten Leitungstyp und erste und zweite Oberflächen aufweist, einen IGBT-Bereich, der einen IGBT aufweist und in dem Substrat (1) angeordnet ist, einen Diodenbereich, der eine Diode aufweist und in dem Substrat (1) angeordnet ist, und einen Umgebungsbereich, der in dem Substrat (1) angeordnet ist, wobei der IGBT-Bereich enthält: einen ersten Halbleiterbereich (2), der einen zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, wobei der erste Halbleiterbereich (2) einen Kanal-Ausbildungsbereich des IGBT bereitstellt, und einen zweiten Halbleiterbereich (3), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei der zweite Halbleiterbereich (3) dem ersten Halbleiterbereich (2) gegenüberliegt und einen Kollektor des IGBT bereitstellt, wobei der Diodenbereich enthält: einen dritten Halbleiterbereich (4), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, wobei der dritte Halbleiterbereich (4) einen Anschluss aus dem Anoden- und Kathodenanschluss der Diode bereitstellt, und einen vierten Halbleiterbereich (5), der den ersten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei der vierte Halbleiterbereich (5) dem ersten Halbleiterbereich (2) gegenüberliegt und den anderen Anschluss aus dem Anoden- und Kathoden-Anschluss der Diode bereitstellt, wobei der Umgebungsbereich enthält: einen fünften Halbleiterbereich (6, 6b–6g), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, und einen sechsten Halbleiterbereich (7a, 7b), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei der sechste Halbleiterbereich (7a, 7b) dem fünften Halbleiterbereich (6, 6b–6g) gegenüberliegt, wobei der erste, dritte und fünfte Halbleiterbereich (2, 4, 6, 6b–6g) gemeinsam elektrisch miteinander gekoppelt sind, und der zweite, vierte und sechste Halbleiterbereich (3, 5, 7a, 7b) gemeinsam elektrisch miteinander gekoppelt sind.
Vorrichtung nach Anspruch 1, wobei der erste Leitungstyp ein N-Leitungstyp ist, und der zweite Leitungstyp ein P-Leitungstyp ist, der dritte Halbleiterbereich (4) den Anodenanschluss der Diode bereitstellt, und der vierte Halbleiterbereich (5) den Kathodenanschluss der Diode bereitstellt.
Vorrichtung nach Anspruch 1, wobei der erste Leitungstyp ein P-Leitungstyp ist, und der zweite Leitungstyp ein N-Leitungstyp ist, der dritte Halbleiterbereich (4) den Kathodenanschluss der Diode bereitstellt, und der vierte Halbleiterbereich (5) den Anodenanschluss der Diode bereitstellt.
Vorrichtung nach einem der Ansprüche 1 bis 3, die außerdem aufweist: eine rückseitige Elektrode (8), die auf der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei die rückseitige Elektrode (8) in dem Umgebungsbereich, dem Diodenbereich und dem IGBT-Bereich angeordnet ist, so dass der zweite, vierte und sechste Halbleiterbereich (3, 5, 7a, 7b) gemeinsam elektrisch mit der rückseitigen Elektrode (8) gekoppelt sind.
Vorrichtung nach einem der Ansprüche 1 bis 4, die außerdem aufweist: einen siebten Halbleiterbereich (6a), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, wobei der siebte Halbleiterbereich (6a) den ersten, dritten und fünften Halbleiterbereich (2, 4, 6g) umgibt, der fünfte Halbleiterbereich (6g) ein Ende (e1) in der Nähe des siebten Halbleiterbereichs (6a) aufweist, der Umgebungsbereich außerdem eine Elektrode (9c) enthält, die in dem fünften Halbleiterbereich (6g) angeordnet ist, die Elektrode (9c) ein Ende (e2) in der Nähe des siebten Halbleiterbereichs (6a) aufweist, und ein Abstand zwischen dem einen Ende (e1) des fünften Halbleiterbereichs (6g) und dem einen Ende (e2) der Elektrode (9c) gleich oder größer als eine Diffusionslänge eines Loches in dem Substrat (1) zwischen dem fünften Halbleiterbereich (6g) und dem sechsten Halbleiterbereich (7a) ist.
Vorrichtung nach einem der Ansprüche 1 bis 5, wobei der sechste Halbleiterbereich (7b) nur unter dem fünften Halbleiterbereich (6) angeordnet ist.
Vorrichtung nach einem der Ansprüche 1 bis 5, wobei der sechste Halbleiterbereich (7a) auf der gesamten zweiten Oberfläche des Substrats (1) mit Ausnahme des Oberflächenabschnitts des zweiten Halbleiterbereichs (3) und des Oberflächenabschnitts des vierten Halbleiterbereichs (5) angeordnet ist.
Vorrichtung nach einem der Ansprüche 1 bis 7, wobei der IGBT-Bereich den Diodenbereich umgibt, und der fünfte Halbleiterbereich (6, 6b–6g) in dem Umgebungsbereich den IGBT-Bereich umgibt.
Vorrichtung nach einem der Ansprüche 1 bis 8, wobei der fünfte Halbleiterbereich (6b) eine Verunreinigungskonzentration aufweist, die niedriger als eine Verunreinigungskonzentration des dritten Halbleiterbereichs (4) ist.
Vorrichtung nach einem der Ansprüche 1 bis 9, wobei der fünfte Halbleiterbereich (6c) eine Tiefe in einer Richtung senkrecht zur ersten Oberfläche des Substrats (1) aufweist, und die Tiefe des fünften Halbleiterbereichs (6c) kleiner als eine Tiefe des dritten Halbleiterbereichs (4) ist.
Vorrichtung nach einem der Ansprüche 1 bis 10, wobei der fünfte Halbleiterbereich (6d) mehrere Diffusionsbereiche (6d) enthält, und sich benachbarte zwei Diffusionsbereiche (6d) teilweise überlappen, so dass die Diffusionsbereiche (6d) miteinander verbunden sind.
Vorrichtung nach einem der Ansprüche 1 bis 11, wobei der fünfte Halbleiterbereich (6e–6f) einen Isolierfilm in einem Graben (te, tf) enthält.
Vorrichtung nach einem der Ansprüche 1 bis 12, wobei der Umgebungsbereich außerdem eine Gateverdrahtung (9a) für den IGBT enthält, und die Gateverdrahtung (9a) auf dem fünften Halbleiterbereich (6, 6b–6g) mit einem Isolierfilm (10) zwischen der Gateverdrahtung (9a) und dem fünften Halbleiterbereich (6, 6b–6g) angeordnet ist.
Vorrichtung nach einem der Ansprüche 1 bis 13, wobei der Umgebungsbereich außerdem eine Anschlussflächenelektrode (9b) enthält, und die Anschlussflächenelektrode (9b) auf dem fünften Halbleiterbereich (6, 6b-6g) mit einem Isolierfilm (10) zwischen der Anschlussflächenelektrode (9b) und dem fünften Halbleiterbereich (6, 6b–6g) angeordnet ist.
Halbleitervorrichtung, die aufweist: ein Halbleitersubstrat (1), das einen ersten Leitungstyp und erste und zweite Oberflächen aufweist, einen IGBT-Bereich, der einen IGBT aufweist und in dem Substrat (1) angeordnet ist, einen Diodenbereich, der eine Diode aufweist und in dem Substrat (1) angeordnet ist, und einen Umgebungsbereich, der in dem Substrat (1) angeordnet ist, wobei der IGBT-Bereich enthält: einen ersten Halbleiterbereich (2), der einen zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, wobei der erste Halbleiterbereich (2) einen Kanal-Ausbildungsbereich des IGBT bereitstellt, und einen zweiten Halbleiterbereich (3), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei der zweite Halbleiterbereich (3) dem ersten Halbleiterbereich (2) gegenüberliegt und einen Kollektor des IGBT bereitstellt, wobei der Diodenbereich enthält: einen dritten Halbleiterbereich (4), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, wobei der dritte Halbleiterbereich (4) einen Anschluss aus dem Anoden- und Kathodenanschluss der Diode bereitstellt, und einen vierten Halbleiterbereich (5), der den ersten Leitungstyp aufweist und in einem Oberflächenabschnitt der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei der vierte Halbleiterbereich (5) dem ersten Halbleiterbereich (2) gegenüberliegt und den anderen Anschluss aus dem Anoden- und Kathodenanschluss der Diode bereitstellt, wobei der Umgebungsbereich einen fünften Halbleiterbereich (6, 6b–6g) enthält, der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, der IGBT-Bereich zwischen dem Umgebungsbereich und dem Diodenbereich angeordnet ist, der erste, dritte und fünfte Halbleiterbereich (2, 4, 6, 6b–6g) gemeinsam elektrisch miteinander gekoppelt sind, und der zweite und vierte Halbleiterbereich (3, 5) gemeinsam elektrisch miteinander gekoppelt sind.
Vorrichtung nach Anspruch 15, wobei der IGBT-Bereich den Diodenbereich umgibt, und der fünfte Halbleiterbereich (6, 6b–6g) in dem Umgebungsbereich den IGBT-Bereich umgibt.
Vorrichtung nach Anspruch 16, wobei der erste Leitungstyp ein N-Leitungstyp ist, und der zweite Leitungstyp ein P-Leitungstyp ist, der dritte Halbleiterbereich (4) den Anodenanschluss der Diode bereitstellt, und der vierte Halbleiterbereich (5) den Kathodenanschluss der Diode bereitstellt.
Vorrichtung nach Anspruch 16, wobei der erste Leitungstyp ein P-Leitungstyp ist, und der zweite Leitungstyp ein N-Leitungstyp ist, der dritte Halbleiterbereich (4) den Kathodenanschluss der Diode bereitstellt, und der vierte Halbleiterbereich (5) den Anodenanschluss der Diode bereitstellt.
Vorrichtung nach einem der Ansprüche 16 bis 18, die außerdem aufweist: einen siebten Halbleiterbereich (6a), der den zweiten Leitungstyp aufweist und in einem Oberflächenabschnitt der ersten Oberfläche des Substrats (1) angeordnet ist, wobei der siebte Halbleiterbereich (6a) den ersten, dritten und fünften Halbleiterbereich (2, 4, 6, 6b–6g) umgibt, der fünfte Halbleiterbereich (6, 6b–6g) ein Ende (e1) in der Nähe des siebten Halbleiterbereichs (6a) aufweist, der Umgebungsbereich außerdem eine Elektrode (9c) enthält, die in dem fünften Halbleiterbereich (6, 6b–6g) angeordnet ist, die Elektrode (9c) ein Ende (e2) in der Nähe des siebten Halbleiterbereichs (6a) aufweist, und ein Abstand zwischen dem einen Ende (e1) des fünften Halbleiterbereichs (6, 6b–6g) und dem einen Ende (e2) der Elektrode (9c) gleich oder größer als eine Diffusionslänge eines Loches in dem Substrat (1) unter dem fünften Halbleiterbereich (6, 6b–6g) ist.
Vorrichtung nach einem der Ansprüche 15 bis 19, die außerdem aufweist: eine rückseitige Elektrode (8), die auf der zweiten Oberfläche des Substrats (1) angeordnet ist, und eine Isolierschicht (20), die auf der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei die rückseitige Elektrode (8) in dem Diodenbereich und dem IGBT-Bereich angeordnet ist, so dass der zweite und vierte Halbleiterbereich (3, 5) gemeinsam elektrisch gekoppelt sind, und die Isolierschicht (20) in dem Umgebungsbereich angeordnet ist.
Vorrichtung nach einem der Ansprüche 15 bis 19, die außerdem aufweist: eine rückseitige Elektrode (8), die auf der zweiten Oberfläche des Substrats (1) angeordnet ist, wobei die rückseitige Elektrode (8) in dem Diodenbereich und dem IGBT-Bereich angeordnet ist, so dass der zweite und vierte Halbleiterbereich (3, 5) gemeinsam elektrisch miteinander gekoppelt sind, und die rückseitige Elektrode (8) nicht in dem Umgebungsbereich angeordnet ist.
Vorrichtung nach einem der Ansprüche 15 bis 19, die außerdem aufweist: eine rückseitige Elektrode (8), die auf der zweiten Oberfläche des Substrats (1) angeordnet ist, und eine Hochwiderstandsschicht (21), die in dem Umgebungsbereich angeordnet ist, wobei die rückseitige Elektrode (8) in dem Umgebungsbereich, dem Diodenbereich und dem IGBT-Bereich angeordnet ist, so dass der zweite und vierte Halbleiterbereich (3, 5) gemeinsam elektrisch miteinander gekoppelt sind, und die Hochwiderstandsschicht (21) zwischen dem Substrat (1) und der rückseitigen Elektrode (8) angeordnet ist.
Vorrichtung nach einem der Ansprüche 15 bis 22, wobei der fünfte Halbleiterbereich (6b) eine Verunreinigungskonzentration aufweist, die kleiner als eine Verunreinigungskonzentration des dritten Halbleiterbereichs (4) ist.
Vorrichtung nach einem der Ansprüche 15 bis 23, wobei der fünfte Halbleiterbereich (6c) eine Tiefe in einer Richtung senkrecht zur ersten Oberfläche des Substrats (1) aufweist, und die Tiefe des fünften Halbleiterbereichs (6c) kleiner als eine Tiefe des dritten Halbleiterbereichs (4) ist.
Vorrichtung nach einem der Ansprüche 15 bis 24, wobei der fünfte Halbleiterbereich (6d) mehrere Diffusionsbereiche (6d) enthält, und sich benachbarte zwei Diffusionsbereiche (6d) teilweise überlappen, so dass die Diffusionsbereiche (6d) miteinander verbunden sind.
Vorrichtung nach einem der Ansprüche 15 bis 25, wobei der fünfte Halbleiterbereich (6e–6f) einen Isolierfilm in einem Graben (te, tf) enthält.
Vorrichtung nach einem der Ansprüche 15 bis 26, wobei der Umgebungsbereich außerdem eine Gateverdrahtung (9a) für den IGBT aufweist, und die Gateverdrahtung (9a) auf dem fünften Halbleiterbereich (6, 6b–6g) mit einem Isolierfilm (10) zwischen der Gateverdrahtung (9a) und dem fünften Halbleiterbereich (6, 6b–6g) angeordnet ist.
Vorrichtung nach einem der Ansprüche 15 bis 27, wobei der Umgebungsbereich außerdem eine Anschlussflächenelektrode (9b) enthält, und die Anschlussflächenelektrode (9b) auf dem fünften Halbleiterbereich (6, 6b–6g) mit einem Isolierfilm (10) zwischen der Anschlussflächenelektrode und dem fünften Halbleiterbereich (6, 6b–6g) angeordnet ist.