DE69034136T2

DE69034136T2 - Bipolarer transistor mit isolierter steuerelektrode

Info

Publication number: DE69034136T2
Application number: DE69034136T
Authority: DE
Inventors: Norihito Tokura; Naoto Chita-gun OKABE; Naohito Kato
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1989-08-31
Filing date: 1990-08-29
Publication date: 2005-01-20
Anticipated expiration: 2010-08-30
Also published as: EP0450082A4; WO1991003842A1; DE69034136D1; EP0450082B1; EP0450082A1; US5519245A

Description

TECHNISCHES GEBIET
Diese Erfindung betrifft einen Bipolartransistor mit isoliertem Gate mit einer Rückwärtsleitfunktion entsprechend dem Oberbegriff von Anspruch 1.
STAND DER TECHNIK
In jüngster Zeit genießen als Leistungselemente verwendbare Bipolartransistoren mit isolierter Gatelektrode (als IGBT bezeichnet), wie sie in 14 gezeigt sind, besondere Aufmerksamkeit; für diese Vorrichtungen ist eine hohe Stehspannung und ein niedriger Ein-Widerstand erforderlich.
Da dieser Typ Transistor eine p⁺ Schicht auf der Seite einer Drain D aufweist, wird ein niedriger Ein-Widerstand erreicht; aber seine Ausschaltzeit ist verglichen mit einem herkömmlichen Leistungs-MOSFET lang.
Im allgemeinen werden Leistungsschaltelemente dieses Typs als Schalter von Leistungswandlungseinheiten verwendet, wie z.B. Wechselrichter, an die rückwärts leitende Dioden parallel angeschlossen sind. Wie in der JP-A-61-15370 hervorgehoben, weist ein üblicher Leistungs-MOSFET eine darin ausgebildete rückwärts leitende Diode auf; allerdings weist der IGBT keine eingebaute Diode auf und muss somit eine extern angeschlossene rückwärts leitende Diode haben.
Angesichts vorhergehender Probleme schlägt z.B. die JP 61-15370 einen wie in 15 gezeigten Aufbau vor. In dieser Zeichnung wird ein Abschnitt einer p⁺ Schicht 11 auf der Seite der Drain (entsprechend einem rückwärts leitenden Diodenbereich 5, wie gezeigt ) mit einer n+ Schicht 11N des gegenteiligen Leitungstyps ersetzt, so dass eine rückwärts leitende Diode integral ausgebildet ist. Ferner ist eine n+ Schicht 25 ausgebildet zum begrenzen der Ladungsträgerinjektion der positiven Löcher von der p⁺ Schicht 11 auf der Seite der Drain, vorzugsweise ohne den Ein-Widerstand zu beeinflussen, wobei die Lebenszeit der Ladungsträger in einer n^– Drain-Schicht 12 verringert wird, wodurch sich die Ausschaltzeit verkürzt.
Tatsächlich wird, aufgrund der zwischen der p⁺ Schicht 11 und der n^– Drain-Schicht 12 angeordneten n+ Schicht 25, die Effizienz der Ladungsträgerinjektion der positiven Löcher von der p⁺ Schicht 11 in die n^– Drain-Schicht 12 verringert. Allerdings führt, da der gesamte Strom, der durch eine n+ Source-Schicht 14 und die p⁺ Schicht p⁺ 11 fließt, durch die Summe der Elektronen und positiven Löcher gegeben ist, die vorhergehende Abnahme der Effizienz der Ladungsträgerinjektion der positiven Löcher zu einer Abnahme des Stroms der positiven Löcher welcher einen Teil des Gesamtstroms bildet, das heißt die Menge der Minoritätsträger (positives Loch), die in der n^– Drain-Schicht 12 vorhanden ist, nimmt ab, und die Menge der positiven Löcher, die zu der Leitfähigkeitsmodulation in der n^– Drain-Schicht 12 beiträgt, nimmt ebenso ab; demzufolge steigt der Ein-Widerstand unweigerlich an.
Ein ähnlicher herkömmlicher IGBT, auf dem der Oberbegriff des vorliegenden Anspruchs 1 basiert, ist aus der JP-A-6381861 bekannt, der eine eingebettete Schicht definiert, die über einen Wannenbereich, eine zweite Drainelelktrode und einem Draht an die Hauptdrainelektrode angeschlossen ist. Um den latch-up eines parasitären Thyristors zu verhindern, sind die Abschnitte der eingebetteten Schicht, die direkt unter dem Elementbereich liegt, dicker als die verbleibenden Abschnitte der eingebetteten Schicht, die direkt unter dem Stromflusspfad des IGBTs liegt, um auf ef fektive Weise löcher in den Halbleiterbereich des Strompfades zu injizieren. Allerdings nimmt, ähnlich wie bei dem IGBT gemäß 15 der Ein-Widerstand zu, während die Gesamtverstärkung des IGBTs verringert wird.
Aus der "International Electron Devices Meeting, Technical Digest, Dezember 1987, Seiten 670–673 (Chow et al.)" ist ein herkömmlicher IGBT bekannt, der einen Feldring verwendet, um die Stehspannung der Vorrichtung zu verbessern.
Dokument EP-A-0380 249, ein Dokument nach Art. 54(3) EPÜ, legt einen Bipolartransistor mit isolierter Gateelektrode offen, der ein eingebettetes Gitter zwischen einem p+ Substrat und einem n^– Bereich aufweist, der den IGBT Elementbereich enthält. Allerdings legt dieser herkömmlicher IGBT keinen Schutzring offen, sondern ein leitendes Teil, das es ladungsträgern ermöglicht von dem Emitterbereich zu dem Basisbereich zu fließen und dadurch die Ausschaltzeit zu verbessern.
Ein anderer Aufbau, wie er in 16 gezeigt ist, wurde ebenso vorgeschlagen (siehe "Extended Abstract of the 18th Conference on Solid State Devices und Materialien", Tokyo, 1986, Seiten 97 – 100 ), der dadurch gekennzeichnet ist, dass ein n+ Bereich 26 in einem Grenzflächenabschnitt eines IGBT Elements ausgebildet ist, und dieser n+ Bereich 26 mit einer Drain-Elektrode 22 elektrisch verbunden ist, wobei die Ladungsträgerinjektion von Minoritätsträgern (positives Loch) in die n^– Schicht 12 begrenzt ist, wodurch sich die Ausschaltzeit des IGBT verkürzt.
Bei diesem zweiten Aufbau, ist eine rückwärts leitende Diode virtuell oder parasitär eingebaut, wobei ein rückwärts leitender Strom durch den Pfad fließt, der durch eine Source-Elektrode 18, eine p Schicht 13, eine n^– Schicht 12, eine n+ Schicht 26, und einen externen Draht 34', und eine Drain-Elektrode 22 in dieser Reihenfolge definiert ist. Allerdings ist der seitliche Widerstand der n^– Schicht 12 hoch, insbesondere, wenn der IGBT so ausgelegt ist, dass er eine hohe Stehspannung hat. Dementsprechend ist, selbst wenn versucht würde die Rückwärtsleitfunktion durch Verwendung des vorhergehenden Pfads zu erreichen, der sich ergebende Betriebswiderstand hoch, so das die rückwärts leitende Diode, die eingebaut zu sein scheint, in der Praxis nicht wie gefordert funktionieren kann.
Es ist daher eine Aufgabe der vorliegenden Erfindung einen Bipolartransistor mit isolierter Gateelektrode (IGBT) mit einer Rückwärtsleitfunktion mit niedrigem Betriebswiderstand darin bereitzustellen, dessen Ausschaltzeit kurz und dessen Ein-Widerstand niedrig ist. Gemäß der vorliegenden Erfindung wird diese Aufgabe durch die in dem vorliegenden Anspruch 1 angezeigten Maßnahmen gelöst. Die Vorteile der Erfindung werden dem Fachmann der einschlägigen Technik bei Bezugnahme auf die folgende Beschreibung in Verbindung mit der beiliegenden Zeichnung klar.
KURZE BESCHREIBUNG DER ZEICHNUNG
1 ist eine perspektivische Ansicht, wobei Abschnitte weggebrochen sind, die eine erste Ausführungsform eines Bipolartransistors mit isolierter Gateelektrode (IGBT) gemäß der vorliegenden Erfindung zeigt;
2 ist eine Querschnittsansicht entlang der Linie A–A in 1;
3 ist eine Querschnittsansicht entlang der Linie B–B in 1;
4 ist ein Graph, der die elektrische Kennlinie des IGBTs, gezeigt in 1, zeigt;
5 ist ein Diagramm, das die dem IGBT, gezeigt in 1, äquivalente Schaltung zeigt;
6 ist eine perspektivische Ansicht, wobei Abschnitte abgebrochen sind, die eine zweite Ausführungsform des IGBTs gemäß der vorliegenden Erfindung zeigt;
7 ist eine Querschnittsansicht entlang der Linie A–A in 6;
8 ist eine Querschnittsansicht entlang der Linie B–B in 6;
9–11 sind perspektivische Ansichten, wobei Abschnitte weggebrochen sind, die weitere Ausführungsformen des IGBTs gemäß der vorliegenden Erfindung zeigen;
12 ist eine Querschnittsansicht entlang der Linie A–A in 11;
13 ist eine Querschnittsansicht entlang der Linie B–B in 11;
14 ist eine Querschnittsansicht, die einen herkömmlichen IGBT zeigt; und
15 und 16 sind Querschnittsansichten, die herkömmliche IGBTs zeigen.
1 ist eine perspektivische Ansicht, die eine erste Ausführungsform eines Bipolartransistors mit isolierter Gateelektrode (IGBT) gemäß der vorliegenden Erfindung zeigt. 2 und 3 sind Querschnittsansichten jeweils entlang der Linie A–A und Linie B–B in 1. Das Herstellungsverfahren des IGBTs wird im Folgenden beschrieben werden.
Zunächst wird ein Halbleitersubstrat mit einer p+ Schicht 11 (eine erste Halbleiterschicht) vorbereitet, und Störstellen werden selektiv in die Fläche des Substrats diffundiert, um eine n+ Schicht 23 mit Netzstruktur auszubilden. Dann wird eine n^– Schicht 12 (zweite Halbleiterschicht) durch die Gasphasentechnik auf der Fläche der p+ Schicht 11 (wo die n+ Schicht 23 vorhanden ist) ausgebildet, um eine Störstellenkonzentration zu bilden, die hoch genug ist, um eine vorbestimmte Stehspannung zu verwirklichen, wobei diese n^– Schicht 12 die n+ Schicht 23 in die Form einer eingebetteten Schicht ändert.
Dann werden eine p Schicht 13 (ein erster Halbleiterbereich) und eine andere p Schicht 21 gleichzeitig in eine Tiefe von 3 – 6 μm mittels selektiver Diffusionstechnik ausgebildet. Diese p Schicht 21 wird Schutzring genannt und ist für den Zweck des Gewährleistens einer hohen Stehspannung bereitgestellt. Ferner werden eine n+ Schicht 14 (zweiter Halbleiterbereich) und eine andere n+ Schicht 20 gleichzeitig jeweils in der p Schicht 13 und in einem Grenzabschnitt des Element mittels selektiver Diffusionstechnik ausgebildet. Hier dient die n+ Schicht 14 als a Source, und die n+ Schicht 20 dient als die Kathode einer pn Flächendiode (als rückwärts leitende Diode bezeichnet) bestehend aus der p Schicht 13 und der n^– Schicht 12, wie später beschrieben werden wird.
Bei vorhergehendem Herstellungsverfahren sind die p Schicht 13 und die n+ Schicht 14 mittels Selbstausrichtung durch die sogenannte DSA ( Diffusionsselbstausrichtungs- ) Technik ausgebildet, unter Verwendung einer Gateelektrode 16 als eine Maske, die auf einem Gateoxidfilm 15 ausgebildet ist, ausgebildet durch Oxidation der Fläche der n-Schicht 12; demzufolge wird ein Kanal bereitgestellt.
Dann wird ein Zwischenschichtisolationsfilm 17 ausgebildet, und zum Zwecke des Bereitstellens von ohmschen Kontakt für die p Schicht 13, die n+ Schicht 14 und die n+ Schicht 20, werden Kontaktöffnungen in dem Gateoxidfilm 15 und dem Zwischenschichtisolationsfilm 17 ausgebildet, Aluminium wird abgeschieden bis zu einer Dicke von einigen μm, und selektives Ätzen wird durchgeführt, um eine Source-Elektrode 18, einen Source-Anschluss 31, einen Gate-Anschluss 33, eine rückwärts leitende Elektrode 19, und einen rückwärts leitenden Anschluss 32 bereitzustellen.
Dann wird ein metallischer Film auf der Rückseite der p+ Schicht 11 abgeschieden, um eine Drain-Elektrode 22 aus zubilden, und ein externer Leiter 34 wird an den rückwärts leitenden Anschluss 32 und die Drain-Elektrode 22 angeschlossen, wodurch ein IGBT 1 fertiggestellt wird, wie in 1 bis 3 gezeigt. Der IGBT 1 besteht im wesentlichen aus einem Elementbereich 4, einem Hochspannungswiderstandsbereich 3, und einem Randbereich 2, wie in 1 bis 3 gezeigt.
Die Betriebsweise des obigen Aufbaus wird nun beschrieben.
Die Rückwärtscharakteristik oder die rückwärts leitende Funktion des IGBT 1, der in 1 gezeigt ist, wird nun mit Bezug auf 3 beschrieben. Um die Betriebsweise des rückwärts leitenden Zustands in 3 zu beschreiben, werden eine Stromquelle V3 und ein Lastwiderstand RL zwischen der Source-Elektrode 18 und der Drain-Elektrode 22 angeschlossen, so dass positive und negative Potentiale jeweils an die Source-Elektrode 18 und die Drain-Elektrode 22 angeschlossen werden.
Bei vorherigem Aufbau, fließt ein rückwärts leitender Strom durch zwei Pfade: die rückwärts leitende Diode bestehend aus der p Schicht 13 und der n^– Schicht; und einen rückwärts leitenden Transistor dessen Emitter, Basis und Kollektor jeweils der p Schicht 13, der n^– Schicht 12 und der p⁺ Schicht 11 entsprechen.
Genauer gesagt fließt in der rückwärts leitenden Diode der rückwärts leitende Strom durch den Pfad, der durch die Pfeile 40 bis 43 in 3 angezeigt ist, oder den Pfad, der durch den Pluspol der Quelle V3, der Source-Elektrode 18, der p Schicht 13, der n^– Schicht 12, der n+ eingebettete Schicht 23, der n^– Schicht 12, der n+ Schicht 20, der rückwärts leitenden Elektrode 19 und dem rückwärts leitenden Anschluss 32, dem externen Leiter 34, der Drain- Elektrode 22, dem Lastwiderstand RL, und dem Minuspol der Quelle V3 in dieser Reihenfolge definiert ist.
In dem vorhergehend Pfad wird die Durchlasskennlinie der rückwärts leitenden Diode des IGBT 1 durch die elektrische Charakteristik des pn Übergangs bestehend aus der p Schicht 13 und der n^– Schicht 12 bestimmt, und der Betriebswiderstand wird bestimmt durch den Pfad, der durch die p Schicht 13, die n^– Schicht 12 (Pfeil 41), die n+ eingebettete Schicht 23, die n^– Schicht 12 (Pfeil 42), und die n+ Schicht 20 in dieser Reihenfolge definiert wird. Das heißt der Wert des Betriebswiderstands R1 der rückwärts leitenden Diode wird wiedergegeben durch R1 = R10 + R11 + R12 (1)wobei R10 der Wert des Widerstandes ist, der auftritt, wenn der Strom, der durch den Pfeil 41 angezeigt wird, über die n^– Schicht 12 fließt, R11 ist der Wert des Widerstandes, der auftritt, wenn der Strom seitlich über die n+ eingebettete Schicht 23 fließt, und R12 ist der Wert des Widerstandes, der auftritt, wenn der Strom, angezeigt durch den Pfeil 42 über die n^– Schicht 12 fließt.
In Ausdruck (1), sind R10 und R12 niedrig genug. Der Grund ist, dass selbst dort wo der Widerstand der n-Schicht 12 einige zehn Ω.cm ist, der Abstand des Pfads, der durch die Pfeile 41 und 42 angezeigt wird, höchstens 100 μm ist. Ferner ist R11 niedrig genug. Der Grund ist, dass die Störstellenkonzentration der n+ eingebettete Schicht 23 hoch ausgelegt wird, so dass ihr spezifischer Widerstand klein genug wird, und der Mittenabstand der Netzstruktur der Schicht 23 wird fein genug eingestellt. Dementsprechend ist der Wert des Betriebswiderstands R1 der rückwärts leitenden Diode, der durch Ausdruck (1) wiedergegeben wird, niedrig genug.
Andererseits fließt, im Falle, dass die n+ eingebettete Schicht 23 nicht bereitgestellt wird, der rückwärts leitende Strom eine lange Distanz durch die n^– Schicht 12 mit hohem Widerstand, wie durch den Pfeil 44 in 3 angezeigt; daher wird der Betriebswiderstand der rückwärts leitenden Diode größer.
Nun fließt in dem rückwärts leitenden Transistor der rückwärts leitende Strom durch den Pfad, der durch den Pfeil 47 in 3 angezeigt wird, oder den Pfad, der durch die Source-Elektrode 18, die p Schicht 13, die n^– Schicht 12, die p⁺ Schicht 11, und die Drain-Elektrode 22 in dieser Reihenfolge definiert ist.
In dem vorhergehenden Pfad wird die Durchlasskennlinie des rückwärts leitenden Transistors durch die Effizienz der Ladungsträgerinjektion der positiven Löcher bestimmt, die von der p Schicht 13 (die dem Emitter entspricht) in die n-Schicht 12 (die der Basis entspricht) injiziert wird, und der Effizienz des Transports der positiven Löcher, wenn sie sich durch die n^– Schicht 12 (die der Basisschicht entspricht) zu der p⁺ Schicht 11 (die dem Kollektor entspricht) bewegen, bestimmt, und das Produkt der Ladungsträgerinjektionseffizienz und der Transporteffizienz bestimmt die Durchlassstromverstärkung α des rückwärts leitenden Transistors. Im allgemeinen ist bei Verwendung der Stromverstärkung α, das Verhältnis von Kollektorstrom IC zu Basisstrom IB eines Transistors gegeben durch IC/IB = α/(1–α) und der Wert α ist im allgemeinen nahe eins (1); somit ist der Kollektorstrom IC größer als der Basisstrom IB. In dem rückwärts leitenden Transistor bestehend aus der p Schicht 13, der n-Schicht 12, und der p⁺ Schicht 11, entspricht der Basisstrom IB dem Strom, der durch die vorhergehende rückwärts leitende Diode fließt. Dementsprechend fließt ein Strom größer als der obige als der Kollektorstrom des rückwärts leitenden Transistors.
Wie oben beschrieben, kann das Vorhandensein der n+ eingebettete Schicht 23 nicht nur den Betriebswiderstand der rückwärts leitenden Diode, sondern auch den Betriebswiderstand des rückwärts leitenden Transistors verringern; somit kann der Betriebswiderstand der Rückwärtsleitfunktion kleiner gemacht werden durch den vorhergehenden multiplikativen Effekt.
4 zeigt die elektrische Charakteristik des IGBT 1, bei der die Kennlinie Y dem Vorhandensein der n+ eingebettete Schicht 23 und die Kennlinie N dem Fehlen entspricht. Der dritte Quadrant des Graphen entspricht der rückwärts leitenden Charakteristik. Wie aus 4 ersichtlich, wo die n+ eingebettete Schicht 23 vorhanden ist, ist der Betriebswiderstand niedrig, wobei ein großer Strom durchgelassen werden kann.
Die Durchlasskennlinie des in 1 gezeigten IGBT 1 wird mit Bezug auf 2 beschrieben. Um die Betriebsweise der Durchlasskennlinie zu beschreiben, werden in 2 eine Stromquelle V2 und ein Lastwiderstand RL zwischen der Drain-Elektrode 22 und der Source-Elektrode 18 angeschlossen, und eine andere Stromquelle V1 wird zwischen die Gate Elektrode 16 und die Source-Elektrode angeschlossen.
Bei vorherigem Aufbau fließen Elektronen entlang dem Pfad, der durch den Pfeil 45 angezeigt wird, oder durch die n+ Schicht 14, den Kanal, die n^– Schicht 12, den Netzabschnitt 24 der n+ eingebettete Schicht 23, und die p+ Schicht 11 in dieser Reihenfolge. Andererseits fließen positive Löcher entlang dem Pfad, der durch Pfeil 46 angezeigt wird, oder durch die p⁺ Schicht 11, den Netzabschnitt 24 der n+ eingebettete Schicht 23, die n^– Schicht 12, und die p Schicht 13 in dieser Reihenfolge. Das heißt in dem IGBT 1 mit der n+ eingebettete Schicht 23, bildet diese Ausführungsform die n+ eingebettete Schicht 23 in der Form eines Netzes aus, so dass Elektronen und positive Löcher durch den Netzabschnitt 24 der n+ eingebettete Schicht 23 wandern können. Daher ist es möglich, durch geeignetes Einstellen des Mittenabstands der Netzstruktur der n+ eingebettete Schicht 23, so dass sie den Durchlass der Elektronen und positiven Löcher wenig beeinflusst, als ob die n+ eingebettete Schicht 23 nicht bereitgestellt würde, wie im Stand der Technik, sowohl eine hohe Stehspannung als auch einen niedrigen Ein-Widerstand zu erreichen.
Ferner weist der IGBT 1, gezeigt in 1, die Rückwärtsleitfunktion auf, die darin ausgebildet ist und seine Ausschaltzeit kann verkürzt werden. Der Grund dafür wird nachstehend beschrieben. Die äquivalente Schaltung des IGBT ist in 5 gezeigt. Genauer gesagt besteht der IGBT aus einem pnp Transistor 50, einem npn Transistor 51, und einem MOSFET 52, und ein Parallelwiderstand 54 ist über Basis-Emitter angeschlossen, um den npn Transistor 51 dazu zu veranlassen in dem Normalbetrieb zu verhindern. Daher wird die Ausschaltzeit des IGBT durch die Ausschaltzeit des pnp Transistors 50 bestimmt. Der Emitter E des pnp Transistors 50 entspricht der p⁺ Schicht 11, gezeigt in 1 bis 3, die Basis B der n^– Schicht 12, und der Kollektor C der p Schicht 13.
Es ist bekannt, dass, wenn ein adäquater Widerstand über Basis-Emitter eines Bipolartransistors angeschlossen ist, dieser überschüssige Ladung entfernt, die sich an der Basis angesammelt hat, um die Ausschaltzeit zu verkürzen. Das heißt, in 5 wird, wenn ein Widerstand 53 mit niedrigem Widerstand über Basis-Emitter des pnp Transistors 50 angeschlossen ist, die Ausschaltzeit des pnp Transistors verkürzt, und dadurch die Ausschaltzeit des IGBTs 1.
Da die Basis des pnp Transistors 50 der n^– Schicht 12 entspricht und der Emitter der p⁺ Schicht 11, wird der Wert des Widerstandes R53 des Widerstands 53, der in 5 gezeigt ist, ausgedrückt durch R53 = R11 + R12 (2)wobei R11 der Wert des Widerstands ist, der auftritt, wenn der Strom seitlich durch die n+ eingebettete Schicht 23 fließt, R12 der Wert des Widerstandes zwischen der n+ eingebetteten Schicht 23 und der n+ Schicht 20 ist, und diese gleich R11 und R12 sind, die in Ausdruck (1) enthalten sind.
Wie aus 2 und 3 ersichtlich, nimmt die n+ eingebettete Schicht 23 die gesamte Fläche einer Übergangsfläche 30 in der Form eines Netzes ein und ist in elektrischem Kontakt mit der n^– Schicht 12. Daher sind R11 und R12, die in Ausdruck (2) enthalten sind, gering genug und somit kann R53 niedrig gehalten werden, die Ausschaltzeit des pnp Transistors 50 kann verkürzt werden, und die Ausschaltzeit des IGBT 1 kann verkürzt werden.
Wie oben beschrieben kann in dieser Ausführungsform, da die n+ eingebettete Schicht 23 in Form eines Netzes ausgebildet ist, die Ausschaltzeit verkürzt werden, ohne die Effizienz der Ladungsträgerinjektion der positiven Löcher von der p⁺ Schicht 11 zu verschlechtern oder den Ein-Widerstand zu erhöhen, und es wird der Aufbau verwirklicht mit einer darin ausgebildeten Rückwärtsleitfunktion.
Im übrigen kann in dieser Ausführungsform die n+ Schicht 20 gleichzeitig mit der n+ Schicht 14 ausgebildet werden, die n+ eingebettete Schicht 23 der Netzstruktur kann durch hinzufügen ihres Ausbildungsschritts zum Herstellungsverfahren ausgebildet werden, das durch Erhalt des Aufbaus von 14 angepasst ist oder zu einem Herstel lungsverfahren ähnlich dem, das durch Wählen des üblichen Leistungs-MOSFETs erhalten wird, und es ist nicht notwendig einen n+ Typ Bereich (der als der rückwärts leitende Diodenbereich 5 dient) getrennt von einem p⁺ Typ Bereich (der als der Elementbereich 4 dient) auf der Rückseite eines Substrats auszubilden, im Gegensatz zu dem Aufbau von 15; somit kann diese Ausführungsform umgesetzt werden ohne das Herstellungsverfahren zu verkomplizieren. In dem Gebiet der IGBT Herstellung ist bekannt Substrate verschiedener Leitfähigkeitstypen zu verbinden oder Wafer direkt zu verbinden; in diesem Fall kann die n eingebettete Schicht der Netzstruktur zuvor auf der zu verbindenden Fläche eines Substrats oder Wafers ausgebildet werden.
6 bis 8 zeigen eine zweite Ausführungsform. 7 und 8 sind Querschnittsansichten jeweils entlang der Linie A–A und der Linie B–B in 6. In diesen Zeichnungen sind die Abschnitte, die mit den in 1 bis 3 gezeigten identisch sind, mit den gleichen Bezugszeichen benannt. Der Aufbau der 6 bis 8 unterscheidet sich von dem in 1 bis 3 dadurch, dass ein Abschnitt der n+ eingebettete Schicht 23 modifiziert ist. Genauer gesagt die Abschnitte der n+ eingebettete Schicht 23, die dem Randbereich 2 gegenüberliegen, der Hochspannungswiderstandsbereich 3, der Source-Anschluss 31, und der rückwärts leitender Anschluss 32, und zwar dehnen sich die Abschnitte der n+ eingebettete Schicht 23, die nicht dem Elementbereich 4 gegenüberliegen, gleichmäßig im Gegensatz zu der Netzform aus, wobei sie n+ Schichten 233 und 231 definieren.
Durch die vorhergehende Modifikation wird ein Abschnitt der n+ eingebettete Schicht 23, die der n+ Schicht 20 gegenüberliegt, hinsichtlich seiner Fläche groß; demzufolge kann der Wert des Widerstandes R12, enthalten in Ausdrücken (1) und (2), weiter niedrig gehalten werden, so dass der Wert des Betriebswiderstands R1 der rückwärts leitenden Diode des IGBT 1 weiter niedrig gemacht werden kann, und der Wert des Widerstands R53 über Basis-Emitter des pnp Transistors 50 in der äquivalenten Schaltung von 5 kann weiter niedrig gemacht werden, wodurch die Ausschaltzeit weiter gekürzt werden kann.
Die Struktur der n+ eingebettete Schicht 23 kann zu einem gewissen Ausmaß modifiziert werden. Obwohl die erste oder zweite Ausführungsform die n+ eingebettete Schicht 23 in die Form eines Netzes oder Gitters bringt (definiert durch vertikale und horizontale Richtungen), zeigen 9 und 10 jeweils dritte und vierte Ausführungsformen, die eine gestreifte Struktur verwenden (ausgerichtet in eine Richtung). Es sollte beachtet werden, dass die Struktur modifiziert werden kann, wenn die Aufgabe der n+ eingebettete Schicht 23 erfüllt wird. Ferner ist es nicht notwendig die n eingebetteten Schichten 233 und 231 der 6 so auszubilden, dass sie dem Randbereich 2, dem Hochspannungswiderstandsbereich 3, dem Source-Anschluss 31, der rückwärts leitenden Elektrode 19, und dem rückwärts leitenden Anschluss 32 des IGBT 1 gegenüberliegen, und der selbe Effekt kann selbst dann erreicht werden, wenn die n+ eingebetteten Schichten 233 und 231 gegenüberliegend zu einigen von diesen ausgebildet sind.
Ferner ist die n+ eingebettete Schicht 23 nicht notwendigerweise so ausgebildet, dass sie sich bis unterhalb der n+ Schicht 20 ausdehnt, vorausgesetzt, dass der Betriebswiderstand der rückwärts leitende Diode bestehend aus der n- Schicht 12 und der p Schicht 13 klein genug gemacht werden kann. Zum Beispiel kann die n+ eingebettete Schicht 23 so ausgebildet werden, dass sie sich nur bis unterhalb dem Hochspannungswiderstandsbereich 3 ausdehnt.
Ferner ist die n+ eingebettete Schicht 23 nicht notwendigerweise an der Schnittstelle zwischen der n^– Schicht 12 und der p⁺ Schicht 11 ausgebildet, und der selbe Effekt kann erreicht werden, selbst wenn die n+ eingebettete Schicht 23 in der n^– Schicht 12 in der Umgebung der Schnittstelle ausgebildet ist.
Eine fünfte Ausführungsform der vorliegende Erfindung wird mit Bezug auf 11 bis 13 beschrieben. 11 ist eine perspektivische Ansicht, wobei Abschnitte herausgebrochen sind, die einen IGBT gemäß der fünften Ausführungsform der vorliegende Erfindung zeigt, und 12 und 13 sind Querschnittsansichten jeweils entlang der Linie A–A und der Linie B–B in 11. In diesen Zeichnungen werden Abschnitte, die identisch mit den in 1 bis 3 gezeigten sind, mit gleichen Bezugszeichen bezeichnet.
Die fünfte Ausführungsform, gezeigt in 11 bis 13, unterscheidet sich von der ersten Ausführungsform, gezeigt in 1 bis 3, dahingehend, dass die n+ eingebettete Schicht 23 in eingebetteter Form in die p⁺ Schicht 11 bis zu einer Tiefe 1 von der Schnittstelle (Übergangsfläche ) 30 zwischen der p⁺ Schicht 11 und der n^– Schicht 12 ausgebildet ist. Genauer gesagt werden in dem Prozess des Herstellens eines IGBTs 1 ähnlich zu dem in Verbindung mit der ersten Ausführungsform beschriebenen, Störstellen selektiv in die Fläche der p⁺ Schicht 11 diffundiert (die als das Halbleitersubstrat dient), um die n+ Schicht 23 der Netzstruktur auszubilden, und danach wird die n^– Schicht 12 mittels Gasphasentechnik ausgebildet, der Wafer wird einer Wärmebehandlung unterzogen, so dass die n+ eingebettete Schicht 23 in die p⁺ Schicht 11 eingebettet wird. Das heißt die Wärmebehandlung für den Wafer verursacht Störstellen innerhalb der p⁺ Schicht 11, um in die n^– Schicht 12 zu diffundieren, so dass die Position des pn Übergangs, ausgebildet zwischen der p⁺ Schicht 11 und der n^– Schicht 12, sich in Richtung der n^– Schicht 12 verschiebt; demzufolge wird die n+ eingebettete Schicht 23 in die p⁺ Schicht 11 eingebettet. In diesem Schritt wird der Abstand 1 von der Übergangsfläche 30 zu der n+ eingebetteten Schicht 23 auf einen Wert kleiner als die Diffusionslänge der Elektronen geregelt durch Steuern der Störstellenkonzentration eines p+ Schichtbereichs 11', der durch den Abstand 1 definiert wird.
Der Betrieb des vorherigen Aufbau wird nachstehend beschrieben.
Die Rückwärtscharakteristik oder Rückwärtsleitfunktion des IGBT 1, gezeigt in 11, will mit Bezug auf 13 beschrieben Um den Betrieb des rückwärts leitenden Zustands in 13 zu erläutern, werden eine Stromquelle V3 und ein Lastwiderstand RL zwischen der Source-Elektrode 18, der Drain-Elektrode 22 angeschlossen, so dass positive und negative Potentiale jeweils an die Source-Elektrode 18 und die Drain-Elektrode 22 angelegt werden.
Bei dem vorherigen Aufbau fließt der rückwärts leitende Strom durch die rückwärts leitende Diode bestehend aus der p Schicht 13 und der n^– Schicht 12, und den rückwärts leitenden Transistor dessen Emitter, Basis und Kollektor jeweils der p Schicht 13, der n^– Schicht 12 und der p+ Schicht 11 entsprechen.
Genauer gesagt fließt in der rückwärts leitenden Diode der rückwärts leitende Strom entlang dem Pfad, der durch die Pfeile 40 bis 43 in 13 angezeigt ist, oder durch den Pfad, der durch den Pluspol der Quelle V3, die Source-Elektrode 18, die p Schicht 13, die n^– Schicht 12, den p+ Schichtbereich 11', die n+ eingebettete Schicht 23, den p+ Schichtbereich 11', die n^– Schicht 12, die n+ Schicht 20, die rückwärts leitende Elektrode 19 und den rückwärts leitender Anschluss 32, den externen Leiter 34, die Drain-Elektrode 22, den Lastwiderstand RL, und den Minuspol der Quelle V3 in dieser Reihenfolge definiert ist.
In dem vorhergehenden Pfad wird die Durchlasskennlinie der rückwärts leitenden Diode des IGBT 1 durch die elektri sche Charakteristik des pn Übergangs bestehend aus der p Schicht 13 und der n^– Schicht 12 bestimmt, und der Betriebswiderstand wird durch den Pfad bestimmt, der durch die p Schicht 13, die n^– Schicht 12 (Pfeil 41), den p+ Schichtbereich 11' (Pfeil 41), die n+ eingebettete Schicht 23, den p⁺ Schichtbereich 11' (Pfeil 42), die n^– Schicht 12 (Pfeil 42), und die n+ Schicht 20 in dieser Reihenfolge definiert ist. Das heißt der Wert des Betriebswiderstands R1 der rückwärts leitenden Diode wir wiedergegeben als R1 = R10 + R11 + R12 + R13 + R14 (3)wobei R10 der Wert des Widerstandes ist, der auftritt, wenn der Strom, angezeigt durch den Pfeil 41 über die n-Schicht 12 fließt, R11 der Wert des Widerstand ist, der auftritt, wenn der Strom seitlich über die n+ eingebettete Schicht 23 fließt, R12 ist der Wert des Widerstandes, der auftritt, wenn der Strom, angezeigt durch den Pfeil 42 über die n^– Schicht 12 fließt, und sie sind identisch mit den in Ausdruck (1) enthaltenen. Ferner ist R13 der Wert des Widerstandes, der auftritt, wenn der Strom, angezeigt durch den Pfeil 41 über den p⁺ Schichtbereich 11' fließt, und R14 der Wert des Widerstandes, der auftritt, wenn der Strom, angezeigt durch den Pfeil 42 über den p⁺ Schichtbereich 11' fließt.
In Ausdruck (3), sind R10, R11 und R12 niedrig genug, wie in Verbindung mit Ausdruck (1) beschrieben. In dem vorhergehenden Pfad durch den der rückwärts leitende Strom fließt, können, da die Breite 1 des p Schichtbereichs 11' kleiner als die Diffusionslänge der Ladungsträger eingestellt wird, die Ladungsträger einfach den p⁺ Schichtbereich 11' durchqueren; somit sind R13 und R14 ebenso niedrig genug. Dementsprechend wird der Wert des Betriebswiderstands R1 der rückwärts leitenden Diode, der durch Ausdruck (3) ausgedrückt wird, niedrig genug.
Andererseits fließt, für den Fall, dass die n+ eingebettete Schicht 23 nicht bereitgestellt ist, der rückwärts leitende Strom eine lange Strecke über die n^– Schicht 12 mit hohem Widerstand, wie durch den Pfeil 44 in 13 angezeigt; somit wird der Betriebswiderstand der rückwärts leitenden Diode größer.
Nun fließt in dem rückwärts leitenden Transistor der rückwärts leitende Strom entlang dem Pfad, der durch Pfeil 47 in 13 angezeigt wird, oder durch den Pfad, der durch die Source-Elektrode 18, die p Schicht 13, die n-Schicht 12, (den p⁺ Schichtbereich 11'), die p⁺ Schicht 11, und die Drain-Elektrode 22 in dieser Reihenfolge definiert ist. Das heißt, wie in Verbindung mit der ersten Ausführungsform beschrieben, der rückwärts leitende Strom fließt als der Kollektorstrom des rückwärts leitenden Transistors, der größer ist als der Strom, der durch die vorhergehende rückwärts leitende Diode fließt.
Wie oben beschrieben kann das Vorhandensein der n+ eingebettete Schicht 23 nicht nur den Betriebswiderstand der rückwärts leitenden Diode verringern, sondern ebenso den Betriebswiderstand des rückwärts leitenden Transistor, und der Betriebswiderstand der Rückwärtsleitfunktion kann sehr niedrig gemacht werden durch den vorhergehenden multiplikativen Effekt. Die elektrische Charakteristik des IGBT 1 in dieser Ausführungsform ist in 4 dargestellt (Kennlinie Y) oder ähnlich der ersten Ausführungsform.
Die Durchlasskennlinie des IGBT 1, gezeigt in 11, wird mit Bezug auf 12 beschrieben. Um den Betrieb der Durchlasskennlinie zu erläutern ist in 12 eine Stromquelle V2 und ein Lastwiderstand RL zwischen der Drain-Elektrode 22 und der Source-Elektrode 18 angeschlossen, und eine andere Stromquelle V1 ist zwischen der Gate-Elektrode 16 und der Source-Elektrode angeschlossen.
Bei vorherigem Aufbau fließen Elektronen entlang dem Pfad, der durch den Pfeil 45 angezeigt wird, oder durch den Pfad der durch die n+ Schicht 14, den Kanal, die n^– Schicht 12, (den p⁺ Schichtbereich 11', den Netzabschnitt 24 der n+ eingebettete Schicht 23), und die p⁺ Schicht 11 in dieser Reihenfolge definiert ist; andererseits fließen positive Löcher entlang dem Pfad, der durch den Pfeil 46 angezeigt ist, oder durch den Pfad, der durch die p⁺ Schicht 11, (den Netzabschnitt 24 der n+ eingebettete Schicht 23, den p+ Schichtbereich 11'), die n^– Schicht 12, und die p Schicht 13 in dieser Reihenfolge definiert ist. Das heißt, in dieser Ausführungsform können, obwohl die n+ eingebettete Schicht 23 ausgebildet ist, Elektronen und positive Löcher durch den Netzabschnitt 24 der n+ eingebettete Schicht 23 hindurchtreten, Ladungsträger können durch die gesamte Fläche der Übergangsfläche 30 zwischen der p⁺ Schicht 11 ( dem p+ Schichtbereich 11') und die n^– Schicht 12 gegeben und aufgenommen werden, und die n+ eingebettete Schicht 23 erschwert nicht das Fließen der Elektronen und positiven Löcher, wobei eine hohe Stehspannung und ein niedriger Ein-Widerstand erreicht werden können, wie im Stand der Technik ohne Einschluss der n+ eingebettete Schicht 23.
Ferner weist der IGBT 1, gezeigt in 11, die Rückwärtsleitfunktion auf, die darin ausgebildet ist und kann die Ausschaltzeit verkürzen. Der Grund dafür wird nachstehend beschrieben. Wie in Verbindung mit der ersten Ausführungsform beschrieben, ist die äquivalente Schaltung des IGBT 1, wie in 5 gezeigt, aufgebaut und die Ausschaltzeit des IGBT wird durch die Ausschaltzeit des pnp Transistors 50 bestimmt. Der Emitter E des pnp Transistors 50 entspricht der p⁺ Schicht 11, gezeigt in 11 bis 13, die Basis B der n^– Schicht 12, und der Kollektor C der p Schicht 13. In dieser Ausführungsform, wird der Wert des Widerstandes R53 eines adäquaten Widerstands 53, der zwischen der Basis B und dem Emitter E angeschlossen ist, um überschüssige Ladung zu entfernen, die sich in der Basis B angesammelt hat, um dadurch die Ausschaltzeit zu verkürzen, ausgedrückt mit R53 = R11 + R12 + R13 + R14 (4)wobei R11 der Wert des Widerstands ist, der auftritt, wenn der Strom seitlich über die n+ eingebettete Schicht 23 fließt, R12 der Wert des Widerstandes ist, der auftritt, wenn der Strom über die n^– Schicht 12 fließt, R13 und R14 die Widerstände sind, die auftreten, wenn der Strom über den p⁺ Schichtbereich 11' fließt, und diese identisch R11 bis R14 sind, die in Ausdruck (3) enthalten sind.
Wie aus den 12 und 13 ersichtlich, dehnt sich die n+ eingebettete Schicht 23 ausreichend in Form eines Netzes parallel zu der Übergangsfläche 30 aus. Da die Breite 1 des p Schichtbereichs 11' auf kleiner als die Diffusionslänge der Ladungsträger eingestellt wird, können die Ladungsträger einfach über den p⁺ Schichtbereich 11' gehen; somit sind der Wert des Widerstandes R13 und R14 niedrig genug. Ebenso sind R11 und R12, die in Ausdruck (4) enthalten sind, niedrig genug, wie oben beschrieben. Dementsprechend kann R53 niedrig gemacht werden, die Ausschaltzeit des pnp Transistors 50 kann verkürzt werden, und die Ausschaltzeit des IGBT 1 kann verkürzt werden.
Wie oben beschrieben ist in dieser Ausführungsform die n+ eingebettete Schicht 23 in Form eines Netzes hergestellt und an einer Position ausgebildet, die mit dem Abstand 1 (kleiner als die Diffusionslänge der Ladungsträger) von der Übergangsfläche 30 in Richtung der p⁺ Schicht 11 entfernt ist; somit nimmt die Fläche der Übergangsfläche 30 zwischen der p⁺ Schicht 11 und der n^– Schicht 12 ein wenig ab. Dementsprechend kann die Ausschaltzeit verkürzt werden ohne die Effizienz der Ladungsträgerinjektion der positiven Löcher von der p⁺ Schicht 11 zu verschlechtern oder den Ein- Widerstand zu erhöhen, und es wird der Aufbau verwirklicht, der darin die Rückwärtsleitfunktion ausgebildet hat.
In der fünften Ausführungsform, kann die Ausschaltzeit durch Ändern des Abstands 1 geregelt werden.
Der Prozess des Ausbildens der n+ eingebettete Schicht 23 in die p⁺ Schicht 11 an der Position, die mit Abstand 1 von der Übergangsfläche 30 entfernt ausgebildet ist, kann durch Verwendung der vorhergehenden Wärmebehandlung, durch Ausbilden der p Schicht durch eine Gasphasentechnik nach dem Ausbilden der n+ eingebettete Schicht 23 durch die Diffusionstechnik, durch die Verwendung der direkten Waferverbindungstechnik, etc ausgeführt werden.
Ferner kann in der fünften Ausführungsform, in der die n+ eingebettete Schicht 23 in der p⁺ Schicht 11 ausgebildet ist, die Struktur der n+ eingebettete Schicht 23 modifiziert werden, wie in der vorhergehenden zweiten, dritten und vierten Ausführungsform, wenn die Aufgabe der n+ eingebettete Schicht 23 erfüllt wird.
In allen Ausführungsformen ist der Hochspannungswiderstandsbereich 3 nicht notwendigerweise abhängig von der Betriebsbedingung des IGBT ausgebildet.
Obwohl alle Ausführungsformen den p Typ und n Typ jeweils als den ersten Leitungstyp und den zweiten Leitungstyp verwenden, ist die vorliegende Erfindung selbst dann wirksam, wenn der gegenteilige Leitungstyp verwendet wird.
INDUSTRIELLE ANWENDBARKEIT
Wie oben beschrieben ist der Bipolartransistor mit isolierter Gateelektrode gemäß der vorliegenden Erfindung als ein Leistungselement verwendbar, für das eine hohe Stehspannung und ein niedriger Ein-Widerstand benötigt wird, und wenn er als ein Leistungsschaltelement von Leistungswandlungseinheiten verwendet wird, wie z.B. Wechselrichtern zum antreiben von Motoren im PWM- ( Pulsweitenmodulation) Regelmodus, ist das sehr effektiv, da seine eingebaute Rückwärtsleitfunktion den Motorstrom drehen kann.

Claims

Ein Bipolartransistor mit isolierter Steuerelektrode mit einer Rückwärtsleitfunktion mit: [1] einer ersten Halbleiterschicht (11) eines ersten Leitfähigkeitstyps (p); [2] einer zweiten Halbleiterschicht (12) eines zweiten Leitfähigkeitstyps (n), die mit der ersten Halbleiterschicht (11) in Kontakt ist; [3] einem ersten Halbleiterbereich (13) des ersten Leitfähigkeitstyps (p), der in der zweiten Halbleiterschicht (12) ausgebildet ist, so dass sein Übergangsabschnitt an der Oberfläche der zweiten Halbleiterschicht (12) endet; [4] einem zweiten Halbleiterbereich (14) des zweiten Leitfähigkeitstyps (n), der in dem ersten Halbleiterbereich (13) ausgebildet ist, so dass sein Übergangsabschnitt an der Oberfläche des ersten Halbleiterbereichs (13) endet; [5] einer Gateelektrode (33), die auf mindestens einem Kanalbereich ausgebildet ist, der in der Oberfläche des ersten Halbleiterbereichs (13) zwischen der zweiten Halbleiterschicht (12) und dem zweiten Halbleiterbereich (14) mit einem dazwischen angeordneten Gateisolationsfilm (15) definiert ist; [6] einer ersten Hauptelektrode (31) deren Kontaktabschnitt mit dem ersten Halbleiterbereich (13) und dem zweiten Halbleiterbereich (14) in Kontakt ist; [7] einer zweiten Hauptelektrode (22) zum Zuführen eines Hauptstroms durch die erste Halbleiterschicht (11) von der zweiten zu der ersten Hauptelektrode; [8] einem dritten Halbleiterbereich (20) des zweiten Leitfähigkeitstyps (n), der mit der zweiten Hauptelektrode (22) elektrisch verbunden ist und in der zweiten Halbleiterschicht (12) ausgebildet ist, so dass sein Über gangsabschnitt an der Oberfläche der zweiten Halbleiterschicht (12) endet, um dadurch einen rückwärtsleitenden Strom entgegengesetzt der Richtung des Hauptstroms durchzulassen; und [9] einer eingebetteten Schicht (23) des zweiten Leitfähigkeitstyps (n), die an oder in der Umgebung der Schnittstelle (30) zwischen der ersten Halbleiterschicht (11) und der zweiten Halbleiterschicht (12) ausgebildet ist, wobei die eingebettete Schicht (23) eine Störstellenkonzentration aufweist, die höher ist als die der zweiten Halbleiterschicht (12); wobei [10] mindestens der erste Halbleiterbereich (13), der zweiten Halbleiterbereich (14) und die Gateelektrode (33) einen Elementbereich (4) ausbilden; gekennzeichnet durch [11] mindestens einem vierten Halbleiterbereich (21) des ersten Leitfähigkeitstyps (p), der zwischen dem dritten Halbleiterbereich (20) und dem Elementbereich (4) in der zweiten Halbleiterschicht (12) liegt, so dass sein Übergangsabschnitt an der Fläche der zweiten Halbleiterschicht (12) endet, wodurch eine hohe Haltespannung sichergestellt wird; wobei [9.1] die eingebettete Schicht (23) unter mindestens dem Elementbereich (4) und dem vierten Halbleiterbereich (21) ausgebildet ist, und in einer gegebenen Struktur ausgebildet ist, die Öffnungen aufweist, durch die Ladungsträger des ersten und zweiten Leitfähigkeitstyps durchgehen können, wobei die jeweiligen Ladungsträger von der ersten Halbleiterschicht (11) in die zweite Halbleiterschicht (12) und von der zweiten Halbleiterschicht (12) in die erste Halbleiterschicht (11) injiziert werden können; und wobei [8.1] der dritte Halbleiterbereich (20) sich nicht bis zu der eingebetteten Schicht (23) erstreckt.
Bipolartransistor mit isolierter Steuerelektrode nach Anspruch 1, dadurch gekennzeichnet, dass die gegebene Struktur der eingebetteten Schicht (23) Kontaktabschnitte und Nicht-Kontaktabschnitte zwischen der ersten Halbleiterschicht (11) und der zweiten Halbleiterschicht (12) vorsieht, wobei die Kontaktabschnitte an den Öffnungen liegen, wobei die jeweiligen Ladungsträger von der ersten Halbleiterschicht (11) in die zweite Halbleiterschicht (12) von der zweiten Halbleiterschicht (12) in die erste Halbleiterschicht (11) injiziert werden können.
Bipolartransistor mit isolierter Steuerelektrode nach Anspruch 1, dadurch gekennzeichnet, dass die eingebettete Schicht (23) vollständig in der ersten Halbleiterschicht (11) bei einem gegebenen Abstand von der Schnittstelle (30) zwischen der ersten Halbleiterschicht (11) und der zweiten Halbleiterschicht (12) ausgebildet ist, wobei der gegebene Abstand kleiner ist als eine Diffusionslänge der Minoritätsträger in der ersten Halbleiterschicht (11).
Bipolartransistor mit isolierter Steuerelektrode nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die gegebene Struktur eine Netzstruktur mindestens unter dem ersten Halbleiterbereich (13) ist.
Bipolartransistor mit isolierter Steuerelektrode nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die gegebene Struktur eine Streifenstruktur mindestens unter dem ersten Halbleiterbereich (13) ist.
Bipolartransistor mit isolierter Steuerelektrode nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der dritte Halbleiterbereich (20) in einem Peripherabschnitt der zweiten Halbleiterschicht (12) ausgebildet ist.
Bipolartransistor mit isolierter Steuerelektrode nach Anspruch 6, dadurch gekennzeichnet, dass die eingebettete Schicht (23) angeordnet ist, um sich von dem Elementbereich (4) zu einem Bereich auszudehnen, der unter dem dritten Halbleiterbereich (20) liegt.
Bipolartransistor mit isolierter Steuerelektrode nach Anspruch 7, dadurch gekennzeichnet, dass der Bereich unter dem dritten Halbleiterbereich (20) gänzlich mit der eingebetteten Schicht (23) bedeckt ist.
Bipolartransistor mit isolierter Steuerelektrode nach Anspruch 7, dadurch gekennzeichnet, dass die eingebettete Schicht (23) gänzlich einen Bereich unter dem dritten Halbleiterbereich (20) und dem Hochspannungshaltebereich (3) bedeckt.
Bipolartransistor mit isolierter Steuerelektrode nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der vierte Halbleiterbereich (21) einen Schutzring enthält.