DE68926384T2 - Lateraler Leitfähigkeitsmodulations-MOSFET - Google Patents

Lateraler Leitfähigkeitsmodulations-MOSFET

Info

Publication number
DE68926384T2
DE68926384T2 DE68926384T DE68926384T DE68926384T2 DE 68926384 T2 DE68926384 T2 DE 68926384T2 DE 68926384 T DE68926384 T DE 68926384T DE 68926384 T DE68926384 T DE 68926384T DE 68926384 T2 DE68926384 T2 DE 68926384T2
Authority
DE
Germany
Prior art keywords
layer
conductivity type
type
drain
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68926384T
Other languages
English (en)
Other versions
DE68926384D1 (de
Inventor
Akio C O Intellectual Nakagawa
Kiminori C O Intellec Watanabe
Yoshihiro C O Intell Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1123601A external-priority patent/JP2724204B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE68926384D1 publication Critical patent/DE68926384D1/de
Publication of DE68926384T2 publication Critical patent/DE68926384T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf einen lateralen Leitfähigkeitsmodulations-MOSFET, bei dem eine Drain, eine Source und ein Gate auf einer Oberfläche einer Haibleiterscheibe bzw. eines Halbleiterkörpers gebildet sind.
  • Ein lateraler Leitfähigkeitsmodulations-MOSFET, der eine Leitfähigkeitsmodulation verwendet, die durch Elektronen und Löcher verursacht ist, die in einer Driftschicht angesammelt sind, ist in M. Darwish u.a. "Lateral Resurfed COMFET", Electronics Letters, 7. Juni 1984, Band 20, Nr. 12, Seiten 519-520, offenbart. In diesem Typ eines lateralen Leitfähigkeitsmodulations- MOSFET müssen in einer n-Typ-Basisschicht angesammelte Ladungsträger schnell eliminiert werden, um so die Schaltgeschwindigkeit zu der Zeit einer Ausschaltoperation zu steigern. Wenn sich die Elektronen nicht rasch aus der n-Typ-Basisschicht zu der Drainschicht bewegen, arbeitet ein pnp-Transistor, der durch eine p-Typ- Drainschicht, eine n-Typ-Basisschicht und eine p-Typ- Basisschicht gebildet ist. Als ein Ergebnis fließt eine große Menge eines Nachstromes durch den Leitfähigkeitsmodulations-MOSFET, um so das Ausschaltintervall zu verlängern. Eine der Methoden zum Erzielen einer schnellen Ausschaltoperation ist ein Verkürzen der Lebensdauer der Ladungsträger in der n-Typ-Basisschicht.
  • Obwohl diese Methode die Ausschaltcharakteristik verbessert, ist es unerwünscht, die EIN-Zustand-Spannung des Elements anzuheben.
  • In dem Fall, in dem ein Leitfähigkeitsmodulations- MOSFET in einer Inverterschaltung einer Motoransteuerschaltung verwendet wird, ist eine Diode mit dem MOSFET in der Rückwärtsrichtung und parallel hierzu verbunden, wie dies in Fig. 1 gezeigt ist. Die Ursache zum Verbinden der Diode in dieser Weise liegt im Regenerieren der in der Induktivitätskomponenten des Motores gespeicherten Energie. Jedoch führt eine derartige Verbindung der Diode zu einer Steigerung in der Abmessung der Vorrichtung und zu einer Erhöhung der Herstellungskosten der Vorrichtung.
  • Zur Lösung dieser Probleme wird eine Anoden-Kurzschlußstruktur vorgeschlagen. Diese Struktur ist beispielsweise in M. R. Simpson u.a. "Analysis of the Lateral Insulated Gate Transistor", IEDM 85, Seiten 740-743, offenbart. Anoden-Kurzschluß-MOSFETs sind auch aus GB- A-2 197 987 oder aus IEEE Electron Device Letters, Band 9, Nr. 9, September 1988, Seiten 450-452, bekannt. Wenn eine Anoden-Kurzschlußstruktur verwendet wird, werden in der n-Typ-Basisschicht angesammelte Ladungsträger wirksam durch den Anoden-Kurzschlußteil während einer Abschaltoperation ausgetrieben, so daß ein Hochgeschwindigkeits-Schaltbetrieb erreicht werden kann. Darüber hinaus umfaßt eine Vorrichtung, die die Anoden- Kurzschlußstruktur verwendet, selbstverständlich eine Schaltung, die gleichwertig zu der in Fig. 1 gezeigten Diode ist. Daher ist es nicht erforderlich, extern eine Diode an den Leitfähigkeitsmodulations-MOSFET anzuschließen.
  • Wenn jedoch die Anoden-Kurzschlußstruktur verwendet wird, können Löcher nicht wirksam von der p-Typ-Drainschicht in die n-Typ-Basisschicht injiziert werden. Da daher die vorteilhaften Effekte der Leitfähigkeitsmodulation nicht ausreichend erhalten werden können, wird der EIN-Spannungszustand des MOSFETs in unerwünschter Weise angehoben. Für eine befriedigende Leitfähigkeitsmodulation sollte der laterale Widerstand der unter der Drainschicht gelegenen n-Typ-Basisschicht angehoben werden. Das heißt, die folgenden Maßnahmen sollten ergriffen werden:
  • (1) Erweitern der p&spplus;-Drainschicht, die sich zu dem Anoden-Kurzschlußteil erstreckt,
  • (2) Verringern der Fremdstoffkonzentration in der n- Typ-Basisschicht, und
  • (3) Verdünnen der unter der p&spplus;-Drainschicht gelegenen n-Typ-Basisschicht.
  • Wenn jedoch Maßnahme (1) ergriffen wird, steigt der Elementbereich des Leitfähigkeitsmodulations-MOSFETs. Wenn in ähnlicher Weise Maßnahme (2) oder (3) ergriffen wird, wird die Durchbruchspannung des Leitfähigkeits- MOSFETs verringert.
  • Wenn, wie aus obigen Erläuterungen zu verstehen ist, ein herkömmlicher Leitfähigkeitsmodulations-MOSFET eine Anoden-Kurzschlußstruktur verwendet, so kann die Schaltkennlinie zu der Zeit einer Ausschaltoperation verbessert werden, jedoch wird die EIN-Zustand-Spannung unvermeidbar angehoben. Um die Anoden-Kurzschlußstruktur ohne Anheben der EIN-Zustand-Spannung zu verwenden, ist entweder eine Steigerung in dem Elementbereich oder eine Verminderung der Durchbruchspannung der Vorrichtung unvermeidbar.
  • Die EP-A-0 228 107 beschreibt einen lateralen Leitfähigkeitsmodulations-MOSFET, bei dem ein an eine Oberfläche angrenzender Bereich, der eine Anode umgibt, und ein an eine Oberfläche angrenzender Drainbereich den gleichen Leitfähigkeitstyp haben und in einer epitaxialen Oberflächenschicht, auch von dem gleichen Leitfähigkeitstyp, gebildet sind.
  • Es ist die erste Aufgabe der vorliegenden Erfindung, einen lateralen Leitfähigkeitsmodulations-MOSFET vorzusehen, der frei von den Problemen ist, die auf dem Vorliegen einer Anoden-Kurzschlußstruktur beruhen.
  • Es ist eine zweite Aufgabe der vorliegenden Erfindung, einen lateralen Leitfähigkeitsmodulations-MOSFET vorzusehen, der eine niedrige EIN-Zustand-Spannung hat und eine sehr schnelle Abschaltkennlinie aufweist.
  • Zur Lösung dieser Aufgaben schafft die vorliegende Erfindung einen lateralen Leitfähigkeitsmodulations- MOSFET, bei dem eine Drainschicht eines ersten Leitfähigkeitstyps in einer Basisschicht eines zweiten Leitfähigkeitstyps gebildet ist, und bei dem eine Kathodenschicht eines zweiten Leitfähigkeitstyps neben der Basisschicht des zweiten Leitfähigkeitstyps gebildet ist.
  • Die Kathodenschicht ist von der Basisschicht des zweiten Leitfähigkeitstyps durch einen pn-Übergang isoliert und in Kontakt mit einer Kathodenelektrode, deren Potential das gleiche ist wie dasjenige einer Drainelektrode.
  • Die vorliegende Erfindung schafft auch ein besonderes Ausführungsbeispiel des lateralen Leitfähigkeitsmodulations-MOSFETs, bei der eine zweite Gateelektrode mit einem dazwischenliegenden Gate-Isolierfilm auf demjenigen Oberflächenteil der Basisschicht des zweiten Leitfähigkeitstyps gebildet ist, der zwischen die Drainschicht und den Scheibenbereich geschichtet ist.
  • Die vorliegende Erfindung sieht nunmehr einen lateralen Leitfähigkeitsmodulations-MOSFET vor, wie dieser in Patentanspruch 1 angegeben ist.
  • Besondere Ausführungsbeispiele der Erfindung sind in den abhängigen Ansprüchen offenbart.
  • In dem MOSFET der vorliegenden Erfindung wird eine wesentliche Anoden-Kurzschlußstruktur nicht gebildet, bis eine große Menge eines Stromes durch den MOSFET fließt. Es sei angenommen, daß die ersten und zweiten Leitfähigkeitstypen jeweils ein p-Typ und ein n-Typ sind, und daß die n-Typ-Kathodenschicht neben der n-Typ-Basisschicht gelegen ist. Wenn in diesem Fall das Element eingeschaltet ist, werden die von der n-Typ-Sourceschicht in die n-Typ-Basisschicht injizierten Elektronen in die p-Typ-Drainschicht absorbiert, solange die Elektronen nicht in großen Mengen injiziert sind. Zu dieser Zeit werden Löcher aus der Drain-Schicht in die n-Typ-Basisschicht injiziert, so daß eine Leitfähigkeitsmodulation auftritt. Wenn der Strom anwächst und die Elektronen in großen Mengen injiziert sind, werden die aus der p-Typ-Drainschicht in die n-Typ-Basisschicht injizierten Löcher aus der n-Typ-Basisschicht verdrängt und in der Scheibe gespeichert. Wenn sehr viele Löcher in der Scheibe gespeichert sind, werden Elektronen aus der n-Typ-Basisschicht in die Scheibe injiziert. Zu der Zeit einer Ausschaltoperation werden diese Elektronen leicht aus der Scheibe in die Kathodenschicht ausgetrieben, die auf dem gleichen Potentialpegel wie der der Drainschicht ist. In dem MOSFET der Erfindung wird daher eine wesentliche Anoden-Kurzschlußstruktur gebildet, wenn eine große Menge an Elektronen injiziert wird. Zusätzlich ist die EIN-Zustand- Spannung niedrig, und die Abschaltkennlinie ist befriedigend.
  • Im Zusammenhang mit dem MOSFET der Erfindung sollte bemerkt werden, daß die n-Typ-Basisschicht und die n-Typ- Kathodenschicht voneinander durch einen pn-Übergang isoliert sind. Daher braucht anders als in dem Fall eines herkömmlichen Leitfähigkeitsmodulations-MOSFETs, der eine Anoden-Kurzschlußstruktur enthält, die Größe des Elementes nicht gesteigert zu werden, und die Durchbruchspannung wird nicht niedriger. Darüber hinaus ist eine pn-Übergangsdiode in gleicher Weise zwischen der n-Typ-Kathodenschicht und der p-Typ-Basisschicht derart gebildet, daß sie mit dem Leitfähigkeitsmodulations-MOSFET in der Rückwärtsrichtung und parallel hierzu verbunden ist. Daher hat der Leitfähigkeitsmodulations-MOSFET der vorliegenden Erfindung auch eine Rückwärts-Leitungsfunktion.
  • In einem besonderen Ausführungsbeispiel des MOSFETs der Erfindung ist ein Kanal in dem Oberflächenbereich der zweiten Basisschicht gebildet, indem eine Vorspannung an die zweite Gateelektrode zu der Zeit einer Einschaltoperation gelegt wird. Als ein Ergebnis der Bildung des Kanales kann eine ausreichende Menge an Ladungsträgern aus der Drainschicht in den Scheibenbereich injiziert werden. Trotz der Anoden-Kurzschlußstruktur sinkt daher die Ladungsträger-Injektionswirksamkeit zu der Zeit einer Einschaltoperation nicht ab, und somit wird die EIN-Zustand-Spannung nicht angehoben. Daher erzielt das besondere Ausführungsbeispiel des MOSFETs der vorliegenden Erfindung eine niedrige EIN-Zustand-Spannung sowie eine befriedigende Abschaltkennlinie.
  • Andere Aufgaben und Vorteile werden aus der folgenden Beschreibung in Zusammenhang mit den begleitenden Zeichnungen ersichtlich, in welchen:
  • Fig. 1 ein Ersatzschaltbild bezüglich einer Diode ist, die mit einem herkömmlichen Leitfähigkeitsmodulations-MOSFET in der Rückwärtsrichtung und parallel hierzu verbunden ist,
  • Fig. 2 eine Schnittdarstellung eines lateralen Leitfähigkeitsmodulations-MOSFETs gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung ist,
  • Fig. 3 eine Schnittdarstellung eines lateralen Leitfähigkeitsmodulations-MOSFETs gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung ist,
  • Fig. 4 eine Schnittdarstellung eines lateralen Leitfähigkeitsmodulations-MOSFETs gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung ist,
  • Fig. 5 eine Schnittdarstellung eines lateralen Leitfähigkeitsmodulations-MOSFETs gemäß dern vierten Ausführungsbeispiel der vorliegenden Erfindung ist,
  • Fig. 6 eine Draufsicht eines lateralen Leitfähigkeitsmodulations-MOSFETs gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung ist,
  • Fig. 7 eine Schnittdarstellung längs einer Linie VIII-VIII in Fig. 6 ist,
  • Fig. 8 eine Draufsicht eines lateralen Leitfähigkeitsmodulations-MOSFETs gemäß dem sechsten Ausführungsbeispiel der vorliegenden Erfindung ist,
  • Fig. 9 eine Draufsicht eines lateralen Leitfähigkeitsmodulations-MOSFETs gemäß dem siebenten Ausführungsbeispiel der vorliegenden Erfindung ist,
  • Fig. 10 eine Schnittdarstellung längs einer Linie XI-XI in Fig. 9 ist,
  • Fig. 11 eine Draufsicht eines lateralen Leitfähigkeitsmodulations-MOSFETs gemäß dem achten Ausführungsbeispiel der vorliegenden Erfindung ist,
  • Fig. 12 eine Draufsicht eines lateralen Leitfähigkeitsmodulations-MOSFETs gemäß dem neunten Ausführungsbeispiel der vorliegenden Erfindung ist,
  • Fig. 13 eine Schnittdarstellung einer möglichen Abwandlung des ersten bis neunten Ausführungsbeispiels der vorliegenden Erfindung ist,
  • Fig. 14 eine Schnittdarstellung eines lateralen Leitfähigkeitsmodulations-MOSFETs gemäß dem zehnten Ausführungsbeispiel der vorliegenden Erfindung ist,
  • Fig. 15 eine Schnittdarstellung eines lateralen Leitfähigkeitsmodulations-MOSFETs ist, und
  • Fig. 16 eine Schnittdarstellung eines lateralen Leitfähigkeitsmodulations-MOSFETs gemäß dern elften Ausführungsbeispiel der vorliegenden Erfindung ist.
  • Ein Leitfähigkeitsmodulations-MOSFET gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung wird nunmehr anhand der Fig. 2 beschrieben. Zunächst wird eine Scheibe vorbereitet, die aus einem Siliziumsubstrat 1 und einer auf dem Siliziumsubstrat 1 epitaxial aufgewachsenen p&supmin;-Typ-Schicht 2 besteht. Das Siliziumsubstrat 1 kann von einem p&spplus;-Typ, einem n&spplus;-Typ oder einem n&supmin;-Typ sein. Die p-Typ-Basisschicht 7 wird selektiv in einem Oberflächenbereich der p&supmin;-Typ-Schicht 2 gebildet. Eine n&spplus;-Typ-Sourceschicht 9 wird selektiv in einem Oberflächenbereich der p-Typ-Basisschicht 7 gebildet. Eine n&supmin;-Typ-Basisschicht 4 eines hohen Widerstandes (d.h. eine Driftschicht) und eine n-Typ-Basisschicht 3 eines niedrigen Widerstandes (d.h. eine Pufferschicht) werden in einem Oberflächenbereich der p&supmin;-Typ-Schicht 2 derart gebildet, daß sie neben der p-Typ-Basisschicht 7 gelegen sind. Die n&supmin;-Typ-Driftschicht 4 ist mit der p- Typ-Basisschicht 7 und der n-Typ-Pufferschicht 3 verbunden. Eine p&spplus;-Typ-Drainschicht 8 ist in einem Oberflächenbereich der n-Typ-Pufferschicht 3 gebildet. Derjenige Teil der p-Typ-Basisschicht 7, der zwischen die n&spplus;-Typ-Sourceschicht 9 und die n&supmin;-Typ-Driftschicht 4 geschichtet ist, arbeitet als ein Kanalbereich. Auf diesem Kanalbereich ist ein Gate-Isolierfum 5 gebildet, und die Gateelektrode 6 ist auf dem Gate-Isolierfilm 5 vorgesehen. Eine Sourceelektrode 10 ist in Kontakt mit der Sourceschicht 9 und der Basisschicht 7. Eine Drainelektrode 11 ist in Kontakt mit der p&spplus;-Typ- Drainschicht 8.
  • Eine n-Typ-Kathodenschicht 13 ist selektiv in einem Oberflächenbereich der p&supmin;-Typ-Schicht 2 gebildet. Die n-Typ-Kathodenschicht 13 und die p-Typ-Basisschicht 7 sind derart gebildet, daß sie die n-Typ-Pufferschicht 3 einschließen, jedoch ist die n-Typ-Kathodenschicht 13 von der n-Typ-Pufferschicht 3 durch die p&supmin;-Typ-Schicht 2 isoliert. Eine n&spplus;-Typ-Schicht 14 ist in einem Oberflächenbereich der n-Typ-Kathodenschicht 13 gebildet, und eine Kathodenelektrode 15 ist in ohmschem Kontakt mit der n&spplus;-Typ-Schicht 14. Die Kathodenelektrode 15 und die Drainelektrode 11 sind miteinander verbunden, so daß sie auf dem gleichen Potentialpegel sind.
  • Der Grundbetrieb des oben beschriebenen Leitfähigkeitsmodulations-MOSFETs wird im folgenden erläutert. Um den Leitfähigkeitsmodulations-MOSFET einzuschalten, wird eine Vorspannung, die positiv bezüglich des Potentials der Sourceelektrode 10 ist, an die Gateelektrode 6 gelegt. Als ein Ergebnis der Anlegung dieser Vorspannung wird der Kanalbereich in dem Oberflächenbereich der p- Typ-Basisschicht 7 in der Polarität invertiert, wodurch Elektronen aus der Sourceschicht 9 in die n&supmin;-Typ- Driftschicht 4 injiziert werden. Wenn dieser Elektronenstrom über die n-Typ-Pufferschicht 3 in die p-Typ- Drainschicht 8 injiziert wird, wird der pn-Übergang, der durch die n-Typ-Pufferschicht 3 und die p-Typ- Drainschicht 8 gebildet ist, in der Vorwärtsrichtung vorgespannt. Daher werden Löcher aus der p-Typ- Drainschicht 8 in die n&supmin;-Typ-Driftschicht 4 über die n- Typ-Pufferschicht 3 injiziert. Als ein Ergebnis dieser Löcherinjektion tritt eine Leitfähigkeitsmodulation in der n&supmin;-Typ-Driftschicht 4 ein. Da die Leitfähigkeitsmodulation im wesentlichen den Widerstand der n&supmin;-Typ- Driftschicht 4 reduziert, wird eine niedrige EIN-Zustand-Spannung erhalten.
  • Wenn eine große Menge des Stromes durch den MOSFET fließt, werden die aus der p-Typ-Drainschicht 3 injizierten Löcher aus der n-Typ-Pufferschicht 3 und der n&supmin;-Typ-Driftschicht 4 verdrängt und daher in der p&supmin;- Typ-Schicht 2 gespeichert. Da daher die Elektronen in der n-Typ-Pufferschicht 3 auch in die p&supmin;-Typ-Schicht 2 injiziert werden, tritt auch eine Leitfähigkeitsmodulation in der p&supmin;-Typ-Schicht 2 auf.
  • Wenn die Gateelektrode 6 mit einer Vorspannung beaufschlagt ist, die negativ oder Null bezüglich des Potentials der Sourceelektrode 10 ist, wird die unter der Gateelektrode 6 gelegene Kanalinversionsschicht verloren. Daher wird die Elektroneninjektion aus der Sourceschicht 9 gestoppt. Als ein Ergebnis wird der Leitfähigkeitsmodulations-MOSFET abgeschaltet. In dem Element des ersten Ausführungsbeispiels ist die n-Typ-Kathodenschicht 13 in dem Oberflächenbereich der p&supmin;-Typ-Schicht 2 gelegen, die in der p&supmin;-Typ-Schicht 2 angesammelten Elektronen werden schnell aus dem MOSFET durch die n- Typ-Kathodenschicht 13 während einer Ausschaltoperation ausgetrieben. Mit anderen Worten, das Element des ersten Ausführungsbeispiels arbeitet, als ob es eine Anodenstruktur hätte, und somit ist die Schaitgeschwindigkeit bei der Ausschaltoperation hoch. Wenn das Element des ersten Ausführungsbeispiels eingeschaltet wird, arbeitet es in einer ähnlichen Weise zu derjenigen eines herkömmlichen Elementes. Da das Element des ersten Ausführungsbeispiels nicht eine Steigerung in der Elementfläche oder eine Abnahme in der Durchbruchspannung erfährt, was Probleme sind, die bisher durch das Vorsehen der Anoden-Kurzschlußstruktur aufgetreten sind, ist es möglich, eine niedrige EIN-Zustand-Spannung zu erhalten.
  • Wenn das Element der vorliegenden Erfindung abgeschaltet wird, arbeitet die n-Typ-Kathodenschicht 13 im wesentlichen als Anoden-Kurzschlußstruktur. Daher wird eine sehr schnelle oder Hochgeschwindigkeits-Abschaltkennlinie erhalten.
  • In dem ersten Ausführungsbeispiel ist die durch die p- Typ-Basisschicht 7, die p&supmin;-Typ-Schicht 2 und die n-Typ- Kathodenschicht 3 gebildete Diode mit dem Leitfähigkeitsmodulations-MOSFET in der Rückwärtsrichtung und parallel hierzu verbunden. Daher erzielt der MOSFET eine Gegen- oder Rückwärtsleitungsfunktion, ohne eine extern angeschlossene Diode verwenden zu müssen.
  • Andere Ausführungsbeispiele der Erfindung werden nunmehr beschrieben. In der folgenden Beschreibung werden die Teile entsprechend denjenigen des ersten Ausführungsbeispiels mit den gleichen Bezugszeichen versehen, und eine Detailerläuterung von diesen wird weggelassen.
  • Zunächst wird das zweite Ausführungsbeispiel der vorliegenden Erfindung anhand der Fig. 3 erläutert. In dem zweiten Ausführungsbeispiel ist ein Isolierfilm 16 zwischen einem Rand der p&spplus;-Typ-Schicht 8 und einem Rand der n&spplus;-Typ-Schicht 14 derart gebildet, daß die n-Typ- Pufferschicht 3, die p&supmin;-Typ-Schicht 2 und die n-Typ- Kathodenschicht 13 mit dem Isolierfilm 16 bedeckt sind. Ein Leiter 100, der als Drainelektrode 11 und Kathodenelektrode 15 dient, ist auf dem Isolierfilm 16 gebildet.
  • Fig. 4 zeigt das dritte Ausführungsbeispiel der vorliegenden Erfindung. In diesem Ausführungsbeispiel ist eine n&supmin;-Typ-Driftschicht 4 nicht in Kontakt mit der p- Typ-Basisschicht 7; sie liegt leicht isoliert von der p-Typ-Basisschicht 7.
  • Fig. 5 zeigt das vierte Ausführungsbeispiel der vorliegenden Erfindung. Dieses Ausführungsbeispiel verwendet eine Scheibe, die in zwei Teile durch ein dielektrisches Material geteilt ist. Der Teil, der als über einem Oxidfilm 18 in Fig. 6 dargestellt ist, bildet ein erstes Siliziumsubstrat, während der Teil, der als unter dem Oxidfilm 18 liegend gezeigt ist, ein zweites Siliziumsubstrat 21 bildet. Die Oberflächen der ersten und zweiten Siliziumsubstrate sind spiegelmäßig poliert. Der Oxidfilm 18, der als ein Isolierfilm dient, liegt zwischen den spiegelpolierten Flächen der ersten und zweiten Siliziumsubstrate. Mit dem dazwischenliegenden Oxidfilm 18 bilden die ersten und zweiten Siliziumsubstrate einen einheitlichen Körper miteinander mittels der Direktbond- bzw. Direktverbindungstechnik. Das erste Siliziumsubstrat hat einen Graben, der zum Bilden eines Elementtrennbereiches verwendet wird. Ein Oxidfilm 19 ist auf der Innenwand des Grabens gebildet, und der polykristalline Siliziumfilm 20 ist in dem Graben so gebildet, daß er den Graben füllt. Dieser Typ einer Scheibe, der zwei Teile hat, die durch ein Dielektrikum isoliert sind, kann auch gebildet werden, indem einkristallines Silizium in einem polykristallinen Siliziumsubstrat vergraben wird.
  • Bezüglich der unten erläuterten Ausführungsbeispiele sind Layout und Schnittstruktur der Leitfähigkeitsmodulations-MOSFETs der vorliegenden Erfindung in den beigefügten Zeichnungen veranschaulicht.
  • Die Fig. 6 und 7 zeigen das fünfte Ausführungsbeispiel der vorliegenden Erfindung. Der Leitfähigkeitsmodulations-MOSFET des fünften Ausführungsbeispiels wird erhalten, indem das zweite Ausführungsbeispiel für einen praktischen Gebrauch abgewandelt wird. In dem fünften Ausführungsbeispiel ist die Gateelektrode 6 in der Form eines länglichen Ringes gebildet. Auf der Innenseite der Gateelektrode 6 ist eine p-Typ-Drainschicht 8 in der Form eines länglichen Ringes gebildet. Auf der Außenseite der Gateelektrode 6 ist eine n-Typ-Sourceschicht 9 in der Form eines länglichen Ringes gebildet. Die n-Typ-Kathodenschicht 13 ist wie eine Insel gebildet und durch die Drainschicht 8 umgeben. Es sei darauf hingewiesen, daß das in den Fig. 6 und 7 gezeigte Element eines der Einheitselemente ist, die in einem Streifenmuster angeordnet sind. Mit anderen Worten, eine Vielzahl von Einheitselementen, die jeweils die in den Fig. 6 und 7 gezeigte Struktur haben, ist in einem gegenwärtig verwendeten Leitfähigkeitsmodulations- MOSFET angeordnet.
  • Fig. 8 zeigt das sechste Ausführungsbeispiel der vorliegenden Erfindung. Dieses Ausführungsbeispiel wird erhalten, indem das in Fig. 6 und 7 dargestellte fünfte Ausführungsbeispiel abgewandelt wird, und es verwendet eine Vielzahl von Kathodenschichten 13a, 13b, ..., die in dem Bereich gelegen sind, der durch die Drainschicht 8 umgeben ist.
  • Die Fig. 9 und 10 zeigen das siebente Ausführungsbeispiel der vorliegenden Erfindung. In diesem Ausführungsbeispiel ist die Beziehung zwischen Drain und Source gerade entgegengesetzt zu derjenigen des in den Fig. 6 und 7 dargestellten fünften Ausführungsbeispiels. Insbesondere sind die n-Typ-Sourceschicht 9 und die n-Typ-Kathodenschicht 13 innerhalb und außerhalb der p-Typ-Drainschicht 8 gelegen, jeweils geformt in der Gestalt eines verlängerten Ringes.
  • Fig. 11 zeigt das achte Ausführungsbeispiel der vorliegenden Erfindung. Es wird erhalten, indem das in den Fig. 9 und 10 gezeigte siebente Ausführungsbeispiel abgewandelt wird. In dem achten Ausführungsbeispiel ist ein Einheitselement, das aus der Sourceschicht 9, der Drainschicht 8 und der Gateschicht 6 gebildet und wie ein verlängerter Ring geformt ist, in der Mitte der Scheibe gelegen. Die n-Typ-Kathodenschicht 13 ist lediglich in den geraden Teilen gebildet, die außerhalb des Einheitselementes gelegen sind.
  • Fig. 12 zeigt das neunte Ausführungsbeispiel der vorliegenden Erfindung. Es wird erhalten durch Abwandeln des in Fig. 11 dargestellten achten Ausführungsbeispiels und verwendet eine Vielzahl von Kathodenschichten 13a, 13b, 13c und 13d, die um das Einheitselement angeordnet sind.
  • Die Vorteile des fünften bis neunten Ausführungsbeispiels (Fig. 6 bis 12) sind ähnlich zu denjenigen der oben erläuterten ersten bis vierten Ausführungsbeispiele.
  • Die vorangehenden Ausführungsbeispiele können in verschiedener Weise abgewandelt werden. Fig. 13 zeigt ein Beispiel von solchen Abwandlungen. Wie in Fig. 13 gezeigt ist, kann ein Element der vorliegenden Erfindung in einem Bereich A einer Scheibe gebildet werden, wobei ein herkömmliches Element in einem Bereich B der Scheibe gebildet ist. Zusätzlich braucht die Halbleiterscheibe nicht auf eine epitaxial aufgewachsene Scheibe begrenzt zu sein; sie kann entweder eine FZ-Scheibe oder eine CZ-Scheibe sein. Weiterhin können die jeweiligen Schichten entgegengesetzte Leitfähigkeitstypen zu den oben erwähnten Typen haben.
  • Fig. 14 zeigt das zehnte Ausführungsbeispiel der vorliegenden Erfindung. Dieses Ausführungsbeispiel ist ähnlich zu dem in Fig. 2 gezeigten ersten Ausführungsbeispiel mit der Ausnahme, daß eine erste Gateelektrode 6 und eine zweite Gateelektrode 23 gebildet sind. Die erste Gateelektrode 6 ist auf der Oberfläche der p-Typ- Basisschicht 7 gebildet, wobei ein Gate-Isolierfilm 5 dazwischenliegt. Die zweite Gateelektrode 23 ist auf dern Scheibenoberflächenteil, der zwischen der Drainschicht 8 und der Kathodenschicht 14 liegt, gebildet, wobei ein Gate-Isolierfilm 22 dazwischenliegt. Das spezifische Muster dieser Struktur kann so ausgelegt sein, daß es ähnlich zu dem in Fig. 6 oder 8 gezeigten Muster wird. Das zehnte Ausführungsbeispiel kann abgewandelt werden, indem die Oberfläche der zweiten Gateelektrode 23 mit einem Isolierfilm bedeckt wird und indem einheitlich gebildete Drain- und Kathodenelektroden 11 und 15 über dem Isolierfilm befestigt werden, der auf der zweiten Gateelektrode 23 gebildet ist. Der Grundbetrieb des Leitfähigkeitsmodulations-MOSFETs des zehnten Ausführungsbeispiels ist ähnlich zu demjenigen des in Fig. 2 gezeigten ersten Ausführungsbeispiels. Um den Leitfähigkeitsmodulations-MOSFET des zehnten Ausführungsbeispiels einzuschalten, wird die zweite Gateelektrode 23 mit einer Spannung beaufschlagt, die negativ bezüglich der an der Drainelektrode liegenden Spannung ist. Als ein Ergebnis der Anlegung dieser Spannung wird derjenige Oberflächenbereich der n-Typ-Pufferschicht 3, der unter der zweiten Gateelektrode 23 gelegen ist, in der Polarität umgekehrt, um so einen Kanal zu bilden. Als ein Ergebnis werden Löcher direkt aus der Drainschicht 8 in die p&supmin;-Typ-Schicht 2 injiziert. Da daher der Leitfähigkeitsrnodulationseffekt verbessert ist, ist es möglich, weiter die EIN-zustand-Spannung zu vermindern. Um den MOSFET abzuschalten, wird die zweite Gateelektrode 23 mit einer positiven oder Null-Spannung beaufschlagt.
  • Fig. 15 zeigt einen Leitfähigkeitsmodulations-MOSFET, der grundsätzlich von denjenigen der vorangehenden Ausführungsbeispiele dadurch abweicht, daß er eine Anoden- Kurzschlußstruktur verwendet, die für die Drainschicht 8 vorgesehen ist. Das heißt, ein Teil der Drainelektrode 11 ist als ein Kurzschlußteil 24 in Kontakt mit der n-Typ-Pufferschicht 3 gebildet. Der MOSFET verwendet keine Kathodenschicht, und die zweite Gateelektrode 23 ist auf dem Oberflächenteil der n-Typ-Pufferschicht 3 gebildet, der zwischen die Drainschicht 8 und die p&supmin;- Typ-Schicht 2 geschichtet ist, wobei ein Gate-Isolierfilm 22 dazwischenliegt. Ein Doppelgate-Leitfähigkeitsmodulations-MOSFET ist aus Extended Abstracts of the 20th International Conference on Solid State Devices and Materials, Tokyo, 1988, Seiten 33-36, bekannt.
  • Um den Leitfähigkeitsmodulations-MOSFET einzuschalten, liegt wie bei dem in Fig. 14 gezeigten zehnten Ausführungsbeispiel eine negative Vorspannung an der zweiten Gateelektrode 23. Als ein Ergebnis der Anlegung dieser Vorspannung werden Löcher aus der Drainschicht 8 in die p&supmin;-Typ-Schicht 2 durch den Kanalbereich injiziert, der in demjenigen Oberflächenbereich der n-Typ-Pufferschicht 3 gebildet ist, der unterhalb der zweiten Gateelektrode 23 gelegen ist. Daher ist der Leitfähigkeitsmodulationseffekt bemerklich. Die Umkehr- bzw. Rückwärtsleitungsfunktion der Vorrichtung wird durch die pn-Übergangsdiode erzielt, die durch die n-Typ- Pufferschicht 3, die n&supmin;-Typ-Driftschicht 4 und die p- Typ-Basisschicht 7 gebildet ist.
  • In dem Leitfähigkeitsmodulations-MOSFET, der in Fig. 15 gezeigt ist, wird das durch die Verwendung einer Anoden-Kurzschlußstruktur (d.h. einer Abnahme in der Rate der Löcherinjektion aus der Drainschicht) bedingte Problem auf verschiedene Weise von derjenigen des ersten Ausführungsbeispiels gelöst.
  • Fig. 16 zeigt das elfte Ausführungsbeispiel der vorliegenden Erfindung. Dieses Ausführungsbeispiel ist eine Kombination der MOSFETs, die jeweils in den Fig. 14 und 15 gezeigt sind. Die Vorteile des elften Ausführungsbeispiels sind ähnlich zu denjenigen der vorangehenden Ausführungsbeispiele, obwohl eine Erläuterung des Betriebs des elften Ausführungsbeispiels weggelassen ist.

Claims (8)

1. Lateraler Leitfähigkeitsmodulations-MOSFET, mit:
einer Halbleiterscheibe mit einer Hauptoberfläche, mit
einer Halbleiterschicht (2) eines ersten Leitfähigkeitstyps,
einer Basisschicht (7a, 7b) eines ersten Leitfähigkeitstyps, die in einem ersten Oberflächenbereich der Halbleiterschicht (2) angeordnet ist,
einer Sourceschicht (9) eines zweiten Leitfähigkeitstyps, die in einem Oberflächenbereich der Basisschicht (7a, 7b) des ersten Leitfähigkeitstyps angeordnet ist,
einer Basisschicht (3, 4) des zweiten Leitfähigkeitstyps, die in einem zweiten Oberflächenbereich der Halbleiterschicht (2) angeordnet ist,
einer Drainschicht (8) des ersten Leitfähigkeitstyps, die in einem Oberflächenbereich der Basisschicht (3, 4) des zweiten Leitfähigkeitstyps angeordnet ist,
einem Gate-Isolierfilm (5), der auf dem Oberflächenteil der Halbleiterscheibe angeordnet ist, der zwischen der Sourceschicht (9) und der Basisschicht (3, 4) des zweiten Leitfähigkeitstyps gelegen ist,
einer Gateelektrode (6), die auf dem Gate-Isolierfilm (5) angeordnet ist,
einer Sourceelektrode (10), die in Kontakt mit der Sourceschicht (6) und der Basisschicht (7a, 7b) des ersten Leitfähigkeitstyps ist,
einer Drainelektrode (11) in Kontakt mit der Drainschicht (8),
einer Schicht (13, 14) des zweiten Leitfähigkeitstyps, die in einem dritten Oberflächenbereich der Halbleiterschicht (2) angeordnet ist, wodurch eine pn-Übergangsdiode zwischen der Basisschicht (7a, 7b) des ersten Leitfähigkeitstyps und der Schicht (13, 14) des zweiten Leitfähigkeitstyps gebildet wird, wobei die Schicht (13, 14) des zweiten Leitfähigkeitstyps neben der Basisschicht (3, 4) des zweiten Leitfähigkeitstyps und um einen Teil der Halbleiterschicht (2) von der Basisschicht (3, 4) des zweiten Leitfähigkeitstyps getrennt gelegen ist, wodurch die Schicht (13, 14) des zweiten Leitfähigkeitstyps von der Basisschicht (3, 4) des zweiten Leitfähigkeitstyps isoliert ist, und
einer weiteren Elektrode (15) in Kontakt mit der Schicht (13, 14) des zweiten Leitfähigkeitstyps, wobei die weitere Elektrode (15) in elektrischem Kontakt mit der Drainelektrode (11) ist, wodurch die weitere Elektrode (15) in Gebrauch auf dem gleichen Potentialpegel wie derjenige der Drainelektrode (11) gehalten werden kann.
2. Lateraler Leitfähigkeitsmodulations-MOSFET nach Anspruch 1, gekennzeichnet durch
einen anderen Gate-Isolierfilm (22), der auf demjenigen Oberflächenteil der Basisschicht (3, 4) des zweiten Leitfähigkeitstyps angeordnet ist, der zwischen der Drainschicht (8) und dem Teil der Halbleiterschicht (2) gelegen ist, der die Schicht (13, 14) des zweiten Leitfähigkeitstyps von der Basisschicht (3, 4) des zweiten Leitfähigkeitstyps trennt, und
eine andere Gateelektrode (23), die auf dem anderen Gate-Isolierfilm (22) angeordnet ist.
3. Lateraler Leitfähigkeitsmodulations-MOSFET nach Anspruch 1, dadurch gekennzeichnet, daß die Drainelektrode (11) in Kontakt mit der Drainschicht (8) und der Basisschicht (3, 4) des zweiten Leitfähigkeitstyps ist.
4. Lateraler Leitfähigkeitsmodulations-MOSFET nach Anspruch 1, dadurch gekennzeichnet, daß sich ein Isolierfilm (16) zwischen der Oberfläche der Drainschicht (8) und der Oberfläche der Schicht (13, 14) des zweiten Leitfähigkeitstyps erstreckt, wobei die Drainelektrode (11) und die weitere Elektrode (15) einheitlich miteinander und auf dem Isolierfilm (16) angeordnet sind.
5. Lateraler Leitfähigkeitsmodulations-MOSFET nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Halbleiterscheibe ein Halbleitersubstrat (21) umfaßt, wobei die Halbleiterschicht (2) über dem Halbleitersubstrat (21) gebildet und durch eine dielektrische Schicht (18, 19) von dem Halbleitersubstrat (24) isoliert ist.
6. Lateraler Leitfähigkeitsmodulations-MOSFET nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Gateelektrode (6) über der Hauptfläche der Halbleiterscheibe angeordnet und in der Form eines ersten Ringes, gesehen von über der Hauptfläche, ausgebildet ist, daß die Sourceschicht an einem äußeren Umfang eines Vorsprunges des ersten Ringes auf der Halbleiterscheibe gelegen ist, daß die Drainschicht (8) in der Form eines zweiten Ringes gebildet und innerhalb des Vorsprunges des ersten Ringes gelegen ist, und daß die Schicht (13, 14) des zweiten Leitfähigkeitstyps innerhalb der Drainschicht (8) gelegen ist.
7. Lateraler Leitfähigkeitsmodulations-MOSFET nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Gateelektrode (6) über der Hauptfläche der Halbleiterscheibe angeordnet und in der Form eines ersten Ringes, gesehen von über der Hauptfläche, gebildet ist, daß die Sourceschicht (8) an einem inneren Umfang eines Vorsprunges des ersten Ringes auf der Halbleiterscheibe gelegen ist, daß die Drainschicht (8) außerhalb des Vorsprunges des ersten Ringes gelegen ist, und daß die Schicht (13, 14) des zweiten Leitfähigkeitstyps außerhalb der Drainschicht (8) gelegen ist.
8. Lateraler Leitfähigkeitsmodulations-MOSFET nach Anspruch 2 oder Anspruch 7, wenn abhängig auf Anspruch 2 oder 3, dadurch gekennzeichnet, daß ein Isolierfilm auf der Oberfläche der anderen Gateelektrode (23) angeordnet ist, wobei die Drainelektrode (11) und die weitere Elektrode (15) einheitlich miteinander und auf dem Isolierfilm angeordnet sind.
DE68926384T 1988-11-29 1989-11-29 Lateraler Leitfähigkeitsmodulations-MOSFET Expired - Fee Related DE68926384T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30171888 1988-11-29
JP1123601A JP2724204B2 (ja) 1988-11-29 1989-05-17 導電変調型ｍｏｓｆｅｔ

Publications (2)

Publication Number Publication Date
DE68926384D1 DE68926384D1 (de) 1996-06-05
DE68926384T2 true DE68926384T2 (de) 1996-10-10

Family

ID=26460481

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68926384T Expired - Fee Related DE68926384T2 (de) 1988-11-29 1989-11-29 Lateraler Leitfähigkeitsmodulations-MOSFET

Country Status (3)

Country Link
US (1) US5068700A (de)
EP (1) EP0371785B1 (de)
DE (1) DE68926384T2 (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273917A (en) * 1989-08-19 1993-12-28 Fuji Electric Co., Ltd. Method for manufacturing a conductivity modulation MOSFET
JP2609753B2 (ja) * 1990-10-17 1997-05-14 株式会社東芝 半導体装置
US5227653A (en) * 1991-08-07 1993-07-13 North American Philips Corp. Lateral trench-gate bipolar transistors
US5258636A (en) * 1991-12-12 1993-11-02 Power Integrations, Inc. Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes
JP3203814B2 (ja) * 1992-10-19 2001-08-27 富士電機株式会社 半導体装置
US5548150A (en) * 1993-03-10 1996-08-20 Kabushiki Kaisha Toshiba Field effect transistor
US5382536A (en) * 1993-03-15 1995-01-17 Texas Instruments Incorporated Method of fabricating lateral DMOS structure
US5369045A (en) * 1993-07-01 1994-11-29 Texas Instruments Incorporated Method for forming a self-aligned lateral DMOS transistor
DE19507169C1 (de) * 1995-03-01 1996-06-13 Siemens Ag Integrierte Schaltungsanordnung mit mindestens einem IGBT
KR100187635B1 (ko) * 1996-03-20 1999-07-01 김충환 단락 애노우드 수평형 절연 게이트 바이폴라 트랜지스터
US5710451A (en) * 1996-04-10 1998-01-20 Philips Electronics North America Corporation High-voltage lateral MOSFET SOI device having a semiconductor linkup region
SE513284C2 (sv) * 1996-07-26 2000-08-14 Ericsson Telefon Ab L M Halvledarkomponent med linjär ström-till-spänningskarasterik
JP3527034B2 (ja) * 1996-09-20 2004-05-17 株式会社半導体エネルギー研究所 半導体装置
US6084277A (en) * 1999-02-18 2000-07-04 Power Integrations, Inc. Lateral power MOSFET with improved gate design
US6593594B1 (en) * 1999-12-21 2003-07-15 Koninklijke Philips Electonics N.V. Silicon carbide n-channel power LMOSFET
JP4357127B2 (ja) 2000-03-03 2009-11-04 株式会社東芝 半導体装置
JP2002094063A (ja) 2000-09-11 2002-03-29 Toshiba Corp 半導体装置
US6509220B2 (en) 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6768171B2 (en) 2000-11-27 2004-07-27 Power Integrations, Inc. High-voltage transistor with JFET conduction channels
US6424007B1 (en) 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
JP3647802B2 (ja) 2001-01-25 2005-05-18 株式会社東芝 横型半導体装置
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US7221011B2 (en) 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US20060163658A1 (en) 2005-01-21 2006-07-27 Anderson Samuel J Monolithic MOSFET and schottky diode for mobile phone boost converter
JP4730529B2 (ja) * 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
JP2008147318A (ja) * 2006-12-08 2008-06-26 Matsushita Electric Ind Co Ltd 高耐圧半導体装置及びその製造方法
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7557406B2 (en) 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
KR102016986B1 (ko) * 2013-01-25 2019-09-02 삼성전자주식회사 엘디모스 트랜지스터 기반의 다이오드 및 이를 포함하는 정전기 방전 보호 회로
US9660053B2 (en) 2013-07-12 2017-05-23 Power Integrations, Inc. High-voltage field-effect transistor having multiple implanted layers
WO2015008550A1 (ja) * 2013-07-19 2015-01-22 日産自動車株式会社 半導体装置及びその製造方法
US9997599B2 (en) * 2013-10-07 2018-06-12 Purdue Research Foundation MOS-based power semiconductor device having increased current carrying area and method of fabricating same
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
CA3163026A1 (en) * 2019-12-28 2021-07-01 Keming Wang New semiconductor electronics principle technology and devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300150A (en) * 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
JPS57206073A (en) * 1981-06-12 1982-12-17 Hitachi Ltd Mis semiconductor device
US4782379A (en) * 1981-11-23 1988-11-01 General Electric Company Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device
US4742380A (en) * 1982-02-09 1988-05-03 American Telephone And Telegraph Company, At&T Bell Laboratories Switch utilizing solid-state relay
JPH0612828B2 (ja) * 1983-06-30 1994-02-16 株式会社東芝 半導体装置
JPS60196974A (ja) * 1984-03-19 1985-10-05 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
US4593458A (en) * 1984-11-02 1986-06-10 General Electric Company Fabrication of integrated circuit with complementary, dielectrically-isolated, high voltage semiconductor devices
JPS61171165A (ja) * 1985-01-25 1986-08-01 Nissan Motor Co Ltd Ｍｏｓトランジスタ
JPS6239069A (ja) * 1985-08-13 1987-02-20 Mitsubishi Electric Corp 電界効果型半導体装置
DE3628857A1 (de) * 1985-08-27 1987-03-12 Mitsubishi Electric Corp Halbleitereinrichtung
JPS6258683A (ja) * 1985-09-06 1987-03-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
CA1252225A (en) * 1985-11-27 1989-04-04 Sel Colak Lateral insulated gate transistors with coupled anode and gate regions
US4779123A (en) * 1985-12-13 1988-10-18 Siliconix Incorporated Insulated gate transistor array
JPS63173365A (ja) * 1986-11-26 1988-07-16 ゼネラル・エレクトリック・カンパニイ ラテラル形絶縁ゲート半導体装置とその製法
US4857983A (en) * 1987-05-19 1989-08-15 General Electric Company Monolithically integrated semiconductor device having bidirectional conducting capability and method of fabrication
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US4939566A (en) * 1987-10-30 1990-07-03 North American Philips Corporation Semiconductor switch with parallel DMOS and IGT
US4861731A (en) * 1988-02-02 1989-08-29 General Motors Corporation Method of fabricating a lateral dual gate thyristor
US4873563A (en) * 1988-05-02 1989-10-10 Synectics, Inc. Solid state monolithic switching device

Also Published As

Publication number Publication date
EP0371785A3 (de) 1991-09-18
EP0371785B1 (de) 1996-05-01
DE68926384D1 (de) 1996-06-05
EP0371785A2 (de) 1990-06-06
US5068700A (en) 1991-11-26

Similar Documents

Publication Publication Date Title
DE68926384T2 (de) Lateraler Leitfähigkeitsmodulations-MOSFET
DE69034136T2 (de) Bipolarer transistor mit isolierter steuerelektrode
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE69107949T2 (de) MOS-gesteuerter Thyristor und Verfahren zu dessen Herstellung.
DE69600801T2 (de) Halbleiterbauelement mit isoliertem Gate
DE69416950T2 (de) DMOSFET mit einem Widerstand zum Verbessern der Stromführung im Sperrbetrieb
DE3689680T2 (de) Mittels Steuerelektrode abschaltbarer Thyristor mit unabhängigen Zünd-/Lösch-Kontrolltransistoren.
EP1320133B1 (de) IGBT mit Trench-Gate-Struktur
DE69428894T2 (de) Bipolartransistor mit isolierter Steuerelektrode
DE3806164C2 (de)
DE2939193C2 (de)
EP0043009A2 (de) Steuerbarer Halbleiterschalter
DE3689931T2 (de) Schnell schaltende laterale Transistoren mit isoliertem Gate.
DE4230319A1 (de) Leistungsschaltende halbleitereinrichtung mit einem si-thyristor und einem in kaskade angeschlossenen mos-feldeffekttransistor
DE68926776T2 (de) Lateraler, bipolarer Transistor mit isolierter Steuerelektrode
DE3924902A1 (de) Verfahren zur herstellung einer metall-oxid-halbleitervorrichtung
DE69320033T2 (de) Monolitisch integrierte Struktur eines vertikalen Bipolar- und eines vertikalen MOSFET-Transistors
DE69430939T2 (de) Intelligentes Leistungsbauelement
EP1097482B1 (de) J-fet-halbleiteranordnung
DE102020121771A1 (de) Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
DE68904343T2 (de) Bipolarer transistor mit isolierter steuerelektrode.
DE2030917C3 (de) Halbleiteranordnung
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
EP0098496A1 (de) IGFET mit Injektorzone
DE4310606C2 (de) GTO-Thyristoren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee