DE69930715T2 - Elektronische Halbleiterleistung mit integrierter Diode - Google Patents

Elektronische Halbleiterleistung mit integrierter Diode Download PDF

Info

Publication number
DE69930715T2
DE69930715T2 DE69930715T DE69930715T DE69930715T2 DE 69930715 T2 DE69930715 T2 DE 69930715T2 DE 69930715 T DE69930715 T DE 69930715T DE 69930715 T DE69930715 T DE 69930715T DE 69930715 T2 DE69930715 T2 DE 69930715T2
Authority
DE
Germany
Prior art keywords
electrode
region
chip
contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69930715T
Other languages
English (en)
Other versions
DE69930715D1 (de
Inventor
Leonardo Fragapane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of DE69930715D1 publication Critical patent/DE69930715D1/de
Publication of DE69930715T2 publication Critical patent/DE69930715T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Description

  • Die vorliegende Erfindung bezieht sich auf eine elektronische Halbleitervorrichtung, die die Struktur aufweist, die in dem Oberbegriff des Anspruchs 1 definiert ist.
  • Eine bekannte Elektronikvorrichtung mit dieser Struktur ist ein Transistor des Typs, der IGBT (Bipolartransistor mit isoliertem Gate) genannt wird. IGBT-Vorrichtungen sind Komponenten, die in Leistungsanwendungen als eine Alternative zu bipolaren Sperrschichttransistoren (BJT) oder Feldeffekt-Leistungstransistoren, wie z. B. Vertikalleitungstransistoren, die als VDMOS-Transistoren (Vertikal-Doppeldiffusions-Metalloxidhalbleiter-Transistoren) bekannt sind, verwendet werden. Sie werden manchmal gegenüber BJT- und VDMOS-Transistoren bevorzugt, da sie eine kleinere Größe mit dem gleichen elektrischen Verhalten aufweisen. Bei einigen Anwendungen jedoch werden VDMOS-Transistoren mehr bevorzugt als IGBT-Vorrichtungen, da diese als eine Komponente, die ihrer Struktur zweigen ist, eine Sperrdiode zwischen dem Drain und der Source beinhalten. Eine typische Anwendung, in der diese Charakteristik des VDMOS ausgenutzt wird, ist diejenige, in der die Leistungsvorrichtung als ein elektronischer Schalter in einer Brücken- oder Halbbrücken-Schaltungskonfiguration verwendet wird. Bei dieser Konfiguration erlaubt die Diode einen Stromfluss, wenn die Leistungsvorrichtung in der Sperrleitungsrichtung vorgespannt ist. Wenn ein IGBT als ein Elektronikschalter in dieser Schaltungskonfiguration verwendet werden soll, ist es nötig, eine separate Diode zwischen dessen Emitter- und Kollektoranschluss zu schalten. Dies führt zu einer größeren Komplexität des Aufbaus und zu einer größeren Größe der gesamten Vorrichtung.
  • Es wird vorgeschlagen, dass ein IGBT in einer derartigen Weise modifiziert wird, dass eine Struktur, die normalerweise in dieser Vorrichtung vorhanden ist, als eine Sperrdiode verwendet wird. Ein auf diese Weise modifizierter IGBT ist unten unter Bezugnahme auf 1 beschreiben.
  • Das Dokument EP 0450082 A offenbart einen IGBT, der eine Sperrleitungsfunktion aufweist.
  • Eine elektronische Halbleitervorrichtung gemäß der vorliegenden Erfindung ist im Anspruch 1 definiert.
  • 1 zeigt im Schnitt einen Kantenabschnitt eines Chips 9 aus einem Halbleitermaterial, z. B. monokristallinem Silizium. Der Chip 9 weist ein Substrat 10, das mit P-Typ-Verunreinigungen in einer relativ hohen Konzentration dotiert ist und folglich durch P+ bezeichnet wird, eine Epitaxieschicht 11, die mit N-Typ-Verunreinigungen in einer relativ geringen Konzentration dotiert ist und folglich durch N– bezeichnet wird, und eine N+-„Puffer"-Schicht 12 zwischen dem Substrat 10 und der Epitaxieschicht 11 auf. (Die Pufferschicht könnte bei bestimmten Typen von IGBT auch nicht vorhanden sein.) Eine Diffusions-P-Typ-Region 13 erstreckt sich von der Vorderoberfläche des Chips 9 in die Epitaxieschicht 11 und wird durch einen Oberflächenteil 13' mit niedriger Konzentration (P–) und einen tiefen Teil 13'' mit hoher Konzentration (P+) gebildet. Eine weitere P-Typ-Region, durch 14 angezeigt, die ebenso durch einen Niedrigkonzentrationsteil 14' und einen Hochkonzentrationsteil 14'' gebildet ist, ist in einer derartigen Weise geformt, dass sie die Region 13 umgibt. Hochkonzentrations-N-Typ-Regionen 15 sind in den Regionen 13 und 14 gebildet. Streifen aus einem elektrisch leitenden Material, z. B. dotiertem polykristallinen Silizium, durch 16 angezeigt, die von der Vorderoberfläche des Chips durch eine Dünnschicht aus einem dielektrischen Material, z. B. Siliziumdioxid, getrennt sind, befinden sich oberhalb der Oberflächenbereiche der Regionen 13' und 14', die zwischen den Regionen 15 und der Epitaxieschicht 11 liegen. Die Streifen 16 sind miteinander (in einer in der Zeichnung nicht gezeigten Weise) in einer Struktur verbunden, die auch einen Kontaktabschnitt 16' aufweist. Eine Metallelektrode 17 in Kontakt mit der unteren Oberfläche des Chips, anders ausgedrückt mit der freien Oberfläche des Substrats 10, bildet die Kollektorelektrode C des Transistors. Eine Metallelektrode 18, die in Kontakt, auf der Vorderoberfläche, mit den P+-Regionen 13 und 14 und mit den N+-Regionen 15, jedoch von den Streifen 16 durch Schichten aus einem dielektrischen Material 19, wie z. B. Siliziumdioxid, isoliert ist, bildet die Emitterelektrode E des IGBT. Eine Metallelektrode 20 in Kontakt mit dem Kontaktabschnitt 16' bildet die Gate-Elektrode des IGBT. Es wird darauf verwiesen, dass zwei separate Elektroden, eine in Kontakt mit der Region 13 und eine in Kontakt mit der Region 14, die jedoch elektrisch miteinander durch ein geeignetes Verbindungselement verbunden sind, anstelle einer einzelnen Elektrode 18 in Kontakt mit den Regionen 13 und 14 vorgesehen sein könnten. Eine weitere Metallelektrode 21 bildet einen ohmschen Kontakt mit der Epitaxieschicht 11 durch eine Diffusions-Hochkonzentrations-N-Typ-Oberflächenregion, angezeigt durch 22, und ist in der Form eines Rahmens geformt, der sich nahe an der Kante des Chips erstreckt. Diese Elektrode ist außerdem durch einen Leiter außerhalb des Chips 9 mit der Kollektorelektrode 17 des IGBT verbunden.
  • 2 zeigt in einer Draufsicht und nicht maßstabsgetreu den Chip 9, der an einem Metallträger 23 befestigt und elektrisch mit drei Anschlüssen der Vorrichtung verbunden ist. Insbesondere ist einer der drei Anschlüsse, durch 24 angezeigt, an den Metallträger 23 gelötet, die Kollektorelektrode 17 ist an den Metallträger 23 gelötet und ist deshalb elektrisch mit dem Anschluss 24 verbunden, die Emitterelektrode 18 und die Gateelektrode 20 sind durch entsprechende Metalldrähte mit den anderen beiden Anschlüssen 25 und 26 verbunden und die Elektrode 21 ist durch einen Draht mit dem Anschluss 24 verbunden.
  • In Betrieb fließt, wenn ein Potential, das positiv in Bezug auf dasjenige des Emitters ist, an den Kollektor angelegt ist und die Gateelektrode in Bezug auf die Emitterelektrode auf ein Potential vorgespannt ist, das größer ist als der Leitungsschwellenpegel, ein Strom von dem Emitter zu dem Kollektor, wie durch Pfeile in der Figur angezeigt ist. Umgekehrt läuft, wenn die Gate-Elektrode auf ein Potential vorgespannt ist, das niedriger ist als der Leitungsschwellenpegel, kein Strom zwischen dem Emitter und dem Kollektor und die Vorrichtung wirkt deshalb wie ein offener Schalter. Die maximale Spannung, die zwischen den Kollektor und den Emitter angelegt werden kann, wird durch die Durchbruchspannung der Übergänge bestimmt, die die Regionen 13 und 14 mit der Epitaxieschicht 12 bilden. Die Region 14 umgibt die gesamte aktive Region der Vorrichtung in der gleichen Weise wie ein Rahmen und ihr Niedrigkonzentrations-Oberflächenteil 14', der sich seitlich in Richtung der Kante des Chips erstreckt, macht es möglich, eine Durchbruchspannung zu erhalten, die nahe an dem theoretischen Pegel ist, und zwar aufgrund der bekannten Wirkung einer Reduzierung der Dichte der Feldlinien an der Oberfläche. Die Elektrode 21, die normalerweise nicht mit der Kollektorelektrode verbunden ist, wird verwendet, um die gesamte Kantenfläche des Chips auf dem gleichen Potential zu halten, und wird deshalb üblicherweise ein Äquipotentialring oder EQR genannt. Dies hat die Wirkung eines Beibehaltens einer einheitlichen Durchbruchspannung über dem gesamten Chip. Die Kombination der Region 14 und der Elektrode 21 wird normalerweise eine Kantenstruktur oder eine Abschlussstruktur genannt.
  • Da die Elektrode 21 mit dem Kollektor C verbunden ist, ist, wenn der IGBT in Sperrrichtung vorgespannt ist, anders ausgedrückt, wenn der Kollektor ein negatives Potential in Bezug auf den Emitter aufweist, die Diode, die durch den p-n-Übergang zwischen der Region 14 und der Epitaxieschicht 11 gebildet ist, anders ausgedrückt, zwischen der Emitterelektrode und der Elektrode 21, in 1 durch D ange zeigt, leitend. Der IGBT kann deshalb in einer Brücke oder in einer Halbbrücke in den oben beschriebenen Anwendungen eingesetzt werden.
  • Es wurde jedoch herausgefunden, dass die so gebildete Diode einen hohen Widerstandswert bei einer Durchlassleitung aufweist und deshalb der Spannungsabfall über ihre Anschlüsse selbst mit relativ geringen Strömen hoch ist, z. B. mehr als 5 V für einen Strom von 0,4 A, während ein Abfall von etwa 2 V, wie derjenige des IGBT bei einer Durchlassleitung, wünschenswert wäre. Ferner können die Charakteristika der Diode über eine bestimmte Grenze hinaus nicht verbessert werden, da sie von Parametern abhängen, die nicht modifiziert werden können, ohne die Charakteristika des IGBT zu verändern, wie z. B. den Umfang der Abschlussregion 14, die Entfernung zwischen der EQR-Elektrode 21 und dem P+-Teil 14'' der Region 14 und die Breite der P-Region 14'.
  • Die Hauptaufgabe der vorliegenden Erfindung besteht darin, einen Elektronikvorrichtung des oben beschriebenen Typs bereitzustellen, die eine integrierte Diode aufweist, die Charakteristika aufweist, die besser sind als diejenigen der integrierten Diode gemäß dem Stand der Technik.
  • Diese Aufgabe wird durch ein Herstellen der Vorrichtung, die in einer allgemeinen Weise in dem ersten Anspruch definiert und gekennzeichnet ist, gelöst.
  • Die Erfindung wird aus der folgenden detaillierten Beschreibung einiger Ausführungsbeispiele der Erfindung besser verständlich, die unter Bezugnahme auf die beigefügten Zeichnungen bereitgestellt wird, in denen:
  • 1 ein Schnitt durch einen Abschnitt eines Chips aus einem Halbleitermaterial ist, der eine bekannte Vorrichtung beinhaltet,
  • 2 in einer Draufsicht und nicht maßstabsgetreu den Chip in 1 zeigt, der an einer Trägerstruktur befestigt ist,
  • 3 ein Schnitt durch einen Abschnitt eines Chips aus einem Halbleitermaterial ist, der eine Vorrichtung gemäß der Erfindung beinhaltet,
  • 4 in einer Draufsicht und nicht maßstabsgetreu den Chip in 3 zeigt, der an einer Trägerstruktur befestigt ist,
  • 5 ein Ersatzschaltbild der Vorrichtung gemäß der Erfindung zeigt, die in den 3 und 4 gezeigt ist,
  • 6 ein Schnitt durch einen Abschnitt eines Chips aus einem Halbleitermaterial ist, der eine Variante der Vorrichtung gemäß der Erfindung zeigt,
  • 7 in einer Schnitt- bzw. in einer Draufsicht eine und 8 Vorrichtung gemäß einem weiteren Ausführungsbeispiel der Erfindung zeigen, und
  • 9 ein Schnitt durch einen Abschnitt eines Chips aus einem Halbleitermaterial ist, der eine Vorrichtung gemäß einem weiteren Ausführungsbeispiel der Erfindung beinhaltet.
  • Die in den 3 und 4 gezeigte Vorrichtung, in der Elemente, die identisch zu denjenigen der Struktur in den 1 und 2 sind, durch die gleichen Bezugszeichen bezeichnet sind, unterscheidet sich von der bekannten Vorrichtung dahingehend, dass die Abschlussstruktur zwischen der Abschlussregion 14 und der EQR-Elektrode 21 eine weitere Elektrode 30, die durch eine Diffusions-Hochkonzentrations-N-Typ-Region 31 in ohmschem Kontakt mit der Epitaxieschicht 11 ist, und eine weitere P-Typ-Abschlussregion 32 aufweist, die durch einen Oberflächenteil 32' mit niederer Konzentration und einem tiefen Teil 32'' mit hoher Konzentration gebildet ist und eine Oberflächenkontaktelektrode 33 aufweist.
  • Wie in einer Draufsicht in 4 gezeigt ist, umgibt die Elektrode 30 in der Form eines Rahmens den aktiven Teil der Vorrichtung, der die Region 13 und beliebige andere P-Typ-Regionen, die identisch zu der Region 13 sind, aufweist. Die zweite Abschlussregion 32 ist auch in der Form eines Rahmens geformt, der die Elektrode 30 umgibt. Die Elektroden 18 und 33 sind in jedem Fall durch einen Metalldraht mit dem Emitteranschluss 25 der Vorrichtung verbunden und die Elektroden 21 und 30 sind in jedem Fall durch einen Metalldraht mit dem Kollektoranschluss 24 der Vorrichtung verbunden.
  • Vorzugsweise werden die Regionen 13, 14 und 32 gleichzeitig durch die gleichen Vorgänge von Photographieverfahren, Implantation und Diffusion gebildet. Das Gleiche gilt für die N+-Regionen 22 und 31. Die verbesserte Struktur gemäß den 3 und 4 wird deshalb ohne einen bestimmten zusätzlichen Vorgang erhalten.
  • Wie in 3 und in 5 gezeigt ist, weist die neue Abschlussstruktur drei Dioden D1, D2, D3 auf, die elektrisch zwischen den Emitter- und den Kollektoranschluss des IGBT parallel zueinander und in der Richtung einer Leitung entgegengesetzt zu derjenigen des IGBT geschaltet sind. Jede der drei Dioden weist elektrische Charakteristika auf, die im Wesentlichen äquivalent zu denjenigen der Diode D gemäß dem Stand der Technik sind, da für eine gleiche Entfernung zwischen den N+-Kathode-Kontakten und der P+-Anode-Region der Durchlassdiodenstrom von dem Umfang der Regionen abhängt, die ihren Übergang bilden. Der Gesamtdurchlassstrom der drei Dioden ist deshalb drei mal größer als derjenige der Diode gemäß der bekannten Struktur.
  • Gemäß einer Variation der Erfindung, die in 6 gezeigt ist, bei der Elemente, die identisch oder äquivalent zu denjenigen aus 3 sind, durch die gleichen Bezugszeichen bezeichnet sind, sind die Niedrigkonzentrations-Oberflächenteile 14' und 32' der beiden Abschlussregionen 14 und 32 in eine einzelne Region kombiniert und die Diffusions-Hochkonzentrations-N-Typ-Region erstreckt sich in dieser einzelnen Region. Diese Variante ist in dem Fall besonders von Vorteil, in dem das Metallelement 18, das in Oberflächenkontakt mit den Regionen 13 und 14 steht, ineinandergreifend mit der Elektrode 30 angeordnet ist. Auf diese Weise kann der Umfang der Regionen, die die Sperrdiode bilden, durch eine geeignete Auswahl der Anzahl von Vorsprüngen der ineinandergreifenden Struktur so groß wie nötig gemacht werden, ohne das Verhalten des IGBT in Bezug auf die Durchbruchspannung negativ zu beeinflussen. Eine Struktur dieses Typs ist in einer Schnitt- und in einer Draufsicht in den 7 bzw. 8 gezeigt, in denen Elemente, die identisch oder äquivalent zu diejenigen der 3, 4 und 6 sind, durch die gleichen Bezugszeichen bezeichnet sind.
  • Die Erfindung kann in allen Typen von IGBT, die in Schaltungskonfigurationen, in denen eine Sperrdiode nötig ist, verwendet werden sollen, mit Vorteil angewendet werden. Wenn der IGBT als ein Hochfrequenzschalter verwendet werden muss, gibt es eine bekannte Anordnung eines eindeutigen Implantierens und Diffundierens von Dotierungsspezies, wie z. B. Platin oder Protonen, die in der Lage sind, die Lebensdauer der Ladungsträger zu reduzieren, in den Chip. Diese Anordnung weist jedoch eine negative Wirkung auf die Diode aus, da sie die Ladungsinjektionswirksamkeit reduziert. Um diese negative Wirkung zu vermeiden, ist gemäß einem Ausführungsbeispiel der Erfindung, das in 9 gezeigt ist, eine vergrabene Schicht 38 gebildet und die Dotierungsspezies, die in der Lage sind, die Lebensdauer der Träger zu reduzieren, sind in derselben platziert. Bei der gezeigten Struktur, die identisch zu derjenigen aus
  • 3 ist, mit Ausnahme des Vorliegens der vergrabenen Schicht, werden Atome, z. B. von Helium, vor oder nach der Phase eines Epitaxieaufwachsens der Schicht 11 implantiert. Die vergrabene Schicht 38 ist oberhalb der N+-„Puffer"-Schicht 12 gebildet. In Fällen, in denen die Pufferschicht nicht vorgesehen ist, findet die Implantierung auf der Oberfläche des Substrats 10 vor der Phase eines Epitaxieaufwachsens statt.
  • In Betrieb führt die vergrabene Schicht 38 ihre Funktion eines Verbesserns des Hochfrequenzverhaltens des IGBT durch ein Reduzieren ihrer Zerfallszeit durch, hat jedoch keine Wirkung auf das Verhalten der Diode bei einer Durchlassleitung, da der Durchlassstrom der Diode praktisch ausschließlich von dem Lateraltyp ist; anders ausgedrückt, fließt er parallel zu der Oberfläche des Chips und nahe an der Oberfläche.
  • Es ist aus der obigen Beschreibung klar, dass die Aufgabe der Erfindung vollständig gelöst wird, da die Elektronikvorrichtung eine integrierte Diode beinhaltet, die elektrische Charakteristika aufweist, die bedeutend besser sind als diejenigen der bekannten integrierten Diode. Insbesondere ist der Spannungsabfall, der über die Diode bei einer Durchlassleitung erhalten wird, für praktisch jeden beliebigen Betriebsstrom der Vorrichtung sehr nahe an demjenigen des IGBT in Leitung.
  • Obwohl die Vorrichtung Bezug nehmend auf einen IGBT dargestellt und beschrieben wurde, der auf einem P+-Substrat gebildet ist, sollte zu erkennen sein, dass er auch auf einem N+-Substrat aufgebracht sein kann; klar wäre in diesem Fall der Leitfähigkeitstyp aller Schichten und aller Regionen komplementär. Es soll außerdem zu erkennen sein, dass die Erfindung zusätzlich in Vorrichtungen anderer Typen als dem IGBT mit Vorteil angewendet werden kann, z. B. in bipolaren Sperrschichtleistungstransistoren, die als Elektronikschalter in Brücken- oder Halbbrückenkonfigurationen verwendet werden sollen.

Claims (8)

  1. Elektronikvorrichtung, die auf einem Chip aus einem Halbleitermaterial (9) gebildet ist, mit folgenden Merkmalen: – einem Substrat (10), das einen ersten Leitfähigkeitstyp (P+) aufweist, wobei eine seiner Oberflächen die Unteroberfläche des Chips ist, – einer Schicht (11), die einen zweiten Leitfähigkeitstyp (N+, N–) aufweist, die auf dem Substrat gebildet ist und eine Oberfläche aufweist, die die Vorderoberfläche des Chips ist, – zumindest einer ersten Region (13), die den ersten Leitfähigkeitstyp (P+) aufweist, die sich von der Vorderoberfläche in die Schicht (11) erstreckt, – einer Abschlussstruktur mit folgenden Merkmalen: • einer ersten Abschlussregion (14), die den ersten Leitfähigkeitstyp (P+, P) aufweist, die sich von der Vorderoberfläche in die Schicht erstreckt und in einer derartigen Weise geformt ist, dass sie die erste Region (13) oder die ersten Regionen umgibt, • einer ersten Elektrode (18) in Kontakt mit der ersten Abschlussregion (14), • einer zweiten Elektrode (21) in Kontakt mit der Schicht (11) auf der Vorderoberfläche, die in der Form eines Rahmens nahe an der Kante des Chips geformt ist, – einer dritten Elektrode (17) in Kontakt mit der Unteroberfläche des Chips, die elektrisch mit der zweiten Elektrode (21) verbunden ist, – einer vierten Elektrode (18) in Kontakt mit der ersten Region (13) oder mit den ersten Regionen, die elektrisch mit der ersten Elektrode (18) verbunden ist, dadurch gekennzeichnet, dass die Abschlussstruktur außerdem folgende Merkmale aufweist: • eine fünfte Elektrode (30) in Kontakt mit der Schicht (11) auf der Vorderoberfläche entlang eines Pfads, der sich im Wesentlichen parallel zu zumindest einem Teil der Kante der ersten Abschlussregion (14) erstreckt, die elektrisch mit der zweiten Elektrode (21) verbunden ist, • eine zweite Abschlussregion (32), die den ersten Leitfähigkeitstyp (P) aufweist, die sich von der Vorderoberfläche in die Schicht (11) erstreckt und in der Form eines Rahmens, der die fünfte Elektrode (30) umgibt, geformt ist, und • eine sechste Elektrode (33) in Kontakt mit der zweiten Abschlussregion (32), die elektrisch mit der ersten Elektrode (18) verbunden ist.
  2. Vorrichtung gemäß Anspruch 1, bei der jede der ersten (14) und zweiten (32) Abschlussregion einen Oberflächenteil mit niedriger Konzentration (14', 32') und einen tiefen Teil mit hoher Konzentration (14'', 32'') aufweist.
  3. Vorrichtung gemäß Anspruch 2, bei der die Oberflächenteile mit niedriger Konzentration (14', 32) der ersten (14) und der zweiten (32) Abschlussregion in eine einzelne Region kombiniert sind, wobei die Abschluss struktur eine Region aufweist, die den zweiten Leitfähigkeitstyp bei einer hohen Konzentration (N+) aufweist, die sich von dem Abschnitt der Vorderoberfläche des Chips, mit dem die fünfte Elektrode (30) in Kontakt steht, in die Oberflächenteile (14', 32'), die der ersten (14) und der zweiten (32) Abschlussregion gemein sind, erstreckt.
  4. Vorrichtung gemäß einem der vorhergehenden Ansprüche, bei der die erste und die vierte Elektrode aus einem einzelnen Metallelement (18) bestehen.
  5. Vorrichtung gemäß einem der vorhergehende Ansprüche, bei der der Pfad, entlang dessen sich die fünfte Elektrode (30) erstreckt, in der Form eines Rahmens geformt ist, der die erste Region (13) oder die ersten Regionen umschließt.
  6. Vorrichtung gemäß Anspruch 4, bei der das Metallelement (18) und die fünfte Elektrode (30) verschachtelt sind.
  7. Vorrichtung gemäß einem der vorhergehenden Ansprüche, bei der der Chip aus einem Halbleitermaterial (9) eine vergrabene Schicht (38) aufweist, die Dotierungsspezies beinhaltet, die die Lebensdauer der Ladungsträger reduzieren.
  8. Vorrichtung gemäß Anspruch 7, bei der die Dotierungsspezies Helium-Atome aufweisen.
DE69930715T 1999-01-25 1999-01-25 Elektronische Halbleiterleistung mit integrierter Diode Expired - Fee Related DE69930715T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP99830023A EP1022785B1 (de) 1999-01-25 1999-01-25 Elektronische Halbleiterleistungsanordnung mit integrierter Diode

Publications (2)

Publication Number Publication Date
DE69930715D1 DE69930715D1 (de) 2006-05-18
DE69930715T2 true DE69930715T2 (de) 2007-03-29

Family

ID=8243236

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69930715T Expired - Fee Related DE69930715T2 (de) 1999-01-25 1999-01-25 Elektronische Halbleiterleistung mit integrierter Diode

Country Status (3)

Country Link
US (2) US6222248B1 (de)
EP (1) EP1022785B1 (de)
DE (1) DE69930715T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020195613A1 (en) * 2001-04-02 2002-12-26 International Rectifier Corp. Low cost fast recovery diode and process of its manufacture
DE10147307A1 (de) * 2001-09-26 2003-04-24 Infineon Technologies Ag IGBT mit integriertem Freilaufelement
DE10238798B3 (de) * 2002-08-23 2004-03-18 Infineon Technologies Ag Hochfrequenzschalter
DE10250575B4 (de) * 2002-10-30 2010-04-15 Infineon Technologies Ag IGBT mit monolithisch integrierter antiparalleler Diode
JP2007027432A (ja) * 2005-07-15 2007-02-01 Sanken Electric Co Ltd 半導体装置
US7525178B2 (en) * 2005-10-25 2009-04-28 International Rectifier Corporation Semiconductor device with capacitively coupled field plate
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
KR100906555B1 (ko) * 2007-08-30 2009-07-07 주식회사 동부하이텍 절연게이트 양극성 트랜지스터 및 그 제조방법
US8148748B2 (en) 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
WO2009042807A2 (en) * 2007-09-26 2009-04-02 Lakota Technologies, Inc. Adjustable field effect rectifier
US8633521B2 (en) * 2007-09-26 2014-01-21 Stmicroelectronics N.V. Self-bootstrapping field effect diode structures and methods
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
WO2010127370A2 (en) 2009-05-01 2010-11-04 Lakota Technologies, Inc. Series current limiting device
JP5990401B2 (ja) * 2012-05-29 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60249367A (ja) * 1984-05-25 1985-12-10 Hitachi Ltd 絶縁ゲ−ト形トランジスタ
EP0322860B1 (de) * 1987-12-28 1996-09-11 Fuji Electric Co., Ltd. Halbleiteranordnung mit isoliertem Gate
WO1991003842A1 (en) * 1989-08-31 1991-03-21 Nippondenso Co., Ltd. Insulated gate bipolar transistor
GB9009558D0 (en) * 1990-04-27 1990-06-20 Lucas Ind Plc Semiconductor device
JP2715399B2 (ja) * 1990-07-30 1998-02-18 株式会社デンソー 電力用半導体装置
JP2871352B2 (ja) * 1992-10-27 1999-03-17 日本電気株式会社 半導体装置
DE69327320T2 (de) * 1993-09-30 2000-05-31 Cons Ric Microelettronica Integrierte aktive Klammerungsstruktur für den Schutz von Leistungsanordnungen gegen Überspannungen, und Verfahren zu ihrer Herstellung
FR2751790B1 (fr) * 1996-07-26 1998-11-27 Sgs Thomson Microelectronics Assemblage monolithique d'un transistor igbt et d'une diode rapide
JP3191747B2 (ja) * 1997-11-13 2001-07-23 富士電機株式会社 Ｍｏｓ型半導体素子
US6011280A (en) * 1998-06-26 2000-01-04 Delco Electronics Corporation IGBT power device with improved resistance to reverse power pulses

Also Published As

Publication number Publication date
EP1022785A1 (de) 2000-07-26
USRE40222E1 (en) 2008-04-08
EP1022785B1 (de) 2006-04-05
DE69930715D1 (de) 2006-05-18
US6222248B1 (en) 2001-04-24

Similar Documents

Publication Publication Date Title
DE19701189B4 (de) Halbleiterbauteil
EP0886883B1 (de) Elektronische einrichtung zum schalten elektrischer ströme, für hohe sperrspannungen und mit geringen durchlassverlusten
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102015111371B4 (de) Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE3428067C2 (de) Halbleiter-Überspannungsunterdrücker mit genau vorherbestimmbarer Einsatzspannung und Verfahren zur Herstellung desselben
DE2727405A1 (de) Feldgesteuerter thyristor mit eingebettetem gitter
EP1095408A1 (de) Vertikales halbleiterbauelement mit reduziertem elektrischem oberflachenfeld
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102016120292A1 (de) Halbleitervorrichtung, die eine Transistorvorrichtung enthält
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE3440674A1 (de) Feldeffekt-transistor
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
EP1097482B1 (de) J-fet-halbleiteranordnung
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE19630341A1 (de) Halbleitereinrichtung
EP0098496A1 (de) IGFET mit Injektorzone
DE19521751A1 (de) MOS-gesteuerter Thyristor
DE19534388B4 (de) IGBT-Transistorbauteil
EP0657066A1 (de) Feldeffektgesteuertes halbleiterbauelement
DE69937665T2 (de) Halbleiterbauelement mit isoliertem Gate und dessen Betriebsverfahren
DE2149039C2 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee