DE102020116653A1 - Siliziumcarbid-halbleiterbauelement - Google Patents

Siliziumcarbid-halbleiterbauelement Download PDF

Info

Publication number
DE102020116653A1
DE102020116653A1 DE102020116653.2A DE102020116653A DE102020116653A1 DE 102020116653 A1 DE102020116653 A1 DE 102020116653A1 DE 102020116653 A DE102020116653 A DE 102020116653A DE 102020116653 A1 DE102020116653 A1 DE 102020116653A1
Authority
DE
Germany
Prior art keywords
semiconductor region
semiconductor
trench
silicon carbide
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020116653.2A
Other languages
English (en)
Other versions
DE102020116653B4 (de
Inventor
Takeru Suto
Naoki Tega
Naoki Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE102020116653A1 publication Critical patent/DE102020116653A1/de
Application granted granted Critical
Publication of DE102020116653B4 publication Critical patent/DE102020116653B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

Eine Mehrzahl von Graben-Gate-Elektroden ist von einer oberen Oberfläche ausgebildet, um eine Zwischentiefe eines SiC-Epitaxiesubstrats vom Typ n zu erreichen, das auf einer unteren Oberfläche ein Drain-Gebiet vom Typ n und auf einer oberen Oberfläche ein Source-Gebiet vom Typ n, die mit dem Source-Gebiet in Kontakt steht, enthält, um in einer Richtung entlang der oberen Oberfläche angeordnet zu werden. Hierbei stehen zumindest drei Seitenflächen von vier Seitenflächen einer jeden der Graben-Gate-Elektroden, die eine rechtwinkelige planare Form aufweisen, mit einer Body-Schicht vom Typ p unterhalb des Source-Gebiets in Kontakt. Außerdem erstrecken sich ein JFET-Gebiet in dem SiC-Epitaxiesubstrat und eine Source-Elektrode, die mit dem Source-Gebiet unmittelbar über dem JFET-Gebiet verbunden ist, entlang einer Richtung, in der die Mehrzahl der Graben-Gate-Elektroden angeordnet ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Siliziumcarbid-Halbleiterbauelement, das ein Leistungshalbleiterbauelement ist, und insbesondere ein Siliziumcarbid-Halbleiterbauelement mit einer Grabenstruktur.
  • Beschreibung der zugehörigen Technik
  • Als Leistungs-Metall-Isolator-Halbleiter-Feldeffekttransistor (MISFET), der zu den Leistungshalbleiterbauelementen gehört, wurde gebräuchlicher Weise hauptsächlich ein Leistungs-MISFET unter Verwendung eines Silizium-(Si)-Substrats (im Folgenden als Si-Leistungs-MISFET bezeichnet) verwendet.
  • Ein Leistungs-MISFET (im Folgenden als SiC-Leistungs-MISFET bezeichnet), der ein Siliziumcarbid (SiC)-Substrat (im Folgenden als SiC-Substrat bezeichnet) verwendet, kann jedoch eine höhere Spannungsfestigkeit und einen geringeren Verlust erzielen als der Si-Leistungs-MISFET. Daher haben SiC-Leistungs-MISFETs auf dem Gebiet der Energiespar- oder umweltfreundlichen Invertertechnologie besondere Aufmerksamkeit erregt.
  • Der SiC-Leistungs-MISFET kann einen Einschaltwiderstand im Vergleich zu dem Si-Leistungs-MISFET bei gleicher Spannungsfestigkeit reduzieren. Dies wird darauf zurückgeführt, dass Siliziumcarbid (SiC) eine hohe dielektrische Durchbruchsfeldstärke besitzt, die etwa siebenmal so hoch ist wie die von Silizium (Si), und somit eine Dicke einer Epitaxieschicht, die als Drift-Schicht dient, verringert werden kann.
  • JP 2015-72999 A offenbart eine Halbleitervorrichtung mit: einem Substrat vom Typ n aus Siliziumcarbid; einer Drift-Schicht vom Typ n auf dem Substrat; einer Mehrzahl von streifenförmigen Gräben, die auf der Drift-Schicht ausgebildet sind; einer Gate-Elektrode, die über einen Isolierfilm in jedem der Gräben ausgebildet ist; und einer Stromverteilungsschicht vom Typ n, die auf der Drift-Schicht ausgebildet ist und eine höhere Fremdstoffkonzentration als die Drift-Schicht aufweist. Die Gate-Elektrode begründet einen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET), und der Boden des Grabens ist mit einer Bodenschicht vom Typ p bedeckt.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Bei einem SiC-Leistungs-MISFET vom Grabentyp, bei dem sich eine Gate-Elektrode in einem Graben in einer Draufsicht in eine Richtung erstreckt, ist auf zwei Seitenflächen (Oberflächen des Grabens auf beiden Seiten in der seitlichen Richtung) des Grabens höchstens zwischen Seitenflächen des Grabens, der eine rechtwinkelige, planare Form aufweist, ein Kanal ausgebildet. Daher ist es bei einem vertikalen SiC-Leistungs-MISFET, bei dem sich die Gate-Elektrode auf diese Weise erstreckt, schwierig, die Kanalbreite (Gate-Breite) weiter zu vergrößern und einen Kanalwiderstand zu verringern.
  • Des Weiteren fließen, wenn ein Source-Gebiet und ein JFET-Gebiet so ausgebildet sind, dass sie einen Graben in Draufsicht in einer Erstreckungsrichtung des Grabens sandwichartig umgeben, Elektronen von dem Source-Gebiet in der Erstreckungsrichtung (horizontale Richtung) entlang beider Seitenflächen in der lateralen Richtung des Grabens und fließen dann zu einem Drain-Gebiet auf einer unteren Oberfläche eines Halbleitersubstrats, nachdem sie das JFET-Gebiet durchquert haben. In einem SiC-Leistungs-MISFET mit einem solchen horizontalen Graben ist es schwierig, das Source-Gebiet, den Graben und das JFET-Gebiet sequentiell nebeneinander so anzuordnen, dass sie einander überlappen, so dass das Problem besteht, dass sich die Elementfläche vergrößert.
  • Andere Objekte und neuartige Eigenschaften ergeben sich aus der Beschreibung der vorliegenden Spezifikation und den beigefügten Zeichnungen.
  • Eine Übersicht der Vertreter unter den in der vorliegenden Anmeldung zu offenbarenden Ausführungsformen wird im Folgenden einfach beschrieben.
  • In einem Siliziumcarbid-Halbleiterbauelement als eine Ausführungsform ist eine Mehrzahl von Graben-Gate-Elektroden von einer oberen Oberfläche gebildet, um eine Zwischentiefe eines SiC-Epitaxiesubstrats zu erreichen, das ein Drain-Gebiet auf einer unteren Oberfläche und ein Source-Gebiet auf einer oberen Oberfläche, die mit dem Source-Gebiet in Kontakt steht, enthält, um in einer Richtung entlang der oberen Oberfläche angeordnet zu werden. Hierbei befinden sich mindestens drei Seitenflächen von vier Seitenflächen einer jeden der Graben-Gate-Elektroden, die eine rechtwinkelige planare Form aufweisen, in Kontakt mit einer Body-Schicht unter dem Source-Gebiet, und ein JFET-Gebiet in dem SiC-Epitaxiesubstrat und eine Source-Elektrode, die mit dem Source-Gebiet unmittelbar über dem JFET-Gebiet verbunden ist, erstrecken sich entlang einer Richtung, in der die Mehrzahl der Graben-Gate-Elektroden angeordnet ist.
  • Eine Wirkung, die durch die Vertreter der in der vorliegenden Anmeldung zu offenbarenden Erfindung erzielt werden kann, wird einfach wie folgt beschrieben.
  • Nach der vorliegenden Erfindung kann die Leistung des Siliziumcarbid-Halbleiterbauelements verbessert werden.
  • Figurenliste
    • 1 ist eine Draufsicht, die ein Siliziumcarbid-Halbleiterbauelement, das eine erste Ausführungsform der vorliegenden Erfindung darstellt, zeigt;
    • 2 ist eine perspektivische Ansicht, die das Siliziumcarbid-Halbleiterbauelement, das die erste Ausführungsform der vorliegenden Erfindung darstellt, zeigt;
    • 3 ist eine perspektivische Ansicht, die das Siliziumcarbid-Halbleiterbauelement, das die erste Ausführungsform der vorliegenden Erfindung darstellt, zeigt;
    • 4 ist eine entlang einer Linie A-A von 1 genommene Querschnittsansicht;
    • 5 ist eine entlang einer Linie B-B von 1 genommene Querschnittsansicht;
    • 6 ist eine entlang einer Linie C-C von 1 genommene Querschnittsansicht;
    • 7 ist eine Querschnittsansicht, die das Siliziumcarbid-Halbleiterbauelement, das die erste Ausführungsform der vorliegenden Erfindung darstellt, zeigt;
    • 8 ist eine Draufsicht, die ein Siliziumcarbid-Halbleiterbauelement, das eine erste Modifikation der ersten Ausführungsform der vorliegenden Erfindung darstellt, zeigt;
    • 9 ist eine perspektivische Ansicht, die das Siliziumcarbid-Halbleiterbauelement, das die erste Modifikation der ersten erste Ausführungsform der vorliegenden Erfindung darstellt, zeigt;
    • 10 ist eine entlang einer Linie D-D von 8 genommene Querschnittsansicht;
    • 11 ist eine entlang einer Linie E-E von 8 genommene Querschnittsansicht;
    • 12 ist eine entlang einer Linie F-F von 8 genommene Querschnittsansicht;
    • 13 ist eine Draufsicht, die ein Siliziumcarbid-Halbleiterbauelement, das eine zweite Modifikation der ersten Ausführungsform der vorliegenden Erfindung darstellt, zeigt;
    • 14 ist eine entlang einer Linie G-G von 13 genommene Querschnittsansicht;
    • 15 ist eine entlang einer Linie H-H von 13 genommene Querschnittsansicht;
    • 16 ist eine teilweise aufgebrochene Draufsicht, die das Siliziumcarbid-Halbleiterbauelement, das die zweite Modifikation der ersten Ausführungsform der vorliegenden Erfindung darstellt, zeigt;
    • 17 ist eine teilweise aufgebrochene Draufsicht, die das Siliziumcarbid-Halbleiterbauelement, das die zweite Modifikation der ersten Ausführungsform der vorliegenden Erfindung darstellt, zeigt;
    • 18 ist eine Draufsicht, die ein Siliziumcarbid-Halbleiterbauelement, das eine dritte Modifikation der ersten Ausführungsform der vorliegenden Erfindung darstellt, zeigt;
    • 19 ist eine entlang einer Linie I-I von 18 genommene Querschnittsansicht;
    • 20 ist eine Draufsicht, die ein Siliziumcarbid-Halbleiterbauelement, das eine vierte Modifikation der ersten Ausführungsform der vorliegenden Erfindung darstellt, zeigt;
    • 22 ist eine Draufsicht, die ein Siliziumcarbid-Halbleiterbauelement, das eine zweite Ausführungsform der vorliegenden Erfindung darstellt, zeigt;
    • 23 ist eine perspektivische Ansicht, die das Siliziumcarbid-Halbleiterbauelement, das die zweite Ausführungsform der vorliegenden Erfindung darstellt, zeigt;
    • 24 ist eine perspektivische Ansicht, die das Siliziumcarbid-Halbleiterbauelement, das die zweite Ausführungsform der vorliegenden Erfindung darstellt, zeigt;
    • 25 ist eine entlang einer Linie J-J von 22 genommene Querschnittsansicht;
    • 26 ist eine entlang einer Linie K-K von 22 genommene Querschnittsansicht; und
    • 27 ist eine entlang einer Linie L-L von 22 genommene Querschnittsansicht;
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung anhand der Zeichnungen ausführlich beschrieben. Im Übrigen werden in der gesamten Zeichnung zur Beschreibung der jeweiligen Ausführungsformen Elementen mit gleicher Funktion die gleichen Bezugszahlen zugewiesen und deren wiederholte Beschreibung wird weggelassen. Darüber hinaus wird bei den folgenden Ausführungsformen die Beschreibung gleicher oder ähnlicher Teile grundsätzlich nicht wiederholt, sofern dies nicht besonders erforderlich ist. Darüber hinaus gibt es bei den Zeichnungen zum Beschreiben der Ausführungsformen einen Fall, in dem Schraffuren auch in einer Draufsicht oder einer perspektivischen Ansicht angebracht werden, um das Verständnis der Anordnung zu erleichtern. Ferner gibt es in den Zeichnungen zum Beschreiben der Ausführungsformen einen Fall, in dem Schraffuren sogar in einer Querschnittsansicht weggelassen wird, um das Verständnis der Anordnung zu erleichtern.
  • Darüber hinaus sind „-“ und „+“ Zeichen, die relative Fremdstoffkonzentrationen ausdrücken, deren Leitfähigkeitstypen ein Typ n oder ein Typ p sind, und eine Fremdstoffkonzentration vom Typ n steigt zum Beispiel in der Reihenfolge „n--“, „n-“, „n“, „n+“ und n++“.
  • (Erste Ausführungsform)
  • Im Folgenden wird ein Siliziumcarbid-Halbleiterbauelement unter Bezugnahme auf die Zeichnungen beschrieben, indem ein SiC-Leistungs-Metall-Isolator-Halbleiter-Feldeffekttransistor (MISFET), der eine Seitenfläche in einem Graben (eine Furche oder ein Einschnitt) als Kanalgebiet aufweist, das heißt ein Graben-MOSFET, als Beispiel genommen wird.
  • < Struktur eines Siliziumcarbid-Halbleiterbauelements>
  • Eine Struktur eines Siliziumcarbid-Halbleiterbauelements gemäß einer ersten Ausführungsform wird unter Bezugnahme auf die 1 bis 7 beschrieben. In 1 ist ein ausgedehnter Abschnitt, der ein Teil einer Source-Elektrode ist, als Struktur auf einem Halbleitersubstrat dargestellt, aber ein Teil eines Isolierfilms und ein Teil einer Gate-Elektrode, die Strukturen auf dem Halbleitersubstrat sind, sind nicht dargestellt. Die 2 und 3 sind perspektivische Ansichten desselben Abschnitts des Siliziumcarbid-Halbleiterbauelements von demselben Betrachtungspuunkt. In den 2 und 3 sind jedoch der Isolierfilm (ein Gate-Isolierfilm und ein Zwischenschicht-Isolierfilm) und die Gate-Elektrode an voneinander verschiedenen Abschnitten zum besseren Verständnis teilweise weggelassen.
  • Wie in 1 gezeigt, besitzt ein Zellenarray, das das Siliziumcarbid-Halbleiterbauelement der vorliegenden Ausführung bildet, einen Aufbau, bei dem eine Mehrzahl von Elementarzellen mit einem vorgegebenen planaren Layout in einer Matrix angeordnet sind. In 1 ist eine Elementarzelle von einer Ein-Punkt-Kettenlinie umgeben. Eine X-Richtung und eine Y-Richtung, die in 1 gezeigt sind, sind Richtungen entlang einer oberen Oberfläche (Hauptoberfläche) des Halbleitersubstrats. Die X-Richtung und die Y-Richtung sind in einer Draufsicht zueinander orthogonal. Das Siliziumcarbid-Halbleiterbauelement besitzt eine Source-Elektrode 1, die auf dem Halbleitersubstrat ausgebildet ist und sich in der Y-Richtung erstreckt. In 1 ist eine Mehrzahl der sich in der Y-Richtung erstreckenden Source-Elektroden 1 in der X-Richtung nebeneinander angeordnet, und diese Source-Elektroden 1 sind über eine Source-Elektrode 1 (nicht dargestellt), die das Zellenarray auf der Mehrzahl der in einer Streifenform angeordneten Source-Elektroden 1 abdeckt, integriert und miteinander elektrisch verbunden. Die Source-Elektrode 1 ist mit einem Potentialfixierungsgebiet 14, bei dem es sich um ein Halbleitergebiet vom Typ p++, das auf der oberen Oberfläche des Halbleitersubstrats ausgebildet ist, handelt, elektrisch verbunden. Wenn in der folgenden Beschreibung auf die „Source-Elektrode“ Bezug genommen wird, zeigt die Source-Elektrode 1 einen Abschnitt (Source-Plug) an, der, sofern nicht anders angegeben, in einer Draufsicht in einer Streifenform ausgebildet ist und die Source-Elektrode 1 oberhalb der Mehrzahl der streifenförmig angeordneten Source-Elektroden 1 nicht enthält.
  • Eine Elementarzelle weist auf: ein Source-Gebiet 6, die ein Halbleitergebiet vom Typ n++, das auf der oberen Oberfläche des Halbleitersubstrats ausgebildet ist, ist; das Potentialfixierungsgebiet 14, das die Peripherie des Source-Gebiets 6 umgibt; und einen auf der oberen Oberfläche des Halbleitersubstrats ausgebildeten Graben 9, der in einer Draufsicht mit dem Source-Gebiet 6 und dem Potentialfixierungsgebiet 14 in Kontakt befindet. Eine Mehrzahl der Gräben 9 ist in der Y-Richtung an einer Grenze zwischen dem Source-Gebiet 6, das sich in der Y-Richtung erstreckt, und dem Potentialfixierungsgebiet 14 gebildet. In 1 ist ein Gebiet, in dem die Mehrzahl der Gräben 9 in der Y-Richtung angeordnet sind, von einer gestrichelten Linie umgeben. Eine Gate-Elektrode 2 ist über einen Isolierfilm 11, bei dem es sich um einen Gate-Isolierfilm handelt, in jeden der Gräben 9 eingebettet. In der vorliegenden Anmeldung wird die Gate-Elektrode 2 in dem Graben 9 manchmal als Graben-Gate-Elektrode bezeichnet. Die Source-Elektrode 1 erstreckt sich so, dass sie das Source-Gebiet 6 und das die Peripherie des Source-Gebiets 6 umgebende Potentialfixierungsgebiet 14 überspannt. Das heißt, das Source-Gebiet 6 und das Potentialfixierungsgebiet 14 sind unmittelbar unter der sich erstreckenden Source-Elektrode 1 ausgebildet.
  • Eine Elementarzelle enthält ein Gebiet 1A und ein Gebiet 1B, die in der Y-Richtung angeordnet sind. Das Gebiet 1B ist an einem Endabschnitt in der Y-Richtung in der Elementarzelle ausgebildet. Das Gebiet 1A ist ein Abschnitt, in dem ein als MISFET arbeitendes Element ausgebildet ist, und das Gebiet 1B ist ein Gebiet, das ein Halbleitergebiet vom Typ p und die Source-Elektrode 1 elektrisch verbindet, um eine Source-Spannung an das Halbleitergebiet vom Typ p, das das Element begründet, anzulegen. Hier sind das Source-Gebiet 6 und der Graben 9 nur in dem Gebiet 1A ausgebildet, und die Source-Elektrode 1 ist mit dem Potentialfixierungsgebiet 14, das das Halbleitergebiet vom Typ p++ in dem Gebiet 1B ist, elektrisch verbunden.
  • 1 zeigt eine Struktur, in der das Potentialfixierungsgebiet 14 mit einem Teil des Grabens 9 in dem Gebiet 1A in Kontakt steht, aber der Graben 9 und das Potentialfixierungsgebiet 14 sind in perspektivischen Ansichten und Querschnittsansichten, die in den 2 bis 7 dargestellt sind, voneinander getrennt sind. Das heißt, streng genommen zeigen die in den 2 bis 7 gezeigten perspektivischen Ansichten und Querschnittsansichten nicht das in 1 dargestellte Siliziumcarbid-Halbleiterbauelement selbst. Der Graben 9 und das Potentialfixierungsgebiet 14 können entweder miteinander in Kontakt stehen oder voneinander getrennt sein. Dies gilt auch für die zweite bis vierte Modifikation der vorliegenden Ausführungsform und eine zweite Ausführungsform, die unten beschrieben werden. Wie in 1 gezeigt, ist, wenn der Graben 9 und das Potentialfixierungsgebiet 14 getrennt sind, die Peripherie des Grabens 9 in einer Draufsicht vollständig von dem Source-Gebiet 6 umgeben, und zum Beispiel sind die Source-Gebiete 6 von in der X-Richtung benachbarten Elementarzellen miteinander verbunden.
  • Bei der in 1 dargestellten Struktur hat eine Elementarzelle in einer Draufsicht beide Endabschnitte in der X-Richtung, und die Source-Elektrode 1 befindet sich an einem der Endabschnitte, und das Potentialfixierungsgebiet 14 ist auf einer oberen Oberfläche einer Epitaxieschicht auf dem anderen zwischen diesen Endabschnitten ausgebildet. Das heißt, zwischen den Endabschnitten auf beiden Seiten in der X-Richtung der Elementarzelle in einer Draufsicht ist der Endabschnitt entgegengesetzt dem Endabschnitt, an dem die Source-Elektrode 1 ausgebildet ist, von dem Source-Gebiet 6 getrennt. Daher sind die Source-Gebiete 6 zwischen einer ersten Elementarzelle und einer zweiten Elementarzelle, die auf einer Seite in der X-Richtung dazu benachbart ist, miteinander verbunden, und die Source-Gebiete 6 sind zwischen der ersten Elementarzelle und einer dritten Elementarzelle, die auf der anderen Seite dazu benachbart ist, voneinander getrennt. Die Source-Gebiete können jedoch zwischen der ersten Elementarzelle und der dritten Elementarzelle, wie oben beschrieben miteinander verbunden sein (siehe die 2 bis 7).
  • Wie in 1 gezeigt, belegt eine Elementarzelle in zwei in der X-Richtung benachbarten Source-Elektroden 1 einen Bereich vom Zentrum einer Source-Elektrode 1 bis zur Mitte zwischen diesen Source-Elektroden 1. Außerdem belegt eine Elementarzelle einen Bereich mit einem Source-Gebiet 6 und einem Potentialfixierungsgebiet 14, die unter den in der Y-Richtung abwechselnd angeordneten Source-Gebieten 6 und Potentialfixierungsgebieten 14 benachbart sind. In einer Draufsicht sind mehrere derartiger Elementarzellen in der Y-Richtung angeordnet und in der X-Richtung invertiert angeordnet. Das heißt, die in der X-Richtung benachbarten Elementarzellen besitzen ein planares Layout, das in Bezug auf eine dazwischen liegende Grenzlinie als Achse liniensymmetrisch ist. Mit anderen Worten, Strukturen der in der X-Richtung benachbarten Elementarzellen weisen in einer Draufsicht eine liniensymmetrische Beziehung auf.
  • Der Graben 9 erstreckt sich hier in der X-Richtung, aber er erstreckt sich nicht notwendigerweise in der X-Richtung. Eine Kanalbreite des SiC-Leistungs-MISFETs kann jedoch leicht vergrößert werden, indem der Graben 9 in der X-Richtung erweitert wird. Eine solche Vergrößerung der Kanalbreite wird bei einem Graben-MOSFET, bei dem sich eine Graben-Gate-Elektrode ähnlich wie die Source-Elektrode 1 in der Y-Richtung erstreckt, kaum erreicht. Bei der vorliegenden Ausführungsform sind jedoch inselförmige Graben-Gate-Elektroden so angeordnet, dass sie in der Y-Richtung voneinander getrennt sind und daher die Kanalbreite durch Erweitern des Grabens 9 in der X-Richtung leicht vergrößert werden kann und ein Einschaltwiderstand des SiC-Leistungs-MISFETs verringert werden kann. Dadurch ist es möglich, einen durch einen Widerstandswert des SiC-Leistungs-MISFETs verursachten elektrischen Verlust zu verringern.
  • Auf diese Weise sind, als eine der Eigenschaften der vorliegenden Ausführungsform, die Mehrzahl der Gräben 9 in der Y-Richtung angeordnet, und die Mehrzahl der Gräben 9 sind sogar in einer Elementarzelle in der Y-Richtung angeordnet. Die jeweiligen Gate-Elektroden (Graben-Gate-Elektroden) 2 in der Mehrzahl der in der Y-Richtung angeordneten Gräben 9 sind mit einem sich in der Y-Richtung erstreckenden Gate-Muster auf dem Halbleitersubstrat integriert und sind elektrisch miteinander verbunden. Die Mehrzahl der in einer Elementarzelle ausgebildeten Gate-Elektroden 2 sind mit der Mehrzahl der Gate-Elektroden 2 in einer anderen Elementarzelle, die in der Y-Richtung entlang der Elementarzelle angeordnet ist, elektrisch verbunden.
  • Wie in den 2 bis 5 gezeigt, besitzt das Siliziumcarbid-Halbleiterbauelement der vorliegenden Ausführungsform ein Siliziumcarbid-(SiC)-Epitaxiesubstrat (im Folgenden als SiC-Epitaxiesubstrat oder als Halbleitersubstrat bezeichnet) vom Typ n. Das SiC-Epitaxiesubstrat (Halbleitersubstrat) ist ein gestapeltes Substrat, das durch ein Siliziumcarbid-Substrat vom Typ n+, das Siliziumcarbid enthält, und eine Epitaxieschicht (Halbleiterschicht) vom Typ n-, die durch ein epitaktisches Wachstumsverfahren auf dem Siliziumcarbid-Substrat erzeugt wird, gebildet ist. Die Epitaxieschicht ist eine Halbleiterschicht, die SiC enthält. In jeder Zeichnung der vorliegenden Anmeldung ist eine Drift-Schicht 4, bei der es sich um ein Halbleitergebiet vom Typ n-, das die Epitaxieschicht hauptsächlich bildet, handelt, gezeigt und ein Drain-Gebiet 12 mit einem Siliziumcarbid-Substrat aus einem Halbleitergebiet vom Typ n+ ist unterhalb der Drift-Schicht 4 gezeigt. Das heißt, ein als Drain-Gebiet 12 dargestellter Teil in den 2 bis 5 und anderen perspektivischen Ansichten und Querschnittsansichten ist das Siliziumcarbid-Substrat.
  • Das heißt, das Drain-Gebiet 12 ist in dem Halbleitersubstrat ausgebildet und die Drift-Schicht 4 ist auf dem Drain-Gebiet 12 in Kontakt mit dem Drain-Gebiet 12 in dem Halbleitersubstrat ausgebildet. Eine Fremdstoffkonzentration vom Typ n des Drain-Gebiets 12 ist höher als eine Fremdstoffkonzentration vom Typ n der Drift-Schicht 4. Die Drift-Schicht 4, Body-Schichten 5 und 5a, das Source-Gebiet 6, eine Stromverteilungsschicht 7, ein Schutzgebiet 8, das Drain-Gebiet 12, ein JFET-Gebiet 13 und das Potentialfixierungsgebiet 14 sind in der Epitaxieschicht ausgebildet.
  • Die Drain-Elektrode 3 ist in Kontakt mit einer unteren Oberfläche des Drain-Gebiets 12, das heißt einer unteren Fläche des Halbleitersubstrats, ausgebildet. Das heißt, die untere Oberfläche des Halbleitersubstrats ist mit der Drain-Elektrode 3 bedeckt, und die Drain-Elektrode 3 ist mit dem Drain-Gebiet 12 elektrisch verbunden. Die Drain-Elektrode 3 besteht zum Beispiel aus einer gestapelten Leiterschicht, die Gold (Au) enthält. Das Source-Gebiet 6 ist auf der oberen Oberfläche des Halbleitersubstrats (der oberen Oberfläche der Epitaxieschicht) ausgebildet und die Body-Schicht 5, die ein Halbleitergebiet vom Typ p ist, ist in Kontakt mit einer unteren Oberfläche des Source-Gebiets 6 zwischen dem Source-Gebiet 6 und der Drift-Schicht 4 ausgebildet. Das Source-Gebiet 6 weist eine höhere Fremdstoffkonzentration vom Typ n als die unten zu beschreibende Stromverteilungsschicht 7 auf und ist mit der Source-Elektrode 1 elektrisch verbunden.
  • Die Stromverteilungsschicht 7, bei der es sich um ein Halbleitergebiet vom Typ n+ handelt, ist in Kontakt mit einer unteren Oberfläche der Body-Schicht 5 unterhalb der Body-Schicht 5 ausgebildet. Zusätzlich ist die Drift-Schicht 4 in einem in der X-Richtung zu der Stromverteilungsschicht 7 benachbarten Gebiet ausgebildet, wobei sich das Gebiet unmittelbar unter der Source-Elektrode 1 in der Y-Richtung erstreckt. Hier ist die Drift-Schicht 4 von der unteren Oberfläche der Body-Schicht 5 bis zu der unteren Oberfläche der Epitaxieschicht in der Epitaxieschicht unterhalb der Body-Schicht 5 ausgebildet. Das heißt, die untere Oberfläche der Drift-Schicht 4 steht mit dem Drain-Gebiet 12, das heißt dem Siliziumcarbid-Substrat, in Kontakt. Darüber hinaus ist die Body-Schicht 5a vom Typ p in einem in der X-Richtung zu der Stromverteilungsschicht 7 benachbarten Gebiet, dem der Drift-Schicht 4 gegenüberliegenden Gebiet, ausgebildet. Eine obere Fläche der Body-Schicht 5a steht mit der Body-Schicht 5 in Kontakt. In der Elementarzelle befindet sich die Stromverteilungsschicht 7 in Bezug auf den Graben 9 auf der Seite der Source-Elektrode 1 und die Body-Schicht 5a befindet sich in Bezug auf den Graben 9 auf einer Seite, die der Seite der Source-Elektrode 1 in der X-Richtung gegenüberliegt. Die Body-Schichten 5 und 5a weisen dieselbe Fremdstoffkonzentration vom Typ p auf.
  • Die Stromverteilungsschicht 7 ist ein Gebiet mit geringem Widerstand, das dazu ausgebildet ist, einen Strom, der in der Drift-Schicht 4 fließt, in der X-Richtung zu verbreiten und den Strom in ein weites Gebiet fließen zu lassen. Das heißt, der Strom kann durch Erzeugen der Stromverteilungsschicht 7 daran gehindert werden, lokal zu fließen. Die Stromverteilungsschicht 7 ist in dem in 1 gezeigten Gebiet 1A ausgebildet und sie ist nicht in dem Gebiet 1B ausgebildet. Das heißt, das Gebiet 1B ist in einer Draufsicht von dem Source-Gebiet 6 und der Stromverteilungsschicht 7 getrennt. Mit anderen Worten, in einer Draufsicht überlappt sich das Gebiet 1B nicht mit dem Source-Gebiet 6 und der Stromverteilungsschicht 7.
  • Das Schutzgebiet 8, das ein Halbleitergebiet vom Typ p ist, ist in Kontakt mit einer unteren Oberfläche einer jeden von der Stromverteilungsschicht 7 und der Body-Schicht 5a unterhalb einer jeden von der Stromverteilungsschicht 7 und der Body-Schicht 5a ausgebildet. Der Graben 9 ist von der oberen Oberfläche des Halbleitersubstrats (der oberen Oberfläche der Epitaxieschicht), das heißt der oberen Oberfläche der Body-Schicht 5 in dem Source-Gebiet 6 bis zu einer Zwischentiefe des Schutzgebiets 8 ausgebildet. Das heißt, der Graben 9 durchdringt die Body-Schicht 5 und erreicht eine untere Oberfläche (unteres Ende) des Schutzgebiets 8 nicht. Mit anderen Worten, eine Bodenfläche des Grabens 9 und die untere Oberfläche (unteres Ende) des Schutzgebiets 8 sind voneinander getrennt.
  • Da sich die Bodenfläche des Grabens 9 an einer Position befindet, die tiefer als die obere Fläche (oberes Ende) des Schutzgebiets 8 liegt, stehen untere Enden von vier Seitenflächen des Grabens 9 mit einer rechtwinkeligen, ebenen Form mit dem Schutzgebiet 8 in Kontakt. Das heißt, alle vier Seiten und vier Ecken der Bodenfläche des Grabens 9 sind mit dem Schutzgebiet 8 bedeckt. Mit anderen Worten, die Bodenfläche des Grabens 9 und die vier Seitenflächen des Grabens 9 stehen mit dem Schutzgebiet 8 kontinuierlich in Kontakt. Das bedeutet, dass der Graben 9 in einer Draufsicht von dem Schutzgebiet 8 umgeben ist. Auf diese Weise ist der Graben 9 von der oberen Oberfläche der Epitaxieschicht bis zu einer Zwischentiefe der Epitaxieschicht unterhalb der Body-Schicht 5 ausgebildet.
  • In einer Draufsicht stehen zwischen dem Schutzgebiet 8 und der Body-Schicht 5 Seitenflächen des Grabens 9 auf beiden Seiten in der X-Richtung und eine Seitenfläche des Grabens 9 auf der Seite der Source-Elektrode 1 in der Elementarzelle mit der Stromverteilungsschicht 7 in Kontakt. Das heißt, die drei Seitenflächen unter den vier Seitenflächen des Grabens 9 stehen mit der Stromverteilungsschicht 7 in Kontakt. Das heißt, in einer Draufsicht überlappt sich ein Teil der Stromverteilungsschicht 7 mit dem in 1 von der gestrichelten Linie umgebenen Grabenbildungsgebiet. Eine Seitenfläche mit Ausnahme der drei Seitenflächen unter den vier Seitenflächen des Grabens 9 steht mit der Aufbauschicht 5a auf derselben Höhe wie die Stromverteilungsschicht 7 in Kontakt. Darüber hinaus steht von den drei Seitenflächen jede der Seitenflächen auf beiden Seiten in der Y-Richtung des Grabens 9 sowohl mit der Stromverteilungsschicht 7 als auch mit der Aufbauschicht 5a in Kontakt. Das heißt, der Graben 9 durchdringt die Grenze zwischen der Stromverteilungsschicht 7 und der Aufbauschicht 5a vertikal. Auf der Stromverteilungsschicht 7 stehen mindestens drei der vier Seitenflächen des Grabens 9 mit der Body-Schicht 5 in Kontakt. Hier stehen alle vier Seitenflächen des Grabens 9 mit der Body-Schicht 5 in Kontakt. Daher können, wenn sich der SiC-Leistungs-MISFET im Ein-Zustand befindet, Kanäle auf allen vier Seitenflächen des Grabens 9 gebildet werden.
  • Die Drift-Schicht 4 ist in einem Gebiet, das in der X-Richtung zu dem Schutzgebiet 8 benachbart ist, und unmittelbar unter der sich in der Y-Richtung erstreckenden Source-Elektrode 1 ausgebildet. Ein Teil der Drift-Schicht 4, der in einem in der X-Richtung zu dem Schutzgebiet 8 benachbarten Gebiet ausgebildet ist, überlappt sich in einer Draufsicht mit der Stromverteilungsschicht 7. Das heißt, die Drift-Schicht 4 und das Schutzgebiet 8 sind in der X-Richtung unmittelbar unter der Stromverteilungsschicht 7 nebeneinander angeordnet. Das heißt, in einer Draufsicht befindet sich ein Endabschnitt der Stromverteilungsschicht 7 auf der Seite der Source-Elektrode 1 näher an der Source-Elektrode 1 als ein Endabschnitt des Schutzgebiets 8 auf der Seite der Source-Elektrode 1.
  • Wie oben beschrieben, sind eine Schicht, die die Stromverteilungsschicht 7 und die Body-Schicht 5a enthält, und eine Schicht, die das Schutzgebiet 8 enthält, so ausgebildet, dass sie sich in der vertikalen Richtung in dem zu der Drift-Schicht 4 benachbarten Gebiet unmittelbar unterhalb der Source-Elektrode 1 in der X-Richtung überlappen. Die Body-Schicht 5 und die Body-Schicht 5a stehen miteinander in Kontakt und besitzen zum Beispiel dieselbe Fremdstoffkonzentration vom Typ p. Das Schutzgebiet 8 besitzt eine höhere Fremdstoffkonzentration vom Typ p als sowohl die Body-Schicht 5 als auch die Body-Schicht 5a. Darüber hinaus stehen die Body-Schicht 5a und das Schutzgebiet 8 miteinander in Kontakt. Daher sind die Body-Schichten 5 und 5a und das Schutzgebiet 8 elektrisch miteinander verbunden.
  • Die Mehrzahl der Gräben 9 ist so ausgebildet, dass sie in der Y-Richtung angeordnet sind, und die Gate-Elektrode 2 ist in jeden der Gräben 9 mit dem dazwischen liegenden Isolierfilm 11 vollständig eingebettet. Die Gate-Elektroden 2 in den jeweiligen Gräben 9 sind über den Isolierfilm 11 auf dem Source-Gebiet 6 ausgebildet und sind durch die sich in der Y-Richtung erstreckende Gate-Elektrode 2 miteinander verbunden. Das heißt, die Gate-Elektrode 2 besitzt in einem Querschnitt entlang der Y-Richtung eine kammförmige Struktur. Das heißt, die Mehrzahl der in der Y-Richtung angeordneten Graben-Gate-Elektroden sind durch die Gate-Elektrode 2 oberhalb der Graben-Gate-Elektroden zueinander parallel geschaltet. Eine untere Oberfläche, Seitenflächen und eine obere Oberfläche der sich in der Y-Richtung erstreckenden Gate-Elektrode 2 auf dem Source-Gebiet 6 sind mit dem Isolierfilm 11 bedeckt. Das heißt, der Isolierfilm 11 enthält einen Gate-Isolierfilm, der unterhalb der sich in der Y-Richtung erstreckenden Gate-Elektrode 2 ausgebildet ist, und einen Zwischenschicht-Isolierfilm, der oberhalb des Gate-Isolierfilms ausgebildet ist.
  • Die Source-Elektrode 1 ist in einem Anschlussloch, das den Isolierfilm 11 auf dem Halbleitersubstrat und auf dem Isolierfilm 11 durchdringt, ausgebildet. Die Source-Elektrode 1, mit der das Innere des Anschlusslochs vollständig gefüllt ist, und die Source-Elektrode 1 auf dem Isolierfilm 11 sind miteinander integriert. Um das Verständnis einer Form der sich in der Y-Richtung erstreckenden Source-Elektrode 1 in dem Anschlussloch zu erleichtern, zeigt 2 einen Teil der Source-Elektrode 1 unmittelbar über der sich in der Y-Richtung erstreckenden Source-Elektrode 1 und einen Teil der Source-Elektrode 1 auf dem Isolierfilm 11 nicht. Die Source-Elektrode 1 ist an einem Boden des Anschlusslochs an einem Boden des Anschlusslochs mit dem Potentialfixierungsgebiet 14 verbunden.
  • Das Potentialfixierungsgebiet 14 ist so ausgebildet, dass es in der Y-Richtung zu dem Source-Gebiet 6 benachbart ist. Wie in 6 gezeigt, steht die untere Oberfläche des Potentialfixierungsgebiets 14 mit der oberen Oberfläche der Body-Schicht 5 in Kontakt. Das Potentialfixierungsgebiet 14 weist eine höhere Fremdstoffkonzentration vom Typ p auf als jede der Body-Schichten 5 und 5a und das Schutzgebiet 8. Da das Schutzgebiet 8 über die Body-Schichten 5a und 5 und das Potentialfixierungsgebiet 14 elektrisch mit der Source-Elektrode 1 verbunden ist, kann eine Source-Spannung von der Source-Elektrode 1 an das Schutzgebiet 8 angelegt werden. Da die Body-Schicht 5 über das Potentialfixierungsgebiet 14 elektrisch mit der Source-Elektrode 1 verbunden ist, kann die Source-Spannung von der Source-Elektrode 1 an die Body-Schicht 5 angelegt werden.
  • Die 4 bis 6 zeigen Querschnitte einer Elementarzelle. 7 zeigt vier Elementarzellen, die in der X-Richtung angeordnet sind, wobei eine Elementarzelle von einer Ein-Punkt-Kettenlinie umgeben ist. Wie in 7 gezeigt, weisen die in der X-Richtung benachbarten Elementarzellen jeweils invertierte Strukturen auf, mit einer Grenze zwischen den Elementarzellen als Achse. Eine Elementarzelle ist durch die Drain-Elektrode 3, die Drift-Schicht 4, die Body-Schichten 5 und 5a, das Source-Gebiet 6, die Stromverteilungsschicht 7, das Schutzgebiet 8, das JFET-Gebiet 13, den Graben 9, den Isolierfilm 11, die Gate-Elektrode 2, die Source-Elektrode 1 und das Potentialfixierungsgebiet 14 gebildet (siehe 6).
  • Die in der X-Richtung benachbarten Elementarzellen teilen sich die sich in der Y-Richtung erstreckende Source-Elektrode 1. Daher ist es im Falle der Bildung einer jeden der in einer Streifenform gebildeten Source-Elektroden 1 mit einer minimal gestaltbaren Breite möglich, einen Zell-Pitch der Elementarzelle in der X-Richtung im Vergleich zu einem Fall, bei dem alle Elementarzellen in der X-Richtung angeordnet sind, ohne dass sie invertiert sind, zu verkürzen.
  • Wie in den 4, 5 und 7 gezeigt, ist das Sperrschicht-Feldeffekttransistor-(JFET)-Gebiet 13, bei dem es sich um ein Halbleitergebiet vom Typ n oder vom Typ n- handelt, entlang des Schutzgebiets 8 in der X-Richtung in der Drift-Schicht 4 unterhalb der Stromverteilungsschicht 7 ausgebildet. Insbesondere unmittelbar unterhalb der Stromverteilungsschicht 7 ist das JFET-Gebiet 13 benachbart zu dem Schutzgebiet 8, und ein Teil des JFET-Gebiets 13 ist in der X-Richtung benachbart zu der Stromverteilungsschicht 7. Das JFET-Gebiet 13 erstreckt sich in der Y-Richtung unmittelbar unter der Source-Elektrode 1. Das heißt, die Source-Elektrode 1, das Grabenbildungsgebiet, in dem die Mehrzahl der Gräben 9 angeordnet ist (siehe 1), und das JFET-Gebiet 13 erstrecken sich in der Y-Richtung parallel zueinander. Ein unteres Ende des JFET-Gebiets 13 ist in den 4, 5 und 7 durch eine gestrichelte Linie gekennzeichnet.
  • Eine Fremdstoffkonzentration vom Typ n des JFET-Gebiets 13 ist gleich oder höher als die Fremdstoffkonzentration vom Typ n der Drift-Schicht 4. Darüber hinaus ist die Fremdstoffkonzentration vom Typ n des JFET-Gebiets 13 geringer als die Fremdstoffkonzentration vom Typ n einer/eines jeden von der Stromverteilungsschicht 7 und dem Source-Gebiet 6. Das JFET-Gebiet 13 ist ein Gebiet zwischen den in der X-Richtung benachbarten Schutzgebieten 8 (siehe 7). Das heißt, das JFET-Gebiet 13 ist ein Gebiet, in dem sich Verarmungsschichten von einer jeden der gegenüberliegenden Seitenflächen der benachbarten Schutzgebiete 8 erstrecken und die Verarmungsschichten stehen miteinander in Kontakt, wenn sich der SiC-Leistungs-MISFET in einem Aus-Zustand befindet.
  • Als nächstes wird ein Betrieb des SiC-Leistungs-MISFETs der vorliegenden Ausführungsform unter Bezugnahme auf 5 beschrieben. Der SiC-Leistungs-MISFET enthält zumindest das Drain-Gebiet 12, das Source-Gebiet 6, die Body-Schicht 5 und die Gate-Elektrode 2. Wenn sich der SiC-Leistungs-MISFET im Ein-Zustand befindet, wird, wie in 5 gezeigt, in der Body-Schicht 5 und der Body-Schicht 5a benachbart zu dem Graben 9 (nicht gezeigt) ein Kanal 10 gebildet. Das heißt, aus dem Kanal 10, der in dem in 5 gezeigten Abschnitt erzeugt wird, wird ein Abschnitt auf der Stromverteilungsschicht 7 in der Body-Schicht 5 erzeugt und ein zu der Stromverteilungsschicht 7 benachbarter Abschnitt wird in der Body-Schicht 5a erzeugt. Das heißt, der Kanal 10 wird in dem zu dem Graben 9 benachbarten Halbleitergebiet vom Typ p erzeugt. Da bei der vorliegenden Ausführungsform alle vier Seitenflächen des Grabens 9 mit der Body-Schicht 5 in Kontakt stehen, wird der Kanal 10 an allen vier Seitenflächen gebildet. Zu dieser Zeit fließt der Strom von der Seite der Drain-Elektrode 3 zur Seite der Source-Elektrode 1, nachdem er das Drain-Gebiet 12, die Drift-Schicht 4, das JFET-Gebiet 13, die Stromverteilungsschicht 7, den Kanal 10 (die Body-Schichten 5 und 5a) und das Source-Gebiet 6 der Reihe nach durchflossen hat.
  • Darüber hinaus fließt kein Strom, wenn sich der SiC-Leistungs-MISFET im Aus-Zustand befindet, da der Kanal 10 nicht ausgebildet wird. Das Schutzgebiet 8 und das JFET-Gebiet 13 sind jedoch unterhalb des Grabens 9 vorgesehen, um einen sehr geringen Strom zwischen der Source und dem Drain im Aus-Zustand zu unterdrücken und die Spannungsfestigkeit zu verbessern. Das heißt, die Verarmungsschichten in dem JFET-Gebiet 13 zwischen den benachbarten Schutzgebieten 8 sind während eines Aus-Betriebs des SiC-Leistungs-MISFETs geschlossen, da das Schutzgebiet 8 vorgesehen ist und somit ein Strompfad zwischen der Source und dem Drain unterbrochen ist. Das heißt, das Schutzgebiet 8 hat die Aufgabe, die in seiner Peripherie erzeugten Verarmungsschichten zwischen den benachbarten Schutzgebieten 8 zu verbinden, um den sehr geringen Strom zu unterdrücken, und er verbessert die Spannungsfestigkeit. Dementsprechend kann die Spannungsfestigkeit im Aus-Zustand auch dann gewährleistet werden, wenn die Fremdstoffkonzentration der Drift-Schicht 4 zum Zwecke der Senkung eines Elementwiderstandes erhöht wird. Darüber hinaus hat das Schutzgebiet 8 die Aufgabe, die Konzentration eines elektrischen Feldes in der Nähe der Ecke des Grabens 9 zu verhindern und das Auftreten eines dielektrischen Durchbruchs zwischen der Epitaxieschicht und der Gate-Elektrode 2 zu verhindern.
  • Hier ist die Stromverteilungsschicht 7 das Halbleitergebiet vom Typ n, das in einem Herstellungsverfahren des Siliziumcarbid-Halbleiterelements nach dem Bilden eines Schutzgebiets und des Halbleitergebiets vom Typ p auf dem Schutzgebiet 8 in der Drift-Schicht 4 durch Ionenimplantieren eines Fremdstoffs vom Typ n in ein Halbleitergebiet vom Typ p ausgebildet wird. Das heißt, die Stromverteilungsschicht 7 wird durch umgekehrtes Implantieren von Fremdstoffionen vom Typ n in das Halbleitergebiet vom Typ p gebildet. Dementsprechend ist die Fremdstoffkonzentration vom Typ n der Stromverteilungsschicht 7 höher als die Fremdstoffkonzentration vom Typ p des Schutzgebiets 8. In anderen Worten, die Menge der Fremdstoffe vom Typ n pro Einheitsabscheidung der Stromverteilungsschicht 7 ist größer als die Menge der Fremdstoffe vom Typ p pro Einheitsabscheidung des Schutzgebiets 8. Da die Fremdstoffkonzentration der Stromverteilungsschicht 7 höher als die Fremdstoffkonzentration des Schutzgebiets 8 ist, wird die durch die Stromverteilungsschicht 7 erzielte Stromverteilungsleistung verbessert, und ein Gebiet, in dem der Strom in der Drift-Schicht 4 fließt, kann in der horizontalen Richtung erweitert werden. Entsprechend kann der Widerstand des SiC-Leistungs-MISFETs verringert werden.
  • Da die Stromverteilungsschicht 7 durch die Ionenimplantation des Fremdstoffs vom Typ n in das Halbleitergebiet vom Typ p nach dem Bilden des Schutzgebiets und des Halbleitergebiets vom Typ p auf dem Schutzgebiet 8 in der Drift-Schicht 4 ausgebildet wird, ist eine Höhe der unteren Oberfläche der Stromverteilungsschicht 7 gleich entweder unmittelbar über dem Schutzgebiet 8 oder unmittelbar über dem JFET-Gebiet 13. Das heißt, die gesamte Stromverteilungsschicht 7 wird über der oberen Oberfläche des Schutzgebiets 8 ausgebildet, und die Stromverteilungsschicht 7 wird nicht in einem in der horizontalen Richtung zu dem Schutzgebiet 8 benachbarten Gebiet ausgebildet. Das heißt, nur das JFET-Gebiet 13 (Drift-Schicht 4), das eine geringere Fremdstoffkonzentration als die Stromverteilungsschicht 7 aufweist, wird zwischen den in der X-Richtung benachbarten Schutzgebieten 8 ausgebildet. Im Übrigen ist die horizontale Richtung in der vorliegenden Anmeldung eine Richtung entlang der oberen Oberfläche des Halbleitersubstrats, und die vertikale Richtung in der vorliegenden Anmeldung ist eine Richtung senkrecht zu der oberen Oberfläche des Halbleitersubstrats.
  • Infolgedessen gibt es keinen hochkonzentrierten Strompfad zwischen den benachbarten Schutzgebieten 8, und somit werden die Verarmungsschichten zwischen den benachbarten Schutzgebieten 8 im Aus-Zustand des Elements leicht geschlossen. Dadurch kann die Zuverlässigkeit des Siliziumcarbid-Halbleiterbauelements verbessert werden.
  • Die in den 4 bis 7 gezeigten Body-Schichten 5 und 5a sowie das Schutzgebiet 8 sind Gebiete, die in einen elektrisch floatenden Zustand versetzt werden, wenn sie nicht elektrisch mit der Source-Elektrode 1 verbunden sind, und sie neigen dazu, darauf verbleibende Ladungen aufzuweisen. In einem solchen Fall werden die Ladungen, nachdem der SiC-Leistungs-MISFET eine vorgegebene Operation ausgeführt hat (einen Einschaltvorgang oder Ausschaltvorgang), ohne irgendeine Änderung der Body-Schichten 5 und 5a und des Schutzgebiets 8 in dem entsprechenden Betriebszustand gehalten. Dadurch wird ein Schaltvorgang, der den SiC-Leistungs-MISFET verwendet, instabil, so dass sich die Zuverlässigkeit des SiC-Leistungs-MISFET wahrscheinlich verschlechtert.
  • Bei der vorliegenden Ausführungsform wird das Potentialfixierungsgebiet 14 jedoch von dem Gebiet 1B bis zu dem Endabschnitt der Elementarzelle in der X-Richtung, das heißt in der Nähe des Grabens 9, durchgehend ausgebildet (siehe 1). Dadurch ist es möglich, ein Source-Potential von einem Verbindungsabschnitt zwischen der Source-Elektrode 1 und dem Potentialfixierungsgebiet 14 auf einfache Weise in das Schutzgebiet 8 unmittelbar unterhalb des Grabens 9, das relativ weit entfernt ist, zu leiten. Da die sich im Gebiet 1A in der Y-Richtung erstreckende Stromverteilungsschicht 7 im Gebiet 1B nicht vorhanden ist, ist es möglich, dem Schutzgebiet 8 ein Potential linear zuzuführen, ohne die Außenseite der Stromverteilungsschicht 7 zwischen dem Schutzgebiet 8 und dem Verbindungsabschnitt zwischen der Source-Elektrode 1 und dem Potentialfixierungsgebiet 14 zu umgehen. Dementsprechend kann ein Potential des Schutzgebiets 8 fixiert werden, wodurch ein dielektrischer Durchbruch an der Ecke des Grabens 9 verhindert wird und die Verarmungsschichten zwischen den benachbarten Schutzgebieten 8 im Aus-Zustand des SiC-Leistungs-MISFETs leicht geschlossen werden können. Das heißt, das Spannungsfestigkeitsvermögen des Siliziumcarbid-Halbleiterbauelements kann verbessert werden.
  • Wie in 4 gezeigt, sind der Graben 9 und das JFET-Gebiet 13 um das Maß des Schutzgebiets 8, das von der Seitenfläche des Grabens 9 in der X-Richtung vorragt, getrennt. Insbesondere beträgt in der Elementarzelle ein kürzester Abstand von der Seitenfläche des Grabens 9 zu einem Endabschnitt des Schutzgebiets 8 auf der Seite der Source-Elektrode 1 0,3 µm oder mehr. Da das Schutzgebiet 8 die Ecke des Grabens 9 in der horizontalen Richtung auf diese Weise dick bedeckt, kann ein elektrisches Feld an der Ecke des Grabens 9 nahe Null erzeugt werden und das Auftreten eines dielektrischen Durchbruchs an der Ecke kann verhindert werden. Da der Abstand zwischen der Seitenfläche des Grabens 9 und dem JFET-Gebiet 13 auf 0,3 µm oder mehr eingestellt ist, besitzt die Stromverteilungsschicht 7 einen hohen Widerstand, um einen Kurzschlussstrom nur dann zu unterdrücken, wenn ein Kurzschlussfehler auftritt, und somit kann die Kurzschlusstoleranz mit dem stabilen Betrieb verbessert werden. Dementsprechend wird verhindert, dass sich der Strom auf die Innenseite der Drift-Schicht 4 des SiC-Leistungs-MISFETs konzentriert, und die Kurzschlusstoleranz des Elements kann verbessert werden.
  • Wenn das Schutzgebiet nach dem Bilden des Grabens durch Implantieren von Fremdstoffionen vom Typ p zu einem Boden des Grabens hin gebildet wird, ist es schwierig, das Schutzgebiet an einer Stelle, die von der Seitenfläche des Grabens wie oben beschrieben um 0,3 µm oder mehr entfernt ist, abzuschließen. Das heißt, es ist schwierig, die Ecke des Grabens in der horizontalen Richtung durch das Schutzgebiet dick abzudecken. In einem solchen Fall ist der Abstand zwischen der Drift-Schicht (JFET-Gebiet) und der Ecke des Grabens kurz, so dass es schwierig ist, den dielektrischen Durchbruch an der Ecke zu verhindern. Hier werden das Schutzgebiet 8 und das oben beschriebene Halbleitergebiet vom Typ p darauf vor einem Schritt zum Bilden des Grabens 9 gebildet, und die Stromverteilungsschicht 7 wird durch umgekehrtes Implantieren eines Fremdstoffs vom Typ n in einen Teil des Halbleitergebiets vom Typ p gebildet. Daher kann eine Grenze zwischen der Stromverteilungsschicht 7 und dem Schutzgebiet 8 über eine Länge von 0,3 µm oder mehr von der Seitenfläche des Grabens 9 in der X-Richtung gebildet werden. Entsprechend kann der Abstand zwischen der Drift-Schicht 4 (JFET-Gebiet 13) und der Ecke des Grabens 9 erhöht werden, so dass der dielektrische Durchbruch an der Ecke verhindert werden kann.
  • < Wirkung des Siliziumcarbid-Halbleiterbauelements>
  • Zuerst wird als erstes Vergleichsbeispiel ein Siliziumcarbid-Halbleiterbauelement beschrieben, bei dem sich eine Graben-Gate-Elektrode in der Y-Richtung erstreckt. Das Siliziumcarbid-Halbleiterbauelement des ersten Vergleichsbeispiels enthält einen SiC-Leistungs-MISFET vom Grabentyp, bei dem sich die Gate-Elektrode in dem Graben in Draufsicht in eine Richtung (zum Beispiel dieselbe Richtung wie eine Source-Elektrode) erstreckt. Bei einem derartigen SiC-Leistungs-MISFET wird zwischen Seitenflächen des Grabens mit einer rechtwinkeligen, planaren Form auf höchstens zwei Oberflächen des Grabens (Oberflächen auf beiden Seiten in der seitlichen Richtung des Grabens) ein Kanal gebildet. Es ist schwierig, eine Kanalbreite (Gate-Breite) weiter zu erhöhen, um einen Kanalwiderstand in einem SiC-Leistungs-MISFET vom vertikalen Typ mit einer Gate-Elektrode, die sich wie bei dem ersten Vergleichsbeispiel erstreckt, zu verringern.
  • Im Gegensatz dazu ist die Gate-Elektrode 2 mit einer Kammform ausgebildet, und die mehreren Graben-Gate-Elektroden, die den Zähnen des Kamms entsprechen, sind bei der vorliegenden Ausführungsform in der Y-Richtung voneinander getrennt angeordnet, wie unter Bezugnahme auf die 1 bis 7 beschrieben. Daher kann die Kanalbreite durch eine Erweitern des Grabens 9 in der X-Richtung leicht erhöht werden, und der Kanalwiderstand (Einschaltwiderstand) des SiC-Leistungs-MISFETs kann verringert werden. Das heißt, die Leistungsfähigkeit des Siliziumcarbid-Halbleiterbauelements kann verbessert werden.
  • Darüber hinaus wird als zweites Vergleichsbeispiel ein SiC-Leistungs-MISFET vom horizontalen Typ beschrieben, bei dem ein Strom auf einer Seitenfläche eines Grabens in der horizontalen Richtung fließt. Wenn ein Source-Gebiet und ein JFET-Gebiet so gebildet werden, dass sie den Graben in einer Draufsicht in einer Erstreckungsrichtung des Grabens sandwichartig umgeben, fließen Elektronen von dem Source-Gebiet in der Erstreckungsrichtung (horizontale Richtung) entlang beider Seitenflächen in der seitlichen Richtung des Grabens und fließen dann, nachdem sie das JFET-Gebiet durchlaufen haben, zu einem Drain-Gebiet auf einer unteren Oberfläche eines Halbleitersubstrats. Bei dem SiC-Leistungs-MISFET mit einem derartigen horizontalen Graben ist es schwierig, das Source-Gebiet, den Graben und das JFET-Gebiet sequentiell nebeneinander so anzuordnen, dass sie einander überlappen, so dass die Elementfläche zunimmt.
  • Andererseits sind die Source-Elektrode 1 und das JFET-Gebiet 13 so angeordnet, dass sie sich in einer Draufsicht überlappen und sich bei der vorliegenden Ausführungsform in der Y-Richtung erstrecken, wie unter Bezugnahme auf die 1 bis 7 beschrieben. Das heißt, in der Elementarzelle ist der Graben 9 in einer Draufsicht nicht zwischen der Source-Elektrode 1 und dem JFET-Gebiet 13 ausgebildet. Daher kann die Breite (der Zell-Pitch) der Elementarzelle in der X-Richtung verglichen mit dem zweiten Vergleichsbeispiel, bei dem die Source-Elektrode, der Graben und das JFET-Gebiet in der Reihenfolge angeordnet sind, verringert werden. Das heißt, die Elementarzelle des SiC-Leistungs-MISFETs kann stark verkleinert werden und somit kann das Leistungsvermögen des Siliziumcarbid-Halbleiterbauelements verbessert werden.
  • Darüber hinaus erstrecken sich von der Source-Elektrode 1, dem Grabenbildungsgebiet und dem JFET-Gebiet 13 jede(s) unabhängig, so dass jedes dieser drei Teile unabhängig gestaltet werden kann. Dementsprechend kann der Freiheitsgrad beim Designen des Siliziumcarbid-Halbleiterbauelements verbessert werden.
  • < Erste Modifikation>
  • Als nächstes wird eine Konfiguration, bei der Graben-Gate-Elektroden in der X-Richtung verlängert sind, um die Graben-Gate-Elektroden zwischen benachbarten Elementarzellen zu verbinden, unter Bezugnahme auf die 8 bis 12 als eine erste Modifikation der vorliegenden Ausführungsform beschrieben. In 11 ist ein Strompfad durch einen Pfeil gekennzeichnet.
  • Wie in 8 gezeigt, sind die Source-Gebiete 6 immer zwischen in der X-Richtung benachbarten Elementarzellen verbunden, und die Source-Gebiete 6 erstrecken sich in der X-Richtung. Verglichen mit der unter Bezugnahme auf die 1 bis 7 beschriebenen Struktur erstrecken sich der Graben 9 und die Gate-Elektrode 2 in der X-Richtung und sind mit dem Graben 9 und der Gate-Elektrode 2 einer anderen in der X-Richtung benachbarten Elementarzelle integriert. Das heißt, eine Graben-Gate-Elektrode in einer vorgegebenen Elementarzelle ist ein Endabschnitt der Elementarzelle in der X-Richtung und ist mit einer Graben-Gate-Elektrode einer anderen Elementarzelle an einem Endabschnitt gegenüber der Seite der Source-Elektrode 1 integriert.
  • Auf diese Weise kann die Fläche einer Seitenfläche des Grabens 9 in der Y-Richtung, auf der ein Kanal gebildet wird, vergrößert werden, indem der Graben 9 und die Gate-Elektrode 2 auf diese Weise in der X-Richtung erweitert werden. Das heißt, die Kanalbreite eines SiC-Leistungs-MISFETs kann vergrößert werden. Selbst in diesem Fall deckt das Schutzgebiet 8 alle Ecken des Grabens 9, wie in den 9 bis 11 gezeigt, ab.
  • Darüber hinaus steht die Stromverteilungsschicht 7 durchgängig mit den vier Seitenflächen des Grabens 9 in Kontakt. Das heißt, jeder der Gräben 9 ist in einer Draufsicht von der Stromverteilungsschicht 7 umgeben. Daher ist die Body-Schicht 5a (siehe 2) nicht in dem in 8 gezeigten Gebiet 1A nicht ausgebildet. In dem in 8 gezeigten Gebiet 1A ist es schwierig, einen Pfad für die Zuführung eines Source-Potentials in das Schutzgebiet 8 bereitzustellen. Daher ist es notwendig, das Gebiet 1B vorzusehen, in dem die Stromverteilungsschicht 7 nicht ausgebildet ist und die Body-Schicht 5a zusätzlich zu dem Gebiet 1A unterhalb der Body-Schicht 5 vorgesehen ist.
  • < Zweite Modifikation>
  • Als nächstes wird unter Bezugnahme auf die 13 bis 17 als zweite Modifikation der vorliegenden Ausführungsform eine Konfiguration beschrieben, bei der ein Source-Gebiet erweitert wird, ohne in der Y-Richtung geteilt zu werden, und ein Potentialfixierungsgebiet vom Typ p wird tief gebildet, um ein Schutzgebiet zu erreichen. In 14 wird ein Strompfad durch einen Pfeil angezeigt. 16 zeigt eine Fläche, die durch Aufbrechen eines durch eine Ein-Punkt-Kettenlinie in 14 und 15 angedeuteten Abschnitts in einer Draufsicht erhalten wurde. Die gebrochene Fläche (16) entlang der Ein-Punkt-Kettenlinie ist eine Fläche, die durch die Stromverteilungsschicht 7 verläuft. 17 zeigt eine Fläche, die durch Aufbrechen eines durch eine Zwei-Punkt-Kettenlinie in den 14 und 15 angedeuteten Abschnitts erhalten wurde, in einer Draufsicht. Die gebrochene Fläche (17) entlang der Zwei-Punkt-Kettenlinie ist eine Fläche, die durch das Schutzgebiet 8 verläuft. Zum einfachen Verständnis zeigen die 16 und 17 selbst auf einer Fläche, die ein teilweise auf gebrochenes Halbleiterbauelement zeigt, keine Schraffur.
  • Wie in 13 gezeigt, ist das Source-Gebiet 6 der vorliegenden Modifikation an einem Endabschnitt einer Elementarzelle in der Y-Richtung nicht unterbrochen. Das heißt, das Source-Gebiet 6 ist von einem Endabschnitt zum anderen Endabschnitt der Elementarzelle in der Y-Richtung ausgebildet. Hier ist das Potentialfixierungsgebiet 14 in einem lokalen Gebiet, einschließlich eines Abschnitts unmittelbar unter der Source-Elektrode 1 am Endabschnitt der Elementarzelle in der Y-Richtung, in einer Inselform ausgebildet. Das heißt, die Mehrzahl der Potentialfixierungsgebiete 14 ist unmittelbar unter der in der Y-Richtung anzuordnenden Source-Elektrode 1 ausgebildet, und jedes der Potentialfixierungsgebiete 14 ist von dem Source-Gebiet 6 umgeben.
  • Zusätzlich ist das Potentialfixierungsgebiet 14, wie in den 15 bis 17 gezeigt, von einer oberen Oberfläche einer Epitaxieschicht bis zu einer Position, die tiefer als die Stromverteilungsschicht 7 und weniger tief als eine Unterseite des Schutzgebiets 8 ist, ausgebildet. Infolgedessen steht das unmittelbar unter der Source-Elektrode 1 ausgebildete Potentialfixierungsgebiet 14 mit der Body-Schicht 5 in Kontakt und steht auch mit dem Schutzgebiet 8 in Kontakt. Da das Potentialfixierungsgebiet 14 auf diese Weise in direktem Kontakt mit dem Schutzgebiet 8 steht, kann dem Schutzgebiet 8 leichter ein Source-Potential zugeführt werden als in einem Fall, in dem Leistung über die Body-Schichten 5 und 5a zugeführt wird.
  • Darüber hinaus ist die Stromverteilungsschicht 7, wie in 17 gezeigt, an dem Endabschnitt der Elementarzelle in der Y-Richtung nicht unterbrochen. Das heißt, die Stromverteilungsschicht 7 erstreckt sich durchgehend zwischen der Mehrzahl der in der Y-Richtung angeordneten Elementarzellen. Dadurch können die Graben-Gate-Elektrode und die Stromverteilungsschicht 7 sogar in dem Gebiet 1B zur Potentialfixierung ausgebildet werden, und dadurch ist es möglich, das Potential des Schutzgebiets 8 durch Bereitstellen des Gebiets 1B zu fixieren, ohne die Kanalbreite zu verringern. Das heißt, verglichen mit einer Struktur, bei der die Stromverteilungsschicht 7 in der Y-Richtung unterbrochen ist, kann ein Effekt des Verringerns eines Kanalwiderstandes erzielt werden.
  • Da das Potentialfixierungsgebiet 14, wie in 15 gezeigt, tief ausgebildet ist, verringert sich hier ein Bildungsgebiet des JFET-Gebiets 13 verglichen mit dem unter Bezugnahme auf die 1 bis 7 beschrieben SiC-Leistungs-MISFET. Jedoch selbst wenn ein Widerstandswert des JFET-Gebiets 13 dadurch ansteigt, kann der Kompromiss zwischen Verlust und Kurzschlusstoleranz verbessert werden, da der Effekt des Verringerns des Kanalwiderstands, der durch die Tatsache erzielt wird, dass die Stromverteilungsschicht 7 in der Y-Richtung nicht unterbrochen ist, groß ist.
  • < Dritte Modifikation>
  • Als nächstes wird eine Konfiguration, bei der jede einer Mehrzahl von Elementarzellen, die in einem Zellarray angeordnet sind, im gleichen Layout ohne Inversion in der X-Richtung angeordnet ist, unter Bezugnahme auf die 18 und 19 als dritte Modifikation der vorliegenden Ausführungsform beschrieben.
  • Wie in den 18 und 19 gezeigt, besitzen in der X-Richtung zueinander beabstandete Elementarzellen die gleiche Struktur, ohne liniensymmetrisch zu sein. Daher befinden sich die Source-Elektroden 1 in allen Elementarzellen auf einer Endabschnittsseite in der X-Richtung eines Zellenarrays in jeder der Elementarzellen, und der Graben 9 und das Schutzgebiet 8 befinden sich auf der anderen Endabschnittsseite in der X-Richtung des Zellenarrays. Daher sind das Schutzgebiet 8 in einer vorgegebenen Elementarzelle und die Body-Schichten 5 und 5a unmittelbar über dem Schutzgebiet 8 in einer Draufsicht benachbart zu der Source-Elektrode 1 in einer anderen Elementarzelle, die zu der Elementarzelle in der X-Richtung benachbart ist. Das heißt, ein Verbindungsabschnitt zwischen der Source-Elektrode 1 und dem Potentialfixierungsgebiet 14 in dem Gebiet 1B und das Schutzgebiet 8 sind in einem kurzen Abstand über eine Grenze zwischen benachbarten Elementarzellen elektrisch miteinander verbunden. Daher lässt sich ein Potential des Schutzgebiets 8 leicht fixieren, so dass die Zuverlässigkeit eines Siliziumcarbid-Halbleiterbauelements verbessert werden kann.
  • Dementsprechend kann ein Verhältnis der von dem Gebiet 1B belegten Fläche in einer Elementarzelle und in einem Zellarray verringert werden. Das heißt, es ist möglich, die Verringerung des Kanalwiderstands und des JFET-Widerstands zu verhindern und das Siliziumcarbid-Halbleiterbauelement zu miniaturisieren.
  • < Vierte Modifikation>
  • Als nächstes wird unter Bezugnahme auf 20 eine Konfiguration, bei der eine Seitenfläche eines Grabens an einem Endabschnitt in einer Elementarzelle in der Y-Richtung von einer Source-Elektrode getrennt und mit einem Potentialfixierungsgebiet bedeckt ist, als vierte Modifikation der vorliegenden Ausführungsform beschrieben.
  • Wie in 20 gezeigt, ist der Graben 9, der dem Endabschnitt in der Y-Richtung einer Elementarzelle am nächsten liegt, so ausgebildet, dass er eine Grenze zwischen dem Source-Gebiet 6 und dem Potentialfixierungsgebiet 14, das heißt eine Grenze zwischen dem Gebiet 1A und dem Gebiet 1B, überspannt. Daher besitzt der Graben 9 an dem Endabschnitt in der Y-Richtung in einer Elementarzelle eine Seitenfläche auf einer Anschlussendabschnittsseite in der Y-Richtung der Elementarzelle, die nicht mit dem Source-Gebiet 6 in Kontakt steht sondern nur mit dem Potentialfixierungsgebiet 14 in Kontakt steht. Das heißt, die Seitenfläche des Grabens 9 ist von dem Source-Gebiet 6 getrennt und steht in einer Draufsicht nur mit dem Potentialfixierungsgebiet 14 in Kontakt. Bei der vorliegenden Modifikation sind alle Seitenflächen der Gräben 9, die den jeweiligen Endabschnitten auf beiden Seiten in der Y-Richtung in der Elementarzelle am nächsten liegen, auf der Seite der Endabschnitte von den Source-Gebieten 6 getrennt.
  • Wenn sich ein SiC-Leistungs-MISFET in einem Aus-Zustand befindet, wird ein Halbleitergebiet vom Typ p, das auf der Seitenfläche des Grabens 9 auf der Seite des Potentialfixierungsgebiets 14 ausgebildet ist, in einen Zustand des Akkumulierens von Ladungen, das heißt in einen leitenden Zustand, versetzt. Daher können Potentiale einer Body-Schicht und eines Schutzgebiets im ausgeschalteten Zustand stabil fixiert werden, so dass der Ausschaltzustand leicht aufrechterhalten werden kann. Dadurch kann die Zuverlässigkeit eines Siliziumcarbid-Halbleiterbauelements verbessert werden.
  • < Fünfte Modifikation>
  • Als nächstes wird unter Bezugnahme auf 21 ein Fall, bei dem eine Seitenfläche aller Gräben in der Y-Richtung von einer Source-Elektrode in der Y-Richtung getrennt und mit einem Potentialfixierungsgebiet bedeckt ist, als fünfte Modifikation der vorliegenden Ausführungsform beschrieben.
  • Wie in 21 gezeigt, stehen die einen Seitenflächen der jeweiligen Gräben 9 in der Y-Richtung (eine Erstreckungsrichtung der Source-Elektrode 1, eine Erstreckungsrichtung eines Grabenbildungsgebiets und eine Erstreckungsrichtung eines JFET-Gebiets) alle nur mit dem Potentialfixierungsgebiet 14 in Kontakt, und die anderen Seitenflächen der jeweiligen Gräben 9 stehen mit dem Source-Gebiet 6 in Kontakt. Die Mehrzahl der Gräben 9, die in der Y-Richtung angeordnet sind, stehen jeweils mit den verschiedenen Source-Gebiete 6 in Kontakt. Das heißt, ein Source-Gebiet 6 steht in der Y-Richtung mit nur einem Graben 9 in Kontakt.
  • Alle Gräben 9 sind so ausgebildet, dass sie eine Grenze zwischen dem Source-Gebiet 6 und dem Potentialfixierungsgebiet 14, das heißt, eine Grenze zwischen dem Gebiet 1A und dem Gebiet 1B, überspannen. Daher besitzt der Graben 9 in der Y-Richtung eine Seitenfläche, die nicht mit dem Source-Gebiet 6 in Kontakt steht. Das heißt, diese Seitenfläche des Grabens 9 ist in einer Draufsicht von dem Source-Gebiet 6 getrennt. Bei der vorliegenden Modifikation sind der Graben 9, das Potentialfixierungsgebiet 14 und das Source-Gebiet 6 in einer Draufsicht in der Y-Richtung wiederholt angeordnet.
  • Ein Halbleitergebiet vom Typ p, das auf der Seite des Potentialfixierungsgebiets 14 auf der Seitenfläche des Grabens 9 ausgebildet ist, wird beim Ausschalten in einen leitenden Zustand versetzt, was ähnlich zu der vierten Modifikation ist. Daher können Potentiale einer Body-Schicht und eines Schutzgebiets im ausgeschalteten Zustand stabil fixiert werden, so dass der Aus-Zustand leicht aufrechterhalten werden kann. Hier stehen die einen Seitenflächen aller Gräben in der Y-Richtung in einer Draufsicht nur mit dem Potentialfixierungsgebiet 14 in Kontakt, so dass die Potentiale der Body-Schicht und des Schutzgebiets im ausgeschalteten Zustand, verglichen mit der vierten Modifikation, effektiver stabil fixiert werden können als bei der vierten Modifikation. Dadurch kann die Zuverlässigkeit eines Siliziumcarbid-Halbleiterbauelements verbessert werden.
  • Bei der vorliegenden Modifikation steht das Source-Gebiet 6 in einer Draufsicht nur mit zwei Oberflächen des Grabens 9 in Kontakt, aber die Body-Schicht unterhalb des Source-Gebiets 6 steht mit allen vier Seitenflächen des Grabens 9 Kontakt. Somit können auf allen vier Seitenflächen Kanäle ausgebildet werden, aber eine effektive Kanalbreite verringert sich im Vergleich zu den unter Bezugnahme auf die 1 bis 20 beschriebenen Strukturen. Ist jedoch ein Anteil eines Kanalwiderstand, der für einen Gesamtwiderstand eines SiC-Leistungs-MISFETs verantwortlich ist, hinreichend klein, so stellt dies selbst dann kein Problem dar, wenn der Kanalwiderstand im Vergleich zu den in den 1 bis 20 beschriebenen Strukturen erhöht ist. Bei der vorliegenden Modifikation ist es nicht notwendig, das Source-Gebiet 6, das Potentialfixierungsgebiet 14 (Gebiet 1B) und das Source-Gebiet 6 zwischen den in der Y-Richtung benachbarten Gräben 9 geordnet anzuordnen, und daher ist es leicht, ein Intervall zwischen den Gräben 9 in der Y-Richtung zu verringern. Infolgedessen kann die Dichte des Grabens 9 und des Source-Gebiets 6 erhöht werden, so dass die oben beschriebene Verringerung der Kanalbreite verhindert werden kann.
  • (Zweite Ausführungsform)
  • Nachfolgend wird unter Bezugnahme auf die 22 bis 27 ein SiC-Leistungs-MISFET mit einem planaren Layout, in dem eine Source-Elektrode, ein Grabenbildungsgebiet und ein JFET-Gebiet der Reihe nach angeordnet sind, beschrieben.
  • Der SiC-Leistungs-MISFET der vorliegenden Ausführungsform unterscheidet sich von dem der ersten Ausführungsform dadurch, dass das JFET-Gebiet nicht unmittelbar unter der Source-Elektrode angeordnet ist und in einer Draufsicht zwischen der Source-Elektrode und dem JFET-Gebiet in der X-Richtung ein Graben ausgebildet ist.
  • Wie in 22 gezeigt, ist ein Punkt, dass sich die in einer Draufsicht in der Y-Richtung erstreckende Source-Elektrode 1, das Source-Gebiet 6 und die Mehrzahl von Gräben 9 und die Gate-Elektroden 2, die mit dem Source-Gebiet 6 in Kontakt stehen und in der Y-Richtung angeordnet sind, ausgebildet sind, identisch ist mit der ersten Ausführungsform. Allerdings ist die Peripherie des Grabens 9 in einer Draufsicht von dem Source-Gebiet 6 umgeben. Die Body-Schicht 5 ist anstelle eines Potentialfixierungsgebiets auf einer oberen Oberfläche einer Epitaxieschicht an einem Endabschnitt einer Elementarzelle in der X-Richtung entgegengesetzt zu der Source-Elektrode 1 ausgebildet. Das heißt, die Body-Schicht 5 auf der oberen Oberfläche der Epitaxieschicht ist mit der Body-Schicht 5 unterhalb des Source-Gebiets 6 integriert. Die Body-Schicht 5 und der Graben 9 auf der oberen Oberfläche der Epitaxieschicht sind voneinander getrennt.
  • Die Mehrzahl von Potentialfixierungsgebieten 15 ist unmittelbar unter der in der Y-Richtung anzuordnenden Source-Elektrode 1 ausgebildet, was ähnlich zu der zweiten Modifikation der ersten Ausführungsform ist (siehe 13). Das Potentialfixierungsgebiet 15, das ein Halbleitergebiet vom Typ p++ ist, ist jedoch in Kontakt mit einer oberen Oberfläche der Body-Schicht 5 ausgebildet und erreicht keine Tiefe unterhalb der Body-Schicht 5, was sich von der zweiten Modifikation der ersten Ausführungsform unterscheidet. Das Potentialfixierungsgebiet 15 kann jedoch so tief ausgebildet werden, dass es, ähnlich zu der zweiten Modifikation der ersten Ausführungsform, mit dem Schutzgebiet 8 in Kontakt steht (siehe 23).
  • In einem Zellarray der vorliegenden Ausführungsform sind Gebiete 1A und 1C in der Y-Richtung abwechselnd angeordnet, und das Potentialfixierungsgebiet 15 ist in dem Gebiet 1C ausgebildet. Allerdings sind der Graben 9 und das Source-Gebiet 6 in dem Gebiet 1C wie in dem Gebiet 1A ausgebildet. Das heißt, das Source-Gebiet 6 erstreckt sich zwischen einer Mehrzahl von Elementarzellen, die in der Y-Richtung angeordnet sind. Wie in 27 gezeigt, ist die Stromverteilungsschicht 7 in dem Gebiet 1C nicht ausgebildet.
  • Wie in den 23 bis 27 gezeigt, enthält der SiC-Leistungs-MISFET der vorliegenden Ausführung: die Drain-Elektrode 3, das Drain-Gebiet 12, die Drift-Schicht 4, die Body-Schichten 5 und 5a, das Source-Gebiet 6, die Stromverteilungsschicht 7, das Schutzgebiet 8, das JFET-Gebiet 13, den Graben 9, den Isolierfilm 11, die Gate-Elektrode 2, die Source-Elektrode 1 und das Potentialfixierungsgebiet 15. Hier ist das Schutzgebiet 8 unmittelbar unter der sich in der Y-Richtung erstreckenden Source-Elektrode 1 ausgebildet und ein Gebiet unmittelbar unter der sich in der Y-Richtung erstreckenden Source-Elektrode 1 und das JFET-Gebiet 13 sind voneinander getrennt. Das Schutzgebiet 8 deckt alle Ecken des Grabens 9, der das Source-Gebiet 6 und die Body-Schicht 5 durchdringt, ab.
  • Unterhalb des Source-Gebiets 6 stehen vier Seitenflächen des Grabens 9 durchgehend mit der Body-Schicht 5 in Kontakt. Das heißt, die Body-Schicht 5 umgibt in einer Draufsicht die Peripherie des Grabens 9. Darüber hinaus steht die zwischen der Body-Schicht 5 und dem Schutzgebiet 8 ausgebildete Stromverteilungsschicht 7 mit insgesamt drei Seitenflächen, das heißt, einer in einer Draufsicht von der Source-Elektrode 1 entfernten Seitenfläche und Seitenflächen auf beiden Seiten in der Y-Richtung in einer Elementarzelle unter den vier Seitenflächen des Grabens 9, in Kontakt. Das heißt, von den vier Seitenflächen des Grabens 9 ist eine Seitenfläche auf der Seite der Source-Elektrode 1 von der Stromverteilungsschicht 7 getrennt und steht nur mit der Body-Schicht 5a auf derselben Höhe wie die Stromverteilungsschicht 7 in Kontakt.
  • In der X-Richtung endet das Source-Gebiet 6 an einer Position, die weiter von der Source-Elektrode 1 entfernt ist als der Graben 9. Zusätzlich endet das Schutzgebiet 8 an einer Position, die in der X-Richtung weiter von der Source-Elektrode 1 entfernt ist als das Source-Gebiet 6. Darüber hinaus endet die Stromverteilungsschicht 7 an einer Position, die in der X-Richtung weiter von der Source-Elektrode 1 entfernt ist als das Schutzgebiet 8. Darüber hinaus ist das JFET-Gebiet 13 so ausgebildet, dass es sich benachbart zu dem Schutzgebiet 8 unterhalb der Stromverteilungsschicht 7 befindet und an einer Position angeordnet ist, die in der X-Richtung weiter von der Source-Elektrode 1 entfernt ist als das Schutzgebiet 8. Das heißt, das JFET-Gebiet 13 ist in der Drift-Schicht 4 zwischen den benachbarten Schutzgebieten 8 ausgebildet.
  • Auf diese Weise ist das JFET-Gebiet 13 nicht unmittelbar unter der sich in der Y-Richtung erstreckenden Source-Elektrode 1 angeordnet, und die Source-Elektrode 1, das Grabenbildungsgebiet und das JFET-Gebiet 13 sind in einer Draufsicht der Reihe nach in der X-Richtung angeordnet. Daher wird der Miniaturisierungseffekt der ersten Ausführungsform der Elementarzelle, der erreicht wird, wenn sich die in der Y-Richtung erstreckende Source-Elektrode 1 und das JFET-Gebiet 13 in einer Draufsicht überlappen, bei der vorliegenden Ausführungsform kaum erreicht. Allerdings lassen sich andere Effekte der ersten Ausführungsform bei der vorliegenden Ausführungsform auf ähnliche Weise erzielen.
  • Das heißt, hier ist die Gate-Elektrode 2 in Kammform ausgebildet, und mehrere Graben-Gate-Elektroden sind so angeordnet, dass sie in der Y-Richtung voneinander getrennt sind. Dadurch kann eine Kanalbreite vergrößert werden und ein Kanalwiderstand (Einschaltwiderstand) des SiC-Leistungs-MISFETs kann verringert werden. Das heißt, die Leistungsfähigkeit des Siliziumcarbid-Halbleiterbauelements kann verbessert werden.
  • Darüber hinaus erstrecken sich die Source-Elektrode 1, das Grabenbildungsgebiet und das JFET-Gebiet 13 jeweils unabhängig, so dass jeder dieser drei Teile unabhängig gestaltet werden kann. Dementsprechend kann der Freiheitsgrad beim Designen des Siliziumcarbid-Halbleiterbauelements verbessert werden.
  • Zusätzlich werden im Aus-Zustand des SiC-Leistungs-MISFETs Verarmungsschichten zwischen den benachbarten Schutzgebieten 8 geschlossen, indem das Schutzgebiet 8 und das JFET-Gebiet 13 ausgebildet sind. Dadurch ist es möglich, einen sehr geringen Strom zu unterdrücken und eine Spannungsfestigkeit zu verbessern und die Spannungsfestigkeit eines Elements sicherzustellen. Da das Schutzgebiet 8 die Ecken des Grabens 9 abdeckt, ist es möglich, die Konzentration eines elektrischen Feldes in der Nähe der Ecke des Grabens 9 zu verhindern und das Auftreten eines dielektrischen Durchbruchs zwischen der Epitaxieschicht und der Gate-Elektrode 2 zu verhindern.
  • Darüber hinaus wird die Stromverteilungsschicht 7 durch umgekehrtes Implantieren von Fremdstoffionen vom Typ p in das Halbleitergebiet vom Typ p gebildet und weist eine höhere Fremdstoffkonzentration als das Schutzgebiet 8 auf. Daher kann die durch die Stromverteilungsschicht 7 erzielte Stromverteilungsleistung verbessert werden, und ein Gebiet, in dem der Strom in der Drift-Schicht 4 fließt, kann in der horizontalen Richtung erweitert werden. Dementsprechend kann der Widerstand des SiC-Leistungs-MISFETs verringert werden.
  • Da die Stromverteilungsschicht 7 durch die umgekehrte Implantation gebildet wird, wird die Stromverteilungsschicht 7 nicht in einem in der horizontalen Richtung zu dem Schutzgebiet 8 benachbarten Gebiet gebildet. Daher ist eine Fremdstoffkonzentration vom Typ n in einem Gebiet zwischen den benachbarten Schutzgebieten 8 geringer als eine Fremdstoffkonzentration vom Typ n in der Stromverteilungsschicht 7, und daher können die Verarmungsschichten im Aus-Zustand des Elements leicht geschlossen werden. Daher kann die Zuverlässigkeit des Siliziumcarbid-Halbleiterbauelements verbessert werden.
  • Darüber hinaus beträgt ein kürzester Abstand von einer Seitenfläche des Grabens 9 zu einem Endabschnitt des Schutzgebiets 8 auf der Seite der Source-Elektrode 1 0,3 µm oder mehr. Da das Schutzgebiet 8 die Ecke des Grabens 9 in der horizontalen Richtung auf diese Weise dick bedeckt, kann ein elektrisches Feld an der Ecke des Grabens 9 nahe Null erzeugt und das Auftreten eines dielektrischen Durchbruchs an der Ecke kann verhindert werden.
  • Weiterhin kann bei der vorliegenden Ausführungsform unmittelbar unterhalb der Source-Elektrode 1 ein Pfad (die Body-Schichten 5 und 5a) zur Potentialzuführung des Schutzgebiets 8 gebildet werden, was anders ist als bei der ersten Ausführungsform. Somit kann ein Potential des Schutzgebiets 8 leicht fixiert werden. Dementsprechend wird ein dielektrischer Durchbruch an der Ecke des Grabens 9 verhindert, und die Verarmungsschichten können im Aus-Zustand des SiC-Leistungs-MISFET leicht zwischen den benachbarten Schutzgebieten 8 geschlossen werden. Das heißt, das Spannungsfestigkeitsvermögen des Siliziumcarbid-Halbleiterbauelements kann verbessert werden.
  • Obwohl die Beschreibung betreffend die durch die vorliegenden Erfinder gemachte Erfindung auf der Grundlage der obigen Ausführungsformen ausführlich gegeben wurde, ist die vorliegende Erfindung nicht auf die Ausführungsformen beschränkt und kann natürlich auf verschiedene Weise innerhalb eines Ausmaßes, das nicht von ihrem Kern abweicht, geändert werden.
  • Zum Beispiel sind ein Material, ein Leitfähigkeitstyp, eine Herstellungsbedingung und dergleichen für jedes Teil nicht auf die in den obigen Ausführungsformen beschriebenen beschränkt und können selbstverständlich auf viele Arten modifiziert werden. Obwohl der Einfachheit halber eine Beschreibung gegeben wurde, die von festen Leitfähigkeitstypen des Halbleitersubstrats und des Halbleiterfilms ausgeht, ist die Erfindung nicht auf die in den obigen Ausführungsformen beschriebenen Leitfähigkeitstypen beschränkt.
  • Obwohl der SiC-Leistungs-MISFET vom Typ n in den ersten und zweiten Ausführungsformen beschrieben wurde, können die Effekte der ersten und zweiten Ausführungsformen auch bei einem SiC-Leistungs-MISFET vom Typ p, bei dem die Leitfähigkeitstypen der jeweiligen Halbleitergebiete invertiert sind, erzielt werden.
  • Darüber hinaus können die zweiten bis fünften Modifikationen der ersten Ausführungsform miteinander kombiniert werden. Die dritte Modifikation der ersten Ausführungsform ist jedoch nicht mit der ersten Modifikation der ersten Ausführungsform kombinierbar. Darüber hinaus können die erste bis fünfte Modifikation der ersten Ausführungsform mit der zweiten Ausführungsform kombiniert werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015072999 A [0005]

Claims (14)

  1. Siliziumcarbid-Halbleiterbauelement, das aufweist: ein Siliziumcarbid-Halbleitersubstrat eines ersten Leitfähigkeitstyps; eine Drain-Elektrode, die mit einer unteren Oberfläche des Siliziumcarbid-Halbleitersubstrats verbunden ist; eine Halbleiterschicht vom ersten Leitfähigkeitstyp, die auf dem Siliziumcarbid-Halbleitersubstrat ausgebildet ist und Siliziumcarbid enthält; ein erstes Halbleitergebiet vom ersten Leitfähigkeitstyp, das auf einer oberen Oberfläche der Halbleiterschicht ausgebildet ist; ein zweites Halbleitergebiet eines vom ersten Leitfähigkeitstyp verschiedenen zweiten Leitfähigkeitstyps, das unterhalb des ersten Halbleitergebiets in der Halbleiterschicht ausgebildet ist; ein drittes Halbleitergebiet vom ersten Leitfähigkeitstyp, das unterhalb des zweiten Halbleitergebiets in der Halbleiterschicht ausgebildet ist, eine geringere Fremdstoffkonzentration als das erste Halbleitergebiet und das Siliziumcarbid-Halbleitersubstrat aufweist und mit dem Siliziumcarbid-Halbleitersubstrat in Kontakt steht; eine Mehrzahl von Gräben, die von der oberen Oberfläche der Halbleiterschicht bis zu einer Zwischentiefe der Halbleiterschicht unterhalb des zweiten Halbleitergebiets ausgebildet ist und in einer ersten Richtung entlang der oberen Oberfläche der Halbleiterschicht angeordnet ist, wobei der Graben eine rechtwinkelige planare Form aufweist; eine Gate-Elektrode, die über einen Isolierfilm innerhalb eines jeden der Mehrzahl von Gräben ausgebildet ist; und eine Source-Elektrode, die mit dem ersten Halbleitergebiet elektrisch verbunden ist und sich in der ersten Richtung erstreckt, wobei zumindest drei Seitenflächen von vier Seitenflächen des Grabens mit dem zweiten Halbleitergebiet in Kontakt stehen.
  2. Siliziumcarbid-Halbleiterbauelement gemäß Anspruch 1, das weiterhin aufweist ein viertes Halbleitergebiet vom ersten Leitfähigkeitstyp, das unterhalb des zweiten Halbleitergebiets in der Halbleiterschicht ausgebildet ist, mit der Seitenfläche des Grabens in Kontakt steht und eine höhere Fremdstoffkonzentration als das dritte Halbleitergebiet aufweist; ein fünftes Halbleitergebiet vom zweiten Leitfähigkeitstyp, das unmittelbar unterhalb des vierten Halbleitergebiets in der Halbleiterschicht ausgebildet ist, in durchgehendem Kontakt mit einer Bodenfläche und der Seitenfläche des Grabens steht und eine höhere Fremdstoffkonzentration als das zweite Halbleitergebiet aufweist; und ein sechstes Halbleitergebiet vom ersten Leitfähigkeitstyp, das zu dem vierten Halbleitergebiet und dem fünften Halbleitergebiet in der Halbleiterschicht benachbart ist und eine geringere Fremdstoffkonzentration als das vierte Halbleitergebiet aufweist, wobei sich das sechste Halbleitergebiet in der ersten Richtung erstreckt.
  3. Siliziumcarbid-Halbleiterbauelement gemäß Anspruch 2, wobei das vierte Halbleitergebiet eine höhere Fremdstoffkonzentration als das fünfte Halbleitergebiet aufweist.
  4. Siliziumcarbid-Halbleiterbauelement gemäß Anspruch 2, das weiterhin aufweist: eine Mehrzahl von Elementarzellen, von denen jede durch das erste Halbleitergebiet, das zweite Halbleitergebiet, das dritte Halbleitergebiet, das vierte Halbleitergebiet, das fünfte Halbleitergebiet, das sechste Halbleitergebiet, den Graben und die Gate-Elektrode gebildet ist, wobei die Mehrzahl von Elementarzellen in einer Draufsicht in der ersten Richtung wiederholt vorhanden ist; ein erstes Gebiet, das einen ersten Endabschnitt der Elementarzelle in der ersten Richtung darstellt und in einer Draufsicht von jedem des vierten Halbleitergebiets und des ersten Halbleitergebiets getrennt ist; und ein siebtes Halbleitergebiet vom zweiten Leitfähigkeitstyp, das auf der oberen Oberfläche der Halbleiterschicht in dem ersten Gebiet ausgebildet ist und eine höhere Fremdstoffkonzentration als das zweite Halbleitergebiet aufweist, wobei das zweite Halbleitergebiet und das fünfte Halbleitergebiet über das siebte Halbleitergebiet mit der Source-Elektrode elektrisch verbunden sind.
  5. Siliziumcarbid-Halbleiterbauelement gemäß Anspruch 4, wobei die Elementarzelle in einer Draufsicht einen zweiten Endabschnitt und einen dritten Endabschnitt, der sich in einer zu der ersten Richtung senkrechten zweiten Richtung gegenüber dem zweiten Endabschnitt befindet, enthält, sich die Source-Elektrode an dem zweiten Endabschnitt befindet, der dritte Endabschnitt und das erste Halbleitergebiet voneinander getrennt sind, und das siebte Halbleitergebiet auf der oberen Oberfläche der Halbleiterschicht an dem dritten Endabschnitt ausgebildet ist.
  6. Siliziumcarbid-Halbleiterbauelement gemäß Anspruch 2, wobei sich die Source-Elektrode und das sechste Halbleitergebiet in einer Draufsicht überlappen.
  7. Siliziumcarbid-Halbleiterbauelement gemäß Anspruch 2, das weiterhin aufweist eine Mehrzahl von Elementarzellen, von denen jede durch das erste Halbleitergebiet, das zweite Halbleitergebiet, das dritte Halbleitergebiet, das vierte Halbleitergebiet, das fünfte Halbleitergebiet, das sechste Halbleitergebiet, den Graben und die Gate-Elektrode gebildet ist, wobei die Mehrzahl von Elementarzellen in einer Draufsicht in der ersten Richtung wiederholt vorhanden ist, wobei die Source-Elektrode, der Graben und das sechste Halbleitergebiet in der Elementarzelle in einer Draufsicht in einer zu der ersten Richtung senkrechten zweiten Richtung sequentiell angeordnet sind.
  8. Siliziumcarbid-Halbleiterbauelement gemäß Anspruch 1, das weiterhin aufweist eine Mehrzahl siebter Halbleitergebiete vom zweiten Leitfähigkeitstyp, die auf der oberen Oberfläche der Halbleiterschicht unmittelbar unter der Source-Elektrode ausgebildet sind, eine höhere Fremdstoffkonzentration als das zweite Halbleitergebiet aufweisen und in der ersten Richtung angeordnet sind, wobei das siebte Halbleitergebiet mit dem zweiten Halbleitergebiet in Kontakt steht, und das zweite Halbleitergebiet und die Source-Elektrode über das siebte Halbleitergebiet elektrisch verbunden sind.
  9. Siliziumcarbid-Halbleiterbauelement gemäß Anspruch 4, wobei unter den vier Seitenflächen des Grabens, die sich an einem vierten Endabschnitt in der ersten Richtung der Elementarzelle befinden, die Seitenfläche auf einer Seite in der ersten Richtung mit dem siebten Halbleitergebiet in Kontakt steht und von dem ersten Halbleitergebiet getrennt ist, und die Seitenfläche auf einer anderen Seite in der ersten Richtung mit dem ersten Halbleitergebiet in Kontakt steht.
  10. Siliziumcarbid-Halbleiterbauelement gemäß Anspruch 2, das weiterhin aufweist eine Mehrzahl von siebten Halbleitergebieten vom zweiten Leitfähigkeitstyp, die auf der oberen Oberfläche der Halbleiterschicht unmittelbar unterhalb der Source-Elektrode ausgebildet sind, eine höhere Fremdstoffkonzentration als das zweite Halbleitergebiet aufweisen und in der ersten Richtung angeordnet sind, wobei das siebte Halbleitergebiet mit jedem von dem zweiten Halbleitergebiet und dem fünften Halbleitergebiet in Kontakt steht, und das zweite Halbleitergebiet und die Source-Elektrode über das siebte Halbleitergebiet elektrisch verbunden sind.
  11. Siliziumcarbid-Halbleiterbauelement gemäß Anspruch 2, wobei in einer Draufsicht ein kürzester Abstand von einer Seitenfläche des Grabens zu einem Endabschnitt des fünften Halbleitergebiets in einer zur ersten Richtung senkrechten zweiten Richtung 0,3 µm oder mehr beträgt.
  12. Siliziumcarbid-Halbleiterbauelement gemäß Anspruch 1, wobei sich der Graben in einer Draufsicht in einer zur ersten Richtung senkrechten zweiten Richtung erstreckt.
  13. Siliziumcarbid-Halbleiterbauelement gemäß Anspruch 1, wobei das erste Halbleitergebiet, das zweite Halbleitergebiet, das dritte Halbleitergebiet, der Graben und die Gate-Elektrode jede von einer Mehrzahl von mehreren Elementarzellen bilden, die in einer Draufsicht in einer zu der ersten Richtung senkrechten zweiten Richtung wiederholt vorhanden sind, und jede Struktur der in der zweiten Richtung benachbarten Elementarzellen in einer Draufsicht eine liniensymmetrische Beziehung aufweist.
  14. Siliziumcarbid-Halbleiterbauelement gemäß Anspruch 1, wobei das erste Halbleitergebiet, das zweite Halbleitergebiet, das dritte Halbleitergebiet, der Graben, die Source-Elektrode und die Gate-Elektrode jede einer Mehrzahl von Elementarzellen bilden, die in einer Draufsicht in einer zur ersten Richtung senkrechten zweiten Richtung wiederholt vorhanden sind, die Mehrzahl von Elementarzellen ein Zellenarray bildet, und sich die Source-Elektrode in jeder der Mehrzahl von Elementarzellen an einem fünften Endabschnitt auf einer Seite des Zellenarrays in der zweiten Richtung befindet.
DE102020116653.2A 2019-07-05 2020-06-24 Siliziumcarbid-halbleiterbauelement Active DE102020116653B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-125742 2019-07-05
JP2019125742A JP7343315B2 (ja) 2019-07-05 2019-07-05 炭化ケイ素半導体装置

Publications (2)

Publication Number Publication Date
DE102020116653A1 true DE102020116653A1 (de) 2021-01-07
DE102020116653B4 DE102020116653B4 (de) 2023-12-28

Family

ID=74066136

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020116653.2A Active DE102020116653B4 (de) 2019-07-05 2020-06-24 Siliziumcarbid-halbleiterbauelement

Country Status (3)

Country Link
US (1) US11088276B2 (de)
JP (1) JP7343315B2 (de)
DE (1) DE102020116653B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023045561A (ja) * 2021-09-22 2023-04-03 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP2023045788A (ja) 2021-09-22 2023-04-03 株式会社日立製作所 炭化ケイ素半導体装置およびその製造方法
CN114597257B (zh) * 2022-05-05 2022-07-26 南京微盟电子有限公司 一种沟槽栅碳化硅mosfet器件及其工艺方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855223B (zh) * 2009-03-25 2016-09-28 罗姆股份有限公司 半导体装置
JP2015072999A (ja) 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
WO2016002766A1 (ja) 2014-06-30 2016-01-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法
DE112015004751B4 (de) * 2015-02-12 2020-07-09 Hitachi, Ltd. Halbleitervorrichtung und verfahren zu deren herstellung, leistungsumsetzervorrichtung, dreiphasenmotorsystem, kraftfahrzeug und eisenbahnwagen
JP6453188B2 (ja) 2015-09-04 2019-01-16 株式会社豊田中央研究所 炭化珪素半導体装置
CN108292676B (zh) 2015-12-07 2020-11-13 三菱电机株式会社 碳化硅半导体装置
JP7059556B2 (ja) 2017-10-05 2022-04-26 富士電機株式会社 半導体装置
JP7067021B2 (ja) 2017-11-07 2022-05-16 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP6923457B2 (ja) * 2018-01-19 2021-08-18 株式会社日立製作所 炭化ケイ素半導体装置およびその製造方法、電力変換装置、自動車並びに鉄道車両

Also Published As

Publication number Publication date
US20210005746A1 (en) 2021-01-07
US11088276B2 (en) 2021-08-10
JP2021012934A (ja) 2021-02-04
DE102020116653B4 (de) 2023-12-28
JP7343315B2 (ja) 2023-09-12

Similar Documents

Publication Publication Date Title
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10239815B4 (de) Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
EP1155458B1 (de) Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE3331329A1 (de) Vertikales mosfet-bauelement
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE10214151A1 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
EP0939446A1 (de) Durch Feldeffekt steuerbares Leistungshalbleiterbauelement
EP1051756A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE102004029435A1 (de) Feldplattentrenchtransistor
EP0987766A1 (de) Randstruktur für einen Feldeffekttransistor mit einer Vielzahl von Zellen
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE19833214C1 (de) J-FET-Halbleiteranordnung
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102004054286A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung
DE102004047772B4 (de) Lateraler Halbleitertransistor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division