CN114597257B - 一种沟槽栅碳化硅mosfet器件及其工艺方法 - Google Patents

一种沟槽栅碳化硅mosfet器件及其工艺方法 Download PDF

Info

Publication number
CN114597257B
CN114597257B CN202210478523.1A CN202210478523A CN114597257B CN 114597257 B CN114597257 B CN 114597257B CN 202210478523 A CN202210478523 A CN 202210478523A CN 114597257 B CN114597257 B CN 114597257B
Authority
CN
China
Prior art keywords
type
trench
heavily doped
region
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210478523.1A
Other languages
English (en)
Other versions
CN114597257A (zh
Inventor
朱袁正
黄薛佺
杨卓
叶鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING MICRO ONE ELECTRONICS Inc
Wuxi NCE Power Co Ltd
Original Assignee
NANJING MICRO ONE ELECTRONICS Inc
Wuxi NCE Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANJING MICRO ONE ELECTRONICS Inc, Wuxi NCE Power Co Ltd filed Critical NANJING MICRO ONE ELECTRONICS Inc
Priority to CN202210478523.1A priority Critical patent/CN114597257B/zh
Publication of CN114597257A publication Critical patent/CN114597257A/zh
Application granted granted Critical
Publication of CN114597257B publication Critical patent/CN114597257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种沟槽栅碳化硅MOSFET器件，在N型外延层内设有纵向沟槽，所述纵向沟槽将MOSFET器件表面分割成多个元胞区域，每个所述元胞区域内的所述N型外延层上设有P型体区，所述P型体区在所述N型外延层的注入深度大于所述纵向沟槽的深度，每个所述元胞区域内除P型体区和纵向沟槽外其他区域均设有JFET区域，在所述P型体区中还设有重掺杂的N型源极，所述N型源极和纵向沟槽相接，所述P型体区表面除重掺杂的N型源极外其他区域均设有重掺杂的P型源极。本发明结构对MOSFET器件的栅氧化层提供较为全面的保护，同时改善器件JFET电阻，降低器件总导通电阻。

Description

一种沟槽栅碳化硅MOSFET器件及其工艺方法
技术领域
本发明涉及一种半导体器件，尤其是一种沟槽栅碳化硅MOSFET器件及其工艺方法。
背景技术
碳化硅（SiC）作为第三代半导体材料，与现有的硅材料相比，具有禁带宽度宽，临界击穿电场高，饱和漂移速度高等优势，以SiC材料制备的MOSFET器件，与相同耐压水平的硅基MOSFET相比，又具有导通电阻低，尺寸小，开关速度快等优势。
碳化硅材料具有3.2eV的高禁带宽度，相比于只有1.1eV的硅材料来说，具有更高的临界击穿电场（临界击穿场强通常与禁带宽度的平方成正比）。Si材料的临界击穿场强约为300kV/cm，而SiC材料则有高达3000kV/cm的临界击穿场强。在传统基于硅材料的沟槽栅MOSFET器件中，硅材料中的临界击穿场强本身就较低，想让硅基的沟槽栅MOSFET器件正常工作，器件体内的电场又远小于临界击穿电场，此外，一般沟槽底部还会设计较厚的氧化层来防止MOSFET器件体内的电场将氧化层击穿。因此基于硅基的沟槽型MOSFET器件一般不需要考虑对沟槽栅进行额外保护。然而在SiC MOSFET器件的设计中，由于碳化硅材料本身的高临界击穿电场，而电场E=U/d，上式中U为电势差，d为距离，上式表明随着电场增加间隔单位距离的两点电势差也会增加。在SiC MOSFET器件体内的高电场带来了较高的电势差，较高的电势差就极易将沟槽栅底部的氧化层击穿，沟槽底部的氧化层厚度即使较沟槽两侧的氧化层厚度厚，但通常也不会超过1um。因此对于沟槽栅型SiC MOSFET而言，通常都需要进行额外的设计来对栅极氧化层的保护。
对于目前商用的沟槽SiC MOSFET器件，都会引入P型体区或P型埋层来对沟槽栅氧化层进行保护。例如英飞凌的CoolSiC MOSFET器件，该器件结构以牺牲一半沟道宽度的条件下，通过深注入P+区域更好的保护栅氧，使其不受到高电场的影响，提高了器件的可靠性。再比如罗姆的沟槽栅SiC MOSFET器件，通过制作浅沟槽和深P型掺杂，有效屏蔽了沟槽底部的高电场，提高了器件的栅氧可靠性。尽管如此，但是上述对栅氧化层的保护方法又会带来牺牲沟道或者增加JFET区电阻等问题，最终导致器件比导通电阻（单位面积的导通电阻）增加。
因此，如何最大程度上保护SiC MOSFET器件的栅氧化层同时尽量避免JFET电阻对器件总电阻的影响，成为了SiC MOSFET器件设计中至关重要的课题。
发明内容
本发明的目的是提供一种沟槽栅碳化硅MOSFET器件及其工艺方法，能够对器件的栅氧化层提供较为全面的保护，同时改善器件JFET电阻，降低器件总导通电阻。
为实现以上技术目的，本发明的技术方案是：
一种沟槽栅碳化硅MOSFET器件，包括高浓度N型漏极及漏极金属，在所述高浓度N型漏极上设有低浓度的N型外延层作为MOSFET器件的漂移区，在所述N型外延层上方设有纵向沟槽，所述纵向沟槽内部设有多晶硅，且所述多晶硅外围被栅氧化层所包裹，所述纵向沟槽将MOSFET器件表面分割成多个元胞区域，每个所述元胞区域内的在所述N型外延层上内设有P型体区，所述P型体区在所述N型外延层的注入深度大于所述纵向沟槽的深度，每个所述元胞区域内除P型体区和纵向沟槽外其他区域均设有JFET区域，所述JFET区域为被P型体区和纵向沟槽包围的N型外延层上层区域，在所述P型体区表面与纵向沟槽相邻处设有重掺杂的N型源极，所述重掺杂的N型源极和纵向沟槽相接，所述P型体区表面除重掺杂的N型源极外其他区域均设有重掺杂的P型源极，所述重掺杂的P型源极将所述JFET区域和所述重掺杂的N型源极间隔开来，所述重掺杂的P型源极的深度浅于重掺杂的N型源极的深度，在所述重掺杂的N型源极和所述重掺杂的P型源极的表面还设有接触孔将源极信号连接至源极金属，所述源极金属和所述N型外延层表面的其他区域均设有绝缘介质层相互隔离。
所述纵向沟槽底部的栅氧化层比两侧的栅氧化层厚。
所述JFET区域还设有额外的N型掺杂。
所述元胞区域包括矩形、多边形或圆形。
一种沟槽栅碳化硅MOSFET器件的工艺方法，包括如下步骤：
步骤一：选取N型衬底材料作为高浓度N型漏极，外延生长N型外延层；
步骤二：在所述N型外延层表面选择性注入铝离子形成P型体区，所述N型外延层表面未进行铝离子注入的区域形成JFET区域；
步骤三：在所述N型外延层表面刻蚀出纵向沟槽；
步骤四：在所述纵向沟槽内壁生长栅氧化层并在纵向沟槽内淀积多晶硅；
步骤五：在所述P型体区表面选择性注入氮离子形成重掺杂的N型源极，在所述P型体区表面选择性注入铝离子形成重掺杂的P型源极；
步骤六：在所述P型体区、JFET区域和纵向沟槽表面淀积绝缘介质层，然后在绝缘介质层上选择性刻蚀出接触孔，接着在绝缘介质层上淀积金属并选择性刻蚀金属，形成源极金属、漏极金属。
与现有技术相比，本发明的主要优点如下：
（1）本发明提供的沟槽栅碳化硅MOSFET器件可以提供极为优秀的栅氧保护能力，能有效降低栅氧界面处的电场强度，提高器件可靠性。
（2）本发明提供的沟槽栅碳化硅MOSFET器件可以通过调整W和L两个方向的尺寸来优化JFET区域，优化器件JFET区电阻，降低器件的导通电阻。
（3）本发明提供的沟槽栅碳化硅MOSFET器件的沟槽栅极横纵交错排布，可避免在器件四周再额外增加栅极引线，节约芯片面积，降低器件设计的复杂度。
（4）本发明提供的沟槽栅碳化硅MOSFET器件为方胞结构，可比传统的直条元胞结构大幅提高电流密度，减小芯片面积从而降低成本。
附图说明
附图1为本发明提供的一种沟槽栅碳化硅MOSFET器件的俯视图；
附图2为本发明提供的一种沟槽栅碳化硅MOSFET器件沿AA'方向的器件剖面结构示意图；
附图3为本发明提供的一种沟槽栅碳化硅MOSFET器件沿BB'方向的器件剖面结构示意图；
附图4为本发明提供的一种沟槽栅碳化硅MOSFET器件沿CC'方向的器件剖面结构示意图；
附图5为本发明提供的一种沟槽栅碳化硅MOSFET器件的另一种实施方式；
附图6为传统沟槽栅碳化硅MOSFET器件沿DD'方向的器件剖面结构示意图；
附图7为本发明提供的一种沟槽栅碳化硅MOSFET器件在开启状态下沿CC'方向的沟槽界面电阻分布示意图；
附图8为本发明结构和传统沟槽栅碳化硅MOSFET器件导通电阻随距离L的变化关系曲线；
附图9为本发明结构和传统沟槽栅碳化硅MOSFET器件栅氧化层底部电场强度随距离L的变化关系曲线。
附图标记说明：01—重掺杂的P型源极；02—重掺杂的N型源极；03—N型外延层；03b—JFET区域；04—多晶硅；05—纵向沟槽；05a—x方向沟槽；05b—y方向沟槽；06—接触孔；07—P型体区；07b—P型埋层；08—高浓度N型漏极；09—漏极金属；10—栅氧化层；11—源极金属；12—绝缘介质层；101—MOSFET器件。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
在本实施例中提供了一种沟槽栅碳化硅MOSFET器件，如图1、图2、图3、图4所示，包括高浓度N型漏极08及漏极金属09，在所述高浓度N型漏极08上设有低浓度的N型外延层03作为MOSFET器件101的漂移区，在所述N型外延层03上方设有纵向沟槽05，所述纵向沟槽05内部设有多晶硅04，且所述多晶硅04外围被栅氧化层10所包裹，所述纵向沟槽05将MOSFET器件101表面分割成多个元胞区域，元胞区域包括矩形、多边形或圆形，在本实施例中元胞区域为矩形，每个所述矩形元胞区域内的所述N型外延层03上设有P型体区07，所述P型体区07在所述N型外延层03的注入深度大于所述纵向沟槽05的深度，每个所述矩形元胞区域内除P型体区07和纵向沟槽05外其他区域均设有JFET区域03b，所述JFET区域03b为被P型体区07和纵向沟槽05包围的N型外延层03上层区域，所述JFET区域03b位于矩形元胞区域的四个侧边，在所述P型体区07表面与纵向沟槽05相邻处设有重掺杂的N型源极02，具体的，所述重掺杂的N型源极02位于矩形元胞区域的拐角区域，所述重掺杂的N型源极02和纵向沟槽05相接，所述P型体区07表面除重掺杂的N型源极02外其他区域均设有重掺杂的P型源极01，所述重掺杂的P型源极01将所述JFET区域03b和所述重掺杂的N型源极02间隔开来，所述重掺杂的P型源极01的深度浅于重掺杂的N型源极02的深度，在所述重掺杂的N型源极02和所述重掺杂的P型源极01的表面还设有接触孔06将源极信号连接至源极金属11，所述源极金属11和所述N型外延层03表面的其他区域均设有绝缘介质层12相互隔离。
优选地，所述纵向沟槽05底部的栅氧化层10比两侧的栅氧化层10厚。
优选地，所述JFET区域03b还设有额外的N型掺杂。
图2为本发明结构沿AA’的剖面结构图，纵向沟槽05两侧虽然存在N型外延层03，但是两个纵向沟槽05之间还设有比纵向沟槽05更深的P型体区07，在器件关断承受高压时，更深的P型体区07会和N型外延层03耗尽形成耗尽区，由于P型体区07的浓度要较N型外延层03高，耗尽区主要在N型外延层03的一侧扩展，因此比P型体区07还要更浅的纵向沟槽05底部基本不会受到高电场的影响，因此图2的剖面能较好的屏蔽纵向沟槽05底部的电场，起到对栅氧化层10的保护作用。
图3为本发明结构沿BB’的剖面结构图，在这个截面中，当MOSFET器件关断承受高压时，由于P型体区07完全将纵向沟槽05包裹了起来，耐压时P型体区07和N型外延层03耗尽，电场最高的位置会出现在P型体区07和N型外延层03的界面，纵向沟槽05就不会受到高电场的影响，得益于P型体区07对栅氧化层10特别是纵向沟槽05底部的栅氧化层10的保护作用，该界面的栅氧化层10能获得最高的可靠性。
图4为本发明结构沿CC’即纵向沟槽05界面处的剖面结构图，此处界面处P型体区07依然将纵向沟槽05包裹起来，但中间留有给电子流通的JFET区域03b，尽管如此，纵向沟槽05外围的P型体区07依然会对栅氧化层10有着较好的保护效果。
在器件开启阶段，即在栅极多晶硅上的电压大于器件的阈值电压Vth，为了让MOSFET器件完全导通增大漏极电流，实际应用时的栅极电压一般远大于器件的阈值电压，如阈值电压为1.5V，栅极电压为15V。在器件导通状态下着重分析纵向沟槽05两侧的沟道区域。为了方便描述，假设如图1中的x方向纵向沟槽为x方向沟槽05a，y方向纵向沟槽为y方向沟槽05b。x方向沟槽05a一侧的截面CC’如图7所示，该截面的一侧均为x方向沟槽05a，即图中细虚线框内的区域。在临近x方向沟槽05a的这一区域内，P型体区07由于高栅压而形成强反型层，JFET区域则形成了电子的积累层，上述反型层和积累层都是电子的低阻区域，从重掺杂的N型源极02流出的电流经过上述低阻区域后进入N型外延层03上方的JFET区域内，在此区域内，可以通过调节长度L来增加电流密度。此外，如图1所示，还可以通过调节尺寸W来降低JFET区电阻，因为此时电流不仅可以从沿着纵向沟槽05的方向向下流入漂移区中，还可以从垂直于纵向沟槽05的方向向下进入漂移区中，如图1中的x和y方向所示，而尺寸W的增加也不会降低P型体区对于栅氧化层的保护效果。
图6为传统沟槽栅碳化硅MOSFET器件剖面结构示意图，调节尺寸L会同时影响P型埋层07b对栅氧化层10的保护效果和JFET区电阻。此外，传统结构的纵向沟槽05没有完全被P型体区07所包裹，因此其对于栅氧化层的保护效果也弱于本发明结构。
图8为本发明结构和传统沟槽栅碳化硅MOSFET器件的导通电阻对比曲线，图中横坐标为归一化距离L，纵坐标为归一化电阻，可以从图中看出，本发明结构和传统沟槽结构的导通电阻都随着L的增加而逐步降低。不同的是，本发明结构为方胞结构，其导通电阻要比传统的条胞结构更有优势。其次，由于器件在导通时，电流还可以沿着图1中w的方向进入漂移区中，尺寸L对于导通电阻的影响也就较弱，因此，本发明结构导通电阻随着L的减小，增加的幅度也就较小。
图9为本发明结构和传统沟槽栅碳化硅MOSFET器件栅氧化层底部电场的对比曲线，图中横坐标为归一化距离L，纵坐标为栅氧化层底部的电场强度。栅氧化层底部的电场强度反映了P型体区或P型埋层对栅氧化层的保护能力，栅氧化层底部的电场越小，器件的可靠性也就越高。由图可知，无论是本发明结构还是传统结构，电场强度都会随着距离L的增加而增加，所不同的是，本发明结构的P型体区会比纵向沟槽更深且将纵向沟槽底部完全包裹，因此其对栅氧化层底部的保护效果也较传统结构更好，且无论尺寸L如何降低，纵向沟槽底部始终有P型体区将纵向沟槽底部包裹，因此本发明结构的栅氧化层底部的电场始终较弱，对栅氧化层的保护能力也就较好。
实施例二
图5为本发明沟槽栅碳化硅MOSFET器件的第二个实施例，包括高浓度N型漏极及漏极金属，在所述高浓度N型漏极上设有低浓度的N型外延层作为MOSFET器件101的漂移区，在所述N型外延层上方设有纵向沟槽05，所述纵向沟槽内部设有多晶硅04，且所述多晶硅04外围被栅氧化层所包裹，所述纵向沟槽05将MOSFET器件101表面分割成多个矩形元胞区域，每个所述矩形元胞区域内的所述N型外延层上设有P型体区，所述P型体区在所述N型外延层的注入深度大于所述纵向沟槽05的深度，每个所述矩形元胞区域内除P型体区和纵向沟槽05外其他区域均设有JFET区域03b，所述JFET区域03b为被P型体区和纵向沟槽05包围的N型外延层上层区域，所述JFET区域03b位于纵向沟槽05的拐角区域，在所述MOSFET器件101表面的P型体区内设有重掺杂的N型源极02，所述重掺杂的N型源极02位于纵向沟槽05两侧且向着远离纵向沟槽05的方向延伸并与邻近的纵向沟槽05相交，所述P型体区表面除重掺杂的N型源极02外其他区域均设有重掺杂的P型源极01，所述重掺杂的P型源极01将所述JFET区域03b和所述重掺杂的N型源极02间隔开来，所述重掺杂的P型源极01的深度浅于重掺杂的N型源极02的深度，在所述重掺杂的N型源极02和所述重掺杂的P型源极01的表面还设有接触孔06将源极信号连接至源极金属，所述源极金属和所述N型外延层表面的其他区域均设有绝缘介质层相互隔离。
本实施例增加了重掺杂的N型源极02的面积，减小了重掺杂的N型源极02的接触电阻，使得器件的总导通电阻降低。
实施例三
本实施例与实施例一的区别在于：元胞区域为多边形，纵向沟槽05将MOSFET器件101表面分割成多个多边形元胞区域，所述JFET区域03b位于多边形元胞区域的侧边，在所述P型体区07表面与纵向沟槽05相邻处设有重掺杂的N型源极02，具体的，所述重掺杂的N型源极02位于多边形元胞区域的拐角区域，重掺杂的N型源极02和纵向沟槽05相接。
实施例四
本实施例与实施例一的区别在于：元胞区域为圆形，纵向沟槽05将MOSFET器件101表面分割成多个圆形元胞区域，所述JFET区域03b位于圆形元胞区域的侧边，在所述P型体区07表面与纵向沟槽05相邻处设有重掺杂的N型源极02，具体的，所述重掺杂的N型源极02位于圆形元胞区域的侧边，JFET区域03b与重掺杂的N型源极02相互间隔设置，即每两个JFET区域03b之间设有重掺杂的N型源极02，重掺杂的N型源极02和纵向沟槽05相接。
实施例五
作为本发明的第五实施例，提供了一种实现上述沟槽栅碳化硅MOSFET器件的工艺方法，包括如下步骤：
步骤一：选取N型衬底材料作为高浓度N型漏极08，外延生长N型外延层03；
步骤二：在所述N型外延层03表面选择性注入铝离子形成P型体区07，所述N型外延层03表面未进行铝离子注入的区域形成JFET区域03b；
步骤三：在所述N型外延层03表面刻蚀出纵向沟槽05；
步骤四：在所述纵向沟槽05内壁生长栅氧化层10并在纵向沟槽05内淀积多晶硅04；
步骤五：在所述P型体区07表面选择性注入氮离子形成重掺杂的N型源极02，在所述P型体区07表面选择性注入铝离子形成重掺杂的P型源极01；
步骤六：在所述P型体区07、JFET区域03b和纵向沟槽05表面淀积绝缘介质层12，然后在绝缘介质层12上选择性刻蚀出接触孔06，接着在绝缘介质层12上淀积金属并选择性刻蚀金属，形成源极金属11、漏极金属09。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的两种实施方式，实际的结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (5)

1.一种沟槽栅碳化硅MOSFET器件，包括高浓度N型漏极（08）及漏极金属（09），在所述高浓度N型漏极（08）上设有低浓度的N型外延层（03）作为MOSFET器件（101）的漂移区，在所述N型外延层（03）上方设有纵向沟槽（05），所述纵向沟槽内部设有多晶硅（04），且所述多晶硅（04）外围被栅氧化层（10）所包裹，其特征在于，所述纵向沟槽（05）将MOSFET器件（101）表面分割成多个元胞区域，每个所述元胞区域内的所述N型外延层（03）上设有P型体区（07），所述P型体区（07）在所述N型外延层（03）的注入深度大于所述纵向沟槽（05）的深度，每个所述元胞区域内除P型体区（07）和纵向沟槽（05）外其他区域均设有JFET区域（03b），所述JFET区域（03b）为被P型体区（07）和纵向沟槽（05）包围的N型外延层（03）上层区域，在所述P型体区（07）表面与纵向沟槽（05）相邻处设有重掺杂的N型源极（02），所述重掺杂的N型源极（02）和纵向沟槽（05）相接，所述P型体区（07）表面除重掺杂的N型源极（02）外其他区域均设有重掺杂的P型源极（01），所述重掺杂的P型源极（01）将所述JFET区域（03b）和所述重掺杂的N型源极（02）间隔开来，所述重掺杂的P型源极（01）的深度浅于重掺杂的N型源极（02）的深度，在所述重掺杂的N型源极（02）和所述重掺杂的P型源极（01）的表面还设有接触孔（06）将源极信号连接至源极金属（11），所述N型外延层（03）表面除所述接触孔（06）以外的其他区域设有绝缘介质层（12），所述绝缘介质层（12）上设有源极金属（11），所述源极金属（11）和N型外延层（03）表面除所述接触孔（06）以外的其他区域之间通过绝缘介质层（12）相互隔离。
2.根据权利要求1所述的一种沟槽栅碳化硅MOSFET器件，其特征在于，所述纵向沟槽（05）底部的栅氧化层（10）比两侧的栅氧化层（10）厚。
3.根据权利要求1所述的一种沟槽栅碳化硅MOSFET器件，其特征在于，所述JFET区域（03b）还设有额外的N型掺杂。
4.根据权利要求1所述的一种沟槽栅碳化硅MOSFET器件，其特征在于，所述元胞区域包括多边形或圆形。
5.如权利要求1-4任一项所述的一种沟槽栅碳化硅MOSFET器件的工艺方法，其特征在于，包括如下步骤：
步骤一：选取N型衬底材料作为高浓度N型漏极（08），外延生长N型外延层（03）；
步骤二：在所述N型外延层（03）表面选择性注入铝离子形成P型体区（07），所述N型外延层（03）表面未进行铝离子注入的区域形成JFET区域（03b）；
步骤三：在所述N型外延层（03）表面刻蚀出纵向沟槽（05）；
步骤四：在所述纵向沟槽（05）内壁生长栅氧化层（10）并在纵向沟槽（05）内淀积多晶硅（04）；
步骤五：在所述P型体区（07）表面选择性注入氮离子形成重掺杂的N型源极（02），在所述P型体区（07）表面选择性注入铝离子形成重掺杂的P型源极（01）；
步骤六：在所述P型体区（07）、JFET区域（03b）和纵向沟槽（05）表面淀积绝缘介质层（12），然后在绝缘介质层（12）上选择性刻蚀出接触孔（06），接着在绝缘介质层（12）上淀积金属并选择性刻蚀金属，形成源极金属（11），并在所述高浓度N型漏极（08）背面淀积金属，形成漏极金属（09）。
CN202210478523.1A 2022-05-05 2022-05-05 一种沟槽栅碳化硅mosfet器件及其工艺方法 Active CN114597257B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210478523.1A CN114597257B (zh) 2022-05-05 2022-05-05 一种沟槽栅碳化硅mosfet器件及其工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210478523.1A CN114597257B (zh) 2022-05-05 2022-05-05 一种沟槽栅碳化硅mosfet器件及其工艺方法

Publications (2)

Publication Number Publication Date
CN114597257A CN114597257A (zh) 2022-06-07
CN114597257B true CN114597257B (zh) 2022-07-26

Family

ID=81812623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210478523.1A Active CN114597257B (zh) 2022-05-05 2022-05-05 一种沟槽栅碳化硅mosfet器件及其工艺方法

Country Status (1)

Country Link
CN (1) CN114597257B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274824B (zh) * 2022-08-07 2023-03-28 捷捷微电(上海)科技有限公司 一种新型SiC MOSFET结构及其制造方法
CN116110937B (zh) * 2022-12-20 2023-10-20 瑶芯微电子科技(上海)有限公司 碳化硅基mosfet器件及制作方法
CN116190446B (zh) * 2022-12-20 2023-12-08 瑶芯微电子科技(上海)有限公司 高可靠性的碳化硅基mosfet器件及其制作方法
CN117497568B (zh) * 2023-12-27 2024-04-19 天狼芯半导体(成都)有限公司 具有左右栅结构的sgtmos器件及其制备方法、芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593175A (zh) * 2011-12-08 2012-07-18 苏州硅能半导体科技股份有限公司 栅总线加强的沟槽mos器件及其制造方法
WO2018163593A1 (ja) * 2017-03-06 2018-09-13 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
WO2012098861A1 (ja) * 2011-01-17 2012-07-26 パナソニック株式会社 半導体装置およびその製造方法
JP6870547B2 (ja) * 2017-09-18 2021-05-12 株式会社デンソー 半導体装置およびその製造方法
CN108538910B (zh) * 2018-02-13 2020-08-14 株洲中车时代电气股份有限公司 具有复合栅的igbt芯片
CN208570614U (zh) * 2018-08-16 2019-03-01 无锡新洁能股份有限公司 一种绝缘栅双极型半导体器件
US11450734B2 (en) * 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
JP7343315B2 (ja) * 2019-07-05 2023-09-12 株式会社日立製作所 炭化ケイ素半導体装置
CN113690321B (zh) * 2021-10-25 2022-03-15 浙江大学杭州国际科创中心 一种碳化硅沟槽栅mosfet及其制造方法
CN114203825B (zh) * 2021-12-13 2023-03-24 无锡新洁能股份有限公司 一种垂直型碳化硅功率mosfet器件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593175A (zh) * 2011-12-08 2012-07-18 苏州硅能半导体科技股份有限公司 栅总线加强的沟槽mos器件及其制造方法
WO2018163593A1 (ja) * 2017-03-06 2018-09-13 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法

Also Published As

Publication number Publication date
CN114597257A (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
CN114597257B (zh) 一种沟槽栅碳化硅mosfet器件及其工艺方法
KR101015767B1 (ko) 반도체 소자 및 전력 트랜지스터
EP1745517B1 (en) Insulated gate semiconductor device
US20070007537A1 (en) Semiconductor device
JPH03289176A (ja) 半導体装置
KR20160030823A (ko) 반도체 장치
JP4500530B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
US11355630B2 (en) Trench bottom shielding methods and approaches for trenched semiconductor device structures
US11588045B2 (en) Fortified trench planar MOS power transistor
EP3443595B1 (en) Insulated gate power semiconductor device and method for manufacturing such a device
US6147381A (en) Field effect-controllable semiconductor component
US10068972B2 (en) Semiconductor device with opposite conductivity-type impurity regions between source and trench gate for reducing leakage
US20220384578A1 (en) Semiconductor device
US9324817B2 (en) Method for forming a transistor device having a field electrode
US10600867B2 (en) Semiconductor device having an emitter region and a contact region inside a mesa portion
CN108807540B (zh) 沟槽式栅极功率金属氧化物半导体场效应晶体管的结构
US8975681B2 (en) Semiconductor device
JP2004200441A (ja) 半導体装置とその製造方法
CN114203825A (zh) 一种垂直型碳化硅功率mosfet器件及其制造方法
CN113659008A (zh) 具有电场钳位层的匀场器件及其制造方法和应用
GB2592928A (en) Insulated gate switched transistor
EP3223316A1 (en) Wide bandgap power semiconductor device and method for manufacturing such a device
US11411076B2 (en) Semiconductor device with fortifying layer
CN117878157B (zh) 一种沟槽mosfet器件及沟槽mosfet器件阵列
US20220384577A1 (en) Semiconductor device and method for designing thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant