CN108538910B - 具有复合栅的igbt芯片 - Google Patents

具有复合栅的igbt芯片 Download PDF

Info

Publication number
CN108538910B
CN108538910B CN201810149376.7A CN201810149376A CN108538910B CN 108538910 B CN108538910 B CN 108538910B CN 201810149376 A CN201810149376 A CN 201810149376A CN 108538910 B CN108538910 B CN 108538910B
Authority
CN
China
Prior art keywords
region
gate
igbt chip
composite
wafer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810149376.7A
Other languages
English (en)
Other versions
CN108538910A (zh
Inventor
刘国友
朱春林
朱利恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Electric Co Ltd filed Critical Zhuzhou CRRC Times Electric Co Ltd
Priority to CN201810149376.7A priority Critical patent/CN108538910B/zh
Publication of CN108538910A publication Critical patent/CN108538910A/zh
Priority to PCT/CN2018/106117 priority patent/WO2019157820A1/zh
Priority to US16/969,604 priority patent/US11329130B2/en
Application granted granted Critical
Publication of CN108538910B publication Critical patent/CN108538910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种具有复合栅的IGBT芯片，包括晶圆基片以及形成在晶圆基片上的若干个依次排列的元胞，元胞包括两个轴对称的复合栅单元；复合栅单元包括设置于晶圆基片上的源极区和栅极区，栅极区包括设置于源极区两侧的平面栅极区和沟槽栅极区；沟槽栅极区包括沟槽栅和辅助子区。本发明提供的具有复合栅的IGBT芯片，通过将平面栅极和沟槽栅极复合于同一元胞，从而大幅度提升芯片密度并保留沟槽栅低通耗，高电流密度和平面栅宽安全工作区的特性。

Description

具有复合栅的IGBT芯片
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种具有复合栅的IGBT芯片。
背景技术
绝缘栅双极型晶体管(IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，由于其具有通态压降低，电流密度大，输入阻抗高以及响应速度快等特点，被广泛应用于轨道交通、智能电网、工业变频以及新能源开发等领域。
现有的绝缘栅双极型晶体管(IGBT)的栅极通常为平面栅或沟槽栅。当绝缘栅双极型晶体管(IGBT)的栅极为平面栅时，则绝缘栅双极型晶体管(IGBT)制作工艺简单，对制成设备要求较低，且平面栅的耐压性较好；但由于平面栅沟道区在表面，沟道密度受到芯片表面积大小限制，因此平面栅的电导调制效应较弱，从而使得其导通压降较高。当绝缘栅双极型晶体管(IGBT)的栅极为沟槽栅时，将沟道由横向转化为纵向，从而实现一维电流通道，有效消除平面栅沟道中的JFET效应，同时使沟道密度不再受芯片表面积限制，大大提高元胞密度从而大幅度提升芯片电流密度；但随着沟槽栅密度的增加，芯片饱和电流过大，弱化了芯片的短路性能，从而影响了芯片的安全工作区，同时也降低了芯片的耐压能力。
因此，现如今亟需一种耐压能力大，同时又可以很好的避免芯片饱和电流过大，影响芯片的安全工作区的绝缘栅双极型晶体管(IGBT)芯片。
发明内容
本发明所要解决的技术问题是现有的绝缘栅双极型晶体管芯片不能在大幅度提升芯片电流密度的同时保证具有较大的耐压能力和宽安全工作区。
为了解决上述技术问题，本发明提供了一种具有复合栅的IGBT芯片，包括晶圆基片以及形成在所述晶圆基片的上表面若干个依次排列的元胞，所述元胞包括两个相互对称的复合栅单元；
所述复合栅单元包括设置于所述晶圆基片上的源极区和栅极区，所述栅极区包括设置于所述源极区两侧的平面栅极区和沟槽栅极区；
所述沟槽栅极区包括位于所述晶圆基片上的沟槽栅子区以及位于所述沟槽栅子区上方的辅助子区，所述沟槽栅子区包括设置于所述晶圆基片上的沟槽、设置于所述沟槽内表面的第一氧化层以及填充于所述沟槽内形成沟槽栅极的多晶硅，所述辅助子区包括形成于所述晶圆基片上表面的第二氧化层、形成于所述第二氧化层上的多晶硅以及包围述第二氧化层上多晶硅外表面的绝缘层，所述沟槽内的多晶硅与所述辅助子区的多晶硅相连。
优选的是，所述平面栅极区包括位于所述晶圆基片上表面的第三氧化层、位于所述第三氧化层上形成平面栅极的多晶硅以及包围所述第三氧化层上多晶硅外表面的绝缘层。
优选的是，所述源极区包括：
设置于所述平面栅极区和所述沟槽栅极区之间的P+区；
设置于所述P+区上方两侧的第一N+区和第二N+区；
设置于所述P+区下的P阱区；
以及设置于所述P阱区下的N阱区。
优选的是，所述第一N+区位于所述平面栅极区下方，所述第二N+区位于沟槽栅极辅助子区下方。
优选的是，所述源极区还包括覆盖所述平面栅极区、所述沟槽栅极区以及所述P+区的金属层。
优选的是，所述金属层与所述第一N+区和第二N+区接触连接。
优选的是，所述P+区分别与所述第一N+区和第二N+区接触连接。
优选的是，所述平面栅极与所述沟槽栅极短接。
优选的是，所述元胞呈正六边形、正方形或长条形，所述元胞在所述多晶硅上依次排列。
优选的是，所述IGBT芯片还包括形成在所述晶圆基片的下表面的背部结构，所述背部结构为穿通型、非穿通型或软穿通型。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
应用本发明实施例提供的具有复合栅的IGBT芯片，通过将IGBT芯片中的栅极设置成复合栅，即栅极既包括平面栅又包括沟槽栅，从而使得该IGBT芯片既具有平面栅耐压性较好的优点，同时也具有沟槽栅提高元胞密度从而大幅度提升芯片电流密度的优点。同时本申请具有复合栅的IGBT芯片元胞的两个沟槽栅中间为非工作区，通过优化此非工作区的大小，从而优化了源极区的电场分布，增大了平面栅极区对应的沟道面积，并优化了电流密度分布和热平衡，从而提升了芯片的反偏阻压和高温能力。
本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1示出了本发明实施例一中具有复合栅的IGBT芯片结构的俯视图；
图2示出了图1中的元胞的A-A＇方向的剖面结构示意图；
图3出了本发明实施例二中具有复合栅的IGBT芯片结构的俯视图；
图4出了本发明实施例三中具有复合栅的IGBT芯片结构的俯视图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
由于绝缘栅双极型晶体管(IGBT)具有通态压降低，电流密度大，输入阻抗高以及响应速度快等优点，因此被广泛应用于各个领域。现有的绝缘栅双极型晶体管(IGBT)的栅极通常为平面栅或沟槽栅。具有平面栅的绝缘栅双极型晶体管(IGBT)芯片制作工艺简单，对制成设备要求较低，且耐压性较好，但由于平面栅沟道密度受到芯片表面积大小限制，从而使得其导通压降较高。具有沟槽栅的绝缘栅双极型晶体管(IGBT)芯片可实现将沟道由横向转化为纵向，从而实现一维电流通道，大幅度提升芯片电流密度，但随着沟槽栅密度的增加，芯片饱和电流过大，弱化了芯片的短路性能，从而影响了芯片的安全工作区。
实施例一
为解决现有技术中存在的上述技术问题，本发明实施例提供了一种具有复合栅的IGBT芯片。
图1示出了本发明实施例一中具有复合栅的IGBT芯片结构的俯视图；图2示出了图1中的元胞的A-A＇方向的剖面结构示意图。
参照图1和图2，本实施例具有复合栅的IGBT芯片包括晶圆基片15以及形成在晶圆基片15的上表面的若干个元胞16，元胞16为正六边形，元胞16呈蜂窝状排列于晶圆基片15上。元胞16包括两个轴对称的复合栅单元。
复合栅单元包括设置于晶圆基片15上的源极区3和栅极区，栅极区包括设置于源极区3两侧的平面栅极区1和沟槽栅极区2。
沟槽栅极区2包括位于晶圆基片15上的沟槽栅子区和位于沟槽栅子区上方的辅助子区。具体地，沟槽栅子区包括设置于晶圆基片15上的沟槽、设置于沟槽内表面上的第一氧化层10以及填充于沟槽内的多晶硅14，沟槽内的多晶硅14即构成沟槽栅极。辅助子区包括形成于晶圆基片15上表面的第二氧化层11、形成在第二氧化层11上的多晶硅14以及包围住形成在第二氧化层11上多晶硅14的外表面的绝缘层12。其中，填充于沟槽内的多晶硅14和形成在第二氧化层11上的多晶硅14接触相连，两者可在IGBT芯片制作过程中的同一工艺中形成，形成一体结构。优选地，第一氧化层10和第二氧化层11的材料为二氧化硅；绝缘层12的材料也均为二氧化硅。
平面栅极区1包括位于晶圆基片15上表面的第三氧化层13、位于第三氧化层13上的多晶硅14以及包围第三氧化层13上多晶硅14外表面的绝缘层12。优选地，平面栅极区1的绝缘层12和第三氧化层13的材料也均为二氧化硅。
平面栅极与沟槽栅极通过金属互联，使得平面栅极与沟槽栅极共同作为IGBT芯片的栅极，并实现平面栅极与沟槽栅极的同时开启与关断。
在本实施例中，沟槽栅子区在元胞16中为正六边形，辅助子区位于元胞16中心处，在元胞16中心形成封闭的图案，源极区3设置于沟槽栅极区2外围，平面栅极区1设置于源极区3外围，即单个元胞16从外到内依次为平面栅极区1、源极区3和沟槽栅极区2。由于本实施例的元胞16为正六边形，因此平面栅极区1外围形成的形状即为正六边形。与现有技术相比，本实施例将辅助子区设置于元胞16中心处，有效的利用了沟槽栅子区形成的非工作区，进一步优化了元胞16的结构。
需要说明的是，沟槽栅子区的形状不限于上述正六边形，在本发明的其他实施例中，沟槽栅子区的形状还可为圆形或其他合理的形状，本发明同样不限于此。优选地，IGBT芯片还包括设置于晶圆基片15的下表面的背部结构，背部结构可以为穿通型、非穿通型或软穿通型。
源极区3从下到上依次包括设置于晶圆基片15上的N阱区4、P阱区5、P+区6、N+区以及金属层9。具体地，P+区6设置于平面栅极区1和沟槽栅极区2之间，N+区包括第一N+区7和第二N+区8，分别位于P+区6上方靠近平面栅极区1的一侧和靠近沟槽栅极区2的一侧，P+区6分别与第一N+区7和第二N+区8接触连接，以使得本实施例IGBT芯片在工作时，P+区6和N+区可实现空穴和电子流动。优选地，第一N+区7和第二N+区8分别位于平面栅极区1和沟槽栅极区辅助子区2下方。P阱区5位于P+区6下方；优选地，部分P阱区5还位于P+区6的两侧，即使得部分P阱区5位于平面栅极区1下方和沟槽栅极区2左侧或右侧。N阱区4位于P阱区5下方；优选地，部分N阱区4还位于P阱区5的两侧，即使得部分N阱区4也位于平面栅极区1下方和沟槽栅极区2左侧或右侧。上述P阱区5和N阱区4即可表示为P阱区5包围P+区6设置，N阱区4包围P阱区5设置。
金属层9覆盖于平面栅极区1、沟槽栅极区2以及平面栅极区1和沟槽栅极区2之间裸露出的P+区6上，金属层9即为源极，且金属层9与第一N+区7和第二N+区8接触连接，以使得本实施例IGBT芯片在工作时，金属层9可分别与P+区6和N+区实现空穴和电子的流动。优选地，金属层材料为铝。
应用本发明实施例提供的具有复合栅的IGBT芯片，通过将IGBT芯片中的栅极设置成复合栅，即使得栅极区既包括平面栅又包括沟槽栅，从而使得本实施例IGBT芯片既具有平面栅耐压性好、皮实度高的优点，同时也具有沟槽栅实现一维电流通道，有效消除平面沟道中场效应晶体管(JFET)效应的影响，沟道密度不受芯片表面积限制，大幅提升芯片电流密度的优点。同时本实施例中的沟槽栅极区2还包括辅助子区，辅助子区设置于元胞16中心处，有效的利用了沟槽栅子区形成的非工作区，进一步优化了元胞16的结构；同时本申请具有复合栅的IGBT芯片元胞的两个沟槽栅中间为非工作区，通过优化此非工作区的大小，从而优化了源极区的电场分布，增大了平面栅极区对应的沟道面积，并优化了电流密度分布和热平衡，从而提升了芯片的反偏阻压和高温能力。
实施例二
相应地，图3出了本发明实施例二中具有复合栅的IGBT芯片结构的俯视图。参照图3，本实施例在实施例一的基础上仅对元胞16的形状、排列方式以及IGBT芯片结构类型进行了重新的限定。
具体地，本实施例元胞16为正方形，元胞16呈矩阵状排列于晶圆基片15上。
更进一步地，沟槽栅子区在元胞16中为正方形，辅助子区位于元胞16中心处，在元胞16中心形成封闭的图案，源极区3设置于沟槽栅极区2外围，平面栅极区1设置于源极区3外围，即单个元胞16从外到内依次也为平面栅极区1、源极区3和沟槽栅极区2。平面栅极区1外围形成的形状即为正方形。
需要说明的是，沟槽栅子区的形状同样不限于上述正方形，在本发明的其他实施例中，沟槽栅子区的形状还可为圆形或其他合理的形状，本发明同样不限于此。优选地，IGBT芯片还包括设置于晶圆基片15的下表面的背部结构，背部结构可以为穿通型、非穿通型或软穿通型。
应用本发明实施例提供的具有复合栅的IGBT芯片，通过将IGBT芯片中的栅极设置成复合栅，即使得栅极区既包括平面栅又包括沟槽栅，从而使得本实施例IGBT芯片既具有平面栅耐压性好、皮实度高的优点，同时也具有沟槽栅实现一维电流通道，有效消除平面沟道中场效应晶体管(JFET)效应的影响，沟道密度不受芯片表面积限制，大幅提升芯片电流密度的优点。同时本实施例中的沟槽栅极区2还包括辅助子区，辅助子区设置于元胞16中心处，有效的利用了沟槽栅子区形成的非工作区，进一步优化了元胞16的结构；同时本申请具有复合栅的IGBT芯片元胞的两个沟槽栅中间为非工作区，通过优化此非工作区的大小，从而优化了源极区的电场分布，增大了平面栅极区对应的沟道面积，并优化了电流密度分布和热平衡，从而提升了芯片的反偏阻压和高温能力。
实施例三
相应地，图4出了本发明实施例三中具有复合栅的IGBT芯片结构的俯视图。参照图4，本实施例在实施例一的基础上仅对元胞16的形状、排列方式以及IGBT芯片结构类型进行了重新的限定。
具体地，本实施例元胞16的横切面为长条形，元胞16依次平行排列于晶圆基片15上。
更进一步地，沟槽栅子区、辅助子区、源极区3以及平面栅极区1均为长条状，依次排列，即单个元胞16依次也为平面栅极区1、源极区3和沟槽栅极区2；辅助子区位于两个沟槽栅子区之间，形成封闭的图案。
需要说明的是，沟槽栅子区的形状同样不限于上述长条形，在本发明的其他实施例中，沟槽栅子区的形状还可为其他合理的形状，本发明同样不限于此。优选地，IGBT芯片底部结构还包括设置于晶圆基片15的下表面的背部结构，背部结构可以为穿通型、非穿通型或软穿通型。
应用本发明实施例提供的具有复合栅的IGBT芯片，通过将IGBT芯片中的栅极设置成复合栅，即使得栅极区既包括平面栅又包括沟槽栅，从而使得本实施例IGBT芯片既具有平面栅耐压性好、皮实度高的优点，同时也具有沟槽栅实现一维电流通道，有效消除平面沟道中场效应晶体管(JFET)效应的影响，沟道密度不受芯片表面积限制，大幅提升芯片电流密度的优点。同时本实施例中的沟槽栅极区2还包括辅助子区，辅助子区设置于元胞16中心处，有效的利用了沟槽栅子区形成的非工作区，进一步优化了元胞16的结构；同时本申请具有复合栅的IGBT芯片元胞的两个沟槽栅中间为非工作区，通过优化此非工作区的大小，从而优化了源极区的电场分布，增大了平面栅极区对应的沟道面积，并优化了电流密度分布和热平衡，从而提升了芯片的反偏阻压和高温能力。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种具有复合栅的IGBT芯片，其特征为，包括晶圆基片以及形成在所述晶圆基片的上表面若干个依次排列的元胞，所述元胞包括两个相互对称的复合栅单元；
所述复合栅单元包括设置于所述晶圆基片上的源极区和栅极区，所述栅极区包括设置于所述源极区两侧的平面栅极区和沟槽栅极区；
所述沟槽栅极区包括位于所述晶圆基片上的沟槽栅子区以及位于所述沟槽栅子区上方的辅助子区，所述沟槽栅子区包括设置于所述晶圆基片上的沟槽、设置于所述沟槽内表面的第一氧化层以及填充于所述沟槽内形成沟槽栅极的多晶硅，所述辅助子区包括形成于所述晶圆基片上表面的第二氧化层、形成于所述第二氧化层上的多晶硅以及包围所述第二氧化层上多晶硅外表面的绝缘层，所述沟槽内的多晶硅与所述辅助子区的多晶硅相连。
2.根据权利要求1所述的具有复合栅的IGBT芯片，其特征为，所述平面栅极区包括位于所述晶圆基片上表面的第三氧化层、位于所述第三氧化层上形成平面栅极的多晶硅以及包围所述第三氧化层上多晶硅外表面的绝缘层。
3.根据权利要求1所述的具有复合栅的IGBT芯片，其特征为，所述源极区包括：
设置于所述平面栅极区和所述沟槽栅极区之间的P+区；
设置于所述P+区上方两侧的第一N+区和第二N+区；
设置于所述P+区下的P阱区；
以及设置于所述P阱区下的N阱区。
4.根据权利要求3所述的具有复合栅的IGBT芯片，其特征为，所述第一N+区和所述第二N+区分别位于所述平面栅极区和沟槽栅极区的辅助子区下方。
5.根据权利要求4所述的具有复合栅的IGBT芯片，其特征为，所述源极区还包括覆盖所述平面栅极区、所述沟槽栅极区以及所述P+区的金属层。
6.根据权利要求5所述的具有复合栅的IGBT芯片，其特征为，所述金属层与所述第一N+区和第二N+区接触连接。
7.根据权利要求3所述的具有复合栅的IGBT芯片，其特征为，所述P+区分别与所述第一N+区和第二N+区接触连接。
8.根据权利要求2所述的具有复合栅的IGBT芯片，其特征为，所述平面栅极与所述沟槽栅极短接。
9.根据权利要求1所述的具有复合栅的IGBT芯片，其特征为，所述元胞呈正六边形、正方形或长条形。
10.根据权利要求1-9中任一项所述的具有复合栅的IGBT芯片，其特征为，还包括形成在所述晶圆基片的下表面的背部结构，所述背部结构为穿通型、非穿通型或软穿通型。
CN201810149376.7A 2018-02-13 2018-02-13 具有复合栅的igbt芯片 Active CN108538910B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810149376.7A CN108538910B (zh) 2018-02-13 2018-02-13 具有复合栅的igbt芯片
PCT/CN2018/106117 WO2019157820A1 (zh) 2018-02-13 2018-09-18 具有复合栅的igbt芯片
US16/969,604 US11329130B2 (en) 2018-02-13 2018-09-18 IGBT chip having mixed gate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810149376.7A CN108538910B (zh) 2018-02-13 2018-02-13 具有复合栅的igbt芯片

Publications (2)

Publication Number Publication Date
CN108538910A CN108538910A (zh) 2018-09-14
CN108538910B true CN108538910B (zh) 2020-08-14

Family

ID=63486056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810149376.7A Active CN108538910B (zh) 2018-02-13 2018-02-13 具有复合栅的igbt芯片

Country Status (3)

Country Link
US (1) US11329130B2 (zh)
CN (1) CN108538910B (zh)
WO (1) WO2019157820A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538910B (zh) * 2018-02-13 2020-08-14 株洲中车时代电气股份有限公司 具有复合栅的igbt芯片
CN111128725B (zh) * 2018-10-30 2023-05-30 株洲中车时代半导体有限公司 一种igbt器件制备方法
CN111370462A (zh) * 2018-12-25 2020-07-03 无锡华润上华科技有限公司 一种沟槽型vdmos的元胞版图结构
CN111627900B (zh) * 2020-04-16 2023-11-28 湖南国芯半导体科技有限公司 一种功率半导体器件及制作方法
CN113540251B (zh) * 2021-09-15 2021-12-03 浙江大学杭州国际科创中心 一种优化排布的沟槽栅功率mosfet器件
CN114464675A (zh) * 2021-12-31 2022-05-10 上海功成半导体科技有限公司 复合栅igbt器件结构及其制备方法
CN114597257B (zh) * 2022-05-05 2022-07-26 南京微盟电子有限公司 一种沟槽栅碳化硅mosfet器件及其工艺方法
CN114725219B (zh) * 2022-06-10 2022-09-09 瑞能半导体科技股份有限公司 碳化硅沟槽栅晶体管及其制造方法
CN116994954B (zh) * 2023-09-26 2023-12-26 贵州芯际探索科技有限公司 一种igbt沟槽栅的排布方法及排布结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659185A (en) * 1994-06-08 1997-08-19 Fuji Electric Co., Ltd. Insulated Gate thyristor
CN1574397A (zh) * 2003-06-24 2005-02-02 精工电子有限公司 垂直金属氧化物半导体晶体管
JP2010272741A (ja) * 2009-05-22 2010-12-02 Fuji Electric Systems Co Ltd 半導体装置の製造方法
WO2011118512A1 (ja) * 2010-03-24 2011-09-29 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型バイポーラトランジスタ
US9419118B1 (en) * 2015-11-03 2016-08-16 Ixys Corporation Trench IGBT with tub-shaped floating P-well and hole drains to P-body regions

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880200B2 (en) * 2007-09-28 2011-02-01 Infineon Technologies Austria Ag Semiconductor device including a free wheeling diode
CN103329268B (zh) * 2011-03-17 2016-06-29 富士电机株式会社 半导体器件及制造其的方法
CN102945804B (zh) * 2012-12-07 2015-04-15 株洲南车时代电气股份有限公司 一种沟槽栅型igbt芯片制作方法
EP3075011B1 (en) * 2013-11-29 2018-02-28 ABB Schweiz AG Insulated gate bipolar transistor
CN205621738U (zh) * 2016-05-04 2016-10-05 江苏中科君芯科技有限公司 具有集成栅源电容的rc igbt器件
CN108538910B (zh) * 2018-02-13 2020-08-14 株洲中车时代电气股份有限公司 具有复合栅的igbt芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659185A (en) * 1994-06-08 1997-08-19 Fuji Electric Co., Ltd. Insulated Gate thyristor
CN1574397A (zh) * 2003-06-24 2005-02-02 精工电子有限公司 垂直金属氧化物半导体晶体管
JP2010272741A (ja) * 2009-05-22 2010-12-02 Fuji Electric Systems Co Ltd 半導体装置の製造方法
WO2011118512A1 (ja) * 2010-03-24 2011-09-29 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型バイポーラトランジスタ
US9419118B1 (en) * 2015-11-03 2016-08-16 Ixys Corporation Trench IGBT with tub-shaped floating P-well and hole drains to P-body regions

Also Published As

Publication number Publication date
CN108538910A (zh) 2018-09-14
US20210028278A1 (en) 2021-01-28
US11329130B2 (en) 2022-05-10
WO2019157820A1 (zh) 2019-08-22

Similar Documents

Publication Publication Date Title
CN108538910B (zh) 具有复合栅的igbt芯片
JP3979258B2 (ja) Ｍｉｓ半導体装置およびその製造方法
CN108389901A (zh) 一种载流子存储增强型超结igbt
TWI521718B (zh) 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件
CN108428740B (zh) 一种具有含虚栅的复合栅结构的igbt芯片
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
CN109244136B (zh) 槽底肖特基接触SiC MOSFET器件
CN104221152A (zh) 半导体装置以及半导体装置的制造方法
WO2007013367A1 (ja) 半導体素子及び電気機器
CN110518065A (zh) 低功耗高可靠性的沟槽型碳化硅mosfet器件
CN203103306U (zh) 半导体装置
CN108682688B (zh) 一种具有三维沟道的复合栅igbt芯片
CN113540251B (zh) 一种优化排布的沟槽栅功率mosfet器件
CN108538912B (zh) 沟槽台阶栅igbt芯片
CN104091824B (zh) 半导体装置
US11973132B2 (en) Semiconductor device comprising insulated gate bipolar transistor (IGBT), diode, and well region
CN108598160B (zh) 一种具有折叠型复合栅结构的igbt芯片
CN109755300B (zh) 一种沟槽igbt芯片
JP2013211512A (ja) 絶縁ゲート型バイポーラトランジスタ
CN219513109U (zh) 一种中高压屏蔽栅极功率mosfet版图
US20140159104A1 (en) Semiconductor device
CN108258041B (zh) 一种具有载流子存储层的三栅薄soi ligbt
CN107275396B (zh) 一种沟槽栅igbt及其制作方法
CN111293168B (zh) Igbt器件及其制造方法
CN111900202A (zh) 一种沟槽栅igbt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200930

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.