CN114464675A - 复合栅igbt器件结构及其制备方法 - Google Patents
复合栅igbt器件结构及其制备方法 Download PDFInfo
- Publication number
- CN114464675A CN114464675A CN202111663817.3A CN202111663817A CN114464675A CN 114464675 A CN114464675 A CN 114464675A CN 202111663817 A CN202111663817 A CN 202111663817A CN 114464675 A CN114464675 A CN 114464675A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- gate
- composite gate
- layer
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 99
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 239000004065 semiconductor Substances 0.000 claims abstract description 94
- 210000000746 body region Anatomy 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 155
- 239000011229 interlayer Substances 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 13
- 239000007943 implant Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种复合栅IGBT器件结构及其制备方法，复合栅IGBT器件结构包括：第一导电类型的半导体衬底，其具有相对设置的上表面和下表面；第二导电类型的体区，形成于半导体衬底的上表面一侧；第一导电类型的阱区，形成于体区中；复合栅结构，位于半导体衬底的上表面及内部；复合栅结构包括相连的位于半导体衬底表面的平面栅部分以及位于半导体衬底内部的沟槽栅部分。本发明通过引入具有平面栅部分和沟槽栅部分的复合栅结构，将平面栅结构和沟槽栅结构同时引入IGBT的元胞，以在确保IGBT沟道密度和电流密度大的同时，增强IGBT器件的频率特性和抗短路能力。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种复合栅IGBT器件结构及其制备方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor)，即是绝缘栅双极型晶体管，其是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件。IGBT具有饱和压降低、电流密度大、驱动功率很小、开关速度快的优点，适用于耐压600V以上的电源管理系统。
目前，IGBT的栅极结构主要有平面栅和沟槽栅两种，平面栅的栅极平行于硅表面，沟槽栅的栅极在硅体内。沟槽栅IGBT比平面栅IGBT的饱和电压低，元胞尺寸小，沟道密度和电流密度大，但沟槽栅IGBT比平面栅IGBT的抗短路能力差，且沟槽栅IGBT的栅极-集电极电容CGC增大导致频率特性变差。对于先进的IGBT器件设计，要求在缩减其元胞尺寸，增加沟道密度和电流密度的同时，也能具有较强的抗短路能力以及良好的频率特性。
因此，有必要提出一种新的复合栅IGBT器件结构及其制备方法，解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种复合栅IGBT器件结构及其制备方法，用于解决现有技术中IGBT器件无法在缩减元胞尺寸的同时，兼顾器件频率特性和抗短路能力的问题。
为实现上述目的及其它相关目的，本发明提供了一种复合栅IGBT器件结构，包括：
第一导电类型的半导体衬底，其具有相对设置的上表面和下表面；
第二导电类型的体区，形成于所述半导体衬底的上表面一侧；
第一导电类型的阱区，形成于所述体区中；
复合栅结构，位于所述半导体衬底的上表面及内部；所述复合栅结构包括相连的位于所述半导体衬底表面的平面栅部分以及位于所述半导体衬底内部的沟槽栅部分。
作为本发明的一种可选方案，所述复合栅IGBT器件结构还包括平面栅结构；所述平面栅结构位于所述半导体衬底表面，并与所述复合栅结构的平面栅部分相对设置于所述体区的两侧。
作为本发明的一种可选方案，所述复合栅结构包括栅极多晶硅层以及隔离所述栅极多晶硅层与所述半导体衬底的栅氧化层。
作为本发明的一种可选方案，所述复合栅IGBT器件结构还包括：
层间电介质层，位于所述半导体衬底上方，覆盖所述复合栅结构的表面及侧壁；
发射极金属层，位于所述层间电介质层上方，贯穿所述层间电介质层并连接所述阱区；
场截止层，形成于所述半导体衬底的下表面一侧；
集电极注入层，位于所述场截止层的下方；
集电极金属层，位于所述集电极注入层的下方。
本发明还提供了一种复合栅IGBT器件结构的制备方法，包括如下步骤：
提供第一导电类型的半导体衬底，其具有相对设置的上表面和下表面；
在所述半导体衬底的上表面一侧形成第二导电类型的体区；
形成第一导电类型的阱区和复合栅结构；所述阱区形成于所述体区中；所述复合栅结构形成于所述半导体衬底的上表面及内部；所述复合栅结构包括相连的位于所述半导体衬底表面的平面栅部分以及位于所述半导体衬底内部的沟槽栅部分。
作为本发明的一种可选方案，在形成所述复合栅结构时，还同时形成平面栅结构；所述平面栅结构位于所述半导体衬底表面，并与所述复合栅结构的平面栅部分相对设置于所述体区的两侧。
作为本发明的一种可选方案，所述复合栅结构包括栅极多晶硅层以及隔离所述栅极多晶硅层与所述半导体衬底的栅氧化层。
作为本发明的一种可选方案，形成所述阱区和所述复合栅结构的步骤包括：先在所述体区中形成所述阱区，而后在所述半导体衬底的上表面及内部形成所述复合栅结构。
作为本发明的一种可选方案，形成所述阱区和所述复合栅结构的步骤包括：先在所述半导体衬底的上表面及内部形成所述复合栅结构，而后在所述体区中形成所述阱区。
作为本发明的一种可选方案，在形成所述阱区和所述复合栅结构后，还包括如下步骤：
形成层间电介质层，其位于所述半导体衬底上方，覆盖所述复合栅结构的表面及侧壁；
形成发射极金属层，其位于所述层间电介质层上方，贯穿所述层间电介质层并连接所述阱区；
形成场截止层，其位于于所述半导体衬底的下表面一侧；
形成集电极注入层，其位于所述场截止层的下方；
形成集电极金属层，其位于所述集电极注入层的下方。
如上所述，本发明提供一种复合栅IGBT器件结构及其制备方法，通过引入具有平面栅部分和沟槽栅部分的复合栅结构，将平面栅结构和沟槽栅结构同时引入IGBT的元胞，以在确保IGBT元胞尺寸小、沟道密度和电流密度大的同时，增强IGBT器件的频率特性和抗短路能力。
附图说明
图1显示为本发明实施例一中提供的一种复合栅IGBT器件结构的制备方法的流程图。
图2显示为本发明实施例一中IGBT场限环注入退火后元胞区的截面示意图。
图3显示为本发明实施例一中形成体区的截面示意图。
图4显示为本发明实施例一中形成刻蚀硬掩膜的截面示意图。
图5显示为本发明实施例一中形成深沟槽的截面示意图。
图6显示为本发明实施例一中淀积栅氧化层以及栅极多晶硅层的截面示意图。
图7显示为本发明实施例一中形成复合栅结构的截面示意图。
图8显示为本发明实施例一中形成阱区的截面示意图。
图9显示为本发明实施例一中形成层间电介质层等的截面示意图。
图10显示为本发明实施例一中形成集电极注入层等的截面示意图。
图11显示为本发明实施例二中IGBT场限环注入退火后元胞区的截面示意图。
图12显示为本发明实施例二中形成体区与阱区的截面示意图。
图13显示为本发明实施例二中形成刻蚀硬掩膜的截面示意图。
图14显示为本发明实施例二中形成深沟槽的截面示意图。
图15显示为本发明实施例二中沉积栅氧化层以及栅极多晶硅层的的截面示意图。
图16显示为本发明实施例二中形成复合栅结构的截面示意图。
图17显示为本发明实施例二中形成层间电介质层等的截面示意图。
图18显示为本发明实施例二中形成集电极注入层等的截面示意图。
元件标号说明
101 半导体衬底
102 场氧化层
103 体区
104 硬掩膜层
105 深沟槽
106 栅氧化层
107 栅极多晶硅层
108 阱区
109 层间电介质层
110 发射极金属层
111 场截止层
112 集电极注入层
113 集电极金属层
201 半导体衬底
202 场氧化层
203 体区
204 硬掩膜层
205 深沟槽
206 栅氧化层
207 栅极多晶硅层
208 阱区
209 层间电介质层
210 发射极金属层
211 场截止层
212 集电极注入层
213 集电极金属层
S1～S3 步骤1)～3)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
请参阅图1至图18。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1至图10，本发明提供了一种复合栅IGBT器件结构的制备方法，包括如下步骤：
1)提供第一导电类型的半导体衬底101，其具有相对设置的上表面和下表面；
2)在所述半导体衬底101的上表面一侧形成第二导电类型的体区103；
3)形成第一导电类型的阱区108和复合栅结构；所述阱区108形成于所述体区103中；所述复合栅结构形成于所述半导体衬底101的上表面及内部；所述复合栅结构包括相连的位于所述半导体衬底101表面的平面栅部分以及位于所述半导体衬底101内部的沟槽栅部分。
在步骤1)中，请参阅图1的S1步骤及图2，提供第一导电类型的半导体衬底101，其具有相对设置的上表面和下表面。图2是所述半导体衬底101的截面示意图。较优的，在本实施例中，所述第一导电类型为n型，所述半导体衬底101为n-型硅衬底。在本发明的其他实施案例中，所述半导体衬底101也可以选为p型硅衬底或其他半导体衬底。在所述半导体衬底101的表面形成有场氧化层102，其可以作为后续离子注入工艺的掩膜层。
在步骤2)中，请参阅图1的S2步骤及图3，在所述半导体衬底101的上表面一侧形成第二导电类型的体区103。图3是在所述半导体衬底101的上表面一侧形成第二导电类型的体区103后的截面示意图。具体地，在本实施例中，所述第二导电类型为p型，所述第二导电类型的体区103为注入并退火后得到。在图3中，通过光刻和刻蚀使所述场氧化层102图形化，并通过离子注入和退火形成所述体区103。
在步骤3)中，请参阅图1的S3步骤及图4至图8，形成第一导电类型的阱区108和复合栅结构；所述阱区108形成于所述体区103中；所述复合栅结构形成于所述半导体衬底101的上表面及内部；所述复合栅结构包括相连的位于所述半导体衬底101表面的平面栅部分以及位于所述半导体衬底101内部的沟槽栅部分。
如图4所示，去除所述场氧化层102，并沉积硬掩膜层104，并使所述硬掩膜层104图形化。构成所述硬掩膜层104的材料可以是二氧化硅层或氮化硅层。
如图5所示，以图形化的所述硬掩膜层104作为刻蚀掩膜层，通过干法刻蚀形成深沟槽105，所述深沟槽105位于相邻的两个体区103之间。
如图6所示，在所述衬底101上沉积栅氧化层106以及栅极多晶硅层107。
如图7所示，通过干法刻蚀去除部分区域上的栅氧化层106和栅极多晶硅层107，以形成复合栅结构。所述复合栅结构包括相连的位于所述半导体衬底101表面的平面栅部分以及位于所述半导体衬底101内部的沟槽栅部分。较优的，在形成所述复合栅结构时，还同时形成平面栅结构；所述平面栅结构位于所述半导体衬底101表面，并与所述复合栅结构的平面栅部分相对设置于所述体区103的两侧。
如图8所示，通过离子注入和退火，在所述体区103中形成阱区108。
作为示例，如图8所示，所述复合栅结构包括栅极多晶硅层107以及隔离所述栅极多晶硅层107与所述半导体衬底101的栅氧化层106。
作为示例，在本实施例中，所述第一导电类型为n型且所述第二导电类型为p型。而在本发明的其他实施案例中，也可以选择将所述第一导电类型设为p型，而所述第二导电类型设为n型。
作为示例，如图9至图10所示，在形成所述阱区108和所述复合栅结构后，还包括如下步骤：
4)形成层间电介质层109，其位于所述半导体衬底101上方，覆盖所述复合栅结构的表面及侧壁；
5)形成发射极金属层110，其位于所述层间电介质层109上方，贯穿所述层间电介质层109并连接所述阱区108；
6)形成场截止层111，其位于于所述半导体衬底101的下表面一侧；
7)形成集电极注入层112，其位于所述场截止层111的下方；
8)形成集电极金属层113，其位于所述集电极注入层112的下方。
在步骤4)中，请参阅图1的S4步骤及图9，形成层间电介质层109，其位于所述半导体衬底101上方，覆盖所述复合栅结构的表面及侧壁。作为示例，所述层间电介质层109可以是二氧化硅层、氮化硅层或两者的组合。形成所述层间电介质层109的过程可以是，先在所述体接触区103、所述栅极氧化层区106、多晶硅栅108的表面及侧壁上沉积电介质材料层，并通过刻蚀去除所述阱区108上的电介质材料层，最终得到覆盖包裹所述多晶硅栅108的所述层间电介质层109。
在步骤5)中，请参阅图1的S5步骤及图9，形成发射极金属层110，其位于所述层间电介质层109上方，贯穿所述层间电介质层109并连接所述阱区108。
在步骤6)中，请参阅图1的S6步骤及图9，形成场截止层111，其位于于所述半导体衬底101的下表面一侧。
在步骤7)中，请参阅图1的S7步骤及图10，形成集电极注入层112，其位于所述场截止层111的下方。
在步骤8)中，请参阅图1的S8步骤及图10，形成集电极金属层113，其位于所述集电极注入层112的下方。
需要指出的是，本实施例为了清楚描述制备方法的各步骤，对各步骤进行了标号排序，但这并不限定本发明所述制备方法的各步骤的具体实施顺序，本领域技术人员可以根据实际情况对实施顺序进行调整。
如图10所示，本发明还提供了一种复合栅IGBT器件结构，包括：
第一导电类型的半导体衬底101，其具有相对设置的上表面和下表面；
第二导电类型的体区103，形成于所述半导体衬底101的上表面一侧；
第一导电类型的阱区108，形成于所述体区103中；
复合栅结构，位于所述半导体衬底101的上表面及内部；所述复合栅结构包括相连的位于所述半导体衬底101表面的平面栅部分以及位于所述半导体衬底101内部的沟槽栅部分。
作为示例，所述复合栅IGBT器件结构还包括平面栅结构；所述平面栅结构位于所述半导体衬底101表面，并与所述复合栅结构的平面栅部分相对设置于所述体区103的两侧。
作为示例，所述复合栅结构包括栅极多晶硅层107以及隔离所述栅极多晶硅层107与所述半导体衬底101的栅氧化层106。
作为示例，所述复合栅IGBT器件结构还包括：
层间电介质层109，位于所述半导体衬底101上方，覆盖所述复合栅结构的表面及侧壁；
发射极金属层110，位于所述层间电介质层109上方，贯穿所述层间电介质层109并连接所述阱区108；
场截止层111，形成于所述半导体衬底101的下表面一侧；
集电极注入层112，位于所述场截止层111的下方；
集电极金属层113，位于所述集电极注入层112的下方。
实施例二
本实施例提供了一种复合栅IGBT器件结构及其制备方法，与实施例一相比，本实施例的区别在于，形成所述阱区和所述复合栅结构的步骤包括：先在所述体区中形成所述阱区，而后在所述半导体衬底的上表面及内部形成所述复合栅结构。
在图11中，提供第一导电类型的半导体衬底201，其具有相对设置的上表面和下表面。
在图12中，在所述半导体衬底201的上表面一侧形成第二导电类型的体区203，并在所述体区203中形成阱区208。
在图13中，去除所述场氧化层202，并沉积硬掩膜层204，并使所述硬掩膜层204图形化。构成所述硬掩膜层204的材料可以是二氧化硅层或氮化硅层。
在图14中，以图形化的所述硬掩膜层204作为刻蚀掩膜层，通过干法刻蚀形成深沟槽205，所述深沟槽205位于相邻的两个体区203之间。
在图15中，在所述衬底201上沉积栅氧化层206以及栅极多晶硅层207。
在图16中，通过干法刻蚀去除部分区域上的栅氧化层206和栅极多晶硅层207，以形成复合栅结构。所述复合栅结构包括相连的位于所述半导体衬底201表面的平面栅部分以及位于所述半导体衬底201内部的沟槽栅部分。
作为示例，如图17至图18所示，在形成所述阱区208和所述复合栅结构后，还包括如下步骤：
4)形成层间电介质层209，其位于所述半导体衬底201上方，覆盖所述复合栅结构的表面及侧壁；
5)形成发射极金属层210，其位于所述层间电介质层209上方，贯穿所述层间电介质层209并连接所述阱区208；
6)形成场截止层211，其位于于所述半导体衬底201的下表面一侧；
7)形成集电极注入层212，其位于所述场截止层211的下方；
8)形成集电极金属层213，其位于所述集电极注入层212的下方。
本实施例所提供复合栅IGBT器件结构的其他组成以及制备方法与实施例一相同，此处不再赘述。
综上所述，本发明提供了一种复合栅IGBT器件结构及其制备方法，所述复合栅IGBT器件结构包括：第一导电类型的半导体衬底，其具有相对设置的上表面和下表面；第二导电类型的体区，形成于所述半导体衬底的上表面一侧；第一导电类型的阱区，形成于所述体区中；复合栅结构，位于所述半导体衬底的上表面及内部；所述复合栅结构包括相连的位于所述半导体衬底表面的平面栅部分以及位于所述半导体衬底内部的沟槽栅部分。本发明通过引入具有平面栅部分和沟槽栅部分的复合栅结构，将平面栅结构和沟槽栅结构同时引入IGBT的元胞，以在确保IGBT沟道密度和电流密度大的同时，增强IGBT器件的频率特性和抗短路能力。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种复合栅IGBT器件结构，其特征在于，包括：
第一导电类型的半导体衬底，其具有相对设置的上表面和下表面；
第二导电类型的体区，形成于所述半导体衬底的上表面一侧；
第一导电类型的阱区，形成于所述体区中；
复合栅结构，位于所述半导体衬底的上表面及内部；所述复合栅结构包括相连的位于所述半导体衬底表面的平面栅部分以及位于所述半导体衬底内部的沟槽栅部分。
2.根据权利要求1所述的复合栅IGBT器件结构，其特征在于，还包括平面栅结构；所述平面栅结构位于所述半导体衬底表面，并与所述复合栅结构的平面栅部分相对设置于所述体区的两侧。
3.根据权利要求1所述的复合栅IGBT器件结构，其特征在于，所述复合栅结构包括栅极多晶硅层以及隔离所述栅极多晶硅层与所述半导体衬底的栅氧化层。
4.根据权利要求1所述的复合栅IGBT器件结构，其特征在于，还包括：
层间电介质层，位于所述半导体衬底上方，覆盖所述复合栅结构的表面及侧壁；
发射极金属层，位于所述层间电介质层上方，贯穿所述层间电介质层并连接所述阱区；
场截止层，形成于所述半导体衬底的下表面一侧；
集电极注入层，位于所述场截止层的下方；
集电极金属层，位于所述集电极注入层的下方。
5.一种复合栅IGBT器件结构的制备方法，其特征在于，包括如下步骤：
提供第一导电类型的半导体衬底，其具有相对设置的上表面和下表面；
在所述半导体衬底的上表面一侧形成第二导电类型的体区；
形成第一导电类型的阱区和复合栅结构；所述阱区形成于所述体区中；所述复合栅结构形成于所述半导体衬底的上表面及内部；所述复合栅结构包括相连的位于所述半导体衬底表面的平面栅部分以及位于所述半导体衬底内部的沟槽栅部分。
6.根据权利要求5所述的复合栅IGBT器件结构的制备方法，其特征在于，在形成所述复合栅结构时，还同时形成平面栅结构；所述平面栅结构位于所述半导体衬底表面，并与所述复合栅结构的平面栅部分相对设置于所述体区的两侧。
7.根据权利要求5所述的复合栅IGBT器件结构的制备方法，其特征在于，所述复合栅结构包括栅极多晶硅层以及隔离所述栅极多晶硅层与所述半导体衬底的栅氧化层。
8.根据权利要求5所述的复合栅IGBT器件结构的制备方法，其特征在于，形成所述阱区和所述复合栅结构的步骤包括：先在所述体区中形成所述阱区，而后在所述半导体衬底的上表面及内部形成所述复合栅结构。
9.根据权利要求5所述的复合栅IGBT器件结构的制备方法，其特征在于，形成所述阱区和所述复合栅结构的步骤包括：先在所述半导体衬底的上表面及内部形成所述复合栅结构，而后在所述体区中形成所述阱区。
10.根据权利要求5所述的复合栅IGBT器件结构的制备方法，其特征在于，在形成所述阱区和所述复合栅结构后，还包括如下步骤：
形成层间电介质层，其位于所述半导体衬底上方，覆盖所述复合栅结构的表面及侧壁；
形成发射极金属层，其位于所述层间电介质层上方，贯穿所述层间电介质层并连接所述阱区；
形成场截止层，其位于于所述半导体衬底的下表面一侧；
形成集电极注入层，其位于所述场截止层的下方；
形成集电极金属层，其位于所述集电极注入层的下方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111663817.3A CN114464675A (zh) | 2021-12-31 | 2021-12-31 | 复合栅igbt器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111663817.3A CN114464675A (zh) | 2021-12-31 | 2021-12-31 | 复合栅igbt器件结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114464675A true CN114464675A (zh) | 2022-05-10 |
Family
ID=81407467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111663817.3A Pending CN114464675A (zh) | 2021-12-31 | 2021-12-31 | 复合栅igbt器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114464675A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115566060A (zh) * | 2022-11-10 | 2023-01-03 | 上海功成半导体科技有限公司 | Igbt器件及其制备方法 |
| CN115911118A (zh) * | 2022-11-10 | 2023-04-04 | 上海功成半导体科技有限公司 | Igbt器件及其制备方法 |
| CN117577677A (zh) * | 2024-01-16 | 2024-02-20 | 淄博美林电子有限公司 | 一种具备双栅极结构的igbt芯片及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140264433A1 (en) * | 2013-03-14 | 2014-09-18 | Jun Hu | Dual-gate trench igbt with buried floating p-type shield |
| KR20180065767A (ko) * | 2016-12-08 | 2018-06-18 | 현대오트론 주식회사 | 전력 반도체 소자 및 그 제조방법 |
| CN108336133A (zh) * | 2018-02-09 | 2018-07-27 | 电子科技大学 | 一种碳化硅绝缘栅双极型晶体管及其制作方法 |
| CN108538910A (zh) * | 2018-02-13 | 2018-09-14 | 株洲中车时代电气股份有限公司 | 具有复合栅的igbt芯片 |
| CN108682624A (zh) * | 2018-02-13 | 2018-10-19 | 株洲中车时代电气股份有限公司 | 一种具有复合栅的igbt芯片制作方法 |
-
2021
- 2021-12-31 CN CN202111663817.3A patent/CN114464675A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140264433A1 (en) * | 2013-03-14 | 2014-09-18 | Jun Hu | Dual-gate trench igbt with buried floating p-type shield |
| KR20180065767A (ko) * | 2016-12-08 | 2018-06-18 | 현대오트론 주식회사 | 전력 반도체 소자 및 그 제조방법 |
| CN108336133A (zh) * | 2018-02-09 | 2018-07-27 | 电子科技大学 | 一种碳化硅绝缘栅双极型晶体管及其制作方法 |
| CN108538910A (zh) * | 2018-02-13 | 2018-09-14 | 株洲中车时代电气股份有限公司 | 具有复合栅的igbt芯片 |
| CN108682624A (zh) * | 2018-02-13 | 2018-10-19 | 株洲中车时代电气股份有限公司 | 一种具有复合栅的igbt芯片制作方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115566060A (zh) * | 2022-11-10 | 2023-01-03 | 上海功成半导体科技有限公司 | Igbt器件及其制备方法 |
| CN115911118A (zh) * | 2022-11-10 | 2023-04-04 | 上海功成半导体科技有限公司 | Igbt器件及其制备方法 |
| CN115566060B (zh) * | 2022-11-10 | 2023-06-13 | 上海功成半导体科技有限公司 | Igbt器件及其制备方法 |
| CN115911118B (zh) * | 2022-11-10 | 2023-07-18 | 上海功成半导体科技有限公司 | Igbt器件及其制备方法 |
| CN117577677A (zh) * | 2024-01-16 | 2024-02-20 | 淄博美林电子有限公司 | 一种具备双栅极结构的igbt芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114464675A (zh) | 复合栅igbt器件结构及其制备方法 | |
| US7906388B2 (en) | Semiconductor device and method for manufacture | |
| KR100232319B1 (ko) | 캐패시터 형성 방법 및 에스오아이 회로용 캐패시터 | |
| TWI389309B (zh) | 利用下沉溝槽之具有頂部汲極的半導體功率元件 | |
| US7456071B2 (en) | Method for forming a strongly-conductive buried layer in a semiconductor substrate | |
| US7671390B2 (en) | Semiconductor device and method for manufacture | |
| US6246090B1 (en) | Power trench transistor device source region formation using silicon spacer | |
| TW201511293A (zh) | 帶有集成肖特基二極體的mosfet | |
| JPH06101470B2 (ja) | スロット内に形成されたバイポーラトランジスタからなる能動要素を有する集積回路装置 | |
| CN106257641A (zh) | 用于制造高电阻率绝缘体上半导体衬底的方法 | |
| US8217497B2 (en) | FIN differential MOS varactor diode | |
| JP2013187440A (ja) | 縦型トレンチｉｇｂｔ及びその製造方法 | |
| US20030193077A1 (en) | Bipolar transistor and method of fabricating the same | |
| TWI440183B (zh) | 超高電壓ｎ型金屬氧化物半導體元件及其製造方法 | |
| CN112582468A (zh) | Sgt器件及其制备方法 | |
| JP2008527734A (ja) | バイポーラトランジスタおよびその製造方法 | |
| CN116598205B (zh) | 一种沟槽型mosfet器件及其制造方法 | |
| CN113497121B (zh) | 分离栅沟槽结构功率器件的形成方法 | |
| CN117174738A (zh) | 一种沟槽屏蔽栅mosfet器件及其制造方法和电子设备 | |
| KR100854077B1 (ko) | 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법 | |
| CN107481929A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| US8816400B2 (en) | SiGe HBT having deep pseudo buried layer and manufacturing method thereof | |
| CN113540204A (zh) | 半导体器件结构的制备方法 | |
| CN113540205A (zh) | 半导体器件结构 | |
| CN111613673A (zh) | Mosfet终端结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220510 |