CN111128725B - 一种igbt器件制备方法 - Google Patents
一种igbt器件制备方法 Download PDFInfo
- Publication number
- CN111128725B CN111128725B CN201811273209.XA CN201811273209A CN111128725B CN 111128725 B CN111128725 B CN 111128725B CN 201811273209 A CN201811273209 A CN 201811273209A CN 111128725 B CN111128725 B CN 111128725B
- Authority
- CN
- China
- Prior art keywords
- region
- sub
- layer
- type impurities
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 238000005530 etching Methods 0.000 claims abstract description 28
- 230000008021 deposition Effects 0.000 claims abstract description 14
- 238000002360 preparation method Methods 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 86
- 238000000034 method Methods 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 32
- 238000002955 isolation Methods 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 22
- 238000002513 implantation Methods 0.000 claims description 19
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种IGBT器件制备方法，该方法通过刻蚀沟槽形成高低差，使得在栅极介质沉积和刻蚀之后形成栅极侧墙结构，然后利用栅极侧墙结构在沟槽的侧面和沟槽的底部形成MOS结构，从而将平面栅结构和沟槽栅结构集成在一个器件中，提升IGBT器件整体性能。
Description
技术领域
本发明涉及IGBT器件技术领域，尤其涉及一种IGBT器件制备方法。
背景技术
传统沟槽栅IGBT器件或平面栅IGBT器件中仅只有一种MOS结构，因此只能形成一种类型的IGBT。对于沟槽栅IGBT器件，MOS结构为沟槽的侧面。对于平面栅IGBT器件，MOS结构为表面栅极结构。栅结构的不同带来制备方法的不同。
沟槽栅IGBT的制备方法，通常包括以下步骤：N阱注入及推进，P阱注入及推进，沟槽刻蚀，牺牲氧化，栅极氧化，栅极介质层沉积，栅极介质层刻蚀，N+注入及推进，BPSG沉积，P+注入及推进，背面N’缓冲层注入及推进，背面极电区P+注入及激活，金属沉积。
平面栅IGBT的制备方法，通常包括以下步骤：栅极氧化，栅极介质层沉积和刻蚀，N阱注入及推进，P阱注入及推进，N+注入及推进，背面N’缓冲层注入及推进，背面集电区P+注入及激活，金属沉积。
利用上述两种方法中的任意一种方法，只能制备具有一种栅结构的IGBT器件。
发明内容
针对上述问题，本发明提出一种新的IGBT器件制备方法。通过该方法，能够将平面栅结构和沟槽栅结构集成在一个器件中，提升IGBT器件的整体性能。
本发明提出的IGBT器件制备方法，包括以下步骤：
S10，对衬底进行刻蚀，在衬底表面形成沟槽；
S20，对具有沟槽的衬底表面进行氧化，形成覆盖衬底表面的栅极氧化层；
S30，在栅极氧化层上进行栅极介质沉积及掺杂，形成覆盖栅极氧化层的栅极介质层；其中，所述掺杂是向栅极介质中引入N型杂质/P型杂质；
S40，对栅极介质层进行刻蚀，使其仅保留位于沟槽边缘的部分，形成栅极侧墙结构；
S50，刻蚀掉栅极氧化层的未被栅极侧墙结构覆盖的部分，以暴露出衬底表面的未被栅极侧墙结构覆盖的区域；
S60，对栅极侧墙结构两侧的未被栅极侧墙结构覆盖的区域注入和推进P型杂质/N型杂质，使得在栅极侧墙结构靠近沟槽侧壁的一侧形成第一基区以及在栅极侧墙结构靠近沟槽底部的一侧形成第二基区；
S70，对第一基区和第二基区注入和推进N型杂质/P型杂质，使得在第一基区上形成第一子区以及在第二基区上形成第二子区；
S80，对第一子区和第二子区以及栅极侧墙结构的表面进行沉积或热氧化，形成隔离氧化层，然后对隔离氧化层进行刻蚀，使其仅覆盖栅极侧墙结构以及第一子区的靠近栅极侧墙结构的部分和第二子区的靠近栅极侧墙结构的部分；
S90，刻蚀掉第一子区的未被隔离氧化层覆盖的部分和第二子区的未被隔离氧化层覆盖的部分，以暴露出第一基区的部分区域和第二基区的部分区域；
S100，对第一基区的被暴露出的区域和第二基区的被暴露出的区域注入和推进P型杂质/N型杂质，使得在第一基区的被暴露出的区域上形成第三子区以及在第二基区的被暴露出的区域上形成第四子区。
根据本发明的实施例，在上述步骤S30中，可以采用沉积过程的原位掺杂技术，或采用在沉积之后通过注入或预沉积的方式，向栅极介质层中引入杂质。
根据本发明的实施例，在上述步骤S40中，可以采用干法刻蚀或湿法腐蚀对栅极介质层进行刻蚀。
根据本发明的实施例，在上述步骤S40中，形成栅极侧墙结构，其宽度取决于沟槽的深度，沟槽越深，栅极侧墙结构越宽。
根据本发明的实施例，在上述步骤S60中，对栅极侧墙结构两侧的被暴露出的衬底表面区域注入和推进的P型杂质/N型杂质的浓度要满足不能改变掺杂栅极介质层的导电类型的条件。
根据本发明的实施例，在上述步骤S60中，第一基区和第二基区同步形成或先后形成；在上述步骤S70中，第一子区和第二子区同步形成或先后形成；在上述步骤S80中，第三子区和第四子区同步形成或先后形成。
根据本发明的实施例，在上述步骤S10中，形成沟槽，使其深度大于1um，其宽度大于0.5um，沟槽侧壁角度α大于等于90度；在所述步骤S20中，形成氧化层，使其厚度大于
在所述步骤S30中，沉积栅极介质层，使其厚度大于0.5um，采用沉积过程的原位掺杂，或采用注入再推进来进行掺杂，或预沉积再推进来进行掺杂,栅极介质层掺杂浓度大于1e17cm-3；在所述步骤S40中，形成栅极侧墙结构，使其宽度大于0.5um；在所述步骤S60中，对栅极侧墙结构两侧的被暴露出的衬底表面区域注入和推进P型杂质/N型杂质，注入剂量大于1e13cm-2；在所述步骤S70中，对第一基区和第二基区注入和推进N型杂质/P型杂质，注入剂量大于5e13cm-2；在所述步骤S80中，形成隔离氧化层，使其厚度大于0.2um，并使得隔离氧化层遮盖第一子区的靠近栅极侧墙结构的部分的宽度和第二子区的靠近栅极侧墙结构的部分的宽度分别大于0.1um；；在所述步骤S100中，形成第三子区和第四子区，使其深度分别不超过第一基区和第二基区。
根据本发明的实施例，上述制备方法还包括以下步骤：
S110,在衬底背面形成包含N型杂质/P型杂质的N’层/P’层；
S120,在N’层/P’层上形成包含P型杂质/N型杂质的P+层/N+层；
S130,在第三子区和第四子区以及隔离氧化层的表面上形成发射极金属层；在背面P+层/N+层上形成集电极金属层。
根据本发明的实施例，在上述步骤S110中，对衬底背面注入和推进浓度N型杂质/P型杂质，注入剂量大于5e11cm-2，形成N’层/P’层；在上述步骤S120中，在N’层/P’层上注入和推进P型杂质/N型杂质，注入剂量大于5e11cm-2，形成深度小于3um的P+层/N+层。
根据本发明的实施例，在上述步骤S60中，可以首先对栅极侧墙结构两侧的未被栅极侧墙结构覆盖的区域注入和推进N型杂质/P型杂质，从而在栅极侧墙结构靠近沟槽侧壁的一侧形成第一阱区以及在栅极侧墙结构靠近沟槽底部的一侧形成第二阱区；然后再对栅极侧墙结构两侧的未被栅极侧墙结构覆盖的区域注入和推进P型杂质/N型杂质，使得在栅极侧墙结构靠近沟槽侧壁的一侧形成第一基区以及在栅极侧墙结构靠近沟槽底部的一侧形成第二基区，其中所述第一基区位于所述第一阱区上，所述第二基区位于所述第二阱区上。
与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
1)利用本发明提供的制备方法，利用沟槽刻蚀形成高低差，使得在栅极氧化层上通过栅极介质材料的沉积和刻蚀形成栅极侧墙结构，该栅极侧墙结构的侧面和底部均可作为基本的MOS结构加以利用，而传统的IGBT器件仅包含一种MOS基本结构(平面的或侧面的)以供使用。因此，与传统的IGBT器件相比，通过本发明的制备方法制成的IGBT器件，其性能得以大幅度提升。
2)利用本发明提供的制备方法，在沟槽刻蚀并氧化后，形成沟槽侧壁的氧化层和沟槽底部的氧化层，由于侧壁和底部的氧化同时进行，因此有利于控制这两部分的栅极特性保持一致。
3)利用本发明提供的制备方法，在形成栅极侧墙结构并刻蚀掉栅极氧化层之后，第一、第二基区的杂质和第一、第二子区的杂质均可以通过表面整面注入，在刻蚀隔离氧化层并刻蚀第一、第二子区之后，第三、第四子区的杂质也可以通过表面整面注入。实施过程更加简单方便。此外，这三个掺杂过程可以使用相同的光刻版完成。或者，为了便于调控器件特性，这三个掺杂过程中也可利用两块不同的光刻版分别对栅极侧墙的两侧进行，使得器件特性可以灵活调控。
附图说明
通过结合附图阅读下文示例性实施例的详细描述可更好地理解本公开的范围。其中所包括的附图是：
图1示出了根据本发明实施例一的IGBT器件制备方法的工作流程图；
图2示出了利用图1的IGBT器件制备方法所制作的IGBT器件的部分结构示意图；
图3示出了根据本发明实施例一的IGBT器件制备方法刻蚀沟槽的示意图；
图4示出了根据本发明实施例一的IGBT器件制备方法制作栅极氧化层的示意图；
图5示出了根据本发明实施例一的IGBT器件制备方法沉积栅极介质层的示意图；
图6示出了根据本发明实施例一的IGBT器件制备方法刻蚀栅极介质层的示意图；
图7示出了根据本发明实施例一的IGBT器件制备方法刻蚀栅极氧化层的示意图；
图8示出了根据本发明实施例一的IGBT器件制备方法P型杂质注入及推进的示意图；
图9示出了根据本发明实施例一的IGBT器件制备方法N+杂质注入及推进的示意图；
图10示出了根据本发明实施例一的IGBT器件制备方法沉积和刻蚀隔离氧化层的示意图；
图11示出了根据本发明实施例一的IGBT器件制备方法刻蚀第一子区和第二子区的示意图；
图12示出了根据本发明实施例一的IGBT器件制备方法P+杂质注入及推进的示意图；
图13示出了根据本发明实施例一的IGBT器件制备方法所制作的最终器件的结构示意图；
图14示出了根据本发明实施例二的IGBT器件制备方法的工作流程图；
图15示出了利用图14的IGBT器件制备方法所制作的IGBT器件的部分结构示意图；
图16示出了根据本发明实施例二的IGBT器件制备方法经芯片工艺仿真后得到的结构示意图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
本发明的核心思想是通过沟槽刻蚀形成高低差，使得在半导体沉积和刻蚀之后形成栅极侧墙结构，然后利用栅极侧墙结构在沟槽的侧面和沟槽的底部形成MOS结构，从而将平面栅结构和沟槽栅结构集成在一个器件中，提升IGBT器件整体性能。
为使本发明的目的、技术方案和优点更加清楚，以下将结合附图及实施例来详细说明本发明的实施方法，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。
实施例一
图1示出了根据本发明实施例一的IGBT器件制备方法的工作流程图。图2示出了根据图1的IGBT器件制备方法所制成的IGBT器件的部分结构示意图，该部分结构示意图仅显示了一个完整结构的一半，即最小的可重复单元。
如图1所示，本实施例一的IGBT器件制备方法主要包括步骤S10至步骤S100。
步骤S10，对衬底100进行刻蚀，在衬底表面形成沟槽101。
具体地，参照图3，在本实施例中，选用N-型衬底100，在衬底100表面形成沟槽101，其深度大于1um，典型值为5um，其宽度大于0.5um，典型值为8um，其侧壁角度α大于等于90度，典型值为90度。应当指出的是，由于图中实施例为最小可重复单元，因此显示的沟槽底部宽度仅为实际刻蚀宽度的一半。
步骤S20，对具有沟槽101的衬底表面进行氧化，形成覆盖衬底表面的栅极氧化层102。
具体地，参照图4，栅极氧化层102厚度大于
典型值为/>
在形成该栅极氧化层102之前，优选地，可以利用清洗或氧化/去除二氧化硅的步骤，消除因刻蚀沟槽所形成的损伤。
步骤S30，在栅极氧化层102上进行栅极介质层沉积及掺杂，形成覆盖栅极氧化层的栅极介质层103；其中，所述掺杂是向栅极介质层103中引入N型杂质。
具体地，参照图5，栅极介质层103厚度大于0.5um。在本实施例中，栅极介质材料为多晶硅。此外，在栅极介质层沉积的过程中可采用原位掺杂，即在沉积过程中引入N型杂质，也可以在栅极介质层沉积后，通过杂质注入和推进等步骤，或预沉积和推进等步骤，在栅极介质层103中引入N型杂质。杂质具体可以是磷，浓度大于1e17cm-3。
步骤S40，对栅极介质层103进行刻蚀，使其仅保留位于沟槽边缘的部分，形成栅极侧墙结构104。
具体地，参照图6，在该步骤中，刻蚀的特点是使栅极介质层103的高度整体下降，同时仅保留位于沟槽边缘部分的栅极介质。刻蚀方法可以是干法刻蚀或湿法腐蚀。栅极侧墙结构104将作为栅电极。为便于后续制作工艺的完成和实现最终的IGBT器件结构，栅极侧墙结构104需要满足一定的宽度条件。其中，栅极侧墙结构104的宽度与沟槽101的深度相关，沟槽101越深，栅极侧墙结构104越宽。优选地，栅极侧墙结构104的宽度大于0.5um。
步骤S50，刻蚀掉栅极氧化层102的未被栅极侧墙结构104覆盖的部分，以暴露出衬底100表面的未被栅极侧墙结构104覆盖的区域(请参照图7)。
步骤S60，对栅极侧墙结构104两侧的未被栅极侧墙结构104覆盖的区域注入和推进P型杂质，使得在栅极侧墙结构104靠近沟槽101侧壁的一侧形成第一基区105以及在栅极侧墙结构104靠近沟槽101底部的一侧形成第二基区106。
具体地，参照图8，形成栅极侧墙结构104两侧的第一基区105和第二基区106。其中，第一基区105和第二基区106既可以通过光刻、离子注入和推进等步骤同步完成，第一基区105第二基区106也可以先后经过光刻、离子注入，引入P型杂质，然后一起推进等步骤分别完成。对于后者，第一基区105和第二基区106先后单独引入P型杂质的特点是，可以对P型杂质的注入剂量分开控制，这样有利于对器件性能的调控。在本实施例中，P型杂质的注入剂量优选大于1013cm-2，典型值是8e1013cm-2。应当说明的是，在该步骤中，P型杂质可以(通过注入或扩散)进入到多晶硅中，但是P型杂质的剂量不能过大，以形成的最终结构中不引起多晶硅导电类型发生反转为要求。
步骤S70，对第一基区105和第二基区106注入和推进N型杂质，使得在第一基区105上形成第一子区107以及在第二基区106上形成第二子区108。
具体地，参照图9，同样地，第一子区107和第二子区108既可以通过光刻、注入和推进等步骤同步形成，也可以先后经过光刻、离子注入，引入P型杂质，然后一起推进等步骤分别完成。N型杂质可以是砷，注入剂量大于5e13cm-2，典型值为1e15cm-2。
步骤S80，对第一子区107和第二子区108以及栅极侧墙结构104的表面形成隔离氧化层109，然后对隔离氧化层109进行刻蚀，使其仅覆盖栅极侧墙结构104以及第一子区107的靠近栅极侧墙结构的部分和第二子区108的靠近栅极侧墙结构104的部分。
具体地，参照图10，隔离氧化层可通过沉积工艺制作，也可以通过热氧化生成，隔离氧化层109厚度大于0.2um，典型值为0.5um。刻蚀后的隔离氧化层109需遮盖部分第一子区107和部分第二子区108，遮盖部分第一子区107的宽度和部分第二子区108的宽度要大于0.1um。优选地，隔离氧化层109可以是BPSG。
步骤S90，刻蚀掉第一子区107的未被隔离氧化层109覆盖的部分和第二子区108的未被隔离氧化层109覆盖的部分，以暴露出第一基区105的部分区域和第二基区106的部分区域。
具体地，参照图11，在该步骤中，刻蚀的深度可超过第一子区107和第二子区108的深度。
步骤S100，对第一基区105的被暴露出的区域和第二基区106的被暴露出的区域注入和推进P型杂质，使得在第一基区105的被暴露出的区域上形成第三子区110以及在第二基区106的被暴露出的区域上形成第四子区111。
具体地，参照图12，同样地，第三子区110和第四子区111既可以通过光刻、离子注入和推进等步骤同步完成，也可以先后经过光刻、离子注入，引入P型杂质，然后一起推进等步骤分别完成。P+注入剂量大于5e13cm-2，典型值为1e14cm-2。在此，应当指出的是，第三子区110的深度不能超过第一基区105的深度，第四子区111的深度不能超过第二基区106的深度。
此外，本实施例还可以包括以下步骤S110～S130。然而，这些步骤非本发明的主要内容，在此仅以实施例的方式用来描述制作一个完整的IGBT器件还需要实施的工作步骤。
S110,在衬底背面形成包含N型杂质的N’层112；
具体地，参照图13，在衬底背面形成包含N型杂质的N’层112。实际上，形成N’层112的步骤比较灵活。例如，针对高压IGBT需要较深的N’层的情况，可以在衬底准备之后就对衬底背面进行N’掺杂。N’掺杂的杂质注入剂量大于5e11cm-2，典型值为1e13cm-2。当然，也可以通过别的方法(例如质子注入和退火工艺)形成N’层。对于后一种情况，形成N’层的步骤为最后步骤，即在制作完衬底表面金属层之后。
S120,在N’层112上形成包含P型杂质的P+层113；
具体地，参照图13，在该步骤中，P型杂质的注入剂量大于5e11cm-2，典型值为1e13cm-2。形成的P+层113的深度小于3um，典型值为1um。此外，在注入杂质后可采用激光退火工艺来对P+层113进行杂质激活。
S130,在第三子区和第四子区以及隔离氧化层的表面上形成发射极金属层114，在P+层上形成集电极金属层115。
具体地，参照图13，发射极金属层114和集电极金属层115实际上是分两步制作完成。一般先制作发射极金属层114，然后制作集电极金属层115。发射极金属层114和集电极金属层115也可以各自包含多层金属。
在此，应当说明的是，在上述实施例中，在N-型衬底上，制作的第一基区和第二基区为P区，第一子区和第二子区为N+区,第三子区和第四子区为P+区，以及相应的N’层，P+层，其类型可以变换，以形成新的实施例。例如，在P-型衬底上，制作的第一基区和第二基区为N区，第一子区和第二子区为P+区,第三子区和第四子区为N+区，以及相应的P’层，N+层。在此不做赘述。
实施例二
图14示出了根据本发明实施例二的IGBT器件制备方法的工作流程图。图15示出了根据图14的IGBT器件制备方法所制成的IGBT器件的部分结构示意图，该部分结构示意图仅显示了一个完整结构的一半，即最小的可重复单元。
与实施例一不同，在本实施例中，在对栅极氧化层202刻蚀之后，首先对栅极侧墙结构204两侧的未被栅极侧墙结构204覆盖的区域注入和推进N型杂质，从而在栅极侧墙结构204靠近沟槽侧壁的一侧形成第一阱区205’，以及在栅极侧墙结构204靠近沟槽底部的一侧形成第二阱区206’；然后再对栅极侧墙结构204两侧的未被栅极侧墙结构204覆盖的区域(也即第一阱区205’和第二阱区206’)注入和推进P型杂质，使得继续在栅极侧墙结构204靠近沟槽侧壁的一侧形成第一基区205以及在栅极侧墙结构204靠近沟槽底部的一侧形成第二基区206。即，第一基区205位于第一阱区205’上，第二基区206位于第二阱区206’上。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种IGBT器件制备方法，包括以下步骤：
S10，对衬底进行刻蚀，在衬底表面形成沟槽；
S20，对具有沟槽的衬底表面进行氧化，形成覆盖衬底表面的栅极氧化层；
S30，在栅极氧化层上进行栅极介质层沉积及掺杂，形成覆盖栅极氧化层的栅极介质层；其中，所述栅极介质层掺杂是向栅极介质层中引入N型杂质/P型杂质；
S40，对栅极介质层进行刻蚀，使其仅保留位于沟槽边缘的部分，形成栅极侧墙结构；
S50，刻蚀掉栅极氧化层的未被栅极侧墙结构覆盖的部分，以暴露出衬底表面的未被栅极侧墙结构覆盖的区域；
S60，对栅极侧墙结构两侧的未被栅极侧墙结构覆盖的区域注入和推进P型杂质/N型杂质，使得在栅极侧墙结构靠近沟槽侧壁的一侧形成第一基区以及在栅极侧墙结构靠近沟槽底部的一侧形成第二基区；
S70，对第一基区和第二基区注入和推进N型杂质/P型杂质，使得在第一基区上形成第一子区以及在第二基区上形成第二子区；
S80，对第一子区和第二子区以及栅极侧墙结构的表面进行沉积或热氧化，形成隔离氧化层，然后对隔离氧化层进行刻蚀，使其仅覆盖栅极侧墙结构以及第一子区的靠近栅极侧墙结构的部分和第二子区的靠近栅极侧墙结构的部分；
S90，刻蚀掉第一子区的未被隔离氧化层覆盖的部分和第二子区的未被隔离氧化层覆盖的部分，以暴露出第一基区的部分区域和第二基区的部分区域；
S100，对第一基区的被暴露出的区域和第二基区的被暴露出的区域注入和推进P型杂质/N型杂质，使得在第一基区的被暴露出的区域上形成第三子区以及在第二基区的被暴露出的区域上形成第四子区。
2.根据权利要求1所述的IGBT器件制备方法，其特征在于：
在所述步骤S30中，采用沉积过程的原位掺杂技术，或采用在沉积之后通过注入或预沉积的方式，向栅极介质层中引入杂质。
3.根据权利要求1所述的IGBT器件制备方法，其特征在于：
在所述步骤S40中，采用干法刻蚀或湿法腐蚀对栅极介质层进行刻蚀。
4.根据权利要求1所述的IGBT器件制备方法，其特征在于，
在所述步骤S40中，形成栅极侧墙结构，其宽度取决于沟槽的深度，沟槽越深，栅极侧墙结构越宽。
5.根据权利要求1所述的IGBT器件制备方法，其特征在于，
在所述步骤S60中，对栅极侧墙结构两侧的被暴露出的衬底表面区域注入和推进的P型杂质/N型杂质的浓度要满足不能改变栅极介质层的导电类型的条件。
6.根据权利要求1所述的IGBT器件制备方法，其特征在于，
在所述步骤S60中，第一基区和第二基区同步形成或先后形成；
在所述步骤S70中，第一子区和第二子区同步形成或先后形成；
在所述步骤S100中，第三子区和第四子区同步形成或先后形成。
7.根据权利要求1至6中任意一项所述的IGBT器件制备方法，其特征在于：
在所述步骤S10中，形成沟槽，使其深度大于1um，其宽度大于0.5um，沟槽侧壁角度α大于等于90度；
在所述步骤S20中，形成氧化层，使其厚度大于
在所述步骤S30中，沉积栅极介质层，使其厚度大于0.5um，掺杂浓度大于1e17cm-3；
在所述步骤S40中，形成栅极侧墙结构，使其宽度大于0.5um；
在所述步骤S60中，对栅极侧墙结构两侧的被暴露出的衬底表面区域注入和推进P型杂质/N型杂质，注入剂量大于1e13cm-2；
在所述步骤S70中，对第一基区和第二基区注入和推进N型杂质/P型杂质，注入剂量大于5e13cm-2；
在所述步骤S80中，形成隔离氧化层，使其厚度大于0.2um，并使得隔离氧化层遮盖第一子区的靠近栅极侧墙结构的部分的宽度和第二子区的靠近栅极侧墙结构的部分的宽度分别大于0.1um；
在所述步骤S100中，形成第三子区和第四子区，使其深度分别不超过第一基区和第二基区。
8.根据权利要求1至6中任意一项所述的IGBT器件制备方法，其特征在于，还包括以下步骤：
S110,在衬底背面形成包含N型杂质/P型杂质的N’层/P’层；
S120,在N’层/P’层上形成包含P型杂质/N型杂质的P+层/N+层；
S130,在第三子区和第四子区以及隔离氧化层的表面上形成发射极金属层；在背面P+层/N+层上形成集电极金属层。
9.根据权利要求8所述的IGBT器件制备方法，其特征在于：
在所述步骤S110中，对衬底背面注入和推进N型杂质/P型杂质，形成N’层/P’层，注入剂量大于5e11cm-2；
在所述步骤S120中，在N’层/P’层上注入和推进浓度P型杂质/N型杂质，形成深度小于3um的P+层/N+层，注入剂量大于5e11cm-2。
10.根据权利要求1所述的IGBT器件制备方法，其特征在于，
在所述步骤S60中，首先对栅极侧墙结构两侧的未被栅极侧墙结构覆盖的区域注入和推进N型杂质/P型杂质，从而在栅极侧墙结构靠近沟槽侧壁的一侧形成第一阱区以及在半导体侧墙结构靠近沟槽底部的一侧形成第二阱区；然后再对栅极侧墙结构两侧的未被栅极侧墙结构覆盖的区域注入和推进P型杂质/N型杂质，使得在栅极侧墙结构靠近沟槽侧壁的一侧形成第一基区以及在栅极侧墙结构靠近沟槽底部的一侧形成第二基区，其中所述第一基区位于所述第一阱区上，所述第二基区位于所述第二阱区上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811273209.XA CN111128725B (zh) | 2018-10-30 | 2018-10-30 | 一种igbt器件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811273209.XA CN111128725B (zh) | 2018-10-30 | 2018-10-30 | 一种igbt器件制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111128725A CN111128725A (zh) | 2020-05-08 |
| CN111128725B true CN111128725B (zh) | 2023-05-30 |
Family
ID=70484173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811273209.XA Active CN111128725B (zh) | 2018-10-30 | 2018-10-30 | 一种igbt器件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128725B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112701159A (zh) * | 2020-12-30 | 2021-04-23 | 东南大学 | 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法 |
| CN117525149A (zh) * | 2023-12-12 | 2024-02-06 | 南京第三代半导体技术创新中心有限公司 | 混合沟道碳化硅槽栅mosfet器件及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1536480A1 (en) * | 2003-11-28 | 2005-06-01 | STMicroelectronics S.r.l. | Semiconductor power device with insulated gate, trenchgate structure and corresponding manufacturing method |
| JP2007043028A (ja) * | 2004-09-02 | 2007-02-15 | Fuji Electric Holdings Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2010272741A (ja) * | 2009-05-22 | 2010-12-02 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
| CN108428740A (zh) * | 2018-02-13 | 2018-08-21 | 株洲中车时代电气股份有限公司 | 一种具有含虚栅的复合栅结构的igbt芯片 |
| CN108538910A (zh) * | 2018-02-13 | 2018-09-14 | 株洲中车时代电气股份有限公司 | 具有复合栅的igbt芯片 |
| CN108538912A (zh) * | 2018-05-07 | 2018-09-14 | 株洲中车时代电气股份有限公司 | 沟槽台阶栅igbt芯片 |
| CN108615707A (zh) * | 2018-02-13 | 2018-10-02 | 株洲中车时代电气股份有限公司 | 一种具有折叠型复合栅结构的igbt芯片的制作方法 |
| CN108682624A (zh) * | 2018-02-13 | 2018-10-19 | 株洲中车时代电气股份有限公司 | 一种具有复合栅的igbt芯片制作方法 |
-
2018
- 2018-10-30 CN CN201811273209.XA patent/CN111128725B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1536480A1 (en) * | 2003-11-28 | 2005-06-01 | STMicroelectronics S.r.l. | Semiconductor power device with insulated gate, trenchgate structure and corresponding manufacturing method |
| JP2007043028A (ja) * | 2004-09-02 | 2007-02-15 | Fuji Electric Holdings Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2010272741A (ja) * | 2009-05-22 | 2010-12-02 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
| CN108428740A (zh) * | 2018-02-13 | 2018-08-21 | 株洲中车时代电气股份有限公司 | 一种具有含虚栅的复合栅结构的igbt芯片 |
| CN108538910A (zh) * | 2018-02-13 | 2018-09-14 | 株洲中车时代电气股份有限公司 | 具有复合栅的igbt芯片 |
| CN108615707A (zh) * | 2018-02-13 | 2018-10-02 | 株洲中车时代电气股份有限公司 | 一种具有折叠型复合栅结构的igbt芯片的制作方法 |
| CN108682624A (zh) * | 2018-02-13 | 2018-10-19 | 株洲中车时代电气股份有限公司 | 一种具有复合栅的igbt芯片制作方法 |
| CN108538912A (zh) * | 2018-05-07 | 2018-09-14 | 株洲中车时代电气股份有限公司 | 沟槽台阶栅igbt芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111128725A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006261703A (ja) | メサ分離ｓｏｉトランジスタおよびそれの製造方法 | |
| JPH02125623A (ja) | 自己整合トランジスタの製造方法 | |
| US6153454A (en) | Convex device with selectively doped channel | |
| JP2004507882A (ja) | ゲート酸化層の完全性を向上させた半導体トレンチデバイス | |
| CN111128725B (zh) | 一种igbt器件制备方法 | |
| JPH07201974A (ja) | 半導体装置の製造方法 | |
| JP2003037267A (ja) | 半導体装置の製造方法 | |
| CN108054099B (zh) | 半导体功率器件的制作方法 | |
| CN113497135A (zh) | 反向传导绝缘栅双极晶体管的制造方法 | |
| KR0146522B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100434333B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN219303671U (zh) | 半导体结构 | |
| KR100249798B1 (ko) | 이온 주입 마스크층을 이용한 얇은 접합층 형성 및 이중 게이트구조의 반도체 소자 제조방법 | |
| JPH03104125A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100277885B1 (ko) | 불휘발성메모리소자및그제조방법 | |
| KR0186019B1 (ko) | 트랜치 캐패시터 셀 공정방법 | |
| JPH06216140A (ja) | 狭ベース効果を除去するためのトランジスタプロセス | |
| US6362061B1 (en) | Method to differentiate source/drain doping by using oxide slivers | |
| US6852634B2 (en) | Low cost method of providing a semiconductor device having a high channel density | |
| JPH0462849A (ja) | 半導体装置の製造方法 | |
| CN118762996A (zh) | 低压超结mosfet的工艺方法 | |
| KR100538147B1 (ko) | 이온화 충돌 소자 및 그 제조방법 | |
| KR100609539B1 (ko) | 반도체 소자의 제조 방법 | |
| KR920005127B1 (ko) | 선택적 에피택시를 이용한 자기정합된 바이폴라 트랜지스터의 제조방법 | |
| JPH0878548A (ja) | 拡散層の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200929 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |