KR100277885B1 - 불휘발성메모리소자및그제조방법 - Google Patents
불휘발성메모리소자및그제조방법 Download PDFInfo
- Publication number
- KR100277885B1 KR100277885B1 KR1019980015367A KR19980015367A KR100277885B1 KR 100277885 B1 KR100277885 B1 KR 100277885B1 KR 1019980015367 A KR1019980015367 A KR 1019980015367A KR 19980015367 A KR19980015367 A KR 19980015367A KR 100277885 B1 KR100277885 B1 KR 100277885B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- memory device
- semiconductor substrate
- impurity region
- floating gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 14
- 239000012535 impurity Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000003989 dielectric material Substances 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000005468 ion implantation Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
Landscapes
- Non-Volatile Memory (AREA)
Abstract
불휘발성 메모리 소자 및 그 제조방법에 관한 것으로 특히, 채널영역 때문에 발생할 수 있는 플래쉬 메모리 소자의 신뢰도 저하를 방지하기에 적당한 불휘발성 메모리 소자 및 그 제조방법에 관한 것이다. 이와 같은 불휘발성 메모리 소자는 일정간격 일방향으로 형성된 복수개의 트랜치를 갖는 제 1 도전형 반도체기판, 상기 트랜치 사이의 기판상에 차례로 형성된 제 2 도전형 제 1 불순물 영역 및 제 1 절연막, 상기 트랜치를 감싸도록 상기 트랜치 하부에 형성된 제 2 도전형 제 2 불순물 영역, 상기 트랜치내의 기판 양측에 트랜치와 동일한 방향으로 일정거리 형성된 복수개의 부유 게이트 패턴, 상기 트랜치와 교차하는 방향으로 상기 부유 게이트 패턴과 동일 위치 상측에 형성된 제어 게이트 라인을 포함한다.
Description
본 발명은 불휘발성 메모리 소자 및 그 제조방법에 관한 것으로 특히, 채널영역 때문에 발생할 수 있는 플래쉬 메모리 소자의 신뢰도 저하를 방지하기에 적당한 불휘발성 메모리 소자 및 그 제조방법에 관한 것이다.
이하에서, 첨부된 도면을 참조하여 종래 불휘발성 메모리 소자 및 그 제조방법을 설명하기로 한다.
도 1은 종래 플래쉬 메모리 소자의 단면 구조도이다.
도 1에서 나타낸 종래 플래쉬 메모리는 미국특허공보 제 5,146,426호의 플래쉬 메모리의 단면구조를 나타낸 것이다.
종래 플래쉬 메모리 소자는 도 1에 나타낸 바와 같이, 반도체기판(100)상에 차례로 형성된 제 1, 제 2 및 제 3 반도체층(1)(2)(3)과, 상기 제 3 반도체층(3)을 포함한 제 2 반도체층(2)에 소정깊이 형성된 트랜치(4)와, 상기 트랜치(4)상부 양측면의 상기 제 3 반도체층(3)에 소정깊이 형성된 불순물 영역(5)과, 상기 트랜치(4) 표면을 따라 형성된 부유 게이트(6)와, 상기 부유 게이트(6)를 포함한 트랜치(4)내에 형성된 제어 게이트(7)로 구성된다.
이때, 상기 제 1 및 제 2 불순물 영역(1)(2)은 상기 반도체기판(100)에 이온주입하여 형성된 불순물 영역이다.
그리고, 상기 불순물 영역(5) 역시 이온주입공정으로 형성된 저농도 n형 불순물 영역으로 드레인 영역이고, 상기 제 1 및 제 2 반도체층(1)(2)은 각각 고농도 및 저농도의 n형 불순물 영역으로 상기 제 2 반도체층(2)은 소오스 영역을 구성한다. 그리고, 상기 제 3 반도체층(3)은 p형의 불순물이 도핑된 반도체층이다.
그리고, 상기 트랜치(4)내의 기판과 부유 게이트(6)사이와, 부유 게이트(6)와 제어 게이트(7)사이에는 산화막(9)과 유전물질층(10)이 형성되어 있다.
이때, 상기 불순물영역(5)과, 제 2 반도체층(2)의 사이에는 수직하게 채널영역(8)이 형성된다.
이와 같은 종래 플래쉬 메모리의 프로그램동작은 트랜치 측면에 형성된 채널영역(8)에서 열전자 주입방식으로 이루어지며, 소거동작은 고전계가 생기는 트랜치(4)하부에 파울러 노드하임 터널링 방식으로 이루어진다. 즉, 트랜치(4)의 하부 구석진 부분(10)에서 이뤄진다.
이와 같은 종래 플래쉬 메모리 소자의 프로그램은 드레인 및 제어 게이트에 높은 전압을 인가하고, 소오스에는 접지 레벨의 바이어스를 인가하여 소오스에서 드레인으로 이동하는 전자가 제어 게이트의 높은 전압에 의해 부유 게이트로 주입되도록 하고, 소거 동작시에는 소오스와 제어 게이트에는 높은 전압을 인가하고 드레인은 플로팅 상태로 하여 이뤄진다.
종래 불휘발성 메모리 소자에 있어서는 다음과 같은 문제점이 있었다.
첫째, 소오스로 사용되는 제 2 반도체층을 형성하기 위하여 반도체기판에 이온주입을 실시하는데 반도체기판 깊숙히 접합을 형성하기 위한 불순물 이온주입공정시 채널 영역에도 불순물 이온이 소량 존재하여 채널 특성이 저하되므로 불휘발성 메모리 소자로서의 신뢰도가 저하된다.
둘째, 드레인과 소오스 사이의 채널길이가 소오스영역을 형성하기 위한 이온주입공정시 결정되므로 채널길이의 정확도가 떨어지므로 신뢰도 높은 불휘발성 메모리 소자를 제공하기 어렵다.
셋째, 소오스 영역이 기판의 전면에 형성되므로 소오스 영역끼리는 연결상태로 되어 있어 각각의 셀들을 랜덤 억세스(Random Access)하기 불가능하여 셀간의 간섭이 발생할 수 있다.
본 발명은 상기한 바와 같은 종래 불휘발성 메모리 소자의 문제점들을 해결하기 위하여 안출한 것으로 기판내에 소오스 영역을 형성할 때 트랜치를 형성한다음 소오스 영역을 형성하기 위한 이온주입공정을 실시하므로 채널영역 때문에 발생하던 신뢰도 저하문제를 방지할 수 있는 불휘발성 메모리 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래 플래쉬 메모리 소자의 단면 구조도
도 2는 본 발명 플래쉬 메모리 소자의 레이아웃도
도 3은 도 2의 Ⅰ-Ⅰ＇선에 따른 단면 구조도
도 4a 내지 도 4e는 본 발명 플래쉬 메모리 소자의 제조공정 단면도
도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 12 : 불순물층
13 : 제 1 절연막 14 : 트랜치
15 : 제 2 절연막 16 : 불순물 영역
17 : 제 3 절연막 18 : 채널 영역
19 : 제 4 절연막 20a : 부유 게이트 패턴
21 : 유전물질층 22 : 제어 게이트 라인
본 발명에 따른 불휘발성 메모리 소자는 일정간격 일방향으로 형성된 복수개의 트랜치를 갖는 제 1 도전형 반도체기판, 상기 트랜치 사이의 기판상에 차례로 형성된 제 2 도전형 제 1 불순물 영역 및 제 1 절연막, 상기 트랜치를 감싸도록 상기 트랜치 하부에 형성된 제 2 도전형 제 2 불순물 영역, 상기 트랜치내의 기판 양측에 트랜치와 동일한 방향으로 일정거리 형성된 복수개의 부유 게이트 패턴, 상기 트랜치와 교차하는 방향으로 상기 부유 게이트 패턴과 동일 위치 상측에 형성된 제어 게이트 라인을 포함한다. 그리고, 상기한 바와 같은 본 발명 불휘발성 메모리 소자의 제조방법은 제 1 도전형 반도체기판을 준비하는 단계, 상기 반도체기판 표면하부에 제 2 도전형 제 1 불순물 영역을 형성하는 단계, 상기 반도체기판상에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막 및 제 1 불순물 영역을 포함한 상기 반도체기판을 선택적으로 제거하여 일정간격, 일방향으로 복수개의 트랜치를 형성하는 단계, 상기 트랜치하부의 상기 반도체기판에 제 2 도전형 제 2 불순물 영역을 형성하는 단계, 상기 트랜치를 포함한 상기 제 2 도전형 제 1 불순물 영역의 표면에 절연층을 형성하는 단계, 상기 절연층 측면에 부유 게이트 라인을 형성하는 단계, 상기 부유 게이트 라인을 포함한 전면에 유전물질층과 전도층을 형성하는 단계, 상기 트랜치에 수직한 방향으로 상기 전도층과 부유 게이트 라인을 선택적으로 제거하여 부유 게이트 패턴과 제어 게이트 라인을 형성하는 단계를 포함한다.
이와 같은, 본 발명 불휘발성 메모리 소자 및 그 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명 플래쉬 메모리 소자의 레이아웃도이고, 도 3은 도 2의 Ⅰ-Ⅰ＇선에 따른 단면 구조도이다.
먼저, 본 발명 플래쉬 메모리 소자는 도 2 및 도 3에 나타낸 바와 같이, 일정간격 일방향으로 형성된 복수개의 트랜치(14)를 갖는 제 1 도전형 반도체기판(14)과, 상기 트랜치(14) 사이의 기판상에 차례로 형성된 제 2 도전형 제 1 불순물 영역(12) 및 제 1 절연막(13)과, 상기 트랜치(14)를 감싸도록 상기 트랜치(14) 하부에 형성된 제 2 도전형 제 2 불순물 영역(16)과, 상기 트랜치(14)내의 기판 양측에 트랜치(14)와 동일한 방향으로 일정거리 형성된 복수개의 부유 게이트 패턴(20a)과, 상기 트랜치(14)와 교차하는 방향으로 상기 부유 게이트 패턴(20a)과 동일 위치 상측에 형성된 제어 게이트 라인(22)을 포함한다.
이때, 상기 제 1, 제 2 불순물 영역(12)(16)은 각각 드레인과 소오스 영역이다.
그리고, 상기 트랜치(14)내의 제 2 불순물 영역(16)상측에는 제 3 절연막(17)이 형성되어 있고, 상기 제 1 불순물 영역(12)과 부유 게이트 패턴(20a)사이에는 제 4 절연막(19)이 형성되어 있으며, 상기 부유 게이트 패턴(20a)과 제어 게이트 라인(22)사이에는 유전물질층(21)이 형성되어 있다.
또한, 상기 부유 게이트 패턴(20a)의 일측은 상기 제 2 도전형 제 1 불순물 영역(12)의 일측에 오버랩되고, 타일측은 상기 제 2 도전형 제 2 불순물 영역(16)의 일측에 오버랩된다.
그리고, 상기 제 2 도전형 제 1 불순물 영역(12)과 상기 제 2 도전형 제 2 불순물 영역(16)사이의 반도체기판(11)은 채널영역(18)이다.
도 4a 내지 도 4e는 본 발명 불휘발성 메모리 소자의 제조공정 단면도이다.
먼저, 도 4a에 나타낸 바와 같이, 반도체기판(11)에 상기 반도체기판(11)과 반대도전형의 고농도 불순물 이온을 주입한다음 열처리하여 상기 불순물 이온을 확산시켜 제 1 불순물 영역(12)을 형성한다. 이어서, 상기 반도체기판(11)상에 제 1 절연막(13)을 형성한다. 이때, 상기 제 1 불순물 영역(12)은 기판 표면하부에 형성되도록 한다. 이때, 상기 제 1 절연막(13)은 질화막으로 형성한다.
도 4b에 나타낸 바와 같이, 상기 제 1 절연막(13) 및 제 1 불순물 영역(12)을 포함한 반도체기판(11)을 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 일정간격 일방향을 갖는 복수개의 트랜치(14)를 형성한다. 이어서, 상기 트랜치(14)내의 제 1 절연막(13) 및 반도체기판(11)의 표면에 제 2 절연막(15)을 형성한다. 그다음, 상기 반도체기판(11) 전면에 고농도 n형 불순물 이온을 주입하고 열처리하여 상기 트랜치(14)하부의 반도체기판(11)에 제 2 불순물 영역(16)을 형성한다.
이때, 상기 제 2 절연막(15)은 상기 제 1 절연막(13)과 식각선택비가 다른 물질로 형성하며, 상기 반도체기판(11)을 열산화하여 형성하거나, 화학기상증착법을 사용하여 산화막으로 형성한다.
도 4c에 나타낸 바와 같이, 상기 제 2 절연막(15)을 제거한다음, 상기 트랜치(14)와 동일한 부분의 반도체기판(11)을 소정깊이 식각한다. 이때, 상기 제 2 불순물 영역(16) 형성 깊이의 30 ∼ 80% 정도의 깊이만큼 식각하여 제거한다. 이때, 상기 제 1, 제 2 불순물 영역(12)(16)사이에 형성된 반도체기판(11)의 수직한 부분은 채널 영역(18)이다.
도 4d에 나타낸 바와 같이, 상기 트랜치(14)내의 반도체기판(11)상에 제 3 절연막(17)을 형성한다. 상기 제 3 절연막(17)은 상기 제 2 불순물 영역(16)의 최상부보다 낮은 위치에 형성한다. 즉, 상기 트랜치(14)내에 절연막을 형성한다음 식각공정을 이용하는 것이다.
이어서, 상기 제 3 절연막(17)을 포함한 기판 전면에 제 4 절연막(19)과 제 1 폴리실리콘층(20)을 차례로 형성한다음 에치백하여 상기 트랜치(14)내의 제 1 절연막(13)과 반도체기판(11)의 측면에 측벽 스페이서 형상으로 남긴다. 즉, 트랜치(14)와 동일방향의 제 1 폴리실리콘층(20)을 라인 형상으로 패터닝하는 것이다. 이때, 상기 제 4 절연막(19)은 상기 반도체기판(11) 표면을 열산화하여 형성할 수 있다.
도 4e 및 도 2의 레이아웃에서 나타낸 바와 같이, 상기 제 1 폴리실리콘층(20)상에 유전물질층(21)과 제 2 폴리실리콘층을 형성한다음 상기 트랜치(14)에 수직한 방향으로 상기 제 2 폴리실리콘층 및 유전물질층(21)과 제 1 폴리실리콘층(20)을 패터닝하여 부유 게이트 패턴(20a) 및 제어 게이트 라인(22)을 형성한다.
이와 같은 본 발명 불휘발성 메모리 소자의 프로그램은 드레인 영역인 제 1 불순물 영역(12)과 제어 게이트 라인(22)에 하이(high)의 전압을 인가하고, 소오스 영역인 제 2 불순물 영역(16)에는 접지 레벨로 하여 드레인 영역부근에서 부유 게이트 패턴(20a)에 전자를 주입하는 방식을 사용하고, 소거동작은 드레인 영역인 제 1 불순물 영역(12)은 플로팅 상태로 하고, 제어 게이트 라인(22)은 접지 레벨로 하며, 소오스 영역인 제 2 불순물 영역(16)에는 하이(high)의 전압을 인가하여 부유 게이트 패턴(20a)에서 소오스 영역으로 전자를 빼내는 터널링(tunneling)을 이용한다. 즉, 파울러 노드하임(Fowler Nordheim) 터널링 방식을 이용한다.
본 발명에 따른 불휘발성 메모리 소자 및 그 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 소오스로 사용되는 제 2 불순물 영역을 형성할 때 기판에 트랜치를 형성하고 트랜치의 측면에 절연막을 형성한다음 불순물 이온주입공정을 실시하여 제 2 불순물 영역을 형성하므로 채널영역에 불필요한 불순물 이온이 도핑되는 것을 방지하므로 신뢰도 높은 불휘발성 메모리소자를 제공할 수 있다.
둘째, 제 1 불순물 영역을 형성한다음 트랜치를 형성하고나서 제 2 불순물 영역을 형성하므로 웨이퍼상에적 전반적으로 균일한 채널길이를 갖도록 하는 것이 가능하여 신뢰도를 향상시킬 수 있다.
셋째, 소오스 영역이 분리되어 있으므로 각각의 셀들을 랜덤 억세스(Random Access)하기 가능하며, 셀간의 간섭(Disturbance)을 방지할 수 있다.
Claims (1)
- 반도체기판의 표면내에 드레인 불순물 영역을 형성하는 단계;상기 반도체기판상에 질화막을 형성하는 단계;상기 질화막 및 드레인 불순물 영역을 포함한 상기 반도체기판을 선택적으로 제거하여 일정간격, 일방향으로 복수개의 트랜치를 형성하는 단계;상기 각 트랜치의 측면에 제 1 산화막을 형성하는 단계;상기 트랜치 하부의 상기 반도체기판 표면내에 소오스 불순물 영역을 형성하는 단계;상기 제 1 산화막을 제거하고 상기 트랜치와 동일한 부분의 반도체 기판을 소정깊이로 제거하는 단계;상기 트랜치를 포함한 반도체 기판의 표면에 제 2 산화막을 형성하는 단계;상기 트랜치내의 제 2 산화막과 반도체 기판의 측면에 부유 게이트 라인을 형성하는 단계;상기 부유 게이트 라인을 포함한 전면에 유전물질층과 전도층을 형성하는 단계;상기 트랜치에 수직한 방향으로 상기 전도층과 부유 게이트 라인을 선택적으로 제거하여 부유 게이트 패턴과 제어 게이트 라인을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 불휘발성 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015367A KR100277885B1 (ko) | 1998-04-29 | 1998-04-29 | 불휘발성메모리소자및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015367A KR100277885B1 (ko) | 1998-04-29 | 1998-04-29 | 불휘발성메모리소자및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990081429A KR19990081429A (ko) | 1999-11-15 |
| KR100277885B1 true KR100277885B1 (ko) | 2001-02-01 |
Family
ID=65890225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980015367A KR100277885B1 (ko) | 1998-04-29 | 1998-04-29 | 불휘발성메모리소자및그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100277885B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100609524B1 (ko) * | 2005-03-23 | 2006-08-08 | 주식회사 하이닉스반도체 | 반도체 소자의 형성방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6378573A (ja) * | 1986-09-22 | 1988-04-08 | Hitachi Ltd | 半導体装置 |
| JPH031574A (ja) * | 1989-05-29 | 1991-01-08 | Hitachi Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| JPH0567791A (ja) * | 1991-06-20 | 1993-03-19 | Mitsubishi Electric Corp | 電気的に書込および消去可能な半導体記憶装置およびその製造方法 |
-
1998
- 1998-04-29 KR KR1019980015367A patent/KR100277885B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6378573A (ja) * | 1986-09-22 | 1988-04-08 | Hitachi Ltd | 半導体装置 |
| JPH031574A (ja) * | 1989-05-29 | 1991-01-08 | Hitachi Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| JPH0567791A (ja) * | 1991-06-20 | 1993-03-19 | Mitsubishi Electric Corp | 電気的に書込および消去可能な半導体記憶装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990081429A (ko) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5595924A (en) | Technique of forming over an irregular surface a polysilicon layer with a smooth surface | |
| US5756385A (en) | Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers | |
| JPH0685281A (ja) | Ｅｅｐｒｏｍメモリ・セル構造及びその製造方法 | |
| JP2002237540A (ja) | 半導体装置及びその製造方法 | |
| KR100621553B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR20030023718A (ko) | 종형 전력 트랜지스터 트렌치 게이트 반도체 디바이스제조 방법 | |
| KR20000073371A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR100573328B1 (ko) | 불휘발성 반도체 기억 장치 | |
| KR100348311B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| US4135289A (en) | Method for producing a buried junction memory device | |
| KR100215883B1 (ko) | 플래쉬 메모리 소자 및 그 제조방법 | |
| JP3360064B2 (ja) | 半導体素子の製造方法 | |
| KR100277885B1 (ko) | 불휘발성메모리소자및그제조방법 | |
| KR100210857B1 (ko) | 비휘발성 메모리소자 및 그 제조방법 | |
| KR0168151B1 (ko) | 플래쉬 이이피롬 셀 구조 및 그 제조방법 | |
| KR950011030B1 (ko) | 반도체 장치의 이이피롬 제조방법 | |
| KR100303916B1 (ko) | 플레쉬 메모리 셀의 제조방법 | |
| KR940007394B1 (ko) | 트렌치형 eprom셀 및 그 제조방법 | |
| KR100215900B1 (ko) | Eeprom 메모리 소자 및 제조 방법 | |
| KR100444841B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100862145B1 (ko) | 플래쉬 메모리 소자 및 그 제조방법 | |
| KR100261187B1 (ko) | 불휘발성 메모리 소자 및 그 제조방법 | |
| KR100294693B1 (ko) | 비휘발성메모리및그의제조방법 | |
| KR100575617B1 (ko) | 반도체소자의 드레인 형성방법 | |
| KR100255006B1 (ko) | 반도체장치의 에톡스 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |