CN107275396B - 一种沟槽栅igbt及其制作方法 - Google Patents
一种沟槽栅igbt及其制作方法 Download PDFInfo
- Publication number
- CN107275396B CN107275396B CN201710667268.4A CN201710667268A CN107275396B CN 107275396 B CN107275396 B CN 107275396B CN 201710667268 A CN201710667268 A CN 201710667268A CN 107275396 B CN107275396 B CN 107275396B
- Authority
- CN
- China
- Prior art keywords
- trench
- trench gate
- gate
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Abstract
本发明公开了一种沟槽栅IGBT及其制作方法，在沟槽栅IGBT的第一沟槽栅上设置一接触区，在制作隔离层时仅仅对隔离层对应该第一接触区的部分进行刻蚀挖空，而无需对隔离层对应第一沟槽栅其他区域的部分进行刻蚀挖空处理，保证第一沟槽栅的顶面边缘与沟槽栅衬底结构的表面接触部分质量较高，改善沟槽栅IGBT容易出现漏电的问题，提高其可靠性。此外，本发明提供的沟槽栅IGBT无需增加相邻沟槽栅之间的间距，因而沟槽栅IGBT的沟槽栅的密度可以优化为较大的密度，保证沟槽栅IGBT的饱和电流密度较高。
Description
技术领域
本发明涉及IGBT(Insulted Gate Bipolar Transistor，绝缘栅双极型晶体管)技术领域，更为具体的说，涉及一种沟槽栅IGBT及其制作方法。
背景技术
绝缘栅双极型晶体管是在金属氧化物场效应晶体管和双极结构型晶体管基础上发展起来的一种新型复合功率器件。作为新型功率半导体器件的主型器件，其具有通态压降低、电流容量大、输入阻抗高、响应速度快和控制简单等特点，被广泛应用于工业、信息、新能源、医学、交通等领域。采用IGBT进行功率变换，能够提高用电效率和质量，具有高效节能和绿色环保的特点，是解决能源短缺问题和降低碳排放的关键支撑技术。
现有IGBT包括有平面栅IGBT和沟槽栅IGBT，与平面栅IGBT相比，沟槽栅IGBT具有更低的导通电阻，优化了IGBT的导通电阻与关断速度的矛盾关系，因而，沟槽栅IGBT应用越来越广泛。但是，现有的沟槽栅IGBT容易出现漏电的情况，其可靠性有待提高。
发明内容
有鉴于此，本发明提供了一种沟槽栅IGBT及其制作方法，在其第一沟槽栅上设置一接触区，在制作隔离层时仅仅对隔离层对应该第一接触区的部分进行刻蚀挖空，而无需对隔离层对应第一沟槽栅其他区域的部分进行刻蚀挖空处理，保证第一沟槽栅的顶面与沟槽栅衬底结构的表面接触部分质量较高，改善沟槽栅IGBT容易出现漏电的问题，提高其可靠性。
为实现上述目的，本发明提供的技术方案如下：
一种沟槽栅IGBT，包括：
沟槽栅衬底结构，所述沟槽栅衬底结构包括漂移区和位于所述漂移区一表面的基区，以及，多个第一沟槽栅和多个第二沟槽栅贯穿所述基区延伸至所述漂移区，所述第一沟槽栅包括有第一接触区；
位于所述沟槽栅衬底结构表面的隔离层，其中，所述隔离层覆盖所述第一沟槽栅和第二沟槽栅，且所述隔离层对应所述第一接触区为镂空区域；
及，位于所述隔离层背离所述沟槽栅衬底结构一侧的发射极金属层，其中，所述镂空区域被所述发射极金属层所填充。
可选的，所述第一沟槽栅和第二沟槽栅两侧、且位于所述基区内均设置有第一源极区和第二源极区，相邻两沟槽栅之间包括有第二接触区，所述第二接触区覆盖相邻两源极区之间区域、且延伸覆盖至所述相邻两源极区内；
其中，所述镂空区域包括所述第二接触区对应所述隔离层的区域。
可选的，所述第一沟槽栅和第二沟槽栅均包括：
沿沟槽的内壁形成的栅氧化层；
及，位于所述栅氧化层朝向所述隔离层一侧、且填充在所述沟槽内的栅层；
其中，所述第一接触区位于所述栅层内。
可选的，所述栅层为多晶硅层。
可选的，所述第一沟槽栅和第二沟槽栅交替排列，且所述第二沟槽栅位于相邻两所述第一沟槽栅之间。
相应的，本发明还提供了一种沟槽栅IGBT的制作方法，包括：
提供一沟槽栅衬底结构，所述沟槽栅衬底结构包括漂移区和位于所述漂移区一表面的基区，以及，多个第一沟槽栅和多个第二沟槽栅贯穿所述基区延伸至所述漂移区，所述第一沟槽栅包括有第一接触区；
在所述沟槽栅衬底结构表面沉积一隔离层，其中，所述隔离层覆盖所述第一沟槽栅和第二沟槽栅，且所述隔离层对应所述第一接触区为镂空区域；
在所述隔离层背离所述沟槽栅衬底结构一侧形成发射极金属层，其中，所述镂空区域被所述发射极金属层所填充。
可选的，在所述第一沟槽栅和第二沟槽栅两侧、且位于所述基区内均形成第一源极区和第二源极区，相邻两沟槽栅之间包括有第二接触区，所述第二接触区覆盖相邻两源极区之间区域、且延伸覆盖至所述相邻两源极区内；
其中，所述镂空区域包括所述第二接触区对应所述隔离层的区域。
可选的，所述第一沟槽栅和第二沟槽栅均包括：
沿沟槽的内壁形成的栅氧化层；
及，位于所述栅氧化层朝向所述隔离层一侧、且填充在所述沟槽内的栅层；
其中，所述第一接触区位于所述栅层内。
可选的，所述栅层为多晶硅层。
可选的，所述第一沟槽栅和第二沟槽栅交替排列，且所述第二沟槽栅位于相邻两所述第一沟槽栅之间。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种沟槽栅IGBT及其制作方法，包括沟槽栅衬底结构，所述沟槽栅衬底结构包括漂移区和位于所述漂移区一表面的基区，以及，多个第一沟槽栅和多个第二沟槽栅贯穿所述基区延伸至所述漂移区，所述第一沟槽栅包括有第一接触区；位于所述沟槽栅衬底结构表面的隔离层，其中，所述隔离层覆盖所述第一沟槽栅和第二沟槽栅，且所述隔离层对应所述第一接触区为镂空区域；及，位于所述隔离层背离所述沟槽栅衬底结构一侧的发射极金属层，其中，所述镂空区域被所述发射极金属层所填充。
由上述内容可知，本发明提供的技术方案，在其第一沟槽栅上设置一接触区，在制作隔离层时仅仅对隔离层对应该第一接触区的部分进行刻蚀挖空，而无需对隔离层对应第一沟槽栅其他区域的部分进行刻蚀挖空处理，保证第一沟槽栅的顶面与沟槽栅衬底结构的表面接触部分质量较高，改善沟槽栅IGBT容易出现漏电的问题，提高其可靠性。此外，本发明提供的沟槽栅IGBT无需增加相邻沟槽栅之间的间距，因而沟槽栅IGBT的沟槽栅的密度可以优化为较大的密度，保证沟槽栅IGBT的饱和电流密度较高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有的一种沟槽栅IGBT的结构示意图；
图2为图1中沿AA’方向的切面图；
图3为现有的一种沟槽栅IGBT的效果图；
图4为本申请实施例提供的一种沟槽栅IGBT的结构示意图；
图5为图4中沿AA’方向的切面图；
图6为图4中沿BB’方向的切面图；
图7为本申请实施例提供的一种沟槽栅IGBT的制作方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，现有IGBT包括有平面栅IGBT和沟槽栅IGBT，与平面栅IGBT相比，沟槽栅IGBT具有更低的导通电阻，优化了IGBT的导通电阻与关断速度的矛盾关系，因而，沟槽栅IGBT应用越来越广泛。但是，现有的沟槽栅IGBT容易出现漏电的情况，其可靠性有待提高。
结合图1和图2所示，图1为现有的一种沟槽栅IGBT的结构示意图，图2为图1中沿AA’方向的切面图。其中，沟槽栅IGBT包括有漂移区1、基区2、多个第一沟槽栅3、多个第二沟槽栅4、源极区5、隔离层6和发射极金属层7，此外，沟槽栅IGBT还包括栅极金属层、集电极掺杂区、集电极金属层等，对此不做多余赘述。第一沟槽栅3和第二沟槽栅4贯穿基区2且延伸至漂移区1内。现有的沟槽栅IGBT在制作过程中，在制备第一沟槽栅3、第二沟槽栅4和源极区5完毕后，需要在基区2表面沉积、并进行图案刻蚀一层隔离层6，在进行图案刻蚀过程中，由于第一沟槽栅3需要与后续发射极金属层7接触，故而，隔离层6对应第一沟槽栅3的区域需要全部刻蚀去除，使得在刻蚀去除第一沟槽栅3对应区域的隔离材料时，容易出现破坏第一沟槽栅3的顶面边缘和基区2的表面接触区域，进而导致沟槽栅IGBT容易出现漏电的情况。如图3所示现有的一种沟槽栅IGBT的效果图，在图3中虚线框区域与图2中虚线框区域对应，可以看出第一沟槽栅3的顶面边缘和基区2的表面接触区域质量较差。
基于此，本申请实施例提供了一种沟槽栅IGBT及其制作方法，在其第一沟槽栅上设置一接触区，在制作隔离层时仅仅对隔离层对应该第一接触区的部分进行刻蚀挖空，而无需对隔离层对应第一沟槽栅其他区域的部分进行刻蚀挖空处理，保证第一沟槽栅的顶面与沟槽栅衬底结构的表面接触部分质量较高，改善沟槽栅IGBT容易出现漏电的问题，提高其可靠性。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图4至图7对本申请实施例提供的技术方案进行详细的描述。
结合图4至图6所示，图4为本申请实施例提供的一种沟槽栅IGBT的结构示意图，图5为图4中沿AA’方向的切面图，图6为图4中沿BB’方向的切面图，其中，沟槽栅IGBT包括：
沟槽栅衬底结构，所述沟槽栅衬底结构包括漂移区100和位于所述漂移区一表面的基区200，以及，多个第一沟槽栅310和多个第二沟槽栅320贯穿所述基区200延伸至所述漂移区100，所述第一沟槽栅310包括有第一接触区311；
位于所述沟槽栅衬底结构表面的隔离层500，其中，所述隔离层500覆盖所述第一沟槽栅310和第二沟槽栅320，且所述隔离层500对应所述第一接触区311为镂空区域；
及，位于所述隔离层500背离所述沟槽栅衬底结构一侧的发射极金属层600，其中，所述镂空区域被所述发射极金属层600所填充。
由上述内容可知，本申请实施例提供的技术方案，在其第一沟槽栅上设置一接触区，在制作隔离层时仅仅对隔离层对应该第一接触区的部分进行刻蚀挖空，而无需对隔离层对应第一沟槽栅其他区域的部分进行刻蚀挖空处理，保证第一沟槽栅的顶面与沟槽栅衬底结构的表面接触部分质量较高，改善沟槽栅IGBT容易出现漏电的问题，提高其可靠性。此外，本申请实施例提供的沟槽栅IGBT无需增加相邻沟槽栅之间的间距，因而沟槽栅IGBT的沟槽栅的密度可以优化为较大的密度，保证沟槽栅IGBT的饱和电流密度较高。
需要说明的是，本申请实施例提供的沟槽栅IGBT还包括有位于漂移区背离基区一侧的集电极掺杂区，位于集电极掺杂区背离漂移区一侧的集电极金属层；以及，还包括有与第二沟槽栅接触设置的栅极金属层，对此与现有技术相同，故不做多余赘述。此外，在集电极掺杂区和漂移区之间还可以设置一缓冲层。在本申请一实施例中，漂移区可以为N型漂移区，其中，基区为P型基区，源极区为N+源极区，缓冲层为N+缓冲层，以及，集电极掺杂区为P+掺杂区，对此本申请不做具体限制，可以根据实际应用进行具体设计。
在本申请一实施例中，为了使发射极金属层600与第一源极区410和第二源极区420相接触，参考图6所示，本申请实施例提供的所述第一沟槽栅310和第二沟槽栅320两侧、且位于所述基区200内均设置有第一源极区410和第二源极区420，相邻两沟槽栅之间包括有第二接触区312，所述第二接触区312覆盖相邻两源极区之间区域、且延伸覆盖至所述相邻两源极区内；
其中，所述镂空区域包括所述第二接触区312对应所述隔离层500的区域。通过发射极金属层填充镂空区域，进而与第一沟槽栅310接触，并且与第一源极区410和第二源极区420相接触。
在本申请一实施例中，为了减小刻蚀隔离层500的难度，在对相邻两沟槽栅之间区域进行刻蚀时，可以保留与第一接触区311在同一排列方向上的隔离层500的区域，即，参考图5所示，在第一接触区311在同一排列方向上，仅仅对隔离层500对应一接触区311的材料进行刻蚀去除，而保留了在该方向上隔离层500对应其他区域的材料，进而能够减小刻蚀难度，保证刻蚀质量。
进一步的，本申请实施例提供的沟槽栅IGBT，在第一沟槽栅310对应区域，在制作过程中仅需要对第一接触区311对应隔离层500的材料进行刻蚀去除，为了保证第一沟槽栅310在第一接触区311对应的顶面边缘区域和基区200的表面接触部分的质量高，可以对第一接触区311的面积尺寸进行优化。参考图5所示，本申请实施例提供的所述第一沟槽栅310和第二沟槽栅320均包括：
沿沟槽的内壁形成的栅氧化层；
及，位于所述栅氧化层朝向所述隔离层一侧、且填充在所述沟槽内的栅层；
其中，所述第一接触区311位于所述栅层内。
如图5和图6所示，第一沟槽栅310包括沿沟槽的内壁形成的栅氧化层310a，及填充在沟槽内的栅层310b；以及，第二沟槽栅320包括沿沟槽的内壁形成的栅氧化层320a，及填充在沟槽内的栅层320b。其中，本申请实施例提供的所述栅层为多晶硅层。第一接触区311的宽度小于栅层310a的宽度，进而将第一接触区311缩小至栅层310a的区域内，在保证了发射极金属层600与栅层310a接触的基础上，还能够避免对第一接触区311两侧的第一沟槽栅310的顶面边缘区域和基区200的表面接触部分所对应的隔离材料进行刻蚀，进而保证第一沟槽栅310的顶面边缘区域和基区200的表面接触部分的质量高。
结合图4至图6所示，本申请实施例提供的所述第一沟槽栅310和第二沟槽栅320可以交替排列，且所述第二沟槽栅320位于相邻两所述第一沟槽栅310之间，对此本申请不作具体限制，需要根据实际应用对第一沟槽栅310和第二沟槽栅320的数量和排列方式进行具体设计。
相应的，本申请实施例还提供了一种沟槽栅IGBT的制作方法，参考图7所示，为本申请实施例提供的一种沟槽栅IGBT的制作方法的流程图，其中，制作方法包括：
S1、提供一沟槽栅衬底结构，所述沟槽栅衬底结构包括漂移区和位于所述漂移区一表面的基区，以及，多个第一沟槽栅和多个第二沟槽栅贯穿所述基区延伸至所述漂移区，所述第一沟槽栅包括有第一接触区；
S2、在所述沟槽栅衬底结构表面沉积一隔离层，其中，所述隔离层覆盖所述第一沟槽栅和第二沟槽栅，且所述隔离层对应所述第一接触区为镂空区域；
S3、在所述隔离层背离所述沟槽栅衬底结构一侧形成发射极金属层，其中，所述镂空区域被所述发射极金属层所填充。
需要说明的是，本申请实施例提供的沟槽栅IGBT的制作方法并未对栅极金属层、集电极掺杂区、集电极金属层等结构的制作进行描述，对此与现有技术相同，故相应在流程中添加即可，对此不做多余赘述。本申请实施例提供的在所述第一沟槽栅和第二沟槽栅两侧、且位于所述基区内均形成第一源极区和第二源极区，相邻两沟槽栅之间包括有第二接触区，所述第二接触区覆盖相邻两源极区之间区域、且延伸覆盖至所述相邻两源极区内；
其中，所述镂空区域包括所述第二接触区对应所述隔离层的区域。
在本申请一实施例中，沟槽栅衬底结构的制作过程包括：首先提供一第一导电类型掺杂的衬底定义为漂移区，衬底可以为硅衬底；而后对漂移区按照预设图案进行刻蚀多个沟槽；沿沟槽栅的内壁生长一栅氧化层；而后在栅氧化层形成的沟槽内填充栅层，即可以填充多晶硅层，得到多个第一沟槽栅和多个第二沟槽栅；而后对漂移区的表面进行第二导电类型材料掺杂制作为基区；最后，在沟槽栅两侧进行第一导电类型材料掺杂制作第一源极区和第二源极区，其中，第一源极区和第二源极区的掺杂浓度大于漂移区的掺杂浓度。
在本申请一实施例中，隔离层的制备过程包括：在得到沟槽栅衬底结构后，首先在沟槽栅衬底结构的表面、且在基区一侧沉积一隔离材料层；而后对隔离材料层进行刻蚀，去除隔离材料层对应第一沟槽栅的第一接触区的部分，以及，去除隔离材料层对应相邻两沟槽栅之间第二接触区的部分，得到具有镂空区域的隔离层。而后在隔离层背离沟槽栅衬底结构层一侧溅射发射极金属层，发射极金属层通过镂空区域与第一沟槽栅、第一源极区和第二源极区所接触。
进一步的，本申请实施例提供的沟槽栅IGBT，在第一沟槽栅对应区域，在制作过程中仅需要对第一接触区对应隔离层的材料进行刻蚀去除，为了保证第一沟槽栅在第一接触区对应的顶面边缘区域和基区的表面接触部分的质量高，可以对第一接触区的面积尺寸进行优化。其中，所述第一沟槽栅和第二沟槽栅均包括：
沿沟槽的内壁形成的栅氧化层；
及，位于所述栅氧化层朝向所述隔离层一侧、且填充在所述沟槽内的栅层；
其中，所述第一接触区位于所述栅层内。本申请实施例提供的所述栅层为多晶硅层。
在本申请一实施例中，本申请提供的所述第一沟槽栅和第二沟槽栅交替排列，且所述第二沟槽栅位于相邻两所述第一沟槽栅之间。对此本申请不作具体限制，需要根据实际应用对第一沟槽栅和第二沟槽栅的数量和排列方式进行具体设计。
本申请实施例提供了一种沟槽栅IGBT及其制作方法，包括沟槽栅衬底结构，所述沟槽栅衬底结构包括漂移区和位于所述漂移区一表面的基区，以及，多个第一沟槽栅和多个第二沟槽栅贯穿所述基区延伸至所述漂移区，所述第一沟槽栅包括有第一接触区；位于所述沟槽栅衬底结构表面的隔离层，其中，所述隔离层覆盖所述第一沟槽栅和第二沟槽栅，且所述隔离层对应所述第一接触区为镂空区域；及，位于所述隔离层背离所述沟槽栅衬底结构一侧的发射极金属层，其中，所述镂空区域被所述发射极金属层所填充。
由上述内容可知，本申请实施例提供的技术方案，在其第一沟槽栅上设置一接触区，在制作隔离层时仅仅对隔离层对应该第一接触区的部分进行刻蚀挖空，而无需对隔离层对应第一沟槽栅其他区域的部分进行刻蚀挖空处理，保证第一沟槽栅的顶面与沟槽栅衬底结构的表面接触部分质量较高，改善沟槽栅IGBT容易出现漏电的问题，提高其可靠性。此外，本申请实施例提供的沟槽栅IGBT无需增加相邻沟槽栅之间的间距，因而沟槽栅IGBT的沟槽栅的密度可以优化为较大的密度，保证沟槽栅IGBT的饱和电流密度较高。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种沟槽栅IGBT，其特征在于，包括：
沟槽栅衬底结构，所述沟槽栅衬底结构包括漂移区和位于所述漂移区一表面的基区，以及，多个第一沟槽栅和多个第二沟槽栅贯穿所述基区延伸至所述漂移区，所述第一沟槽栅包括有第一接触区，所述第一接触区为位于所述第一沟槽栅背离所述漂移区一侧表面的窗口区；
位于所述沟槽栅衬底结构表面的隔离层，其中，所述隔离层覆盖所述第一沟槽栅和第二沟槽栅，且所述隔离层对应所述第一接触区为镂空区域；
及，位于所述隔离层背离所述沟槽栅衬底结构一侧的发射极金属层，其中，所述镂空区域被所述发射极金属层所填充；
其中，所述第一沟槽栅和第二沟槽栅两侧、且位于所述基区内均设置有第一源极区和第二源极区，相邻两沟槽栅之间包括有第二接触区，所述第二接触区覆盖相邻两源极区之间区域、且延伸覆盖至所述相邻两源极区内；
其中，所述镂空区域包括所述第二接触区对应所述隔离层的区域。
2.根据权利要求1所述的沟槽栅IGBT，其特征在于，所述第一沟槽栅和第二沟槽栅均包括：
沿沟槽的内壁形成的栅氧化层；
及，位于所述栅氧化层朝向所述隔离层一侧、且填充在所述沟槽内的栅层；
其中，所述第一接触区位于所述栅层内。
3.根据权利要求2所述的沟槽栅IGBT，其特征在于，所述栅层为多晶硅层。
4.根据权利要求1所述的沟槽栅IGBT，其特征在于，所述第一沟槽栅和第二沟槽栅交替排列，且所述第二沟槽栅位于相邻两所述第一沟槽栅之间。
5.一种沟槽栅IGBT的制作方法，其特征在于，包括：
提供一沟槽栅衬底结构，所述沟槽栅衬底结构包括漂移区和位于所述漂移区一表面的基区，以及，多个第一沟槽栅和多个第二沟槽栅贯穿所述基区延伸至所述漂移区，所述第一沟槽栅包括有第一接触区，所述第一接触区为位于所述第一沟槽栅背离所述漂移区一侧表面的窗口区；
在所述沟槽栅衬底结构表面沉积一隔离层，其中，所述隔离层覆盖所述第一沟槽栅和第二沟槽栅，且所述隔离层对应所述第一接触区为镂空区域；
在所述隔离层背离所述沟槽栅衬底结构一侧形成发射极金属层，其中，所述镂空区域被所述发射极金属层所填充；
其中，在所述第一沟槽栅和第二沟槽栅两侧、且位于所述基区内均形成第一源极区和第二源极区，相邻两沟槽栅之间包括有第二接触区，所述第二接触区覆盖相邻两源极区之间区域、且延伸覆盖至所述相邻两源极区内；
其中，所述镂空区域包括所述第二接触区对应所述隔离层的区域。
6.根据权利要求5所述的沟槽栅IGBT的制作方法，其特征在于，所述第一沟槽栅和第二沟槽栅均包括：
沿沟槽的内壁形成的栅氧化层；
及，位于所述栅氧化层朝向所述隔离层一侧、且填充在所述沟槽内的栅层；
其中，所述第一接触区位于所述栅层内。
7.根据权利要求6所述的沟槽栅IGBT的制作方法，其特征在于，所述栅层为多晶硅层。
8.根据权利要求5所述的沟槽栅IGBT的制作方法，其特征在于，所述第一沟槽栅和第二沟槽栅交替排列，且所述第二沟槽栅位于相邻两所述第一沟槽栅之间。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710667268.4A CN107275396B (zh) | 2017-08-07 | 2017-08-07 | 一种沟槽栅igbt及其制作方法 |
| PCT/CN2018/091786 WO2019029270A1 (zh) | 2017-08-07 | 2018-06-19 | 沟槽栅igbt及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710667268.4A CN107275396B (zh) | 2017-08-07 | 2017-08-07 | 一种沟槽栅igbt及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107275396A CN107275396A (zh) | 2017-10-20 |
| CN107275396B true CN107275396B (zh) | 2020-02-07 |
Family
ID=60076804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710667268.4A Active CN107275396B (zh) | 2017-08-07 | 2017-08-07 | 一种沟槽栅igbt及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107275396B (zh) |
| WO (1) | WO2019029270A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107275396B (zh) * | 2017-08-07 | 2020-02-07 | 珠海零边界集成电路有限公司 | 一种沟槽栅igbt及其制作方法 |
| CN214848639U (zh) * | 2021-05-26 | 2021-11-23 | 珠海格力电器股份有限公司 | 半导体器件的元胞结构及半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094332A (zh) * | 2013-01-30 | 2013-05-08 | 华为技术有限公司 | 一种绝缘栅双极晶体管 |
| CN103219370A (zh) * | 2013-03-11 | 2013-07-24 | 电子科技大学 | 一种具有p浮空层电流栓的rc-igbt |
| CN105745758A (zh) * | 2013-11-29 | 2016-07-06 | Abb 技术有限公司 | 绝缘栅双极晶体管 |
| CN207038529U (zh) * | 2017-08-07 | 2018-02-23 | 珠海格力电器股份有限公司 | 一种沟槽栅igbt |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106062964B (zh) * | 2014-04-21 | 2019-07-26 | 三菱电机株式会社 | 功率用半导体装置 |
| CN107275396B (zh) * | 2017-08-07 | 2020-02-07 | 珠海零边界集成电路有限公司 | 一种沟槽栅igbt及其制作方法 |
-
2017
- 2017-08-07 CN CN201710667268.4A patent/CN107275396B/zh active Active
-
2018
- 2018-06-19 WO PCT/CN2018/091786 patent/WO2019029270A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094332A (zh) * | 2013-01-30 | 2013-05-08 | 华为技术有限公司 | 一种绝缘栅双极晶体管 |
| CN103219370A (zh) * | 2013-03-11 | 2013-07-24 | 电子科技大学 | 一种具有p浮空层电流栓的rc-igbt |
| CN105745758A (zh) * | 2013-11-29 | 2016-07-06 | Abb 技术有限公司 | 绝缘栅双极晶体管 |
| CN207038529U (zh) * | 2017-08-07 | 2018-02-23 | 珠海格力电器股份有限公司 | 一种沟槽栅igbt |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107275396A (zh) | 2017-10-20 |
| WO2019029270A1 (zh) | 2019-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6026528B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP5985624B2 (ja) | 絶縁ゲート型トランジスタおよびその製造方法 | |
| CN108767000B (zh) | 一种绝缘栅双极型半导体器件及其制造方法 | |
| KR101388706B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN105932055B (zh) | 一种平面栅igbt及其制作方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN108365007B (zh) | 绝缘栅双极型晶体管 | |
| CN115881797A (zh) | 一种碳化硅器件及其制备方法 | |
| CN114050184A (zh) | 低米勒电容功率器件及其制造方法 | |
| CN107275396B (zh) | 一种沟槽栅igbt及其制作方法 | |
| CN108447905A (zh) | 一种具有沟槽隔离栅极结构的超结igbt | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN109065620B (zh) | 一种具有低米勒电容的igbt器件 | |
| CN108336133B (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN106356401A (zh) | 一种功率半导体器件的场限环终端结构 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN108091567B (zh) | 半超结fs iegt结构及其制造方法 | |
| CN115377194A (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN213124445U (zh) | 一种新型碳化硅沟槽式绝缘栅双极晶体管 | |
| CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
| CN109994549B (zh) | 半导体功率器件 | |
| CN115050815B (zh) | 一种自保护的半导体结构及制造方法 | |
| CN111293168A (zh) | Igbt器件及其制造方法 | |
| KR20150052390A (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20191030 Address after: Room 1001, No. 8, Lianshan lane, Jingshan Road, Jida, Xiangzhou District, Zhuhai City, Guangdong Province Applicant after: Zhuhai Zero Boundary Integrated Circuit Co.,Ltd. Applicant after: GREE ELECTRIC APPLIANCES Inc. OF ZHUHAI Address before: 519070 Guangdong city of Zhuhai Province Qianshan Applicant before: GREE ELECTRIC APPLIANCES Inc. OF ZHUHAI |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |