CN115377194A - 一种碳化硅绝缘栅双极型晶体管及其制作方法 - Google Patents

一种碳化硅绝缘栅双极型晶体管及其制作方法 Download PDF

Info

Publication number
CN115377194A
CN115377194A CN202211061410.8A CN202211061410A CN115377194A CN 115377194 A CN115377194 A CN 115377194A CN 202211061410 A CN202211061410 A CN 202211061410A CN 115377194 A CN115377194 A CN 115377194A
Authority
CN
China
Prior art keywords
silicon carbide
type silicon
region
conductive type
potential modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211061410.8A
Other languages
English (en)
Inventor
邓小川
成志杰
郭国强
李旭
孙燕
李轩
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Original Assignee
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Guangdong Electronic Information Engineering Research Institute of UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN202211061410.8A priority Critical patent/CN115377194A/zh
Publication of CN115377194A publication Critical patent/CN115377194A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种碳化硅绝缘栅双极型晶体管及其制作方法，属于半导体功率器件技术领域。本发明器件包括自下而上设置的金属集电极、衬底、缓冲层、漂移区、电荷储存区、栅极结构、层间介质层和金属发射极，存在两个凹槽，其间形成P型电位调制区。在反向阻断时，P+屏蔽区通过P型电位调制区与发射极连接，有利于屏蔽凹槽底部电场强度，提升了器件的可靠性；同时关断状态下，P型电位调制区可以提供额外空穴抽取路径，减小关断损耗；正向导通时，两个多晶硅栅耗尽P型电位调制区，使得P+屏蔽区处于浮空电位，从而抑制空穴被发射极收集，增强电导调制效应，提升了器件正向导通能力。制作工艺与现有半导体制作工艺相兼容，节约了器件制造成本。

Description

一种碳化硅绝缘栅双极型晶体管及其制作方法
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种碳化硅绝缘栅双极型晶体管及其制作方法。
背景技术
近年来，碳化硅(Silicon Carbide,SiC)作为宽禁带半导体材料，因其出色的物理及电特性，越来越受到产业界的广泛关注。碳化硅(SiC)在禁带宽度、临界击穿电场强度、电子饱和漂移速度、以及热导率方面都具有传统硅材料无法比拟的优势，尤其适用于高压、高频、大功率技术领域。碳化硅基功率器件由于降低了电子设备的功耗而被称为“绿色能源”器件，在绿色节能领域开始越来越多的替代硅基功率器件，推动了“新能源革命”的发展。碳化硅器件的主要市场应用包括智能电网、电动/混动汽车、风力发电、轨道交通等。
碳化硅绝缘栅双极型晶体管(SiC IGBT)是一种MOS电压控制与双极晶体管相结合的复合器件。作为两种载流子导电器件，相比单极型器件具有更高的电流导通能力。沟槽型IGBT相比于平面型IGBT，能在不增加关断损耗的前提下，大幅度地降低导通压降。沟槽型SiC IGBT器件中P+屏蔽区主要有接地和浮空两种处理方式。反向阻断工作状态下，P+屏蔽区接地可以有效降低栅氧化层电场，增强器件氧化层可靠性，同时在关断状态下，P+屏蔽区作为空穴抽取路径，可以减小关断损耗，但导通工作状态时会降低漂移区的电导调制效应，从而增加器件的导通压降；P+屏蔽区浮空时，导通工作状态下可以抑制空穴被发射极抽取，增强漂移区的电导调制效应，降低了器件的导通压降，但会对器件的动态可靠性造成影响，同时在关断过程中不能利用P+屏蔽区作为空穴抽取路径，增大了关断损耗。因此，解决P+屏蔽区与器件导通特性和关断特性之间的矛盾关系仍然是沟槽型SiC IGBT最重要的挑战之一。
传统沟槽型SiC IGBT器件结构中，P+屏蔽区与发射极连接，可以有效降低器件反向阻断状态时沟槽底部的栅氧电场强度，从而提高器件的栅氧可靠性，关断状态时P+屏蔽区作为空穴抽取路径，可以减小关断损耗；但在导通工作状态时，漂移区中的空穴会通过P+屏蔽区被发射极抽走，从而降低了器件在漂移区的电导调制效应，增大了器件的导通压降。为了解决P+屏蔽区与器件导通特性和关断特性之间的矛盾关系，需要对沟槽型SiC IGBT器件结构进行改进，同时优化器件的导通压降和关断损耗。
发明内容
本发明的目的在于：针对现有技术中碳化硅绝缘栅双极型晶体管所存在P+屏蔽区与器件导通特性和关断特性之间矛盾关系的挑战，提供了一种既能降低导通压降，又能减小关断损耗的碳化硅绝缘栅双极型晶体管结构。在传统沟槽型碳化硅绝缘栅双极型晶体管基础上，通过形成双沟槽栅结构，使P+屏蔽区通过双沟槽中间的P型电位调制区与发射极连接(即P+屏蔽区接地)，在反向阻断工作状态下，可以有效降低栅氧化层电场强度，增强器件氧化层可靠性；同时在关断状态下，P型电位调制区可以作为空穴额外抽取路径，加速空穴被发射极收集，减小关断损耗；；在正向导通状态时，利用双沟槽对P型电位调制区的耗尽作用，使得P+屏蔽区处于浮空电位，抑制空穴被发射极收集，增强电导调制效应，提升器件正向导通能力；此外，本发明提供的制作工艺与现有半导体制作工艺相兼容，节约了器件制造成本。
为了实现上述目的，本发明采用如下技术方案：
一种碳化硅绝缘栅双极型晶体管，其元胞结构包括自下而上依次层叠设置的金属集电极15、第一导电类型碳化硅衬底1、第二导电类型碳化硅缓冲层2、第二导电类型碳化硅漂移区3、第二导电类型碳化硅电荷储存区4、栅介质层11、多晶硅栅12、层间介质层13和金属发射极14；在第二导电类型碳化硅电荷储存区4的表面具有两个凹槽，两个凹槽之间形成第一导电类型碳化硅电位调制区6，第一导电类型碳化硅电位调制区6上方是和第一导电类型碳化硅电位调制区6接触的第一导电类型碳化硅体接触区7，两个凹槽底部分别设置有第一导电类型碳化硅屏蔽区9；所述两个凹槽远离第一导电类型碳化硅电位调制区6的两侧分别具有一个第一导电类型碳化硅体区5，每个第一导电类型碳化硅体区5中具有彼此接触的第一导电类型碳化硅体接触区7和第二导电类型碳化硅源区8；每个第一导电类型碳化硅体区5中的第一导电类型碳化硅体接触区7及部分第二导电类型碳化硅源区8的上表面设置有欧姆合金层10；凹槽底部表面及其槽壁表面设置有与第一导电类型碳化硅屏蔽区9、第二导电类型碳化硅电荷储存区4、第一导电类型碳化硅体区5、第一导电类型碳化硅体接触区7、第二导电类型碳化硅源区8和第一导电类型碳化硅电位调制区6相接触的栅介质层11，栅介质层11内部是多晶硅栅12，栅介质层11和多晶硅栅12构成栅极结构；金属发射极14设置在欧姆合金层10上方且与之相接触，且金属发射极14与栅极结构之间通过层间介质层13相隔离。
作为优选方式，第一导电类型碳化硅为P型碳化硅，第二导电类型碳化硅为N型碳化硅。
作为优选方式，第一导电类型碳化硅为N型碳化硅，第二导电类型碳化硅为P型碳化硅。
本发明还提供一种所述的一种碳化硅绝缘栅双极型晶体管的制作方法，包括如下步骤：
步骤1：在第一导电类型碳化硅衬底1上依次制作第二导电类型碳化硅缓冲层2、第二导电类型碳化硅漂移区3和第二导电类型碳化硅电荷储存区4；
步骤2：通过离子注入工艺，在第二导电类型碳化硅电荷储存区4表面两侧形成第一导电类型碳化硅体区5；
步骤3：通过离子注入工艺，在第二导电类型碳化硅电荷储存区4中间区域形成第一导电类型碳化硅电位调制区6；
步骤4：通过离子注入工艺，在靠近第一导电类型碳化硅电位调制区6表面两侧形成第二导电类型碳化硅源区8；
步骤5：通过离子注入工艺，在第二导电类型碳化硅源区8两侧及第一导电类型碳化硅电位调制区6表面形成第一导电类型碳化硅体接触区7；
步骤6：在靠近两个第二导电类型碳化硅源区8两侧的表面刻蚀形成两个凹槽，两个凹槽之间预留一个中间区域，作为刻蚀后的第一导电类型碳化硅电位调制区6；
步骤7：通过离子注入工艺，在凹槽底部形成第一导电类型碳化硅屏蔽区9；
步骤8：通过淀积或者热氧化工艺，在两个凹槽中形成栅介质层11；
步骤9：通过淀积和刻蚀工艺，在栅介质层11内部形成多晶硅栅12；
步骤10：通过刻蚀、淀积及退火工艺，在半导体表面形成窗口露出第一导电类型碳化硅体接触区7和部分第二导电类型碳化硅源区8，并在第一导电类型碳化硅体接触区7和部分第二导电类型碳化硅源区8的上表面制作欧姆合金层10；
步骤11：通过淀积和刻蚀工艺，在半导体正面淀积层间介质层13；
步骤12：通过淀积工艺，在半导体背面形成金属集电极15；
步骤13：通过淀积和刻蚀工艺，在半导体表面形成金属发射极14。
作为优选方式，第一导电类型碳化硅为P型碳化硅，第二导电类型碳化硅为N型碳化硅。
作为优选方式，第一导电类型碳化硅为N型碳化硅，第二导电类型碳化硅为P型碳化硅。
本发明相比现有技术最显著的区别在于：器件利用双沟槽的特点，形成了P型电位调制区。器件在反向阻断工作状态下，P+屏蔽区通过P型电位调制区与发射极连接(即P+屏蔽区接地)，可以有效降低沟槽底部的栅氧电场强度，从而提高器件的栅氧可靠性；同时在器件关断状态时，P型电位调制区可以作为过剩空穴的额外抽取路径，加速空穴被发射极收集，减小拖尾电流，从而减小关断损耗。当器件在正向导通状态时，两个沟槽栅将P型电位调制区耗尽，使得P+屏蔽区处于浮空电位，抑制漂移区中的空穴通过P型电位调制区被发射极抽取，增强了体内双极载流子的电导调制效应，显著提高了正向导通电流能力。
相比现有技术，本发明的有益效果是：
相比传统绝缘栅双极型晶体管(IGBT)，本发明提供的碳化硅绝缘栅双极型晶体管(SiC IGBT)不仅具有导通电流能力强、导通压降低的优点，而且具有关断损耗小的特点。在传统沟槽型结构的基础上，刻蚀形成双沟槽栅结构，通过两沟槽之间的P型电位调制区使P+屏蔽区处于接地或浮空状态。器件在反向阻断工作状态下，P+屏蔽区通过P型电位调制区与发射极连接(即P+屏蔽区接地)，可以有效降低器件阻断状态下沟槽底部的栅氧电场强度，从而提高器件的栅氧可靠性，同时在关断状态时，P型电位调制区可以作为空穴额外抽取路径，加速空穴被发射极收集，减小关断损耗；器件在正向导通状态下，利用双沟槽对P型电位调制区的耗尽作用，使得P+屏蔽区处于浮空电位，抑制了空穴被发射极收集，增强电导调制效应，提升了器件正向导通能力。此外，本发明提供的制作工艺与现有半导体制作工艺相兼容，节约了器件制造成本。
附图说明
图1是本发明实施例提供的SiC IGBT器件元胞结构的剖面示意图。
图2是本发明实施例提供的SiC IGBT器件结构在P型碳化硅衬底上制作得到N+碳化硅缓冲层、N碳化硅漂移区和N型碳化硅电荷储存区的示意图。
图3是本发明实施例提供的SiC IGBT器件结构形成两侧P型碳化硅体区的示意图。
图4是本发明实施例提供的SiC IGBT器件结构形成中间P型碳化硅电位调制区的示意图。
图5是本发明实施例提供的SiC IGBT器件结构形成N+碳化硅源区的示意图。
图6是本发明实施例提供的SiC IGBT器件结构形成P+碳化硅体接触区的示意图。
图7是本发明实施例提供的SiC IGBT器件结构刻蚀得到双凹槽区的示意图。
图8是本发明实施例提供的SiC IGBT器件结构形成P型碳化硅屏蔽区的示意图。
图9本发明实施例提供的SiC IGBT器件结构在凹槽内侧热氧化生长栅介质层以及填充形成多晶硅栅的示意图。
图10是本发明实施例提供的SiC IGBT器件结构形成欧姆合金层和层间介质层的示意图。
图11是本发明实施例提供的SiC IGBT器件结构形成金属发射极的示意图。
图12是本发明实施例提供的SiC IGBT器件结构形成金属集电极的示意图。
图中：1是第一导电类型碳化硅衬底，2是第二导电类型碳化硅缓冲层，3是第二导电类型碳化硅漂移区，4是第二导电类型碳化硅电荷储存区，5是第一导电类型碳化硅体区，6是第一导电类型碳化硅电位调制区，7是第一导电类型碳化硅体接触区，8是第二导电类型碳化硅源区，9是第一导电类型碳化硅屏蔽区，10是欧姆合金层，11为栅介质层，12是多晶硅栅，13是层间介质层，14为金属发射极，15为金属集电极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例
如图1所示，本实施例提供一种碳化硅绝缘栅双极型晶体管，其元胞结构包括自下而上依次层叠设置的金属集电极15、第一导电类型碳化硅衬底1、第二导电类型碳化硅缓冲层2、第二导电类型碳化硅漂移区3、第二导电类型碳化硅电荷储存区4、栅介质层11、多晶硅栅12、层间介质层13和金属发射极14；在第二导电类型碳化硅电荷储存区4的表面具有两个凹槽，两个凹槽之间形成第一导电类型碳化硅电位调制区6，第一导电类型碳化硅电位调制区6上方是和第一导电类型碳化硅电位调制区6接触的第一导电类型碳化硅体接触区7，两个凹槽底部分别设置有第一导电类型碳化硅屏蔽区9；所述两个凹槽远离第一导电类型碳化硅电位调制区6的两侧分别具有一个第一导电类型碳化硅体区5，每个第一导电类型碳化硅体区5中具有彼此接触的第一导电类型碳化硅体接触区7和第二导电类型碳化硅源区8；每个第一导电类型碳化硅体区5中的第一导电类型碳化硅体接触区7及部分第二导电类型碳化硅源区8的上表面设置有欧姆合金层10；凹槽底部表面及其槽壁表面设置有与第一导电类型碳化硅屏蔽区9、第二导电类型碳化硅电荷储存区4、第一导电类型碳化硅体区5、第一导电类型碳化硅体接触区7、第二导电类型碳化硅源区8和第一导电类型碳化硅电位调制区6相接触的栅介质层11，栅介质层11内部是多晶硅栅12，栅介质层11和多晶硅栅12构成栅极结构；金属发射极14设置在欧姆合金层10上方且与之相接触，且金属发射极14与栅极结构之间通过层间介质层13相隔离。
第一导电类型碳化硅为P型碳化硅，第二导电类型碳化硅为N型碳化硅。
第一导电类型碳化硅为N型碳化硅，第二导电类型碳化硅为P型碳化硅。
本实施例还提供一种碳化硅绝缘栅双极型晶体管的制作方法，包括如下步骤：
步骤1：在第一导电类型碳化硅衬底1上依次制作第二导电类型碳化硅缓冲层2、第二导电类型碳化硅漂移区3和第二导电类型碳化硅电荷储存区4；如图2所示；
步骤2：通过离子注入工艺，在第二导电类型碳化硅电荷储存区4表面两侧形成第一导电类型碳化硅体区5；如图3所示；
步骤3：通过离子注入工艺，在第二导电类型碳化硅电荷储存区4中间区域形成第一导电类型碳化硅电位调制区6；如图4所示；
步骤4：通过离子注入工艺，在靠近第一导电类型碳化硅电位调制区6表面两侧形成第二导电类型碳化硅源区8；如图5所示；
步骤5：通过离子注入工艺，在第二导电类型碳化硅源区8两侧及第一导电类型碳化硅电位调制区6表面形成第一导电类型碳化硅体接触区7；如图6所示；
步骤6：在靠近两个第二导电类型碳化硅源区8两侧的表面刻蚀形成两个凹槽，两个凹槽之间预留一个中间区域，作为刻蚀后的第一导电类型碳化硅电位调制区6；如图7所示；
步骤7：通过离子注入工艺，在凹槽底部形成第一导电类型碳化硅屏蔽区9；如图8所示；
步骤8：通过淀积或者热氧化工艺，在两个凹槽中形成栅介质层11；
步骤9：通过淀积和刻蚀工艺，在栅介质层11内部形成多晶硅栅12；如图9所示；
步骤10：通过刻蚀、淀积及退火工艺，在半导体表面形成窗口露出第一导电类型碳化硅体接触区7和部分第二导电类型碳化硅源区8，并在第一导电类型碳化硅体接触区7和部分第二导电类型碳化硅源区8的上表面制作欧姆合金层10；
步骤11：通过淀积和刻蚀工艺，在半导体正面淀积层间介质层13；如图10所示；
步骤12：通过淀积工艺，在半导体背面形成金属集电极15；如图11所示；
步骤13：通过淀积和刻蚀工艺，在半导体表面形成金属发射极14。如图12所示。
第一导电类型碳化硅为P型碳化硅，第二导电类型碳化硅为N型碳化硅。
第一导电类型碳化硅为N型碳化硅，第二导电类型碳化硅为P型碳化硅。
在附图中相同的标号表示相同或者相似的结构。本发明提供的SiC IGBT器件可以是N沟道IGBT器件，也可以是P沟道IGBT器件，
下面以N沟道IGBT器件为例进行说明，所属领域技术人员在公开N沟道IGBT器件的基础上能够清楚P沟道IGBT器件的结构及工作原理。
以N型碳化硅绝缘栅双极型晶体管为例对本发明器件的工作原理进行说明，如图1所示，当栅极电压与发射极电压差值达到沟槽栅的开启电压时，此时在发射极与N型外延层之间会形成电子沟道。若金属集电极15为高电位，金属发射极14为低电位，并且二者之间的电压差大于3V的话，电子会通过垂直沟道从金属发射极14通过N型碳化硅电荷储存区4进入N型碳化硅漂移区3，同时空穴也由金属集电极15进入第二导电类型碳化硅漂移区3。相比于传统的SiC IGBT器件，本发明结构在反向阻断工作状态时，P+屏蔽区通过两个沟槽栅形成的P型电位调制区与发射极连接(即P+屏蔽区接地)，可以有效降低器件沟槽底部的栅氧电场强度，提高了器件的栅氧可靠性；同时，P型电位调制区可以在关断状态时为N型碳化硅漂移区中过剩空穴提供额外抽取路径，加速空穴被发射极抽取，减小关断期间的拖尾电流，从而减小SiC IGBT的关断损耗。当器件导通状态时，利用两个沟槽栅对P型电位调制区的耗尽作用，使得P+屏蔽区处于浮空电位，抑制N型碳化硅漂移区中的空穴被发射极收集，提高了导通状态时空穴储存在漂移区的数量，由于N型碳化硅漂移区要保持电中性，注入的电子数量要与注入的空穴数量相等，空穴数量的增多会导致电子数量的增多，所以相比于传统沟槽型结构，本发明N型碳化硅漂移区中的载流子总数量增多，电导调制效应更显著，增强了正向电流能力，进一步减小SiC IGBT的导通损耗。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种碳化硅绝缘栅双极型晶体管，其特征在于，其元胞结构包括自下而上依次层叠设置的金属集电极(15)、第一导电类型碳化硅衬底(1)、第二导电类型碳化硅缓冲层(2)、第二导电类型碳化硅漂移区(3)、第二导电类型碳化硅电荷储存区(4)、栅介质层(11)、多晶硅栅(12)、层间介质层(13)和金属发射极(14)；在第二导电类型碳化硅电荷储存区(4)的表面具有两个凹槽，两个凹槽之间形成第一导电类型碳化硅电位调制区(6)，第一导电类型碳化硅电位调制区(6)上方是和第一导电类型碳化硅电位调制区(6)接触的第一导电类型碳化硅体接触区(7)，两个凹槽底部分别设置有第一导电类型碳化硅屏蔽区(9)；所述两个凹槽远离第一导电类型碳化硅电位调制区(6)的两侧分别具有一个第一导电类型碳化硅体区(5)，每个第一导电类型碳化硅体区(5)中具有彼此接触的第一导电类型碳化硅体接触区(7)和第二导电类型碳化硅源区(8)；每个第一导电类型碳化硅体区(5)中的第一导电类型碳化硅体接触区(7)及部分第二导电类型碳化硅源区(8)的上表面设置有欧姆合金层(10)；凹槽底部表面及其槽壁表面设置有与第一导电类型碳化硅屏蔽区(9)、第二导电类型碳化硅电荷储存区(4)、第一导电类型碳化硅体区(5)、第一导电类型碳化硅体接触区(7)、第二导电类型碳化硅源区(8)和第一导电类型碳化硅电位调制区(6)相接触的栅介质层(11)，栅介质层(11)内部是多晶硅栅(12)，栅介质层(11)和多晶硅栅(12)构成栅极结构；金属发射极(14)设置在欧姆合金层(10)上方且与之相接触，且金属发射极(14)与栅极结构之间通过层间介质层(13)相隔离。
2.根据权利要求1所述的一种碳化硅绝缘栅双极型晶体管，其特征在于：第一导电类型碳化硅为P型碳化硅，第二导电类型碳化硅为N型碳化硅。
3.根据权利要求1所述的一种碳化硅绝缘栅双极型晶体管，其特征在于：第一导电类型碳化硅为N型碳化硅，第二导电类型碳化硅为P型碳化硅。
4.权利要求1至3任意一项所述的一种碳化硅绝缘栅双极型晶体管的制作方法，其特征在于，包括如下步骤：
步骤1：在第一导电类型碳化硅衬底(1)上依次制作第二导电类型碳化硅缓冲层(2)、第二导电类型碳化硅漂移区(3)和第二导电类型碳化硅电荷储存区(4)；
步骤2：通过离子注入工艺，在第二导电类型碳化硅电荷储存区(4)表面两侧形成第一导电类型碳化硅体区(5)；
步骤3：通过离子注入工艺，在第二导电类型碳化硅电荷储存区(4)中间区域形成第一导电类型碳化硅电位调制区(6)；
步骤4：通过离子注入工艺，在靠近第一导电类型碳化硅电位调制区(6)表面两侧形成第二导电类型碳化硅源区(8)；
步骤5：通过离子注入工艺，在第二导电类型碳化硅源区(8)两侧及第一导电类型碳化硅电位调制区(6)表面形成第一导电类型碳化硅体接触区(7)；
步骤6：在靠近两个第二导电类型碳化硅源区(8)两侧的表面刻蚀形成两个凹槽，两个凹槽之间预留一个中间区域，作为刻蚀后的第一导电类型碳化硅电位调制区(6)；
步骤7：通过离子注入工艺，在凹槽底部形成第一导电类型碳化硅屏蔽区(9)；
步骤8：通过淀积或者热氧化工艺，在两个凹槽中形成栅介质层(11)；
步骤9：通过淀积和刻蚀工艺，在栅介质层(11)内部形成多晶硅栅(12)；
步骤10：通过刻蚀、淀积及退火工艺，在半导体表面形成窗口露出第一导电类型碳化硅体接触区(7)和部分第二导电类型碳化硅源区(8)，并在第一导电类型碳化硅体接触区(7)和部分第二导电类型碳化硅源区(8)的上表面制作欧姆合金层(10)；
步骤11：通过淀积和刻蚀工艺，在半导体正面淀积层间介质层(13)；
步骤12：通过淀积工艺，在半导体背面形成金属集电极(15)；
步骤13：通过淀积和刻蚀工艺，在半导体表面形成金属发射极(14)。
5.根据权利要求4所述的一种碳化硅绝缘栅双极型晶体管的制作方法，其特征在于：第一导电类型碳化硅为P型碳化硅，第二导电类型碳化硅为N型碳化硅。
6.根据权利要求4所述的一种碳化硅绝缘栅双极型晶体管的制作方法，其特征在于：第一导电类型碳化硅为N型碳化硅，第二导电类型碳化硅为P型碳化硅。
CN202211061410.8A 2022-08-31 2022-08-31 一种碳化硅绝缘栅双极型晶体管及其制作方法 Pending CN115377194A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211061410.8A CN115377194A (zh) 2022-08-31 2022-08-31 一种碳化硅绝缘栅双极型晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211061410.8A CN115377194A (zh) 2022-08-31 2022-08-31 一种碳化硅绝缘栅双极型晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN115377194A true CN115377194A (zh) 2022-11-22

Family

ID=84068775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211061410.8A Pending CN115377194A (zh) 2022-08-31 2022-08-31 一种碳化硅绝缘栅双极型晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN115377194A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116884996A (zh) * 2023-09-08 2023-10-13 深圳芯能半导体技术有限公司 一种降低关断损耗的igbt芯片及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116884996A (zh) * 2023-09-08 2023-10-13 深圳芯能半导体技术有限公司 一种降低关断损耗的igbt芯片及其制作方法

Similar Documents

Publication Publication Date Title
CN111312802B (zh) 低开启电压和低导通电阻的碳化硅二极管及制备方法
CN107799587B (zh) 一种逆阻型igbt及其制造方法
CN109192772B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN109065621B (zh) 一种绝缘栅双极晶体管及其制备方法
CN105742346B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN102364688B (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
CN105932042A (zh) 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN114122123B (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN105870179B (zh) 一种沟槽栅电荷存储型rc-igbt及其制造方法
CN111146274B (zh) 一种碳化硅沟槽igbt结构及其制造方法
CN105679816A (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN114038908B (zh) 集成二极管的沟槽栅碳化硅mosfet器件及制造方法
CN105932055A (zh) 一种平面栅igbt及其制作方法
CN105789291B (zh) 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN108336133B (zh) 一种碳化硅绝缘栅双极型晶体管及其制作方法
CN117497579B (zh) 碳化硅igbt的结构、制造方法及电子设备
CN115377194A (zh) 一种碳化硅绝缘栅双极型晶体管及其制作方法
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN111326576B (zh) 一种具有纵向分离阳极的sa-ligbt器件
CN110416295B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN115425065A (zh) 一种碳化硅igbt器件及其制造方法
CN213124445U (zh) 一种新型碳化硅沟槽式绝缘栅双极晶体管
CN110504315B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN114843332A (zh) 低功耗高可靠性半包沟槽栅mosfet器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination