CN116884996A - 一种降低关断损耗的igbt芯片及其制作方法 - Google Patents
一种降低关断损耗的igbt芯片及其制作方法 Download PDFInfo
- Publication number
- CN116884996A CN116884996A CN202311158576.6A CN202311158576A CN116884996A CN 116884996 A CN116884996 A CN 116884996A CN 202311158576 A CN202311158576 A CN 202311158576A CN 116884996 A CN116884996 A CN 116884996A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- emitter
- igbt
- loss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 210000000746 body region Anatomy 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 32
- -1 phosphorus ions Chemical class 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 17
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种降低关断损耗的IGBT芯片及其制作方法，该IGBT芯片包括顶层金属层、P+发射极、N+发射极、P型体区、CS层、栅极多晶硅、栅极氧化层、N‑Sub、N型场终止区以及P+集电极；其中，所述由栅极多晶硅和栅极氧化层构成的沟槽栅极结构间增加有耗尽栅结构。本发明通过引入耗尽栅结构，当IGBT导通时，耗尽栅中间包围的区域表现为高阻态，在IGBT导通时不提供电流路径；当IGBT关断时，电流路径打开，快速提取器件的空穴，降低IGBT的关断损耗。
Description
技术领域
本发明涉及IGBT芯片制备技术领域，具体涉及一种降低关断损耗的IGBT芯片及其制作方法。
背景技术
IGBT是一种大功率半导体分立器件，结合了MOS器件高开关频率，易于控制和BJT器件的大电流处理能力能等优点，在工业变频、消费电子、轨道交通、新能源、航天航空等领域有着广泛的应用。
沟槽栅IGBT一般如图1所示，其在IGBT导通时，P+发射极和P+集电极会向N-sub区注入大量空穴，增加N-sub区的电导率，降低导通损耗，但当IGBT关断时，大量注入的空穴无法快速去除而造成电流拖尾现象，因此而增大器件的关断损耗。
发明内容
有鉴于此，本发明提供了一种降低关断损耗的IGBT芯片及其制作方法，以解决现有技术中沟槽栅型IGBT导通时容易增大器件关断损耗的技术问题。
为了解决上述技术问题，本发明提供了一种降低关断损耗的IGBT芯片，包括顶层金属层、P+发射极、N+发射极、P型体区、CS层、栅极多晶硅、栅极氧化层、N-Sub、N型场终止区以及P+集电极；
其中，所述由栅极多晶硅和栅极氧化层构成的沟槽栅极结构间增加有耗尽栅结构。
在可能的一些实施方式中，所述耗尽栅结构的正面间距宽度足够小。
本发明还提供了一种制作方法，用于制备上述的降低关断损耗的IGBT芯片，所述制作方法包括如下步骤：
S1、选择N-sub作为衬底，在N-sub上沉积预设厚度的SiO2，使用光刻胶做掩膜，对SiO2选择性刻蚀，清除光刻胶，得到SiO2层；
S2、将所述SiO2层作为硬掩膜层，并采用干法刻蚀工艺对N-sub进行刻蚀后得到预置深度的沟槽结构；
S3、去除所述硬掩膜层，通过热氧化工艺形成栅极氧化层；
S4、淀积多晶硅填充沟槽再刻蚀去除衬底表面多晶硅形成栅极多晶硅；
S5、使用光刻胶做掩膜，进行离子注入工艺注入磷离子形成CS层，注入硼离子形成P型体区；
S6、使用光刻胶做掩膜光刻后进行离子注入工艺注入砷离子形成N+发射极，去除表面氧化层后再淀积介质层；
S7、通过刻蚀工艺开出接触孔，注入硼离子形成P+发射极，淀积顶层金属层以连接N+发射极和P+发射极；
S8、进行离子注入工艺，在N-sub背面依次注入磷离子、硼离子形成N型场终止区和P+集电极。
在可能的一些实施方式中，在所述步骤S1中，所述预设厚度为2-3微米。
在可能的一些实施方式中，在所述步骤S2中，所述预置深度为5-8微米。
在可能的一些实施方式中，在所述步骤S3中，所述栅极氧化层的厚度为0.1-0.2微米。
在可能的一些实施方式中，在所述步骤S7中，顶层金属层的厚度为4-6微米。
采用上述实施例的有益效果是：
本发明通过引入耗尽栅结构，当IGBT导通时，耗尽栅中间包围的区域表现为高阻态，在IGBT导通时不提供电流路径；当IGBT关断时，电流路径打开，快速提取器件的空穴，降低IGBT的关断损耗。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的常规的IGBT芯片的结构示意图；
图2为本发明提供的降低关断损耗的IGBT芯片制作方法中步骤S1执行后IGBT芯片一实施例的结构变化示意图；
图3为本发明提供的降低关断损耗的IGBT芯片制作方法中步骤S2执行后IGBT芯片一实施例的结构变化示意图；
图4为本发明提供的降低关断损耗的IGBT芯片制作方法中步骤S3执行后IGBT芯片一实施例的结构变化示意图；
图5为本发明提供的降低关断损耗的IGBT芯片制作方法中步骤S4执行后IGBT芯片一实施例的结构变化示意图；
图6为本发明提供的降低关断损耗的IGBT芯片制作方法中步骤S5执行后IGBT芯片一实施例的结构变化示意图；
图7为本发明提供的降低关断损耗的IGBT芯片制作方法中步骤S6执行后IGBT芯片一实施例的结构变化示意图；
图8为本发明提供的降低关断损耗的IGBT芯片制作方法中步骤S7执行后IGBT芯片一实施例的结构变化示意图；
图9为本发明提供的降低关断损耗的IGBT芯片制作方法中步骤S8执行后IGBT芯片一实施例的结构变化示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种降低关断损耗的IGBT芯片及其制作方法，现进行详细说明。
在本发明的实施例中，提供了一种降低关断损耗的IGBT芯片，可参阅图9，该降低关断损耗的IGBT芯片包括顶层金属层109、P+发射极108、N+发射极107、P型体区105、CS层106、栅极多晶硅104、栅极氧化层103、N-Sub101、N型场终止区110以及P+集电极111；其中，所述由栅极多晶硅104和栅极氧化层103构成的沟槽栅极结构间增加有耗尽栅结构。
需要说明的是，本发明在原来IGBT的正面结构基础上增加栅间距（mesa）更小的耗尽栅结构，通过沟槽栅工艺调整耗尽栅间距W，使IGBT在导通时耗尽栅中间的耗尽区将电流路径夹断。当IGBT导通时，耗尽栅中间建立耗尽区，此时，耗尽栅中间包围的区域表现为高阻态，在IGBT导通时不提供电流路径；当IGBT关断时，耗尽栅中间的耗尽区消失，电流路径打开，快速提取器件的空穴，降低IGBT的关断损耗。
在可能的一些实施方式中，所述耗尽栅结构的正面间距宽度足够小，即W的值相比现有沟槽栅IGBT芯片中栅极间距离而言要大大减小。
在本发明的实施例中，还提供了一种降低关断损耗的IGBT芯片的制作方法，请参阅图2-9，其具体包括如下步骤：
S1、选择N-sub101作为衬底（即单晶硅衬底），在N-sub101上沉积预设厚度的SiO2，接着进行光刻工艺，使用光刻胶做掩膜，对SiO2选择性刻蚀，清除光刻胶，得到SiO2层102，得到如图2的结构图；
S2、将所述SiO2层102作为硬掩膜层（Hard Mask），并采用干法刻蚀工艺对N-sub101进行刻蚀后得到预置深度的沟槽结构，得到如图3的结构图；
S3、去除所述硬掩膜层（Hard Mask），通过热氧化工艺形成栅极氧化层103，得到如图4的结构图；
S4、淀积多晶硅填充沟槽再刻蚀去除衬底表面多晶硅形成栅极多晶硅104，得到如图5的结构图；
S5、使用光刻胶做掩膜，进行离子注入工艺注入磷离子形成CS层106（载流子存储层），注入硼离子形成P型体区105，得到如图6的结构图；
S6、使用光刻胶做掩膜光刻后进行离子注入工艺注入砷离子形成N+发射极107，去除表面氧化层后再淀积介质层，得到如图7的结构图；
S7、通过刻蚀工艺开出接触孔，注入硼离子形成P+发射极108，淀积顶层金属层109以连接N+发射极107和P+发射极108，得到如图8的结构图；
S8、进行离子注入工艺，在N-sub101背面依次注入磷离子、硼离子形成N型场终止区110和P+集电极111，得到如图9的结构图。
具体的，在图9中的A区域中包括有相邻的两个栅极沟槽结构，而这两个栅极沟槽结构间有一个间距为W的耗尽栅结构，其与上部的P+区域宽度相同，使IGBT在导通时耗尽栅中间的耗尽区将电流路径夹断。
在可能的一些实施方式中，在所述步骤S1中，所述SiO2层的预设厚度为2-3微米。在所述步骤S2中，所述沟槽结构的预置深度为5-8微米。在所述步骤S3中，所述栅极氧化层的厚度为0.1-0.2微米。在所述步骤S7中，顶层金属层的厚度为4-6微米。
需要说明的是，本发明在原来IGBT的正面结构基础上增加栅间距（mesa）更小的耗尽栅结构，通过沟槽栅工艺调整耗尽栅间距W，使IGBT在导通时耗尽栅中间的耗尽区将电流路径夹断。当IGBT导通时，耗尽栅中间建立耗尽区，此时，耗尽栅中间包围的区域表现为高阻态，在IGBT导通时不提供电流路径；当IGBT关断时，耗尽栅中间的耗尽区消失，电流路径打开，快速提取器件的空穴，降低IGBT的关断损耗。
以上对本发明所提供的降低关断损耗的IGBT芯片及其制作方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (7)
1.一种降低关断损耗的IGBT芯片，其特征在于，包括顶层金属层、P+发射极、N+发射极、P型体区、CS层、栅极多晶硅、栅极氧化层、N-Sub、N型场终止区以及P+集电极；
其中，所述由栅极多晶硅和栅极氧化层构成的沟槽栅极结构间增加有耗尽栅结构。
2.根据权利要求1所述的降低关断损耗的IGBT芯片，其特征在于，所述耗尽栅结构的正面间距宽度足够小。
3.一种制作方法，用于制备如权利要求1-2任一项所述的降低关断损耗的IGBT芯片，其特征在于，所述制作方法包括如下步骤：
S1、选择N-sub作为衬底，在N-sub上沉积预设厚度的SiO2，使用光刻胶做掩膜，对SiO2选择性刻蚀，清除光刻胶，得到SiO2层；
S2、将所述SiO2层作为硬掩膜层，并采用干法刻蚀工艺对N-sub进行刻蚀后得到预置深度的沟槽结构；
S3、去除所述硬掩膜层，通过热氧化工艺形成栅极氧化层；
S4、淀积多晶硅填充沟槽再刻蚀去除衬底表面多晶硅形成栅极多晶硅；
S5、使用光刻胶做掩膜，进行离子注入工艺注入磷离子形成CS层，注入硼离子形成P型体区；
S6、使用光刻胶做掩膜光刻后进行离子注入工艺注入砷离子形成N+发射极，去除表面氧化层后再淀积介质层；
S7、通过刻蚀工艺开出接触孔，注入硼离子形成P+发射极，淀积顶层金属层以连接N+发射极和P+发射极；
S8、进行离子注入工艺，在N-sub背面依次注入磷离子、硼离子形成N型场终止区和P+集电极。
4.根据权利要求3所述的制作方法，其特征在于，在步骤S1中，所述预设厚度为2-3微米。
5.根据权利要求3所述的制作方法，其特征在于，在步骤S2中，所述预置深度为5-8微米。
6.根据权利要求3所述的制作方法，其特征在于，在步骤S3中，所述栅极氧化层的厚度为0.1-0.2微米。
7.根据权利要求3所述的制作方法，其特征在于，在步骤S7中，顶层金属层的厚度为4-6微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311158576.6A CN116884996A (zh) | 2023-09-08 | 2023-09-08 | 一种降低关断损耗的igbt芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311158576.6A CN116884996A (zh) | 2023-09-08 | 2023-09-08 | 一种降低关断损耗的igbt芯片及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116884996A true CN116884996A (zh) | 2023-10-13 |
Family
ID=88266698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311158576.6A Pending CN116884996A (zh) | 2023-09-08 | 2023-09-08 | 一种降低关断损耗的igbt芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116884996A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160043073A1 (en) * | 2013-10-04 | 2016-02-11 | Fuji Electric Co., Ltd. | Semiconductor device |
| US20180269315A1 (en) * | 2017-03-15 | 2018-09-20 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN108899363A (zh) * | 2018-08-29 | 2018-11-27 | 江苏中科君芯科技有限公司 | 能降低导通压降和关断损耗的沟槽栅igbt器件 |
| US20190371889A1 (en) * | 2018-06-01 | 2019-12-05 | Fuji Electric Co., Ltd. | Insulated gate semiconductor device and method for manufacturing the same |
| CN113764511A (zh) * | 2021-07-30 | 2021-12-07 | 西安电子科技大学 | 具有动态载流子通道的低损耗超结igbt器件及其制造方法 |
| CN113809145A (zh) * | 2020-06-16 | 2021-12-17 | 芯恩（青岛）集成电路有限公司 | 窄台面绝缘栅双极型晶体管器件及形成方法 |
| CN114551577A (zh) * | 2022-04-28 | 2022-05-27 | 深圳市美浦森半导体有限公司 | 一种igbt器件及其制造方法 |
| CN115377194A (zh) * | 2022-08-31 | 2022-11-22 | 电子科技大学 | 一种碳化硅绝缘栅双极型晶体管及其制作方法 |
| CN115376918A (zh) * | 2022-10-26 | 2022-11-22 | 深圳市美浦森半导体有限公司 | 一种igbt器件及其制造方法 |
| CN115440589A (zh) * | 2022-10-26 | 2022-12-06 | 深圳市美浦森半导体有限公司 | 一种igbt器件及其制造方法 |
| CN115763535A (zh) * | 2022-12-25 | 2023-03-07 | 电子科技大学 | 一种自适应耗尽空穴路径的新型igbt结构 |
| CN115832037A (zh) * | 2022-11-21 | 2023-03-21 | 电子科技大学 | 一种高耐压的超结igbt结构 |
-
2023
- 2023-09-08 CN CN202311158576.6A patent/CN116884996A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160043073A1 (en) * | 2013-10-04 | 2016-02-11 | Fuji Electric Co., Ltd. | Semiconductor device |
| US20180269315A1 (en) * | 2017-03-15 | 2018-09-20 | Fuji Electric Co., Ltd. | Semiconductor device |
| US20190371889A1 (en) * | 2018-06-01 | 2019-12-05 | Fuji Electric Co., Ltd. | Insulated gate semiconductor device and method for manufacturing the same |
| CN108899363A (zh) * | 2018-08-29 | 2018-11-27 | 江苏中科君芯科技有限公司 | 能降低导通压降和关断损耗的沟槽栅igbt器件 |
| CN113809145A (zh) * | 2020-06-16 | 2021-12-17 | 芯恩（青岛）集成电路有限公司 | 窄台面绝缘栅双极型晶体管器件及形成方法 |
| CN113764511A (zh) * | 2021-07-30 | 2021-12-07 | 西安电子科技大学 | 具有动态载流子通道的低损耗超结igbt器件及其制造方法 |
| CN114551577A (zh) * | 2022-04-28 | 2022-05-27 | 深圳市美浦森半导体有限公司 | 一种igbt器件及其制造方法 |
| CN115377194A (zh) * | 2022-08-31 | 2022-11-22 | 电子科技大学 | 一种碳化硅绝缘栅双极型晶体管及其制作方法 |
| CN115376918A (zh) * | 2022-10-26 | 2022-11-22 | 深圳市美浦森半导体有限公司 | 一种igbt器件及其制造方法 |
| CN115440589A (zh) * | 2022-10-26 | 2022-12-06 | 深圳市美浦森半导体有限公司 | 一种igbt器件及其制造方法 |
| CN115832037A (zh) * | 2022-11-21 | 2023-03-21 | 电子科技大学 | 一种高耐压的超结igbt结构 |
| CN115763535A (zh) * | 2022-12-25 | 2023-03-07 | 电子科技大学 | 一种自适应耗尽空穴路径的新型igbt结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6001678A (en) | Insulated gate semiconductor device | |
| CN114975602B (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN113345807B (zh) | 一种半导体器件制备方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| JP2002009082A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN117080269A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CN114883185A (zh) | 一种高电流密度的igbt芯片制作方法 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| JPH08228001A (ja) | 半導体装置及びその製造方法 | |
| WO2024037274A1 (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
| CN113193039A (zh) | 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构 | |
| CN103872108B (zh) | 一种igbt结构及其制备方法 | |
| CN115083895B (zh) | 一种背面变掺杂结构的场截止igbt芯片制作方法 | |
| CN115117151B (zh) | 一种具复合元胞结构的igbt芯片及其制作方法 | |
| CN116884996A (zh) | 一种降低关断损耗的igbt芯片及其制作方法 | |
| CN116936626A (zh) | Igbt器件及其制造方法 | |
| CN113224135A (zh) | 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法 | |
| CN116884994A (zh) | 一种可降低vf的igbt芯片及其制作方法 | |
| CN115188803B (zh) | 一种沟槽侧壁栅碳化硅mosfet及其制备方法 | |
| CN116779666B (zh) | 一种带esd结构的igbt芯片及其制作方法 | |
| WO2024017136A1 (zh) | 一种半导体器件结构及其制备方法 | |
| CN117497488B (zh) | 一种集成jfet的mos器件制备方法及mos器件 | |
| CN220672588U (zh) | 碳化硅功率场效应晶体管 | |
| CN115101476B (zh) | 一种提高电流能力的对称碳化硅mosfet的制造方法 | |
| CN108054198B (zh) | 快恢复二极管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |