CN113193039A - 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构 - Google Patents
沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构 Download PDFInfo
- Publication number
- CN113193039A CN113193039A CN202110382522.2A CN202110382522A CN113193039A CN 113193039 A CN113193039 A CN 113193039A CN 202110382522 A CN202110382522 A CN 202110382522A CN 113193039 A CN113193039 A CN 113193039A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- etching
- silicon
- growing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 66
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 66
- 239000010703 silicon Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 43
- 238000000151 deposition Methods 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052796 boron Inorganic materials 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 230000007797 corrosion Effects 0.000 claims abstract description 5
- 238000005260 corrosion Methods 0.000 claims abstract description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 71
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 44
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 44
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000007254 oxidation reaction Methods 0.000 claims description 21
- 238000001259 photo etching Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 13
- 238000004140 cleaning Methods 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 4
- 230000001172 regenerating effect Effects 0.000 claims description 2
- -1 boron ions Chemical class 0.000 abstract description 2
- 125000001475 halogen functional group Chemical group 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910001339 C alloy Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请涉及一种沟槽型IGBT原胞结构制作方法和沟槽型IGBT原胞结构，该方法包括：在导电单晶片上形成氧化层，在两个原胞间的氧化层上生长locos氧化层薄膜；用淀积氧化层作为硬掩模来制作硅槽，并在硅槽生长牺牲氧化层进行腐蚀，再生成栅氧化层；淀积掺杂多晶，刻蚀位于对应发射区接触孔位置的多晶，并掺杂注入形成原胞上P阱结构，扩散形成P阱；在P阱注入砷杂质并扩散形成电流区结构；淀积掺杂氧化层，在掺杂氧化层形成发射区接触孔，刻蚀发射区接触孔形成浅硅槽，使浅硅槽穿过电流区结构延伸至P阱，并在电流区结构底部注入硼离子掺杂形成硼晕环；对发射区接触孔注入的晕环后进行有孔退火，并淀积金属形成发射区的接触引线金属。
Description
技术领域
本申请涉及半导体工艺技术领域，特别是涉及一种沟槽型IGBT原胞结构制作方法和沟槽型IGBT原胞结构。
背景技术
沟槽型IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)的原胞结构和尺寸是该器件在应用终端的重要考量因素，具体表现在器件的短路时间能力和关键动态损耗参数这两种十分重要的考量因素，要实现以上两点重要因素优化及平衡器件的静态和动态数据符合电路使用的要求，IGBT器件在原胞结构和尺寸设计上就显得十分重要。
传统的沟槽型IGBT原胞结构能够很好的解决平面型IGBT存在的JFET效应电阻问题，但会存在单位面积电流密度较大的问题，原胞密度高以致寄生电容大而温升较高、短路性能差而致短路时间小，对家电应用的安全上有十分不良的影响。传统的沟槽型IGBT原胞结构存在短路能力差的缺点。
发明内容
基于此，有必要针对传统的沟槽型IGBT原胞结构短路能力差的问题，提供一种可提高短路能力的沟槽型IGBT原胞结构制作方法和沟槽型IGBT原胞结构。
一种沟槽型IGBT原胞结构制作方法，包括：
在导电单晶片上形成氧化层，在两个原胞间的氧化层上生长locos(LocalOxidation of Silicon，硅的局部氧化)氧化层薄膜；
在所述氧化层制作硅槽，并在所述硅槽生长牺牲氧化层进行腐蚀，再生成栅氧化层；
淀积掺杂多晶，刻蚀位于对应发射区接触孔位置的多晶，并掺杂注入形成原胞上P阱结构，扩散形成P阱；
在所述P阱注入砷杂质并扩散形成电流区结构；
淀积掺杂氧化层，在所述掺杂氧化层形成发射区接触孔，刻蚀所述发射区接触孔形成浅硅槽，使浅硅槽穿过所述电流区结构延伸至P阱，并在所述电流区结构底部形成硼晕环；
对所述发射区接触孔注入形成掺杂的发射区后进行有孔退火，并淀积金属形成发射区的接触引线金属。
在其中一个实施例中，所述在两个原胞间的氧化层上生长locos氧化层薄膜，包括：
在所述氧化层淀积氮化硅膜层；
在所述氮化硅膜层开出两个原胞间距上生长locos热氧化层的氮化硅窗口；
在所述氮化硅窗口生长locos氧化层薄膜。
在其中一个实施例中，所述在所述氮化硅膜层开出两个原胞间距上生长locos热氧化层的氮化硅窗口，包括：使用光刻或干法刻蚀两个原胞间距上生长locos热氧化层的氮化硅窗口。
在其中一个实施例中，所述在所述氮化硅窗口生长locos氧化层薄膜，包括：去除光刻胶，按预设氧化条件在所述氮化硅窗口热生长locos氧化层薄膜。
在其中一个实施例中，所述在所述氧化层制作硅槽，并在所述硅槽生长牺牲氧化层进行腐蚀，再生成栅氧化层，包括：
去除所述氧化层上的氮化硅膜层，并淀积硬掩模氧化层薄膜；
在所述硬掩模氧化层薄膜刻蚀出氧化层硬掩模开槽窗口，通过氧化层硬掩模开槽窗口刻出硅槽；
清洗硅槽内的刻蚀附着物，并生长牺牲氧化层；
腐蚀去除所述硅槽侧壁内的牺牲氧化膜层，并重新生长硅槽侧壁栅氧化层。
在其中一个实施例中，所述去除所述氧化层上的氮化硅膜层，并淀积硬掩模氧化层薄膜，包括：使用干法或湿法去除所述氧化层上的氮化硅膜层，并淀积硬掩模氧化层薄膜。
在其中一个实施例中，所述在所述硬掩模氧化层薄膜刻蚀出氧化层硬掩模开槽窗口，通过氧化层硬掩模开槽窗口刻出硅槽，包括：在所述硬掩模氧化层薄膜光刻或干法刻蚀出氧化层硬掩模开槽窗口，并干法或湿法去除表面光刻胶；通过所述氧化层硬掩模开槽窗口干法刻出硅槽。
在其中一个实施例中，所述发射区的栅槽间距小于原胞总体长度的一半。
在其中一个实施例中，所述发射区的栅槽间距为原胞总体长度的1/3±10％。
一种沟槽型IGBT原胞结构，根据上述的方法制作得到。
上述沟槽型IGBT原胞结构制作方法和沟槽型IGBT原胞结构，通过在两个原胞间的氧化层上形成locos氧化层薄膜，以及刻蚀位于对应发射区接触孔位置的多晶，掺杂注入形成原胞上P阱结构并扩散形成P阱。可通过增加两个原胞之间的间距，降低电流密度，改善短路能力，同时，在两个深槽间生长locos工艺氧化层可改善因在较长的原胞间距上覆盖多晶而增加的寄生电容，确保有效改善栅极的驱动效果，从而提高了沟槽型IGBT原胞结构的短路能力，提高家电应用的安全性。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中普通平面型IGBT原胞结构的截面图；
图2为一实施例中普通沟槽型IGBT原胞结构的截面图；
图3为本申请一实施例中沟槽型IGBT原胞结构制作方法的流程图；
图4为本申请一实施例中沟槽型IGBT原胞结构的截面图；
图5为本申请一实施例中沟槽型IGBT原胞结构的原胞平面俯视图；
图6为本申请另一实施例中沟槽型IGBT原胞结构的原胞平面俯视图；
图7为本申请一实施例中沟槽多晶栅接触区示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
沟槽型IGBT的原胞结构和尺寸是该器件在应用终端的重要考量因素，具体表现在器件的短路时间能力测试(通常要大于10us)，而该可靠性动态能力又是器件在电路应用中决定性因素，任何想在终端电路上使用的IGBT器件，都必须通过短路能力测试才行。其次，IGBT器件在电路中应用时主要起能源转换的动态开关，而其开通损耗、关断损耗及关断拖尾电流等关键动态损耗参数是电路应用中十分重要的考量因素，直接决定了器件在工作时的温升和能源转换时的效率，要实现以上两点重要因素优化及平衡器件的静态和动态数据符合电路使用的要求，那么IGBT器件在原胞结构和尺寸设计上就显得十分重要。
图1所示为普通平面型IGBT原胞结构的截面图，普通平面型IGBT原胞结构主要存在的问题是存在JFET电阻，单位面积电流密度受到较大的影响，且同等饱和电压下的器件面积较大，成本上较大，管芯的效能较差，面积较大，寄生电容容量大导致开关损耗较高，不利于器件的折中设计。
图2所示为普通沟槽型IGBT原胞结构的截面图，普通沟槽型IGBT原胞结构很好的解决了平面沟槽型IGBT存在JFET效应电阻的问题，且器件的折中设计(静态与动态参数的平衡带来了应用上的最优化)上带来很多便利，但带来一个新的问题，单位面积电流密度较大，原胞密度高以致寄生电容大而温升较高、短路性能差而致短路时间小于10us下，电路应用上几乎无法使用，对家电应用的安全上有十分不良的影响。
基于此，本申请针对IGBT原胞存在的技术问题，使普通沟槽型IGBT的设计上有较好的折中性能，通过结合平面和沟槽IGBT的优缺点，提供一种新型的沟槽型IGBT原胞结构，增加两个原胞之间的间距，且让该两个原胞之间不通过电流，并通过结构调整以降低在较长的原胞间距上覆盖了多晶层而增加的寄生电容，实现消除平面型IGBT的JFET效应电阻，并降低沟槽型IGBT的单位面积电流密度，减小器件优值FOM而改善短路能力。
其中，需要说明的是，增加沟槽型IGBT的两个原胞之间的间距，可以理解为在普通沟槽型IGBT的基础上增大原胞间距，从而降低单位面积电流密度，而且间距越大单位面积电流密度越小。原胞之间的具体间距取值可根据实际需求进行调整，只需相对于普通沟槽型IGBT的原胞间距有所增大从而降低单位面积电流密度即可。
在一个实施例中，如图3所示，提供了一种沟槽型IGBT原胞结构制作方法，包括：
步骤S110：在导电单晶片上形成氧化层，在两个原胞间的氧化层上生长locos氧化层薄膜。具体地，将预先准备的导电单晶片作为载体，在导电单晶片上热生长形成氧化层，并在两个原胞间的氧化层上生长locos氧化层薄膜。其中，氧化层和locos氧化层薄膜的厚度并不唯一，本实施例中，氧化层厚度为
locos氧化层薄膜厚度为
通过在两个原胞间的氧化层上热生长一定厚度的locos介电氧化层，可将后续因在较长的原胞间距上覆盖的多晶层而增加的寄生米勒电容降低到忽略不计。
在一个实施例中，步骤S110中在两个原胞间的氧化层上生长locos氧化层薄膜，包括：在氧化层淀积氮化硅膜层；在氮化硅膜层开出两个原胞间距上生长locos热氧化层的氮化硅窗口；在氮化硅窗口生长locos氧化层薄膜。其中，可在氧化层淀积
的氮化硅膜层，在氮化硅膜层开出两个原胞间距上生长locos热氧化层的氮化硅窗口，然后在氮化硅窗口热生长厚度locos氧化层薄膜。
进一步地，在氮化硅膜层开出两个原胞间距上生长locos热氧化层的氮化硅窗口，包括：使用光刻或干法刻蚀两个原胞间距上生长locos热氧化层的氮化硅窗口。通过光刻、干法刻蚀等工艺条件，开出两个原胞间距上生长locos热氧化层的窗口，以用作后续形成locos氧化层薄膜。
对应地，在一个实施例中，在氮化硅窗口生长locos氧化层薄膜，包括：去除光刻胶，按预设氧化条件在氮化硅窗口热生长locos氧化层薄膜。通过去除光刻胶，然后按一定的氧化条件在氮化硅窗口上热生长一定厚度
的locos氧化层薄膜。
步骤S120：在氧化层制作硅槽，并在硅槽生长牺牲氧化层进行腐蚀，再生成栅氧化层。具体地，可使用掩模刻蚀的方式在氧化层原胞对应位置制作硅槽，在硅槽热生长牺牲氧化层并用HF酸腐蚀干净改善槽壁，再生长生成栅氧化层。其中，硅槽的深度可以是3.5-8um，栅氧化层的厚度可以是
在一个实施例中，步骤S120包括：去除氧化层上的氮化硅膜层，并淀积硬掩模氧化层薄膜；在硬掩模氧化层薄膜刻蚀出氧化层硬掩模开槽窗口，通过氧化层硬掩模开槽窗口刻出硅槽；清洗硅槽内的刻蚀附着物，并生长牺牲氧化层；腐蚀去除硅槽侧壁内的牺牲氧化膜层，并重新生长硅槽侧壁栅氧化层。
在一个实施例中，去除氧化层上的氮化硅膜层，并淀积硬掩模氧化层薄膜，包括：使用干法或湿法去除氧化层上的氮化硅膜层，并淀积硬掩模氧化层薄膜。进一步地，在硬掩模氧化层薄膜刻蚀出氧化层硬掩模开槽窗口，通过氧化层硬掩模开槽窗口刻出硅槽，包括：在硬掩模氧化层薄膜光刻或干法刻蚀出氧化层硬掩模开槽窗口，并干法或湿法去除表面光刻胶；通过氧化层硬掩模开槽窗口干法刻出硅槽。
具体地，可使用干法或湿法去除导电单晶片氧化层上的氮化硅，并淀积厚度
的硬掩模氧化层薄膜，为后续干法刻深槽做预备。然后，通过光刻、干法刻蚀等刻蚀出氧化层硬掩模开槽窗口，并干法或湿法去除表面光刻胶。通过氧化层硬掩模干法刻出3.5-8um深度的硅槽，再通过sc1、2、3液清洗硅槽内的刻蚀附着物，并热生长厚度
的牺牲氧化层来改善硅槽内的槽壁状态。最后，通过湿法腐蚀去除硅槽内的牺牲氧化膜层，并重新热生长厚度
的栅氧化层。
步骤S130：淀积掺杂多晶，刻蚀位于对应发射区接触孔位置的多晶，并掺杂注入形成原胞上P阱结构，扩散形成P阱。具体地，在热生长完栅氧化层后，对器件淀积厚度
的掺杂多晶或后续扩散多晶掺杂，然后通过光刻、干法刻蚀位于发射区接触孔位置的多晶，即刻蚀单个原胞栅槽中间位置到另一个原胞栅槽中间位置上的多晶硅。通过注入机台掺杂注入形成原胞上PN结p-body阱(扩散型P阱)结构，并按一定温度和时间的工艺条件来扩散形成一定结深的P阱。
步骤S140：在P阱注入砷杂质并扩散形成电流区结构。具体地，通过刻蚀P阱上的薄氧化膜层，并热生长厚度
的注入屏蔽氧化层，安排注入砷杂质并扩散形成器件的电流区结构。
步骤S150：淀积掺杂氧化层，在掺杂氧化层形成发射区接触孔，刻蚀发射区接触孔形成浅硅槽，使浅硅槽穿过电流区结构延伸至P阱，并在电流区结构底部形成硼晕环。
其中，浅硅槽的具体深度并不唯一，只需穿过电流区结构延伸至P阱即可。具体地，在形成P阱后，通过对器件淀积厚度
的TEOS(正硅酸乙酯)和
的PSG(磷硅玻璃)或BPSG(硼磷硅玻璃)等掺杂氧化层并用高温氧化致密化，再通过光刻、刻蚀等工艺方法在掺杂氧化层形成发射区的接触孔。通过带胶干法刻蚀接触孔硅槽深度0.2-1.2μm的浅硅槽，并使浅硅槽深度穿过砷N+电流区延伸至p-body掺杂区。然后，通过光刻等工艺方法，显出第二次P+注入的窗口，在N+砷底部注入硼离子掺杂形成浓硼晕环。在接触孔刻蚀形成浅槽后注入硼晕环，避免影响开启电压。
步骤S160：对发射区接触孔注入形成掺杂的发射区后进行有孔退火，并淀积金属形成发射区的接触引线金属。具体地，以发射区接触孔的光刻胶作阻挡，来对发射区接触孔注入形成浓掺杂的发射区，然后去除光刻胶并使用一定工艺条件的退火。然后，对器件淀积金属形成发射区接触金属，并按版图腐蚀出多余的金属，形成器件的发射区接触引线金属。最后，使用400-500℃合金，最终的原胞器件形成。如图4所示，原胞器件包括多晶硅poly层、氧化层、p-body阱、砷杂质N+电流区和金属层，金属层下为浓硼晕环。在一个实施例中，发射区的栅槽间距小于原胞总体长度n的一半。具体地，在本实施例中，发射区的栅槽间距为原胞总体长度n的1/3±10％。原胞结构可设计为条形结构、圆形结构、方形结构和六边形结构等。如图5所示，为图4的剖面结构图对应的原胞平面俯视图，硅槽上半边为多晶覆盖。图6为另一实施例中沟槽型IGBT原胞结构的原胞平面俯视图，图7为沟槽多晶栅接触区示意图。
上述沟槽型IGBT原胞结构制作方法，通过在两个原胞间的氧化层上形成locos氧化层薄膜，以及刻蚀位于对应发射区接触孔位置的多晶，掺杂注入形成原胞上P阱结构并扩散形成P阱。可通过增加两个原胞之间的间距，降低电流密度，改善短路能力，同时，在两个深槽间生长locos工艺氧化层可改善因在较长的原胞间距上覆盖多晶而增加的寄生电容，确保有效改善栅极的驱动效果，从而提高了沟槽型IGBT原胞结构的短路能力，提高家电应用的安全性。
在一个实施例中，还提供了一种沟槽型IGBT原胞结构，根据上述的方法制作得到。沟槽型IGBT原胞结构具体可包括氧化层、locos氧化层薄膜、栅氧化层、P阱、电流区结构、硼晕环、发射区和接触区。
上述沟槽型IGBT原胞结构，通过在两个原胞间的氧化层上形成locos氧化层薄膜，以及刻蚀位于对应发射区接触孔位置的多晶，掺杂注入形成原胞上P阱结构并扩散形成P阱。可通过在增加两个原胞之间的间距，降低电流密度，改善短路能力，同时，在两个深槽间生长locos工艺氧化层可改善因在较长的原胞间距上覆盖多晶而增加的寄生电容，确保有效改善栅极的驱动效果，从而提高了沟槽型IGBT原胞结构的短路能力，提高家电应用的安全性。
为便于更好地理解上述沟槽型IGBT原胞结构制作方法和沟槽型IGBT原胞结构，下面结合具体实施例进行详细解释说明。
普通沟槽型IGBT器件如果使用沟槽栅接触区来作为栅极驱动的接触，会导致接触区的开槽宽度增加而影响反压性能(已流片证实宽的栅槽宽度会导致反压严重降低而无法达到设计预期目的)，且单纯的沟槽栅来驱动原胞，器件的开启饱和性能并不好。而本申请提供了一种新型的栅槽驱动接触区，既不影响反压参数，又能改善驱动性能，达到了设计上的折中要求。
其中，为了解决普通IGBT的原胞结构存在的技术问题，结合平面和沟槽IGBT的优缺点，在解决指导方法上是消除平面型IGBT的JFET效应电阻，降低沟槽型IGBT的器件优值FOM而改善短路能力，这样的技术要求下，只能使用沟槽型原胞，但要适当降低单位面积上的原胞数量而又不大影响器件的开通饱和压降，那么增加两个原胞之间的间距，且让该两个原胞之间不通过电流，便是解决单位面积电流密度大的技术方法。而增加了两个原胞的间距，间距上又要覆盖多晶来作为沟槽栅的良好驱动载体，这样一来既解决了降低单位面积上的电流密度，又能用多晶来改善栅极的驱动效果，但同时又带来新的问题：较长的原胞间距上覆盖了多晶膜层而增加了寄生电容(米勒电容对器件的应用上十分关键，会在关断损耗上体现出温升高等不良异常)。为了降低寄生的米勒电容，便在两个原胞间距上热生长一定厚度的locos介电氧化层，将寄生米勒电容降低到可忽略不计的参数，而同时为了降低或改善寄生电容Cds、Cgd等寄生参数，降低开启关断的能源损耗，在以上两原胞间距上使用多晶为阻挡层阻止对两原胞间掺入第二导电杂质而形成PN结，这样一来不但两个原胞的间距内不但没有增加寄生电容，还增加一个关断时的少子空穴复合中心，改善了关断时间toff等参数，对器件的折中设计上有优良的效果。
具体地，新型的沟槽型IGBT原胞结构制造方法如下：
1、导电单晶片上热生长
厚度的氧化层，并淀积
的氮化硅膜层。
2、使用光刻、干法刻蚀等工艺条件开出两个原胞间距上生长locos热氧化层的窗口。
3、去除光刻胶，按一定的氧化条件在上述氮化硅窗口上热生长一定厚度
的locos氧化层薄膜。
4、使用干法或湿法去除单晶片氧化层上的氮化硅，并淀积厚度
的硬掩模氧化层薄膜，为后续干法刻深槽做预备。
5、通过光刻、干法刻蚀等刻蚀出氧化层硬掩模开槽窗口，并干法或湿法去除表面光刻胶。
6、通过氧化层硬掩模干法刻出一定深度的硅槽(深度3.5-8um)。
7、通过sc1、2、3液来清洗硅槽内的刻蚀附着物，并热生长厚度
的牺牲氧化层来改善硅槽内的槽壁状态。
8、湿法腐蚀去除硅槽内的牺牲氧化膜层，并重新热生长厚度
的栅氧化层。
9、热生长完栅氧化层后淀积厚度
的掺杂Dpoly或后续扩散多晶掺杂。
10、通过光刻、干法刻蚀位于有发射区接触孔位置的多晶，即单个原胞栅槽中间位置到另一个原胞栅槽中间位置上的多晶硅。
11、通过注入机台掺杂注入形成原胞上PN结p-body阱结构，并按一定温度和时间的工艺条件来扩散形成一定结深的P阱。
12、刻蚀P阱上的薄氧化层膜厚，并热生长厚度
的注入屏蔽氧化层，安排注入砷杂质并扩散形成器件电流区结构。
13、淀积厚度
的TEOS和
的PSG或BPSG等掺杂氧化层并用高温氧化致密化。
14、通过光刻、刻蚀等工艺方法，形成发射区的接触孔。
15、通过带胶干法刻蚀接触孔硅槽深度0.2-1.2μm的浅硅槽，并使浅硅槽深度穿过砷N+区延伸至p-body掺杂区。
16、通过光刻等工艺方法，显出第二次P+注入的窗口，在N+砷底部形成浓硼晕环。
17、以接触孔的光刻胶作阻挡来对接触孔注入形成浓掺杂的发射区。
18、去除光刻胶，并使用一定工艺条件的退火。
19、淀积金属形成发射区接触金属，并按版图来腐蚀出多余的金属，形成器件的发射区接触区。
20、使用400-500℃合金，最终的原胞器件形成。
新型沟槽型IGBT原胞结构，可以是条形结构、圆形结构、方形结构、六边形结构等。原胞尺寸为n，发射区的栅槽间距为总体n的1/3值±10％n；进行发射区的硅槽上多晶刻蚀时，从一个硅槽的中间位到另一个硅槽的中间位。单个原胞内两个硅槽的间距上热生长locos氧化层薄膜和其顶部的多晶结构，而且单个原胞内两个硅槽的间距内的晶体内没有PN结结构。
上述新型沟槽型IGBT原胞结构制作方法，通过原胞结构的调整，成功的改善了器件的短路能力，实际测试短路时间15us仍正常无损坏。通过原胞的折中设计，在静态数据达标的条件下，动态寄生电容完全达到了国际上大厂的动态参数水平，上机应用温升优于同行的同规格IGBT器件温升水品。通过原胞上多晶层和硅槽栅多晶的连动驱动，器件的阀值电压值和同规格一致，且开启曲线形貌完全正常。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种沟槽型IGBT原胞结构制作方法，其特征在于，包括：
在导电单晶片上形成氧化层，在两个原胞间的氧化层上生长locos氧化层薄膜；
在所述氧化层制作硅槽，并在所述硅槽生长牺牲氧化层进行腐蚀，再生成栅氧化层；
淀积掺杂多晶，刻蚀位于对应发射区接触孔位置的多晶，并掺杂注入形成原胞上P阱结构，扩散形成P阱；
在所述P阱注入砷杂质并扩散形成电流区结构；
淀积掺杂氧化层，在所述掺杂氧化层形成发射区接触孔，刻蚀所述发射区接触孔形成浅硅槽，使浅硅槽穿过所述电流区结构延伸至P阱，并在所述电流区结构底部形成硼晕环；
对所述发射区接触孔注入形成掺杂的发射区后进行有孔退火，并淀积金属形成发射区的接触引线金属。
2.根据权利要求1所述的沟槽型IGBT原胞结构制作方法，其特征在于，所述在两个原胞间的氧化层上生长locos氧化层薄膜，包括：
在所述氧化层淀积氮化硅膜层；
在所述氮化硅膜层开出两个原胞间距上生长locos热氧化层的氮化硅窗口；
在所述氮化硅窗口生长locos氧化层薄膜。
3.根据权利要求2所述的沟槽型IGBT原胞结构制作方法，其特征在于，所述在所述氮化硅膜层开出两个原胞间距上生长locos热氧化层的氮化硅窗口，包括：使用光刻或干法刻蚀两个原胞间距上生长locos热氧化层的氮化硅窗口。
4.根据权利要求3所述的沟槽型IGBT原胞结构制作方法，其特征在于，所述在所述氮化硅窗口生长locos氧化层薄膜，包括：去除光刻胶，按预设氧化条件在所述氮化硅窗口热生长locos氧化层薄膜。
5.根据权利要求2所述的沟槽型IGBT原胞结构制作方法，其特征在于，所述在所述氧化层制作硅槽，并在所述硅槽生长牺牲氧化层进行腐蚀，再生成栅氧化层，包括：
去除所述氧化层上的氮化硅膜层，并淀积硬掩模氧化层薄膜；
在所述硬掩模氧化层薄膜刻蚀出氧化层硬掩模开槽窗口，通过氧化层硬掩模开槽窗口刻出硅槽；
清洗硅槽内的刻蚀附着物，并生长牺牲氧化层；
腐蚀去除所述硅槽侧壁内的牺牲氧化膜层，并重新生长硅槽侧壁栅氧化层。
6.根据权利要求5所述的沟槽型IGBT原胞结构制作方法，其特征在于，所述去除所述氧化层上的氮化硅膜层，并淀积硬掩模氧化层薄膜，包括：使用干法或湿法去除所述氧化层上的氮化硅膜层，并淀积硬掩模氧化层薄膜。
7.根据权利要求5所述的沟槽型IGBT原胞结构制作方法，其特征在于，所述在所述硬掩模氧化层薄膜刻蚀出氧化层硬掩模开槽窗口，通过氧化层硬掩模开槽窗口刻出硅槽，包括：在所述硬掩模氧化层薄膜光刻或干法刻蚀出氧化层硬掩模开槽窗口，并干法或湿法去除表面光刻胶；通过所述氧化层硬掩模开槽窗口干法刻出硅槽。
8.根据权利要求1-7任意一项所述的沟槽型IGBT原胞结构制作方法，其特征在于，所述发射区的栅槽间距小于原胞总体长度的一半。
9.根据权利要求8所述所述的沟槽型IGBT原胞结构制作方法，其特征在于，所述发射区的栅槽间距为原胞总体长度的1/3±10％。
10.一种沟槽型IGBT原胞结构，其特征在于，根据权利要求1-9任意一项所述的方法制作得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110382522.2A CN113193039A (zh) | 2021-04-09 | 2021-04-09 | 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110382522.2A CN113193039A (zh) | 2021-04-09 | 2021-04-09 | 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113193039A true CN113193039A (zh) | 2021-07-30 |
Family
ID=76975251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110382522.2A Pending CN113193039A (zh) | 2021-04-09 | 2021-04-09 | 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113193039A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115207108A (zh) * | 2022-09-14 | 2022-10-18 | 淄博美林电子有限公司 | 一种低米勒电容igbt及其制作方法 |
| CN116779664A (zh) * | 2023-08-22 | 2023-09-19 | 深圳芯能半导体技术有限公司 | 一种具电极间电容结构的igbt芯片及其制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030160270A1 (en) * | 2002-01-28 | 2003-08-28 | Frank Pfirsch | Power semiconductor component, IGBT, IEGT, field-effect transistor, and method for fabricating the semiconductor component |
| JP2010272741A (ja) * | 2009-05-22 | 2010-12-02 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
| CN102386099A (zh) * | 2010-08-30 | 2012-03-21 | 英飞凌科技奥地利有限公司 | 用于形成半导体器件的方法以及具有集成多晶二极管的半导体器件 |
| CN105531827A (zh) * | 2014-03-19 | 2016-04-27 | 富士电机株式会社 | 半导体装置 |
| US20160211354A1 (en) * | 2015-01-19 | 2016-07-21 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN107481929A (zh) * | 2016-06-08 | 2017-12-15 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| US20180261680A1 (en) * | 2017-03-10 | 2018-09-13 | Magnachip Semiconductor, Ltd. | Method of manufacturing power semiconductor device |
| CN112103181A (zh) * | 2020-09-27 | 2020-12-18 | 江苏东海半导体科技有限公司 | 一种新型高可靠性igbt及其制造方法 |
-
2021
- 2021-04-09 CN CN202110382522.2A patent/CN113193039A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030160270A1 (en) * | 2002-01-28 | 2003-08-28 | Frank Pfirsch | Power semiconductor component, IGBT, IEGT, field-effect transistor, and method for fabricating the semiconductor component |
| JP2010272741A (ja) * | 2009-05-22 | 2010-12-02 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
| CN102386099A (zh) * | 2010-08-30 | 2012-03-21 | 英飞凌科技奥地利有限公司 | 用于形成半导体器件的方法以及具有集成多晶二极管的半导体器件 |
| CN105531827A (zh) * | 2014-03-19 | 2016-04-27 | 富士电机株式会社 | 半导体装置 |
| US20160211354A1 (en) * | 2015-01-19 | 2016-07-21 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN107481929A (zh) * | 2016-06-08 | 2017-12-15 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| US20180261680A1 (en) * | 2017-03-10 | 2018-09-13 | Magnachip Semiconductor, Ltd. | Method of manufacturing power semiconductor device |
| CN112103181A (zh) * | 2020-09-27 | 2020-12-18 | 江苏东海半导体科技有限公司 | 一种新型高可靠性igbt及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115207108A (zh) * | 2022-09-14 | 2022-10-18 | 淄博美林电子有限公司 | 一种低米勒电容igbt及其制作方法 |
| CN116779664A (zh) * | 2023-08-22 | 2023-09-19 | 深圳芯能半导体技术有限公司 | 一种具电极间电容结构的igbt芯片及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3850054B2 (ja) | 半導体装置 | |
| US5349224A (en) | Integrable MOS and IGBT devices having trench gate structure | |
| TWI441336B (zh) | 帶有減小的擊穿電壓的金屬氧化物半導體場效應管裝置 | |
| WO2001041206A2 (en) | Manufacture of trench-gate semiconductor devices | |
| TW200306646A (en) | Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique | |
| CN103094324B (zh) | 沟槽型绝缘栅双极型晶体管及其制备方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN113193039A (zh) | 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构 | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| EP0996969A2 (en) | Manufacture of trench-gate semiconductor devices | |
| CN110429134B (zh) | 一种具有非对称原胞的igbt器件及制备方法 | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| US4757027A (en) | Method for fabricating improved oxide defined transistors | |
| US4979010A (en) | VLSI self-aligned bipolar transistor | |
| CN102354707A (zh) | 一种抗闩锁效应的绝缘栅双极型晶体管 | |
| CN115440589B (zh) | 一种igbt器件及其制造方法 | |
| CN116417505A (zh) | 一种阳极短路沟槽rc-igbt器件及制备方法 | |
| JP4096722B2 (ja) | 半導体装置の製造方法 | |
| CN113745339B (zh) | 高可靠性功率半导体器件及其制作方法 | |
| CN115602714A (zh) | 一种沟槽型igbt终端及其制造方法 | |
| CN113363315A (zh) | 平面t型栅晶体管原胞结构及制作方法 | |
| CN114843339A (zh) | 一种非对称沟槽栅igbt器件及其制备方法 | |
| CN110223959B (zh) | 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法 | |
| CN113224135A (zh) | 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法 | |
| CN112420845A (zh) | 沟槽功率半导体器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210730 |
|
| RJ01 | Rejection of invention patent application after publication |