CN114843339A - 一种非对称沟槽栅igbt器件及其制备方法 - Google Patents
一种非对称沟槽栅igbt器件及其制备方法 Download PDFInfo
- Publication number
- CN114843339A CN114843339A CN202210198004.XA CN202210198004A CN114843339A CN 114843339 A CN114843339 A CN 114843339A CN 202210198004 A CN202210198004 A CN 202210198004A CN 114843339 A CN114843339 A CN 114843339A
- Authority
- CN
- China
- Prior art keywords
- type
- well region
- region
- layer
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 239000010410 layer Substances 0.000 claims description 144
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 22
- 239000002344 surface layer Substances 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000003892 spreading Methods 0.000 claims description 8
- 238000005224 laser annealing Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 230000005684 electric field Effects 0.000 abstract description 9
- 238000005036 potential barrier Methods 0.000 abstract description 4
- 238000006731 degradation reaction Methods 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229910010271 silicon carbide Inorganic materials 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- HLXZNVUGXRDIFK-UHFFFAOYSA-N nickel titanium Chemical compound [Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ti].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni].[Ni] HLXZNVUGXRDIFK-UHFFFAOYSA-N 0.000 description 3
- 229910001000 nickel titanium Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/70—Wind energy
- Y02E10/76—Power conversion electric or electronic aspects
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种非对称沟槽栅IGBT器件，该器件通过在非导电侧P阱区(即第一P阱区)上方制作肖特基接触，从而形成一定势垒，阻止空穴直接从接地的P阱区逸出，提升空穴浓度，从而显著降低器件的正向导通压降，减少通态损耗，显著增强器件的导电能力，同时击穿电压与栅极氧化物电场没有退化。本发明还涉及所述非对称沟槽栅IGBT器件的制备方法，该制备工艺简单。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种非对称沟槽栅IGBT器件及其制备方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)是目前最新型的电力电子器件，它标志着功率半导体的技术前沿。IGBT最初是通过在功率MOSFET衬底引入PN结而实现。导通时衬底上PN结的存在引入了电导调制效应，使IGBT不仅具有功率MOSFET输入阻抗高、驱动功率小、开关频率高、击穿电压大的优点，而且具有双极型晶体管导通电流大和导通压降小的优点，广泛应用于船舶驱动、轨道交通、智能电网、交流变频、航空航天、风力发电、新能源、电机传动、汽车等强电控制领域。
随着功率器件得到的应用越来越广泛，器件本身参数指标也越来越重要，纵观IGBT发展历程，研究团队主要关注提高击穿电压与降低导通压降两个方面。为了降低导通压降，提高导电能力，研究人员开发了沟槽栅IGBT。沟槽栅IGBT消除了JFET区，沟道密度高，载流子存储效果明显，具有类似PiN二极管的双向电导调制效应，从而降低了导通压降，改善了器件的导电能力。然而，现有的沟槽栅IGBT的导通压降虽然降低，但是其击穿电压与栅极氧化物电场发生了退化。
因此，需要开发一种改进的沟槽栅IGBT，其在击穿电压与栅极氧化物电场没有退化的前提下具有显著降低的导通压降。
发明内容
本发明的目的是克服现有技术的缺点，提供一种非对称沟槽栅IGBT器件，该器件通过在非导电侧P阱区(即第一P阱区)上方制作肖特基接触，从而形成一定势垒，阻止空穴直接从接地的P阱区逸出，提升空穴浓度，从而显著降低器件的正向导通压降，减少通态损耗，显著增强器件的导电能力，同时击穿电压与栅极氧化物电场没有退化。
本发明的另一目的是提供上述非对称沟槽栅IGBT器件的制备方法。
为了实现以上目的，本发明提供如下技术方案。
一种非对称沟槽栅IGBT器件，包括：
集电极；
P型集电层，所述P型集电层设置在所述集电极的上表面；
N型漂移层，所述N型漂移层设置在所述P型集电层的上表面，所述N型漂移层上表面的表层设有彼此分离的第一P阱区和第二P阱区，所述第二P阱区上表面的浅表层设有P型重掺杂接触区和N型重掺杂源区，所述P型重掺杂接触区和所述N型重掺杂源区彼此接触；
沟槽栅单元，所述沟槽栅单元包括：栅极；栅介质层，覆盖所述栅极的侧壁和下表面；以及层间介质层，覆盖所述栅极的上表面；所述沟槽栅单元设置在所述第一P阱区和所述第二P阱区之间并且与它们接触，所述沟槽栅单元与所述N型重掺杂源区接触；
发射极，所述发射极覆盖所述P型重掺杂接触区和所述N型重掺杂源区的上表面，并且覆盖所述层间介质层的部分上表面；以及
金属层，所述金属层覆盖所述第一P阱区的上表面，并且覆盖所述层间介质层的部分上表面，其中所述金属层与所述第一P阱区形成肖特基接触。
上述非对称沟槽栅IGBT器件的制备方法，包括：
在N型衬底的上表面形成P型集电层；
在所述P型集电层的上表面形成N型漂移层；
通过离子注入在所述N型漂移层上表面的表层形成初始P阱区；
在所述初始P阱区上表面的浅表层形成彼此接触的N型重掺杂源区和P型重掺杂接触区；
刻蚀所述初始P阱区以形成沟槽，所述沟槽将所述初始P阱区分割为第一P阱区和第二P阱区，并且所述N型重掺杂源区的侧壁为所述沟槽的侧壁的一部分；
在所述沟槽的侧壁上形成栅介质层，再填充所述沟槽以形成栅极，并在所述栅极的上表面形成层间介质层，从而得到沟槽栅单元；
形成发射极，使其覆盖所述N型重掺杂源区和所述P型重掺杂接触区的上表面，并且覆盖所述层间介质层的部分上表面；
形成金属层，使其覆盖所述第一P阱区的上表面，并且覆盖所述层间介质层的部分上表面，退火后，所述金属层与所述第一P阱区形成肖特基接触；以及
在去除所述N型衬底后，在所述P型集电层的下表面形成集电极，再激光退火。
相比现有技术，本发明的有益效果：
1、本发明提供了一种非对称沟槽栅IGBT器件，该器件通过在非导电侧P阱区(即第一P阱区)上方制作肖特基接触，从而形成一定势垒，阻止空穴直接从接地的P阱区逸出，提升空穴浓度，从而显著降低器件的正向导通压降，减少通态损耗，显著增强器件的导电能力，同时击穿电压与栅极氧化物电场没有退化。
2、本发明的非对称沟槽栅IGBT器件的制备工艺简单。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明的非对称沟槽栅IGBT器件的结构示意图。
图2-13为本发明实施例1提供的制备方法中每步所得结构的示意图。
图14为本发明对比例1制备的非对称沟槽栅IGBT器件的结构示意图。
图15为本发明实施例1和对比例1的非对称沟槽栅IGBT器件的空穴浓度分布图。
图16为本发明实施例1和对比例1的非对称沟槽栅IGBT器件的正向导通特性曲线模拟仿真图。
附图标记说明
100为集电极，200为P型集电层，300为N型漂移层，301为初始P阱区，301a为第一P阱区，301b为第二P阱区，302为P型重掺杂接触区，303为N型重掺杂源区，304为初始N型电流扩展区，304a为N型电流扩展区，305台阶状结构，305a为第一侧面，305b为第一上表面，305c为第二侧面，305d为第二上表面，306为沟槽，400为沟槽栅单元，401为栅介质层，402为栅极，403为层间介质层，500为发射极，600为金属层，700为N型衬底，800为凸台结构。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造工艺或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
由于现有的沟槽栅IGBT无法在击穿电压与栅极氧化物电场不发生退化的情况下降低导通压降，因此，本发明提供一种改进的非对称沟槽栅IGBT器件。
图1给出了本发明的非对称沟槽栅IGBT器件的结构示意图。具体地，如图1所示，本发明的非对称沟槽栅IGBT器件包括：集电极100；P型集电层200，P型集电层200设置在集电极100的上表面；N型漂移层300，N型漂移层300设置在P型集电层200的上表面，N型漂移层300上表面的表层设有彼此分离的第一P阱区301a和第二P阱区301b，第二P阱区301b上表面的浅表层设有P型重掺杂接触区302和N型重掺杂源区303，P型重掺杂接触区302和N型重掺杂源区303彼此接触；沟槽栅单元400，沟槽栅单元400包括：栅极402；栅介质层401，覆盖栅极402的侧壁和下表面；以及层间介质层403，覆盖栅极402的上表面；沟槽栅单元400设置在第一P阱区301a和第二P阱区302b之间并且与它们接触，沟槽栅单元400与N型重掺杂源区303接触；发射极500，发射极500覆盖P型重掺杂接触区302和N型重掺杂源区303的上表面，并且覆盖层间介质层304的部分上表面；以及金属层600，金属层600覆盖第一P阱区301a的上表面，并且覆盖层间介质层304的部分上表面，其中金属层600与第一P阱区301a形成肖特基接触。
本发明的非对称沟槽栅IGBT器件通过在非导电侧P阱区(即第一P阱区301a)上方制作肖特基接触，从而形成一定势垒，阻止空穴直接从接地的P阱区逸出，提升空穴浓度，从而显著降低器件的正向导通压降，减少通态损耗，显著增强器件的导电能力，同时击穿电压与栅极氧化物电场没有退化。
优选地，集电极100为金属材料，例如金属或金属合金。优选地，集电极100的厚度可为1-2μm。在本发明的一个实施例中，集电极100为钛铝合金。当然，根据实际需要，集电极100可以是能够与P型集电层200形成欧姆接触的任何所需金属。
优选地，P型集电层200为P型重掺杂层，掺杂离子优选为Al离子。优选地，P型集电层200为P型重掺杂SiC层，其优选通过化学气相沉积法外延形成。优选地，P型集电层200的掺杂浓度可为1×1019-5×1019cm-3，优选1×1019-2×1019cm-3；厚度可为0.3-5μm，优选0.5-0.1μm。
优选地，N型漂移层300为N型轻掺杂层，掺杂离子优选为N离子。优选地，N型漂移层300为N型轻掺杂SiC层，其优选通过化学气相沉积法外延形成。优选地，N型漂移层300的掺杂浓度可为2×1014-1×1015cm-3，例如8×1014-1×1015cm-3。N型漂移层300的掺杂浓度可由耐压等级决定。
优选地，N型漂移层300设有N型电流扩展区304a，N型电流扩展区304a设置在第一P阱区301a和第二P阱区301b的下表面。N型电流扩展区304a的掺杂浓度可为6×1015-1.7×1016cm-3，优选为8×1015-1.5×1016cm-3。通过在漂移区表面制作一个高掺杂浓度的N型区，使得电子从沟道流入漂移区时，N型电流扩展区降低了漂移区电阻；空穴从漂移区经P阱逸出时，阻碍空穴逸出，增强电导调制效应，因此可以大幅度提高器件的电流能力。
优选地，N型电流扩展区304a的上表面设有台阶状结构305，台阶状结构305包括第一侧面305a、第一上表面305b、第二侧面305c和第二上表面305d，沟槽栅单元400覆盖第一上表面305b和第二侧面305c，第二上表面305d与第二P阱区301b接触。优选地，第一侧面305a设置在沟槽栅单元400的下方居中位置处。如果第一侧面305a靠近沟槽栅单元400的右侧壁，则沟道下方的JFET区会阻碍电子通路，使得器件的导通性能变差；如果第一侧面305a靠近沟槽栅单元400的左侧壁，则不能实现对栅介质层401足够的保护。优选地，当第一侧面305a设置在沟槽栅单元400的下方居中位置处时，台阶状结构305的最大宽度为小于或等于1.6μm，优选为1.4-1.6μm。通过控制阱区之间的间距，利用耗尽区截止电场线，对沟槽底角实现足够的保护。间距越窄，保护效果越好，但此处相对于JFET区，对电子的阻碍也会越大。位于居中位置比完全包裹沟槽时，反偏PN结对沟道流下来的电子通路影响更小，导电效果更好。
本文中，“最大宽度”是指宽度最大处的宽度值，反之，“最小宽度”是指宽度最小处的宽度值。“最大深度”是指深度最大处的深度值，反之，“最小深度”是指深度最小处的深度值。
优选地，第一P阱区301a和第二P阱区301b的掺杂浓度相同，可为1×1017-5×1017cm-3，优选4×1017-5×1017cm-3；掺杂离子均优选为Al离子。
优选地，第一P阱区301a的最大深度为3-5μm，最大宽度为2-5μm。这样设置可以使第一P阱区301a完全包裹沟槽一侧的底角，实现足够的保护。
优选地，第一P阱区301a和第二P阱区301b的最大深度相同。
优选地，P型重掺杂接触区302的掺杂离子为Al离子，掺杂浓度可为1×1019-2×1020cm-3，例如为1×1020cm-3。P型重掺杂接触区302的宽度可为0.5-1μm，例如1μm；深度可为0.2-0.5μm，例如0.5μm。
优选地，N型重掺杂源区303的掺杂离子为N离子，掺杂浓度可为5×1019-1×1020cm-3，例如为1×1020cm-3。N型重掺杂源区303的宽度可为2-3μm，例如2.5μm；深度可为0.2-0.5μm，例如0.5μm。
优选地，栅介质层401为氧化硅。优选地，栅介质层401的厚度为50～60nm。栅介质层401厚度太薄，本身容易击穿；栅介质层401厚度太厚，会导致器件阈值电压变大。位于沟槽栅单元两侧的第一P阱区301a和第二P阱区301b能够保护栅介质层401的电场强度在3MV/cm以下。
优选地，栅极402为多晶硅。
优选地，层间介质层403为氧化硅。优选地，层间介质层403的上表面高于第一P阱区301a和第二P阱区301b的上表面。优选地，层间介质层403的下表面与第一P阱区301a和第二P阱区301b的下表面齐平，或者低于第一P阱区301a和第二P阱区301b的下表面，如图1所示。
优选地，发射极500为金属材料，例如金属或金属合金。优选地，发射极500的厚度可为4-6μm。在本发明的一个实施例中，发射极500为镍钛铝合金。当然，根据实际需要发射极500可以是能够与N型重掺杂源区303形成欧姆接触的任何所需金属。
优选地，金属层600的厚度可为4-6μm。在本发明的一个实施例中，金属层600为镍。当然，根据实际需要金属层600可以是能够与第一P阱区301a形成肖特基接触的任何所需金属。优选地，所述肖特基接触的势垒高度为1.4-1.8eV。势垒高度越高，正向导通压降越小，总损耗越小，但关断损耗越高。而势垒高度是由金属功函数和半导体电子亲和能的差值决定，碳化硅材料的电子亲和能为3.7eV，而金属的功函数一般小于5.65eV，金属镍的功函数为5.15eV。因此将势垒高度设为1.4-1.8eV，可以实现正向导通压降和关断损耗的折中。
本发明还提供非对称沟槽栅IGBT器件的制备方法，包括以下步骤。
首先，在N型衬底的上表面形成P型集电层。
优选地，所述N型衬底为N型4H-SiC衬底，其掺杂浓度可为5×1016～1×1017cm-3。
优选地，可通过化学气相沉积法(CVD)形成P型集电层。在一些具体实施例中，在N型4H-SiC衬底的C面利用CVD法外延P型集电层。
然后，在所述P型集电层的上表面形成N型漂移层。
优选地，可通过化学气相沉积法(CVD)形成N型漂移层。N型漂移层的厚度可为90-100μm，优选93-96μm。
之后，通过离子注入在所述N型漂移层上表面的表层形成初始P阱区。
优选地，可通过多次离子注入形成所述初始P阱区，可通过调节离子注入条件(包括剂量和射程)控制所述初始P阱区的形状。所述初始P阱区的最大深度为3-5μm。
优选地，在形成所述N型漂移层之后，通过离子注入在所述N型漂移层的上表面的表层形成初始N型电流扩展区，然后通过离子注入在所述初始N型电流扩展区的中上部形成所述初始P阱区，所述初始N型电流扩展区的剩余部分形成为N型电流扩展区。所述初始N型电流扩展区的厚度可为4-6μm，优选4.5-5.5μm。在一些具体实施例中，通过多次离子注入形成所述初始P阱区，并通过调节离子注入条件控制所述初始P阱区的形状，使得所述N型电流扩展区的上表面具有凸台结构。
在本发明中，离子注入所用掩模均为二氧化硅。
接下来，在所述初始P阱区上表面的浅表层形成彼此接触的N型重掺杂源区和P型重掺杂接触区。
优选地，N型重掺杂源区和P型重掺杂接触区的形成方法均为离子注入。
然后，刻蚀所述初始P阱区以形成沟槽，所述沟槽将所述初始P阱区分割为第一P阱区和第二P阱区，并且所述N型重掺杂源区的侧壁为所述沟槽的侧壁的一部分。所述沟槽的高度为2-4μm，优选2.5-3.5μm。在一些具体实施例中，所述N型电流扩展区的上表面具有凸台结构，刻蚀所述初始P阱区和所述凸台结构以形成沟槽，剩余的凸台结构部分形成为台阶状结构，其包括第一侧面，第一上表面，第二侧面和第二上表面，其中，所述第一侧面位于所述沟槽的下方居中位置处。
优选地，所述刻蚀为反应离子刻蚀。
之后，在所述沟槽的侧壁上形成栅介质层，再填充所述沟槽以形成栅极，并在所述栅极的上表面形成层间介质层，从而得到沟槽栅单元。
优选地，可通过热氧化法形成所述栅介质层。
优选地，所述栅极为多晶硅，可通过化学气相沉积法(如低压化学气相沉积法)在所述栅介质层上沉积多晶硅，以填充所述沟槽，从而形成栅极。
在一些实施例中，可通过氧化栅极(即多晶硅)来形成层间介质层(即氧化硅)，所得层间介质层的下表面低于第一P阱区和第二P阱区的下表面。在另一些实施例中，可通过化学气相沉积法在栅极上表面直接沉积形成层间介质层(即氧化硅)，所得层间介质层的下表面与第一P阱区和第二P阱区的下表面齐平。
接下来，形成发射极，使其覆盖所述N型重掺杂源区和所述P型重掺杂接触区的上表面，并且覆盖所述层间介质层的部分上表面。
优选地，在形成发射极后，进行退火，例如进行高温退火，退火温度可为1600-1700℃。
在本发明中，可以采用蒸镀、溅射等工艺制作发射极。本发明对于发射极的形成方法不作限制，任何本领域常规使用的形成方法均可用于形成本发明的发射极。
然后，形成金属层，使其覆盖所述第一P阱区的上表面，并且覆盖所述层间介质层的部分上表面，退火后，所述金属层与所述第一P阱区形成肖特基接触。
优选地，所述退火为高温退火，退火温度可为1600-1700℃。
在本发明中，可以采用蒸镀、溅射等工艺制作金属层。本发明对于金属层的形成方法不作限制，任何本领域常规使用的形成方法均可用于形成本发明的金属层。
最后，在去除所述N型衬底后，在所述P型集电层的下表面形成集电极，再激光退火。
优选地，可通过研磨去除所述N型衬底。
本发明对于激光退火的具体参数不作限制，可根据实际需要进行选择。激光退火的温度一般大于800℃。选择在高温下退火是因为其可以使器件背面在很短的时间内达到800℃以上的高温，而器件正面小于100℃，从而避免制作背面欧姆接触时对正面已完成的接触造成损伤。
在本发明中，可以采用蒸镀、溅射等工艺制作集电极。本发明对于集电极的形成方法不作限制，任何本领域常规使用的形成方法均可用于形成本发明的集电极。
下面将结合具体实施例和附图对本发明作进一步说明。
实施例1
首先，在掺杂浓度为1×1017cm-3的N型4H-SiC衬底700的C面利用CVD法外延P型集电层200；P型集电层200的掺杂浓度为1×1019cm-3，厚度为0.5μm。
然后，在P型集电层200的上表面利用CVD法外延N型漂移层300；N型漂移层300的掺杂浓度为1×1015cm-3，厚度为94.5μm，所得结构如图2所示。
之后，向N型漂移层300的表层注入N离子，形成初始N型电流扩展区304，掺杂浓度为1.5×1016cm-3，深度为5μm，所得结构如图3所示。
接下来，通过向初始N型电流扩展区304的中上部注入Al离子，形成初始P阱区301，掺杂浓度为4×1017cm-3，最大深度为4μm。初始N型电流扩展区304的剩余部分形成为N型电流扩展区304a，其中，在离子注入时，通过调节离子注入条件(包括剂量和射程)控制初始P阱区301的形状，使N型电流扩展区304a的上表面具有凸台结构800，凸台结构800的宽度为1.6μm，高度为2μm。所得结构如图4所示。
然后，通过向初始P阱区301的上表面的浅表层注入Al离子，形成P型重掺杂接触区302，掺杂浓度为1×1020cm-3；P型重掺杂接触区302的宽度为1μm，深度为0.5μm，所得结构如图5所示。之后，通过向初始P阱区301的上表面的浅表层注入N离子，形成N型重掺杂源区303，掺杂浓度为1×1020cm-3；N型重掺杂源区303的宽度为2.5μm，深度为0.5μm，其中，P型重掺杂接触区302和N型重掺杂源区303相互接触，所得结构如图6所示。
之后，反应离子刻蚀初始P阱区301和凸台结构800，以形成深度为3μm且宽度为1μm的沟槽306，沟槽306将初始P阱区301分割为第一P阱区301a和第二P阱区301b，N型重掺杂源区303的侧壁为沟槽306的侧壁的一部分。剩余的凸台结构800部分形成为台阶状结构305，其包括第一侧面305a，第一上表面305b，第二侧面305c和第二上表面305d。其中，第一侧面305a位于沟槽306的下方居中位置处。所得结构如图7所示。
接下来，在沟槽306的侧壁上通过热氧化法形成50nm厚的栅介质层401，所得结构如图8所示。然后，通过低压化学气相沉积法在栅介质层401上沉积多晶硅，以填充沟槽306，从而形成栅极402，所得结构如图9所示。之后，通过氧化多晶硅形成层间介质层403，从而得到沟槽栅单元400，所得结构如图10所示。
然后，通过溅射形成厚度为5μm的发射极500，使其覆盖N型重掺杂源区303和P型重掺杂接触区302的上表面，并且覆盖层间介质层403的部分上表面，其中发射极500为镍钛铝合金。高温退火后，形成欧姆接触。所得结构如图11所示。
之后，通过溅射形成厚度为5μm的金属层600，使其覆盖第一P阱区301a的上表面，并且覆盖层间介质层403的部分上表面，其中金属层600为镍。高温退火后，金属层600与第一P阱区301a形成肖特基接触，肖特基接触的势垒高度为1.4eV。所得结构如图12所示。
接下来，研磨去除N型4H-SiC衬底700，所得结构如图13所示。然后，通过溅射在P型集电层200的下表面形成厚度为1.5μm的集电极100，其中集电极100为钛铝合金。最后，进行激光退火。所得非对称沟槽栅IGBT器件的结构示意图如图1所示。
对比例1
按照实施例1的方法制备非对称沟槽栅IGBT器件，不同之处在于，金属层600为镍钛铝合金，高温退火后，金属层600与第一P阱区301a形成欧姆接触。对比例1制得的非对称沟槽栅IGBT器件的结构示意图如图14所示。
在相同电极偏置条件下，利用Sentaurus仿真软件对实施例1和对比例1的非对称沟槽栅IGBT器件体内的空穴浓度纵向分布进行模拟，模拟结果如图15所示。从图15中可以看出，实施例1的非对称沟槽栅IGBT器件带有肖特基势垒，其漂移区中的空穴浓度大于对比例1的漂移区中的空穴浓度，即增强了器件的电导调制效应。
利用Sentaurus仿真软件对实施例1和对比例1的非对称沟槽栅IGBT器件的正向导通特性进行模拟，所得模拟曲线如图16所示。可见，在相同电流标准下，实施例1的带有肖特基势垒的非对称沟槽栅IGBT器件的正向导通压降要小于对比例1的不具有肖特基势垒的非对称沟槽栅IGBT器件的正向导通压降，即降低了器件的通态损耗，显著增强了器件的导电能力。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种非对称沟槽栅IGBT器件，其特征在于，包括：
集电极；
P型集电层，所述P型集电层设置在所述集电极的上表面；
N型漂移层，所述N型漂移层设置在所述P型集电层的上表面，所述N型漂移层上表面的表层设有彼此分离的第一P阱区和第二P阱区，所述第二P阱区上表面的浅表层设有P型重掺杂接触区和N型重掺杂源区，所述P型重掺杂接触区和所述N型重掺杂源区彼此接触；
沟槽栅单元，所述沟槽栅单元包括：栅极；栅介质层，覆盖所述栅极的侧壁和下表面；以及层间介质层，覆盖所述栅极的上表面；所述沟槽栅单元设置在所述第一P阱区和所述第二P阱区之间并且与它们接触，所述沟槽栅单元与所述N型重掺杂源区接触；
发射极，所述发射极覆盖所述P型重掺杂接触区和所述N型重掺杂源区的上表面，并且覆盖所述层间介质层的部分上表面；以及
金属层，所述金属层覆盖所述第一P阱区的上表面，并且覆盖所述层间介质层的部分上表面，其中所述金属层与所述第一P阱区形成肖特基接触。
2.根据权利要求1所述的非对称沟槽栅IGBT器件，其特征在于，所述肖特基接触的势垒高度为1.4-1.8eV。
3.根据权利要求1或2所述的非对称沟槽栅IGBT器件，其特征在于，所述N型漂移层设有N型电流扩展区，所述N型电流扩展区设置在所述第一P阱区和第二P阱区的下表面。
4.根据权利要求3所述的非对称沟槽栅IGBT器件，其特征在于，所述N型电流扩展区的上表面设有台阶状结构，所述台阶状结构包括第一侧面、第一上表面、第二侧面和第二上表面，所述沟槽栅单元覆盖所述第一上表面和第二侧面，所述第二上表面与所述第二P阱区接触，所述第一侧面设置在所述沟槽栅单元的下方居中位置处，所述台阶状结构的最大宽度为小于或等于1.6μm，优选1.4-1.6μm。
5.根据权利要求1或2所述的非对称沟槽栅IGBT器件，其特征在于，所述第一P阱区的最大深度为3-5μm，最大宽度为2-5μm。
6.根据权利要求1或2所述的非对称沟槽栅IGBT器件，其特征在于，所述栅介质层的厚度为50～60nm。
7.根据权利要求1或2所述的非对称沟槽栅IGBT器件，其特征在于，
所述P型集电层的掺杂浓度为1×1019-5×1019cm-3；
所述N型漂移层的掺杂浓度为2×1014-1×1015cm-3；
所述N型电流扩展区的掺杂浓度为6×1015-1.7×1016cm-3。
8.权利要求1或2所述的非对称沟槽栅IGBT器件的制备方法，其特征在于，包括：
在N型衬底的上表面形成P型集电层；
在所述P型集电层的上表面形成N型漂移层；
通过离子注入在所述N型漂移层上表面的表层形成初始P阱区；
在所述初始P阱区上表面的浅表层形成彼此接触的N型重掺杂源区和P型重掺杂接触区；
刻蚀所述初始P阱区以形成沟槽，所述沟槽将所述初始P阱区分割为第一P阱区和第二P阱区，并且所述N型重掺杂源区的侧壁为所述沟槽的侧壁的一部分；
在所述沟槽的侧壁上形成栅介质层，再填充所述沟槽以形成栅极，并在所述栅极的上表面形成层间介质层，从而得到沟槽栅单元；
形成发射极，使其覆盖所述N型重掺杂源区和所述P型重掺杂接触区的上表面，并且覆盖所述层间介质层的部分上表面；
形成金属层，使其覆盖所述第一P阱区的上表面，并且覆盖所述层间介质层的部分上表面，退火后，所述金属层与所述第一P阱区形成肖特基接触；以及
在去除所述N型衬底后，在所述P型集电层的下表面形成集电极，再激光退火。
9.根据权利要求8所述的制备方法，其特征在于，在形成所述N型漂移层之后，通过离子注入在所述N型漂移层的上表面的表层形成初始N型电流扩展区，然后通过离子注入在所述初始N型电流扩展区的中上部形成所述初始P阱区，所述初始N型电流扩展区的剩余部分形成为N型电流扩展区。
10.根据权利要求9所述的制备方法，其特征在于，通过调节离子注入条件控制所述初始P阱区的形状，使得所述N型电流扩展区的上表面具有凸台结构；
刻蚀所述初始P阱区和所述凸台结构以形成沟槽，剩余的凸台结构部分形成为台阶状结构，其包括第一侧面，第一上表面，第二侧面和第二上表面，其中，所述第一侧面位于所述沟槽的下方居中位置处。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210198004.XA CN114843339A (zh) | 2022-03-01 | 2022-03-01 | 一种非对称沟槽栅igbt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210198004.XA CN114843339A (zh) | 2022-03-01 | 2022-03-01 | 一种非对称沟槽栅igbt器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114843339A true CN114843339A (zh) | 2022-08-02 |
Family
ID=82561920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210198004.XA Pending CN114843339A (zh) | 2022-03-01 | 2022-03-01 | 一种非对称沟槽栅igbt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114843339A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116417507A (zh) * | 2023-03-31 | 2023-07-11 | 瑶芯微电子科技(上海)有限公司 | 一种集成肖特基接触的igbt器件结构及其制备方法 |
-
2022
- 2022-03-01 CN CN202210198004.XA patent/CN114843339A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116417507A (zh) * | 2023-03-31 | 2023-07-11 | 瑶芯微电子科技(上海)有限公司 | 一种集成肖特基接触的igbt器件结构及其制备方法 |
| CN116417507B (zh) * | 2023-03-31 | 2024-01-12 | 瑶芯微电子科技(上海)有限公司 | 一种集成肖特基接触的igbt器件结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111312802B (zh) | 低开启电压和低导通电阻的碳化硅二极管及制备方法 | |
| JP5034315B2 (ja) | 半導体装置及びその製造方法 | |
| CN109192772B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| US10418445B2 (en) | Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN109768091B (zh) | 一种双沟槽SS-SiC MOSFET结构 | |
| CN111403486B (zh) | 一种沟槽型mosfet结构及其制作方法 | |
| US11411084B2 (en) | Semiconductor device, inverter circuit, drive device, vehicle, and elevator | |
| CN114823911B (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN112201690A (zh) | Mosfet晶体管 | |
| CN109166917B (zh) | 一种平面型绝缘栅双极晶体管及其制备方法 | |
| CN115020479B (zh) | 一种耗尽型碳化硅双极器件结构及制作方法 | |
| US11355592B2 (en) | Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator | |
| CN111048580A (zh) | 一种碳化硅绝缘栅双极晶体管及其制作方法 | |
| CN115579397A (zh) | 双级沟槽栅碳化硅mosfet及其制备方法 | |
| CN114927562A (zh) | 碳化硅jfet器件结构及其制备方法 | |
| CN108010964B (zh) | 一种igbt器件及制造方法 | |
| CN114843339A (zh) | 一种非对称沟槽栅igbt器件及其制备方法 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN115602734A (zh) | 高正向电流密度的新型碳化硅功率二极管 | |
| US20220045189A1 (en) | Insulated trench gates with multiple layers for improved performance of semiconductor devices | |
| US11398556B2 (en) | Semiconductor device, inverter circuit, drive device, vehicle, and elevator | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| CN115148800A (zh) | 一种非对称沟槽栅SiC IGBT器件及其制备方法 | |
| CN213459746U (zh) | Mosfet晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |