CN115602734A - 高正向电流密度的新型碳化硅功率二极管 - Google Patents

高正向电流密度的新型碳化硅功率二极管 Download PDF

Info

Publication number
CN115602734A
CN115602734A CN202211410261.1A CN202211410261A CN115602734A CN 115602734 A CN115602734 A CN 115602734A CN 202211410261 A CN202211410261 A CN 202211410261A CN 115602734 A CN115602734 A CN 115602734A
Authority
CN
China
Prior art keywords
silicon carbide
region
conductivity type
current density
power diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211410261.1A
Other languages
English (en)
Inventor
孔谋夫
陈宗棋
于宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202211410261.1A priority Critical patent/CN115602734A/zh
Publication of CN115602734A publication Critical patent/CN115602734A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于半导体功率器件技术领域，具体提供了高正向电流密度的新型碳化硅功率二极管，用以克服现有功率二极管正向导通性能与方向性能的制约关系。本发明在现有的结势垒肖特基二极管的基础上，通过分次离子注入工艺，增大了第二导电类型掺杂区的间距，实现了在不改变器件耐压水平的前提下有效提高电流密度；或者通过刻蚀沟槽后用多晶硅区域来替代第二导电类型掺杂区和肖特基接触，实现了器件更大的电流密度，更小的泄漏电流和更多的导通压降选择；综上，本发明在不牺牲反向性能的前提下，有效提升了器件的正向导通性能，有效改善了器件的整体性能。

Description

高正向电流密度的新型碳化硅功率二极管
技术领域
本发明属于半导体功率器件技术领域，具体提供一种高正向电流密度的新型碳化硅功率二极管。
背景技术
碳化硅材料被认为是最有望在高温、高压、大功率和高频领域取代硅材料的第三代半导体材料，碳化硅功率二极管在大功率领域应用非常广泛，常作为大功率整流器件应用在新能源和汽车电子等新兴领域。目前，碳化硅晶圆的制备工艺越来越成熟，碳化硅功率二极管作为结构最简单的功率器件，制备工艺也在不断完善，已有相应的碳化硅功率二极管器件商品化。
传统功率二极管通常采用结势垒肖特基(JBS)结构，该结构综合了PiN二极管和肖特基二极管的优势，是目前的主流功率二极管结构。对于传统功率二极管器件，如何协调器件的正向电流密度、导通压降、反向耐压与漏电流密度等性能之间的矛盾一直是研究热点；一般来说，提高器件正向电流密度的方法就是提高半导体材料的掺杂浓度，但是这种方法又会大幅度降低器件的反向耐压，同时也会带来器件反向漏电流增加的问题。因此，找到突破上述限制的解决方法成为了目前热门的难题。
发明内容
本发明的目的在于针对背景技术存在的缺陷，提供一种高正向电流密度的新型碳化硅功率二极管，用以克服现有功率二极管正向导通性能与方向性能的制约关系；本发明在现有的结势垒肖特基二极管的基础上，提出在相同的耐压等级下具有更高正向电流密度的改进结构，同时该结构不引入不可接受的反向泄漏电流。
为实现上述目的，本发明采用的技术方案如下：
1、高正向电流密度的新型碳化硅功率二极管，其特征在于，包括：碳化硅衬底5，在碳化硅衬底5下方与之形成欧姆接触的阴极金属6，在碳化硅衬底5上方形成的第一导电类型碳化硅外延层4，在外延层4中形成的第二导电类型宽掺杂区3，在宽掺杂区3上方形成的第二导电类型窄掺杂区2，在窄掺杂区2上方与之形成欧姆接触的阳极金属1，在碳化硅外延层4上方与之形成肖特基接触的肖特基金属7，肖特基金属7位于阳极金属1之间。
2、高正向电流密度的新型碳化硅功率二极管，其特征在于，包括：碳化硅衬底5，在碳化硅衬底5下方与之形成欧姆接触的阴极金属6，在碳化硅衬底5上方形成第一导电类型碳化硅外延层4，在外延层4中分别形成的第二导电类型宽掺杂区3与第一导电类型CSL掺杂区8，在宽掺杂区3上方形成的第二导电类型窄掺杂区2，在窄掺杂区2上方与之形成欧姆接触的阳极金属1，在第一导电类型CSL掺杂区8上方与之形成肖特基接触的肖特基金属7，肖特基金属7位于阳极金属1之间。
3、高正向电流密度的新型碳化硅功率二极管，其特征在于，包括：碳化硅衬底5，在碳化硅衬底5下方与之形成欧姆接触的阴极金属6，在碳化硅衬底5上方形成的第一导电类型碳化硅外延层4，在外延层4中分别形成的第二导电类型掺杂区3与第一导电类型CSL掺杂区8，在第二导电类型掺杂区3与第一导电类型CSL掺杂区8上方覆盖的多晶硅区，在多晶硅区上方与之形成欧姆接触的阳极金属1。
进一步的，上述第1、2类碳化硅功率二极管中，所述第二导电类型窄掺杂区替换为窄多晶硅区，窄多晶硅区为第二导电类型或第一导电类型。更进一步的，所述肖特基金属替换为多晶硅区，并与外延层形成多晶硅和碳化硅的异质结。
进一步的，上述第1、2类碳化硅功率二极管中，所述第二导电类型窄掺杂区替换为宽多晶硅区，宽多晶硅区的宽度与第二导电类型宽掺杂区相等，宽多晶硅区为第二导电类型或第一导电类型。更进一步的，所述肖特基金属替换为多晶硅区，并与外延层形成多晶硅和碳化硅的异质结。
进一步的，上述第2、3类碳化硅功率二极管中，所述第一导电类型CSL掺杂区8的深度小于等于第二导电类型宽掺杂区。
进一步的，上述第3类碳化硅功率二极管中，所述第二导电类型掺杂区3上方全部或部分被多晶硅区覆盖。
与现有技术相比，本发明的有益效果为：
本发明提供了高正向电流密度的新型碳化硅功率二极管，在现有的结势垒肖特基二极管的基础上，通过分次离子注入工艺，增大了第二导电类型掺杂区2的间距，实现了在不改变器件耐压水平的前提下有效提高电流密度；或者通过刻蚀沟槽后用多晶硅区域来替代第二导电类型掺杂区2和肖特基接触，实现了器件更大的电流密度，更小的泄漏电流和更多的导通压降选择；综上，本发明在不牺牲反向性能的前提下，有效提升了器件的正向导通性能，有效改善了器件的整体性能。
附图说明
图1为实施例1提供的一种高正向电流密度的碳化硅结势垒肖特基功率二极管的结构示意图。
图2为实施例2提供的另一种高正向电流密度的碳化硅结势垒肖特基功率二极管的结构示意图。
图3为实施例3提供的另一种高正向电流密度的碳化硅结势垒肖特基功率二极管的结构示意图。
图4为实施例4提供的另一种高正向电流密度的碳化硅结势垒肖特基功率二极管的结构示意图。
图5为实施例5提供的另一种高正向电流密度的碳化硅结势垒肖特基功率二极管的结构示意图。
图6为实施例6提供的另一种高正向电流密度的碳化硅结势垒肖特基功率二极管的结构示意图。
图7为实施例7提供的另一种高正向电流密度的碳化硅结势垒肖特基功率二极管的结构示意图。
图8为实施例8提供的另一种高正向电流密度的碳化硅结势垒肖特基功率二极管的结构示意图。
具体实施方式
为使本发明的目的、技术方案与有益效果更加清晰明白，下面将结合附图和实施例对本发明做进一步详细说明。
实施例1
本实施例提供一种高正向电流密度的碳化硅结势垒肖特基功率二极管器件，其结构如图1所示，具体包括：碳化硅衬底5，在碳化硅衬底5下方与之形成欧姆接触的阴极金属6，在碳化硅衬底5上方通过外延生长工艺形成的第一导电类型碳化硅外延层4，在外延层4中通过离子注入工艺形成的第二导电类型宽掺杂区3、且分别位于两端，在宽掺杂区3上方通过离子注入工艺形成的第二导电类型窄掺杂区2，在窄掺杂区2上方与之形成欧姆接触的阳极金属1，在碳化硅外延层4上方与之形成肖特基接触的肖特基金属7，肖特基金属7位于阳极金属1之间。该器件相比传统器件而言，减小了部分掺杂区(即第二导电类型窄掺杂区2)的宽度，使得二极管导通电阻降低的同时，增加了肖特基接触的面积，而且保留的宽掺杂区屏蔽层(即第二导电类型宽掺杂区3)，使得器件的耐压几乎不会因此受到影响。
实施例2
本实施例提供一种高正向电流密度的碳化硅结势垒肖特基功率二极管器件，其结构如图2所示，具体包括：碳化硅衬底5，在碳化硅衬底5下方与之形成欧姆接触的阴极金属6，在碳化硅衬底5上方通过外延生长工艺形成第一导电类型碳化硅外延层4，在外延层4中通过离子注入工艺形成第二导电类型宽掺杂区3和第一导电类型CSL掺杂区8、且第一导电类型CSL掺杂区位于两个第二导电类型宽掺杂区之间，在宽掺杂区3上方通过离子注入工艺形成的第二导电类型窄掺杂区2，在窄掺杂区2上方与之形成欧姆接触的阳极金属1，在第一导电类型CSL掺杂区8上方与之形成肖特基接触的肖特基金属7，肖特基金属7位于阳极金属1之间。该器件余实施例1相比，在窄掺杂区2之间引入第一导电类型CSL掺杂区，使得二极管导通电阻更低的同时，不会过多的影响器件的耐压。
需要说明的是，第一导电类型CSL掺杂区8的深度小于等于宽掺杂区3的深度，即第一导电类型CSL掺杂区8的深度可以到达两边的宽掺杂区3之间的区域、也可以比窄掺杂区2的深度更浅，并不需要严格要求为本实施例中与宽掺杂区3的深度相等。
实施例3
本实施例提供一种高正向电流密度的碳化硅结势垒肖特基功率二极管器件，其结构如图3所示，具体包括：碳化硅衬底5，在碳化硅衬底5下方与之形成欧姆接触的阴极金属6，在碳化硅衬底5上方通过外延生长工艺形成的第一导电类型碳化硅外延层4，在外延层4中通过离子注入工艺形成的第二导电类型宽掺杂区3、且分别位于两端，在宽掺杂区3上方通过刻蚀工艺形成沟槽之后再通过淀积工艺形成的第二导电类型宽多晶硅区9、且其宽度与宽掺杂区3相同，在多晶硅区9上方与之形成欧姆接触的阳极金属1，在碳化硅外延层4上方与之形成肖特基接触的肖特基金属7，肖特基金属7位于阳极金属1之间。该器件相比传统器件而言，将部分掺杂区替换成为多晶硅区域，引入多晶硅和碳化硅的异质结参与正向导通，增加了电流导通的路径的同时，也减小了导通电阻，而且保留的宽掺杂区3作为电场屏蔽层，使得器件的耐压几乎不会因此受到影响。
需要说明的是，多晶硅区9的导电类型可以是第二导电类型掺杂、也可以是第一导电类型掺杂。在碳化硅外延层4上方与之形成肖特基接触的肖特基金属7也可以替换为多晶硅区并与外延层4形成多晶硅和碳化硅的异质结。
实施例4
本实施例提供一种高正向电流密度的碳化硅结势垒肖特基功率二极管器件，其结构如图4所示，具体包括：碳化硅衬底5，在碳化硅衬底5下方与之形成欧姆接触的阴极金属6，在碳化硅衬底5上方通过外延生长工艺形成的第一导电类型碳化硅外延层4，在外延层4中通过离子注入工艺分别形成的第二导电类型宽掺杂区3和第一导电类型CSL掺杂区8、且第一导电类型CSL掺杂区位于两个第二导电类型宽掺杂区之间，在宽掺杂区3上方通过刻蚀工艺形成沟槽后再通过淀积工艺形成的第二导电类型宽多晶硅区9，在多晶硅区9上方与之形成欧姆接触的阳极金属1，在碳化硅外延层4上方与之形成肖特基接触的肖特基金属7，肖特基金属7位于阳极金属1之间。该器件与实施例3相比，在两侧的多晶硅区之间引入了第一导电类型CSL掺杂区，使得二极管导通电阻更低的同时，也不会过多的影响器件的耐压。
需要说明的是，多晶硅区9的导电类型可以是第二导电类型掺杂、也可以是第一导电类型掺杂。在碳化硅外延层4上方与之形成肖特基接触的肖特基金属7也可以替换为多晶硅区并与外延层4形成多晶硅和碳化硅的异质结。第一导电类型CSL掺杂区8的深度小于等于宽掺杂区3的深度。
实施例5
本实施例提供一种高正向电流密度的碳化硅结势垒肖特基功率二极管器件，其结构如图5所示，具体包括：碳化硅衬底5，在碳化硅衬底5下方与之形成欧姆接触的阴极金属6，在碳化硅衬底5上方通过外延生长工艺形成的第一导电类型碳化硅外延层4，在外延层4中通过离子注入工艺形成的第二导电类型宽掺杂区3、且分别位于两端，在宽掺杂区3上方通过刻蚀工艺形成沟槽后再通过淀积工艺形成的第二导电类型窄多晶硅区9，在窄多晶硅区9上方与之形成欧姆接触的阳极金属1，在碳化硅外延层4上方与之形成肖特基接触的肖特基金属7，肖特基金属7位于阳极金属1之间。该器件相比传统器件而言，将部分掺杂区(即第二导电类型窄掺杂区2)替换成为多晶硅区域，引入多晶硅和碳化硅的异质结参与正向导通，增加了电流导通的路径的同时，减小了导通电阻，而且保留的宽掺杂区屏蔽层(即第二导电类型宽掺杂区3)，使得器件的耐压几乎不会因此受到影响。
需要说明的是，多晶硅区9的导电类型可以是第二导电类型掺杂、也可以是第一导电类型掺杂。在碳化硅外延层4上方与之形成肖特基接触的肖特基金属7也可以替换为多晶硅区并与外延层4形成多晶硅和碳化硅的异质结。
实施例6
本实施例提供一种高正向电流密度的碳化硅结势垒肖特基功率二极管器件，其结构如图6所示，具体包括：碳化硅衬底5，在碳化硅衬底5下方与之形成欧姆接触的阴极金属6，在碳化硅衬底5上方通过外延生长工艺形成的第一导电类型碳化硅外延层4，在外延层4中通过离子注入工艺分别形成的第二导电类型宽掺杂区3和第一导电类型CSL掺杂区8、且第一导电类型CSL掺杂区位于两个第二导电类型宽掺杂区之间，在宽掺杂区3上方通过刻蚀工艺形成沟槽后再通过淀积工艺形成的第二导电类型窄多晶硅区9，在窄多晶硅区9上方与之形成欧姆接触的阳极金属1，在碳化硅外延层4上方与之形成肖特基接触的肖特基金属7，肖特基金属7位于阳极金属1之间。该器件与实施例5相比，在两侧的多晶硅区之间引入了第一导电类型CSL掺杂区，使得二极管导通电阻更低的同时，也不会过多的影响器件的耐压。
需要说明的是，多晶硅区9的导电类型可以是第二导电类型掺杂、也可以是第一导电类型掺杂。在碳化硅外延层4上方与之形成肖特基接触的肖特基金属7也可以替换为多晶硅区并与外延层4形成多晶硅和碳化硅的异质结。第一导电类型CSL掺杂区8的深度小于等于宽掺杂区3的深度。
实施例7
本实施例提供一种高正向电流密度的碳化硅结势垒肖特基功率二极管器件，其结构如图7所示，具体包括：碳化硅衬底5，在碳化硅衬底5下方与之形成欧姆接触的阴极金属6，在碳化硅衬底5上方通过外延生长工艺形成的第一导电类型碳化硅外延层4，在外延层4中通过离子注入工艺分别形成的第二导电类型掺杂区3和第一导电类型CSL掺杂区8、且第一导电类型CSL掺杂区位于两个第二导电类型宽掺杂区之间，在掺杂区3上方通过刻蚀工艺形成沟槽后再通过淀积工艺形成的第二导电类型多晶硅区9、且多晶硅区9覆盖第一导电类型CSL掺杂区8，掺杂区3与其上方多晶硅区9的宽度相等，在多晶硅区9上方与之形成欧姆接触的阳极金属1。该器件与实施例4相比，刻蚀之后对整体进行多晶硅淀积，减少了工艺步骤。
需要说明的是，多晶硅区9的导电类型可以是第二导电类型掺杂、也可以是第一导电类型掺杂。第一导电类型CSL掺杂区8的深度小于等于宽掺杂区3的深度。
实施例8
本实施例提供一种高正向电流密度的碳化硅结势垒肖特基功率二极管器件，其结构如图8所示，具体包括：碳化硅衬底5，在碳化硅衬底5下方与之形成欧姆接触的阴极金属6，在碳化硅衬底5上方通过外延生长工艺形成的第一导电类型碳化硅外延层4，在外延层4中通过离子注入工艺分别形成的第二导电类型宽掺杂区3和第一导电类型CSL掺杂区8、且第一导电类型CSL掺杂区位于两个第二导电类型宽掺杂区之间，在宽掺杂区3上方通过刻蚀工艺形成沟槽后再通过淀积工艺形成的第二导电类型多晶硅区9、且多晶硅区9覆盖第一导电类型CSL掺杂区8，在宽掺杂区3上方的多晶硅区9的宽度小于宽掺杂区3，在多晶硅区9上方与之形成欧姆接触的阳极金属1。该器件与实施例6相比，刻蚀之后对整体进行多晶硅淀积，减少了工艺步骤。
需要说明的是，多晶硅区2的导电类型可以是第二导电类型掺杂、也可以是第一导电类型掺杂。第一导电类型CSL掺杂区8的深度小于等于宽掺杂区3的深度。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

Claims (9)

1.高正向电流密度的新型碳化硅功率二极管，其特征在于，包括：碳化硅衬底(5)，在碳化硅衬底下方与之形成欧姆接触的阴极金属(6)，在碳化硅衬底上方形成的第一导电类型碳化硅外延层(4)，在外延层中形成的第二导电类型宽掺杂区(3)，在宽掺杂区上方形成的第二导电类型窄掺杂区(2)，在窄掺杂区上方与之形成欧姆接触的阳极金属(1)，在外延层(4)上方与之形成肖特基接触的肖特基金属(7)，肖特基金属位于阳极金属之间。
2.高正向电流密度的新型碳化硅功率二极管，其特征在于，包括：碳化硅衬底(5)，在碳化硅衬底下方与之形成欧姆接触的阴极金属(6)，在碳化硅衬底上方形成第一导电类型碳化硅外延层(4)，在外延层中分别形成的第二导电类型宽掺杂区(3)与第一导电类型CSL掺杂区(8)，在宽掺杂区上方形成的第二导电类型窄掺杂区(2)，在窄掺杂区上方与之形成欧姆接触的阳极金属(1)，在第一导电类型CSL掺杂区(8)上方与之形成肖特基接触的肖特基金属(7)，肖特基金属位于阳极金属之间。
3.高正向电流密度的新型碳化硅功率二极管，其特征在于，包括：碳化硅衬底(5)，在碳化硅衬底下方与之形成欧姆接触的阴极金属(6)，在碳化硅衬底上方形成的第一导电类型碳化硅外延层(4)，在外延层中分别形成的第二导电类型掺杂区(3)与第一导电类型CSL掺杂区(8)，在第二导电类型掺杂区与第一导电类型CSL掺杂区上方覆盖的多晶硅区，在多晶硅区上方与之形成欧姆接触的阳极金属(1)。
4.按权利要求1或2所述高正向电流密度的新型碳化硅功率二极管，其特征在于，所述第二导电类型窄掺杂区替换为窄多晶硅区，窄多晶硅区为第二导电类型或第一导电类型。
5.按权利要求4所述高正向电流密度的新型碳化硅功率二极管，其特征在于，所述肖特基金属替换为多晶硅区，并与外延层形成多晶硅和碳化硅的异质结。
6.按权利要求1或2所述高正向电流密度的新型碳化硅功率二极管，其特征在于，所述第二导电类型窄掺杂区替换为宽多晶硅区，宽多晶硅区的宽度与第二导电类型宽掺杂区相等，宽多晶硅区为第二导电类型或第一导电类型。
7.按权利要求6所述高正向电流密度的新型碳化硅功率二极管，其特征在于，所述肖特基金属替换为多晶硅区，并与外延层形成多晶硅和碳化硅的异质结。
8.按权利要求2或3所述高正向电流密度的新型碳化硅功率二极管，其特征在于，所述第一导电类型CSL掺杂区的深度小于等于第二导电类型宽掺杂区。
9.按权利要求3所述高正向电流密度的新型碳化硅功率二极管，其特征在于，所述第二导电类型掺杂区上方全部或部分被多晶硅区覆盖。
CN202211410261.1A 2022-11-11 2022-11-11 高正向电流密度的新型碳化硅功率二极管 Pending CN115602734A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211410261.1A CN115602734A (zh) 2022-11-11 2022-11-11 高正向电流密度的新型碳化硅功率二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211410261.1A CN115602734A (zh) 2022-11-11 2022-11-11 高正向电流密度的新型碳化硅功率二极管

Publications (1)

Publication Number Publication Date
CN115602734A true CN115602734A (zh) 2023-01-13

Family

ID=84852838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211410261.1A Pending CN115602734A (zh) 2022-11-11 2022-11-11 高正向电流密度的新型碳化硅功率二极管

Country Status (1)

Country Link
CN (1) CN115602734A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117497601A (zh) * 2023-12-28 2024-02-02 深圳天狼芯半导体有限公司 平面型碳化硅晶体管的结构、制造方法及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117497601A (zh) * 2023-12-28 2024-02-02 深圳天狼芯半导体有限公司 平面型碳化硅晶体管的结构、制造方法及电子设备
CN117497601B (zh) * 2023-12-28 2024-05-07 深圳天狼芯半导体有限公司 平面型碳化硅晶体管的结构、制造方法及电子设备

Similar Documents

Publication Publication Date Title
CN109192772B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN109065621B (zh) 一种绝缘栅双极晶体管及其制备方法
CN114823911B (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
CN109166917B (zh) 一种平面型绝缘栅双极晶体管及其制备方法
CN116721925B (zh) 集成sbd的碳化硅sgt-mosfet及其制备方法
CN113644117A (zh) 具有新型深沟槽的碳化硅jbs器件元胞结构及其制备方法
CN113066870B (zh) 一种具有终端结构的氧化镓基结势垒肖特基二极管
CN115602734A (zh) 高正向电流密度的新型碳化硅功率二极管
CN110416295B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN116779648A (zh) 一种肖特基二极管版图结构及其制作方法
CN108695396B (zh) 一种二极管及其制作方法
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
CN114944421B (zh) 一种沟槽型碳化硅绝缘栅场效应晶体管及其制作方法
CN108735823B (zh) 一种二极管及其制作方法
CN116207164A (zh) 一种多级沟槽自保护肖特基二极管器件及制作方法
CN111081758A (zh) 降低导通电阻的SiC MPS结构及制备方法
CN114628525B (zh) 一种沟槽型SiC MOSFET器件及其制造方法
WO2019053204A1 (en) POWER SUPPLY PATTERN WITH HIGH CURRENT CAPACITY
CN112242449B (zh) 一种基于SiC衬底沟槽型MPS二极管元胞结构
CN110534582B (zh) 一种具有复合结构的快恢复二极管及其制造方法
CN114843339A (zh) 一种非对称沟槽栅igbt器件及其制备方法
CN109065638B (zh) 一种功率二极管器件
CN111584618A (zh) 具有阶梯环结构的肖特基两级管及其制造方法
CN111668289A (zh) 沟槽碳化硅jbs两级管器件结构及其制造方法
CN111211160A (zh) 一种垂直GaN功率二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination