CN112242449B - 一种基于SiC衬底沟槽型MPS二极管元胞结构 - Google Patents
一种基于SiC衬底沟槽型MPS二极管元胞结构 Download PDFInfo
- Publication number
- CN112242449B CN112242449B CN202011120170.5A CN202011120170A CN112242449B CN 112242449 B CN112242449 B CN 112242449B CN 202011120170 A CN202011120170 A CN 202011120170A CN 112242449 B CN112242449 B CN 112242449B
- Authority
- CN
- China
- Prior art keywords
- region
- contact
- epitaxial layer
- mps
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 93
- 239000002184 metal Substances 0.000 claims description 93
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 2
- 230000002441 reversible effect Effects 0.000 abstract description 18
- 230000005684 electric field Effects 0.000 abstract description 17
- 230000000694 effects Effects 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 230000002829 reductive effect Effects 0.000 abstract description 10
- 230000000903 blocking effect Effects 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 93
- 229910010271 silicon carbide Inorganic materials 0.000 description 41
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 38
- 210000004027 cell Anatomy 0.000 description 13
- 239000000463 material Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- YBJHBAHKTGYVGT-ZKWXMUAHSA-N (+)-Biotin Chemical compound N1C(=O)N[C@@H]2[C@H](CCCCC(=O)O)SC[C@@H]21 YBJHBAHKTGYVGT-ZKWXMUAHSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- FEPMHVLSLDOMQC-UHFFFAOYSA-N virginiamycin-S1 Natural products CC1OC(=O)C(C=2C=CC=CC=2)NC(=O)C2CC(=O)CCN2C(=O)C(CC=2C=CC=CC=2)N(C)C(=O)C2CCCN2C(=O)C(CC)NC(=O)C1NC(=O)C1=NC=CC=C1O FEPMHVLSLDOMQC-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920003216 poly(methylphenylsiloxane) Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种基于SiC衬底沟槽型MPS二极管元胞结构，属于半导体技术领域。该器件在传统MPS器件的基础上，引入沟槽SiO2介质区和P型保护环，具有优点：(1)在正向导通单极性导电模式下，沟槽SiO2介质区和P型保护环对电子具有阻挡作用，阻碍电子直接流向肖特基接触区，使得电子在P+发射区下方不断地积累，P+N‑结达到开启电压后向N‑低浓度外延层注入空穴，器件进入双极性导电模式从而有效抑制电压回跳现象，最终消除snapback效应。(2)在反向击穿时，沟槽SiO2介质区和P型保护环屏蔽肖特基结的表面电场，将表面最大电场引入体内，使器件在体内发生击穿，从而减小器件的反向漏电流。
Description
技术领域
本发明属于半导体技术领域，涉及一种基于SiC衬底沟槽型MPS二极管元胞结构。
背景技术
碳化硅(SiC)材料作为第三代半导体材料的代表，具有许多的优点，如禁带宽度大(大约是硅的禁带宽度的三倍左右)、临界击穿电场大(大约是硅的临界击穿电场的十倍)、热导率很大(大约是硅的热导率的三倍多)、饱和电子漂移速度很高(大约是硅的饱和电子漂移速度的两倍多)和介电常数很低等特点。首先，可以使用碳化硅(SiC)半导体材料来制造耐高温的高频大功率半导体器件，提高器件的稳定性，更好应用于生产制造、智能电网、航空航天、风力与火力发电等场所，拥有一个十分广阔的情景。其次，碳化硅(SiC)半导体材料具有十分优良的导热性，可以使用碳化硅半导体材料来制造集成电路，有助于提高器件的集成度与散热性，以及提高器件的功率密度，减小器件的能量损耗。最后，碳化硅半导体材料拥有许多的同素异形体，最常见的同素异形体：4H-SiC、3C-SiC、6H-SiC等结构，不同的结晶结构拥有不同的禁带宽度，目前经常使用4H-SiC制造大功率半导体器件，是因为4H-SiC的禁带宽度较大，物理性能稳定，以及4H-SiC晶体生长工艺相对成熟。
碳化硅MPS二极管作为一种新型的半导体器件，该器件主要是由碳化硅SBD和碳化硅PIN二极管组成，具有碳化硅SBD二极管的高频特性，因此，该器件可以应用于高频电路和快恢复电路中。同时还具有PIN二极管的耐高压和较小的漏电流优点，该器件可以应用在高压、超高压电路中，还可以应用在整流电路、电源保护电路和电压箝位电路等。该器件能够有效克服SBD二极管的漏电大的缺点，因此，能够有效降低器件的静态功耗，提高电路的能量转换效率，从而实现节能减排的目的。最后，该器件作为一种双极性器件，器件中导电的载流子有电子和空穴，当P+N-结导通时，P+发射区将向N-外延层注入空穴，可以实现较好地电导调制效应，从而降低器件本身的能量损耗。
传统碳化硅MPS二极管的阳极由P+欧姆接触和肖特基接触组成。其存在两个缺点：第一，在外加正向偏压时，肖特基接触最先导通，器件中只有一种载流子参与导电，此时器件工作在单极性导电状态；当外加偏压逐渐增大时，P+欧姆接触区开始导通，器件开始由单极性导电模式向双极性导电模式转换，此时器件中的空穴参与导电，但同时器件会产生一个电压回跳现象，即snapback效应，会严重影响器件的正向导通性能，从而导致器件的工作性能不稳定；snapback效应会使器件内部电流分布不均匀和器件电流过大，电流过大会导致器件内部温度分布不均匀，电流过大的地方温度过高，从而导致器件被烧毁。第二，传统的碳化硅MPS二极管的P+欧姆接触区与肖特基接触区紧密相连，在外加反向偏压下，随着电压的不断增大，肖特基接触区的表面电场不断增大，会导致肖特基势垒不断降低，从而使器件的反向漏电流随反向偏置电压增加而有更大的增加。
发明内容
有鉴于此，本发明的目的在于提供一种基于SiC衬底沟槽型MPS二极管元胞结构。
为达到上述目的，本发明提供如下技术方案：
一种基于SiC衬底沟槽型MPS二极管元胞结构，该结构包括阴极金属Al接触区(1)、N+高浓度衬底层(2)、N-低浓度外延层(3)、P+发射区(4)、P型保护环(5)、沟槽SiO2介质区(6)、阳极金属Ni接触区(7)、P+N-结接触面(8)和阳极金属NiN-肖特基结接触面(9)；
所述阴极金属Al接触区(1)位于N+高浓度衬底层(2)的下表面；
所述N+高浓度衬底层(2)分别位于N-低浓度外延层(3)的下表面与阴极金属Al接触区(1)的上表面；
所述N-低浓度外延层(3)分别位于P+发射区(4)的下表面、阳极金属Ni接触区(7)的右下表面，同时位于P型保护环(5)的下表面、右表面和左下表面，还位于N+高浓度衬底层(2)的上表面；
所述P+发射区(4)分别位于N-低浓度外延层(3)上左表面和阳极金属Ni接触区(7)的下左表面，同时P+发射区(4)的右表面还与P型保护环(5)的左上表面接触。
所述P型保护环(5)位于沟槽SiO2介质区(6)的下表面、左表面和右表面，同时P型保护环(5)的左上角和右上角与阳极金属Ni接触区(7)接触，P型保护环(5)的右表面、左下表面和下表面与所述N-低浓度外延层(3)接触，P型保护层(5)的左上表面还与P+陷阱区(4)的右表面接触；
所述沟槽SiO2介质区(6)位于P型保护环(5)和阳极金属Ni接触区(7)的中间，P型保护环(5)和阳极金属Ni接触区(7)将沟槽SiO2介质区(6)包围起来，避免与其他区域接触；
所述阳极金属Ni接触区(7)作为二极管的阳极，分别位于N-低浓度外延层的右上表面、P+发射区(4)的上表面、沟槽SiO2介质区(6)的上表面，同时还与P型保护环(5)的左上角和右上角接触；
所述P+N-结接触面(8)是P+发射区(4)与N-低浓度外延层(3)的交界面，分别位于P+发射区(4)的上表面和N-低浓度外延层(3)的部分上表面；
所述阳极金属NiN-肖特结接触面(9)是阳极金属Ni接触区(7)与N-低浓度外延层(3)的交界面，分别位于阳极金属Ni接触区(7)的下右表面与N-低浓度外延层(3)的上右表面。
可选的，所述器件结构中，P型保护环(5)掺入P型杂质浓度范围为5×1016～1×1018cm-3。
可选的，所述沟槽SiO2介质区(6)采用Si3N4、AlN、HfO2或其他高K介质材料替换。
可选的，所述沟槽SiO2介质区(6)的长度为1～5μm，能够调节，其宽度为1～3μm，能够调节。
可选的，所述P+发射区(4)为重掺杂的P型半导体，其掺杂浓度范围为1×1018～1×1020cm-3。
本发明的有益效果在于：
本发明提出提出的SiC沟槽型MPS二极管元胞结构具有以下优点：(1)在正向导通时，当器件工作在单极型导电模式下，沟槽SiO2介质区和P型保护环能阻止电子直接流向肖特基接触区，使得电子在P+发射区下面不断积累，当P+N-结达到开启电压时，那么P+发射区将会向N-低浓度外延层注入空穴，器件将工作在双极性导电模式下，从而有效抑制电压回跳现象，最终消除传统MPS器件带来的snapback效应，增强器件的工作稳定性。(2)在反向击穿条件下，沟槽SiO2介质区和P型保护环能屏蔽肖特结的表面电场，降低肖特基接触区的表面电场强度，将表面最大电场引入体内，使器件在体内发生击穿，从而降低器件的反向漏电流，最终降低器件的反向功耗。
本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：
图1为传统的碳化硅MPS二极管(Con-MPS)元胞结构示意图；
Con-MPS：ConventionalMPS(传统的MPS二极管)
图2为本发明提供的一种使用HfO2作为沟槽介质区的碳化硅沟槽MPS二极管(TH-MPS)元胞结构示意图；
TH-MPS：TrenchMPS(本发明所提出的HfO2沟槽型MPS二极管)
图3为本发明提供的一种使用P型保护环和沟槽SiO2介质区分别作为沟槽的保护环与介质区的碳化硅沟槽MPS二极管(TP-MPS)元胞结构示意图；
TP-MPS：Trench_PMPS(本发明所提出的SiO2沟槽型且具有P型保护环的MPS二极管)
图4为本发明提供的一种使用P型保护环和沟槽MOS分别作为沟槽的保护环与填充区的碳化硅沟槽MPS二极管(TMOS-MPS)元胞实施结构示意图；
TMOS-MPS：Trench_MOSMPS(本发明所提出的沟槽MOS且具有P型保护环的MPS二极管)
图5为正向导通模式下，传统的Con-MPS器件和本发明提出的TH-MPS、TP-MPS器件的电流电压曲线对比图；
图6为传统的Con-MPS器件和本发明提出的TH-MPS、TP-MPS器件的击穿电压与漏电流仿真对比图；
图7为传统的Con-MPS器件和本发明提出的TH-MPS、TP-MPS器件在击穿状态下，X＝0.1μm处二维电场强度对比图；
图8为传统的Con-MPS器件和本发明提出的TH-MPS、TP-MPS器件的反向瞬态恢复特性曲线对比图；
图9为本发明提供的TP-MPS器件的主要工艺流程示意图；(a)为气相外延；(b)为化学刻蚀；(c)为离子注入，介质填充；(d)离子注入，淀积金属。
附图标记：1-阴极金属Al接触区、2-N+高浓度衬底层、3-N-低浓度外延层、4-P+陷阱区、5-P型保护层、6-沟槽氧化层SiO2、7-阳极金属Ni接触区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
实施例1：
如图2所示，本发明涉及一种基于SiC衬底沟槽型MPS二极管元胞结构，该器件包括阴极金属Al接触区1、N+高浓度衬底层2、N-低浓度外延层3、P+发射区4、沟槽HfO2介质区5、阳极金属Ni接触区6、P+N-结接触面7和阳极金属NiN-肖特基结接触面8。
阴极金属Al接触区1位于N+高浓度衬底层2的下表面，且阴极金属Al接触区1的宽度为5μm，厚度为0.1μm。
N+高浓度衬底层2分别位于N-低浓度外延层3的下表面和阴极金属Al接触区1上表面；N+高浓度衬底层2的宽度为5μm的掺杂碳化硅，厚度为5μm，掺杂浓度选择为5×1018cm-3。
N-低浓度外延层3完全覆盖在N+高浓度衬底层2上表面，以及位于P+发射区4的下表面和阳极金属Ni接触区6的下右表面，同时，N-低浓度外延层3还与沟槽介质层HfO25的右表面、下表面和左下表面接触，N-低浓度外延层3的上右表面还与阳极金属Ni接触区6的下右表面接触；N-低浓度外延层3的宽度为5μm的掺杂碳化硅，厚度为10μm，掺杂浓度选择为5×1015cm-3。
P+发射区4分别位于低浓度外延层3上左表面和阳极金属Ni接触区7的下左表面，同时P+发射区4的右表面还与沟槽介质层HfO25的左上表面接触；P+发射区4的宽度3μm，厚度为0.5μm的掺杂碳化硅，掺杂浓度选择为1×1018cm-3。
沟槽介质层HfO25的右表面、下表面和左下表面分别与所述N-低浓度外延层3接触，同时沟槽介质层HfO25与阳极金属Ni接触区6的下表面接触，沟槽介质层HfO25的左上表面还与P+发射区4的右表面接触；沟槽介质层HfO25的宽度为1μm，厚度为2μm。
阳极金属Ni接触区6作为二极管的阳极，同时分别位于N-低浓度外延层的上右表面、P+发射区4的上表面、沟槽介质层HfO25的上表面，同时，阳极金属Ni接触区6的下右表面与N-低浓度外延层3的上右表面接触；阳极金属Ni接触区7的宽度为5μm，厚度为0.1μm。
P+N-结接触面7是P+发射区4与N-低浓度外延层3的交界面，分别位于P+发射区4的上表面和N-低浓度外延层3的上左表面；P+N-结接触面7的长度为3μm。
阳极金属NiN-肖特基结接触面8是阳极金属Ni接触区7与N-低浓度外延层3的交界面，分别位于阳极金属Ni接触区7的下右表面与N-低浓度外延层3的上右表面；阳极金属NiN-肖特基结接触面8的长度为1μm。
实施例2：
如图3所示，本发明涉及一种基于SiC衬底沟槽型MPS二极管元胞结构，该器件包括阴极金属Al接触区1、N+高浓度衬底层2、N-低浓度外延层3、P+发射区4、P型保护环5、沟槽SiO2介质区6、阳极金属Ni接触区7、P+N-结接触面8和阳极金属NiN-肖特基结接触面9。
阴极金属Al接触区1位于N+高浓度衬底层2的下表面，且阴极金属Al接触区1的宽度为5μm，厚度为0.1μm。
N+高浓度衬底层2分别位于N-低浓度外延层3的下表面和阴极金属Al接触区1上表面；N+高浓度衬底层2的宽度为5μm的掺杂碳化硅，厚度为5μm，掺杂浓度选择为5×1018cm-3。
N-低浓度外延层3完全覆盖在N+高浓度衬底层2上表面，以及位于P+发射区4的下表面，同时，N-低浓度外延层3与P型保护环5的右表面、左下表面和下表面接触，N-低浓度外延层3的上右表面还与阳极金属Ni接触区7的下右表面接触；N-低浓度外延层3的宽度为5μm的掺杂碳化硅，厚度为10μm，掺杂浓度选择为5×1015cm-3。
P+发射区4分别位于N-低浓度外延层3上左表面和阳极金属Ni接触区7的下左表面，同时，P+发射区4的右表面还与P型保护环5的左上表面接触；P+陷阱区4的宽度3μm，厚度为0.5μm的掺杂碳化硅，掺杂浓度选择为1×1018cm-3。
P型保护环5分别与沟槽氧化层SiO26的下表面、左表面和右边面接触，同时P型保护环5的上左角和上右角与阳极金属Ni接触区7接触，P型保护环5的右表面、左下表面和下表面与所述N-低浓度外延层3接触，P型保护环5的上左表面还与P+陷阱区4的右表面接触；P型保护环5的厚度为0.3μm的掺杂碳化硅，掺杂浓度选择为5×1017cm-3。
沟槽SiO2介质区6位于P型保护环5和阳极金属Ni接触区7的中间，P型保护环5和阳极金属Ni接触区7将沟槽SiO2介质区6包围起来，避免与其他区域接触；沟槽SiO2介质区6的宽度为1μm，厚度为1.7μm。
阳极金属Ni接触区7作为二极管的阳极，分别位于N-低浓度外延层的右上表面、P+发射区4的上表面、沟槽SiO2介质区6的上表面，同时还与P型保护环5的上左角和上右角接触，同时，阳极金属Ni接触区7的下右表面还与N-低浓度外延层3的上右表面接触；阳极金属Ni接触区7的宽度为5μm，厚度为0.1μm。
P+N-结接触面8是P+发射区4与N-低浓度外延层3的交界面，分别位于P+发射区4的上表面和N-低浓度外延层3的上左表面；P+N-结接触面7的长度为3μm。
阳极金属NiN-肖特基结接触面9是阳极金属Ni接触区7与N-低浓度外延层3的交界面，分别位于阳极金属Ni接触区7的下右表面与N-低浓度外延层3的上右表面；阳极金属NiN-肖特基结接触面9的长度为1μm。
实施例3：
如图4所示，本发明涉及一种基于SiC衬底沟槽型MPS二极管元胞结构，该器件包括阴极金属Al接触区1、N+高浓度衬底层2、N-低浓度外延层3、P+发射区4、P型保护环5、SiO2隔离环6、重掺杂N+的多晶硅7、阳极金属Ni接触区8、P+N-结接触面9和阳极金属NiN-肖特基结接触面10。
阴极金属Al接触区1位于N+高浓度衬底层2的下表面，且阴极金属Al接触区1的宽度为5μm，厚度为0.1μm。
N+高浓度衬底层2分别位于N-低浓度外延层3的下表面和阴极金属Al接触区1上表面；N+高浓度衬底层2的宽度为5μm的掺杂碳化硅，厚度为5μm，掺杂浓度选择为5×1018cm-3。
N-低浓度外延层3完全覆盖在N+高浓度衬底层2上表面，以及位于P+发射区4的下表面，同时，N-低浓度外延层3还与P型保护环5的左下表面、下表面和右表面接触，N-低浓度外延层3的上右表面还与阳极金属Ni接触区8的下右表面接触；N-低浓度外延层3的宽度为5μm的掺杂碳化硅，厚度为10μm，掺杂浓度选择为5×1015cm-3。
P+陷阱区4分别位于N+高浓度衬底层2左上表面和阳极金属Ni接触区7的左下表面，同时P+陷阱区4的右表面还与P型保护层5的左上表面接触；P+陷阱区4的宽度3μm，厚度为0.5μm的掺杂碳化硅，掺杂浓度选择为1×1018cm-3。
P型保护层5分别与氧化层SiO27的下表面、左表面和右边面接触，将氧化层SiO27包围起来，避免与P+发射区4接触，同时P型保护环5的上左角和上右角与阳极金属Ni接触区7接触，P型保护环5的右表面、左下表面和下表面与N-低浓度外延层3接触，P型保护环5的左上表面还与P+发射区4的右表面接触；P型保护环5作为一个保护环，其厚度为0.3μm的掺杂碳化硅，掺杂浓度选择为5×1017cm-3。
SiO2隔离环6分别位于P型保护层5的里面与重掺杂N+的多晶硅8外面，SiO2隔离环6主要起隔离作用，将重掺杂N+的多晶硅8包围在其中，避免重掺杂N+的多晶硅7与P型保护环5接触；SiO2隔离环6作为一个隔离环，其厚度为0.1μm。
重掺杂N+的多晶硅7与阳极金属Ni接触区8的下表面接触，同时位于SiO2隔离环6和阳极金属Ni接触区8的中间；重掺杂N+的多晶硅7的宽度为0.7μm,厚度为1.7μm，掺杂浓度选择为5×1018cm-3。
阳极金属Ni接触区8作为二极管的阳极，分别位于N-低浓度外延层3的右上表面、P+发射区4的上表面和沟重掺杂N+的多晶硅7的上表面，同时，还与P型保护环5和SiO2隔离环6的上左角和上右角接触，阳极金属Ni接触区8的下右表面与N-低浓度外延层3的上右表面接触；阳极金属Ni接触区7的宽度为5μm，厚度为0.1μm。
P+N-结接触面9是P+发射区4与N-低浓度外延层3的交界面，分别位于P+发射区4的上表面和N-低浓度外延层3的上左表面；P+N-结接触面9的长度为3μm。
阳极金属NiN-肖特基结接触面10是阳极金属Ni接触区8与N-低浓度外延层3的交界面，分别位于阳极金属Ni接触区8的下右表面与N-低浓度外延层3的上右表面；阳极金属NiN-肖特基结接触面10的长度为1μm。
图5给出了Con-MPS(其结构如图1所示)、TH-MPS(其结构如图2所示)和TP-MPS(其结构如图3所示)器件在N-外延层浓度为5×1015cm-3时，使用Origin处理的正向导通时的输出特性曲线横向比较图。根据仿真结果，当正向电流密度为200A/cm2时，传统的Con-MPS器件的开启电压为3.30V，而本发明所提出的TH-MPS和TP-MPS器件的开启电压差不多都为2.70V，与传统的Con-MPS器件的开启电压相比，TH-MPS和TP-MPS器件的开启电压同时降低了18.18％，因此，本发明提出的TH-MPS和TP-MPS器件具有更小的开启电压。由仿真数据可得，当器件开始由单极性导电模式向双极性导电模式转变时，传统的Con-MPS器件的正向偏置电压为3.90V，回跳电压的差值△VSB为0.9V，因此，传统的Con-MPS器件存在明显的电压回跳现象，即Snapback效应，这种现象会严重影响器件的正向导通性能，导致器件的工作不稳定性。本发明所提出的TH-MPS器件不存在Snapback效应，器件的正向导通性能十分稳定可靠，是因为沟槽HfO2介质区对电子电流具有阻挡作用，阻碍电子直接流向肖特基接触，当P+N-结达到开启电压时，P+发射区开始向N-低浓度外延层注入空穴，器件开始由单极性导电模式向双极性导电模式转变，能有效抑制电压回跳现象，同时△VSB为0V，因此，本发明所提出的TH-MPS器件不存在Snapback效应。本发明所提出的TP-MPS器件不存在Snapback效应，当器件在外加正向偏置电压下，P型保护环与沟槽SiO2介质区对电子具有阻挡作用，阻碍电子直接流向肖特基接触，电子将会在P+发射区不断积累，P+N-结达到开启电压后向N-低浓度外延层注入空穴，器件的导电模式将从单极型向双极性转变，从而抑制电压回跳现象，即△VSB为0V，因此，本发明所提出的TP-MPS器件不存在Snapback效应。
图6是室温下T＝300K时，在漂移区浓度Nd为5×1015cm-3时传统的Con-MPS(其结构如图1所示)和本发明所提出的TH-MPS(其结构如图2所示)、TP-MPS(其结构如图3所示)器件在雪崩击穿状态下的耐压比较图。利用Sentaurus仿真得到的数据结果再通过Origin工具绘制的对比图如图6所示，可以图中看出：传统的Con-MPS器件的击穿电压最大，然而传统的Con-MPS器件的漏电流也是最大的，是因为传统的Con-MPS器件的肖特基接触没有保护措施，导致肖特基接触表面的电场过大，会导致传统的Con-MPS器件的肖特基势垒不断降低，从而使传统的Con-MPS器件的反向漏电流随反向偏置电压增加而有更大的增加。虽然本发明所提出的TH-MPS、TP-MPS器件的击穿电压有所降低，相比于传统的Con-MPS器件分别降低25V和100V，但是TH-MPS、TP-MPS器件的漏电流更小。当反向偏置电压为1800V时，Con-MPS器件的漏电流为1.694×10-6A/cm2，TH-MPS、TP-MPS器件的漏电流分别为2.239×10-8A/cm2、8.289×10-9A/cm2，本发明所提出的TH-MPS、TP-MPS器件的漏电流相对与传统的Con-MPS分别降低的100多倍和4000多倍。因此，本发明所提出的TH-MPS、TP-MPS器件与传统的Con-MPS器件相比具有更小的反向漏电流。
如图7所示，分别给出了传统器件Con-MPS(其结构如图1所示)与本发明提出的TH-MPS(其结构如图2所示)和TP-MPS(其结构如图3所示)器件在雪崩击穿状态下器件的肖特基接触表面(Y＝0.1μm)二维电场比较图。从图7中可以看出，传统的Con-MPS器件的肖特基接触表面的电场强度均大于本发明提出的TH-MPS和TP-MPS器件的肖特基表面电场强度，肖特基接触表面的电场强度过大，会导致肖特基势垒降低，从而使器件的漏电流增大。传统Con-MPS器件的肖特基接触表面的电场强度最大为1.895×106V/cm，本发明提出的TH-MPS和TP-MPS器件的肖特基接触表面的最大电场分别为1.667×106V/cm与0.719×106V/cm；与传统的Con-MPS器件相比，本发明提出的TH-MPS和TP-MPS器件的肖特基接触表面的最大电场强度分别降低了12.03％和62.05％，因此，本发明提出的TH-MPS和TP-MPS器件能有效屏蔽肖特基接触的表面电场，将表面最大电场转移到器件体内，使肖特基势垒高度降低的更小，从而获得更小漏电流和更低的反向功耗。
如图8所示，分别给出了传统Con-MPS(其结构如图1所示)与本发明提出的TH-MPS(其结构如图2所示)和TP-MPS(其结构如图3所示)器件反向恢复特性比较图。根据图7可得，传统Con-MPS器件的反向恢复存储电荷Qrr为0.02μc/cm2，本发明提出的TH-MPS与TP-MPS器件的反向恢复存储电荷Qrr都为0.03μc/cm2；传统Con-MPS器件的软度因子S为0.75，TH-MPS与TP-MPS器件的软度因子S同时为0.87。虽然TH-MPS与TP-MPS器件的反向恢复存储电荷比传统Con-MPS器件的反向恢复存储电荷大0.01μc/cm2，但是TH-MPS与TP-MPS器件的软度因子比传统Con-MPS器件的软度因子大0.12。
本发明提出的一种SiC沟槽型MPS二极管元胞结构，以示意图3为例，其主要工艺流程如图9所示；(a)为气相外延；(b)为化学刻蚀；(c)为离子注入，介质填充；(d)离子注入，淀积金属。其具体实现方法包括：选取N+型<100>晶向区熔单晶衬底，外延生长N-漂移区。其次，利用反应离子刻蚀(RIE)在N-外延层刻蚀形成一个沟槽，然后对刻蚀的沟槽进行离子注入，形成P型保护层，接下来采用LPCVD进行SiO2淀积，填充沟槽。最后，在阳极端先进行离子注入，形成P+发射区；然后在高真空炉内电子束蒸发金属Al，在衬底背面形成良好的欧姆接触，金属Al的厚度0.1μm作为器件的阴极；使用高真空炉内电子束蒸发金属Ni，与P+发射区的上表面形成良好的欧姆接触，与N-外延层形成良好的肖特基接触，金属Ni的厚度为0.1μm作为器件的阳极。
在实施的过程中，根据具体器件的设计要求，本发明提出的一种SiC沟槽型MPS二极管元胞结构，在具体制作时，衬底材料除了可以用碳化硅SiC材料，还可用硅、砷化镓、磷化铟或锗硅等半导体材料代替体碳化硅。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (5)
1.一种基于SiC衬底沟槽型MPS二极管元胞结构，其特征在于：该结构包括阴极金属Al接触区(1)、N+高浓度衬底层(2)、N-低浓度外延层(3)、P+发射区(4)、P型保护环(5)、沟槽SiO2介质区(6)、阳极金属Ni接触区(7)、P+N-结接触面(8)和阳极金属NiN-肖特基结接触面(9)；
所述阴极金属Al接触区(1)位于N+高浓度衬底层(2)的下表面；
所述N+高浓度衬底层(2)分别位于N-低浓度外延层(3)的下表面与阴极金属Al接触区(1)的上表面；
所述N-低浓度外延层(3)分别位于P+发射区(4)的下表面、阳极金属Ni接触区(7)的右下表面，同时位于P型保护环(5)的下表面、右表面和左下表面，还位于N+高浓度衬底层(2)的上表面；
所述P+发射区(4)分别位于N-低浓度外延层(3)上左表面和阳极金属Ni接触区(7)的下左表面，同时P+发射区(4)的右表面还与P型保护环(5)的左上表面接触；
所述P型保护环(5)位于沟槽SiO2介质区(6)的下表面、左表面和右表面，同时P型保护环(5)的左上角和右上角与阳极金属Ni接触区(7)接触，P型保护环(5)的右表面、左下表面和下表面与所述N-低浓度外延层(3)接触，P型保护环(5)的左上表面还与P+发射区(4)的右表面接触；
所述沟槽SiO2介质区(6)位于P型保护环(5)和阳极金属Ni接触区(7)的中间，P型保护环(5)和阳极金属Ni接触区(7)将沟槽SiO2介质区(6)包围起来，避免与其他区域接触；
所述阳极金属Ni接触区(7)作为二极管的阳极，分别位于N-低浓度外延层的右上表面、P+发射区(4)的上表面、沟槽SiO2介质区(6)的上表面，同时还与P型保护环(5)的左上角和右上角接触；
所述P+N-结接触面(8)是P+发射区(4)与N-低浓度外延层(3)的交界面，分别位于P+发射区(4)的下表面和N-低浓度外延层(3)的部分上表面；
所述阳极金属NiN-肖特基结接触面(9)是阳极金属Ni接触区(7)与N-低浓度外延层(3)的交界面，分别位于阳极金属Ni接触区(7)的下右表面与N-低浓度外延层(3)的上右表面。
2.根据权利要求1所述的一种基于SiC衬底沟槽型MPS二极管元胞结构，其特征在于：所述P型保护环(5)掺入P型杂质浓度范围为5×1016～1×1018cm-3。
3.根据权利要求2所述的一种基于SiC衬底沟槽型MPS二极管元胞结构，其特征在于：所述沟槽SiO2介质区(6)采用Si3N4、AlN或HfO2。
4.根据权利要求3所述的一种基于SiC衬底沟槽型MPS二极管元胞结构，其特征在于：所述沟槽SiO2介质区(6)的长度为1～5μm，能够调节，其宽度为1～3μm，能够调节。
5.根据权利要求4所述的一种基于SiC衬底沟槽型MPS二极管元胞结构，其特征在于：所述P+发射区(4)为重掺杂的P型半导体，其掺杂浓度范围为1×1018～1×1020cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011120170.5A CN112242449B (zh) | 2020-10-19 | 2020-10-19 | 一种基于SiC衬底沟槽型MPS二极管元胞结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011120170.5A CN112242449B (zh) | 2020-10-19 | 2020-10-19 | 一种基于SiC衬底沟槽型MPS二极管元胞结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112242449A CN112242449A (zh) | 2021-01-19 |
| CN112242449B true CN112242449B (zh) | 2023-04-18 |
Family
ID=74169084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011120170.5A Active CN112242449B (zh) | 2020-10-19 | 2020-10-19 | 一种基于SiC衬底沟槽型MPS二极管元胞结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112242449B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115274827A (zh) * | 2022-08-29 | 2022-11-01 | 弘大芯源(深圳)半导体有限公司 | 一种高压肖特基二极管及其制造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3876538B2 (ja) * | 1998-07-27 | 2007-01-31 | 日産自動車株式会社 | 双極性整流素子 |
| US6989572B2 (en) * | 2003-07-09 | 2006-01-24 | Semiconductor Components Industries, L.L.C. | Symmetrical high frequency SCR structure |
| DE102007037858B4 (de) * | 2007-08-10 | 2012-04-19 | Infineon Technologies Ag | Halbleiterbauelement mit verbessertem dynamischen Verhalten |
| US7960783B2 (en) * | 2008-08-25 | 2011-06-14 | Maxpower Semiconductor Inc. | Devices containing permanent charge |
| US8445917B2 (en) * | 2009-03-20 | 2013-05-21 | Cree, Inc. | Bidirectional silicon carbide transient voltage suppression devices |
| US8487396B2 (en) * | 2009-06-01 | 2013-07-16 | Stmicroelectronics S.R.L. | Trench sidewall contact Schottky photodiode and related method of fabrication |
| US8785278B2 (en) * | 2012-02-02 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact |
| CN102544084B (zh) * | 2012-03-15 | 2014-02-12 | 电子科技大学 | 一种双阳极短接的igbt器件 |
| CN103311287B (zh) * | 2013-03-11 | 2015-06-24 | 电子科技大学 | 一种具有系列p浮空埋层的rc-igbt |
| CN103928532B (zh) * | 2014-04-21 | 2017-06-06 | 西安电子科技大学 | 一种碳化硅沟槽mos结势垒肖特基二极管及其制备方法 |
| EP3038162B1 (en) * | 2014-12-24 | 2019-09-04 | ABB Schweiz AG | Junction barrier Schottky rectifier |
| CN106611776A (zh) * | 2015-10-22 | 2017-05-03 | 南京励盛半导体科技有限公司 | 一种n型碳化硅肖特基二极管结构 |
| CN106024863A (zh) * | 2016-06-27 | 2016-10-12 | 电子科技大学 | 一种高压功率器件终端结构 |
| CN106024915B (zh) * | 2016-07-25 | 2019-01-01 | 电子科技大学 | 一种超级结肖特基二极管 |
| TW202038473A (zh) * | 2019-04-10 | 2020-10-16 | 台灣茂矽電子股份有限公司 | 二極體結構及其製造方法 |
-
2020
- 2020-10-19 CN CN202011120170.5A patent/CN112242449B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112242449A (zh) | 2021-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4104170B2 (ja) | ショットキー障壁整流器およびその製造方法 | |
| AU2007248544B2 (en) | Semiconductor device with surge current protection and method of making the same | |
| CN105826399A (zh) | 一种多混合结构的软快恢复二极管及其制备方法 | |
| CN117613106A (zh) | 一种高击穿电压碳化硅肖特基二极管及其制备方法 | |
| CN114551601B (zh) | 高抗浪涌电流能力的集成栅控二极管的碳化硅mosfet | |
| CN112242449B (zh) | 一种基于SiC衬底沟槽型MPS二极管元胞结构 | |
| CN113066870B (zh) | 一种具有终端结构的氧化镓基结势垒肖特基二极管 | |
| CN107393970B (zh) | 一种碳化硅结势垒二极管 | |
| KR101448158B1 (ko) | 저전압-고전류용 고성능 고속회복다이오드(ｈｐ－ｆｒｄ) 및 그 제조방법 | |
| CN111180528A (zh) | 一种SiC肖特基二极管三阶斜台面结终端结构 | |
| CN108695396B (zh) | 一种二极管及其制作方法 | |
| CN108735823B (zh) | 一种二极管及其制作方法 | |
| US20220246771A1 (en) | Vertical conduction electronic device comprising a jbs diode and manufacturing process thereof | |
| CN115602734A (zh) | 高正向电流密度的新型碳化硅功率二极管 | |
| CN113161408B (zh) | 高压SiC肖特基二极管的结终端结构及其制备方法 | |
| CN210325811U (zh) | 一种碳化硅异质结二极管功率器件 | |
| CN113675279A (zh) | 一种具有异质结的结势垒肖特基器件 | |
| CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN108550630B (zh) | 一种二极管及其制作方法 | |
| CN110534582B (zh) | 一种具有复合结构的快恢复二极管及其制造方法 | |
| CN109065638B (zh) | 一种功率二极管器件 | |
| Peters et al. | Characterization of fast 4.5 kV SiC PN diodes | |
| CN111969053A (zh) | 低导通压降二极管器件及制备方法 | |
| CN112071918A (zh) | 一种SiC沟槽MPS二极管及其制造方法 | |
| CN110379861A (zh) | 一种碳化硅异质结二极管功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |