CN117613106A - 一种高击穿电压碳化硅肖特基二极管及其制备方法 - Google Patents
一种高击穿电压碳化硅肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN117613106A CN117613106A CN202410088983.2A CN202410088983A CN117613106A CN 117613106 A CN117613106 A CN 117613106A CN 202410088983 A CN202410088983 A CN 202410088983A CN 117613106 A CN117613106 A CN 117613106A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- sic
- electrode
- gan cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 130
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 65
- 238000002360 preparation method Methods 0.000 title abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 80
- 230000015556 catabolic process Effects 0.000 claims abstract description 23
- 238000002161 passivation Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 15
- 238000001704 evaporation Methods 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 9
- 238000009616 inductively coupled plasma Methods 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000005566 electron beam evaporation Methods 0.000 claims description 6
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000007791 liquid phase Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 230000008719 thickening Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于微电子技术领域，具体涉及一种高击穿电压碳化硅肖特基二极管及其制备方法。高击穿电压碳化硅肖特基二极管包括由下至上依次设置的第一金属Ni电极、SiC衬底、n+‑SiC缓冲层、n‑SiC层和p‑GaN帽层，所述p‑GaN帽层贯穿设有凹槽，所述凹槽的下部位于所述n‑SiC层，所述凹槽内设置与所述n‑SiC层顶部和所述p‑GaN帽层顶部相接的金属Ti电极，所述金属Ti电极上设置第二金属Ni电极，所述n‑SiC层、p‑GaN帽层、金属Ti电极和第二金属Ni电极的顶部设置具有开孔的SiO2钝化层。本发明使用p型掺杂GaN与n‑SiC形成异质结，无需增厚n‑SiC即可提高碳化硅肖特基二极管的击穿电压，并具有高可靠性和低成本的优势。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种高击穿电压碳化硅肖特基二极管及其制备方法。
背景技术
公开该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不必然被视为承认或以任何形式暗示该信息构成已经成为本领域一般技术人员所公知的现有技术。
近年来，高电压、高功率的电子电力电路在很多领域被大范围使用，然而，由于硅基器件已达到了其物理极限，在工作电压、工作功率及击穿电压已无法满足现在电子电力电路的需要。SiC作为第三代半导体材料，因其具有宽的禁带、高的热导率、高的临界击穿电压、高的电子速度饱和与抗辐射特性，从而适合做高压、大功率和高温电子器件。作为SiC功率器件的重要代表，SiC肖特基二极管（SBD）已商用多年，但其创新性结构设计和性能提高仍是当前的研究热点。
为了适应SiC电力电子产业化发展的要求，SiC SBD向更高击穿电压、更高可靠性和更低成本方向发展。尽管SiC SBD可以通过增加n-SiC层的厚度来提高击穿电压，但随着厚度增加必然带来外延成本的增加和正向导通阻值的增大。而且，肖特基金属边缘，由于电场尖峰放电效应，更容易发生击穿，从而成为限制SiC SBD击穿特性提高的关键问题。
发明内容
为了解决现有技术的不足，本发明的目的是提供一种高击穿电压碳化硅肖特基二极管及其制备方法。本发明使用p型掺杂GaN与n-SiC形成异质结，无需增厚n-SiC即可提高碳化硅肖特基二极管的击穿电压，并具有高可靠性和低成本的优势。
为了实现上述目的，本发明是通过如下的技术方案来实现：
第一方面，本发明提供了一种高击穿电压碳化硅肖特基二极管，包括由下至上依次设置的第一金属Ni电极、SiC衬底、n+-SiC缓冲层、n-SiC层和p-GaN帽层，所述p-GaN帽层贯穿设有凹槽，所述凹槽的下部位于所述n-SiC层，所述凹槽内设置与所述n-SiC层顶部和所述p-GaN帽层顶部相接的金属Ti电极，所述金属Ti电极上设置第二金属Ni电极，所述n-SiC层、p-GaN帽层、金属Ti电极和第二金属Ni电极的顶部设置具有开孔的SiO2钝化层。
优选的，所述n+-SiC缓冲层的厚度为0.2~20 µm，掺杂浓度为1×1016~1×1020cm-3。
优选的，所述n-SiC层的厚度为1~100 μm，掺杂浓度为1×1015~1×1017cm-3。
优选的，所述p-GaN帽层的厚度为1~2000 nm，掺杂浓度为1×1017~1×1020cm-3。
优选的，所述第一金属Ni电极的厚度为10~1000 nm。
优选的，所述第二金属Ni电极的厚度为10~1000 nm。
第二方面，本发明提供了一种如第一方面所述的高击穿电压碳化硅肖特基二极管的制备方法，包括以下步骤：
S1、在SiC衬底上依次外延生长n+-SiC缓冲层和n-SiC层；
S2、在n-SiC层顶部生长p-GaN帽层；
S3、干法刻蚀n-SiC层和p-GaN帽层形成凹槽；
S4、在SiC衬底的下方蒸镀第一金属Ni电极，退火形成欧姆接触；
S5、在凹槽中暴露的n-SiC层顶部和p-GaN帽层顶部依次蒸镀金属Ti电极和第二金属Ni电极，形成肖特基接触；
S6、在n-SiC层、p-GaN帽层、金属Ti电极和第二金属Ni电极的顶部生长SiO2钝化层；
S7、刻蚀SiO2钝化层形成开孔。
优选的，步骤S1中，外延生长n+-SiC缓冲层和n-SiC层的方法包括液相外延生长法、金属有机化学气相沉积法或分子束外延法。
优选的，步骤S2中，p-GaN帽层的生长方法包括金属有机化学气相沉积法或分子束外延法。
优选的，步骤S3中，干法刻蚀包括电感耦合等离子体刻蚀或反应离子刻蚀。
优选的，步骤S4中，蒸镀第一金属Ni电极的方法包括电子束蒸发或磁控溅射，退火具体为在N2中900-1000 ℃退火30-50 s。
优选的，步骤S5中，蒸镀金属Ti电极和第二金属Ni电极的方法包括电子束蒸发或磁控溅射。
优选的，步骤S6中，SiO2钝化层的生长方法包括低压力化学气相沉积法。
优选的，步骤S7中，刻蚀SiO2钝化层的方法包括电感耦合等离子体刻蚀。
上述本发明的一种或多种技术方案取得的有益效果如下：
本发明的高击穿电压碳化硅肖特基二极管具有高击穿电压、高可靠性、低成本的优势：
与常规的SiC二极管相比，本发明使用p型掺杂GaN与n-SiC形成异质结，由于空间电荷区的形成，会一定程度抵消栅极边缘电场，并在p-GaN一侧形成负的电荷聚集，从而提高SiC SBD的击穿电压，无需增厚n-SiC层。并且，由于本发明使用的SiC与GaN材料不同，能带高度具有较大差异，这使得n-SiC/p-GaN形成较大的带阶差，使得其界面处具有较大的势垒，从而大幅提高了器件击穿电压。
常规SiC SBD会采用离子注入形成P-SiC或采用钝化场板结构，由于离子注入会造成材料损伤，钝化会引入界面电荷，两者都不可避免的会造成器件可靠性问题。本发明采用MOCVD生长P-GaN作为结终端，其生长质量远好于沉积的钝化层，也能避免离子损伤，从而提高器件可靠性。
本发明采用外延生长p-GaN取代离子注入工艺，由于SiC离子注入需要在高温下进行多次注入实现，其设备要求和工艺要求高。本发明采用的p-GaN结构，避免了离子注入工艺，提高了产品的良率，降低了器件制备成本。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
图1为本发明的高击穿电压碳化硅肖特基二极管结构示意图；
图2为本发明的制备方法经步骤S1后形成的器件的结构示意图；
图3为本发明的制备方法经步骤S2后形成的器件的结构示意图；
图4为本发明的制备方法经步骤S3后形成的器件的结构示意图；
图5为本发明的制备方法经步骤S4后形成的器件的结构示意图；
图6为本发明的制备方法经步骤S5后形成的器件的结构示意图；
图7为本发明的制备方法经步骤S6后形成的器件的结构示意图；
图中，1为SiC衬底，2为n+-SiC缓冲层，3为n-SiC层，4为p-GaN帽层，5为第一金属Ni电极，6为金属Ti电极，7为第二金属Ni电极，8为SiO2钝化层。
具体实施方式
为了使得本领域技术人员能够更加清楚地了解本发明的技术方案，以下将结合具体的实施例与对比例详细说明本发明的技术方案。
实施例1
如图1所示，高击穿电压碳化硅肖特基二极管，包括由下至上依次设置的第一金属Ni电极5、SiC衬底1、n+-SiC缓冲层2、n-SiC层3和p-GaN帽层4，p-GaN帽层4贯穿设有凹槽，凹槽的下部位于所述n-SiC层5，凹槽内设置与n-SiC层3顶部和p-GaN帽层4顶部相接的金属Ti电极6，金属Ti电极6上设置第二金属Ni电极7，n-SiC层3、p-GaN帽层4、金属Ti电极6和第二金属Ni电极7的顶部设置具有开孔的SiO2钝化层8。
n+-SiC缓冲层2的厚度为1 µm，掺杂浓度为1×1017cm-3。
n-SiC层3的厚度为10 μm，掺杂浓度为5×1015cm-3。
p-GaN帽层4的厚度为100 nm，掺杂浓度为1×1019cm-3。
第一金属Ni电极5的厚度为200 nm。
第二金属Ni电极7的厚度为200 nm。
实施例2
如图1所示，高击穿电压碳化硅肖特基二极管，包括由下至上依次设置的第一金属Ni电极5、SiC衬底1、n+-SiC缓冲层2、n-SiC层3和p-GaN帽层4，p-GaN帽层4贯穿设有凹槽，凹槽的下部位于所述n-SiC层3，凹槽内设置与n-SiC层3顶部和p-GaN帽层4顶部相接的金属Ti电极6，金属Ti电极6上设置第二金属Ni电极7，n-SiC层3、p-GaN帽层4、金属Ti电极6和第二金属Ni电极7的顶部设置具有开孔的SiO2钝化层8。
n+-SiC缓冲层2的厚度为0.2 µm，掺杂浓度为1×1016cm-3。
n-SiC层3的厚度为1 μm，掺杂浓度为1×1015cm-3。
p-GaN帽层4的厚度为1 nm，掺杂浓度为1×1017cm-3。
第一金属Ni电极5的厚度为10 nm。
第二金属Ni电极7的厚度为10 nm。
实施例3
如图1所示，高击穿电压碳化硅肖特基二极管，包括由下至上依次设置的第一金属Ni电极5、SiC衬底1、n+-SiC缓冲层2、n-SiC层3和p-GaN帽层4，p-GaN帽层4贯穿设有凹槽，凹槽的下部位于所述n-SiC层3，凹槽内设置与n-SiC层3顶部和p-GaN帽层4顶部相接的金属Ti电极6，金属Ti电极6上设置第二金属Ni电极7，n-SiC层3、p-GaN帽层4、金属Ti电极6和第二金属Ni电极7的顶部设置具有开孔的SiO2钝化层8。
n+-SiC缓冲层2的厚度为20 µm，掺杂浓度为1×1020cm-3。
n-SiC层3的厚度为100 μm，掺杂浓度为1×1017cm-3。
p-GaN帽层4的厚度为2000 nm，掺杂浓度为1×1020cm-3。
第一金属Ni电极5的厚度为1000 nm。
第二金属Ni电极7的厚度为1000 nm。
实施例4
高击穿电压碳化硅肖特基二极管的制备方法，包括以下步骤：
S1、在SiC衬底1上依次使用液相外延生长法（LPE）外延生长n+-SiC缓冲层2和n-SiC层3；
S2、在n-SiC层3顶部使用金属有机化学气相沉积法（MOCVD）生长p-GaN帽层4；
S3、使用电感耦合等离子体刻蚀（ICP）刻蚀n-SiC层3和p-GaN帽层4形成凹槽；
S4、在SiC衬底1的下方通过磁控溅射蒸镀第一金属Ni电极5，在N2中950℃退火40s形成欧姆接触；
S5、在凹槽中暴露的n-SiC层3顶部和p-GaN帽层4顶部依次通过磁控溅射蒸镀金属Ti电极6和第二金属Ni电极7，形成肖特基接触；
S6、在n-SiC层3、p-GaN帽层4、金属Ti电极6和第二金属Ni电极7的顶部通过低压力化学气相沉积法(LPCVD)生长SiO2钝化层8；
S7、使用电感耦合等离子体刻蚀（ICP）刻蚀SiO2钝化层8形成开孔。
实施例5
高击穿电压碳化硅肖特基二极管的制备方法，包括以下步骤：
S1、在SiC衬底1上依次使用金属有机化学气相沉积法（MOCVD）外延生长n+-SiC缓冲层2和n-SiC层3；
S2、在n-SiC层3顶部使用分子束外延法（MBE）生长p-GaN帽层4；
S3、使用反应离子刻蚀（RIE）刻蚀n-SiC层3和p-GaN帽层4形成凹槽；
S4、在SiC衬底1的下方通过电子束蒸发蒸镀第一金属Ni电极5，在N2中900℃退火50s形成欧姆接触；
S5、在凹槽中暴露的n-SiC层3顶部和p-GaN帽层4顶部依次通过电子束蒸发蒸镀金属Ti电极6和第二金属Ni电极7，形成肖特基接触；
S6、在n-SiC层3、p-GaN帽层4、金属Ti电极6和第二金属Ni电极7的顶部通过低压力化学气相沉积法(LPCVD)生长SiO2钝化层8；
S7、使用电感耦合等离子体刻蚀（ICP）刻蚀SiO2钝化层8形成开孔。
实施例6
高击穿电压碳化硅肖特基二极管的制备方法，包括以下步骤：
S1、在SiC衬底1上依次使用分子束外延法（MBE）外延生长n+-SiC缓冲层2和n-SiC层3；
S2、在n-SiC层3顶部使用金属有机化学气相沉积法（MOCVD）生长p-GaN帽层4；
S3、使用电感耦合等离子体刻蚀（ICP）刻蚀n-SiC层3和p-GaN帽层4形成凹槽；
S4、在SiC衬底1的下方通过磁控溅射蒸镀第一金属Ni电极5，在N2中1000℃退火30s形成欧姆接触；
S5、在凹槽中暴露的n-SiC层3顶部和p-GaN帽层4顶部依次通过磁控溅射蒸镀金属Ti电极6和第二金属Ni电极7，形成肖特基接触；
S6、在n-SiC层3、p-GaN帽层4、金属Ti电极6和第二金属Ni电极7的顶部通过低压力化学气相沉积法(LPCVD)生长SiO2钝化层8；
S7、使用电感耦合等离子体刻蚀（ICP）刻蚀SiO2钝化层8形成开孔。以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种高击穿电压碳化硅肖特基二极管，其特征在于，包括由下至上依次设置的第一金属Ni电极、SiC衬底、n+-SiC缓冲层、n-SiC层和p-GaN帽层，所述p-GaN帽层贯穿设有凹槽，所述凹槽的下部位于所述n-SiC层，所述凹槽内设置与所述n-SiC层顶部和所述p-GaN帽层顶部相接的金属Ti电极，所述金属Ti电极上设置第二金属Ni电极，所述n-SiC层、p-GaN帽层、金属Ti电极和第二金属Ni电极的顶部设置具有开孔的SiO2钝化层。
2.如权利要求1所述的高击穿电压碳化硅肖特基二极管，其特征在于，所述n+-SiC缓冲层的厚度为0.2~20 µm，掺杂浓度为1×1016~1×1020 cm-3；
所述n-SiC层的厚度为1~100 μm，掺杂浓度为1×1015~1×1017 cm-3；
所述p-GaN帽层的厚度为1~2000 nm，掺杂浓度为1×1017~1×1020cm-3。
3.如权利要求1所述的高击穿电压碳化硅肖特基二极管，其特征在于，所述第一金属Ni电极的厚度为10~1000 nm；
所述第二金属Ni电极的厚度为10~1000 nm。
4.一种如权利要求1-3任一项所述的高击穿电压碳化硅肖特基二极管的制备方法，其特征在于，包括以下步骤：
S1、在SiC衬底上依次外延生长n+-SiC缓冲层和n-SiC层；
S2、在n-SiC层顶部生长p-GaN帽层；
S3、干法刻蚀n-SiC层和p-GaN帽层形成凹槽；
S4、在SiC衬底的下方蒸镀第一金属Ni电极，退火形成欧姆接触；
S5、在凹槽中暴露的n-SiC层顶部和p-GaN帽层顶部依次蒸镀金属Ti电极和第二金属Ni电极，形成肖特基接触；
S6、在n-SiC层、p-GaN帽层、金属Ti电极和第二金属Ni电极的顶部生长SiO2钝化层；
S7、刻蚀SiO2钝化层形成开孔。
5.如权利要求4所述的制备方法，其特征在于，步骤S1中，外延生长n+-SiC缓冲层和n-SiC层的方法包括液相外延生长法、金属有机化学气相沉积法或分子束外延法；
步骤S2中，p-GaN帽层的生长方法包括金属有机化学气相沉积法或分子束外延法。
6.如权利要求4所述的制备方法，其特征在于，步骤S3中，干法刻蚀包括电感耦合等离子体刻蚀或反应离子刻蚀。
7.如权利要求4所述的制备方法，其特征在于，步骤S4中，蒸镀第一金属Ni电极的方法包括电子束蒸发或磁控溅射，退火具体为在N2中900-1000 ℃退火30-50 s。
8.如权利要求4所述的制备方法，其特征在于，步骤S5中，蒸镀金属Ti电极和第二金属Ni电极的方法包括电子束蒸发或磁控溅射。
9.如权利要求4所述的制备方法，其特征在于，步骤S6中，SiO2钝化层的生长方法包括低压力化学气相沉积法。
10.如权利要求4所述的制备方法，其特征在于，步骤S7中，刻蚀SiO2钝化层的方法包括电感耦合等离子体刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410088983.2A CN117613106A (zh) | 2024-01-23 | 2024-01-23 | 一种高击穿电压碳化硅肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410088983.2A CN117613106A (zh) | 2024-01-23 | 2024-01-23 | 一种高击穿电压碳化硅肖特基二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117613106A true CN117613106A (zh) | 2024-02-27 |
Family
ID=89958239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410088983.2A Pending CN117613106A (zh) | 2024-01-23 | 2024-01-23 | 一种高击穿电压碳化硅肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117613106A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106169417A (zh) * | 2016-07-11 | 2016-11-30 | 厦门市三安集成电路有限公司 | 一种异质结终端的碳化硅功率器件及其制备方法 |
| CN107492575A (zh) * | 2017-08-28 | 2017-12-19 | 江苏能华微电子科技发展有限公司 | 一种肖特基极结构、肖特基二极管及制造方法 |
| CN110504329A (zh) * | 2019-07-24 | 2019-11-26 | 中山大学 | 一种低导通电阻高耐压金刚石功率二极管的制备方法 |
| CN115377224A (zh) * | 2022-08-26 | 2022-11-22 | 西安电子科技大学 | 一种高击穿双极场限环结构的氧化镓肖特基二极管及制备方法 |
| CN116314349A (zh) * | 2023-04-11 | 2023-06-23 | 深圳大学 | 具有P型二维材料插层的GaN基功率肖特基二极管及制备工艺 |
| CN116666428A (zh) * | 2023-06-12 | 2023-08-29 | 山东大学 | 一种氮化镓肖特基二极管及其制备方法 |
-
2024
- 2024-01-23 CN CN202410088983.2A patent/CN117613106A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106169417A (zh) * | 2016-07-11 | 2016-11-30 | 厦门市三安集成电路有限公司 | 一种异质结终端的碳化硅功率器件及其制备方法 |
| CN107492575A (zh) * | 2017-08-28 | 2017-12-19 | 江苏能华微电子科技发展有限公司 | 一种肖特基极结构、肖特基二极管及制造方法 |
| CN110504329A (zh) * | 2019-07-24 | 2019-11-26 | 中山大学 | 一种低导通电阻高耐压金刚石功率二极管的制备方法 |
| CN115377224A (zh) * | 2022-08-26 | 2022-11-22 | 西安电子科技大学 | 一种高击穿双极场限环结构的氧化镓肖特基二极管及制备方法 |
| CN116314349A (zh) * | 2023-04-11 | 2023-06-23 | 深圳大学 | 具有P型二维材料插层的GaN基功率肖特基二极管及制备工艺 |
| CN116666428A (zh) * | 2023-06-12 | 2023-08-29 | 山东大学 | 一种氮化镓肖特基二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105679838B (zh) | 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法 | |
| WO2018010545A1 (zh) | 一种异质结终端的碳化硅功率器件及其制备方法 | |
| CN107978642A (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN115411095B (zh) | 具有介电调控混合场板终端的sbd结构及其制备方法 | |
| CN108711578A (zh) | 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管 | |
| CN115188814A (zh) | 一种rc-jgbt器件及其制作方法 | |
| CN112038412B (zh) | 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 | |
| CN211017091U (zh) | 一种垂直型GaN基凹槽结势垒肖特基二极管 | |
| CN110416295B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN116666428A (zh) | 一种氮化镓肖特基二极管及其制备方法 | |
| CN110931571A (zh) | 一种垂直型GaN基凹槽结势垒肖特基二极管及其制作方法 | |
| CN110556431A (zh) | 一种垂直导通氮化镓功率二极管及其制备方法 | |
| JP2008160024A (ja) | 半導体装置 | |
| CN112242449B (zh) | 一种基于SiC衬底沟槽型MPS二极管元胞结构 | |
| CN114497181B (zh) | 一种功率器件的体内复合终端结构及制备方法 | |
| CN117613106A (zh) | 一种高击穿电压碳化硅肖特基二极管及其制备方法 | |
| CN110416318A (zh) | 一种氮化镓基二极管结构及其制备方法 | |
| CN109004018A (zh) | 肖特基二极管及制备方法 | |
| CN115377224A (zh) | 一种高击穿双极场限环结构的氧化镓肖特基二极管及制备方法 | |
| CN111785785B (zh) | Sbd器件结构及其制备方法 | |
| CN113161408B (zh) | 高压SiC肖特基二极管的结终端结构及其制备方法 | |
| CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN218351475U (zh) | 一种雪崩二极管结构 | |
| CN111180528A (zh) | 一种SiC肖特基二极管三阶斜台面结终端结构 | |
| KR20200050485A (ko) | Hvpe 공정에 의한 갈륨옥사이드 에피층을 포함한 파워반도체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |