CN215342616U - 一种具有埋层结构的深层肖特基功率器件 - Google Patents
一种具有埋层结构的深层肖特基功率器件 Download PDFInfo
- Publication number
- CN215342616U CN215342616U CN202121220737.6U CN202121220737U CN215342616U CN 215342616 U CN215342616 U CN 215342616U CN 202121220737 U CN202121220737 U CN 202121220737U CN 215342616 U CN215342616 U CN 215342616U
- Authority
- CN
- China
- Prior art keywords
- layer
- buried layer
- drift
- power device
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型提供了一种具有埋层结构的深层肖特基功率器件,所述器件包括:衬底层;缓冲层设于所述衬底层上侧面;至少一块埋层,所述埋层设于所述缓冲层上侧面,所述埋层宽度小于所述缓冲层宽度;漂移层设于所述缓冲层上侧面,所述埋层设于所述缓冲层以及漂移层之间,所述漂移层上设有至少一个漂移凹槽;至少一块绝缘型多晶硅层,所述绝缘型多晶硅层设于所述漂移凹槽内,所述绝缘型多晶硅层设有一多晶硅凹槽;至少一块肖特基接触电极,所述肖特基接触电极设于所述多晶硅凹槽内;阳极设于所述漂移层上,且与所述绝缘型多晶硅层以及肖特基接触电极连接;阴极连接至所述衬底层下侧面;解决器件元胞面积过大的问题。
Description
技术领域
本实用新型涉及一种具有埋层结构的深层肖特基功率器件。
背景技术
SiC肖特基势垒二极管作为一种宽禁带半导体器件,其首先在电力电子技术领域替代Si器件。SiC肖特基势垒二极管在电力电子领域对器件的漏电抑制,以及提高器件击穿电压。目前,商品化的SiC肖特基势垒二极管已经广泛应用到各种高频开关电源,功率因素校正以及电机驱动等领域。其与功率MOSFET结合使用时,开关频率可以达到600kHz,并有望实现高于1MHz,一些公司在IGBT变频或者逆变器装置中使用SiC肖特基势垒二极管取代Si快恢复二极管,来提高收益。
近年来,随着电力电子系统的不断发展,对系统中的功率器件提出了更高的要求。Si基电力电子器件由于材料本身的限制已无法满足系统应用的要求。碳化硅(SiC)材料作为第三代半导体材料的代表,在诸多特性上均远好于Si材料。而SiC MOSFET作为近些年商业化的器件,在导通电阻、开关时间、开关损耗、散热性能等方面均有着替代现有IGBT的巨大潜力。但是,由于由于SiC材料的禁带宽度较大,MOSFET内部集成的寄生PiN 二极管开启电压大多在3V左右,无法为MOSFET器件本身提供续流作用。因此,在全桥等电力电子系统应用中,经常要反并联一个肖特基二极管作为续流二极管使用,大大增加了系统的面积。
实用新型内容
本实用新型要解决的技术问题,在于提供一种具有埋层结构的深层肖特基功率器件,解决传统集成结势垒肖特基二极管的MOSFET器件肖特基结面积过大,导致整个器件元胞面积过大的问题。
本实用新型是这样实现的:一种具有埋层结构的深层肖特基功率器件,包括:
一衬底层;
一缓冲层,所述缓冲层设于所述衬底层上侧面;
至少一块埋层,所述埋层设于所述缓冲层上侧面,所述埋层宽度小于所述缓冲层宽度;
一漂移层,所述漂移层设于所述缓冲层上侧面,所述埋层设于所述缓冲层以及漂移层之间,所述漂移层上设有至少一个漂移凹槽;
至少一块绝缘型多晶硅层,所述绝缘型多晶硅层设于所述漂移凹槽内,所述绝缘型多晶硅层设有一多晶硅凹槽;
至少一块肖特基接触电极,所述肖特基接触电极设于所述多晶硅凹槽内;
一阳极,所述阳极设于所述漂移层上,且与所述绝缘型多晶硅层以及肖特基接触电极连接;
一阴极,所述阴极连接至所述衬底层下侧面。
进一步地,所述缓冲层厚度为2μm~3μm,材料为N离子掺杂的 4H-SiC。
进一步地,所述埋层厚度为0.1μm~0.2μm,长度为1μm~3μm,材料为P离子掺杂的4H-SiC。
进一步地,所述漂移层厚度为5μm~15μm,材料为N-离子掺杂的 4H-SiC。
进一步地,所述绝缘型多晶硅层厚度为0.8μm~1μm,宽度为0.5μ m~1.5μm。
进一步地,所述肖特基接触电极的材料为Ti/Ni/Ag金属。
进一步地,所述阳极的材料为Ti/Ni/Ag金属。
进一步地,所述阴极的材料为Ti/Ni/Ag金属。
本实用新型的优点在于:本实用新型一种具有埋层结构的深层肖特基功率器件,解决传统集成结势垒肖特基二极管的MOSFET器件肖特基结面积过大,导致整个器件元胞面积过大的问题;可以为MOSFET器件本身提供续流作用;埋层可以有效的抑制阳极漏电,扩展器件的空间电荷区,达到提高器件击穿电压的效果,并且在开启时,由于埋层对器件的导通特性影响较小,使得器件可以获得较大的Baliga优值。
附图说明
下面参照附图结合实施例对本实用新型作进一步的说明。
图1为本实用新型一种具有埋层结构的深层肖特基功率器件的剖面示意图。
图2为本实用新型一种具有埋层结构的深层肖特基功率器件的制备流程示意图一。
图3为本实用新型一种具有埋层结构的深层肖特基功率器件的制备流程示意图二。
图4为本实用新型一种具有埋层结构的深层肖特基功率器件的制备流程示意图三。
图5为本实用新型一种具有埋层结构的深层肖特基功率器件的制备流程示意图四。
图6为本实用新型一种具有埋层结构的深层肖特基功率器件的制备流程示意图五。
图7为本实用新型一种具有埋层结构的深层肖特基功率器件的制备流程示意图六。
具体实施方式
请参阅图1所示,本实用新型一种具有埋层结构的深层肖特基功率器件,包括:
一衬底层1,衬底层1为N+衬底,由掺杂浓度为5×1018cm-3的SiC材料构成,厚度350μm;
一缓冲层2,所述缓冲层2设于所述衬底层1上侧面,所述缓冲层2 厚度为2μm~3μm,材料为N离子掺杂的4H-SiC;
至少一块埋层3,所述埋层3设于所述缓冲层2上侧面,所述埋层3宽度小于所述缓冲层2宽度,所述埋层3厚度为0.1μm~0.2μm,长度为1μ m~3μm,材料为P离子掺杂的4H-SiC;
一漂移层4,所述漂移层4设于所述缓冲层2上侧面,所述埋层3设于所述缓冲层4以及漂移层2之间,所述漂移层2上设有至少一个漂移凹槽(图中未示),所述漂移层4厚度为5μm~15μm,材料为N-离子掺杂的4H-SiC;
至少一块绝缘型多晶硅层5,所述绝缘型多晶硅层5设于所述漂移凹槽内,所述绝缘型多晶硅层5设有一多晶硅凹槽(图中未示),所述绝缘型多晶硅层5厚度为0.8μm~1μm,宽度为0.5μm~1.5μm;
至少一块肖特基接触电极6,所述肖特基接触电极6设于所述多晶硅凹槽内,所述肖特基接触电极的材料为Ti/Ni/Ag金属;
一阳极7,所述阳7极设于所述漂移层4上,且与所述绝缘型多晶硅层 5以及肖特基接触电极6连接,所述阳极7的材料为Ti/Ni/Ag金属;
一阴极8,所述阴极连接至所述衬底层1下侧面,所述阴极8的材料为 Ti/Ni/Ag金属。
如图2至7所示,其制备方法:
第一步,在衬底层1上通过外延生长形成缓冲层2,缓冲层厚度为3μ m;
第二步,在缓冲层2上淀积形成SiC掩模层,掩模厚度2μm。通过光刻刻蚀工艺形成掩模图形。再通过ICP刻蚀的方法形成埋层区3结构;
第三步,清洗掩模层,对埋层结构进行Al离子注入形成2μm厚度的 p+型结构,掺杂浓度为5x1018cm-1;
第四步,通过高温退火对注入离子进行激活,退火温度1650℃,退火时间45min;
第五步,在缓冲层2和埋层3的表面进行SiC外延生长,形成10μm 厚的漂移区4,其掺杂浓度为5x1015cm-1;
第六步,在漂移区4的表面淀积生长多晶硅SiC掩膜层,掩膜厚度为2 μm,光刻刻蚀出掩膜图形,通过ICP刻蚀出绝缘型多晶硅区;
第七步,用CVD方法淀积高掺多晶硅,通过光刻刻蚀形成多晶硅栅电极;
第八步,背面进行保护,去除正面的金属层,刻蚀形成阳极电极窗口及肖特基接触窗口,淀积肖特基金属Ti及厚金属Al,通过光刻刻蚀工艺形成电极图形,并通过低温快速热退火工艺在肖特基区域形成肖特基接触,退火温度700℃,退火时间2min;
第九步,背面通过淀积Ti/Ni/Ag金属形成背电极。
虽然以上描述了本实用新型的具体实施方式,但是熟悉本技术领域的技术人员应当理解,我们所描述的具体的实施例只是说明性的,而不是用于对本实用新型的范围的限定,熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化,都应当涵盖在本实用新型的权利要求所保护的范围内。
Claims (8)
1.一种具有埋层结构的深层肖特基功率器件,其特征在于:包括:
一衬底层;
一缓冲层,所述缓冲层设于所述衬底层上侧面;
至少一块埋层,所述埋层设于所述缓冲层上侧面,所述埋层宽度小于所述缓冲层宽度;
一漂移层,所述漂移层设于所述缓冲层上侧面,所述埋层设于所述缓冲层以及漂移层之间,所述漂移层上设有至少一个漂移凹槽;
至少一块绝缘型多晶硅层,所述绝缘型多晶硅层设于所述漂移凹槽内,所述绝缘型多晶硅层设有一多晶硅凹槽;
至少一块肖特基接触电极,所述肖特基接触电极设于所述多晶硅凹槽内;
一阳极,所述阳极设于所述漂移层上,且与所述绝缘型多晶硅层以及肖特基接触电极连接;
一阴极,所述阴极连接至所述衬底层下侧面。
2.如权利要求1所述的一种具有埋层结构的深层肖特基功率器件,其特征在于:所述缓冲层厚度为2μm~3μm,材料为N离子掺杂的4H-SiC。
3.如权利要求1所述的一种具有埋层结构的深层肖特基功率器件,其特征在于:所述埋层厚度为0.1μm~0.2μm,长度为1μm~3μm,材料为P离子掺杂的4H-SiC。
4.如权利要求1所述的一种具有埋层结构的深层肖特基功率器件,其特征在于:所述漂移层厚度为5μm~15μm,材料为N-离子掺杂的4H-SiC。
5.如权利要求1所述的一种具有埋层结构的深层肖特基功率器件,其特征在于:所述绝缘型多晶硅层厚度为0.8μm~1μm,宽度为0.5μm~1.5μm。
6.如权利要求1所述的一种具有埋层结构的深层肖特基功率器件,其特征在于:所述肖特基接触电极的材料为Ti/Ni/Ag金属。
7.如权利要求1所述的一种具有埋层结构的深层肖特基功率器件,其特征在于:所述阳极的材料为Ti/Ni/Ag金属。
8.如权利要求1所述的一种具有埋层结构的深层肖特基功率器件,其特征在于:所述阴极的材料为Ti/Ni/Ag金属。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121220737.6U CN215342616U (zh) | 2021-06-02 | 2021-06-02 | 一种具有埋层结构的深层肖特基功率器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121220737.6U CN215342616U (zh) | 2021-06-02 | 2021-06-02 | 一种具有埋层结构的深层肖特基功率器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215342616U true CN215342616U (zh) | 2021-12-28 |
Family
ID=79550152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121220737.6U Active CN215342616U (zh) | 2021-06-02 | 2021-06-02 | 一种具有埋层结构的深层肖特基功率器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215342616U (zh) |
-
2021
- 2021-06-02 CN CN202121220737.6U patent/CN215342616U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107275407B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
TWI520337B (zh) | 階梯溝渠式金氧半場效電晶體及其製造方法 | |
EP2710635A1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
CN109742135B (zh) | 一种碳化硅mosfet器件及其制备方法 | |
CN107275406B (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
CN107425068B (zh) | 一种碳化硅Trench MOS器件及其制作方法 | |
CN113644129B (zh) | 一种具有台阶式P型GaN漏极结构的逆阻型HEMT | |
CN116110796B (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
CN116387362A (zh) | 一种集成HJD的SiC UMOSFET器件及其制备方法 | |
JPWO2015019797A1 (ja) | 高耐圧半導体装置およびその製造方法 | |
CN103928320A (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
CN110473914B (zh) | 一种SiC-MOS器件的制备方法 | |
CN115411095A (zh) | 具有介电调控混合场板终端的sbd结构及其制备方法 | |
TW201327819A (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
CN110190128B (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
CN111755521A (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
CN115188814A (zh) | 一种rc-jgbt器件及其制作方法 | |
CN115799344A (zh) | 一种碳化硅jfet元胞结构及其制作方法 | |
CN215342616U (zh) | 一种具有埋层结构的深层肖特基功率器件 | |
CN116364778A (zh) | 一种集成HJD的SiC VDMOSFET器件及其制备方法 | |
CN109192780A (zh) | 一种横向mosfet器件及其制备方法 | |
CN113161408B (zh) | 高压SiC肖特基二极管的结终端结构及其制备方法 | |
CN113394292A (zh) | 一种具有埋层结构的深层肖特基功率器件及其制备方法 | |
CN111799338B (zh) | 一种沟槽型SiC JBS二极管器件及其制备方法 | |
CN209804661U (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |